WO2007110906A1

WO2007110906A1 - データ処理装置

Info

Publication number: WO2007110906A1
Application number: PCT/JP2006/306089
Authority: WO
Inventors: Takanobu Tsunoda; Hiroshi Tanaka
Original assignee: Hitachi, Ltd
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2007-10-04
Also published as: JPWO2007110906A1; US20090320034A1; JP5024899B2

Abstract

　データシフト機能及びデータ比較機能を備える複数ビットの記憶素子を１エントリとし、隣接エントリの対応するビット位置間でデータシフトが可能となるよう複数エントリを有する記憶素子アレイ（３３０）を有する。更に、複数エントリに共通に入力されるデータと該エントリを構成する記憶素子に保持される内容との比較結果に基づき、所定の優先度により複数エントリのうちの１エントリを識別する優先度判定回路（３４０）を有する。途中のエントリの保持データが無効になったときエントリ間でのデータシフトによって無効データのエントリが途中に存在しないようにでき、有効なデータを詰めて順次エントリに保持させることが可能になり、データが保持された時間順序をエントリの並びに一致させることが容易になる。エントリの時間順序が一意に保証されるから、ＣＡＭによる検索結果に対して時間順序に従った優先度も加味して所要のデータを識別することができる。

Description

明細書

データ処理装置

技術分野

[0001] 本発明はデータ処理装置に関し、特に複数のタスクを同時に実行可能なマルチタスク型データ処理装置における、タスク状態の管理方式、および実行開始可能なタスクの高速検索回路の実現に関する。

背景技術

[0002] 近年、画像 ·音声などのマルチメディア処理機能や、有線および無線通信機能を内蔵したディジタル多用途ディスク (DVD)レコーダ等のデータ処理装置が広く一般的に利用されるようになってきている。これらの機器においては、コーデック処理、無線プロトコル処理、ユーザインタフェース処理などの複数のタスクを同時かつリアルタイムに高速処理可能であることがその機器のユーザピリティや価値そのものに直結する

[0003] このような機器におけるマルチタスク制御は、一般に機器を制御する組み込みプロセッサに代表されるデータ処理装置上で所定のソフトウエアを実行することにより実現される。通常このソフトウェア（以下、タスク管理プログラム）はオペレーティングシステムの一部であり、実行タスクの切り替えタイミングを示す割り込みなどの所定の切り替え要因に呼応し、あら力じめ定義されたスケジューリングポリシーにしたカ^、、次に実行すべきタスクを選択する機能を備える。本来のデータ処理との対比においては処理オーバヘッドとなるマルチタスク制御には、とりわけ組み込みプロセッサのようにリアルタイム性、すなわち特定のタスクを起動する要因となるイベント入力に対するタスク実行開始までの応答時間の保証が必要となる。このため、データ処理装置の単純な高性能化だけではなく、タスク管理プログラムを効率的に実行する新たなマルチタスク制御の実装方式が求められて、る。

[0004] マルチタスク制御を実現するタスク管理プログラムの処理にっ、て記載された文献の例として特許文献 1、 2がある。特許文献 1には、アウトォブオーダ実行をサポートするマルチスレッドプロセッサのリザべーシヨンステーション (命令バッファ）にお、て、命令毎に付加されたスレッド番号と優先度を利用して命令実行の追い越を可能にする技術が記載される。特許文献 2には、マルチストリームを処理するプロセッサにおいて、ストリーム毎のプライオリティに応じて計算リソースへのアクセスを制御することが記載され、プライオリティはオフチップ入力、ソフトウェア、又はハードウェアにより動的に変更可能とする技術が記載される。

[0005] 特許文献 1：特開 2004— 295195号公報

特許文献 2：特表 2002— 532801号公報

発明の開示

発明が解決しょうとする課題

[0006] 本願発明者は、マルチタスク制御を実現するタスク管理プログラムの処理内容を検討し、実行効率向上の観点力も以下の解決すべき課題を見出した。

[0007] 前記の通り、タスク管理プログラムの備える機能の核となるのは、次に実行すべきタスクを実行開始可能な状態にあるタスク群から一つ選択する処理である。この選択処理は、スケジューリングポリシーに基づいた全てのタスクに対する一連の条件比較' 判定処理を含む検索動作であり、本質的には並列実行可能である。これに対し、本処理を一般的なマイクロプロセッサ上で実行する実装方式では、タスク群に対し検索動作を逐次実行する必要があるため、タスク数の増加により処理速度が低下するだけでなく、タスク管理プログラムの処理時間の最悪値に基づくリアルタイム性を保証することが困難になる。本発明者は、生成されてプールされたタスクを実行するときの優先制御にお、て、実行条件が整ったタスクに対してリアルタイム性を考慮するときタスク生成の時間順序を保証することの重要性を見出した。

[0008] 本発明の一つの目的は、データを選択するための条件比較判定処理の高速ィ匕と選択されるデータの時間順序を保証することができるデータ処理装置を提供することにある。

[0009] 本発明の別の目的は、高効率でリアルタイム性の高、マルチタスク制御を実現可能なデータ処理装置を提供することにある。

[0010] 本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面力明らかになるであろう。課題を解決するための手段

[0011] 本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

[0012] 〔1〕本発明に係るデータ処理装置（100)は、データシフト機能及びデータ比較機能を備える複数ビットの記憶素子（800— 0〜800—m)を 1エントリとし、隣接エントリの対応するビット位置間でデータシフトが可能となるよう複数エントリ（333— 0〜333 — 255)を有する記憶素子アレイ（330)を有する。更に、前記複数エントリに共通に入力されるデータと該エントリを構成する記憶素子に保持される内容との比較結果に基づき、所定の優先度により複数エントリのうちの 1エントリを識別する優先度判定回路（340)を有する。

[0013] 上記手段によれば、各エントリは記憶素子単位でデータシフト機能及びデータ比較機能を備えるから、 CAM (Content Addressable Memory)としての連想記憶機能により並列比較が可能である。さらに、途中のエントリの保持データが無効になったときェントリ間でのデータシフトによって無効データのエントリが途中に存在しないようにでき、有効なデータを詰めて順次エントリに保持させることが可能になる。従って、新たに追加されるデータをシフト方向最後尾の空きエントリに保持させることにより、エントリの並びに従ってその保持データが追加された時間順序を一意に保証することを容易に実現することができる。エントリの時間順序を一意に保証することが容易であるから、 CAMによる検索結果に対して時間順序に従った優先度も加味して所要のデータを識別することができる。

[0014] 本発明の一つの具体的な形態として、前記所定の優先度は、有意のデータを保持するエントリ中におヽてデータ保持が行なわれた順番の早遅に関する順位とされる。これにより、エントリを識別するために時間順序を考慮した優先制御を容易に実現することがでさる。

[0015] 〔2〕本発明に係るデータ処理装置（100)は、データシフト機能及びデータ比較機能を備える複数ビットの記憶素子（800— 0〜800—m)を 1エントリとし、隣接エントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数エントリ（333 —0〜333— 255)を有する記憶素子アレイ（300)を有する。更に、前記エントリに新たなデータを保持させる操作指令に応答するとき、前記エントリに対する新たなデータ保持の時間的順序をエントリのデータシフト方向の配列とは逆方向に制御すると共に、エントリの保持データを無効化する操作指令に応答するとき、無効化されたェントリよりも時間的順序の上流側エントリのデータを無効化エントリ数分だけ下流側にデータシフトさせる制御回路（310、 320、 350)を有する。更に、前記複数エントリに共通に入力される検索データと該エントリを構成する記憶素子に保持される被検索データとの比較結果に基づき、所定の優先度により複数エントリのうちの 1エントリを識別する優先度判定回路 (340)を備える。このとき、前記所定の優先度を、前記時間的順序における所定順位とする。

[0016] 上記手段によれば、各エントリは記憶素子単位でデータシフト機能及びデータ比較機能を備えるから、その連想記憶機能により並列比較が可能である。そして、途中のエントリの保持データが無効になったときエントリ間でのデータシフトによって無効データのエントリが途中に存在しな、ようにでき、有効なデータを詰めて順次エントリに保持させることが可能になるから、新たに追加されるデータをシフト方向最後尾の空きエントリに保持させることにより、エントリの並びに従ってその保持データが追加された時間順序を一意に保証することができる。エントリの時間順序を一意に保証することが容易であるから、 CAMによる検索結果に対して時間順序に従った優先度も加味して所要のデータを識別することができる。それらにより、エントリを識別するために時間順序を考慮した優先制御を高速に且つ容易に行うことができる。

[0017] 本発明の別の具体的な形態として、新たなデータ保持を可能とするエントリの位置を示す空きエントリ位置ポインタ（318— 8)を有する。データを保持させるエントリの追カロとエントリが保持するデータのシフト動作に応じて当該ポインタに対するインクリメントとデクリメントを行なえばょ、。

[0018] 本発明の更に別の具体的な形態として、データシフト機能を備える複数ビットの記憶素子を 1テーブルエントリとし、隣接テーブルエントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数テーブルエントリを備えていて、前記テープルエントリが前記記憶素子アレイのエントリに一対一対応されて、るデータテーブル ( 360)を有する。前記データテーブルエントリは前記記憶素子アレイのエントリに対するデータシフト動作に同期したデータシフト動作される。前記データテーブルは前記優先度判定回路で識別された 1エントリに対応するテーブルエントリが保有するデータを出力する。出力されたデータが連想検索によって得られた結果となる。

[0019] 本発明の更に別の具体的な形態として、前記記憶素子アレイにおける被検索データとの比較結果を出力可能な拡張出力インタフェース（380)と、前記記憶素子アレイにおける比較結果と論理積が採られる上位側比較結果を入力可能な拡張入力インタフエース（370)とを有する。記憶素子アレイを並列させて連想記憶の規模を大きくする拡張が可能になる。

[0020] 〔3〕本発明に係るデータ処理装置（100)は、マルチタスク制御プログラムを実行可能なプロセッサユニット (200)と、マルチタスク制御プログラムにより実行すべきタスクが割り当てられる複数の演算ユニット (400— l〜400—n)と、演算ユニットが実行すべきタスクの選択処理を行なうタスク管理ユニット（300)とを有する。前記タスク管理ユニットは、記憶素子アレイ（330)と、制御回路（310, 320, 350)と、優先度判定回路（340)とを有する。前記記憶素子アレイは、データシフト機能及びデータ比較機能を備える複数ビットの記憶素子を 1エントリとし、隣接エントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数エントリを有する。前記制御回路は、前記エントリに新たなタスク管理情報を保持させる前記プロセッサユニットからの操作指令に応答するとき、前記エントリに対する新たなタスク管理情報保持の時間的順序をエントリのデータシフト方向の配列とは逆方向に制御すると共に、エントリの保持データを無効化する前記プロセッサユニットからの操作指令に応答するとき、無効化されたエントリよりも時間的順序の上流側エントリのデータを無効化エントリ数分だけ下流側にデータシフトさせる。前記優先度判定回路は、前記複数エントリに共通に入力される検索データと該エントリを構成する記憶素子に保持される被検索データとの比較結果に基づき、所定の優先度により複数エントリのうちの 1エントリを識別する。前記所定の優先度を、前記時間的順序における所定順位とする。データ処理装置は例えば 1個の半導体基板に形成される。

[0021] 上記手段によれば、各エントリは記憶素子単位でデータシフト機能及びデータ比較機能を備えるから、その連想記憶機能によりタスク管理情報に対する並列比較が可能である。そして、途中のエントリのタスク管理情報が無効になったとき (対応タスクが実行完了されたとき)エントリ間でのデータシフトによって無効なタスク管理情報のェントリが途中に存在しな、ようにでき、有効なタスク管理情報を詰めて順次エントリに保持させることが可能になるから、新たに追加されるタスク管理情報をシフト方向最後尾の空きエントリに保持させることにより、エントリの並びに従ってタスク管理情報が追カロされた時間順序を一意に保証することができる。エントリの時間順序を一意に保証することが容易であるから、 CAMによる検索結果に対して時間順序に従った優先度も加味して所要のデータを識別することができる。それらにより、時間順序を考慮したタスク選択の優先制御を高速に且つ容易に行うことができる。

[0022] 本発明の一つの具体的な形態として、前記タスク管理ユニットは、優先度判定回路で識別されたエントリが保持するタスク管理情報に含まれるタスク IDを前記プロセッサユニットに出力する。プロセッサユニットはそのタスク IDで特定されるタスクを空いている演算ユニットに処理させる。

[0023] 本発明の更に具体的な形態として、前記タスク管理ユニットは、データシフト機能を備える複数ビットの記憶素子を 1テーブルエントリとし、隣接テーブルエントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数テーブルエントリを備えていて、前記テーブルエントリが前記記憶素子アレイのエントリに一対一対応されて、るデータテーブルを有する。前記データテーブルエントリは前記記憶素子アレイのエントリに対するデータシフト動作に同期したデータシフト動作される。前記データテーブルは前記優先度判定回路で識別された 1エントリに対応するテーブルエントリ力も前記タスク IDを出力する。

発明の効果

[0024] 本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

[0025] すなわち、本発明に係るデータ処理装置によれば、データを選択するための条件比較判定処理の高速化と選択されるデータの時間順序を保証することができ、例えば、高効率でリアルタイム性の高、マルチタスク制御を実現可能である。

図面の簡単な説明 [0026] [図 1]本発明によるデータ処理装置の一例を全体的に示すブロック図である。

[図 2]マルチタスク制御用タスクプールの一例を示すフォーマット図である。

[図 3]タスク管理プロセッサの一例を示すブロック図である。

[図 4]主プロセッサインタフェースの一例を示すブロック図である。

[図 5]タスク状態管理アレイの一例を示すブロック図である。

[図 6]タスク状態管理エントリの一例を示すブロック図である。

[図 7]タスク状態管理セルの第 1の例を示すブロック図である。

[図 8]タスク状態管理セルの第 2の例を示すブロック図である。

[図 9]図 8の端子 () SE1、（) SE2の波形図である。

[図 10]主プロセッサにおけるタスク制御フローの前半を示すフローチャートである。

[図 11]主プロセッサにおけるタスク制御フローの後半を示すフローチャートである。

[図 12]図 11に示されるエントリ間シフトによるアレイ整列処理の具体例を示すフローチャートである。

[図 13]図 11に示される次タスク検索処理の具体例を示すフローチャートである。

[図 14]タスク管理プロセッサにおけるアレイ整列制御フローを示すフローチャートである。

[図 15]図 14に示されるアレイ更新処理の具体例を示すフローチャートである。

符号の説明

[0027] 100 データ処理装置

200 主プロセッサ（プロセッサユニット）

300 タスク管理プロセッサ（タスク管理ユニット）

400— 1〜400— n 演算ユニット

500 内部バス

510 演算ユニット制御バス

600 周辺モジユーノレ

700 主メモリインタフェース

710 主メモリ

TID— 0〜TID— k タスク ID ST—0〜ST—k タスク状態

PRI— 0〜PRI— k 実行優先度

FLG— 0〜FLG— k 実行フラグ

310 主プロセッサインタフェース

320 アレイアクセス調停ユニット

330 タスク状態管理アレイ

340 優先度判定ユニット (優先度判定回路）

350 アレイ更新制御ユニット

360 タスク IDテーブル（データテーブル）

370, 380 タスク管理プロセッサ拡張インタフェース

318 制御レジスタ

318-8 空きエントリポインタフィールド

330 タスク状態管理アレイ

332 エントリアクセス制御ユニット

333―。〜 333— 255 タスク状態管理エントリ

800— 0〜800— m タスク状態管理セル

発明を実施するための最良の形態

[0028] 以下、本発明に係るデータ処理装置の好適な一実施の形態について、添付図面を参照しながら説明する。特に制限されないが、以下に説明するデータ処理装置を構成する回路素子は、公知の CMOSトランジスタやバイポーラトランジスタ等の半導体集積回路技術によって、単結晶シリコンのような 1個の半導体基板上に形成される

[0029] 図 1に、本発明によるデータ処理装置の一例が示す。データ処理装置 100は、主プロセッサ（プロセッサユニット） 200、タスク管理プロセッサ（タスク管理ユニット） 300 、 n個の演算ユニット 400— 1〜400— n、 n個のローカルメモリ 410— 1〜410— n、 n 本のローカルメモリバス 420—l〜420—n、内部バス 500、演算ユニット制御バス 51 0、周辺モジュール 600、主メモリインタフェース 700、主メモリ 710、主メモリバス 720 により構成される。 [0030] 主プロセッサ 200は、一般的なマイクロプロセッサと同様の固有の命令セットを備え、主メモリ 710に格納されたマルチタスク制御プログラムを含む各種制御プログラム（図示せず）に従いデータ処理装置の動作を制御する。

[0031] タスク管理プロセッサ 300は、主プロセッサ 200上で動作するマルチタスク制御プログラムと協調し、各タスクの状態を保持するとともに、タスク切り替え時に次に実行すべきタスクの選択処理を高速かつ一定時間で実行することにより、マルチタスク制御を効率化する。

[0032] 演算ユニット 400— l〜400—nは、演算ユニット制御バス 510を介して、主プロセッサ 200上で動作するマルチタスク制御プログラムが当該演算ユニットに対し実行タスクを割り当てたことを示す所定のタスク実行開始要求信号を受信すると、ローカルメモリ 410— 1〜410— nに格納された演算データをローカルメモリバス 420— 1〜420— nを経由して読み込み、所定の処理を実行し、演算結果を再びローカルメモリ 410— 1〜410— nに格納する一連の動作により、割り当てられたタスクを実行する。タスクの実行が完了すると、演算ユニット制御バス 510を経由し、主プロセッサ 200に対する所定のタスク実行完了通知を送信する。

[0033] 内部バス 500は、主プロセッサ 200、タスク管理プロセッサ 300、演算ユニット 400

1〜400— n、ローカルメモリ 410— l〜410—n、周辺モジュール 600、主メモリインタフェース 700を相互に接続し、データ転送を制御する。

[0034] 周辺モジュール 600は、主メモリ 710とローカルメモリ 410— l〜410—nとの間のデータ転送を行う DMA転送機能や、タスク切り替えの基準時間とするタイマ機能、図示しな!ヽ入出力装置の制御等の各種機能を備える。

[0035] 主メモリインタフェース 700は、主メモリインタフェース 720を介して主メモリ 710へのアクセスを制御する。なお、主メモリ 710はデータ処理装置 100と同一チップであっても別々のチップであっても構わな!/、。

[0036] 以下、データ処理装置 100におけるマルチタスク制御の概要について述べる。図 2 に、各タスクの状態を管理するマルチタスク制御用タスクプールの一例を示す。各タスク TASK0〜TASKkの状態はタスク管理情報によって表される。図 2にお!/、てタスク管理情報は、例えば、タスク ID (TID— 0〜TID— k)、タスク状態（ST— 0〜ST— k )、実行優先度 1¾ 0〜1¾1 1 、ぉょび実行フラグ 1^ 0〜 1^ 1 を含む。データ処理装置 100におけるタスク管理情報はタスク管理プロセッサ 300の内部に格納される。

[0037] タスク IDは、各タスクを識別するため一意に割り当てられた符号である。タスク状態は、当該タスクが、（1)実行可能となる条件がすべて成立するのを待っている状態（ Waiting)、 (2)実行可能となる条件がすべて成立し実行開始許可を待ってヽる状態 (Ready)、または（3)タスクを実行中であり実行完了を待ってヽる状態 (Running)のいずれであるかを示す状態符号である。実行優先度は、当該タスク実行の緊急性を示す符号である。実行フラグは、特定 IDをもつタスクの実行完了や初期データの準備完了など、当該タスクの実行開始に必要な条件群の成立状態を示す。

[0038] マルチタスク制御を実現するタスク管理プログラムは以下のように動作する。

[0039] (1)新たにタスクを開始する場合、タスク IDおよび実行優先度を割り当てタスクブールに追加するとともに、当該タスクに対するタスク状態を" Waiting"に初期化し、すべての実行フラグをクリアする。

[0040] (2)実行中のタスクが完了した、あるいは実行中のタスクの実行時間が所定の時間を超過したなど、タスク切り替えの必要なイベントが発生した場合、当該タスクを停止させタスクプールから削除する、またはタスク状態を" Running"から" Ready"に更新する。さらに、当該タスクの完了が他タスクの実行開始条件に指定されている場合には、実行フラグを適切に更新するとともに、実行フラグが全て成立したタスクのタスク状態を" Waiting"から" Ready"に更新する。

[0041] (3)タスク切り替え時、タスク状態が" Ready"であるタスク群から、例えば最も実行優先度が高くかつ最も古くタスクプールに追加されたものなど所定のスケジューリングポリシーに基づき、次に実行すべきタスクを 1つ選択する。さらに、選択したタスクに対し実行開始許可を通知するとともに、タスク状態を" Ready"から" Running"に更新する。

[0042] これらの動作のうち、本発明が主眼とするリアルタイム性が求められるデータ処理装置においては、（3)のタスク切り替え時間が十分小さぐかつその最悪値が保証されていることが最も重要である。タスクプールをオフチップのメモリ 71又は周辺回路 600 に含まれる図示を省略するオンチップメモリに格納し、タスク管理制御の全てを主プ口セッサ 200のソフトウェアによって実装する場合には、タスク選択に必要なタスクプール内の検索に際しアクセス時間の大き、主メモリ等へのアクセス発生すること、タスクプールに保持されたタスク数に応じて検索時間が増大することにより、リアルタイム性を確保することが困難になる。これに対し、タスク管理プロセッサ 300は、タスク数によらな、並列検索動作に加え、時間順序を保証とすることにより効率的なマルチタスク制御を可能とする回路であり、以下それによるタスク管理制御の詳細について説明する。

[0043] 図 3に、タスク管理プロセッサ 300の一例を示す。タスク管理プロセッサ 300は、主プロセッサインタフェース 310、アレイアクセス調停ユニット 320、タスク状態管理ァレィ 330、優先度判定ユニット (優先度判定回路） 340、アレイ更新制御ユニット 350、タスク IDテーブル（データテーブル） 360、及びタスク管理プロセッサ拡張インタフエース 370、 380を備える。主プロセッサインタフェース 310、アレイアクセス調停ュ-ット 320、及びアレイ更新制御ユニット 350は主プロセッサ 200からの動作指令に応答して前記記憶素子アレイを用いたタスク管理制御を行う制御回路を構成する。 311はアレイアクセス調停ユニット制御ノス、 312はタスク状態管理アレイ制御バス、 313はタスク状態管理アレイ検索信号である。 314、 315はアレイ更新制御ユニット制御信号、 316はタスク IDテーブル制御バスである。 321— 0〜321— 255はタスク状態管理エントリ制御信号、 331— 0〜331— 255はタスク状態管理エントリ比較信号である。 341— 0〜341— 255、 371— 0〜371— 255、 391— 0〜391— 255、 393— 0〜 393— 255はタスク状態管理エントリ状態信号、 342は優先度判定信号である、 351 、 381、 392、 394は外部アレイ更新制御信号、 352はアレイ更新制御信号 352である。

[0044] 主プロセッサインタフェース 310は、タスク管理プロセッサ 300の動作を定義する制御レジスタ群を内包し、内部バス 500およびタスク管理プロセッサ内ユニットとの間の制御レジスタアクセスを制御する。

[0045] タスク状態管理アレイ 330は、 256個のタスク状態管理エントリを有し、ハードウェアにより構成されるタスクプールとして、タスク状態管理アレイ制御ノス 312を介して少なくとも各タスクのタスク状態および実行優先度を格納するとともに、タスク状態管理アレイ検索信号 313の内容に応じてタスク状態管理エントリ比較信号 331— 0〜331 — 255を出力する。各タスク状態管理エントリはデータシフト機能とデータ比較機能とを備える複数ビットの記憶素子力成り、 CAMとしての機能を備える。詳細は後述するが、各タスク状態管理エントリは更に、隣接するタスク状態管理エントリの対応するビット位置間でデータシフトが可能とされる。

[0046] アレイアクセス調停ユニット 320は、主プロセッサインタフェース 310からのアレイァクセス調停ユニット制御バス 311、およびアレイ更新制御ユニット 350からのアレイ更新制御信号 352を調停したアクセス制御信号に、上流側（図の左側）に隣接するタスク管理プロセッサ（図示せず）により出力されるタスク状態管理エントリ状態信号 391 0〜391— 255に基づいてタスク管理プロセッサ拡張インタフェース 370により生成されるタスク状態管理エントリ状態信号 371—0〜371— 255を付加することで、タスク状態管理エントリ制御信号 321— 0〜321— 255を出力する。要するに、アレイァクセス調停ユニット 320は、タスク状態管理アレイ 330の各タスク状態管理エントリに対するリード'ライトアクセスの制御を行う。その指示は主プロセッサインタフェース 31 0、タスク管理プロセッサ拡張インタフェース 370、アレイ更新制御ユニット 350から与えられる。特に、アレイアクセス調停ユニット 320はアレイ更新制御ユニット 350からのエントリ更新指示に応答するときはタスク状態管理エントリ間のシフト動作のためのリード 'ライト動作を制御する。

[0047] 優先度判定ユニット 340は、前記のタスク状態管理エントリ比較信号 331— 0〜33 1— 255のうち一致状態を示す比較信号から、例えばエントリ 0 (333— 0)を最高優先度、エントリ 255 (333— 255)を最低優先度とするなど、指定された所定の優先度に従い 1つのエントリを選択し、選択されたエントリを識別する優先度判定信号 342を出力する。さらに、優先度判定ユニット 340は、タスク管理プロセッサ拡張インタフエース 380が生成し、下流側（図の右側）に隣接するタスク管理プロセッサ（図示せず）に対して出力されるタスク状態管理エントリ状態信号 393— 0〜393— 255の元となるタスク状態管理エントリ状態信号 341— 0〜341— 255を出力する。タスク管理プロセッサ拡張インタフェース 380は、下流側（図の右側）に隣接するタスク管理プロセッサ（図示せず）に対して、優先度判定ユニット 340による判定結果を出力することができる。

[0048] アレイ更新制御ユニット 350は、外部アレイ更新制御信号 394からタスク管理プロセッサ拡張インタフェース 380により生成される外部アレイ更新制御信号 381にアレイ更新要求がある場合、もしくは主プロセッサインタフェース 310内の制御レジスタの設定を反映するアレイ更新制御ユニット制御信号 314にアレイ更新要求がある場合、ァレイ更新制御信号 352を経由し、アレイアクセス調停ユニット 320およびタスク IDテーブル 360に対し、前記アレイ更新要求内容に基づくタスク状態管理エントリおよび対応するタスク IDのシフト処理を要求する。さらに、要求したシフト処理内容を反映する外部アレイ更新制御信号 351をタスク管理プロセッサ拡張インタフェース 370を介して外部アレイ更新制御信号 392として出力するほか、アレイ更新制御ユニット制御信号 315によりシフト処理実行の有無を主プロセッサインタフェース 310に通知する。

[0049] タスク IDテーブル 360は、ハードウェアにより構成されるタスクプールとして、タスク I Dテーブル制御バス 316に従、、タスク状態管理アレイ 330に格納された各タスクに対応するタスク IDを格納するとともに、優先度判定ユニット 340が出力する優先度判定信号 342に対応するタスク IDをタスク IDテーブル制御バス 316に対し出力する。また、タスク IDテーブル 360は、アレイ更新制御信号 352によりエントリ間シフト処理が要求された場合、対応するタスク IDのシフト処理が行なわれる。即ち、図示は省略するが、タスク IDテーブル 360は、データシフト機能を備える複数ビットの記憶素子を 1テーブルエントリとし、隣接テーブルエントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数テーブルエントリを備えている。タスク状態管理アレイ 330のエントリとはビット数と比較機能を備えていない点が相違される。 CAM機能を備えていてもよぐその場合には CAM機能を用いなければ良い。タスク IDテーブル 360は、前記テーブルエントリが前記記憶素子アレイのエントリに一対一対応されている。前記タスク IDテーブル 360のエントリ（データテーブルエントリ）は前記記憶素子アレイのエントリに対するデータシフト動作に同期したデータシフト動作される。前記タスク IDテーブル 360は前記優先度判定ユニット 340で識別された 1エントリに対応するテーブルエントリが保有するタスク IDを出力する。 [0050] タスク管理プロセッサ拡張インタフェース 370、 380は、タスク状態管理アレイの各タスク状態管理エントリから出力される比較信号 331—0〜331— 255に基づくタスク状態間リエントリ状態信号 341—0〜341— 255を隣接するタスク管理プロセッサの同一タスク状態管理エントリへと伝達するよう、もしくは必要により伝達しないよう制御する。さらに、タスク状態管理エントリのシフト動作を制御する外部アレイ更新制御信号 394、 392についても隣接するタスク管理プロセッサ間で伝達し、アレイ更新制御ユニット 350によりタスク状態管理エントリの内容が隣接するタスク管理プロセッサ間で矛盾しないよう制御する。これにより、タスク管理プロセッサ 300を複数連結した場合に、各タスク状態管理アレイの同一タスク状態管理エントリを論理的に結合し、単一のエントリとして動作させることができるため、エントリのサイズをスケーラブルに変更することが可能となる。言うまでもなぐタスク管理プロセッサの連結機能が不要の場合には、タスク管理プロセッサ拡張インタフェース 370、 380、タスク状態管理ェントリ状態信号 341— 0〜341— 255、 371 -0~371 - 255, 391 -0~391 - 255, 393— 0〜393— 255、外部アレイ更新制御信号 351、 381、 392、 394の一部または全部を削除することによりタスク管理プロセッサ 300のハードウェア規模を削減できる。前段からの前記タスク状態管理エントリ状態信号 391— 0〜391—255が前段における比較結果不一致を示すときは、タスク状態管理アレイ 330における対応ェントリによる比較結果の有効性を制限する信号として位置付けられる。

[0051] 図 4に、主プロセッサインタフェース 310の具体例を示す。主プロセッサインタフエ一ス 310は、制御レジスタアクセス制御ユニット 317、制御レジスタ 318、制御レジスタァクセスバス 319により構成される。

[0052] 制御レジスタアクセス制御ユニット 317は、内部バス 500からのアクセス要求に応答し、制御レジスタアクセスバス 319を経由した制御レジスタ 318、アレイアクセス調停ユニット制御バス 311およびタスク状態管理アレイ制御バス 312を経由したタスク状態管理アレイ 330、タスク IDテーブル制御バス 316を経由したタスク IDテーブル 360 に対するアクセスをそれぞれ制御する。さら〖こ、制御レジスタ 318の内容に応じ、タスク状態管理アレイ検索信号 313、アレイ更新制御ユニット制御信号 314を出力するとともに、アレイ更新制御ユニット制御信号 315、優先度判定信号 342の内容に応じ、制御レジスタ 318の内容を更新する。

[0053] 制御レジスタ 318は、タスク状態管理アレイ 330に対する検索要求の有無を示す検索要求フィールド 318— 1、タスク状態管理アレイ 330に対する検索キーとなる所定のタスク状態および実行優先度を含む符号列、もしくはタスク状態管理アレイ 330内の空きエントリ位置を検索する所定の符号を格納する検索キーフィールド 318— 2、検索結果の有効性を示す検索結果有効フィールド 318— 3、検索結果が有効の場合に対応するタスク ID、およびタスク状態管理アレイ 330内のエントリ位置をそれぞれ格納するタスク IDフィールド 318—4、エントリ位置フィールド 318— 5、アレイ更新制御ユニット 350によるタスク状態管理エントリのシフト処理要求の有無を示すタスク状態管理アレイ更新要求フィールド 318— 6、前記シフト処理の内容、例えば" ONE SHOT" ( 1回の要求に対し 1回のシフトを実行する）または" FULL" ( 1回の要求に対し最大 (エントリ数— 1)回のシフトを実行する）の、ずれ力を指定するタスク状態管理アレイ更新モードフィールド 318— 7、新規タスクを追加するタスク状態管理アレイ内のエントリ位置を示す空きエントリポインタフィールド（空きエントリ位置ポインタ） 31 8— 8、タスク管理プロセッサ 300の動作状態、例えば"ビジー"または"非ビジー"を示す動作状態フィールド 318 9からなる。

[0054] 図 5に、タスク状態管理アレイの具体例を示す。タスク状態管理アレイ 330は、ェントリアクセス制御ユニット 332、 256個のタスク状態管理エントリ 333— 0〜333— 255、エントリ間シフトデータバス 334— 1〜334— 255、エントリアクセスバス 335から構成される。さらに、各タスク状態管理エントリは、当該エントリの内容が有効であるかどう力を示すイネ一ブルフィールド 333— 0—1〜333— 255— 1、当該エントリに格納されているタスク情報のうちタスク状態を示すタスク状態フィールド 333— 0— 2〜333 — 255— 2、および当該エントリに格納されているタスク情報のうち実行優先度を示す実行優先度フィールド 333— 0— 3〜333— 255— 3を含む。

[0055] エントリアクセス制御ユニット 332は、タスク状態管理アレイ制御バス 312から各タスク状態管理エントリ 333— 0〜333— 255へのアクセスを中継する。それぞれエントリ番号0〜255をもっタスク状態管理ェントリ333— 0〜333— 255は、タスク状態管理エントリ制御信号 321— 0〜321— 255で指定される読み出し、書き込み、シフト動作などの要求に応じて当該エントリの内容をエントリアクセスバス 335に出力する、もしくはエントリアクセスバス 335上の所定のデータ、ある!/、はよりエントリ番号の大き!/、側の隣接エントリの内容を当該エントリに書き込むなどの動作（下流への 1段シフト）を行う。また、タスク状態管理アレイ検索信号 313上の検索要求および検索キーに従い、当該エントリの内容と検索キーの一致性を検査し、その結果をタスク状態管理エントリ比較信号 331— 0〜331— 255に出力する。

[0056] 図 6にタスク状態管理エントリの一例を示す。タスク状態管理エントリ 333— 1は、（m

+ 1)個のタスク状態管理セル 800— 0-800 m、タスク状態管理セル比較信号 81 0— 0〜810— m、タスク状態管理セル比較バス 811、タスク状態管理エントリ比較ュニット 820から構成される。ただし、図 5〖こ示すイネ一ブルフィールド 333— 1 1、タスク状態フィールド 333— 1 2、実行優先度フィールド 333— 1—3のビット幅の和は m+ 1であるとする。また、特に制限されないが、タスク状態管理エントリ制御信号 32 1 1は、エントリシフトィーブノレ 321— 1 1、エントリアクセスィーブノレ 321— 1 - 2、タスク状態管理エントリ状態信号 371— 1 (図 3参照)力生成される隣接アレイエントリマッチ信号 321— 1 - 3からなる。

[0057] タスク状態管理セル800— 0〜800—111は、それぞれ 1ビットのシフトおよび比較機能つき記憶回路として動作し、以下の入出力端子を備える。

(1) SE :正論理で表現されるセルへのシフトィネーブル入力であり、エントリシフトィネーブル 321— 1 - 1を接続する。

(2) EN：正論理で表現されるタスク状態管理アレイ制御バス 312を経由したセルへのアクセスィネーブル入力であり、エントリアクセスィネーブル 321— 1 - 2を接続する

(3) SI :下位エントリからセルへのシフトデータ入力であり、エントリ間シフトデータバス 334— 2内の当該ビットに対応する信号を接続する。

(4) SO :上位エントリへのセルからのシフトデータ出力、すなわちセル内に保持されている 1ビットデータそのものであり、エントリ間シフトデータバス 334—1内の当該ビットに対応する信号へ接続する。

(5) LS、 ZLS：それぞれ正論理および負論理で表現されるタスク状態管理アレイ制御バス 312を経由したセルへの書き込みデータ（書き込み動作時)またはセルからの読み出しデータ（読み出し動作時)であり、エントリアクセスバス 335に含まれるロードストアデータフィールド内の当該ビットおよびその反転に対応する信号を接続する。

(6) SK、 ZSK:それぞれ正論理および負論理で表現されるセルへの検索キー入力であり、タスク状態管理アレイ検索信号 313に含まれる検索キーフィールド内の当該ビットおよびその反転に対応する信号を接続する。また、特に制限されないが、セル内に保持されている 1ビットデータの内容に関わらず検索キーとの比較結果が常に一致するよう、 SK= 1かつ ZSK= 1のような特殊な表現 (比較マスク）を利用してもよい。

(7) CB：負論理で表現され、端子 SKへの入力とセル内に保持されて!ヽる 1ビットデータの比較結果を示すセルからの比較出力であり、タスク状態管理セル比較信号 81 0— 0〜810— mのうち当該ビットに対応する信号へ接続する。

[0058] タスク状態管理セル比較バス 811は、（m+ 1)個のタスク状態管理セル 800— 0〜 800 - mから出力されるタスク状態管理セル比較信号 810— 0〜810— mに対し、ヮィヤードオアによる負論理表現での論理積演算を実行可能なように構成されたバスである。タスク状態管理エントリ比較ユニット 820は、タスク状態管理セル比較バス 81 1および隣接アレイエントリマッチ信号 321— 1 - 3が、ずれも一致状態を示す場合にエントリ一致状態をタスク状態管理エントリ比較信号 331— 1に出力する。タスク状態管理エントリ比較ユニット 820は、論理積回路として位置付けることができる。

[0059] なお、タスク状態管理エントリ 333— 2〜333— 254についても図 6の符号を適切に対応付けることにより、その構成を適用することが可能である。また、タスク状態管理エントリ 333— 0、 333— 255は、それぞれシフトデータ出力 SOが未接続であること、シフトデータ入力 SIに適切な固定値（図示せず）が入力されている点を除き、図 6の構成を適用可能である。

[0060] 以下、タスク状態管理セルの内部回路構成を説明する。図 7にはタスク状態管理セルの第 1の例を示し、図 8にはタスク状態管理セルの第 2の例を示す。ここで、各入出力端子の機能は図 6内の対応する入出力端子のそれと一致する。ただし、図 7における端子 φは図 1から図 6には図示されていないデータ処理装置の動作クロック信号であり、図 8の端子 () SE1、 0 SE2は、図 9に例示されるように、 SE= 1力つ動作クロック信号 Φの立ち上がりエッジ、立ち下がりエッジであることを示す信号である。図 7 の第 1の例においては、検索キー入力として（SK= 1かつ ZSK=0)または（SK=0 かつ ZSK= 1)を設定可能であり、単純な一致比較のみ実行可能である。これに対して図 8の第 2の例では、上記に加え（SK= 1かつ ZSK= 1)を設定可能であり、セル内に保持されている 1ビットデータの内容に関わらず比較結果が常に一致する、比較マスク動作を実行可能である。

[0061] ここで、データ処理装置 100においてマルチタスク制御を実行するにあたり、主プロセッサ 200上で動作するマルチタスク制御プログラムから、図 3乃至図 9で詳述したタスク管理プロセッサ 300を利用する際の要点を以下にまとめる。

[0062] (1)タスク管理プロセッサ 300内には、タスクプールのうち少なくともタスク ID、タスク状態、実行優先度が格納され、その内容は主プロセッサ 200により設定される。特に制限されないが、タスク状態は" Waiting", "Ready", "Running"のいずれか、実行優先度は 0 (最高)〜255 (最低)のヽずれかにより指定される。実行優先度は複数タスクに同一実行優先度が設定されて良いものとする。

(2)タスク状態管理アレイ 330を構成し、シフト機能を有する 256個のタスク状態管理エントリ 333— 0〜333— 255は、各エントリにその情報を保持されたタスク間の時間順序を保証する First— In— First— Out (FIFO)として動作するよう、エントリの利用順序が規定される。即ち、途中のタスク状態管理エントリ 333— 0〜333— 255のタスク管理情報が無効になったときタスク状態管理エントリ間での下流への 1段データシフトによって無効なタスク管理情報のタスク状態管理エントリが途中に存在しないようにでき、有効なタスク管理情報を詰めて順次タスク状態管理エントリに保持させることが可能になるから、新たに追加されるタスク管理情報をシフト方向最後尾の空きェントリに保持させることにより、タスク状態管理エントリの並びに従ってタスク管理情報が追加された時間順序を一意に保証することができる。

(3)タスク状態管理ェントリ333— 0〜333— 255の優先度(ェントリ優先度）は、 FIF Oの出口に相当し時間順序の最も古い 333— 0が最も高ぐ 333— 255が最も低い。エントリ優先度はエントリ毎に相違され、実行優先度とは相違され、複数エントリにつ V、てその優先度が重複されることはな!/、。

(4)特に制限されないが、タスク切り替え要因は以下の 2つである。（4 a)タスクの完了：該当タスクのタスク ID、タスク状態、実行優先度が格納されていたタスク状態管理エントリは無効化される。（4 b)割り込みなどの所定の切り替え要因によるタスクの中断:該当タスクのタスク状態は" Running"から" Ready"に更新される。

[0063] 図 10及び図 11に、主プロセッサ 200上で動作するタスク管理プログラムによるタスク制御フローを示す。まず、ステップ F110においてタスク管理プロセッサ 300の初期化として、全てのタスク状態管理エントリの無効化、および制御レジスタへの初期値の書き込みを行う。ただし、空きエントリポインタフィールド 318— 8にはエントリ 0 (333— 0)を示す値 0を書き込む。

[0064] 初期化が完了すると、タスク管理プログラムはタスク管理プロセッサ 300の状態を監視し (ステップ F120)、タスク管理プロセッサ 300の状態が非ビジー状態になるまで待機する。タスク管理プロセッサ 300が非ビジー状態になると、タスクの追加および切り替え要求の有無により、それぞれ必要な処理を行う。タスクの追加要求を受理すると (ステップ F130)、当該タスクに対しタスク IDおよび実行優先度を割り当て、空きェントリポインタフィールド 318— 8が示すタスク状態管理エントリおよび対応するタスク I Dテーブル内のエントリの内容を更新する (ステップ F131)とともに、空きエントリボインタフィールド 318— 8の内容をインクリメントする（ステップ F132)。

[0065] タスクの切り替え要求を受理した場合には (ステップ F140)、その要因により処理内容が異なる (ステップ F150)。まず、当該要求がタスク完了によるものである場合、完了したタスク情報の格納されているタスク状態管理エントリのイネ一ブルフィールドを無効化（ステップ F151)、空きエントリポインタフィールド 318— 8をデクリメント（ステツプ F152)、前記無効化により生じた FIFO内部の不整列状態を解消するアレイ整列処理 (ステップ F153)を順次実行する。また、当該要求がタスク完了でない所定のタスク中断要求である場合、実行中のタスクに対応するタスク情報のうちタスク状態を" Running"から" Ready"に更新する（ステップ F154)。なお、エントリ更新処理（ステップ F154)には、タスク状態管理アレイ更新要求フィールド 318— 6、およびタスク状態管理アレイ更新モードフィールド 318— 7に対する制御レジスタ書き込みによるァレィ整列要求 (ステップ F210)、およびアレイ整列処理完了までの待機 (ステップ F220 )を含む。アレイ整列要求に対するタスク管理プロセッサの動作については、図 14及び図 15を用いて後述する。

[0066] タスクの完了または中断処理が完了すると、次に実行すべきタスクを検索し (ステツプ F155)、実行可能なタスクが 1つ選択された場合には (ステップ F160)、当該タスクのタスク状態を" Ready"から" Running"に更新し (ステップ F161)、タスクに対し実行許可を通知する。

[0067] このうち、次タスク検索 (ステップ F155)の詳細は図 13に例示されるとおりである。まず、検索キーフィールド 318— 2に、次に実行対象となるタスクの候補を示す検索キ一、例えばイネ一ブルフィールドが"有効"、かつタスク状態フィールドが" Ready"、かつ実行優先度フィールドが" 0 (最高優先度) "を設定し (ステップ F310)、検索要求フィールド 318— 1への書き込みによりタスク状態管理アレイ 330内の検索を要求する (ステップ F320)。検索結果有効フィールド 318— 3の内容が検索結果有効を示し、検索キーに適合する有効な次タスク情報が発見された場合 (ステップ F330)、タスク IDフィールド 318—4およびエントリ位置フィールド 318— 5の内容を次に実行すベきタスクに対応するタスク ID、エントリ番号として受理する (ステップ F331)。有効な次タスクが発見されなカゝつた場合は、検索キー内の実行優先度を 255 (最低優先度)まで順次インクリメントし、検索要求を繰り返す (ステップ F340、 F341)。

[0068] ここで、タスク状態管理アレイ 330内の検索要求 (ステップ F320)に応答するタスク管理プロセッサ 300は検索キーに従って検索を行ない、比較結果を受け取る 340はその比較結果に対し、エントリ優先度の最も高いエントリを識別し、これをタスク IDテ一ブル 360に与えることになる。要するに、タスク管理プロセッサ 300側では、エントリの時間順序を一意に保証することが容易であるから、 CAMによる検索結果に対して時間順序に従った優先度も加味して所要のタスク IDを識別することができる。これにより、時間順序を考慮したタスク選択の優先制御を高速に且つ容易に行うことができる。

[0069] なお、実行優先度のインクリメントおよび再検索要求については、前述のように主プ口セッサがすべての実行優先度にわたり処理する方式のほか、所定の範囲の実行優先度のみ検索対象とする、あるヽは主プロセッサ 200によらずタスク管理プロセッサ 3 00内で自動的に再検索を実行する方式を採用することにより、検索に要する時間および主プロセッサ 200の処理負荷を削減し、柔軟かつリアルタイム性の高!、マルチタスク制御を実現することも可能である。

[0070] 続いて、図 14及び図 15を用いてタスク管理プロセッサにおけるアレイ整列制御フロ一について説明する。アレイの整列とは、実行中のタスクが完了し、当該タスク情報が FIFOを構成するタスク状態管理アレイ内のタスク状態管理エントリから削除される場合に、隣接エントリをシフトすることにより有効エントリの不連続性を解消する処理である。これにより、タスク状態管理アレイ内での時間順序の保証が容易になる、有効なエントリが連続するため次にタスクを追加すべきエントリが一意に決定することなどにより、マルチタスク制御が単純ィ匕されるとともに、タスク切り替えに係る処理時間を削減できる。

[0071] タスク管理プロセッサ 300が起動すると、通常は検索キーフィールド 318— 2の内容を含む検索キーをタスク状態管理アレイ検索信号 313として出力し (ステップ F410) 、タスク管理プロセッサの動作状態を"非ビジー"状態に設定する (ステップ F411)。その後、検索要求フィールド 318— 1を通して主プロセッサ力もの検索要求を受理した場合には、検索処理を実行しその結果に応じて検索結果有効フィールド 318— 3 、タスク IDフィールド 318— 4、エントリ位置フィールド 318— 5の内容を更新する（ステツプ F340)。

[0072] 隣接するタスク管理プロセッサ力も外部アレイ更新制御信号 381を受理すると (ステップ F420)、アレイ更新制御ユニット 350はプロセッサ動作状態を"ビジー"状態に更新し (ステップ F421)、更新制御信号の内容に応じた信号をアレイ更新制御信号 35 2に出力する。この信号を受けたアレイアクセス調停ユニット 320は、シフト対象となるタスク状態管理エントリに対しエントリシフトィネーブルを経由してタスク状態管理ァレィ 330に対するシフト動作を要求し、シフト処理が実行される (ステップ F422)。また、タスク IDテーブル 360の内容についても、アレイ更新制御信号 352に呼応しタスク状態管理アレイ 330の内容と矛盾なく更新される。上記のシフト動作内容は、外部ァレィ更新制御信号 351により隣接プロセッサに対して通知する (ステップ F423)ことにより、連結されている全てのタスク管理プロセッサ間で矛盾なくシフト動作が実行される。シフト動作が完了すると、プロセッサ動作状態を"非ビジー"状態に更新し後続の処理要求が入力されるのを監視する。

[0073] CPUタスク管理プログラムのバグやノイズ等による誤動作によってエントリの時間順序が保証できなくなったとき、主プロセッサはアレイ整列要求を発行する。タスク状態管理アレイ更新要求フィールド 318- 6を介して主プロセッサからのアレイ整列要求を受理すると (ステップ F430)、以下に詳述するアレイ更新処理 (ステップ F431)を実行する。図 15に例示されるように、まず、空きエントリを検索するため、ィネーブルフィールドが"無効"、かつタスク状態フィールドおよび実行優先度フィールドカ^、ずれも"比較マスグ'である特殊な検索キーをタスク状態管理アレイ検索信号 313として出力し (ステップ F510)、タスク管理プロセッサ 300の動作状態を"ビジー"状態に更新する。続いて、アレイ更新制御ユニット 350内のシフト回数カウンタ CNTの内容を 0 に初期化し (ステップ F512)、空きエントリのうち最も優先度の高い、すなわちエントリ番号の小さ、空きエントリを検索する (ステップ F513)。空きエントリが存在する場合 ( ステップ F520)、当該エントリ以上のエントリ番号をもつ全てのタスク状態管理エントリをシフトし (ステップ F521)、そのシフト動作内容を隣接プロセッサに対して通知する（ステップ F522)。タスク状態管理アレイ更新モードフィールド 318— 7に" FULL"が指定されている場合 (ステップ F530)、シフト回数カウンタ CNTをインクリメントし (ステップ F531)、シフト回数カウンタ CNTの内容が 254、すなわち（タスク状態管理ェントリのエントリ数— 1)となるまで空きエントリの検索以降を繰り返す (ステップ F540)。空きエントリが存在しない、または" FULL"モードで 254回シフト動作を実行すると、タスク管理プロセッサ 300の動作状態を"非ビジー"状態に更新し (ステップ F541)、タスク状態管理アレイ検索信号 313に含まれる検索キーを本来の検索キーとして再設定する (ステップ F542)ことにより、後続の処理要求を受理可能となるようにする。

[0074] ところで、タスク管理プログラムが一度に完了もしくは中断させるタスクはたかだか 1 タスクであり、タスク状態管理エントリの利用順序に関する規定を遵守する限りにおいては、 1回のエントリ間シフト動作によりタスク状態管理アレイの不整列状態は解消する。タスク管理プログラムの内包する可能性のある不具合を回避し、データ処理装置の信頼性を向上させるため、定期的に" FULL"シフトを実行するとよ!/、。

[0075] 以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなぐその要旨を逸脱しない範囲において種々変更可能であることは言うまでもな、。

[0076] 例えば、主プロセッサ 200とタスク管理プロセッサ 330は必ずしも同一チップに搭載される場合に限定されない。アレイ 330とテーブル 360は同一アレイ又は別アレイの何れで構成してもよい。産業上の利用可能性

[0077] 本発明はタスク制御に適用される場合に限定されず、リアルタイム性を考慮して管理しなければならないその他のデータ管理に広く適用することができる。

Claims

請求の範囲

[1] データシフト機能及びデータ比較機能を備える複数ビットの記憶素子を 1エントリとし、隣接エントリの対応するビット位置間でデータシフトが可能となるよう複数エントリを有する記憶素子アレイと、

前記複数エントリに共通に入力されるデータと該エントリを構成する記憶素子に保持される内容との比較結果に基づき、所定の優先度により複数エントリのうちの 1ェントリを識別する優先度判定回路と、を備えるデータ処理装置。

[2] 前記所定の優先度は、有意のデータを保持するエントリ中にお!、てデータ保持が行なわれた順番の早遅に関する順位とされる請求項 1記載のデータ処理装置。

[3] データシフト機能及びデータ比較機能を備える複数ビットの記憶素子を 1エントリとし、隣接エントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数エントリを有する記憶素子アレイと、

前記エントリに新たなデータを保持させる操作指令に応答するとき、前記エントリに対する新たなデータ保持の時間的順序をエントリのデータシフト方向の配列とは逆方向に制御すると共に、エントリの保持データを無効化する操作指令に応答するとき、無効化されたエントリよりも時間的順序の上流側エントリのデータを無効化エントリ数分だけ下流側にデータシフトさせる制御回路と、

前記複数エントリに共通に入力される検索データと該エントリを構成する記憶素子に保持される被検索データとの比較結果に基づき、所定の優先度により複数エントリのうちの 1エントリを識別する優先度判定回路と、を有し、

前記所定の優先度を、前記時間的順序における所定順位とするデータ処理装置。

[4] 新たなデータ保持を可能とするエントリの位置を示す空きエントリ位置ポインタを有する請求項 3記載のデータ処理装置。

[5] データシフト機能を備える複数ビットの記憶素子を 1テーブルエントリとし、隣接テーブルエントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数テ一ブルエントリを備えていて、前記テーブルエントリは前記記憶素子アレイのエントリに一対一対応されるデータテーブルを有し、

前記データテーブルエントリは前記記憶素子アレイのエントリに対するデータシフト動作に同期したデータシフト動作され、

前記データテーブルは前記優先度判定回路で識別された 1エントリに対応するテ一ブルエントリが保有するデータを出力する請求項 4記載のデータ処理装置。

[6] 前記記憶素子アレイにおける被検索データとの比較結果を出力可能な拡張出カインタフェースと、前記記憶素子アレイにおける比較結果と論理積が採られる上位側比較結果を入力可能な拡張入力インタフースとを有する請求項 5記載のデータ処理装置。

[7] マルチタスク制御プログラムを実行可能なプロセッサユニットと、マルチタスク制御プログラムにより実行すべきタスクが割り当てられる複数の演算ユニットと、演算ユニットが実行すべきタスクの選択処理を行なうタスク管理ユニットとを有するデータ処理装置であって、

前記タスク管理ユニットは、データシフト機能及びデータ比較機能を備える複数ビットの記憶素子を 1エントリとし、隣接エントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数エントリを有する記憶素子アレイと、

前記エントリに新たなタスク管理情報を保持させる前記プロセッサユニットからの操作指令に応答するとき、前記エントリに対する新たなタスク管理情報保持の時間的順序をエントリのデータシフト方向の配列とは逆方向に制御すると共に、エントリの保持データを無効化する前記プロセッサユニットからの操作指令に応答するとき、無効化されたエントリよりも時間的順序の上流側エントリのデータを無効化エントリ数分だけ下流側にデータシフトさせる制御回路と、

[8] 前記タスク管理ユニットは、優先度判定回路で識別されたエントリが保持するタスク管理情報に含まれるタスク IDを前記プロセッサユニットに出力する請求項 7記載のデータ処理装置。

[9] 前記タスク管理ユニットは、データシフト機能を備える複数ビットの記憶素子を 1テ一ブルエントリとし、隣接テーブルエントリの対応するビット位置間で一方向にデータシフトが可能となるよう複数テーブルエントリを備えていて、前記テーブルエントリは前記記憶素子アレイのエントリに一対一対応されるデータテーブルを有し、

前記データテーブルは前記優先度判定回路で識別された 1エントリに対応するテ一ブルエントリから前記タスク IDを出力する請求項 8記載のデータ処理装置。

[10] 前記タスク管理ユニットは、新たなデータ保持を可能とするエントリの位置を示す空きエントリ位置ポインタを有する請求項 9記載のデータ処理装置。

[11] 前記記憶素子アレイにおける被検索データとの比較結果を出力可能な拡張出カインタフェースと、前記記憶素子アレイにおける比較結果と論理積が採られる上位側比較結果を入力可能な拡張入力インタフースとを有する請求項 10記載のデータ処理装置。

[12] 1個の半導体基板に形成されて成る請求項 1、 3又は 7記載のデータ処理装置。