WO2007108158A1 - 画像表示方法、複合型表示装置、テレビジョン受信機、モニタ装置 - Google Patents

画像表示方法、複合型表示装置、テレビジョン受信機、モニタ装置 Download PDF

Info

Publication number
WO2007108158A1
WO2007108158A1 PCT/JP2006/321895 JP2006321895W WO2007108158A1 WO 2007108158 A1 WO2007108158 A1 WO 2007108158A1 JP 2006321895 W JP2006321895 W JP 2006321895W WO 2007108158 A1 WO2007108158 A1 WO 2007108158A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
signal
image
liquid crystal
display device
Prior art date
Application number
PCT/JP2006/321895
Other languages
English (en)
French (fr)
Inventor
Naoshi Yamada
Toshihide Tsubata
Makoto Shiomi
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Publication of WO2007108158A1 publication Critical patent/WO2007108158A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Definitions

  • Image display method composite display device, television receiver, monitor device
  • the present invention relates to a composite display device in which contrast of a liquid crystal display device and motion blur of a moving image are improved, a monitor device including the same, and a television receiver.
  • Patent Documents 1 to 7 There are various techniques disclosed in the following Patent Documents 1 to 7 as techniques for improving the contrast of a liquid crystal display device.
  • Patent Document 1 discloses a technique for improving the contrast ratio by appropriately adjusting the content and specific surface area of the yellow pigment in the pigment component of the color filter. As a result, it is possible to improve the problem that the contrast ratio of the liquid crystal display device is lowered due to the scattering and depolarization of the polarized light molecules of the color filter. According to the technique disclosed in Patent Document 1, the contrast ratio of the liquid crystal display device is improved from 280 to 420.
  • Patent Document 2 discloses a technique for improving the contrast ratio by increasing the transmittance and the degree of polarization of a polarizing plate. According to the technique disclosed in Patent Document 2, the contrast ratio of the liquid crystal display device is improved from 200 to 250.
  • Patent Document 3 and Patent Document 4 disclose a technique for improving contrast in a guest-host method using the light absorptivity of a dichroic dye.
  • Patent Document 3 describes a method for improving contrast by a structure in which a guest-host liquid crystal cell has two layers and a 1Z4 wavelength plate is sandwiched between the two layers of cells.
  • Patent Document 4 discloses a liquid crystal display element of a type in which a dichroic dye is mixed with a liquid crystal used in a dispersion type liquid crystal system. Patent Document 4 describes that the contrast ratio is 101.
  • Patent Document 3 and Patent Document 4 have a lower contrast than other methods, and in order to further improve the contrast, the light absorption of the dichroic dye is improved.
  • the force required to increase the dye content and increase the thickness of the guest-host liquid crystal cell all cause technical problems, new problems such as reduced reliability and poor response characteristics.
  • Patent Document 5 and Patent Document 6 disclose a contrast improvement method using an optical compensation method, in which a liquid crystal display panel and a liquid crystal panel for optical compensation are provided between a pair of polarizing plates.
  • Patent Document 5 in the STN method, the contrast ratio of the display cell, the liquid crystal cell for differential optical compensation, and the retardation is improved from 14 to 35! /.
  • Patent Document 6 a liquid crystal cell for optical compensation is installed to compensate for the wavelength dependence of a TN liquid crystal display cell during black display, and the contrast ratio is improved from 8 to 100. ing.
  • Patent Document 7 discloses a composite liquid crystal display in which two liquid crystal panels are overlapped so that each polarizing plate forms a cross-coll. An apparatus is disclosed. Patent Document 7 describes that a contrast ratio of one panel is 100, and the contrast ratio can be expanded to about 3 to 4 digits by superimposing two panels.
  • an impulse-type image display device such as a CRT (cathode ray tube) or a film projector
  • a hold-type display device such as the above-described liquid crystal display device or EL display device are used. It is roughly classified into the hold-type image display device used.
  • Patent Document 2 Japanese Published Patent Publication “Japanese Patent Laid-Open No. 2002-90536 (Publication Date: March 27, 2002)”
  • Patent Document 3 Japanese Patent Publication “JP-A 63-25629 (Publication Date: February 3, 1988)”
  • Patent Document 4 Japanese Patent Publication “Japanese Patent Laid-Open No. 5-2194 (Publication Date: January 8, 1993)”
  • Patent Document 5 Japanese Patent Publication “Japanese Patent Laid-Open Publication No. 64-49021 (Publication Date: February 23, 1989)”
  • Patent Document 6 Japanese Patent Publication “Japanese Patent Laid-Open No. 2-23 (Publication Date: January 5, 1990) J
  • Patent Document 7 Japanese Patent Publication “JP-A-5-88197 (Publication Date: April 9, 1993)”
  • Patent Document 7 was made for the purpose of increasing the gradation without increasing the gradation of each liquid crystal panel by overlapping two liquid crystal panels.
  • the contrast is improved to 3 to 4 digits.
  • the liquid crystal display device that only has contrast is a hold-type display element, so when displaying a moving image, the image is different from an impulse display element such as a CRT. It is known that you can see blur.
  • FIG. 17 (a) shows a conventional impulse-type image display device that displays an image of the object A moving horizontally on a stationary background B on one horizontal line in the screen. It is a figure which shows the mode of the brightness
  • the horizontal axis shows the state of luminance in the horizontal direction (horizontal pixel position) on the screen, and the vertical axis shows the passage of time, showing the screen display for a three-frame period.
  • the image is updated at the beginning of one frame period T101, which is the period in which the image is updated.
  • FIG. 17 (b) is a diagram showing how the brightness distribution looks to an observer who has watched a moving object when the image shown in FIG. 17 (a) is displayed. is there.
  • FIG. 18 (a) shows one horizontal line in the screen when displaying an image in which the object A moves horizontally on a stationary background B in a general conventional hold-type image display device. It is a figure which shows the mode of the brightness
  • the horizontal axis shows the state of horizontal luminance (horizontal pixel position) on the screen, and the vertical axis shows the passage of time, representing the screen display for three frame periods.
  • the conventional hold-type image display device shown in FIG. 18 (a) is different from the conventional impulse-type image display device shown in FIG. 17 (a) in that the entire one frame period T101 is an image. This is the lighting period T102, and the extinguishing period T103 is not provided.
  • FIG. 18 (b) is a diagram showing how the brightness distribution looks to the observer who has watched the moving object when the image shown in FIG. 18 (a) is displayed. is there.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a composite display with a high display quality including a high contrast and low luminance, and a high-gradation display capability including a moving image performance.
  • An object of the present invention is to realize an image display method for a device and a composite display device.
  • the image display method optically superimposes a plurality of display elements each having a plurality of pixels that can be controlled independently, and the gradation level of the input signal.
  • a relatively bright light is displayed during one frame period in part or all of the display gradation level. It is characterized by including a period displayed at a level and a period displayed at a relatively high level.
  • a part of or all of the display gradation levels are displayed at a dark level relatively to a relatively bright light level during one frame period.
  • a pseudo light-out period (a period for displaying at a dark level) corresponding to the light-out period in impulse driving within one frame period.
  • a composite display device that realizes the image display method having the above configuration has the following configuration.
  • the composite display device optically superimposes a plurality of display elements each having a plurality of independently controllable pixels, and the gradation level of the input signal.
  • a composite display device that displays an image by supplying an image signal corresponding to 1 to each pixel of each display element, a relatively bright light level during one frame period in part or all of the display gradation level
  • the light and dark levels of the display elements are adjusted so that the period of displaying at a relatively high level and the period of displaying at a high level are included.
  • the image display method optically superimposes a plurality of display elements each having a plurality of independently controllable pixels, and converts the input signal level.
  • an image display method for displaying an image by supplying an image signal corresponding to a tone level to each pixel of each display element, a display gradation level in at least one of the plurality of display elements is displayed.
  • one frame period includes a period in which a relatively bright light level is displayed and a period in which a relatively dark and dark level is displayed! RU
  • At least one display element of a plurality of display elements is displayed at a relatively bright light level during one frame in part or all of the display gradation level.
  • a pseudo-off period (period displayed at the dark level) corresponding to the extinguishing period in the impulse drive is included in one frame period.
  • a composite display device that realizes the image display method having the above-described configuration has the following configuration.
  • the composite display device optically superimposes a plurality of display elements each having a plurality of independently controllable pixels, and the gradation level of the input signal.
  • a composite display device that displays an image by supplying an image signal corresponding to each of the pixels of each display element, a part of a display gradation level in at least one display element among the plurality of display elements or In all, the light and dark levels of the display elements are adjusted so that a relatively bright light level display period and a relatively dark display period are included in one frame period. It is characterized by.
  • one frame period is divided into a plurality of subframe periods, and the gradation level of each subframe is set in accordance with the gradation data of the input signal.
  • a display control unit configured to determine and supply an image signal having a determined gradation level, wherein the display control means includes the plurality of subframes in part or all of the gradation data of the input signal; At least one of the plurality of display elements is displayed by supplying an image signal whose gradation level of at least one subframe is black or darker than the gradation data of the input signal to the display element.
  • the display gradation levels in the device during one frame period, it is displayed at a darker level that is relatively darker than a period (subframe) that is displayed at a relatively brighter light level.
  • the brightness level of the display element is adjusted so that the period (subframe) is included.
  • At least one of the display elements optically superposed on each other is at least 1
  • the gradation level of at least one subframe of the plurality of subframes is black or darker than the gradation data of the input signal in part or all of the gradation data of the input signal.
  • the gradation level is lower than that of the other subframes existing in one frame period V, and the subframe is a pseudo extinguishing period corresponding to the extinguishing period in impulse driving. As a result, it is possible to clearly see the difference in brightness at the boundary between the stationary background and the moving object in the displayed image.
  • the outermost display element is a liquid crystal display element sandwiched between a pair of polarizing elements arranged in a cross-cor
  • the display control means includes the liquid crystal display
  • one frame period is divided into a plurality of subframe periods, the gradation level of each subframe is determined according to the gradation data of the input signal, and an image signal of the determined gradation level is supplied. You can do it.
  • adjacent polarizing elements may be arranged in crossed Nicols.
  • the display control means minimizes the gradation level of all the subframes when the gradation level of the input signal is minimum, and all of the display signals when the gradation level of the input signal is maximum.
  • An image signal in which the gradation level of the subframe is maximized may be supplied to the display element.
  • the image signal with the gradation level of all the subframes minimized is supplied to the display element, so that one frame period The luminance level at can be minimized.
  • the luminance level in one frame period can be maximized by supplying the display element with an image signal in which the gradation levels of all subframes are maximized. it can.
  • the white display having the maximum luminance level can be displayed in white, and the black display having the minimum luminance level can be displayed in black. Therefore, a high-contrast image with merino and ligh can be displayed. It becomes possible.
  • the display control means controls the gradation level output in each subframe so that the integrated value of the display luminance corresponding to the input signal in one frame period shows a preset gradation luminance characteristic. Even if you do it.
  • the integrated value of the display luminance corresponding to the input signal in one frame period is provided.
  • the gradation level output in each subframe so as to show a preset gradation luminance characteristic.
  • smooth video display is possible.
  • Enable smooth video display As the gradation luminance characteristic, for example, there is a CRT gamma luminance characteristic.
  • the display element arranged on the back side farthest from the observer side may be an electoluminescence element.
  • the display element disposed on the back side farthest from the observer side is an electroluminescent (Electro Luminesence) element such as an LED (Light Emitting).
  • an electroluminescent (Electro Luminesence) element such as an LED (Light Emitting).
  • the electoric luminescence element functions not only as a display element but also as a knock light for a liquid crystal display element. be able to. Thereby, the structure of a composite liquid crystal display device can be simplified.
  • the composite display device of the present invention optically superimposes a plurality of display elements each having a plurality of independently controllable pixels, and displays each of the image signals corresponding to the gradation level of the input signal.
  • the outermost display element is sandwiched between a pair of polarizing elements arranged in a cross-coll. It is a liquid crystal display element, and among the plurality of display elements, the display element disposed farthest from the observer side and on the back side is an electoric luminescence display element.
  • the outermost display element is a liquid crystal display element sandwiched between a pair of polarizing elements arranged in a crossed Nicol state.
  • the display element arranged on the back side farthest from the viewer side is an electroluminescence display element, it is possible to suppress the deterioration of the moving image due to the slow response speed of the liquid crystal.
  • the first liquid crystal display element may be a liquid crystal display element capable of color display.
  • the first liquid crystal display element is a liquid crystal display element capable of color display, the display quality of a color moving image can be improved.
  • At least one display element 1S may be a display element that performs monochrome display.
  • the first liquid crystal display element is a color display, and at least of the remaining display elements.
  • one display element is a display element that performs monochrome display, it is possible to display a high-quality moving image with high contrast and low cost.
  • the first liquid crystal display element and one second display element among the plurality of other display elements are each configured as a display element capable of color display, whereby each color display device is made independent. Color purity can be improved as compared with the case.
  • color display is possible even when at least one display element obtained by dividing the period of one frame into subframes is monochrome gray display.
  • the first liquid crystal display device is a color filter. If this is provided, color display is possible, and the structure of at least one display element in which the period of one frame is divided into subframes can be simplified, which is advantageous in terms of cost.
  • At least one of the remaining display elements excluding the first liquid crystal display element is
  • a display element having a minimum display unit pixel larger than the minimum display unit pixel of the first liquid crystal display element may be used.
  • At least one of the remaining display elements excluding the first liquid crystal display element has a minimum display unit pixel larger than the minimum display unit pixel of the first liquid crystal display element.
  • the display element having the minimum display unit pixel larger than the minimum display unit pixel of the first liquid crystal display element may be a display element in which one frame period is divided into a plurality of subframe periods.
  • the display control means includes a minimum display unit pixel of the first liquid crystal display element.
  • the gradation data for the pixel corresponds to The gray scale data of the set of pixels of the input signal at the position is controlled so as to be the maximum gray scale data or the gray scale data indicated by the calculation result reflecting the maximum gray scale data. Also good.
  • the minimum display unit pixel of at least one display element is a pixel larger than the minimum display unit pixel of the first liquid crystal display element.
  • the gray scale data for the pixel is the maximum gray scale data of the set of pixels of the input signal at the corresponding position, or is indicated by a calculation result reflecting the maximum gray scale data.
  • the edge portion of the input image is made smoother than the image of the first liquid crystal display element.
  • a smoothing processing unit for performing smoothing processing is provided.
  • the edge portion of the input image is made smoother than the image of the first liquid crystal display element with respect to the display element having a pixel larger than the minimum display unit pixel of the first liquid crystal display element.
  • the liquid crystal display element may be in a vertical alignment mode! /.
  • a light diffusion layer may be arranged at one or a plurality of positions on the outermost surface or between the display elements! ,.
  • the light diffusion layer is disposed at one or a plurality of positions on the outermost surface or between the display elements, so that the pixels of the respective display elements are arranged. Moire caused by interference can be reduced.
  • At least one of the plurality of display elements is a liquid crystal display element, and the liquid crystal display element includes a plurality of data signal lines.
  • a non-image signal which is a signal for displaying at a dark dark level, is applied to the data signal line, while the scanning signal line is selected in an effective scanning period for displaying an image, and then an effective scanning period and an effective scanning period
  • a display driving means for selecting the scanning signal lines in accordance with the timing of the application of the non-image signals to the data signal line, preferred is Rukoto.
  • the non-image signal specifically refers to a signal that performs low gradation display and low luminance display including a black display signal.
  • the effective scanning period refers to a period corresponding to a display period in which image display is performed in the horizontal scanning period. Specifically, it means a period during which the pixel data write pulse is at a high level on the scanning signal line. Therefore, it is not necessary to provide a drive circuit for performing non-image display, and it is possible to achieve an impulse without shortening the charging time with the pixel capacity for writing the pixel value. As a result, the moving image display performance of the liquid crystal display element can be improved. In addition, non In order to perform image display, it is also necessary to increase the operating speed of the data line drive circuit.
  • the display driving means supplies a signal whose polarity is inverted to the data signal line, and the non-image signal is a voltage in the middle of polarity inversion in the data signal line. It may be a signal having
  • the voltage in the middle of polarity inversion that is, the intermediate potential is set as the voltage of the non-image signal, and the data signal is converted into the non-image signal as the intermediate potential when the polarity of the data signal is inverted.
  • inverting the polarity of the data signal it is possible to reverse the polarity by applying a voltage that is approximately half the voltage required to reverse the polarity at once, thereby reducing power consumption. it can.
  • the composite display device when the polarity of the signal in the data signal line is inverted every horizontal scanning period, in accordance with the timing of supplying the non-image signal to the data signal line. It is preferable that the number of times of selecting the scanning signal line is an even number,
  • the number of times that the non-image signal is selected during the inversion from negative to positive and the non-image signal during the inversion from positive to negative are selected for each scanning signal line.
  • the number of times played can be made equal. Accordingly, it is possible to provide a composite display device that can reduce a difference in charging rate between adjacent pixels, improve display unevenness that occurs for each scanning line, and can impulseize the display.
  • the display driving unit may supply a signal whose polarity is inverted every a plurality of horizontal scanning periods to the data signal line.
  • the composite display device may supply a non-image signal to the data signal line during V ⁇ when the polarity of the data signal is not inverted between adjacent horizontal periods!
  • the non-image signal can be applied by selecting the scanning signal line every one horizontal scanning period. it can.
  • the non-image signal is applied even when the polarity of the signal on the data signal line is not reversed but only when the polarity is reversed.
  • the start and end timings and the total time at which the non-image signal is applied to the pixels can be easily adjusted in each scanning signal line.
  • the charging rate in the horizontal scanning period immediately after the polarity inversion can be easily matched with the charging rate in the subsequent horizontal scanning period. Unevenness occurring every horizontal scanning period (for example, unevenness every two scanning lines if 2H reversal) can be prevented.
  • the number of times the non-image signal input when the polarity of the data signal in the data signal line is inverted is equal in each scanning signal line. Further, it is preferable that the number of non-image signals that are input when the polarity of the data signal in the data signal line is not inverted be equal in each scanning signal line.
  • the polarity of the signal in the data signal line is inverted every n horizontal scan periods (where n is an integer of 2 or more). At this time, it is preferable that the number of times of selecting the scanning signal line is a multiple of n in accordance with the timing of supplying the non-image signal to the data signal line.
  • the number of non-image signals applied when the polarity is inverted between the adjacent scanning lines is aligned with the number of non-image signals applied when the polarity is not inverted. be able to.
  • it is possible to reduce the difference in charging rate between adjacent pixels, and to improve the display unevenness that occurs for each scanning line, and to make the display an impulse display. Can be provided.
  • the number of times that the scanning signal line is selected in accordance with the timing of supplying the non-image signal to the data signal line is a multiple of 2n. .
  • the television receiver of the present invention is the above-mentioned display in a television receiver including a tuner section that receives a television broadcast and a display device that displays the television broadcast received by the tuner section.
  • the apparatus is characterized by being the above-described composite display apparatus.
  • the monitor device of the present invention is a monitor device including a signal processing unit that can output an image signal obtained by processing an external force monitor signal, and a display device that displays an image based on the image signal.
  • the display device is the above-described composite display device.
  • At least one of the plurality of display elements is a liquid crystal display element, and the liquid crystal display element includes a plurality of data signal lines and these data display lines.
  • the non-image signal is a signal for displaying at the above-mentioned relatively dark dark level.
  • the non-image signal includes a low gradation display and a low luminance display including a black display signal. A signal to be performed.
  • the non-image signal is applied to the data signal line during the adjacent horizontal scanning period, while the scanning signal line is selected in the effective scanning period, and the effective scanning period and the effective scanning period are selected. During this period (ineffective scanning period), the scanning signal line is selected in accordance with the timing of application of the non-image signal to the data signal line.
  • the effective scanning period refers to a period corresponding to a display period in which image display is performed in the horizontal scanning period. Specifically, it means a period during which the pixel data write pulse is at a high level on the scanning signal line. Therefore, it is not necessary to provide a drive circuit for performing non-image display, and it is possible to achieve an impulse without shortening the charging time with the pixel capacity for writing the pixel value. As a result, the moving image display performance of the liquid crystal display element can be improved. Furthermore, in order to perform non-image display, it is necessary to increase the operating speed of the data line driving circuit and the like.
  • a signal whose polarity is inverted is supplied to the data signal line, and the non-image signal may be a signal having a voltage in the middle of polarity inversion in the data signal line. ,.
  • the scanning is performed in accordance with the timing of supplying the non-image signal to the data signal line. It is preferable that the number of times of selecting the signal line is an even number.
  • the number of times a non-image signal is selected during inversion from negative to positive and the non-image signal during inversion from positive to negative is selected.
  • the number of times played can be made equal.
  • the difference in charging rate between adjacent pixels can be reduced, and an image display that can be used for impulse display can be performed while improving display unevenness that occurs for each scanning line.
  • the polarity of the signal in the data signal line may be inverted every a plurality of horizontal scanning periods.
  • the polarity of the non-image signal is equal to the polarity of the data signal in the subsequent horizontal scanning period. Thereby, the fall of a charging rate can be prevented.
  • the non-image signal may be supplied to the data signal line when the polarity of the data signal is not inverted between adjacent horizontal periods.
  • the scanning signal line is selected every one horizontal scanning period and the non-image signal is applied.
  • the non-image signal is applied even when the polarity is not reversed only when the polarity of the signal in the data signal line is reversed.
  • the start and end timings and the total time at which the non-image signal is applied to the pixels can be easily matched in each scanning signal line.
  • the charging rate in the horizontal scanning period immediately after the polarity inversion can be easily matched with the charging rate in the subsequent horizontal scanning period. Unevenness that occurs every scanning period (for example, unevenness every two scanning lines if 2H inversion) can be prevented.
  • the number of times the non-image signal input when the polarity of the data signal in the data signal line is inverted is equalized in each scanning signal line. Further, it is preferable that the number of non-image signals that are input when the polarity of the data signal in the data signal line is not inverted be equal in each scanning signal line.
  • n is an integer of 2 or more
  • n is an integer of 2 or more
  • it is a multiple of the number of times the scanning signal line is selected in accordance with the timing of supplying the non-image signal to the data signal line.
  • the number of non-image signals applied when the polarity is inverted between the adjacent scanning lines is equal to the number of non-image signals applied when the polarity is not inverted. I can.
  • the difference in charging rate between adjacent pixels can be reduced, and an image display capable of impulseizing the display can be performed while improving the display unevenness that occurs for each scanning line.
  • the number of times of selecting the scanning signal line in accordance with the supply timing of the non-image signal to the data signal line is a multiple of 2n.
  • the polarity of the data signal is inverted in each scanning signal line.
  • the number of times that a non-image signal that inverts from negative to positive is selected and the number of times that a non-image signal that inverts from positive to negative is selected can be made equal, and the polarity of the signal does not invert
  • the difference in charging rate between adjacent pixels can be further reduced, and unevenness that occurs in each scanning line can be further improved.
  • FIG. 1 is a schematic sectional view of a liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing the positional relationship between a polarizing plate and a panel in the liquid crystal display device shown in FIG.
  • FIG. 3 is a plan view of the vicinity of a pixel electrode of the liquid crystal display device shown in FIG.
  • FIG. 4 is a schematic configuration diagram of a drive system that drives the liquid crystal display device shown in FIG.
  • FIG. 5 is a diagram showing a connection relationship between a driver of the liquid crystal display device shown in FIG. 1 and a panel drive circuit.
  • FIG. 6 is a schematic configuration diagram of a backlight included in the liquid crystal display device shown in FIG.
  • FIG. 7 is a block diagram of a display controller that is a drive circuit for driving the liquid crystal display device shown in FIG.
  • FIG. 8 is a schematic cross-sectional view of a liquid crystal display device with one liquid crystal panel.
  • FIG. 9 is a diagram showing an arrangement relationship between a polarizing plate and a panel in the liquid crystal legal apparatus shown in FIG.
  • FIG. 10 (a) is a diagram for explaining the principle of contrast improvement.
  • FIG. 10 (b) is a diagram for explaining the principle of contrast improvement.
  • FIG. 10 (c) is a diagram for explaining the principle of contrast improvement.
  • FIG. 11 (a) is a diagram for explaining the principle of contrast improvement.
  • FIG. 11 (b) is a diagram for explaining the principle of contrast improvement.
  • [11 (c)] is a diagram for explaining the principle of contrast improvement.
  • [11 (d)] is a diagram for explaining the principle of contrast improvement.
  • [12 (a)] is a diagram for explaining the principle of contrast improvement.
  • [12 (b)] is a diagram for explaining the principle of contrast improvement.
  • [12 (c)] is a diagram for explaining the principle of contrast improvement.
  • [13 (a)] is a diagram for explaining the principle of contrast improvement.
  • [13 (b)] is a diagram for explaining the principle of contrast improvement.
  • [14 (a)] is a diagram for explaining the principle of contrast improvement.
  • [14 (b)] is a diagram for explaining the principle of contrast improvement.
  • [14 (c)] is a diagram for explaining the principle of contrast improvement.
  • [15 (a)] is a diagram for explaining the principle of contrast improvement.
  • [15 (b)] is a diagram for explaining the principle of contrast improvement.
  • [16 (b)] is a diagram for explaining the principle of contrast improvement.
  • FIG. 17 (b) When the video as shown in FIG. 17 (a) is displayed, it is a diagram showing how the brightness distribution looks to the observer watching the moving object.
  • FIG. 18 (b) When the video as shown in FIG. 18 (a) is displayed, it is a diagram showing how the brightness distribution looks to the observer who watches the moving object.
  • FIG. 20 (a) is a schematic diagram of an active matrix EL display element using a conventional representative TFT.
  • FIG. 20 (b) is an enlarged view of the dotted line part of FIG. 20 (a).
  • FIG. 20 (c) is a cross-sectional view taken along the line AA ′ in FIG. 20 (b).
  • FIG. 20 (d) is a cross-sectional view taken along line BB ′ of FIG. 20 (b).
  • ⁇ 21 A block diagram showing a basic configuration in an embodiment of the image display device of the present invention.
  • FIG. 22 is a block diagram showing a first embodiment of the controller LSI of FIG.
  • FIG. 23 is a diagram showing the flow of an image signal for each horizontal period in the image display device according to the first embodiment of the present invention.
  • FIG. 24 is a diagram showing how the image signal on the screen is rewritten by repeating the display control as shown in FIG.
  • FIG. 25 is a diagram showing a change in gradation level in an input image signal when a predetermined display panel is used.
  • FIG. 26 Display panel when sub-frame a period is assigned to the first half sub-frame and sub-frame j8 period is assigned to the second half sub-frame when the gradation level of the input image signal changes as shown in FIG. It is a figure which shows the mode of the display brightness
  • FIG. 27 Display panel when subframe ⁇ period is assigned to the first half subframe and subframe ⁇ period is assigned to the second half subframe when the gradation level of the input image signal changes as shown in FIG. It is a figure which shows the mode of the display brightness
  • ⁇ 28 It is a diagram for explaining target setting of a display luminance value in the first embodiment.
  • FIG.29 Shows the relationship between the display level and the gradation level assuming a conventional image signal created based on the gamma luminance characteristics of the CRT, and is compatible with this image signal. It is a figure which shows the relationship between the gradation level of the image signal of a hold type image display panel, and display luminance.
  • FIG. 30 is a diagram showing the relationship between the gradation level of an input image signal satisfying the relationship of Equation 2 and the gradation level supplied in the first half and second half subframe periods in the image display apparatus of Embodiment 1.
  • ⁇ 31 (a)] In a hold-type image display device that uses a black insertion method, when displaying an image in which an object moves horizontally on a stationary background, the time elapses on one horizontal line in the screen. It is a figure which shows the mode of the luminance change accompanying. [31 (b)] This is a diagram showing how the brightness distribution looks to the observer watching the moving object when the image shown in FIG. 31 (a) is displayed.
  • [32 (a)] In a general hold-type display device, it is a diagram showing how luminance changes over time on one horizontal line on the screen when an image as described above is input.
  • FIG. 32 (b) is a diagram showing how the brightness distribution looks to the observer who watches the moving object when the image shown in FIG. 32 (a) is displayed.
  • FIG. 33 is a diagram showing how the brightness distribution looks to the observer watching the moving object when the image is displayed as shown in FIG. 33 (a).
  • FIG. 34 is a diagram illustrating an arrangement when an EL display element is used as the second panel.
  • a conventional hold type It is a figure which compares the motion blur of a display element.
  • FIG. 5 is a diagram comparing motion blur between a type display element and a display element using the display element described in Embodiment 1 alone.
  • FIG. 37 is a diagram illustrating an arrangement of a light diffusion layer.
  • FIG. 38 shows a difference in display luminance response change depending on temperature conditions in the image display device according to Embodiment 1 of the present invention when the gradation level of the image signal supplied to the display panel is not adjusted according to the temperature conditions.
  • FIG. 39 is a diagram showing a change in display luminance response due to a temperature condition when the gradation level of the image signal supplied to the display panel is adjusted according to the temperature condition in the image display device according to the first embodiment of the present invention. It is.
  • FIG. 40 (b)] is a diagram illustrating the response speed of the liquid crystal element as an optical shutter when images are displayed in the order of light, dark, and light in the second embodiment.
  • ⁇ 41 (a)] is a diagram showing a modification of the second embodiment, and shows a change in luminance of the EL element.
  • ⁇ 41 (b)] is a diagram showing a modification of Embodiment 2, in which a change from dark to light is pre-read and an optical shutter is provided when an extra signal is applied for one frame as indicated by the dotted line in the input waveform. It is a figure which shows a response as.
  • FIG. 41 (c)] is a diagram showing a modification of the second embodiment and is a diagram showing a luminance response when the EL element and the liquid crystal element in FIG. 41 (a) are combined.
  • ⁇ 42 (a)] is a diagram illustrating different pixel sizes in the third embodiment.
  • ⁇ 42 (b)] is a diagram illustrating different pixel sizes in the third embodiment.
  • FIG. 43 A diagram showing gradation luminance characteristics of Embodiment 3.
  • FIG. 44 is a schematic cross-sectional view of a composite display device of Embodiment 4.
  • ⁇ 45 (a)] is a schematic diagram illustrating a signal waveform of the fourth embodiment.
  • ⁇ 45 (b)] is a schematic diagram illustrating a signal waveform of the fourth embodiment.
  • FIG. 46 is a diagram illustrating a signal waveform of the fourth embodiment.
  • FIG. 47 is an example of the pixel sizes of the first panel and the second panel of the fourth embodiment.
  • FIG. 48 is an example of enlarging the pixels of the second panel of the fourth embodiment.
  • FIG. 49 is a diagram for explaining a drive signal processing algorithm of the liquid crystal display device of the present invention.
  • FIG. 50 is a diagram for explaining a drive signal processing algorithm of the liquid crystal display device of the present invention.
  • FIG. 51 is a diagram for explaining a drive signal processing algorithm of the liquid crystal display device of the present invention.
  • ⁇ 52] is a diagram for explaining a drive signal processing algorithm of the liquid crystal display device of the present invention.
  • FIG. 53 is a diagram for explaining a drive signal processing algorithm of the liquid crystal display device of the present invention.
  • FIG. 54 (a) is a diagram showing a display example based on an original image signal.
  • FIG. 54 (b) is a diagram showing a display example when the original image signal shown in FIG. 54 (a) is displayed on a panel having a color filter.
  • FIG. 54 (c) is a diagram showing a display example when the original image signal shown in FIG. 54 (a) is displayed on a panel without a color filter.
  • FIG. 55 is a schematic block diagram of a television receiver including the liquid crystal display device of the present invention.
  • FIG. 56 is a block diagram showing a relationship between a tuner unit and a liquid crystal display device in the television receiver shown in FIG. 55.
  • FIG. 57 is an exploded perspective view of the television receiver shown in FIG. 55.
  • FIG. 58 The waveforms shown in (a) to (f) are obtained in a liquid crystal display panel in which charge-sharing black insertion is performed.
  • A is a waveform diagram showing an analog voltage signal.
  • B is a waveform diagram showing a charge shear control signal.
  • C is a waveform diagram showing a data signal.
  • D is a waveform diagram showing a scanning signal G (j) applied to the gate line GLj.
  • (e) is a waveform diagram showing a scanning signal G (j + 1) applied to the gate line Gj + 1.
  • (f) is a waveform diagram showing the luminance of the pixel.
  • FIG. 59 is a block diagram showing a liquid crystal display panel that performs charge sharing-type black insertion together with an equivalent circuit of the display unit.
  • FIG. 60 is a block diagram showing a configuration of the source driver shown in FIG. 59.
  • FIG. 60 is a block diagram showing a configuration of the source driver shown in FIG. 59.
  • FIG. 61 is a circuit diagram showing an output unit of the source driver shown in FIG. 60.
  • FIG. 60 is a circuit diagram showing an output unit of the source driver shown in FIG. 60.
  • FIG. 62 (a) is a block diagram showing a configuration of the gate driver shown in FIG. 59.
  • FIG. 62 (b) is a block diagram showing a configuration of the gate driver IC chip of FIG. 62 (a).
  • FIG. 63 (a) is a waveform diagram showing a gate start pulse signal GSP.
  • (b) is a waveform diagram showing the gate clock signal GCK.
  • (C) is a waveform diagram showing the output signal Q1 of the first stage of the shift register.
  • (d) is a waveform diagram showing a gate driver output control signal GOE1 given to the first gate driver IC chip 7411.
  • FIG. (e) is applied to gate line GL1 It is a wave form diagram which shows scanning signal G (l).
  • (F) is a waveform diagram showing the scanning signal G (2) applied to the gate line GL2.
  • FIG. 64 is a diagram showing a parasitic capacitance existing between the gate and drain of the TFT in each pixel formation portion.
  • FIG. 65 (a) is a waveform diagram showing the gate voltage Vg (j), which is the voltage of the scanning signal G (j) applied to the gate line GLj, and (b) is the waveform of the pixel electrode Ep in the pixel formation portion. It is a wave form diagram which shows voltage (pixel voltage) Vd.
  • FIG. 67 is a diagram showing a shadow pattern Spat corresponding to the display pattern D pat based on writing of the charge share voltage Vcsh as a black voltage.
  • FIG. 68 is a circuit diagram showing another configuration different from FIG. 61 of the output section of the source driver.
  • FIG. 69 is a circuit diagram showing still another configuration different from FIG. 61 of the output section of the source driver.
  • FIG. 70 are waveform diagrams of signals in a liquid crystal display panel of 2H inversion driving.
  • A is a wave form diagram which shows an analog voltage signal.
  • B is a waveform diagram showing a charge share control signal.
  • C is a waveform diagram showing a data signal.
  • D is a waveform diagram showing the scanning signal G (j) applied to the gate line GLj.
  • e is a waveform diagram showing a scanning signal G (j + 1) applied to the gate line Gj + 1.
  • (f) is a waveform diagram showing the luminance of a pixel.
  • FIG. 71 (a) is a diagram schematically showing 2H dot inversion.
  • FIG. 71 (c) is a diagram schematically showing 4H dot inversion.
  • FIG. 72 (a) to (f) are other examples of waveform diagrams of signals in a liquid crystal display panel of 4H inversion driving.
  • A is a wave form diagram which shows an analog voltage signal.
  • B Charge share system It is a wave form diagram which shows a control signal.
  • C is a waveform diagram showing a data signal.
  • (d) is a waveform diagram showing a scanning signal G (j) applied to the gate line GLj.
  • (e) is a waveform diagram showing a scanning signal G (j + 1) applied to the gate line Gj + 1.
  • (f) is a waveform diagram showing the luminance of a pixel.
  • liquid crystal display panel liquid crystal display element
  • Source driver (display drive means)
  • Gate driver (display drive means)
  • a general liquid crystal display device is configured by attaching polarizing plates A and B to a liquid crystal panel including a color filter and a driving substrate.
  • MVA Multidom ain Vertical Alignment
  • the polarization axes of the polarizing plates A and B are perpendicular to each other, and when the threshold voltage is applied to the pixel electrode 208, the direction in which the liquid crystal is tilted is aligned with the polarizing plates A and B.
  • the polarization axis of B and the azimuth angle are set to 45 degrees. At this time, since the polarization axis rotates when the incident polarized light passing through the polarizing plate A passes through the liquid crystal layer, light is emitted from the polarizing plate B.
  • the liquid crystal When only a voltage equal to or lower than the threshold voltage is applied to the pixel electrode, the liquid crystal is aligned perpendicular to the substrate, and the deflection angle of incident polarized light does not change, resulting in black display.
  • the MVA method achieves a high viewing angle by dividing the direction in which the liquid crystal tilts when voltage is applied into four (Multidomain).
  • the inventors of the present application show that the shutter performance is improved in both the front and the diagonal directions by adopting three polarizing plates for each of the two liquid crystal display panels (each installed in a cross-coll). I found it.
  • Cross-col transmission axis direction force leakage light was generated due to depolarization in the panel (scattering of CF, etc.).
  • transmission through the second polarizing plate It was found that the leakage light can be cut by matching the absorption axis of the third polarizing plate with respect to the axial leakage light.
  • FIG. 10 (a) shows an example in which, in the configuration (1), there is one liquid crystal display panel, and two polarizing plates 101a ′ and 101b are arranged in a cross-coll.
  • FIG. 10 (b) is a diagram showing an example in which three polarizing plates 101a ′ 101b ′ 101c are arranged in a cross-cored manner in the configuration (2).
  • the configuration (2) assumes that there are two liquid crystal display panels, there are two pairs of polarizing plates arranged in a cross-col.
  • FIG. 10 (c) is a diagram showing an example in which the polarizing plates 101a and 101b facing each other are arranged in a cross-col, and polarizing plates having the same polarization direction are superimposed on the outer sides of the respective polarizing plates.
  • a pair of polarizing plates in a force cross-col relationship showing the configuration of four polarizing plates is assumed to hold one liquid crystal display panel. .
  • the transmittance when the liquid crystal display panel displays black is modeled as the transmittance when the polarizing plate without the liquid crystal display panel is arranged in cross-cor, that is, the cross transmittance, and is referred to as black display. Therefore, the transmittance when the liquid crystal display panel displays white is modeled as the transmittance when the polarizing plate without the liquid crystal display panel is arranged in parallel-col, that is, the parallel transmittance, and is called white display.
  • the modeled transmittance corresponds to the ideal value of the transmittance for white display and black display in a method in which polarizing plates are arranged in a cross-col arrangement and the liquid crystal display panel is sandwiched.
  • Fig. 11 (a) is a graph when the relationship between the wavelength of the transmission spectrum and the cross transmittance when the polarizing plate is viewed from the front is compared between the configuration (1) and the configuration (2). is there. From this graph, it can be seen that the transmittance characteristics in the front of the black display tend to be similar to the configuration (1) and the configuration (2). Karu.
  • Fig. 11 (b) is a graph in the case where the relationship between the wavelength of the transmission spectrum and the parallel transmittance when the polarizing plate is also viewed in front is compared between the configuration (1) and the configuration (2). . From this graph, it can be seen that the transmittance characteristics in the front of the white display tend to be similar to configurations (1) and (2).
  • Figure 11 (c) shows the relationship between the wavelength of the transmission spectrum and the cross transmittance when the polarizing plate is tilted (azimuth angle 45 °-polar angle 60 °). It is a graph when comparing with the configuration (2). From this graph, the transmittance characteristics in the diagonal direction of black display show that the transmittance is almost 0 in the most wavelength range in the configuration (2), and a little light transmission in the most wavelength range in the configuration (1).
  • Figure 11 (d) shows the relationship between the wavelength of the transmission spectrum and the parallel transmittance when the polarizing plate is tilted (azimuth angle 45 °-polar angle 60 °). It is a graph when comparing with the configuration (2). From this graph power, it can be seen that the transmittance characteristics of the white display in the oblique direction tend to be similar between the configuration (1) and the configuration (2).
  • the front contrast in configuration (2) is approximately twice that in configuration (1), and the diagonal contrast in configuration (2) is approximately 22 times that in configuration (1). Thus, it can be seen that the diagonal contrast is greatly improved.
  • FIG. 12 (a) is a graph showing the relationship between the polar angle and the transmittance during white display. From this graph
  • the overall transmittance is lower than that in the configuration (1).
  • the viewing angle characteristics parallel viewing angle characteristics
  • FIG. 12 (b) is a graph showing the relationship between polar angle and transmittance during black display. It can be seen that in the case of configuration (2), this graph power suppresses transmittance at an oblique viewing angle (around polar angle ⁇ 80 °). Conversely, in the case of the configuration (1), it can be seen that the transmittance at an oblique viewing angle is increased. In other words, the configuration (1) is more prominent in black tightening at an oblique viewing angle than the configuration (2).
  • FIG. 12 (c) is a graph showing the relationship between polar angle and contrast. From this graph, the configuration
  • the change in the amount of leakage light becomes insensitive to the collapse of the polarizing plate Nicol angle ⁇ , that is, the black tightening is less likely to occur with respect to the spread of the ⁇ Col angle ⁇ at an oblique viewing angle.
  • the polarizing plate-col angle ⁇ means an angle in a state in which the polarization axes of the polarizing plates facing each other are in a twisted relationship.
  • Figure 13 (a) is a perspective view of a polarizing plate with crossed Nicols, and the Nicol angle ⁇ changes by 90 °. (Corresponding to the collapse of the above-mentioned coll angle)
  • FIG. 13 (b) is a graph showing the relationship between the Nicol angle ⁇ and the cross transmittance. Calculate using the ideal polarizer (parallel-col transmittance 50%, cross-col transmittance 0%). From this graph, it can be seen that the degree of change in the transmittance with respect to the change in the Nicol angle ⁇ is smaller in the configuration (2) than in the configuration (1) during black display. That is, it can be seen that the three-polarizing plate configuration is less susceptible to the change in the -col angle ⁇ than the two-polarizing plate configuration.
  • FIG. 10 (c) shows an example in which polarizing plates 101a and 101b having the same polarization direction are superimposed on each of a pair of cross-cold polarizing plates 101a and 101b.
  • the cross is one-on-one.
  • the cross pair is ⁇ 3, ⁇ 4,.
  • FIG. 14 (a) is a graph showing the relationship between the polarizing plate thickness and the transmittance (cross transmittance) of a pair of cross-cold polarizing plates during black display. For comparison, this graph shows the transmittance in the case of having two pairs of cross-cold polarizing plates.
  • FIG. 14 (b) is a graph showing the relationship between the thickness of a polarizing plate arranged in a pair of cross-cols and the transmittance (parallel transmittance) during white display. For comparison, this graph shows the transmittance in the case of having two pairs of cross-cold polarizing plates.
  • a graph showing the relationship between the thickness of the polarizing plates arranged in a pair of cross-cols and the contrast is as shown in Fig. 14 (c).
  • this graph shows the contrast in the case of having two pairs of crossed Nicol polarizing plates.
  • FIG. 15 (a) and Fig. 15 (b) specifically show the viewing angle characteristics of the cross-col transmittance.
  • FIG. 15 (a) is a diagram showing the crossed-coll pair of polarizing plates in the configuration (1), that is, the cross-coll viewing angle characteristics
  • FIG. 15 (b) is the diagram of the configuration (2).
  • FIG. 5 is a diagram showing the cross-col viewing angle characteristics of a case where three crossed Nicols two pairs of polarizing plates are used.
  • FIG. 16 (a) is a diagram showing the contrast viewing angle characteristics of the configuration (1), that is, the configuration of two cross-coll pair polarizers
  • FIG. 16 (b) shows the field of the configuration (2). In other words, it is a diagram showing the contrast viewing angle characteristics of the three cross-col pair polarizing plate configuration.
  • FIG. 1 is a diagram showing a schematic cross section of a liquid crystal display device 100 according to the present embodiment.
  • the liquid crystal display device 100 is configured by alternately laminating a first panel, a second panel, and polarizing plates A, B, and C.
  • FIG. 2 is a diagram showing the arrangement of the polarizing plate, the liquid crystal panel and the liquid crystal display device 100 shown in FIG.
  • polarizing plates A and B, and polarizing plates B and C are configured so that their polarization axes are orthogonal to each other. That is, polarizing plates A and B and polarizing plates B and C are arranged in a cross-coll.
  • Each of the first panel and the second panel encloses a liquid crystal between a pair of transparent substrates (the color filter substrate 220 and the active matrix substrate 230) to electrically change the alignment of the liquid crystal.
  • Each of the first panel and the second panel includes a color filter, and has a function of displaying an image with a plurality of pixels.
  • the display system with such functions is TN (TwistedNematic) system, VA (VerticalAlignment) system, IPS (InPlainSwitching) system, FFS system (FringeFieldSwitching) system, or a combination of these methods.
  • the VA method is suitable and will be explained here using the MVA (Multidomain Vertical Alignment) method.
  • the IPS method and FFS method are also normally black methods, so there is a sufficient effect.
  • the drive system uses active matrix drive by TFT (ThinFilm Transistor). Details of the MVA production method are disclosed in JP-A-2001-83523.
  • the first and second panels in the liquid crystal display device 100 have the same structure, and have the color filter substrate 220 and the active matrix substrate 230 facing each other, as described above, plastic beads, A columnar resin structure provided on the color filter substrate 220 or the like is used as a spacer (not shown) to keep the substrate interval constant. Liquid crystal is sealed between a pair of substrates (color filter substrate 220 and active matrix substrate 230), and a vertical alignment film 225 is formed on the surface of each substrate in contact with the liquid crystal. As the liquid crystal, nematic liquid crystal having negative dielectric anisotropy is used. [0173]
  • the color filter substrate 220 is obtained by forming a color filter 221, a black matrix 224, etc. on a transparent substrate 210.
  • An alignment control protrusion 222 that defines the alignment direction of the liquid crystal is formed.
  • the active matrix substrate 230 has a TFT element 203, a pixel electrode 208, etc. formed on a transparent substrate 210, and an alignment control slit pattern that defines the alignment direction of the liquid crystal. 211.
  • the alignment regulating protrusions 222 shown in FIG. 3 and the black matrix 224 for blocking unnecessary light that degrades display quality are projections of the pattern formed on the color filter substrate 220 onto the active matrix substrate 230.
  • the pixel electrode 208 When a voltage equal to or higher than the threshold is applied to the pixel electrode 208, the liquid crystal molecules are tilted in a direction perpendicular to the protrusion 222 and the slit pattern 211.
  • the protrusion 222 and the slit pattern 211 are formed so that the liquid crystal is aligned in the direction of 45 ° with respect to the polarization axis of the polarizing plate.
  • the positions of the red (R) green (G) blue (B) pixels of the first and second panels in the color filter 221 coincide with each other in the vertical direction. It is configured to Specifically, the R pixel on the first panel is the R pixel on the second panel, the G pixel on the first panel is the G pixel on the second panel, and the B pixel on the first panel is The position viewed from the vertical direction coincides with the B pixel of the second panel.
  • FIG. 4 shows an outline of a drive system of the liquid crystal display device 100 having the above configuration.
  • the drive system includes a display controller necessary for displaying an image on the liquid crystal display device 100.
  • the liquid crystal panel outputs appropriate image data based on the input signal.
  • the display controller includes first and second panel drive circuits (1) and (2) for driving the first panel and the second panel with predetermined signals, respectively. Furthermore, the first and second panel drive circuits (1) and (2) have a signal distribution circuit section for distributing video source signals.
  • the input signal represents not only a powerful video signal such as a TV receiver, a VTR, and a DVD, but also a signal obtained by processing these signals.
  • the display controller sends a signal to each panel so that an appropriate image can be displayed on the liquid crystal display device 100.
  • the display controller is a device for sending an appropriate electrical signal to a given video signal power panel, and includes a driver, a circuit board, a panel drive circuit, and the like.
  • FIG. 5 shows the connection relationship between the first and second panels and the respective panel drive circuits.
  • the polarizing plate is omitted.
  • the first panel drive circuit (1) is connected to a terminal (1) provided on the circuit board (1) of the first panel via a driver (TCP) (1).
  • a driver (TCP) (1) is connected to the first panel, connected by the circuit board (1), and connected to the panel drive circuit (1).
  • connection of the second panel drive circuit (2) in the second panel is the same as that in the first panel, and the description thereof is omitted.
  • the pixels of the first panel are driven based on a display signal, and the corresponding pixels of the second panel corresponding to the positions of the pixels of the first panel and the positions viewed from the vertical direction of the panel are Driven corresponding to the first panel. If the part composed of Polarizer A, the first panel, and Polarizer B (Component 1) is in the transmissive state, the part composed of Polarizer B, the second panel, and Polarizer C (Component) 2) is also in a transmissive state, and when component 1 is in a non-transmissive state, component 2 is also driven to be in a non-transmissive state.
  • the same image signal may be input to the first and second panels, or separate signals associated with each other may be input to the first and second panels.
  • sputtering is performed on the transparent substrate 10 to form a scanning signal wiring (gate wiring, gate line, gate voltage line or gate bus line) 201 and auxiliary capacitance wiring 202.
  • a metal such as a Ti / Al / Ti laminated film is formed by, a resist pattern is formed by photolithography, dry etching is performed using an etching gas such as a chlorine-based gas, and the resist is peeled off.
  • the scanning signal wiring 201 and the auxiliary capacitance wiring 202 are simultaneously formed on the transparent substrate 210.
  • a gate insulating film such as silicon nitride (SiNx), an active semiconductor layer made of amorphous silicon, or the like, an amorphous silicon doped with phosphorus or the like, and a low resistance semiconductor layer also made of amorphous silicon or the like are formed by CVD.
  • a metal such as AlZTi is formed by sputtering.
  • a resist pattern is formed by a photolithography method, dry etching is performed using an etching gas such as chlorine gas, and the resist is peeled off.
  • the data signal wiring 204, the drain lead wiring 205, and the auxiliary capacitance forming electrode 206 are formed simultaneously.
  • auxiliary capacitance is formed by sandwiching a gate insulating film of about 4000 A between the auxiliary capacitance wiring 202 and the auxiliary capacitance forming electrode 206.
  • the TFT element 203 is formed by dry etching the low-resistance semiconductor layer using chlorine gas or the like for source / drain separation.
  • an interlayer insulating film 207 that has strength such as acrylic photosensitive resin is applied by spin coating, and a contact hole (not shown) for electrically contacting the drain lead-out wiring 205 and the pixel electrode 208 is formed. It is formed by photolithography.
  • the film thickness of the interlayer insulating film 207 is about 3 m.
  • the pixel electrode 208 and a vertical alignment film are formed in this order.
  • the present embodiment is an MVA type liquid crystal display device as described above, and a slit pattern 211 is provided in a pixel electrode 208 made of ITO or the like. Specifically, a film is formed by sputtering, a resist pattern is formed by a photolithography method, and etching is performed with an etching solution such as ferric chloride to obtain a pixel electrode pattern as shown in FIG.
  • the active matrix substrate 230 is obtained.
  • reference numerals 212a, 212b, 212c, 212d, 212e, and 212f shown in FIG. 3 denote electrical connection portions of slits formed in the pixel electrode 208. At the electrical connection portion in the slit, the orientation is disturbed and an orientation abnormality occurs. However, for the slits 212a to 212d, in addition to the alignment abnormality, the voltage supplied to the gate wiring is normally applied with a positive potential supplied to operate the TFT element 203 in the on state. And TF Since the time during which the negative potential supplied to operate the T element 203 in the off state is normally on the order of milliseconds, the time during which the negative potential is applied is dominant.
  • the slits 212a to 212d are positioned on the gate wiring, impurity ions contained in the liquid crystal gather due to the gate minus DC application component, which may be visually recognized as display unevenness. Therefore, since the slits 212a to 212d need to be provided in a region that does not overlap with the gate wiring in a plan view, it is desirable to hide the slits 212a to 212d with the black matrix 224 as shown in FIG.
  • the color filter substrate 220 is formed on a transparent substrate 210, a color filter layer made of three primary colors (red, green, blue), a color filter 221 and a black matrix (BM) 224, a counter electrode 223, and a vertical alignment.
  • a film 225 and an alignment control protrusion 222 are provided.
  • a negative acrylic photosensitive resin solution in which carbon fine particles are dispersed is applied onto a transparent substrate 210 by spin coating, followed by drying to form a black photosensitive resin layer. Subsequently, after the black photosensitive resin layer is exposed through a photomask, development is performed to form a black matrix (BM) 224. At this time, openings for the first colored layer are respectively formed in regions where the first colored layer (for example, red layer), the second colored layer (for example, green layer), and the third colored layer (for example, blue layer) are formed.
  • the BM is formed so that an opening for the second colored layer and an opening for the third colored layer (each opening corresponds to each pixel electrode) are formed. More specifically, as shown in FIG.
  • a BM pattern is formed in an island shape to shield the alignment abnormal region generated in the slits 212a to 212d of the electrical connection portions of the slits 212a to 212f formed in the pixel electrode 208.
  • a light shielding portion is formed on the TFT element 203 in order to prevent an increase in leakage current that is photoexcited by external light entering the TFT element 203.
  • the second color layer for example, the green layer
  • the third color layer for example, the blue layer
  • a counter electrode 223 having a transparent electrode force such as ITO is formed by sputtering, and then a positive type phenol novolac photosensitive resin solution is applied by spin coating. Then, drying is performed, and exposure and development are performed using a photomask to form a protrusion 222 for controlling vertical alignment. Further, a columnar spacer (not shown) for defining the cell gap of the liquid crystal panel is formed by applying an acrylic photosensitive resin solution, exposing, developing and curing with a photomask.
  • the color filter substrate 220 is formed as described above.
  • a BM made of a force metal as shown in the case of a BM made of resin may be used.
  • the three primary color layers may include cyan, magenta, yellow, and other white layers as well as red, green, and blue, and may include a white layer.
  • the vertical alignment film 225 is formed on the surface of the color filter substrate 220 and the active matrix substrate 230 that are in contact with the liquid crystal. Specifically, baking is performed as a degassing process before the alignment film is applied, and then substrate cleaning and alignment film application are performed. After the alignment film is applied, the alignment film is baked. After the alignment film is applied and washed, further baking is performed as a degassing process.
  • the vertical alignment film 225 defines the alignment direction of the liquid crystal 226.
  • an injection port is provided for injecting part of the thermosetting seal resin around the substrate, and the injection port is immersed in liquid crystal in a vacuum and opened to the atmosphere. It may be performed by a method such as a vacuum injection method in which liquid crystal is injected and then the injection port is sealed with UV curing resin or the like.
  • the vertical alignment liquid crystal panel has a drawback that the injection time is much longer than that of the horizontal alignment panel.
  • explanation is given by the liquid crystal drop bonding method.
  • a UV curable sealant is applied around the active matrix substrate side, and liquid crystal is dropped onto the color filter substrate by the dropping method.
  • the optimal amount of liquid crystal is regularly dropped on the inner part of the seal so that the desired cell gap is achieved by liquid crystal by the liquid crystal dropping method.
  • the color filter substrate and the ink on which the seal drawing and the liquid crystal dropping were performed as described above were performed.
  • the atmosphere in the bonding apparatus is reduced to 1 Pa, and after bonding the substrates under this reduced pressure, the atmosphere is brought to atmospheric pressure, the seal part is crushed, and the desired seal part The gap is obtained.
  • the structure having a desired cell gap in the seal portion is subjected to UV irradiation with a UV curing device to temporarily cure the seal resin.
  • beta is performed to final cure the seal resin.
  • the liquid crystal spreads inside the seal resin and the liquid crystal is filled in the cell.
  • the liquid crystal panel is completed by dividing the structure into liquid crystal panel units after the beta is completed.
  • both the first panel and the second panel are manufactured by the same process.
  • a polarizing plate is attached to each panel. Specifically, as shown in FIG. 4, polarizing plates A and B are attached to the front and back surfaces of the first panel, respectively. Also, attach polarizing plate C to the back of the second panel. In addition, you may laminate
  • a driver (LCD driving LSI) is connected.
  • TCP TransmissionCarrierPackage
  • the TCP (1) on which the driver is placed is punched out with the carrier tape force. Align with the terminal electrode, heat, and press-bond. After that, the circuit board (1) for connecting the drivers TCP (1) and the input terminal (1) of TCP (1) are connected by ACF.
  • ACF ArisotoropiCondiction Film
  • Polarizing plate B has an adhesive layer on both sides. Clean the surface of the second panel, peel off the laminate of the adhesive layer of Polarizer B attached to the first panel, align precisely, and bond the first panel and the second panel together. At this time, since bubbles may remain between the panel and the adhesive layer, it is desirable to bond them together under vacuum.
  • an adhesive that cures at room temperature or below the heat resistance temperature of the panel such as an epoxy adhesive, is applied to the periphery of the panel, and a plastic spacer is applied.
  • a plastic spacer for example, fluorine oil or the like may be enclosed.
  • the present embodiment is also applicable to the case where the terminal surface of the first panel and the terminal surface of the second panel are at the same position as described in FIGS. 4 and 5. it can.
  • the direction of the terminal with respect to the panel and the bonding method are not particularly limited. For example, a mechanical fixing method may be used regardless of bonding.
  • a thin substrate can be used from the beginning.
  • glass with a force of 0.4 mm which varies depending on the size of the production line and liquid crystal panel, can be used as the inner substrate.
  • the backlight of the liquid crystal display device 100 of the present invention is required to have an ability to provide a greater amount of light than a conventional panel due to its display principle.
  • An example of a lighting device that satisfies these conditions is shown in FIG.
  • Hot cathode lamps are characterized by being able to output approximately six times the amount of light than cold cathode lamps used in general specifications.
  • a housing made of aluminum In order to efficiently use the light emitted in the rear direction of the lamp force, this housing is provided with a white reflective sheet using foamed resin.
  • a driving power source for the lamp is disposed on the rear surface of the housing, and the lamp is driven by electric power supplied from a household power source.
  • a milky white resin plate is required to extinguish the lamp image in the direct type backlight in which a plurality of lamps are arranged in the present browsing.
  • a plate member based on polycarbonate which is 2 mm thick and absorbs warp and heat deformation, is placed in the housing on the lamp, and the optical sheet to obtain the predetermined optical effect on its upper surface, specifically this time
  • a diffusion sheet, a lens sheet, a lens sheet, and a polarized light reflection sheet are arranged.
  • This specification makes it possible to obtain a backlight brightness that is about 10 times that of the general specifications of 18 cold-cathode lamps with a diameter of 4 mm, two diffuser sheets, and a polarizing reflection sheet.
  • the 37-inch liquid crystal display device of the present invention can obtain a luminance of about 400 cdZm 2 .
  • the amount of heat generated by this backlight is five times that of the conventional one, so a fin that radiates heat to the air and a fan that forces air flow are installed on the back of the back chassis.
  • the mechanism member of the present lighting device serves as the main mechanism member of the entire module, and the liquid crystal display controller including the panel mounted circuit and the signal distributor, wherein the mounted panel is disposed on the backlight.
  • a liquid crystal module is completed by installing a power source for the light source and, in some cases, a general household power source.
  • the mounted panel is disposed in the backlight, and a frame body that holds the panel is installed to provide the liquid crystal display device of the present invention.
  • a direct illumination device using a hot cathode tube is shown.
  • a light source that may be a projection method or an edge light method is a cold cathode tube, LED, OEL, An electron fluorescent tube or the like may be used, and it is possible to appropriately select a combination of optical sheets and the like.
  • a slit is provided on the pixel electrode of the active matrix substrate and the color filter substrate side. Protrusion for orientation control is provided, but they are reversed
  • a structure in which the electrodes of both substrates are provided with slits, or an MVA type liquid crystal panel in which a projection for controlling the orientation is provided on the electrode surfaces of both substrates may be used.
  • a method using vertical alignment films in which the pretilt directions (alignment treatment directions) defined by a pair of alignment films other than the MVA type are orthogonal to each other may be used.
  • it may be called VATN (Vertical Alignment Twisted Nematic) mode, which may be VA mode in which the liquid crystal molecules are twisted.
  • VA Vertical Alignment Twisted Nematic
  • the VATN method is more preferable for the present invention because there is no decrease in contrast due to light leakage at the alignment control protrusion.
  • the pretilt is formed by optical alignment or the like.
  • the input signal (video source)
  • the panel drive circuit (2) performs signal processing such as ⁇ conversion and overshoot, and outputs 8-bit gradation data to the source driver (source drive means) of the second panel.
  • the first panel, the second panel, and the output image that is output as a result are 8 bits, corresponding one-to-one with the input signal, and are faithful to the input image.
  • the second panel shown in FIG. 1 is not limited to this.
  • an EL display panel using an EL (electroluminescence) element may be used as the same hold type display panel. Oh ,.
  • FIG. 19 shows a schematic cross-sectional view of the EL element.
  • a transparent electrode (anode) 251 such as ITO formed on a transparent substrate 250 such as glass and a cathode 256 covered with a sealing layer 257 that protects the element
  • a hole injection layer 252 a hole moving layer 253
  • Electric Positive and negative carriers are injected from the child transfer layer 255 into the EL layer 254 and emitted when the carriers recombine, and light is emitted from the transparent substrate.
  • EL display panels using organic EL elements generally use TFTs as active matrix drive elements, but unlike liquid crystal display panels that perform display control by voltage control, display control by current control It is better to do.
  • An organic EL element using a TFT in this case is disclosed in JP-A-8-234683.
  • FIG. 20 (a) shows a schematic diagram of an active matrix 4-terminal TFT-EL device described in JP-A-8-234683.
  • An enlarged view of the dotted line in Fig. 20 (a) is shown in Fig. 20 (b).
  • 20 (c) and 20 (d) are cross-sectional views taken along lines A—A ′ and B—B ′ in FIG. 20 (b), respectively.
  • Each pixel element includes two TFTs, a storage capacitor CS, and an EL element.
  • the main feature of the 4-terminal system is that it separates the addressing signal from the EL excitation signal.
  • the EL element is selected by applying a voltage that turns on the gate bus line address TFT1 (T1).
  • TFT1 The source bus line also holds the supplied charge in the storage capacitor Cs and TFT2 (T2). Turn on. Even after TFT1 (T1) is turned off, the electric charge held in the storage capacitor Cs controls the current flowing through the power TFT (T2). This circuit enables hold-type display using EL elements.
  • the organic EL display panel described above is It can be considered in the same way as a general TFT liquid crystal display element.
  • the light source and the polarizing plate C are not necessary.
  • the EL element and the liquid crystal element are not particularly distinguished from each other with respect to the display element arranged on the rearmost surface as viewed mainly from the observer side.
  • FIG. 21 is a block diagram showing a basic configuration in one embodiment of the display element of the composite display device of the present invention.
  • display element 1 includes display panel 10 constituting image display means (image display section), temperature sensor IC 20 as temperature detection means for detecting the panel temperature or its surrounding temperature, and 1
  • a frame memory 30 is provided as frame data storage means for storing an image for a frame, and a controller LSI 40 is provided as display control means for controlling each part.
  • the display panel 10 includes a display element array 11, a TFT substrate 12, source drivers 13a to 13d, and gate dryers 14a to 14d.
  • a plurality of display elements 1 la (pixel portions) using a liquid crystal material or an organic EL (electric aperture luminescence) member are arranged in a matrix.
  • the pixel electrode 12a that drives these display elements 11a and the TFT 12b as a switching element that turns on and off the charge supply (display voltage) to the pixel electrode 12a. are arranged in a matrix corresponding to each display element 11a.
  • four first to fourth gate dryers 14a to 14d for driving each TFT 12b.
  • a plurality of source voltage lines connected to the source driver and supplied with the source voltage (display voltage) and a gate voltage (scanning signal voltage) connected to the gate driver are supplied.
  • a plurality of gate voltage lines are crossed (orthogonal) with each other.
  • a pixel electrode 12a and a TFT 12b are provided near each intersection.
  • the gate electrode of TFT12b is connected to the corresponding gate voltage line (the gate voltage line at the intersection), and the source electrode of TFT12b is connected to the corresponding source voltage line (the source voltage line at the intersection).
  • the drain electrode is connected to the pixel electrode 12a.
  • the leftmost source voltage line for each source driver (first to fourth source drivers 13a to 13d) is the first source voltage line! /, And the right adjacent to the second source voltage line is ⁇ In the same manner, the rightmost source voltage line is referred to as the final source voltage line.
  • the upper gate voltage line for each gate driver is called the first gate voltage line
  • the lower gate voltage line is called the second gate voltage line, and so on. This is the final gate voltage line.
  • a temperature sensor IC20 having a function of detecting the temperature value of the display panel 10 or its surroundings and outputting it as a temperature level signal is mounted.
  • a frame memory 30 for holding the input image signal is also installed.
  • various signal outputs to the source drivers 13a to 13d and gate dryers 14a to 14d are performed, and data access to the frame memory 30 is performed to read the temperature level signal output from the temperature sensor IC20.
  • a controller LSI 40 that controls brightness correction according to temperature is also installed.
  • the controller LSI 40 sequentially transfers to the first source driver 13a in synchronization with the image signal output clock signal displayed on each pixel portion for one horizontal line. Since the first to fourth source drivers 13a to 13d are connected as shown in FIG. 21, one horizontal pixel is supplied to the first to fourth source drivers 13a to 13d by the pulse of the clock signal for one horizontal pixel. Several minutes of image signals are temporarily held. In this state, when a latch pulse signal is output from the controller LSI 40 to the source drivers 13a to 13d, the display voltage level corresponding to the image signal of each pixel unit from the source drivers 13a to 13d is equal to the number of horizontal pixels. Output to the source voltage line.
  • the controller LSI 40 outputs an enable signal, a start pulse signal, and a vertical shift clock signal as control signals to the gate dryers 14a to 14d, respectively. While the enable signal is at a low level, the gate voltage line is turned off. If the start pulse signal is input at the rising edge of the vertical shift clock signal when the enable signal is high, the first gate of the corresponding gate driver is used. The voltage line is turned on. If the start pulse signal is not input at the rising edge timing of the vertical shift clock, the gate voltage line next to the gate voltage line that was previously turned on is turned on.
  • controller LSI 40 of the image display device 1 of the present invention and the image display method using the same will be described in detail on the premise of the image display device having the above configuration. To do.
  • the composite display device includes a plurality of optically superposed display devices, each having a plurality of independently controllable pixels, and a display element positioned on the outermost surface.
  • a composite type display device that is a first liquid crystal display element sandwiched between a pair of polarizing elements in a crossed Nicol arrangement, and is the outermost surface of a plurality of optically superimposed display elements or each display element. If one or more light diffusion layers are arranged between them and the gradation level of the input signal is bright display, the corresponding pixels of the first liquid crystal display element are displayed brightly and other display elements are displayed.
  • the corresponding pixel of the display also displays bright gradation, and when the gradation level of the input signal is dark display, the corresponding pixel of the first liquid crystal display element is darkly displayed and the corresponding pixel of the other display element is displayed.
  • a composite display device that displays images in grayscale and displays images
  • at least one of the plurality of image display elements is divided into a plurality of subframe periods, and the gradation level of each subframe is determined according to the gradation data of the input signal to display the previous period display.
  • the gradation level is supplied to at least one of the elements, and in part or all of the gradation data of the input signal, at least one gradation level of the subframe is black or the level of the input signal. Darker than the key data
  • a composite display device that displays a tone and displays an image by combining images of a plurality of display elements including the optically superimposed first liquid crystal display device.
  • each of the pixel portions on the subframe screen of the display element in which the one frame period is divided into a plurality of subframes is displayed in the first half and the second half subframe periods.
  • An image is displayed for one frame period according to the total amount of time integral value of luminance, and the maximum gradation level or the sub-frame period (for example, the first subframe period) is uniquely determined in one subframe period.
  • a gradation level that is increased or decreased according to the gradation level of the input image signal is supplied.
  • This subframe is called a subframe ⁇ , and the minimum gradation is obtained in the other subframe period (for example, the second subframe period).
  • this subframe is called subframe j8 when a gradation level that is increased or decreased according to the level or the gradation level of the input image signal is supplied.
  • These controls are performed on a pixel unit basis (one pixel or every predetermined number of pixels).
  • the simplest method for improving motion blur is to provide a minimum luminance display period (hereinafter referred to as black insertion method).
  • Figure 31 (a) shows a hold-type image display device that employs the black insertion method.
  • FIG. 31 (a) shows the horizontal axis shows the state of horizontal luminance (horizontal pixel position) on the screen, and the vertical axis shows the passage of time. Represent.
  • the conventional hold-type image display device adopting the black insertion method is different from the conventional hold-type image display device shown in Fig. 18 (a). The difference is that a 1Z2 frame period extinguishing period (minimum luminance display period; black insertion period) T103 is provided in one frame period T101.
  • a 1Z2 frame period extinguishing period minimum luminance display period; black insertion period
  • one frame period T101 is the first half period T10
  • the panel image signal based on the input image signal is output to the source voltage line, and the selection voltage pulse is applied to the gate voltage line in synchronization with the panel image signal.
  • the dark display signal is applied to the source voltage line, and the selection pulse is applied to the gate voltage line in synchronization with the dark display signal.
  • a charge sharing method is used in which adjacent source lines are short-circuited during polarity inversion in order to reduce power consumption.
  • black can be inserted by collectively inputting dark display signal voltages to the source voltage line during the charge sharing period and applying a selection pulse to the gate voltage line. The method of black insertion using the charge sharing method will be described in detail later.
  • a pseudo impulse method may be performed by blinking the light source for a predetermined time in synchronization with the scanning signal of the gate voltage line.
  • Fig. 31 (b) is a diagram showing how the brightness distribution looks to the observer who is gazing at the moving object when the image shown in Fig. 31 (a) is displayed. is there.
  • the conventional hold-type image display device adopting the black insertion method has a movement compared to the general conventional hold-type display device shown in Fig. 18 (b). It can be seen that the blur has been improved.
  • T103 is the dark period that is completely black insertion and the darker gradation than T102.
  • motion blur can be improved compared to a conventional hold-type display device.
  • FIG. 22 is a block diagram showing the first embodiment of the controller LSI 40 of FIG.
  • the controller LSI 40A as the display control unit of the first embodiment includes a line buffer 41 as a line data storage unit, a timing controller 42 as a timing control unit, and frame storage data selection.
  • Frame memory data selector 43 as means, first gradation conversion circuit 44 as first gradation conversion means, second gradation conversion circuit 45 as second gradation conversion means, and output data selection And an output data selector 46 as a means.
  • the line buffer 41 receives and holds the inputted input image signal for each horizontal line.
  • the line buffer 41 has a reception port and a transmission port independently. Sometimes reception and transmission can occur.
  • the timing controller 42 controls the frame memory data selector 43 to alternately switch the timing of data transfer to the frame memory 30 and data reading from the frame memory 30. Further, the timing controller 42 alternately controls the output timings from the first gradation conversion circuit 44 and the second gradation conversion circuit 45 to the output data selector 46. That is, the timing controller 42 causes the output data selector 46 to switch between the first half subframe period and the second half subframe period, which will be described later.
  • the frame memory data selector 43 is controlled by the timing controller 42, transfers the input image signal held in the line buffer 41 to the frame memory 30 by one horizontal line, and is input one frame before.
  • the image data stored in the frame memory 30 is alternately selected to read out the image signal by one horizontal line, and the read data is transferred to the second gradation conversion circuit 45.
  • the first gradation conversion circuit 44 is configured to increase or decrease the gradation level power of the input image signal supplied from the line buffer 41 according to the maximum gradation level or the gradation level of the input image signal. Is converted to
  • the second gradation conversion circuit 45 is a gradation that is increased or decreased according to the minimum gradation level of the image signal supplied from the frame memory data selector 43 or the gradation level of the input image signal. Converted to level.
  • the first gradation conversion circuit 44 and the second gradation conversion circuit 45 have a function of changing the conversion value in accordance with the temperature level signal output from the temperature sensor IC 20.
  • the first gradation conversion circuit 44 and the second gradation conversion circuit 45 are configured by a lookup table in which output values corresponding to input values are stored in advance. The output value can also be calculated and output by.
  • the output data selector 46 is controlled by the timing controller 42, and the image signal output from the first gradation conversion circuit 44 and the image signal output from the second gradation conversion circuit 45 are alternately displayed line by line. And output as a panel image signal.
  • FIG. 23 is a diagram showing the flow of image signals for each horizontal period in the image display device of the first embodiment. Here, the period during which the image signals of the first to third lines of the Nth frame are input is shown.
  • brackets [] indicate the transfer period of the image signal for one horizontal line.
  • [f, 1] indicates that the input image signal input to the horizontal first line of the f-th frame is transferred
  • [N, 2] indicates the second horizontal line of the N-th frame. It is shown that the image signal input to is transferred.
  • the M-th line indicates an intermediate line on the screen. In the first embodiment, the M-th line is a horizontal line driven by the first gate voltage line of the third gate driver 14c.
  • C1 uses the input image signal of the frame and horizontal line shown in [] after that as the source, and the image signal converted by the first gradation conversion circuit 44 is transferred, and C2 [ The image signal converted by the second conversion circuit 45 is transmitted using the input image signal of the frame and horizontal line shown in FIG.
  • an input image signal that has been input is received by the line buffer 41.
  • the image signal power of the horizontal line in the past by half a frame from the line of the image signal to be written is alternately 1 line from the frame memory 30 as shown in the arrow D3. Then, it is read out, converted by the second gradation conversion circuit 45 via the frame memory data selector 43, and output as a panel image signal.
  • Source voltage line force A display voltage corresponding to the display brightness of each pixel is output.
  • charge (display voltage) on the source voltage line is supplied to display the image table.
  • the gate driver corresponding to the line to be shown is supplied with a vertical shift clock signal or a gate start pulse signal as necessary, and the scanning signal of the corresponding gate voltage line is turned on.
  • the enable signal is set to the low level, and the scanning signal of the gate voltage line is turned off.
  • the controller LSI 40 sends an arrow D5 to the arrow D5.
  • the enable signal to the third gate driver 14c is set to the high level, and the start pulse signal and the vertical shift clock signal to the third gate driver 14c are displayed as indicated by arrows D6 and D7. Have been supplied.
  • the TFT 12b connected to the first gate voltage line of the third gate driver 14c whose display position corresponds to the Mth line of the screen is turned on, and an image is displayed.
  • enable signals to the first, second, and fourth gate drivers 14a, 14b, and 14d that do not correspond to the display position are turned off, and the TFT 12b connected to the gate voltage line is turned off. It is said.
  • the controller LSI 40 sends the first signal as shown by an arrow D10.
  • the enable signal to the one gate driver 14a is set to the high level, and the start pulse signal and the vertical shift clock signal to the first gate driver 14a are supplied as shown by arrows D11 and D12.
  • the TFT 12b connected to the first gate voltage line of the first gate driver 14a whose display position corresponds to the first line of the screen is turned on, and an image is displayed.
  • enable signals to the second to fourth gate drivers 14b to 14d that do not correspond to the display position are turned off, and the TFT 12b connected to the gate voltage line is turned off.
  • FIG. 24 is a diagram showing how the image signal on the screen is rewritten by repeating the display control as shown in FIG. Here, a state is shown in which the image display is rewritten during a period in which the image signals of the Nth frame and the (N + 1) th frame are input.
  • Fig. 24 The diagonal arrow shown in Fig. 24 indicates the vertical position at which one line of image rewriting is performed.
  • Ci [f] indicates that the image signal of the f-th frame is displayed by the image signal converted by the i-th gradation conversion circuit (44 or 45). Next, the image on the same line is displayed. Image display information is held until rewriting is performed.
  • the input image signal is displayed by the image signal obtained by converting the input image signal by the first gradation conversion circuit 44 during the half of the input 1 frame period length. It can be seen that during the next half period, the input image signal of the same frame is displayed by the image signal converted by the second gradation conversion circuit 45.
  • Each half of the input 1 frame period is referred to as a first half subframe period and a second half subframe period.
  • Subframe a and subframe 13 described above are assigned to either the first half subframe or the second half subframe according to the characteristics of the luminance response of the display panel to be used.
  • the display panel used in Embodiment 1 has a long response time when switching from the minimum luminance level to the maximum luminance level.
  • the response is insufficient in one subframe period.
  • the response time for switching from the brightness level to the minimum brightness level is short This is a display panel with a brightness response characteristic that the brightness response is almost completed in one subframe period.
  • the largest change in the gradation level is in the first half subframe when the input image signal is greatly increased as indicated by arrow D37-1, but as described above, the first embodiment 1
  • the display panel used in the Response time is long when switching to 1)
  • the response is insufficient in one subframe period, the luminance response is incomplete at the end of the first subframe indicated by arrow D37-2, and the subsequent input gradation level
  • the state of the brightness change is different from the frame that should be the same.
  • a pseudo contour may appear at the edge of the moving object, or in the case of color display, the color balance with other color components may be lost and abnormal colors may appear. There is.
  • Fig. 27 the largest change in the gradation level is in the first subframe when the input image signal changes downward as indicated by arrow D38-1, but as described above, this embodiment
  • the display panel used in 1 has a short response time when switching from the maximum luminance level to the minimum luminance level. The response is almost completed in one subframe period. For this reason, the response of the luminance is sufficient at the end of the first half subframe indicated by arrow D38-2, and the state of the change in luminance is the same as that of the frame with the same input gradation level that follows. There are no false contours in the area, and in the case of color display, the color tolerance with other color components is not destroyed and an abnormal color is not seen. Therefore, in the first embodiment, subframe a is assigned to the second half subframe, and subframe 13 is assigned to the first half subframe.
  • the latter half subframe is called subframe a, and the input image that is input when the gradation level of the input image signal is equal to or lower than a uniquely determined threshold value.
  • the image signal of the maximum gradation level is supplied so that the image signal of the gradation level that is increased or decreased according to the gradation level of the signal is supplied, and when the gradation level of the input image signal is larger than the threshold value.
  • the image signal is converted by the first gradation conversion circuit 44.
  • the first subframe is called subframe ⁇
  • the image signal with the minimum gradation level is supplied when the gradation level of the input image signal is less than or equal to a uniquely defined threshold value.
  • the second-level image signal is supplied so that the gradation level image signal that is increased or decreased according to the input image signal is supplied.
  • the tone conversion circuit 45 converts the image signal.
  • FIG. 28 is a diagram for describing target setting of display luminance values in the first embodiment.
  • the left column indicates the assumed luminance value of the input image signal
  • the center column indicates the display luminance in the first half subframe period and the second half subframe period in the first embodiment.
  • the right column shows the value obtained by integrating the luminance values of the two subframe periods over the input one frame period. This is a force that is considered to correspond to the brightness perceived by the observer's eyes.
  • the maximum ability value obtained by time-integrating the luminance in the display panel 10 is 100%. From the upper part of Fig. 28, the cases where the luminance values assumed for the input image signal based on the gamma luminance characteristics are 0%, 25%, 50%, 75% and 100%, respectively.
  • the assumed luminance of the input image signal is 1Z2 (50%) of the maximum luminance as a threshold for determining the gradation level of the image signal supplied in each subframe period. Is set.
  • the assumed luminance of the input image signal is less than the maximum luminance of 1Z2 (50%)
  • the luminance in the second half subframe period is 1Z2 (50%) of the maximum luminance as a threshold for determining the gradation level of the image signal supplied in each subframe period.
  • the luminance of the first half subframe is 1Z2 (
  • the gradation of the input image signal is generated by the first gradation conversion circuit 44 (first half subframe period) and the second gradation conversion circuit 45 (second half subframe period).
  • the level is converted and output in the first half subframe period and the second half subframe period, respectively.
  • the temporal barycentric position of the display luminance does not depend on the gradation level of the input image signal, and is fixed in the second half subframe period, so that it is possible to suppress image quality deterioration due to incorrect luminance or color balance. .
  • CRT cathode ray tube
  • PC personal computer
  • the relationship between the assumed gradation level of the input image signal and the luminance value is as follows.
  • the source drivers 13a to 13d of the display panel 10 simply display an image signal for one frame input in a single frame period in the same manner as a general hold type display device.
  • the relationship between the gradation level assumed for the input image signal and the brightness It is designed with the same gamma luminance characteristics as Equation 1 above so that the relationship can be reproduced.
  • the relationship between the gradation level of the image signal and the luminance value is as shown in FIG.
  • each relationship between the gradation level of the input image signal to be input and the time integration amount of the display luminance in one frame period shows an appropriate gamma luminance characteristic.
  • a threshold value that is a criterion for determining the gradation level of the image signal in the subframe period and a gradation level of the image signal that is increased or decreased according to the input image signal and supplied in each subframe period are set.
  • priority is given to suppressing a decrease in luminance over improvement of motion blur for all gradation levels, and when the gradation level of the input image signal is maximum.
  • FIG. 30 is a diagram showing the relationship between the gradation level of the input image signal satisfying the relationship of Equation 2 above and the gradation level supplied in the first half and second half subframe periods.
  • the left column indicates the gradation level of the input image signal to be input
  • the center column converts the gradation level of the input image signal and converts the gradation level of the input image signal in the first and second subframe periods.
  • the gradation level to be supplied is shown.
  • the right column shows the luminance integrated over time in one frame period. As a result, the time integration of the displayed luminance is 0%, 25%, 50% and 75% from the top of Fig. 30, respectively. And the case of 100% is shown.
  • the gradation level of the image signal supplied in each subframe period is determined.
  • the assumed luminance of the input image signal is 50% of the maximum luminance, that is, the gradation level of the input image signal is 72.97%.
  • the assumption of the input image signal is such that the gradation level of the image signal supplied in the second half subframe period satisfies the relationship shown in Equation 2 above. Increase or decrease depending on brightness.
  • the gradation level of the image signal supplied in the first half subframe period is set to the minimum level 0 (%).
  • the gradation level of the input image signal is 72.97% or higher
  • the gradation level of the image signal supplied in the second half subframe period is set to the maximum level (100%), and the first half support level.
  • the gradation level of the image signal supplied during the frame period is increased or decreased according to the assumed luminance of the input image signal so as to satisfy the relationship shown in Equation 2 above.
  • the gradation level of the image signal supplied in the first half subframe period is output from the line buffer 41 in which the input image signal is stored and stored, and the first gradation in the control LSI 40 is provided.
  • the gradation level of the image signal supplied in the latter half subframe period is read from the frame memory 30 in which the input image signal is temporarily stored, and converted by the second gradation conversion circuit 45 in the control LSI 40. Value.
  • the source driver of the display panel 10 has the above equation 1 and FIG. 29 in each of the first and second subframe periods.
  • the image is displayed with a luminance according to the gamma luminance characteristics as shown.
  • the brightness perceived by the observer's eyes is shown in the right column of Fig. 30, with the display luminance in the first and second half subframe periods time-integrated in one frame period.
  • the luminance value time-integrated in this one frame period reproduces the gamma luminance characteristics assumed by the input image signal as shown in Equation 1 and Fig. 29 for the gradation level of the input image signal. ing.
  • an appropriate gamma characteristic is realized by the image display device and the image display method of the first embodiment.
  • an image is input in which an input grayscale with a sufficiently large input grayscale of 72.97% or higher, that is, an object with a display luminance of 50% or higher moves on a background with a higher luminance than this object.
  • an input grayscale with a sufficiently large input grayscale of 72.97% or higher that is, an object with a display luminance of 50% or higher moves on a background with a higher luminance than this object.
  • FIG. 32 (a) shows a state of luminance change with time on one horizontal line on the screen when the above-described video is input in a general hold-type display device. It is a figure.
  • the entire one frame period T101 is the image lighting period T102, and there is no first or second half subframe period.
  • Figure 32 (b) shows how the brightness distribution can be seen by an observer watching the moving object when the image is displayed as shown in Figure 32 (a).
  • FIG. 33 (a) shows how the luminance changes over time on one horizontal line on the screen when the video as described above is input in the image display apparatus of the first embodiment.
  • two subframe periods T201 and T202 are provided in one frame period T101, and each corresponds to the first half subframe period T201 and the second half subframe period T202. ing. Since the input gradation of both the moving object's input gradation and the stationary background exceeds 72.97%, both the second half sub-frame (A2) of the moving object and the second half sub-frame (B2) of the stationary background have the maximum brightness.
  • the display shows different brightness in the first half subframe (A 1) of the moving object and the first half subframe (B1) of the stationary background.
  • the gradation level of the input image signal is 100% at the expense of some minimum luminance
  • the gradation level of the first subframe is set to 72.97%, for example.
  • the value it is possible to enhance the pseudo impulse effect for moving images near the maximum gradation. Further, it can be further divided into a plurality of subframes. This method is described in detail in JP-A-2005-173573 and the like.
  • the display element obtained by dividing one frame period formed as described above into a plurality of subframe periods is a liquid crystal display element
  • the display element is disposed on one or both of the first panel and the second panel in FIG.
  • the angle of the change axis of the polarizing plate is 90 °, 0 °, and 90 °, but 0 °, 90 °, and 0 ° are not affected.
  • the liquid crystal molecules of the first and second panels on the panel surface in the major axis direction are approximately 45 °, excluding the turn-off period in the subframe period.
  • the display element obtained by dividing the one frame period formed as described above into a plurality of subframe periods is an EL display element
  • the polarizing plate C and the light source are unnecessary because the display element is a self-luminous element.
  • the first panel may be a liquid crystal display element in which one frame period is divided into a plurality of subframe periods.
  • Figure 35 shows a moving object when displaying an image in which an object moves horizontally on a stationary background when a display element in which one of the two panels is divided into the above subframe periods is used.
  • FIG. 6 is a diagram for explaining the difference in brightness distribution from a conventional hold-type display element for an observer who watches the screen. From the graph shown in Fig. 35, it can be seen that motion blur is improved in the composite panel compared to the conventional case.
  • Figure 36 shows a moving object when displaying an image in which an object moves horizontally on a stationary background when a display element in which both of the two panels are divided into the above subframe periods is used.
  • the difference in brightness distribution seen by an observer watching the body is different from using a conventional hold-type display element and a panel divided into the above subframe periods as a single display device.
  • FIG. From the graph shown in FIG. 36, the composite panel has a single-panel liquid crystal panel (hereinafter referred to as one panel in Embodiment 1) driven in FIGS. It can be seen that has improved.
  • the panel divided into the subframe periods described above has a sharper change in the brightness of the motion blur, and the motion blur is improved from the viewpoint of the observer. By doing so, it is possible to further improve motion blur.
  • the corresponding pixel in the first panel and the pixel in the second panel are in a dark display.
  • the corresponding pixel on the first panel and pixel on the second panel are displayed brightly.
  • it is the contrast between the first panel and the second panel.
  • the contrast of the first panel is 500 and the contrast of the second panel is 500
  • the contrast is about a fraction of that due to scattering and other effects, but it is still enough to withstand the display of movies. In particular, black becomes closer to jet black, and the gradation expression on a dark screen becomes richer.
  • the gradation luminance characteristics of the first panel and the second panel as a composite display device are the same as those of the composite display device of the present invention.
  • a pixel on the first panel and a pixel on the second panel may interfere with each other to generate a moire image.
  • moire can be suppressed by disposing a light diffusion layer.
  • the diffusion layer A and / or the diffusion layer B may be arranged as shown in FIG.
  • a polarizing plate may be disposed behind the diffusion layer B. In FIG. 37, the light source and the polarizing plate are omitted when the second panel is a liquid crystal display element.
  • haze value of the light diffusion layer A on the display surface side is 50% or more, moire can be reduced. If the haze value of the light diffusion layer on the display surface side is 56% or more, moiré can be further reduced. If the haze value of the light diffusion layer on the display surface side is 72% or more, moire can be almost completely eliminated.
  • the light diffusion layer may be provided between the stacked panels. In that case, the light diffusion layer causes the periodic information of the fine structure of the lower panel to be erased or relaxed. And the occurrence of moire can be prevented.
  • the light diffusion layer may be provided both between the display surface side of the overlapped liquid crystal panel and the overlapped liquid crystal panel, and if the haze of both of the light diffusion layers A and B is 36% Moire reduction effect is seen, both with more than 50% can further suppress moire, and both with more than 56% can almost completely eliminate moire.
  • the use of the light diffusing layer with a low haze value reduces the decrease in contrast due to depolarization due to the moire countermeasure. I can do it. As a result, it is possible to display an image with reduced moire.
  • a liquid crystal display element is used as the display element 11a of the display panel 10. It is known that the response speed of liquid crystal materials is generally slow at low temperatures and fast at high temperatures. In addition, depending on the temperature condition, there may be a difference in response speed between when the transmittance increases and when it decreases as the gradation level changes. The extent of such a difference in response speed and the problem of which response speed is slower when the transmittance increases or decreases depend on the use conditions of the liquid crystal material. In addition, in the first embodiment, since the panel is laminated, the temperature change after the lighting and after a while has been drastically U.
  • the response speed when the transmittance increases and when the transmittance decreases is almost the same when the temperature is high, and the response speed when the transmittance decreases as the temperature decreases is slow.
  • a liquid crystal display element is used.
  • the luminance may change depending on the temperature conditions.
  • FIG. 38 is a diagram showing a difference in display luminance depending on the temperature condition when the gradation level of the image signal supplied to the display panel 10 used in Embodiment 1 is not adjusted depending on the temperature condition. .
  • the left side shows the liquid crystal response at high temperature
  • the right side shows the liquid crystal response at low temperature.
  • the thick line indicates the gradation level, and the same level is supplied at high and low temperatures.
  • the gray (hatched) area shows the luminance that changes depending on the liquid crystal response.
  • the liquid crystal display element used in Embodiment 1 is a liquid crystal display element in which the response speed decreases when the temperature decreases (the brightness decreases) as the temperature decreases. It is. Therefore, at the low temperature shown on the right side of FIG. 38, the luminance is not sufficiently lowered in the first half subframe period as compared with the high temperature shown on the left side, and as a result, the time-integrated luminance is increased. For this reason, even if image signals with the same gradation level are supplied at high and low temperatures, the brightness perceived by human eyes will be different. It is not preferable as the image display device 1 that the perceived brightness differs depending on the temperature condition for input image signals having the same gradation level. In order to solve such a problem, the image display device 1 of Embodiment 1 is provided with a temperature correction function for the output image signal.
  • the temperature level signal output from the temperature sensor IC 20 installed in the vicinity of the display panel 10 is converted into the first gradation conversion circuit 44 and the second gradation conversion circuit inside the controller LSI 40. 45 is entered.
  • the first gradation conversion circuit 44 and the second gradation conversion circuit 45 As described above, the force constituted by the lookup table for converting the input gradation level to the output gradation level is provided with a plurality of lookup tables, and according to the temperature level signal from the temperature sensor IC20, The look-up table used for gradation conversion is switched!
  • FIG. 39 is a diagram showing display luminance in the case where the output gradation level is changed due to the difference in temperature condition for the display panel 10 used in the first exemplary embodiment.
  • the left side of Fig. 39 shows the liquid crystal response at high temperature, and the right side shows the liquid crystal response at low temperature.
  • the thick line indicates the change in the gradation level, and the gray (hatched) area indicates the luminance that changes depending on the liquid crystal response.
  • the low gradation level is reduced at low temperatures shown on the right side of FIG. 39, particularly in the first half subframe period, compared to the case of high temperatures shown on the left side of FIG.
  • the brightness change due to the delay in the liquid crystal response is equivalent to that at high temperatures.
  • the brightness perceived by humans when the gradation levels of the input image signals are the same can be made equal regardless of the temperature condition.
  • the moving image quality of the hold-type image display device is reduced by reducing motion blur compared to the original image when a moving object is watched. Can be improved, and display with higher contrast becomes possible.
  • black insertion is performed using the charge sharing method in which adjacent source lines are short-circuited at the time of polarity inversion in order to reduce power consumption. It can also be done.
  • a plurality of display elements each having a plurality of independently controllable pixels are optically superimposed, and the gradation of the input signal is determined.
  • a composite display device that displays an image by supplying an image signal corresponding to a level to each pixel of each display element, and at least one of the plurality of display elements is a liquid crystal display element The thing which is is demonstrated.
  • a liquid crystal display panel 700 as shown in FIG. 59 will be described as an example of the liquid crystal display element.
  • the composite table in the first embodiment described above is used. The configuration of the display device can be applied.
  • the liquid crystal display panel 700 corresponds to a plurality of data signal lines, a plurality of scanning signal lines intersecting with the plurality of data signal lines, and intersections of the plurality of data signal lines and the plurality of scanning signal lines. And a plurality of pixel units that take in the voltage of the data signal line passing through the corresponding intersection point as a pixel value when the scanning signal line passing through the corresponding intersection point is selected in a matrix.
  • a non-image signal is applied to the data signal line every horizontal scanning period, while the scanning signal line is selected in the effective scanning period, and then the scanning signal line is deselected from the next effective scanning period.
  • Display drive means (display control circuit 702, source driver 703, and gate driver 704) for selecting the scanning signal line in accordance with the timing of applying the non-image signal to the data signal line is further provided. That.
  • FIG. 59 is a block diagram showing a liquid crystal display panel included in the composite display device, together with an equivalent circuit of the display unit.
  • the liquid crystal display device includes a source driver 703 as a data signal line driving circuit, a gate driver 704 as a scanning signal line driving circuit, an active matrix display unit 701, a source driver 703 and a gate.
  • the display unit 701 includes gate lines GLl to GLm as a plurality of (m) scanning signal lines and a plurality (n) of data signals orthogonal to each of these gate lines GLl to GLm.
  • Source lines SLl to SLn as lines, and a plurality (m X n) of pixel forming portions 705 provided corresponding to the intersections of these gate lines GLl to GLm and source lines SL1 to SLn, Is included.
  • the pixel formation portions 705 are arranged in a matrix to form a pixel array.
  • Each pixel formation portion 705 has a gate terminal connected to the gate line GLj passing through the corresponding intersection, and TFT710 which is a switching element having a source terminal connected to a source line SLi passing through an intersection, a pixel electrode Ep connected to a drain terminal of the TFT710, and a common electrode provided in the plurality of pixel formation portions 705
  • the common electrode Ec which is an electrode, and the liquid crystal layer sandwiched between the pixel electrode Ep and the common electrode Ec also serve as a force.
  • the pixel capacitance Cp is constituted by the liquid crystal capacitance formed by the pixel electrode Ep and the common electrode Ec. Note that the pixel capacitance Cp is parallel to the liquid crystal capacitance (pixel capacitance Cp) that should hold the voltage securely.
  • Auxiliary capacity may be provided in the column. However, since the auxiliary capacity is not directly related to the present invention, description and illustration thereof are omitted.
  • the pixel electrode Ep is supplied with a potential according to an image to be displayed by an operating source driver 703 and gate driver 704, while the common electrode Ec is supplied with a power supply circuit card (not shown).
  • a predetermined potential Vcom is applied.
  • a voltage corresponding to the potential difference between the pixel electrode Ep and the common electrode Ec is applied to the liquid crystal layer, and by this voltage application, the amount of light transmitted to the liquid crystal layer is controlled, thereby displaying an image.
  • a polarizing plate (not shown) is used to control the amount of light transmitted by applying a voltage to the liquid crystal layer.
  • the polarizing plate is arranged so as to be normally black. It shall be.
  • the display control circuit 702 displays, from an external signal source (not shown), a digital video signal Dv representing an image to be displayed, a horizontal synchronizing signal HSY and a vertical synchronizing signal VSY corresponding to the digital video signal Dv, and a display.
  • the control signal Dc for controlling the operation is received.
  • the display control circuit 702 uses the data start pulse signal SSP and the data as signals for causing the display unit 701 to display an image represented by the digital video signal Dv.
  • a control signal GOE (GOEl to GOEq) is generated and output.
  • the data clock signal SCK is generated as a signal having a pulse force corresponding to each pixel of the image represented by the digital image signal DA, and becomes a high level (H level) for a predetermined period every horizontal scanning period based on the horizontal synchronization signal HSY.
  • a data start pulse signal SSP is generated as a signal
  • a gate start pulse signal GSP is generated as a signal that becomes H level for a predetermined period every frame period (one vertical scanning period) based on the vertical synchronization signal VSY.
  • GCK Generates the gate clock signal GCK based on the synchronization signal HSY and Based on the horizontal synchronization signal HSY and the control signal Dc, the charge share control signal Csh and the gate driver output control signal GOE are generated.
  • the digital image signal DA, the charge share control signal Csh, the data start pulse signal SSP, and the data clock signal SCK are input to the source driver 703.
  • the gate start pulse signal GSP, the gate clock signal GCK, and the gate driver output control signal GOE are input to the gate driver 704.
  • FIG. 60 is a block diagram showing a configuration of the source driver 703.
  • the source driver 703 includes a data signal generation unit 712 and an output unit 713 arranged at the subsequent stage of the data signal generation unit 712. Based on the data start pulse signal SSP and the data clock signal SCK, the data signal generation unit 7 12 receives analog voltage signals (1 (1) to (1 (1) (1)) corresponding to the source lines SL1 to SLn from the digital image signal DA. Since the configuration of the data signal generation unit 712 is the same as that of the data signal generation unit 712 of the conventional source driver, further explanation is omitted.
  • the output unit 713 includes a switch circuit and a power source for realizing such an operation.
  • the source driver 703 is based on the digital image signal DA, the data start pulse signal SSP, and the data clock signal SCK as an analog voltage corresponding to the pixel value in each horizontal scanning line of the image represented by the digital image signal DA.
  • Data signals S (l) to S (n) are generated sequentially for each horizontal scanning period, and these data signals S (l) to S (n) are generated as source lines SL1 to S Apply to Ln respectively.
  • the source driver 703 in the liquid crystal display panel 700 is inverted every voltage period S1 frame period and also inverted every gate line and every source line in each frame.
  • a driving method in which data signals S (l) to S (n) are output to the pixel that is, a dot inversion driving method is employed.
  • the dot inversion driving method the polarity is inverted every horizontal scanning period, and adjacent data signal lines have different polarities.
  • this dot inversion is particularly called 1H dot inversion.
  • the source driver 703 inverts the polarity of the voltage applied to the source lines SL1 to SLn for each of the source lines SL1 to SLn, and the data driver S (i) applied to each source line SLi.
  • the voltage polarity is inverted every horizontal scanning period.
  • the reference potential for reversing the polarity of the voltage applied to the source lines SL1 to SLn is the direct current level (potential corresponding to the DC component) of the data signals S (l) to S (n).
  • the level generally does not match the DC level of the common electrode Ec, and differs from the DC level of the common electrode Ec by the pull-in voltage AVd due to the parasitic capacitance Cgd between the gate and drain of the TFT 710 in each pixel formation portion 705. .
  • the DC level of the data signals S (1) to S (n) is Since it can be regarded as being equal to the DC level of the common electrode Ec, the polarity of the data signals 3 (1) to 3 (11), that is, the polarity of the voltage applied to the source lines SLl to SLn is the potential of the common electrode Ec. It may be considered that it is reversed every horizontal scanning period on the basis of (opposite voltage).
  • the output unit 713 which is the part that outputs the data signals S (1) to S (n) in the source driver 703, is configured as shown in FIG. That is, the output unit 713 receives the analog voltage signals d (l) to d (n) generated based on the digital image signal DA, and impedance-converts these analog voltage signals d (l) to d (n). Saw by Data signals S (1) to S (n) are generated as video signals to be transmitted on the lines SLl to SLn. As shown in FIG. 61, the output unit 713 has n output buffers 731 as voltage followers for impedance conversion.
  • adjacent output terminals of the source driver 703 are connected by a second MOS transistor SWb as a switching element. That is, as a result, the adjacent source lines SLl to SLn are connected by the second MOS transistor SWb. Then, the charge sharing control signal Csh is given to the gate terminal of the second MOS transistor SWb between these output terminals, and the first MOS transistor SWa connected to the output terminal of each output buffer 731 is supplied. An output signal of the inverter 733, that is, a logic inversion signal of the charge share control signal Csh is given to the gate terminal.
  • the data signal generator 712 of the source driver 703 generates an analog voltage signal d (i) as a video signal whose polarity is inverted every horizontal scanning period (1H) as shown in FIG. 58 (a). It is done.
  • a predetermined period a short period of about one horizontal blanking period; a charge sharing period
  • Tsh Charge share control signal Csh that is only high level (H level) is generated It is.
  • each analog voltage signal d (i) is output as the data signal S (i), and the charge shear control signal Csh is at the high level.
  • L level low level
  • S (1) to S (n) application of the data signals S (1) to S (n) to the source lines SL1 to SLn is cut off, and the adjacent source lines SL1 to SLn are short-circuited to each other.
  • each data signal S (i) that is, the voltage of each source line SLi becomes a voltage (black voltage) corresponding to black display in the charge share period Tsh.
  • each data signal S (i) is reversed with reference to the direct current level VSdc of the data signal S (i), and therefore, as shown in FIG. 58 (c).
  • the DC level VSdc of the data signal S (i) is almost equal.
  • the gate driver 704 scans the scanning signal G (P) including the pixel data writing pulse Pw and the black voltage marking caro pulse (pulse for applying the non-image signal) Pb as shown in FIGS. 58 (d) and (e). 1) to G (m) are applied to the gate lines GLl to GLm, respectively, and the gate line GLj to which these pixel data write pulses Pw.
  • the TFT 710 connected to the selected gate line GLj is turned on, while the TFT 710 connected to the unselected gate line GLj is turned off.
  • the pixel data write pulse Pw becomes H level in the effective scanning period corresponding to the display period in the horizontal scanning period (1H), whereas the black voltage marking caro pulse Pb is in the horizontal scanning period. It becomes H level within the charge share period Tsh corresponding to the blanking period (period other than the display period) in (1H).
  • the number of pulses Pb can be appropriately selected according to the black insertion level to be implemented, but about 2 to 8 is appropriate. More preferably, the number is 3 to 6.
  • the black voltage application pulse Pb is applied at the timing when the polarity of the data signal changes from + (positive) to-(negative) and from 1 to +. There may be unevenness for each line. The above problems can be suppressed by inverting the polarity of the data signal for each frame and finely adjusting Thd and Tbk. Therefore, by setting the number of black voltage application pulses Pb to an even number (for example, 4), the number of black voltage application pulses Pb at the timings of + and “+” should be equal for each adjacent scanning line.
  • each pixel formation unit 705 in the display unit 701 when the pixel data write pulse Pw is applied to the gate line GLj connected to the gate terminal of the TFT 710 included in the display unit 701, the TFT 710 is turned on, and the source of the TFT 710 The voltage of the source line SLi connected to the terminal is written in the pixel formation portion 705 as the value of the data signal S (i). That is, the voltage of the source line SLi is held in the pixel capacitance Cp.
  • the gate line GLj is in a period until the black voltage application pulse Pb appears (non-selected state; pixel data holding period). Since Thd is in the non-selected state, the voltage written in the pixel forming portion 705 is It is kept as it is. [0390]
  • the black voltage application pulse Pb is applied to the gate line GLj in the charge shear period Tsh after the pixel data retention period Thd. As described above, in the charge share period Tsh, the value of each data signal S (i), that is, the voltage of each source line SLi is substantially equal to the DC level of the data signal S (i). That is, the voltage of each source line SLi is a black voltage.
  • the black voltage application pulse Pb by applying the black voltage application pulse Pb to the gate line GLj, the voltage held in the pixel capacitor Cp of the pixel formation portion 705 changes with the black voltage.
  • the timing of applying the black voltage application pulse Pb is when the polarity of the data signal S (i) is reversed, the pulse width of the black voltage application pulse Pb is short. Therefore, in order to ensure that the holding voltage in the pixel capacitance Cp is a black voltage, as shown in FIGS. 58 (d) and (e), in each frame period, three black scanning intervals (1H) are provided.
  • the voltage application pulse Pb is then applied to the gate line GLj. From this, the luminance of the pixel formed by the pixel formation portion 705 connected to the gate line GLj (the amount of transmitted light determined by the holding voltage in the pixel capacitance) L (j, i) is shown in FIG. It changes as shown.
  • the time point at which the pixel data write pulse Pw appears is shifted by one horizontal scanning period (1H) for each scanning signal G (j). Therefore, the time point at which the black voltage application pulse Pb appears is also shifted by one horizontal scanning period (1H) for each scanning signal G (j). Therefore, the black display period Tbk is also shifted by one horizontal scanning period (1H) for each display line, and the same length of black is inserted for all display lines.
  • FIG. 62 (a) is a block diagram showing the configuration of the gate driver 704 that operates to show the waveforms shown in FIGS. 58 (d) and (e). As shown in FIG.
  • the gate driver 704 includes a gate driver IC (Integrated Circuit) chip 7411, as a plurality (q) of partial circuits including a shift register 740 (FIG. 62 (b)). 7412, ⁇ , 741q. Each gate dry IC chip 7411, 7412, ..., 741qi, as shown in Fig.
  • the start pulse signal SPi is applied to the input terminal of the shift register 740, and the start pulse signal SPo to be input to the subsequent gate driver IC chip is output from the output terminal of the shift register 740.
  • a logical inversion signal of the clock signal CK is input to each first AND gate 742, while a logical inversion signal of the output control signal OE is input to each second AND gate 743.
  • the gate driver 704 is configured by cascading a plurality (q pieces) of gate driver IC chips 741l to 741q configured as described above. That is, the shift register 740 in the gate driver IC chips 741l to 741q forms one shift register (hereinafter, a shift register formed by cascade connection in this way is referred to as a “combined shift register”).
  • Each gate driver IC chip 741 l to 741q shift register output terminal is the next gate driver IC chip 7 41 l to 741q shift register input terminal (start pulse signal SPi input terminal).
  • the gate start pulse signal GSP is input from the display control circuit 702 to the input terminal of the shift register in the first gate driver IC chip 7411, and the last gate The output terminal of the shift register in the driver IC chip 741q is not connected to the outside.
  • the gate clock signal GCK from the display control circuit 702 is commonly input as the clock signal CK to each of the gate driver IC chips 7411 to 741 q.
  • the gate driver output control signal GOE generated in the display control circuit 702 is composed of first to q-th gate driver output control signals GOEl to GOEq, and these gate driver output control signals GOEl to GOEq are gates. It is individually input as an output control signal OE to the driver IC chips 7411 to 741q.
  • the display control circuit 702 is at the H level for the period Tspw corresponding to the pixel data write pulse Pw and the period Tspbw corresponding to the three black voltage application pulses Pb.
  • a signal that becomes (active) is generated as a gate start pulse signal GSP, and as shown in FIG. 63 (b), a gate clock signal GCK that is H level for a predetermined period is generated every horizontal scanning period (1H). .
  • GSP and gate clock signal GCK are input to the gate driver 704
  • the output signal Q1 of the first stage of the shift register 740 of the first gate driver IC chip 7411 is shown in FIG.
  • the signal as shown in is output.
  • This output signal Q1 includes one pulse Pqw corresponding to the pixel data write pulse Pw and one pulse Pqbw corresponding to the three black voltage application pulses Pb in each frame period.
  • the individual pulses Pqw and Pqbw are separated by the pixel data retention period Thd.
  • the display control circuit 702 generates the gate driver output control signals GOEl to GOEq to be given to the gate driver IC chips 7411 to 741q constituting the gate driver 704.
  • the gate driver output control signal GOEr to be given to the r-th gate driver IC chip 741r is transferred from the shift register 740 in the gate driver IC chip 741r to any pixel data write pulse Pw from any stage.
  • Corresponding pulse Pqw In the period that is applied, the pixel data write pulse Pw is adjusted to become the L level except for the H level in the predetermined period in the vicinity of the pulse of the gate clock signal GCK to adjust the pixel data write pulse Pw.
  • the gate clock signal GCK becomes H level except that it becomes L level only for a predetermined period Toe (this predetermined period Toe is set to be included in the charge share period Tsh) immediately after the H level changes to L level. .
  • the first gate driver IC chip 7411 is supplied with a gate driver output control signal GOE1 as shown in FIG. 63 (d).
  • GOE1 gate driver output control signal
  • the pulse included in the gate driver output control signals GOEl to GOEq for adjusting the pixel data write pulse Pw (this corresponds to the H level in the predetermined period, hereinafter referred to as “write period adjustment pulse”). ) rises earlier than the rise of the gate clock signal GCK or falls later than the fall of the gate clock signal GCK according to the required pixel data write pulse Pw.
  • the pixel data write pulse Pw may be adjusted only by the pulse of the gate clock signal GCK without using such a write period adjustment pulse.
  • the pixel data write node is sequentially applied to the gate lines GL1 -GL2 ⁇ so as to be divided from the scanning signals G (1) G (2) shown in Figs. 63 (e) and (f).
  • each gate line GL1 'GL2' and ' is applied with the pixel data write pulse application time force.
  • Two black voltage application pulses Pb are applied at intervals of 1 horizontal scanning period (1H). After the three black voltage application pulses Pb are applied in this way, the L level is maintained until the pixel data write pulse Pw in the next frame period is applied. That is, the black display period Tbk is maintained until the three pixel voltage write pulses Pw are applied after the three black voltage application pulses Pb are applied.
  • the gate driver 704 having the configuration shown in FIGS. 62 (a) and 62 (b) allows the liquid crystal display device to perform the innocent drive as shown in FIGS. 58 (c) to (f). It can be realized and a liquid crystal pretilt voltage can be given at the same time.
  • a parasitic capacitance Cgd exists between the gate and drain of TFT710 in each pixel formation portion 705. Due to the presence of this parasitic capacitance Cgd, the voltage (pixel voltage) Vd of the pixel electrode Ep in each pixel formation portion 705 is changed from the on state (conducting state) to the off state (blocking state) of the TFT 710 connected to the pixel electrode Ep. ), It decreases according to the ratio of the pixel capacitance Cp and the parasitic capacitance Cgd.
  • a level shift such a change in the pixel voltage Vd caused by the parasitic capacitance Cgd is referred to as a level shift, and this amount of change is referred to as a pull-in voltage and indicated by the symbol ⁇ Vd.
  • the gate voltage Vg (j) which is the voltage of the scanning signal G (j) applied to one of the gate lines GLj, is turned on.
  • Vgh time tl or t3
  • the gate voltage Vg (j) is turned off.
  • AVd (Vgh-Vgl) -Cgd / CCp + Cgd).
  • the pull-in voltage AVd also varies depending on the gradation of the pixel.
  • the polarity of the voltage applied to the liquid crystal is inverted at a predetermined cycle with respect to the potential of the common electrode Ec, that is, the counter voltage, and the light transmittance in the liquid crystal is applied to the applied voltage. It changes according to the effective value of. Therefore, in order to obtain a display without flickering force, the source line voltage (source voltage), that is, the value of the data signal is drawn in with respect to the counter voltage so that the average value of the voltage applied to the liquid crystal becomes zero. It is necessary to correct only the voltage AVd. This pull-in voltage AVd varies depending on the gradation of the pixel as described above. Therefore, in order to obtain a display with no flickering power for all gradations, the source voltage must be Correction is performed according to the original gradation. That is, the correction amount of the source voltage varies depending on the display gradation.
  • the source voltage (charge share voltage) in the charge sharing period Tsh is almost equal to the average value of the voltages of all source lines of each source driver immediately before the charge sharing period.
  • the correction amount of the source voltage differs depending on the gradation of the pixel. Therefore, as shown below using FIG. 66, the charge share voltage varies depending on the display gradation.
  • Figure 66 shows the voltage waveform Wd (B) of the pixel voltage (high luminance pixel voltage) Vd (B) when displaying a pixel with high luminance and the pixel voltage (low luminance) when displaying a pixel with low luminance.
  • the voltage waveform Wd (B) of the high luminance pixel voltage and the voltage waveform W d (D) of the low luminance pixel voltage, the voltage waveform Ws (B) of the high luminance source voltage, and the voltage waveform of the low luminance source voltage With Ws (D), the scale of the time axis (horizontal axis) does not necessarily match.
  • Vsp (B) represents the maximum value of the high luminance source voltage Vs (B)
  • Vsn (B) represents the minimum value of the high luminance source voltage Vs (B)
  • Vsp (D) represents The maximum value of the low-brightness source voltage Vs (D) is indicated
  • Vsn (D) is the minimum value of the low-brightness source voltage Vs (D).
  • Vcsh (B) is the charge-sharing voltage when the high-brightness source voltage Vs (B) is applied to the source line
  • Vcsh (D) is the low-brightness source voltage Vs (D).
  • Figure 2 shows the charge share voltage when given by.
  • the pull-in voltage AVd differs between the high luminance pixel voltage Vd (B) and the low luminance pixel voltage Vd (D).
  • the correction amount differs between the high luminance source voltage Vs (B) and the low luminance source voltage Vs (D).
  • the charge-sharing voltage Vcsh (B) when the high-luminance source voltage Vs (B) is applied to the source line and the charge-sharing voltage when the low-luminance source voltage Vs (D) is applied Vcsh (D) is different from each other.
  • the charge share voltage Vcsh differs depending on the display gradation.
  • the shadow of the pattern may be visually recognized depending on the display pattern. For example, as shown in FIG. 67, a shadow pattern Spat corresponding to the display pattern Dpat appears based on the writing of the charge share voltage Vcsh as a black voltage below the original display pattern Dpat on the screen of the liquid crystal display panel. This may be visually recognized as a shadow of the display pattern Dpat.
  • each source line SLi it is preferable to apply a fixed voltage corresponding to black display to each source line SLi in the black signal insertion period. If a fixed voltage equivalent to black display is applied to each source line SLi, the correction amount of the data signal is set to display gradation to compensate for the gradation dependency of the pull-in voltage based on the parasitic capacitance Cgd in each pixel formation portion 705. Even if they differ, the voltage of each source line SLi during the black signal insertion period is always the same voltage, which can improve the problem that the shadow of the pattern is visible.
  • FIG. 68 is a circuit diagram showing another configuration of the output section of the source driver.
  • the output section shown in FIG. 68 includes n output buffers 731, n first MOS transistors SWa as switching elements, (n-1) second MOS transistors SWb, and inverters.
  • the configuration of the output unit 713 of the source driver 703 shown in FIG. 61 is the same.
  • the output section shown in Fig. 68 is different from the output section 713 of the source driver 703 described above, and has a charge share voltage fixing power source 735 and a third MOS transistor SWb2, and is used for fixing the charge share voltage.
  • the positive electrode of the power source 735 is connected to the output terminal of the source driver 703 to be connected to one of the source lines SL (i) via the third MOS transistor SWb2 as a switching element (shown in FIG. 68). In the example, it is connected to the output terminal to be connected to the nth source line SLn).
  • the charge share control signal Csh is input to the gate terminal of the third MOS transistor SWb2, and the negative terminal of the charge shear voltage fixing power source 735 is grounded.
  • the charge share voltage fixing power source 735 is preferably a voltage supply unit that applies a fixed voltage Eshp corresponding to a liquid crystal pretilt voltage for pretilting the liquid crystal.
  • the fixed voltage Eshp is applied to the pixel electrode by the black voltage application pulse Pb in the charge sharing period Tsh (see Figs. 58 (b) to (e)).
  • the pixel voltage is strictly limited as described above.
  • the voltage is not equivalent to black display.
  • writing with Eshp results in low luminance display (low gradation display) for the gradation of pixels to be displayed in most of the gradation regions, it is possible to obtain an innox effect.
  • a liquid crystal pretilt voltage that pretilts the liquid crystal as the fixed voltage Eshp, a low luminance equivalent to black display, such as when writing a high-luminance pixel voltage in the next frame, or when performing overshoot drive, etc. This can improve the response speed of the liquid crystal when a voltage with a large potential difference is applied to the luminance pixel potential.
  • FIG. 69 is a circuit diagram showing a configuration of still another output unit of the output unit 713 of the source driver 703 described above.
  • the same constituent elements as those shown in FIG. 68 are designated by the same reference numerals and description thereof is omitted.
  • the switch circuit is configured so that the second MOS transistor SWb is inserted one by one between the adjacent source lines SLl to SLn.
  • the switch is arranged so that one second MOS transistor SWc is inserted between each source line SLi and the charge share voltage fixing power source 735.
  • a circuit is configured. That is, in the configuration shown in FIG. 69, the output terminal of the source driver to be connected to each source line SLi is connected to the positive terminal of the charge share voltage fixing power source 735 via one of these second MOS transistors SWc. Has been.
  • the charge-sharing control signal Csh is also applied to the! / And misalignment of the gate terminals of these second MOS transistors SWc.
  • the analog voltage signals d (1) to d (n) generated by the data signal generator 712 are output as data signals S (1) to S (n) via the output buffer 731. Is applied to the source lines SL1 to SLn, and during the charge sharing period Tsh, the application of the data signals S (1) to S (n) to the source lines SL1 to SLn is cut off and adjacent source lines are short-circuited to each other. (As a result, all source lines SL1 to SLn are short-circuited to each other).
  • the charge share voltage is always set to the same voltage during the charge share period Tsh as the black signal insertion period, even if the correction amount of the source voltage differs depending on the display gradation to compensate for the gradation dependence of the pull-in voltage AVd.
  • the voltage of each source line SLi can be set to the same voltage Esh in a short time, which ensures that the shadow of the pattern shown in Fig. 67 is generated. Can be suppressed.
  • At least one liquid crystal display element out of a plurality of display elements performs charge sharing black insertion, thereby providing a drive circuit.
  • Complexity such as the above can suppress an increase in operating frequency and can reduce power consumption.
  • black is inserted in at least one display element.
  • all the display elements constituting the display device may be liquid crystal display elements, and the charge sharing type black insertion as described above may be performed in all the liquid crystal display elements. This makes it possible to finely adjust the luminance when black is inserted. For example, if you can insert black with lower V and brightness!
  • the composite display device of the present invention includes three or more display elements, a plurality of display elements are not all of the display elements among these display panels. You may perform change sharing type black insertion. As a result, it is possible to insert black with lower luminance.
  • the signal polarity is inverted every horizontal scanning period (that is, 1H inversion driving) has been described as an example.
  • the liquid crystal display panel constituting the apparatus may be one in which the polarity of each pixel is inverted every a plurality of horizontal scanning periods.
  • a driving method of nH inversion (n is an integer of 2 or more) for inverting the polarity of the data signal for each of the plurality of scanning lines will be described below.
  • 2H inversion driving in which the polarity of a signal on a data signal line is inverted every two horizontal scanning periods will be described.
  • the polarity is inverted between the adjacent source line (data signal line) and the 2H dot inversion (see Fig. 71 (a)) where the polarity is inverted for each adjacent source line (data signal line).
  • 2H line inversions see FIG. 71 (b)
  • they do not inherently affect the present embodiment, and therefore will be described without distinction unless otherwise specified.
  • a non-image signal is applied to the data signal line during both the horizontal scanning period in which the polarity is inverted and during the horizontal scanning period in which the polarity is not inverted.
  • black insertion non-image insertion period
  • an intermediate potential non-image signal
  • FIG. 70 shows the waveform of each signal in the liquid crystal display panel.
  • 70 (a) is a waveform diagram showing an analog voltage signal
  • FIG. 70 (b) is a waveform diagram showing a charge share control signal
  • FIG. 70 (c) is a waveform diagram showing a data signal
  • FIG. (d) is a waveform diagram showing the scanning signal G (j) applied to the gate line GLj
  • FIG. 70 (e) is a waveform showing the scanning signal G (j + 1) applied to the gate line Gj + 1.
  • FIG. 70 (f) is a waveform diagram showing the luminance of the pixel. Note that, in each waveform of the present embodiment shown in these drawings, the description of points that are common to the waveform shown in FIG. 58 is omitted, and only different points are described.
  • the data signal S (i) applied to the source line becomes as shown in FIG. 70 (c), and the non-image signal is applied even where the polarity is not inverted.
  • Figure 70 (c) shows an ideal state, and the waveform is actually somewhat distorted.
  • 2H inversion by applying a non-image signal in each case of polarity reversal and when polarity reversal is not performed, pixels that are not to be polarity-reversed It is possible to prevent the difference in charging rate between the two and the occurrence of unevenness every 2H.
  • the scanning line is selected with a non-image signal regardless of polarity inversion (Pb) (Pb is also called a black insertion applied pulse)
  • Pb is also called a black insertion applied pulse
  • the luminance (j, i) determined by the voltage applied to the pixel (j, i) is as shown in FIG. 70 (f).
  • the number of black insertion mark caro pulses (Pb) is preferably an even number in the case of 2H inversion. According to this, between the adjacent scan lines, the number of black insertion applied pulses (Pb) when the polarity is inverted and the number of black insertion applied pulses (Pb) when the polarity is not inverted are aligned. I can.
  • the above is the preferred method.
  • a non-image signal is applied to the data signal line during the ⁇ period
  • the scanning signal line is selected in accordance with the application timing of the non-image signal
  • the non-image signal is applied to the data signal line during the horizontal scanning period where the polarity is not inverted.
  • the scanning signal line may be selected in accordance with the application timing of the non-image signal.
  • the interlaced scanning may be performed with a shift of 1H.
  • FIG. 72 shows the waveform of each signal in the case of 4H inversion as an example of inverting the polarity of the data signal every three or more horizontal scanning periods. As shown in Fig. 72, the Csh signal is inserted even when the polarity is not inverted as in the case of 2H inversion. The other points are the same as in FIG.
  • the number of black insertion application pulses (Pb) is four.
  • the black insertion mark caro pulse (Pb) be a multiple of n.
  • 4 X 2m (m is an integer of 1 or more) is more preferable.
  • the number of non-image signals that are inverted from negative to positive and the non-image signals that are inverted from positive to negative are selected.
  • the number of times that the non-image signal applied between positive and positive can be selected and the non-image applied between negative and negative when the number of times can be equal and the signal polarity is not reversed.
  • the number of times that the image signal is selected can be made equal.
  • the difference in charging rate between adjacent pixels can be further reduced, and the unevenness generated for each scanning line can be further improved. That is, in the case of nH inversion, the black insertion applied pulse (Pb) is multiplied by 2n. It is preferable to use several.
  • the best mode for carrying out the present invention for contrast and moving images has been described.
  • an EL element as the second panel as shown in Fig. 34, it is possible to some extent. It can help improve the video characteristics.
  • the EL element has a response speed on the order of seconds, whereas the liquid crystal has a response speed of the order of a few milliseconds.
  • the composite display device has a plurality of pixels that can be independently controlled in a plurality of optically superimposed display devices, and is positioned on the outermost surface.
  • the display element is a composite type display element that is a first liquid crystal display element sandwiched between a pair of polarizing elements in a crossed Nicol arrangement, and is an electoric luminescence element that is disposed on the most back side from the observer side.
  • the corresponding pixel of the first liquid crystal display element is brightly displayed, and the corresponding pixels of the other display elements also display bright gradation, and the input signal level If the key level is dark.
  • a composite display device that performs image display by displaying the corresponding pixels of the liquid crystal display element as dark display and displaying the corresponding pixels of the other display elements in a gray scale, the plurality of optically superimposed display elements A composite display device that displays images by combining images will be described.
  • FIGS. 40 (a) to 40 (c) are diagrams schematically showing blurring of an image caused by response speed when images are displayed in order of light, dark, and light.
  • Fig. 40 (a) shows the luminance response of the EL element
  • Fig. 40 ( b) shows the response of the liquid crystal element as an optical shutter
  • Fig. 40 (c) shows the luminance response when the liquid crystal element and the EL element are combined.
  • the brightness of the EL changes with little delay with respect to the input signal, but the liquid crystal is delayed.
  • the cover is also suitable when using liquid crystal with good response characteristics against changes in light.
  • FIGS. 41 (a) to 41 (c) show the luminance change of the EL element
  • Fig. 41 (b) shows the input waveform as a dotted line by pre-reading the change from dark to bright.
  • FIG. 41 (c) is a diagram showing the luminance response when the EL element and the liquid crystal element in FIG. 41 (a) are combined, when the extra signal is applied for one frame.
  • Fig. 41 (b) it can be seen that the luminance response characteristics with respect to changes in light are improved compared to Fig. 40 (b).
  • normally black nematic liquid crystal that displays brightly when voltage is applied is used. This utilizes the fact that the response time ⁇ on when the voltage V is applied is proportional to (V2 – Vth2) when the threshold voltage of the liquid crystal is Vth. At this time, determine the applied voltage so that the applied voltage does not exceed the target brightness.
  • 7 is an example of 7 overshoot driving.
  • the image blur as the hold type does not divide the remaining force frame, so the drive frequency is low, and thus the manufacturing that can cope with low panel switching elements and driver capabilities. There are the above merits. According to the second embodiment, a display device with excellent moving images and contrast can be realized at low cost.
  • one frame period is divided into a plurality of subframe periods, and the gradation level of at least one subframe among the plurality of subframes is black or If a method of supplying an image signal with a gradation level darker than the gradation data of the input signal to the display element is added, the hold-type image blur can be reduced and a display device display device with excellent contrast can be realized. .
  • a color filter is provided in the first liquid crystal display element in Embodiment 1 or 2 and a display element capable of color display is used in the second panel, color display is possible even as a composite image device.
  • the color purity can be improved as compared with the case where a panel having the same design is used alone as a display device.
  • RGB is desirable in terms of transmission efficiency, one-to-one between the first panel and the second panel.
  • the minimum unit pixels of the first liquid crystal display element and the second display element are not necessarily the same size.
  • the first liquid crystal panel is a pixel of the size shown in FIG. 42 (a)
  • the pixels of the second display element are 1.4 times as shown in FIG. 42 (b).
  • R, G, and B indicate red, green, and blue pixels, respectively.
  • the signal and timing input to the second panel must be converted according to the resolution. Since each pixel does not correspond one-to-one, it is better to scatter light by placing a diffusion layer between the two panels.
  • ⁇ of the display is about 2.2.
  • black does not have a luminance of 0, and signal processing such as saturation adjustment.
  • signal processing such as saturation adjustment.
  • the same gamma for all gradations is almost continuously distributed in the range of about 1.8 to 2.6.
  • ⁇ is not a constant straight line at all gradations but a curve, and ⁇ is defined as the slope of the tangent line at each gradation. Approximate to the slope of a straight line between tones).
  • This ⁇ value is described as a function G ( ⁇ ) of gradation X, the ⁇ value of the image data output from the first panel is G ( ⁇ ), and the image data output from the second panel If the ⁇ value is G ( ⁇ ),
  • the output ⁇ which is a composite image of the first panel and the second panel, is about out.
  • Fig. 43 shows the gradation brightness characteristics (value vs. gradation).
  • the thick solid line is the gradation luminance characteristic of the output
  • the thin solid line is the gradation luminance characteristic of the first panel
  • the dotted line is thin
  • the solid line is the gradation luminance characteristic of the first panel.
  • ⁇ settings are things that define an output image for an input signal, and are obtained by measuring the luminance or the like of image data output for an input signal.
  • the above ⁇ setting can also be applied to Embodiment 4 described later.
  • the input signal is a video source or a display signal based thereon.
  • Zero setting may be performed by the controller of the liquid crystal panel, or by the output signal processing circuit to the liquid crystal controller, or both.
  • the invention can also be applied when a point light source such as an LED display element is used as the second panel.
  • blurring of a moving image can be reduced, color purity can be improved and saturation reduction can be suppressed as compared with the case where a panel is used alone.
  • the larger the minimum unit pixel the driver cost is reduced, and the drive margin in the case of a display element in which one frame in Embodiment 1 is divided into a plurality of subframes is improved.
  • a color filter is provided in the first liquid crystal display element, and the second display element is set to monochrome display. Even color display is possible. Compared to the case of the third embodiment, since the second display element (second panel) is monochrome, the material and process can be simplified.
  • FIGS. 45 (a) and 45 (b) it is desirable to input the same signal to the pixels of the second panel corresponding to RGB.
  • control is performed so that the input signal maximum grayscale data of the input signal at the corresponding position becomes the grayscale data indicated by the calculation result reflecting the maximum grayscale. It is desirable.
  • FIG. 46 is a diagram for explaining the above in more detail. At this time, as shown in Fig. 47, the minimum unit pixel in the structure of the second panel does not work as one pixel corresponding to RGB.
  • the pixel size of the second panel may be increased as shown in FIG. In Fig. 48, the pixel size is doubled in the gate scanning direction and 6 times in RGB X2 in the signal direction. This is advantageous in terms of the aperture ratio, reduces the driver cost, and improves the drive margin in the case of a display device in which one frame in Embodiment 1 is divided into a plurality of subframes. Up. These margins improve as the pixel size increases. How much
  • V Depending on the resolution of the base first panel, whether it can be increased or not depends on the resolution of the first panel. ⁇ It looks like a parting block like a mosaic! /, U like the degree. For example, 3 times in the scanning direction and 3 times RGB X in the signal line direction.
  • the number of picture elements is 5 rows and 5 columns, and the image area for smoothing processing (M picture elements X N picture elements) is 3 X 3 picture elements.
  • the maximum value in the 3 ⁇ 3 pixel area is set as the value of the center pixel.
  • Figure 50 shows the resulting values. As shown in FIG. 51, adjacent values are input to surrounding picture elements. Further, for the values shown in FIG. 51, the average value of 3 ⁇ 3 picture elements is set as the value of the center picture element of 3 ⁇ 3 picture elements as shown in FIG. The neighboring picture elements are the neighboring picture element values, as shown in Figure 53.
  • N is 3 and the force N is 3 to 49.
  • N is 3 and the force N is 3 to 49.
  • it may be calculated by omitting every other pixel value. After the processing in (2), ⁇ correction is performed. Also good.
  • the smoothed force by a simple averaging process.
  • the Max value must not be less than that value! /
  • Other smoothing processing may be performed within the range!
  • FIG. 54 (b) shows a first panel image diagram obtained by converting the original signal image shown in FIG. 54 (a) by the processing method as described above, and FIG. A second panel image obtained by converting the original signal image shown in FIG. 54 (a) by such a processing method is shown as an embodiment.
  • an image with high display quality can be provided.
  • the configuration of the second panel is simplified, the number of drivers can be reduced, and the method of dividing one frame period of the first embodiment into a plurality of subframes is divided into pixels.
  • the enlarged second panel it is possible to reduce the margin of the charge rate of the TFT element and the impossibility of drivers that are reduced by dividing the subframe. It is possible to provide a composite image display device that has a simpler display quality and excellent contrast and moving image characteristics.
  • a television receiver to which the liquid crystal display device of the present invention is applied will be described below with reference to FIGS.
  • FIG. 55 shows a circuit block of a liquid crystal display device 601 for a television receiver.
  • the liquid crystal display device 601 includes a Y / C separation circuit 500, a video chroma circuit 5001, an A / D converter 502, a liquid crystal controller 503, a liquid crystal non-504, a backlight driving circuit 505, a back
  • the configuration includes a light 506, a microcomputer 507, and a gradation circuit 508.
  • the liquid crystal panel 504 has a two-panel configuration including a first liquid crystal panel and a second liquid crystal panel, and may have any of the configurations described in the above embodiments.
  • an input video signal of a television signal is input to the ⁇ / C separation circuit 500 and separated into a luminance signal and a color signal.
  • the luminance and color signals are converted into R, G, and B, which are the three primary colors of light, by the video chroma circuit 501, and this analog RGB signal is converted into a digital RGB signal by the AZD converter 502, and the liquid crystal Input to the controller 503.
  • the RGB signal from the liquid crystal controller 503 is input at a predetermined timing, and the RGB gradation voltages from the gradation circuit 508 are supplied to display an image.
  • the microcomputer 507 controls the entire system including these processes.
  • Video signals such as video signals based on television broadcasting, video signals captured by cameras, video signals supplied via the Internet line, video signals recorded on DVDs, and the like as video signals. Can be displayed on the basis of
  • tuner unit 600 shown in FIG. 56 receives a television broadcast and outputs a video signal, and liquid crystal display device 601 displays an image (video) based on the video signal output from tuner unit 600. Do.
  • the liquid crystal display device 601 is wrapped in a first housing 301 and a second housing 306. It is a structure that is held between.
  • the first casing 301 is formed with an opening 301a through which an image displayed on the liquid crystal display device 601 is transmitted.
  • the second casing 306 covers the back side of the liquid crystal display device 601.
  • An operation circuit 305 for operating the liquid crystal display device 601 is provided, and a supporting member is provided below. 308 is attached!
  • liquid crystal display device of the present invention As described above, in the television receiver and the video monitor having the above-described configuration, by using the liquid crystal display device of the present invention as a display device, a high-contrast and high-quality video display with high contrast is displayed. It becomes possible to do.
  • liquid crystal display device of the present invention is excellent in moving image performance and can greatly improve contrast, it can be applied to television receivers, monitors for movies and broadcasts, and the like.

Abstract

　本発明の複合型表示装置は、それぞれ独立に制御可能な複数の画素を有する第１のパネルと第２のパネルとを光学的に重ね合わせ、入力信号の階調レベルに対応する画像信号をそれぞれのパネルの各画素に供給して画像表示を行う複合型表示装置であって、上記第１のパネルに対して、１フレーム期間を複数のサブフレーム期間に分割し、入力信号の階調データに応じて各サブフレームの階調レベルを確定して、確定した階調レベルの画像信号を供給する表示コントローラを供え、上記表示コントローラは、上記入力信号の階調データの一部または全部において、上記複数のサブフレームのうち少なくとも一つのサブフレームの階調レベルが黒または入力信号の階調データより暗い階調レベルの画像信号を、上記第１のパネルに供給する。

Description

明 細 書
画像表示方法、複合型表示装置、テレビジョン受信機、モニタ装置 技術分野
[0001] 本発明は、液晶表示装置のコントラストおよび動画像の動きボケを向上させた複合 型表示装置およびそれを備えたモニタ装置、テレビジョン受信機に関するものである 背景技術
[0002] 液晶表示装置のコントラストを向上させる技術として、以下の特許文献 1〜7に開示 されて!/、るような種々の技術がある。
[0003] 特許文献 1には、カラーフィルタの顔料成分中の黄顔料の含有率および比表面積 を適切にすることでコントラスト比を向上する技術が開示されている。これにより、カラ 一フィルタの顔料分子が偏光を散乱して消偏させることで液晶表示装置のコントラス ト比が低下する課題を改善することができる。この特許文献 1に開示された技術によ れば、液晶表示装置のコントラスト比は 280から 420に向上している。
[0004] また、特許文献 2には、偏光板の透過率および偏光度を上げることでコントラスト比 を改善する技術が開示されている。この特許文献 2に開示された技術によれば、液晶 表示装置のコントラスト比は 200から 250に向上している。
[0005] さらに、特許文献 3および特許文献 4には、二色性色素の光吸収性を用いるゲスト ホスト方式におけるコントラスト向上の技術が開示されている。
[0006] 特許文献 3には、ゲストホスト液晶セルを 2層とし、 2層のセルの間に 1Z4波長板を 挟む構造によって、コントラストを向上させる方法が記載されている。特許文献 3では
、偏光板を用いないことが開示されている。
[0007] また、特許文献 4には、分散型液晶方式で用いる液晶に二色性色素を混ぜるタイ プの液晶表示素子が開示されている。この特許文献 4では、コントラスト比が 101との 記載がある。
[0008] し力しながら、特許文献 3および特許文献 4に開示された技術は、他の方式に比べ コントラストは低く、さらにコントラストを改善するには、二色性色素の光吸収性の向上 、色素含有量の増加、ゲストホスト液晶セルの厚みを大きくするなどが必要である力 いずれも技術上の問題、信頼性低下や応答特性が悪くなるという新たな課題が生じ る。
[0009] また、特許文献 5および特許文献 6には、 1対の偏光板の間に液晶表示パネルと光 学補償用の液晶パネルを有する、光学補償方式によるコントラスト改善方法が開示さ れている。
[0010] 特許文献 5では、 STN方式において表示用セルと差光学補償用の液晶セルとリタ デーシヨンのコントラスト比 14から 35に改善して!/、る。
[0011] また、特許文献 6では、 TN方式などの液晶表示用セルの黒表示時における波長 依存性を補償するための光学補償用の液晶セルを設置してコントラス比を 8から 100 に改善している。
[0012] し力しながら、上記の各特許文献に開示された技術では、 1. 2倍〜 10倍強のコント ラスト比改善効果が得られている力 コントラスト比の絶対値としては 35〜420程度で ある。
[0013] また、コントラストを向上させるための技術として、例えば特許文献 7には、 2枚の液 晶パネルを重ね合わせて、各偏光板が互いにクロス-コルを形成するようにした複合 化液晶表示装置が開示されている。この特許文献 7では、 1枚のパネルにおけるコン トラスト比が 100であったものを、 2枚のパネルを重ね合わせることでコントラスト比を 3 〜4桁程度にまで拡大できることが記載されて 、る。
[0014] また、画像表示装置としては、 CRT (陰極線管)やフィルム映写機などのようなイン パルス型画像表示装置と、上述した液晶表示素子や EL表示素子などのようなホー ルド型表示素子を用いたホールド型画像表示装置とに大別される。
[0015] インパルス型画像表示装置では、画像が表示される点灯期間と画像が表示されな い消灯期間とが交互に繰り返される。人間の目には、明るさとして、実際に画面に表 示された輝度の変化が数フレーム程度の期間で時間積分された輝度を感じると言わ れている。このため、点灯と消灯とが繰り返されるインパルス型画像表示装置のように 1フレーム未満の短い期間に輝度変化が生じる画像表示装置を見る場合でも、違和 感なく画像を観察することができる。 特許文献 1 :日本国公開特許公報「特開 2001— 188120号公報 (公開日： 2001年 7 月 10日）」
特許文献 2 :日本国公開特許公報「特開 2002— 90536号公報 (公開日： 2002年 3 月 27日）」
特許文献 3 :日本国公開特許公報「特開昭 63— 25629号公報 (公開日：1988年 2月 3日）」
特許文献 4:日本国公開特許公報「特開平 5— 2194号公報 (公開日：1993年 1月 8 曰）」
特許文献 5 :日本国公開特許公報「特開昭 64— 49021号公報 (公開日：1989年 2月 23日）」
特許文献 6 :日本国公開特許公報「特開平 2— 23号公報 (公開日：1990年 1月 5日） J
特許文献 7 :日本国公開特許公報「特開平 5— 88197号公報 (公開日：1993年 4月 9 曰）」
発明の開示
[0016] ところが、特許文献 7は、 2枚の液晶パネルを重ねることで、それぞれの液晶パネル の階調を上げずに、高階調化を図ることを目的としてなされたものであり、効果として データ駆動回路用の集積回路装置 (データドライバ）の低コストィ匕が可能なほか、コン トラストが 3〜4桁に向上するとの記載がある。しかしながら、テレビや映画鑑賞などで 動画像表示を行う場合、コントラストだけでなぐ液晶表示装置がホールド型表示素 子であるがゆえに動画像を表示すると、 CRTなどのインパルス型表示素子とくらべ画 像のボケが見られることが知られて 、る。
[0017] 図 17 (a)は、従来のインパルス型画像表示装置において、静止した背景 B上を物 体 Aが水平に動くような映像を表示する際に、画面内の 1水平ライン上での時間経過 に伴う輝度変化の様子を示す図である。図 17 (a)では、横軸は画面上で水平方向の 輝度の状態 (水平画素位置)を示し、縦軸は時間経過を示しており、 3フレーム期間 の画面表示について表している。図 17 (a)に示す従来のインパルス型画像表示装置 において、画像が更新される周期である 1フレーム期間 T101の最初に、更新された 画像が表示される画像点灯期間 T102があり、その後に、次のフレームで画像が更 新されるまで画像が表示されずに最小の輝度とされる消灯期間 T103が続く。
[0018] 水平 1ライン分の表示状態について注目すると、静止する背景の表示部 Bに挟まれ て動く物体の表示部 Aがあり、フレームが更新される毎にその物体の表示部 Aが右 側へ動いている。
[0019] このとき、動く物体の表示部 Aに注視する観察者にとっては、物体の表示部 Aを追う ため、図 17 (a)に斜め太線矢印で示す方向に目が動く。物体が動いてきた軌跡方向 の輝度変化の時間積分値が明るさとして人の目に感じられる。
[0020] 図 17 (b)は、図 17 (a)のような映像が表示された場合において、動く物体を注視し た観察者にとって、どのような明るさの分布に見えるかを示す図である。
[0021] 図 17 (b)において、インパルス型画像表示装置では、あるフレームの画像更新から 次のフレームの画像更新までの殆どの期間が消灯期間 T103である。この消灯期間 T103は充分に小さい輝度であるため、縦軸の輝度の時間積分の値には寄与しない 。その結果、観察者には、静止する背景と動く物体との境界において明るさの差がは つきりと見えるため、背景と物体とがくつきりと見分けられる。
[0022] 次にホールド型表示装置について説明する。
[0023] 図 18 (a)は、一般的な従来のホールド型画像表示装置において、静止した背景上 Bを物体 Aが水平方向に動くような映像を表示する際に、画面内の 1水平ライン上で の時間経過に伴う輝度変化の様子を示す図である。図 18 (a)では、横軸は画面上で 水平方向の輝度の状態 (水平画素位置）を示し、縦軸は時間経過を示しており、 3フ レーム期間の画面表示につ 、て表して 、る。
[0024] 図 18 (a)に示す従来のホールド型画像表示装置において、図 17 (a)で示した従来 のインパルス型画像表示装置の場合と異なる点は、 1フレーム期間 T101の全てが画 像点灯期間 T102であり、消灯期間 T103が設けられていないことである。
[0025] 図 18 (b)は、図 18 (a)のような映像が表示された場合において、動く物体を注視し た観察者にとって、どのような明るさの分布に見えるかを示す図である。
[0026] 図 18 (b)に示すように、一般的な従来のホールド型画像表示装置では、 1フレーム 期間 T101の全てが画像点灯期間 T102であるため、あるフレームで画像が更新され ると、次のフレームに画像が更新されるまで、物体がその位置に留まって表示される 。このため、物体が動いてきた軌跡方向の輝度変化の時間積分には、静止する背景 と動く物体との境界において明るさの差がはっきりと現れず、観察者の目には動きボ ケとして見えてしまう。これが、一般的な従来のホールド型画像表示装置における動 画品質の劣化の一因になっている。
[0027] 映画などの画像では、動画品質だけでなぐ前述したコントラストが重要となる。
[0028] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、高コントラスト で低輝度での階調表現力が高ぐ動画性能も含めた表示品位の高い複合型表示装 置および複合型表示装置の画像表示方法を実現することにある。
[0029] 本発明に係る画像表示方法は、上記の課題を解決するために、それぞれ独立に制 御可能な複数の画素を有する表示素子を光学的に複数枚重ね合わせ、入力信号の 階調レベルに対応する画像信号をそれぞれの表示素子の各画素に供給して画像表 示を行う画像表示方法において、表示階調レベルの一部または全部において、 1フ レーム期間中に、相対的に明るい明レベルで表示する期間と相対的に喑 ヽ喑レベ ルで表示する期間とを含むことを特徴としている。
[0030] 上記の構成によれば、表示階調レベルの一部または全部において、 1フレーム期 間中に、相対的に明るい明レベルで表示する期間と相対的に喑 、暗レベルで表示 する期間とを含むことで、 1フレーム期間内においてインパルス駆動における消灯期 間に相当する擬似的な消灯期間（暗レベルで表示する期間）を存在させることができ る。
[0031] これにより、インノ ルス駆動のように、観察者の目に対する輝度の蓄積を軽減でき、 その結果、表示画像において、静止する背景と動く物体との境界において明るさの 差がはっきりと見ることが可能となる。
[0032] 従って、観察者の目に対する輝度の蓄積による動画ボケを軽減できるので、動画を 高品質で表示することが可能となる。
[0033] し力も、複数枚の表示素子が光学的に重ね合わせられ、それぞれの表示素子が入 力信号に基づ 、た表示を行うようになって!/、るので、一枚の表示素子の場合に比べ て、コントラストの向上を図ることができる。 [0034] 以上のことから、上記構成の画像表紙方法によれば、動画ボケが軽減でき、し力も 、コントラストの高い、非常に表示品位の高い動画像を表示することができる。
[0035] 上記構成の画像表示方法を実現させる複合型表示装置は、以下のような構成とな る。
[0036] 本発明に係る複合型表示装置は、上記の課題を解決するために、それぞれ独立に 制御可能な複数の画素を有する表示素子を光学的に複数枚重ね合わせ、入力信号 の階調レベルに対応する画像信号をそれぞれの表示素子の各画素に供給して画像 表示を行う複合型表示装置において、表示階調レベルの一部または全部において、 1フレーム期間中に、相対的に明るい明レベルで表示する期間と相対的に喑 ヽ喑レ ベルで表示する期間とが含まれるように、上記表示素子の明暗レベルが調整されて 、ることを特徴として 、る。
[0037] また、本発明に係る画像表示方法は、上記の課題を解決するために、それぞれ独 立に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね合わせ、入力 信号の階調レベルに対応する画像信号をそれぞれの表示素子の各画素に供給して 画像表示を行う画像表示方法にぉ 、て、上記複数の表示素子のうち少なくとも一枚 の表示素子における、表示階調レベルの一部または全部において、 1フレーム期間 中に、相対的に明るい明レベルで表示する期間と相対的に喑 、暗レベルで表示す る期間とを含むことを特徴として！、る。
[0038] 上記の構成によれば、複数の表示素子のうち少なくとも一枚の表示素子における、 表示階調レベルの一部または全部において、 1フレーム期間中に、相対的に明るい 明レベルで表示する期間と相対的に喑 、暗レベルで表示する期間とを含むことで、 1 フレーム期間内にお 、てインパルス駆動における消灯期間に相当する擬似的な消 灯期間（暗レベルで表示する期間）を存在させることができる。
[0039] これにより、インノ ルス駆動のように、観察者の目に対する輝度の蓄積を軽減でき、 その結果、表示画像において、静止する背景と動く物体との境界において明るさの 差がはっきりと見ることが可能となる。
[0040] 従って、観察者の目に対する輝度の蓄積による動画ボケを軽減できるので、動画を 高品質で表示することが可能となる。 [0041] し力も、複数枚の表示素子が光学的に重ね合わせられ、それぞれの表示素子が入 力信号に基づ 、た表示を行うようになって!/、るので、一枚の表示素子の場合に比べ て、コントラストの向上を図ることができる。
[0042] 以上のことから、上記構成の画像表紙方法によれば、動画ボケが軽減でき、し力も
、コントラストの高い、非常に表示品位の高い動画像を表示することができる。
[0043] 上記構成の画像表示方法を実現させる複合型表示装置は、以下のような構成とな る。
[0044] 本発明に係る複合型表示装置は、上記の課題を解決するために、それぞれ独立に 制御可能な複数の画素を有する表示素子を光学的に複数枚重ね合わせ、入力信号 の階調レベルに対応する画像信号をそれぞれの表示素子の各画素に供給して画像 表示を行う複合型表示装置において、上記複数の表示素子のうち少なくとも一枚の 表示素子における、表示階調レベルの一部または全部において、 1フレーム期間中 に、相対的に明るい明レベルで表示する期間と相対的に喑 、暗レベルで表示する 期間とが含まれるように、上記表示素子の明暗レベルが調整されていることを特徴と している。
[0045] また、上記の表示素子の明暗レベル調整の具体的には、下記に示することが考え られる。
[0046] 上記複数の表示素子のうち少なくとも一枚の表示素子に対して、 1フレーム期間を 複数のサブフレーム期間に分割し、入力信号の階調データに応じて各サブフレーム の階調レベルを確定して、確定した階調レベルの画像信号を供給する表示制御手 段を供え、上記表示制御手段は、上記入力信号の階調データの一部または全部に おいて、上記複数のサブフレームのうち少なくとも一つのサブフレームの階調レベル が黒または入力信号の階調データより暗い階調レベルの画像信号を、上記表示素 子に供給することで、複数の表示素子のうち少なくとも一枚の表示素子における、表 示階調レベルの一部または全部において、 1フレーム期間中に、相対的に明るい明 レベルで表示する期間（サブフレーム）と相対的に暗い暗レベルで表示する期間（サ ブフレーム）とが含まれるように、上記表示素子の明暗レベルが調整されている。
[0047] 上記の構成によれば、光学的に複数枚重ね合わせた表示素子のうち、少なくとも 1 枚の表示素子に対して、入力信号の階調データの一部または全部において、上記 複数のサブフレームのうち少なくとも一つのサブフレームの階調レベルが黒または入 力信号の階調データより暗い階調レベルの画像信号が供給されることで、 1フレーム 期間内において、他のサブフレームよりも階調レベルが低いサブフレームが存在する ことになる。
[0048] これにより、 1フレーム期間内に存在する、他のサブフレームよりも階調レベルが低 V、サブフレームが、インパルス駆動における消灯期間に相当する擬似的な消灯期間 となるので、観察者の目に対する輝度の蓄積を軽減でき、その結果、表示画像にお いて、静止する背景と動く物体との境界において明るさの差がはっきりと見ることが可 能となる。
[0049] 従って、観察者の目に対する輝度の蓄積による動画ボケを軽減できるので、動画を 高品質で表示することが可能となる。
[0050] し力も、複数枚の表示素子が光学的に重ね合わせられ、それぞれの表示素子が入 力信号に基づ 、た表示を行うようになって!/、るので、一枚の表示素子の場合に比べ て、コントラストの向上を図ることができる。
[0051] 以上のことから、上記構成の複合型表示装置によれば、動画ボケが軽減でき、しか も、コントラストの高い、非常に表示品位の高い動画像を表示することができる。
[0052] 上記複数の表示素子のうち、少なくとも最表面の表示素子は、クロス-コルに配置 された一対の偏光素子に挟持された液晶表示素子であり、上記表示制御手段は、上 記液晶表示素子に対して、 1フレーム期間を複数のサブフレーム期間に分割し、入 力信号の階調データに応じて各サブフレームの階調レベルを確定して、確定した階 調レベルの画像信号を供給するようにしてもよ 、。
[0053] また、上記複数の表示素子の少なくとも 2枚の表示素子が、一対の偏光素子に挟 持された液晶表示素子であるとき、隣接する偏光素子同士がクロスニコルに配置され ていてもよい。
[0054] 上記の構成によれば、正面方向においては、偏光素子の透過軸方向の漏れ光が 次の偏光素子の偏光吸収軸により漏れ光をカットすることが可能となる。また、斜め方 向においては、隣接する偏光素子の偏光軸の交差角であるニコル角が崩れても、光 漏れによる光量の増加が見られない。つまり、斜め視角での-コル角の拡がりに対し て黒が浮きにくくなる。
[0055] このように、 2枚以上の液晶表示素子を重ね合わせ、隣接する偏光素子同士がクロ スニコルの関係に設けられている場合、少なくとも、偏光素子は 3個備えていることに なる。つまり、偏光素子を 3個構成にし、それぞれをクロス-コルに配置することで、正 面 ·斜め方向ともにシャッター性能の大幅な向上を図ることが可能となる。これにより、 コントラストを大幅に向上させることができる。
[0056] し力も、少なくとも 2枚の表示素子は、同じ構成の液晶表示素子であるので、同じプ 口セスを使用して、複合型表示装置の製造が可能となり、余分な設備投資が不要と なる。
[0057] 上記表示制御手段は、上記入力信号の階調レベルが最小の場合には全てのサブ フレームの階調レベルを最小にし、該入力信号の階調レベルが最大の場合には全 てのサブフレームの階調レベルを最大にした画像信号を表示素子に供給するように してちよい。
[0058] 上記の構成によれば、入力信号の階調レベルが最小の場合には全てのサブフレ 一ムの階調レベルを最小にした画像信号を表示素子に供給することで、 1フレーム期 間における輝度レベルを最小にすることができる。そして、入力信号の階調レベルが 最大の場合には全てのサブフレームの階調レベルを最大にした画像信号を表示素 子に供給することで、 1フレーム期間における輝度レベルを最大にすることができる。
[0059] これにより、最大の輝度レベルである白表示をより白く表示し、最小の輝度レベルで ある黒表示をより黒く表示することができるので、メリノ、リのある高コントラストの画像を 表示することが可能となる。
[0060] 上記表示制御手段は、 1フレーム期間での入力信号に対応する表示輝度の積分 値が、予め設定した階調輝度特性を示すように各サブフレームで出力される階調レ ベルを制御するようにしてもょ 、。
[0061] 上記の構成によれば、 1フレーム期間での入力信号に対応する表示輝度の積分値 力 予め設定した階調輝度特性を示すように各サブフレームで出力される階調レべ ルを制御することで、滑らかな動画表示を可能とする。滑らかな動画表示を可能とす る、階調輝度特性としては、例えば CRTのガンマ輝度特性がある。
[0062] 上記複数の表示素子のうち、観察者側からもっとも遠い背面側に配置された表示 素子が、エレクト口ルミネッセンス素子であってもよい。
[0063] 上記の構成によれば、複数の表示素子のうち、観察者側からもっとも遠い背面側に 配置された表示素子が、エレクト口ルミネッセンス（Electro Luminesence；電場発光） 素子、たとえば LED (Light Emitting Diode ;発光ダイオード）や有機 EL (または有機（ Organic) LEDとも言う）素子、無機 EL素子を用いることにより、該エレクト口ルミネッセ ンス素子を表示素子としてだけでなく液晶表示素子のノ ックライトとして機能させるこ とができる。これにより、複合液晶表示装置の構成を簡略化できる。
[0064] 本発明の複合型表示装置は、それぞれ独立に制御可能な複数の画素を有する表 示素子を光学的に複数枚重ね合わせ、入力信号の階調レベルに対応する画像信号 をそれぞれの表示素子の各画素に供給して画像表示を行う複合型表示装置におい て、上記複数の表示素子のうち、最表面の表示素子は、クロス-コルに配置された一 対の偏光素子に挟持された液晶表示素子であり、上記複数の表示素子のうち、観察 者側からもっとも遠 、背面側に配置された表示素子が、エレクト口ルミネッセンス表示 素子であることを特徴として 、る。
[0065] 上記の構成によれば、複数の表示素子のうち、最表面の表示素子は、クロスニコル に配置された一対の偏光素子に挟持された液晶表示素子であり、上記複数の表示 素子のうち、観察者側からもっとも遠い背面側に配置された表示素子が、エレクトロル ミネッセンス表示素子であることで、液晶の応答速度が遅いことに起因する動画像の 劣化を抑制することができる。
[0066] 上記最表面の表示素子を第 1の液晶表示素子としたとき、上記第 1の液晶表示素 子が、カラー表示可能な液晶表示素子であってもよい。
[0067] この場合、第 1の液晶表示素子が、カラー表示可能な液晶表示素子であることで、 カラー動画像の表示品位を向上することができる。
[0068] 上記第 1の液晶表示素子を除ぐ残りの表示素子のうち少なくとも一つの表示素子 1S モノクロ表示を行う表示素子であってもよい。
[0069] この場合、第 1の液晶表示素子がカラー表示であり、残りの表示素子のうち少なくと も一つの表示素子がモノクロ表示を行う表示素子であることで、安価な構成でコントラ ストが高ぐ表示品位の高い動画像を表示することができる。
[0070] しかも、第 1の液晶表示素子と、他の複数の表示素子の内の一つの第 2の表示素 子がカラー表示可能な表示素子とすることにより、それぞれ単独でカラー表示装置と する場合に比べ色純度を向上することが出来る。
[0071] また、上記 1フレームの期間をサブフレームに分割された少なくとも一つの表示素 子が白黒グレー表示であってもカラー表示が可能であり、このとき第 1の液晶表示装 置がカラーフィルタを備えていれば、カラー表示が可能となり、上記 1フレームの期間 をサブフレームに分割された少なくとも一つの表示素子の構造を簡略ィ匕でき、コスト 的に有利となる。
上記第 1の液晶表示素子を除ぐ残りの表示素子のうち少なくとも一つの表示素子が
、第 1の液晶表示素子の最小表示単位画素よりも大きい最小表示単位画素を有する 表示素子であってもよい。
[0072] この場合、第 1の液晶表示素子を除ぐ残りの表示素子のうち少なくとも一つの表示 素子が、第 1の液晶表示素子の最小表示単位画素よりも大きい最小表示単位画素を 有する表示素子であることで、 1フレームの期間をサブフレームに分割された少なくと も一つの表示素子の駆動回路が低減できる。
[0073] 上記第 1の液晶表示素子の最小表示単位画素よりも大きい最小表示単位画素を 有する表示素子が、 1フレーム期間を複数のサブフレーム期間に分割された表示素 子であってもよい。
[0074] また、走査方向にも画素サイズを大きくすることにより、走査回数が少なくできサブフ レームに分割することによる駆動回路や表示パネルへの負荷が低減でき、擬似イン パルス駆動を容易にすることができる。また前記 1フレームの期間をサブフレームに 分割された表示素子に EL素子の高精細化が困難である場合も、複数の表示装置の 合成として高精細な画像を表示することが可能となる。
[0075] 上記表示制御手段は、上記第 1の液晶表示素子を除く残りの表示素子のうち、少 なくとも一つの表示素子の最小表示単位画素が、上記第 1の液晶表示素子の最小 表示単位画素よりも大きい画素であるとき、該画素に対する階調データが、対応する 位置の入力信号の画素の集合の階調データの、最大階調データとなるように、また は、最大階調データを反映した演算結果で示される階調データとなるように制御する ようにしてもよい。
[0076] この場合、第 1の液晶表示素子を除く残りの表示素子のうち、少なくとも一つの表示 素子の最小表示単位画素が、上記第 1の液晶表示素子の最小表示単位画素よりも 大きい画素であるとき、該画素に対する階調データが、対応する位置の入力信号の 画素の集合の階調データの、最大階調データとなるように、または、最大階調データ を反映した演算結果で示される階調データとなるように制御することで、彩度の低下 を低減することが出来る。
[0077] 上記第 1の液晶表示素子の最小表示単位画素よりも大き!/、画素を有する表示素子 に対して、第 1の液晶表示素子の画像に比べ、入力画像のエッジ部分を滑らかにす るスムージング処理を行うスムージング処理部を備えて 、てもよ 、。
[0078] この場合、第 1の液晶表示素子の最小表示単位画素よりも大きい画素を有する表 示素子に対して、第 1の液晶表示素子の画像に比べ、入力画像のエッジ部分を滑ら かにするスムージング処理を行うことで、上記光学的に重ね合わされた第 1の液晶表 示素子を含む複数の表示素子の合成によって画像表示の品位低下を防止できる。
[0079] 少なくとも複合型表示装置から出力される画像データの γ値が γ =G (x) 〈xは out
任意の階調〉、上記液晶表示素子力 出力される画像データの Ύ値が Ύ =G (x)、 上記液晶表示素子以外の表示素子から出力される画像データの γ値が γ =G (x
2 2
)の時、少なくともひとつの階調 Xにおける γ =G (X)力 G (X) =G (X) +G (X) out 1 2 でかつ G (X) >G (X)の関係を満たすことで、彩度の低下を低減できる。
1 2
[0080] 上記液晶表示素子が垂直配向モードであってもよ!/、。
[0081] この場合、液晶表示素子が単独でもコントラストが高い特徴をもつ垂直配向（VA:V ertical alignment)モードであればよりコントラストの高!、表示が可能となる。
[0082] 上記複数の表示素子のうち、最表面または各表示素子の間の何れか 1箇所または 複数箇所に光拡散層が配置されて!、てもよ！、。
[0083] この場合、複数の表示素子のうち、最表面または各表示素子の間の何れか 1箇所 または複数箇所に光拡散層が配置されていることで、それぞれの表示素子の画素の 干渉に起因するモアレを低減することができる。
[0084] また、上記の複合型表示装置は、上記複数枚の表示素子のうち、少なくとも 1枚の 表示素子は液晶表示素子であり、上記液晶表示素子は、複数のデータ信号線と、こ れら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号 線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交 点を通過する走査信号線が選択されているときに対応する交点を通過するデータ信 号線の電圧を画素値として取り込む複数の画素部とを備えて 、るとともに、互いに隣 接する水平走査期間の境界において、上記の相対的に暗い暗レベルで表示するた めの信号である非画像信号をデータ信号線に印加する一方、画像表示を行う有効 走査期間で上記走査信号線を選択し、その後有効走査期間と有効走査期間との間 で、上記データ信号線への非画像信号の印加のタイミングに合わせて該走査信号線 を選択する表示駆動手段をさらに備えて 、ることが好ま 、。
[0085] ここで、非画像信号とは、具体的には、黒表示信号を含む、低階調表示、および低 輝度表示を行う信号をいう。
[0086] 上記構成によれば、互いに隣接する水平走査期間の境界 (すなわち、隣り合う 1水 平走査期間と 1水平走査期間との間）に、上記の相対的に暗い暗レベルで表示する ための信号である非画像信号をデータ信号線に印加する一方、走査信号線を有効 走査期間で選択し、その有効走査期間と有効走査期間との間の期間 (非有効走査 期間）に、データ信号線への非画像信号の印加のタイミングに合わせて該走査信号 線を選択している。
[0087] つまり、非有効走査期間（走査信号線が非選択された時点から次の有効走査期間 よりも前の期間）に、非画像信号をデータ信号線に印加することにより、例えば黒挿 入などの非画像表示を行っている。ここで、有効走査期間とは、水平走査期間のうち 画像表示を行う表示期間に相当する期間のことをいう。具体的には、走査信号線に おいて画素データ書込みパルスが Highレベルになる期間のことを意味する。それゆ え、非画像表示を行うための駆動回路をわざわざ設ける必要がなぐかつ、画素値書 き込みのための画素容量での充電時間を短縮することなぐインパルス化を図ること ができる。その結果、液晶表示素子の動画表示性能を高めることができる。さらに、非 画像表示を行うために、データ線駆動回路などの動作速度を高める必要もな 、。
[0088] 従って、駆動回路などの複雑ィ匕ゃ動作周波数の増大を抑えつつ表示をインパルス 化できる複合型表示装置を提供することができる。
[0089] 上記複合型表示装置において、上記表示駆動手段は、上記データ信号線に極性 が反転する信号を供給しており、上記非画像信号は、上記データ信号線における極 性反転の途中の電圧を有する信号であってもよい。
[0090] 上記の構成によれば、極性反転の途中の電圧、すなわち、中間電位を非画像信号 の電圧とすることで、データ信号の極性反転時に該中間電位を非画像信号としてデ ータ信号線に印加することができる。これにより、データ信号の極性を反転させる際 に、一度に逆極性にするときに必要な電圧の約半分の電圧をかけることで極性の反 転を行うことができ、消費電力を削減することができる。
[0091] 上記複合型表示装置において、上記データ信号線における信号の極性が、 1水平 走査期間ごとに反転しているときに、上記データ信号線への非画像信号の供給のタ イミングにあわせて該走査信号線を選択する回数が偶数となって 、ることが好まし 、
[0092] 上記の構成によれば、各走査信号線において、負から正へ反転する間の非画像信 号が選択される回数、および、正から負への反転する間の非画像信号が選択される 回数を等しくすることができる。これによつて、隣接する画素間の充電率の差を小さく することができ、走査線ごとに生じる表示ムラを改善しつつ、表示をインパルス化でき る複合型表示装置を提供することができる。
[0093] なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これにより 、隣接する走査線間において、印加される非画像信号の特性をそろえることができる
[0094] 上記複合型表示装置において、上記表示駆動手段は、複数の水平走査期間ごと に極性が反転する信号を上記データ信号線に供給してもよい。
[0095] 上記構成によれば、 1水平走査期間ごとにデータ信号の極性を反転させる場合と 比較して、たとえば、ノ ソコンのマイクロソフト社製 OSウィンドウズ (登録商標）終了画 面の巿松ドット画面や、 1ドットでは表現できない輝度の階調を、数ピクセルの組み合 わせ (タイルパターン）によって表現するディザリング画面などにおいて、フリッカーな どが発生してキラーパターンとなる可能性を少なくすることができる。
[0096] なお、非画像信号の極性を後に続く水平走査期間のデータ信号の極性と等しくす ることが好ましい。これにより、充電率の低下を防止することができる。
[0097] 上記複合型表示装置は、隣接する水平期間の間でデータ信号の極性が反転しな Vヽ時に非画像信号をデータ信号線に供給してもよ!/ヽ。
[0098] 上記構成によれば、複数の水平走査期間ごとにデータ信号の極性を反転させる場 合にも、 1水平走査期間ごとに走査信号線を選択して、非画像信号を印加することが できる。つまり、データ信号線における信号の極性が反転する時だけではなぐ極性 が反転しない時にも、非画像信号を印加する。これによつて、非画像信号が画素に 印加される始めと終りのタイミングやトータルの時間を各走査信号線において合わせ 易くすることができる。また、極性反転しないときに非画像信号を印加することで、極 性反転した直後の水平走査期間の充電率とその後の水平走査期間の充電率とをあ わせやすくすることができるため、上記複数の水平走査期間毎に発生するムラ (たと えば 2H反転であれば走査線 2本毎のムラ）を防止することができる。
[0099] なお、上記の構成において、データ信号線におけるデータ信号の極性が反転する 時に入力された非画像信号が選択される回数が各走査信号線において等しくなるこ とが好ましい。また、データ信号線におけるデータ信号の極性が反転しない時に入 力された非画像信号が選択される回数が各走査信号線において等しくなることが好 ましい。
[0100] そのために、本発明の複合型表示装置においては、上記データ信号線における信 号の極性が、 n個（ここで、 nは 2以上の整数)の水平走査期間ごとに反転しているとき に、上記データ信号線への非画像信号の供給のタイミングにあわせて該走査信号線 を選択する回数が nの倍数となって ヽることが好まし ヽ。
[0101] 上記構成によれば、隣接する走査線間において、極性が反転するときに印加され る非画像信号の数と、極性が反転しないときに印加される非画像信号の数とをそろえ ることができる。これによつて、隣接する画素間の充電率の差を小さくすることができ、 走査線ごとに生じる表示ムラを改善しつつ、表示をインパルス化できる複合型表示装 置を提供することができる。
[0102] なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これにより 、隣接する走査線間において、印加される非画像信号の特性をそろえることができる
[0103] また、上記複合型表示装置は、上記データ信号線への非画像信号の供給のタイミ ングにあわせて該走査信号線を選択する回数が 2nの倍数となっていることが好まし い。
[0104] 上記構成によれば、各走査信号線においてデータ信号の極性が反転する場合の、 負から正へ反転する非画像信号が選択される回数、および、正から負への反転する 非画像信号が選択される回数を等しくすることができるとともに、信号の極性が反転し ない場合の、正と正との間に印加される非画像信号が選択される回数、および、負と 負との間に印加される非画像信号が選択される回数を等しくすることができる。これに よって、隣接する画素間の充電率の差をより小さくすることができ、走査線ごとに生じ るムラをより改善することができる。
[0105] なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これにより 、隣接する走査線間において、印加される非画像信号の特性をそろえることができる
[0106] 本発明のテレビジョン受信機は、テレビジョン放送を受信するチューナ部と、該チュ ーナ部で受信したテレビジョン放送を表示する表示装置とを備えたテレビジョン受信 機において、上記表示装置は、上述した複合型表示装置であることを特徴としている
[0107] この場合、表示品位の高 、動画表示が実現できるテレビジョン受信機を提供できる
[0108] 本発明のモニタ装置は、外部力 のモニタ信号を信号処理した画像信号を出力可 能とする信号処理部と、上記画像信号に基づく画像表示を行う表示装置とを備えた モニタ装置において、上記表示装置は、上述した複合型表示装置であることを特徴 としている。
[0109] この場合、表示品位の高 、動画表示が実現できるモニタ装置を提供できる。 [0110] また、上記の画像表示方法は、上記複数枚の表示素子のうち、少なくとも 1枚の表 示素子は液晶表示素子であり、上記液晶表示素子が、複数のデータ信号線と、これ ら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデータ信号線と 上記複数の走査信号線との交点に対応してマトリクス状に配置され対応する交点を 通過する走査信号線が選択されているときに対応する交点を通過するデータ信号線 の電圧を画素値として取り込む複数の画素部とを備えており、互いに隣接する水平 走査期間の境界にぉ 、て、上記の相対的に喑 、暗レベルで表示するための信号で ある非画像信号をデータ信号線に印加する一方、画像表示を行う有効走査期間で 上記走査信号線を選択し、その後有効走査期間と有効走査期間との間で、上記デ ータ信号線への非画像信号の印加のタイミングに合わせて該走査信号線を選択す ることが好ましい。
[0111] ここで、非画像信号とは、上記の相対的に暗い暗レベルで表示するための信号で あり、具体的には、黒表示信号を含む、低階調表示、および低輝度表示を行う信号 をいう。
[0112] 上記の方法によれば、隣接する水平走査期間の間に非画像信号をデータ信号線 に印加する一方、走査信号線を有効走査期間で選択し、その有効走査期間と有効 走査期間との間の期間 (非有効走査期間）に、データ信号線への非画像信号の印加 のタイミングに合わせて該走査信号線を選択して 、る。
[0113] つまり、非有効走査期間（走査信号線が非選択された時点から次の有効走査期間 よりも前の期間）に、非画像信号をデータ信号線に印加することにより、例えば黒挿 入などの非画像表示を行っている。ここで、有効走査期間とは、水平走査期間のうち 画像表示を行う表示期間に相当する期間のことをいう。具体的には、走査信号線に おいて画素データ書込みパルスが Highレベルになる期間のことを意味する。それゆ え、非画像表示を行うための駆動回路をわざわざ設ける必要がなぐかつ、画素値書 き込みのための画素容量での充電時間を短縮することなぐインパルス化を図ること ができる。その結果、液晶表示素子の動画表示性能を高めることができる。さらに、非 画像表示を行うために、データ線駆動回路などの動作速度を高める必要もな 、。
[0114] 従って、本方法を適用すれば、駆動回路などの複雑化や動作周波数の増大を抑 えつつ表示をインパルス化できる画像表示を行うことができる。
[0115] 上記画像表示方法において、上記データ信号線に極性が反転する信号を供給す るとともに、上記非画像信号は、上記データ信号線における極性反転の途中の電圧 を有する信号であってもよ 、。
[0116] 上記画像表示方法において、上記データ信号線における信号の極性が、 1水平走 查期間ごとに反転するときに、上記データ信号線への非画像信号の供給のタイミン グにあわせて該走査信号線を選択する回数が偶数であることが好ましい。
[0117] 上記の方法によれば、各走査信号線において、負から正へ反転する間の非画像信 号が選択される回数、および、正から負への反転する間の非画像信号が選択される 回数を等しくすることができる。これによつて、隣接する画素間の充電率の差を小さく することができ、走査線ごとに生じる表示ムラを改善しつつ、表示をインパルス化でき る画像表示を行うことができる。
[0118] なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これにより 、隣接する走査線間において、印加される非画像信号の特性をそろえることができる
[0119] 上記画像表示方法において、上記データ信号線における信号の極性は、複数の 水平走査期間ごとに反転してもよい。
[0120] 上記の方法によれば、 1水平走査期間ごとにデータ信号の極性を反転させる場合 と比較して、たとえば、ノ ソコンのマイクロソフト社製 OSウィンドウズ (登録商標）終了 画面の巿松ドット画面や、 1ドットでは表現できない輝度の階調を、数ピクセルの組み 合わせ (タイルパターン）によって表現するディザリング画面などにおいて、フリッカー などが発生してキラーパターンとなる可能性を少なくすることができる。
[0121] なお、非画像信号の極性を後に続く水平走査期間のデータ信号の極性と等しくす ることが好ましい。これにより、充電率の低下を防止することができる。
[0122] 上記画像表示方法は、隣接する水平期間の間でデータ信号の極性が反転しない 時に、非画像信号をデータ信号線に供給してもよい。
[0123] 上記の方法によれば、複数の水平走査期間ごとにデータ信号の極性を反転させる 場合にも、 1水平走査期間ごとに走査信号線を選択して、非画像信号を印加すること ができる。つまり、データ信号線における信号の極性が反転する時だけではなぐ極 性が反転しない時にも、非画像信号を印加する。これによつて、非画像信号が画素 に印加される始めと終りのタイミングやトータルの時間を各走査信号線において合わ せ易くすることができる。また、極性反転しないときに非画像信号を印加することで、 極性反転した直後の水平走査期間の充電率とその後の水平走査期間の充電率とを あわせやすくすることができるため、上記複数の水平走査期間毎に発生するムラ (た とえば 2H反転であれば走査線 2本毎のムラ）を防止することができる。
[0124] なお、上記の方法において、データ信号線におけるデータ信号の極性が反転する 時に入力された非画像信号が選択される回数が各走査信号線において等しくなるこ とが好ましい。また、データ信号線におけるデータ信号の極性が反転しない時に入 力された非画像信号が選択される回数が各走査信号線において等しくなることが好 ましい。
[0125] そのために、本発明の画像表示方法においては、上記データ信号線における信号 の極性が、 n個（ここで、 nは 2以上の整数)の水平走査期間ごとに反転するときに、上 記データ信号線への非画像信号の供給のタイミングにあわせて該走査信号線を選 択する回数力 ¾の倍数であることが好ま 、。
[0126] 上記の方法によれば、隣接する走査線間において、極性が反転するときに印加さ れる非画像信号の数と、極性が反転しないときに印加される非画像信号の数とをそろ えることができる。これによつて、隣接する画素間の充電率の差を小さくすることがで き、走査線ごとに生じる表示ムラを改善しつつ、表示をインパルス化できる画像表示 を行うことができる。
[0127] なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これにより 、隣接する走査線間において、印加される非画像信号の特性をそろえることができる
[0128] また、上記の画像表示方法において、上記データ信号線への非画像信号の供給 のタイミングにあわせて該走査信号線を選択する回数力 2nの倍数であることが好ま しい。
[0129] 上記の方法によれば、各走査信号線においてデータ信号の極性が反転する場合 の、負から正へ反転する非画像信号が選択される回数、および、正から負への反転 する非画像信号が選択される回数を等しくすることができるとともに、信号の極性が反 転しない場合の、正と正との間に印加される非画像信号が選択される回数、および、 負と負との間に印加される非画像信号が選択される回数を等しくすることができる。こ れによって、隣接する画素間の充電率の差をより小さくすることができ、走査線ごとに 生じるムラをより改善することができる。
[0130] なお、連続する水平期間毎に非画像信号を選択することがより好ましい。これにより 、隣接する走査線間において、印加される非画像信号の特性をそろえることができる 図面の簡単な説明
[0131] [図 1]本発明の実施形態を示すものであり、液晶表示装置の概略断面図である。
[図 2]図 1に示す液晶表示装置における偏光板とパネルとの配置関係を示す図であ る。
[図 3]図 1に示す液晶表示装置の画素電極近傍の平面図である。
[図 4]図 1に示す液晶表示装置を駆動する駆動システムの概略構成図である。
[図 5]図 1に示す液晶表示装置のドライバとパネル駆動回路との接続関係を示す図で ある。
[図 6]図 1に示す液晶表示装置が備えているバックライトの概略構成図である。
[図 7]図 1に示す液晶表示装置を駆動する駆動回路である表示コントローラのブロック 図である。
[図 8]液晶パネル 1枚の液晶表示装置の概略断面図である。
[図 9]図 8に示す液晶法事装置における偏光板とパネルとの配置関係を示す図であ る。
[図 10(a)]コントラスト向上の原理を説明する図である。
[図 10(b)]コントラスト向上の原理を説明する図である。
[図 10(c)]コントラスト向上の原理を説明する図である。
[図 11(a)]コントラスト向上の原理を説明する図である。
[図 11(b)]コントラスト向上の原理を説明する図である。 圆 11(c)]コントラスト向上の原理を説明する図である。
圆 11(d)]コントラスト向上の原理を説明する図である。
圆 12(a)]コントラスト向上の原理を説明する図である。
圆 12(b)]コントラスト向上の原理を説明する図である。
圆 12(c)]コントラスト向上の原理を説明する図である。
圆 13(a)]コントラスト向上の原理を説明する図である。
圆 13(b)]コントラスト向上の原理を説明する図である。
圆 14(a)]コントラスト向上の原理を説明する図である。
圆 14(b)]コントラスト向上の原理を説明する図である。
圆 14(c)]コントラスト向上の原理を説明する図である。
圆 15(a)]コントラスト向上の原理を説明する図である。
圆 15(b)]コントラスト向上の原理を説明する図である。
圆 16(a)]コントラスト向上の原理を説明する図である。
圆 16(b)]コントラスト向上の原理を説明する図である。
圆 17(a)]従来のインパルス型画像表示装置において、静止した背景上を物体が水 平に動くような映像を表示する際に、画面内の 1水平ライン上での時間経過に伴う輝 度変化の様子を示す図である。
圆 17(b)]図 17 (a)のような映像が表示された場合において、動く物体を注視した観 察者にとって、どのような明るさの分布に見えるかを示す図である。
圆 18(a)]—般的な従来のホールド型画像表示装置において、静止した背景上を物 体が水平方向に動くような映像を表示する際に、画面内の 1水平ライン上での時間 経過に伴う輝度変化の様子を示す図である。
圆 18(b)]図 18 (a)のような映像が表示された場合において、動く物体を注視した観 察者にとって、どのような明るさの分布に見えるかを示す図である。
圆 19]一般的な EL素子の概略断面図である。
[図 20(a)]従来の代表的な TFTを用いたアクティブマトリックス方式の EL表示素子の 概略図である。
[図 20(b)]図 20 (a)の点線部を拡大した図である。 [図 20(c)]図 20 (b)の A— A'の断面図である。
[図 20(d)]図 20 (b)の B— B'の断面図である。
圆 21]本発明の画像表示装置の実施形態における基本構成を示すブロック図である
[図 22]図 21のコントローラ LSIの実施形態 1を示すブロック図である。
圆 23]本発明の実施形態 1の画像表示装置における水平期間毎の画像信号の流れ を示す図である。
[図 24]図 23に示すような表示制御を繰り返すことによって、画面上の画像信号が書き 換えられて行く様子を示す図である。
圆 25]所定の表示パネルを使用した場合の入力画像信号における階調レベルの変 化を示す図である。
[図 26]図 25のように入力画像信号の階調レベルが変化する場合に、サブフレーム a 期間を前半サブフレームに、サブフレーム j8期間を後半サブフレームにそれぞれ割 り当てた場合の表示パネルにおける表示輝度の変化の様子を示す図である。
[図 27]図 25のように入力画像信号の階調レベルが変化する場合に、サブフレーム β 期間を前半サブフレームに、サブフレーム α期間を後半サブフレームにそれぞれ割 り当てた場合の表示パネルにおける表示輝度の変化の様子を示す図である。
圆 28]本実施形態 1における表示輝度値の目標設定を説明するための図である。
[図 29]CRTの有するガンマ輝度特性を前提に作成された従来の画像信号を想定す る階調レベルと表示輝度との関係を示すと共に、この画像信号に対して互換性を有 する従来のホールド型画像表示パネルの画像信号の階調レベルと表示輝度との関 係を示す図である。
[図 30]本実施形態 1の画像表示装置において、式 2の関係を満たす入力画像信号 の階調レベルと前半および後半サブフレーム期間において供給される階調レベルの 関係を示す図である。
圆 31(a)]黒挿入方式を採用したホールド型画像表示装置において、静止した背景 上を物体が水平に動くような映像を表示する際に、画面内の 1水平ライン上での時間 経過に伴う輝度変化の様子を示す図である。 圆 31(b)]図 31 (a)のような映像が表示された場合において、動く物体を注視した観 察者にとって、どのような明るさの分布に見えるかを示す図である。
圆 32(a)]—般的なホールド型表示装置において、上述したような映像が入力された 場合の画面上の 1水平ライン上での時間経過に伴う輝度変化の様子を示す図である
[図 32(b)]図 32 (a)のような映像が表示された場合において、動く物体を注視した観 察者にとって、どのような明るさの分布に見えるかを示す図である。
圆 33(a)]本実施形態 1の画像表示装置において、上述したような映像が入力された 場合の画面上の 1水平ライン上での時間経過に伴う輝度変化の様子を示す図である 圆 33(b)]図 33 (a)のように映像が表示された場合に、動く物体を注視した観察者に どのような明るさの分布に見えるかを示す図である。
圆 34]第 2のパネルとして、 EL表示素子を用いた場合の配置を説明する図である。 圆 35]本発明の複合型表示素子において 2枚の表示素子のうち、実施形態 1で説明 する 1フレームを複数サブフレーム期間に分けた表示素子を 1枚だけ用いたときと、 従来のホールド型表示素子の動きボケを比較する図である。
圆 36]本発明の複合型表示素子において 2枚の表示素子のうち、実施形態 1で説明 する 1フレームを複数サブフレーム期間に分けた表示素子を 2枚とも用いたときと、従 来のホールド型表示素子と、実施形態 1で説明する表示素子を単体で用いた表示素 子との動きボケを比較する図である。
圆 37]光拡散層の配置を説明する図である。
[図 38]本発明の実施形態 1の画像表示装置において、表示パネルに供給される画 像信号の階調レベルを温度条件によって調整しない場合について、温度条件による 表示輝度の応答変化の差を示す図である。
[図 39]本発明の実施形態 1の画像表示装置において、表示パネルに供給される画 像信号の階調レベルを温度条件によって調整した場合について、温度条件による表 示輝度の応答変化を示す図である。
圆 40(a)]実施形態 2において、明、暗、明の順に画像を表示したときの EL素子の応 答速度を説明する図である。
圆 40(b)]実施形態 2において、明、暗、明の順に画像を表示したときの液晶素子の 光シャッターとしての応答速度を説明する図である。
圆 40(c)]実施形態 2において、液晶素子と EL素子を組み合わせたの場合に、明、暗
、明の順に画像を表示したときの応答速度を説明する図である。
圆 41(a)]実施形態 2の変形例を示す図であって、 EL素子の輝度変化を示す図であ る。
圆 41(b)]実施形態 2の変形例を示す図であって、暗から明の変化を先読みし入力波 形を点線に示したように余分に信号を 1フレーム分与えた場合の光シャッターとして の応答を示す図である。
圆 41(c)]実施形態 2の変形例を示す図であって、図 41 (a)の EL素子と液晶素子を 組み合わせた場合の輝度応答を示す図である。
圆 42(a)]実施形態 3の異なる画素サイズを説明する図である。
圆 42(b)]実施形態 3の異なる画素サイズを説明する図である。
圆 43]実施形態 3の階調輝度特性を示す図である。
[図 44]実施形態 4の複合型表示装置の概略断面図である。
圆 45(a)]実施形態 4の信号波形を説明する概略図である。
圆 45(b)]実施形態 4の信号波形を説明する概略図である。
圆 46]実施形態 4の信号波形を説明する図である。
[図 47]実施形態 4の第 1のパネルと第 2のパネルの画素のサイズの例である。
[図 48]実施形態 4の第 2パネルの画素を拡大する例である。
[図 49]本発明の液晶表示装置の駆動信号処理アルゴリズムを説明するための図であ る。
[図 50]本発明の液晶表示装置の駆動信号処理アルゴリズムを説明するための図であ る。
圆 51]本発明の液晶表示装置の駆動信号処理アルゴリズムを説明するための図であ る。
圆 52]本発明の液晶表示装置の駆動信号処理アルゴリズムを説明するための図であ る。
圆 53]本発明の液晶表示装置の駆動信号処理アルゴリズムを説明するための図であ る。
[図 54(a)]元画像信号による表示例を示す図である。
[図 54(b)]図 54 (a)に示す元画像信号をカラーフィルタを有するパネルで表示させた 場合の表示例を示す図である。
[図 54(c)]図 54 (a)に示す元画像信号をカラーフィルタを有しな ヽパネルで表示させ た場合の表示例を示す図である。
圆 55]本発明の液晶表示装置を備えたテレビジョン受信機の概略ブロック図である。
[図 56]図 55に示すテレビジョン受信機におけるチューナ部と液晶表示装置との関係 を示すブロック図である。
圆 57]図 55に示すテレビジョン受信機の分解斜視図である。
[図 58] (a)〜 (f)に示す波形は、チャージシェアリング方式の黒挿入を行う液晶表示 パネルにおいて得られるものである。（a)は、アナログ電圧信号を示す波形図である 。（b)はチャージシ ア制御信号を示す波形図である。（c)はデータ信号を示す波形 図である。（d)はゲートライン GLjに印加される走査信号 G (j)を示す波形図である。 ( e)はゲートライン Gj + 1に印加される走査信号 G (j + 1)を示す波形図である。 (f)は 画素の輝度を示す波形図である。
[図 59]チャージシェアリング方式の黒挿入を行う液晶表示パネルを、その表示部の等 価回路と共に示すブロック図である。
[図 60]図 59に示すソースドライバの構成を示すブロック図である。
[図 61]図 60に示すソースドライバの出力部を示す回路図である。
[図 62(a)]図 59に示すゲートドライバの構成を示すブロック図である。
[図 62(b)]図 62 (a)のゲートドライバ用 ICチップの構成を示すブロック図である。
[図 63] (a)はゲートスタートパルス信号 GSPを示す波形図である。 (b)はゲートクロッ ク信号 GCKを示す波形図である。（c)はシフトレジスタの初段の出力信号 Q1を示す 波形図である。 (d)は先頭のゲートドライバ用 ICチップ 7411に与えられるゲートドライ バ出力制御信号 GOE1を示す波形図である。 (e)はゲートライン GL1に印加される 走査信号 G (l)を示す波形図である。（f)はゲートライン GL2に印加される走査信号 G (2)を示す波形図である。
[図 64]各画素形成部における TFTのゲート'ドレイン間に存在する寄生容量を示す 図である。
[図 65] (a)はゲートライン GLjに印加される走査信号 G (j)の電圧であるゲート電圧 Vg (j)を示す波形図であり、 (b)は画素形成部における画素電極 Epの電圧 (画素電圧） Vdを示す波形図である。
[図 66]輝度の高 、画素を表示する場合の画素電圧（高輝度画素電圧) Vd (B)の電 圧波形 Wd (B)と、輝度の低 ヽ画素を表示する場合の画素電圧 (低輝度画素電圧) V d (D)の電圧波形 Wd (D)と、高輝度画素電圧 Vd (B)を与えるためのデータ信号の 電圧 (高輝度ソース電圧) Vs (B)の電圧波形 Ws (B)と、低輝度画素電圧 Vd (D)を 与えるためのデータ信号の電圧 (低輝度ソース電圧) Vs (D)の電圧波形 Ws (D)と、 を示す波形図である。
[図 67]黒電圧としてのチャージシェア電圧 Vcshの書き込みに基づく表示パターン D patに相当する影のパターン Spatを示す図である。
[図 68]ソースドライバの出力部の図 61とは異なる、他の構成を示す回路図である。
[図 69]ソースドライバの出力部の図 61とは異なる、さらに他の構成を示す回路図であ る。
[図 70] (a)〜 (f)は、 2H反転駆動の液晶表示パネルにおける各信号の波形図である 。 （a)はアナログ電圧信号を示す波形図である。 (b)はチャージシェア制御信号を示 す波形図である。（c)はデータ信号を示す波形図である。（d)はゲートライン GLjに印 加される走査信号 G (j)を示す波形図である。 (e)はゲートライン Gj + 1に印加される 走査信号 G (j + 1)を示す波形図である。 (f)は画素の輝度を示す波形図である。
[図 71(a)]2Hドット反転を模式的に示す図である。
圆 71(b)]2Hライン反転を模式的に示す図である。
[図 71(c)]4Hドット反転を模式的に示す図である。
[図 72] (a)〜 (f)は、 4H反転駆動の液晶表示パネルにおける各信号の波形図の他 の例である。（a)はアナログ電圧信号を示す波形図である。 (b)はチャージシェア制 御信号を示す波形図である。（C)はデータ信号を示す波形図である。 (d)はゲートラ イン GLjに印加される走査信号 G (j)を示す波形図である。 (e)はゲートライン Gj + 1 に印加される走査信号 G (j + 1)を示す波形図である。 (f)は画素の輝度を示す波形 図である。
符号の説明
1 画像表示素子
10 表示パネル
11a 表示素子
12 TFT基板
11 表示素子アレイ
12a 画素電極
12b TFT
13a〜13d, 13Da〜13Dd ソースドライバ
14a〜14d ゲートドライノ
20 温度センサ IC
21 ガンマ輝度特性設定スィッチ
30 フレームメモリ
40, 40A〜40F コントローラ LSI (表示制御手段）
41 ラインノ ッファ
41a シングルラインバッファ
42 タイミングコントローラ
43 フレームメモリデータセレクタ
44 第 1階調変換回路
45 第 2階調変換回路
46 出力データセレクタ
47 第 1マルチラインバッファ
48 第 2マルチラインバッファ
49 ノ ッファデータセレクタ 中間画像生成回路
階調レベル平均回路 階調変換ソースセレクタ 液晶表示装置
走査信号用配線
補助容量配線
TFT素子
データ信号用配線
ドレイン引き出し配線 補助容量形成用電極 層間絶縁膜
画素電極
透明基板
スリットパターン
a〜212f スリットの電気的接続部 カラーフィルタ基板
カラーフィルタ
突起
対向電極
ブラックマトリクス
垂直配向膜
液晶
透明層
平坦化膜
アクティブマトリクス基板 透明基板
透明電極
ホール注入層 253 ホール移動層
254 ELS
255 電子移動層
256 陰極
257 封止層
301 第 1筐体
301a 開口部
305 操作用回路
306 第 2筐体
308 支持用部材
500 YZC分離回路
501 ビデオクロマ回路
502 AZDコンバータ
503 液晶コントローラ
504 液晶パネル
505 バックライト駆動回路
506 ノ ックライ卜
507 マイコン
508 階調回路
600 チューナ部
601 液晶表示装置
700 液晶表示パネノレ（液晶表示素子)
702 表示制御回路 (表示駆動手段）
703 ソースドライバ (表示駆動手段）
704 ゲートドライバ (表示駆動手段）
T101 1フレーム期間
T201 前半サブフレーム期間
T202 後半サブフレーム期間 T301 第 1サブフレーム期間
T302 第 2サブフレーム期間
T303 第 3サブフレーム期間
発明を実施するための最良の形態
[0133] 一般的な液晶表示装置は、図 8に示すように、カラーフィルタおよび駆動用基板を 備えた液晶パネルに偏光板 A、 Bを貼り合せて構成される。ここでは MVA (Multidom ain Vertical Alignment)方式について説明する。
[0134] 偏光板 A、 Bは、図 9に示すように、偏光軸が直交しており、画素電極 208に閾値電 圧を印加した場合に液晶が傾いて配向する方向は、偏光板 A, Bの偏光軸と方位角 45度に設定してある。このとき、偏光板 Aを通った入射偏光が液晶層を通るときに、 偏光軸が回転するため、偏光板 Bから光が出射される。また、画素電極に閾値電圧 以下の電圧しか印加されない場合は、液晶は基板に対して垂直に配向しており、入 射偏光の偏向角が変化しないため、黒表示となる。 MVA方式はでは、電圧印加時 の液晶の倒れる方向を 4つに分割 (Multidomain)することによって、高視野角を実現 している。
[0135] し力しながら、 2枚偏光板構成の場合には、コントラストの向上に限界があった。そこ で、本願発明者らは、液晶表示パネル 2枚に対して、偏光板 3枚構成 (それぞれをク ロス-コルに設置）とすることで、正面 ·斜め方向ともにシャッター性能が向上すること を見出した。
[0136] コントラスト改善の原理について以下に説明する。
[0137] 具体的には、
(1)正面方向について
パネル内の偏光解消（CF等の散乱）により、クロス-コルの透過軸方向力 漏れ光 が発生していたが、上記の偏光板三枚構成にすることで、二枚目の偏光板の透過軸 方向漏れ光に対し、三枚目の偏光板吸収軸を一致させて漏れ光をカットすることが できることを見出した。
[0138] (2)斜め方向について
偏光板ニコル角 φの崩れに対し、漏れ光量変化が鈍感になること、すなわち、斜め 視角での-コル角 φの広がりに対して黒が浮きにくいことを見出した。
[0139] 以上のことから、液晶表示装置においてコントラストが大幅に向上することを見出し た。以下において、コントラスト向上の原理について、図 10 (a)〜図 16 (b)および表 1 を参照しながら以下に説明する。ここでは、二枚偏光板構成を構成（1)、三枚偏光板 構成を構成（2)として説明する。斜め方向のコントラスト向上は、本質的には偏光板 の構成が要因となっているため、ここでは液晶パネルを用いずに、偏光板のみによつ てモデルィ匕して説明して 、る。
[0140] 図 10 (a)は、構成（1)において、一枚の液晶表示パネルがある場合を想定しており 、二枚の偏光板 101a ' 101bがクロス-コルに配置された例を示し、図 10 (b)は、構 成（2)において、三枚の偏光板 101a' 101b ' 101cが互いにクロス-コルに配置され た例を示す図である。つまり、構成（2)では、液晶表示パネルが二枚である場合を想 定しているので、クロス-コルに配置されている偏光板は 2対となる。図 10 (c)は、対 向する偏光板 101aと偏光板 101bとをクロス-コルに配置し、それぞれの偏光板の 外側に偏光方向が同じ偏光板を重ね合わせた例を示す図である。なお、図 10 ( で は、四枚の偏光板の構成を示している力 クロス-コルの関係にある偏光板は 1枚の 液晶表示パネルを挟持する場合を想定して ヽる 1対となる。
[0141] 液晶表示パネルが黒表示をする場合の透過率を、液晶表示パネルの無い場合の 偏光板をクロス-コル配置したときの透過率すなわちクロス透過率としてモデルィ匕し 黒表示と呼ぶことにし、液晶表示パネルが白表示をする場合の透過率を、液晶表示 パネルの無い場合の偏光板をパラレル-コル配置したときの透過率すなわちパラレ ル透過率としてモデルィ匕し白表示と呼ぶことにしたとき、偏光板を正面からみたときの 透過スペクトルの波長と透過率の関係と、偏光板を斜めからみたときの透過スぺタト ルの波長と透過率の関係とを示した例力 図 11 (a)〜図 11 (d)に示すグラフである。 なお、上記モデルィ匕した透過率は偏光板をクロス-コル配置し液晶表示パネルを狭 持する方式の、白表示、黒表示の透過率の理想値にあたるものである。
[0142] 図 11 (a)は、偏光板を正面からみたときの透過スペクトルの波長とクロス透過率との 関係を、上記の構成（1)と構成（2)とで比較した場合のグラフである。このグラフから 、黒表示の正面での透過率特性は、構成（1)と構成（2)とは似た傾向にあることが分 かる。
[0143] 図 11 (b)は、偏光板を正面力もみたときの透過スペクトルの波長とパラレル透過率 の関係を、上記の構成（1)と構成 (2)とで比較した場合のグラフである。このグラフか ら、白表示の正面での透過率特性は、構成（1)と構成（2)とは似た傾向にあることが 分かる。
[0144] 図 11 (c)は、偏光板を斜め（方位角 45° —極角 60° )力もみたときの透過スぺタト ルの波長とクロス透過率の関係を、上記の構成（1)と構成 (2)とで比較した場合のグ ラフである。このグラフから、黒表示の斜めでの透過率特性は、構成（2)では、ほとん どの波長域で透過率がほぼ 0を示し、構成（1)では、ほとんどの波長域で若干の光の 透過が見られることが分かる。つまり、偏光板二枚構成では、黒表示時に斜め視野角 で光もれ (黒の締まりの悪化）が生じていることが分かり、逆に、偏光板三枚構成では 、黒表示時に斜め視野角で光もれ (黒の締まりの悪化）が抑えられていることが分か る。
[0145] 図 11 (d)は、偏光板を斜め（方位角 45° —極角 60° )力もみたときの透過スぺタト ルの波長とパラレル透過率の関係を、上記の構成（1)と構成 (2)とで比較した場合の グラフである。このグラフ力ゝら、白表示の斜めでの透過率特性は、構成（1)と構成（2) とで似た傾向にあることが分かる。
[0146] 以上のことから、白表示時では、図 11 (b)、図 11 (d)に示すように、偏光板の枚数、 すなわち偏光板の-コルクロス対の数による差はほとんどなぐ正面であっても斜め であってもほとんど同じ透過率特性を示すことが分かる。
[0147] し力しながら、黒表示時では、図 11 (c)に示すように、クロス-コル対が 1の構成（1) の場合では、斜め視野角で黒の締まりの悪ィ匕が生じ、クロス-コル対が 2の構成（2) の場合では、斜め視野角での黒の締まりの悪ィ匕を抑えていることが分かる。
[0148] 例えば、透過スペクトルの波長が 550nmのときの、正面、斜めのからみたときの透 過率の関係は、以下の表 1に示すようになる。
[0149] [表 1] 550nm
Figure imgf000035_0001
[0150] ここで、表 1において、パラレルとは、パラレル透過率を示し、白表示時の透過率を 示す。また、クロスとは、クロス透過率を示し、黒表示時の透過率を示す。従って、ノ ラレル ζクロスは、コントラストを示す。
[0151] 表 1から、構成（2)における正面のコントラスは、構成（1)に対して約 2倍となり、構 成（2)における斜めのコントラストは、構成（1)に対して約 22倍となり、斜めのコントラ ストが大幅に向上していることが分かる。
[0152] また、白表示時と黒表示時とにおける視野角特性について、図 12 (a)〜図 12 (c) を参照しながら以下に説明する。ここでは、偏光板に対する方位角が 45° で、透過 スペクトルの波長が 550nmの場合について説明する。
[0153] 図 12 (a)は、白表示時の極角と透過率との関係を示すグラフである。このグラフから
、構成（2)の方が構成（1)の場合よりも透過率が全体的に低くなつているが、この場 合の視野角特性 (パラレル視野角特性）は構成 (2)と構成（1)とでは似た傾向にある ことが分力ゝる。
[0154] 図 12 (b)は、黒表示時の極角と透過率との関係を示すグラフである。このグラフ力 、構成（2)の場合、斜め視野角（極角 ± 80° 付近)での透過率を抑えていることが分 かる。逆に、構成（1)の場合、斜め視野角での透過率が上がっていることが分かる。 つまり、構成（1)の方が、構成（2)の場合に比べて、斜め視野角における黒の締まり の悪ィ匕が顕著であることを示して 、る。
[0155] 図 12 (c)は、極角とコントラストとの関係を示したグラフである。このグラフから、構成
(2)の方が構成（1)の場合よりもコントラストが格段によくなつて!、ることが分かる。な お、図 12 (c)の構成 2の 0度付近が平坦となっているのは、黒の透過率が小さいため 桁落ちして計算が出来ないためであり、実際は滑らかな曲線となる。
[0156] 次に、偏光板ニコル角 φの崩れに対し、漏れ光量変化が鈍感になること、すなわち 、斜め視角での-コル角 φの広がりに対して黒の締まりの悪ィ匕が生じにくくなることに ついて、図 13 (a) (b)を参照しながら以下に説明する。ここで、偏光板-コル角 φと は、図 13 (a)に示すように、対向する偏光板の偏光軸同士がねじれの関係にある状 態での角度をいう。図 13 (a)は偏光板をクロスニコル配置したものを斜視したもので あり、ニコル角 φが 90° 力 変化している。（上記-コル角の崩れに対応）
図 13 (b)は、ニコル角 φとクロス透過率との関係を示すグラフである。理想的な偏 光子（パラレル-コル透過率 50%、クロス-コル透過率 0%)を用いて計算して 、る。 このグラフから、黒表示時において、ニコル角 φの変化に対する透過率の変化の度 合いは、構成（2)の方が構成（1)の場合よりも少ないことが分かる。つまり、偏光板三 枚構成の方が、偏光板二枚構成よりも-コル角 Φの変化の影響を受け難いことが分 かる。
[0157] 次に、偏光板の厚み依存性について、図 14 (a)〜図 14 (c)を参照しながら以下に 説明する。ここでは、偏光板の厚み調整は、図 10 (c)に示すように、 1対のクロスニコ ル配置された偏光板に対して、 1枚ずつ同じ偏光軸の偏光板を重ね合わせた構成 ( 3)のようにすることで行う。図 10 (c)では、 1対のクロス-コル配置された偏光板 101a • 101bのそれぞれに対して、同じ偏光方向の偏光軸を有する偏光板 101a' 101bを それぞれ重ね合わせて例を示している。この場合、 1対のクロス-コル配置された偏 光板二枚の他に、二枚の偏光板を有した構成となっているので、クロス一対一 2とす る。同様に、重ね合わせる偏光板が増えれば、クロス一対— 3、—4、…とする。
[0158] 図 14 (a)は、黒表示時において、 1対のクロス-コル配置された偏光板の偏光板厚 みと透過率 (クロス透過率）との関係を示すグラフである。なお、このグラフには、比較 のために、 2対のクロス-コル配置された偏光板を有する場合の透過率を示して 、る
[0159] 図 14 (b)は、白表示時において、 1対のクロス-コルに配置された偏光板の厚みと 透過率 (パラレル透過率）との関係を示すグラフである。なお、このグラフには、比較 のために、 2対のクロス-コル配置された偏光板を有する場合の透過率を示して 、る
[0160] 図 14 (a)に示すグラフから、偏光板を重ね合わせれば、黒表示時の透過率を小さく することができることが分かるが、図 14 (b)に示すグラフから、偏光板を重ね合わせれ ば、白表示時の透過率が小さくなることが分かる。つまり、黒表示時の黒の締まりの悪 化を抑えるために、偏光板を重ねただけでは、白表示時の透過率が低下することに なる。
[0161] また、 1対のクロス-コルに配置された偏光板の厚みとコントラストとの関係を示すグ ラフは、図 14 (c)に示すようになる。なお、このグラフには、比較のために、 2対のクロ スニコル配置された偏光板を有する場合のコントラストを示している。
[0162] 以上、図 14 (a)〜図 14 (c)に示すグラフから、 2対のクロス-コル配置された偏光板 の構成であれば、黒表示時の黒の締まりの悪ィ匕を抑え、且つ白表示時の透過率の 低下を防ぐことができることが分かる。しかも、 2対のクロス-コル配置された偏光板は 、合計 3枚の偏光板からなっているので、液晶表示装置全体の厚みを厚くすることも なぐさらに、コントラストも大幅に向上できることが分かる。
[0163] クロス-コル透過率の視野角特性を具体的に示したものとして、図 15 (a) (b)がある 。図 15 (a)は、構成（1)の場合、すなわち、クロス-コル一対の偏光板 2枚構成のクロ スニコル視野角特性を示す図であり、図 15 (b)は、構成（2)の場合、すなわちクロス ニコル二対の偏光板 3枚構成のクロス-コル視野角特性を示す図である。
[0164] 図 15 (a) (b)に示す図から、クロス-コル二対の構成では、黒の締まりの悪化（黒表 示時の透過率の上昇に相当）がほとんど見られないことがわかる。（特に 45° 、 135 ° 、 225° 、 315° 方向）
また、コントラスト視野角特性 (パラレル Zクロス輝度）を具体的に示したものとして、 図 16 (a) (b)がある。図 16 (a)は、構成（1)の場合、すなわち、クロス-コル一対の偏 光板 2枚構成のコントラスト視野角特性を示す図であり、図 16 (b)は、構成（2)の場 合、すなわちクロス-コル二対の偏光板 3枚構成のコントラスト視野角特性を示す図 である。
[0165] 図 16 (a) (b)に示す図から、クロス-コル二対の構成では、クロス-コル一対の構成 よりもコントラストが向上していることが分かる。
[0166] ここで、上述したコントラスト向上の原理を利用した液晶表示装置について、図 1〜 図 9を参照しながら以下に説明する。
ここでは簡単のため、 2枚の液晶パネルを用いた場合について説明する。 [0167] 図 1は、本実施の形態に係る液晶表示装置 100の概略断面を示す図である。
[0168] 上記液晶表示装置 100は、図 1に示すように、第 1のパネルと第 2のパネルと偏光 板 A、 B、 Cを交互に貼り合せて構成されている。
[0169] 図 2は、図 1に示す液晶表示装置 100における偏光板と液晶パネルと配置を示した 図である。図 2では、偏光板 Aと B、偏光板 Bと Cはそれぞれ偏光軸が直交して構成さ れる。すなわち、偏光板 Aと B、偏光板 Bと Cは、それぞれクロス-コルに配置されて いる。
[0170] 第 1のパネルおよび第 2のパネルは、それぞれ 1対の透明基板 (カラーフィルタ基板 220とアクティブマトリクス基板 230)間に液晶を封入してなり、電気的に液晶の配向 を変化させることによって、光源から偏光板 Aに入射した偏光を約 90度回転させる状 態と、偏光を回転させない状態と、その中間状態とを任意に変化させる手段を備える
[0171] また、第 1のパネルおよび第 2のパネルは、それぞれカラーフィルタを備え、複数の 画素により画像を表示できる機能を有している。このような機能を有する表示方式は 、 TN (TwistedNematic)方式、 VA (VerticalAlignment)方式、 IPS (InPlainSwitching) 方式、 FFS方式 (FringeFieldSwitching)方式またはそれぞれの組み合わせによ る方法がある力 単独でも高いコントラストを有する VA方式が適しており、ここでは M VA(MultidomainVerticalAlignment)方式を用いて説明するが、 IPS方式、 FFS方式 もノーマリブラック方式であるため、十分な効果がある。駆動方式は TFT(ThinFilmTr ansistor)によるアクティブマトリックス駆動を用いる。 MVAの製造方法についての詳 細は、特開平 2001— 83523などに開示されている。
[0172] 上記液晶表示装置 100における第 1および第 2のパネルは、同じ構造であり、上述 のように、それぞれ互いに対向するカラーフィルタ基板 220とアクティブマトリクス基板 230とを有し、プラスチックビーズや、カラーフィルタ基板 220上などに設けた柱状榭 脂構造物をスぺーサ（図示せず)として用い基板間隔を一定に保持した構造となって いる。 1対の基板 (カラーフィルタ基板 220とアクティブマトリクス基板 230)間に液晶 を封入し、各基板の液晶に接する表面には垂直配向膜 225が形成されている。液晶 は、負の誘電率異方性を有するネマチック液晶を使用する。 [0173] カラーフィルタ基板 220は、透明基板 210上にカラーフィルタ 221、ブラックマトリク ス 224等が形成されたものである。液晶の配向方向を規定する配向制御用の突起 2 22が形成されている。
[0174] アクティブマトリクス基板 230は、図 3に示すように、透明基板 210上に、 TFT素子 2 03、画素電極 208等が形成され、さらに、液晶の配向方向を規定する配向制御用ス リットパターン 211を有する。図 3に示した配向規制用の突起 222や表示品位を低下 させる不要光を遮光するためのブラックマトリックス 224はカラーフィルタ基板 220に 形成したパターンをアクティブマトリックス基板 230に投影した図である。画素電極 20 8に閾値以上の電圧が印加された場合、液晶分子は突起 222およびスリットパターン 211に対して垂直な方向に倒れる。本実施の形態では、偏光板の偏光軸に対して方 位角 45度方向に液晶が配向するように、突起 222およびスリットパターン 211を形成 している。
[0175] 以上のように、第 1のパネルと第 2のパネルとは、それぞれのカラーフィルタ 221の 赤 (R)緑 (G)青 (B)の画素がそれぞれ鉛直方向から見た位置が一致するように構成 されている。具体的には、第 1のパネルの R画素は、第 2のパネルの R画素に、第 1の ノ《ネルの G画素は第 2のパネルの G画素に、第 1のパネルの B画素は、第 2のパネル の B画素に、それぞれ鉛直方向から見た位置が一致するように構成されている。
[0176] 上記構成の液晶表示装置 100の駆動システムの概略を、図 4に示す。
[0177] 上記駆動システムは、液晶表示装置 100に映像を表示するために必要な表示コン トローラを有している。
[0178] その結果液晶パネルは入力信号に基づ 、た適切な画像データを出力する。
[0179] 上記表示コントローラは、第 1のパネル、第 2のパネルを所定の信号でそれぞれ駆 動する第 1、第 2のパネル駆動回路（1) (2)を有する。さらに、第 1、第 2のパネル駆動 回路（1) (2)に、映像ソース信号分配する信号分配回路部を有している。
[0180] ここで、入力信号とは、 TV受信機、 VTR、 DVDなど力もの映像信号だけではなく、 これらの信号を処理した信号も表して 、る。
[0181] 従って、表示コントローラは、液晶表示装置 100に適切な画像を表示できるように信 号を各パネルに送るようになって 、る。 [0182] 上記表示コントローラは、与えられた映像信号力 パネルに適切な電気信号を送る ための装置であり、ドライバ、回路基板、パネル駆動回路などで構成される。
[0183] 上記の第 1、第 2のパネルと、それぞれのパネル駆動回路との接続関係を、図 5に 示す。図 5では、偏光板を省略している。
[0184] 上記第 1のパネル駆動回路（1)は、ドライバ (TCP) (1)を介して第 1のパネルの回 路基板（1)に設けられた端子（1)に接続されている。すなわち、第 1のパネルにドライ ノ (TCP) (1)を接続し、回路基板（1)で連結し、パネル駆動回路（1)に接続している
[0185] なお、第 2のパネルにおける第 2のパネル駆動回路（2)の接続も上記の第 1のパネ ルと同じであるので、その説明を省略する。
[0186] 次に、上記構成の液晶表示装置 100の動作について説明する。
[0187] 上記第 1のパネルの画素は、表示信号に基づいて駆動され、該第 1のパネルの画 素とパネルの鉛直方向から見た位置が一致する対応する第 2のパネルの画素は、第 1のパネルに対応して駆動される。偏光板 Aと第 1のパネルと偏光板 Bとで構成される 部分 (構成部 1)が透過状態の場合は、偏光板 Bと第 2のパネルと偏光板 Cにより構成 される部分 (構成部 2)も透過状態となり、構成部 1が非透過状態の時は構成部 2も非 透過状態となるよう駆動される。
[0188] 第 1、第 2のパネルには同一の画像信号を入力しても良いし、第 1、第 2のパネルに 互 ヽに連関した別々の信号を入力しても良 、。
[0189] ここで、上記アクティブマトリクス基板 230およびカラーフィルタ基板 220の製造方 法について説明する。
[0190] はじめに、アクティブマトリクス基板 230の製造方法にっ 、て説明する。
[0191] まず、透明基板 10上に、図 3に示すように、走査信号用配線 (ゲート配線、ゲートラ イン、ゲート電圧ラインまたはゲートバスライン) 201と補助容量配線 202とを形成する ためにスパッタリングにより Ti/Al/Ti積層膜などの金属を成膜し、フォトリソグラフィー 法によりレジストパターンを形成、塩素系ガスなどのエッチングガスを用いてドライエツ チングし、レジストを剥離する。これにより、透明基板 210上に、走査信号用配線 201 と補助容量配線 202とが同時に形成される。 [0192] その後、窒化シリコン（SiNx)など力もなるゲート絶縁膜、アモルファスシリコン等か らなる活性半導体層、リンなどをドープしたアモルファスシリコン等力もなる低抵抗半 導体層を CVDにて成膜、その後、データ信号用配線 (ソース配線、ソースライン、ソ ース電圧ラインまたはソースバスライン） 204、ドレイン引き出し配線 205、補助容量 形成用電極 206を形成するためにスパッタリングにより AlZTiなどの金属を成膜し、 フォトリソグラフィ一法によりレジストパターンを形成、塩素系ガスなどのエッチングガ スを用いてドライエッチングし、レジストを剥離する。これにより、データ信号用配線 20 4、ドレイン引き出し配線 205、補助容量形成用電極 206が同時に形成される。
[0193] なお、補助容量は補助容量配線 202と補助容量形成用電極 206の間に約 4000 Aのゲート絶縁膜をはさんで形成されて 、る。
[0194] その後、ソースドレイン分離のために低抵抗半導体層を塩素ガスなどを用いてドラ ィエッチングし TFT素子 203を形成する。
[0195] 次に、アクリル系感光性榭脂など力もなる層間絶縁膜 207をスピンコートにより塗布 し、ドレイン引き出し配線 205と画素電極 208を電気的にコンタクトするためのコンタ タトホール（図示せず)をフォトリソグラフィ—法で形成する。層間絶縁膜 207の膜厚 は、約 3 mである。
[0196] さらに、画素電極 208、および垂直配向膜（図示せず)をこの順に形成して構成さ れる。
[0197] なお、本実施形態は、上述したように、 MVA型液晶表示装置であり、 ITOなどから なる画素電極 208にスリットパターン 211が設けられている。具体的には、スパッタリ ングにより成膜し、フォトリソグラフィ一法によりレジストパターンを形成、塩化第二鉄な どのエッチング液によりエッチングし、図 3に示すような画素電極パターンを得る。
[0198] 以上により、アクティブマトリクス基板 230を得る。
[0199] なお、図 3に示す符号 212a, 212b, 212c, 212d, 212e, 212fは、画素電極 208 に形成されたスリットの電気的接続部を示す。このスリットにおける電気的接続部分で は配向が乱れ配向異常が発生する。ただし、スリット 212a〜212dについては、配向 異常に加えて、ゲート配線に供給される電圧が、 TFT素子 203をオン状態に動作さ せるために供給されるプラス電位が印加される時間が通常 秒オーダーであり、 TF T素子 203をオフ状態に動作させるために供給されるマイナス電位が印加される時 間が通常 m秒オーダーであるため、マイナス電位が印加される時間が支配的である 。このため、スリット 212a〜212dをゲート配線上に位置させるとゲートマイナス DC印 加成分により液晶中に含まれる不純物イオンが集まるため、表示ムラとして視認され る場合がある。よって、スリット 212a〜212dはゲート配線と平面的に重ならない領域 に設ける必要があるため、図 3に示すように、ブラックマトリクス 224で隠すほうが望ま しい。
[0200] 続、て、カラーフィルタ基板 220の製造方法にっ 、て説明する。
[0201] 上記カラーフィルタ基板 220は、透明基板 210上に、 3原色 (赤、緑、青）のカラーフ ィルタ 221およびブラックマトリクス（BM) 224などからなるカラーフィルタ層、対向電 極 223、垂直配向膜 225、および配向制御用の突起 222を有する。
[0202] まず、透明基板 210上に、スピンコートによりカーボンの微粒子を分散したネガ型の アクリル系感光性榭脂液を塗布した後、乾燥を行い、黒色感光性榭脂層を形成する 。続いて、フォトマスクを介して黒色感光性榭脂層を露光した後、現像を行って、ブラ ックマトリクス (BM) 224を形成する。このとき第 1着色層（例えば赤色層）、第 2着色 層（例えば緑色層）、および第 3着色層（例えば青色層）が形成される領域に、それぞ れ第 1着色層用の開口部、第 2着色層用の開口部、第 3着色層用の開口部 (それぞ れの開口部は各画素電極に対応）が形成されるように BMを形成する。より具体的に は、図 3に示すように、画素電極 208に形成されたスリット 212a〜212fにおける電気 的接続部分のスリット 212a〜212dに生じる配向異常領域を遮光する BMパターンを 島状に形成し、また、 TFT素子 203に外光が入射することにより光励起されるリーク 電流の増加を防ぐために TFT素子 203上に遮光部（BM)を形成する。
[0203] 次に、スピンコートにより顔料を分散したネガ型のアクリル系感光性榭脂液を塗布し た後、乾燥を行い、フォトマスクを用いて露光および現像を行い赤色層を形成する。
[0204] その後、第 2色層用（例えば緑色層）、および第 3色層用（例えば青色層）について も同様に形成し、カラーフィルタ 221が完成する。
[0205] さらに、 ITOなどの透明電極力もなる対向電極 223をスパッタリングにより形成し、そ の後、スピンコートによりポジ型のフエノールノボラック系感光性榭脂液を塗布した後 、乾燥を行い、フォトマスクを用いて露光および現像を行い垂直配向制御用の突起 2 22を形成する。さらに、液晶パネルのセルギャップを規定するための柱状スぺーサ（ 図示せず)を、アクリル系感光性榭脂液を塗布しフォトマスクで露光、現像、硬化して 形成する。
[0206] 以上により、カラーフィルタ基板 220が形成される。
[0207] また、本実施形態では榭脂からなる BMの場合を示した力 金属からなる BMでも 構わない。また、 3原色の着色層は、赤、緑、青、に限られることはなぐシアン、マゼ ンタ、イェローなどの着色層があってもよぐまたホワイト層が含まれていても良い。
[0208] 上述のように製造されたカラーフィルタ基板 220とアクティブマトリクス基板 230とで 液晶パネル (第 1のパネル、第 2のパネル）を製造する方法について以下に説明する
[0209] まず、上記カラーフィルタ基板 220およびアクティブマトリクス基板 230の、液晶と接 する面に、垂直配向膜 225を形成する。具体的には、配向膜塗布前に脱ガス処理と して焼成を行いその後、基板洗浄、配向膜塗布を行う。配向膜塗布後には配向膜焼 成を行う。配向膜塗布後洗浄を行った後、脱ガス処理としてさらに焼成を行う。垂直 配向膜 225は液晶 226の配向方向を規定する。
[0210] 次に、アクティブマトリクス基板 230とカラーフィルタ基板 220との間に液晶を封入す る方法について説明する。
[0211] 液晶の封入方法については、たとえば熱硬化型シール榭脂を基板周辺に一部液 晶注入のため注入口を設け、真空で注入口を液晶に浸し、大気開放することによつ て液晶を注入し、その後 UV硬化榭脂などで注入口を封止する、真空注入法などの 方法で行ってもよい。しかしながら、垂直配向の液晶パネルでは、水平配向パネルに 比べ注入時間が非常に長くなる欠点がある。ここでは液晶滴下貼り合せ法による説 明を行う。
[0212] アクティブマトリクス基板側の周囲に UV硬化型シール榭脂を塗布し、カラーフィル タ基板に滴下法により液晶の滴下を行う。液晶滴下法により液晶によって所望のセル ギャップとなるよう最適な液晶量をシールの内側部分に規則的に滴下する。
[0213] さらに、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とァク ティブマトリクス基板を貼合せるため、貼り合わせ装置内の雰囲気を lPaまで減圧を 行い、この減圧下において基板の貼合せを行った後、雰囲気を大気圧にしてシール 部分が押しつぶされ、所望のシール部のギャップが得られる。
[0214] 次に、シール部分の所望のセルギャップを得た構造体にっ 、て、 UV硬化装置に て UV照射を行いシール榭脂の仮硬化を行う。さらに、シール榭脂の最終硬化を行う 為にベータを行う。この時点でシール榭脂の内側に液晶が行き渡り液晶がセル内に 充填された状態に至る。ベータ完了後に構造体を液晶パネル単位に分断することで 液晶パネルが完成する。
[0215] 本実施の形態では、第 1のパネルも第 2のパネルも同一のプロセスで製造される。
[0216] 続いて、上述の製造方法により製造された第 1のパネルと第 2のパネルとの実装方 法について説明する。
[0217] ここでは、第 1のパネルおよび第 2のパネルを洗浄後、それぞれのパネルに偏光板 を貼り付ける。具体的には、図 4に示すように、第 1のパネルの表面および裏面にそ れぞれ偏光板 Aおよび Bを貼り付ける。また、第 2のパネルの裏面に偏光板 Cを貼り 付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。
[0218] 次に、ドライバ (液晶駆動用 LSI)を接続する。ここでは、ドライバの TCP (TapeCaree rPackage)方式による接続にっ 、て説明する。
[0219] 例えば、図 5に示すように、第 1のパネルの端子部（1)に ACF (ArisotoropiCondukti veFilm)を仮圧着後、ドライバが乗せられた TCP (1)を、キャリアテープ力も打ち抜き 、パネル端子電極に位置合せし、加熱、本圧着する。その後、ドライバ TCP (1)同士 を連結するための回路基板（1)と TCP (1)の入力端子（1)を ACFで接続する。
[0220] 次に、 2枚のパネルを貼り合せる。偏光板 Bは両面に粘着層を供えて 、る。第 2のパ ネルの表面を洗浄し、第 1のパネルに貼り付けられた偏光板 Bの粘着層のラミネート をはがし、精密に位置合せし、第 1のパネルおよび第 2のパネルを貼り合せる。このと き、パネルと粘着層の間に気泡が残る場合があるので、真空下で貼り合せることが望 ましい。
[0221] また、別の貼り合せ方法としては、常温またはパネルの耐熱温度以下で硬化する接 着剤たとえばエポキシ接着剤などをパネルの周辺部に塗布し、プラスチックスぺーサ を散布し、たとえばフッ素油などを封入しても良い。光学的に等方性で、ガラス基板と 同程度の屈折率を持ち、液晶と同程度の安定性な液体が望ましい。
[0222] なお、本実施形態では、図 4および図 5に記載されているように、第 1のパネルの端 子面と第 2のパネルの端子面が同じ位置にあるような場合にも適用できる。また、パネ ルに対する端子の方向や貼り合せ方法は特に限定するものではない。たとえば接着 によらず機械的な固定方法でもよい。
[0223] なお、内側のガラスの厚みによる視差を減らすため、 2枚のパネルの対面する内側 の基板をなるベく薄くするほうが良い。
[0224] ガラス基板を用いた場合、初めから、薄い基板を用いることができる。可能な基板の 厚みについては、製造ラインや液晶パネルの大きさなどによって変わる力 0. 4mm のガラスを内側の基板として用いることができる。
[0225] また、ガラスを研磨やエッチングする方法もある。ガラスのエッチング方法につ！ヽて は公知の技術 (特許 3524540号、特許 3523239号等の公報）があるが、たとえば 1 5%フッ酸水溶液などの化学加工液を使う。端子面等のエッチングをしたくな 、部分 は、耐酸性の保護材で皮膜し、前記化学加工液に浸しガラスをエッチングしたあと、 保護材を除去する。エッチングによりガラスは 0. lmn！〜 0. 4mm程度まで薄くする。 2枚のパネルを貼り合せた後、バックライトと呼ばれる照明装置と一体ィ匕することで、 液晶表示装置 100となる。
[0226] ここで、本願発明に好適な照明装置の具体例について、以下に説明する。但し、本 発明は、以下にあげる照明装置の形態に限られるものではなく適宜変更可能である
[0227] 本発明の液晶表示装置 100のバックライトに、その表示原理により、従来のパネル より多くの光の量を提供する能力が求められる。し力も、波長領域でも短波長の吸収 力 り顕著になるので照明装置側にはより波長の短い青い光源を用いる必要性があ る。これらの条件を満たす照明装置の一例を図 6に示す。
[0228] 本発明における液晶表示装置 100では、従来と同様の輝度を出すために、今回は 熱陰極ランプを使用する。熱陰極ランプは、一般的仕様で用いられている冷陰極ラ ンプより光の量が 6倍程度出力できることを特徴とする。 [0229] 標準的液晶表示装置として対角 37インチ WXGAを例にあげると、外径 φ 15mm のランプ 18本をアルミニウムで出来たハウジングの上に配置する。本ハウジングには ランプ力 背面方向に出射された光を効率よく利用するために、発泡榭脂を用いた 白色反射シートを配置する。本ランプの駆動電源は該ハウジングの背面に配置され 、家庭用電源から供給される電力でランプの駆動を行う。
[0230] 次に、本ノヽウジングにランプを複数並べる直下型バックライトにおいてランプィメー ジを消すために乳白色の榭脂板が必要になる。今回は 2mm厚の、吸湿反り及び熱 変形に強いポリカーボネイトをベースにした板部材をランプ上のハウジングに配置し 、さらにその上面に所定の光学効果を得るための光学シート類、具体的には今回は 下から拡散シート、レンズシート、レンズシート、偏光反射シートを配置する。本仕様 により一般的な、冷陰極ランプ φ 4mmの 18灯、拡散シート 2枚と偏光反射シートの 仕様に対して 10倍程度のバックライト輝度を得ることが可能になる。それにより、本発 明の 37インチの液晶表示装置は、 400cdZm2程度の輝度を得ることが可能となる。
[0231] ただし、本バックライトの発熱量は従来のものの 5倍にいたるためバックシャーシの 背面には空気への放熱を促すフィンと、空気の流れを強制的に行うファンを設置する
[0232] 本照明装置の機構部材は、モジュール全体の主要機構部材をかねて 、て、本バッ クライトに前記実装済みパネルを配置し、パネル駆動回路や信号分配器を備えた液 晶表示用コントローラ、光源用電源、場合によっては家庭用一般電源を取り付け、液 晶モジュールが完成する。本バックライトに前記実装済みパネルを配置し、パネルを 押える枠体を設置することで本発明の液晶表示装置となる。
[0233] 本実施の形態では、熱陰極管を用いた直下方式の照明装置を示したが、用途の応 じて、投射方式やエッジライト方式でも良ぐ光源は冷陰極管或いは LED、 OEL、電 子線蛍光管などを用いてもよく、光学シートなどの組み合わせにお 、ても適宜選択 することが可能である。
[0234] さらに、他の実施形態として、液晶の垂直配向液晶分子の配向方向を制御する方 法として、以上に説明した実施形態ではアクティブマトリクス基板の画素電極にスリツ トを設けカラーフィルタ基板側に配向制御用の突起を設けたが、それらが逆の場合 でもよぐまた、両基板の電極にスリットを持たせた構造や、両基板の電極表面に配 向制御用の突起を設けた MVA型液晶パネルであっても構わない。
[0235] カロえて、上記 MVA型ではなぐ一対の配向膜によって規定されるプレチルト方向（ 配向処理方向）が互いに直交する垂直配向膜を用いる方法でも良い。また、液晶分 子がツイスト配向となる VAモードであってもよぐ VATN (Vertical Alignment T wisted Nematic)モードと呼ばれることもある。 VATN方式は、配向制御用突起の 部分での光漏れによるコントラストの低下が無 、ことから、本願発明にお 、てはより好 ましい。プレチルトは、光配向等により形成される。
[0236] ここで、上記構成の液晶表示装置 100の表示コントローラにおける駆動方法の具体 例について、図 7を参照しなが以下に説明する。ここでは、入力 8bit (256階調）、液 晶ドライバ 8bitの場合にっ 、て説明する。
[0237] 表示コントローラ部のパネル駆動回路（1)において、入力信号（映像ソース）に対し
、 y変換、オーバーシュートなどの駆動信号処理を行って第一のパネルのソースドラ ィバ (ソース駆動手段）に対し 8bit階調データを出力する。
[0238] 一方、パネル駆動回路（2)において、 γ変換、オーバーシュートなどの信号処理を 行って第 2のパネルのソースドライバ (ソース駆動手段）に対し 8bit階調データを出力 する。
[0239] 第 1のパネル、第 2のパネルおよびその結果出力される出力画像は 8bitとなり、入 力信号に対し 1対 1に対応し、入力画像に忠実な画像となる。
[0240] 上記の説明では、 2枚の液晶表示パネルを重ね合わせた場合について説明したが
、これに限定されるものではなぐ図 1に示す第 2のパネルに、液晶表示パネル以外 に、同じホールド型の表示パネルとして、 EL(electro luminescence)素子を用いた EL 表示パネルを使用してもょ 、。
[0241] ここでは、 EL表示パネルとして、有機 EL表示パネルを使用した例にっ 、て説明す る。有機 EL部材としてはポリビフエ-レンなどが用いられ、正負のキャリアを注入し再 結合する際に発光する。図 19に EL素子の概略断面図を示す。ガラスなどの透明基 板 250に形成された ITOなどの透明電極（陽極) 251と素子を保護する封止層 257 で覆われた陰極 256に電圧を印加すると、ホール注入層 252ホール移動層 253、電 子移動層 255から正負キャリアが EL層 254注入され、キャリアが再結合する際に発 光し、透明基板から光が出射される。また、図 19と光の出射方向と電極構成が逆転 させた構造の場合もある。それぞれの層の適切な材料'製造方法は特開平 8— 2346 83等に開示されており、現在も長寿命化や発光効率の改善を目指した材料が発表 されている。
[0242] 有機 EL素子を用いた EL表示パネルは、アクティブマトリックス駆動素子として TFT を用いることが一般的であるが、電圧制御で表示制御をする液晶表示パネルとは異 なり、電流制御で表示制御を行う方がよい。この場合の TFTを用いた有機 EL素子は 特開平 8 - 234683等に開示されて 、る。
[0243] 図 20 (a)に特開平 8— 234683に記載されている能動マトリックス 4端子 TFT—EL デバイスの概略図を示す。図 20 (a)の点線部の拡大した図を図 20 (b)に示す。図 20 (c)、図 20 (d)はそれぞれ図 20 (b)の A— A'、 B— B'の断面図である。各画素の素 子は 2つの TFTと蓄積容量 CSと EL素子とを含む。 4端子方式の主な特徴は EL励 起信号からのアドレッシング信号を分離するところにある。
[0244] EL素子は、ゲートバスラインカ アドレス TFT1 (T1)をオンする電圧を印加するこ とにより選択され、ソースバスラインカも供給された電荷を記憶コンデンサ Csに留める とともに TFT2 (T2)をオンする。 TFT1 (T1)がオフされた後も、記憶コンデンサ Csに 保持された電荷が電力 TFT(T2)に流れる電流を制御する。この回路は、 EL素子に よるホールド型の表示を可能とする。
[0245] 以上の説明から、液晶素子と EL素子とでは光学媒体材料や画素の構成が異なる だけで、信号の入力やアドレスの方法はアクティブマトリックス方式であるので、上述 の有機 EL表示パネルは、一般的な TFT液晶表示素子と同様に考えることができる。
[0246] また、複合型表示装置としての構成は、図 2において第 2のパネルとして EL表示素 子を用いた場合、光源および偏光板 Cは不要となる。以下では主に観察者側から見 て最背面に配置された表示素子について、 EL素子と液晶素子を特に区別せず説明 すること〖こする。
[0247] 図 21は、本発明の複合型表示装置の一つの表示素子の実施形態における基本 構成を示すブロック図である。 [0248] 図 21において、表示素子 1は、画像表示手段 (画像表示部）を構成する表示パネ ル 10と、パネル温度またはその周辺温度を検出する温度検出手段としての温度セン サ IC20と、 1フレーム分の画像が記憶されるフレームデータ記憶手段としてのフレー ムメモリ 30と、各部を制御する表示制御手段としてのコントローラ LSI40とを備えてい る。
[0249] 表示パネル 10は、表示素子アレイ 11と、 TFT基板 12と、ソースドライバ 13a〜 13d と、ゲートドライノく 14a〜14dとを有している。
[0250] 表示素子アレイ 11には、液晶材料または有機 EL (エレクト口ルミネッセンス）部材を 用いた複数の表示素子 1 la (画素部）がマトリックス状に配置されて 、る。
[0251] 図 21における TFT基板 12の表示領域には、これらの表示素子 11aを駆動する画 素電極 12aと、画素電極 12aへの電荷供給（表示電圧）をオン'オフするスイッチング 素子としての TFT12bとが各表示素子 11aに対応してマトリックス状にそれぞれ配置 されている。これらの表示素子アレイ 11および TFT基板 12の表示領域の周辺部に は、各 TFT12bをそれぞれ介して画素電極 12aおよび表示素子 11aを表示駆動する ための四つの第 1〜第 4ソースドライバ 13a〜13dと、各 TFT 12bを駆動するための 四つの第 1〜第 4ゲートドライノく 14a〜14dとが配置されている。
[0252] TFT基板 12の表示領域において、ソースドライバに接続されてソース電圧（表示電 圧）が供給される複数のソース電圧ラインと、ゲートドライバに接続されてゲート電圧 ( 走査信号電圧)が供給される複数のゲート電圧ラインとが互いに交叉 (直交)して設 けられている。その交叉部近傍毎に、画素電極 12aおよび TFT12b設けられている。 TFT12bのゲート電極は、対応するゲート電圧ライン (その交叉部のゲート電圧ライ ン）に接続され、 TFT12bのソース電極は、対応するソース電圧ライン (その交叉部の ソース電圧ライン）に接続され、 TFT12bのドレイン電極は画素電極 12aに接続され ている。ここで、各ソースドライバ（第 1〜第 4ソースドライバ 13a〜 13d)毎の左端のソ ース電圧ラインを第 1ソース電圧ラインと!/ 、、その右隣を第 2ソース電圧ラインと 、 ヽ 、以降同様にして、右端のソース電圧ラインを最終ソース電圧ラインということにする。 同様に、各ゲートドライバ毎の上端のゲート電圧ラインを第 1ゲート電圧ラインといい、 その下隣を第 2ゲート電圧ラインといい、以降同様にして、下端のゲート電圧ラインを 最終ゲート電圧ラインと 、うことにする。
[0253] なお、図 21では、説明を簡略ィ匕するために、第 1ソースドライバ 13aに接続された第 1ソース電圧ラインと、第 1ゲートドライバ 14aに接続された第 1ゲート電圧ラインと、こ れらに接続されている TFT12bと、 TFT12bに接続されている画素電極 12aと、画素 電極 12aに対応した表示素子 11aだけが例示的に図示され、その他は省略されてい る。
[0254] 表示パネル 10の近傍には、表示パネル 10またはその周辺温度値を検出して温度 レベル信号として出力する機能を有する温度センサ IC20が搭載されて 、る。また、 入力された画像信号を保持するためのフレームメモリ 30も搭載されている。さらに、ソ ースドライバ 13a〜 13dおよびゲートドライノく 14a〜 14dへの各種信号出力を行うと共 に、フレームメモリ 30へのデータアクセスを行い、温度センサ IC20から出力される温 度レベル信号を読み込んで温度に応じた輝度補正制御をするコントローラ LSI40も 搭載されている。
[0255] 上記構成により、この画像表示装置 1の動作として基本的な画像表示方法につい て説明する。
[0256] まず、コントローラ LSI40からは、 1水平ライン分の各画素部に表示される画像信号 力 クロック信号に同期して順次、第 1ソースドライバ 13aに転送される。第 1〜第 4ソ ースドライバ 13a〜13dは図 21に示すように接続されているので、 1水平画素数分の クロック信号のパルスによって、第 1〜第 4のソースドライバ 13a〜13dに 1水平画素 数分の画像信号が一旦保持される。この状態で、コントローラ LSI40からソースドライ バ 13a〜 13dにラッチパルス信号が出力されると、各ソースドライバ 13a〜 13d力ら各 画素部の画像信号に対応した表示電圧レベルが 1水平画素数分のソース電圧ライン に出力される。
[0257] また、コントローラ LSI40は、各ゲートドライノく 14a〜14dへの制御信号として、イネ 一ブル信号、スタートパルス信号および垂直シフトクロック信号がそれぞれ出力され る。ィネーブル信号がロウレベルの間は、ゲート電圧ラインはオフ状態となる。また、ィ ネーブル信号がハイレベルのときに、垂直シフトクロック信号の立上りエッジのタイミン グでスタートパルス信号が入力された場合には、該当するゲートドライバの第 1ゲート 電圧ラインがオン状態となる。また、垂直シフトクロックの立上りエッジのタイミングでス タートパルス信号が入力されていない場合には、前回オン状態となったゲート電圧ラ インの次のゲート電圧ラインがオン状態となる。
[0258] 上記ソース電圧ラインに 1水平画素数分の表示電圧が出力されている期間に、 1本 のゲート電圧ラインがオン状態となることによって、このゲート電圧ラインに接続されて いる 1水平画素分の各 TFT12bがオン状態となる。これにより、 1水平画素分の各画 素電極 12aに各ソース電圧ラインからの電荷 (表示電圧）がそれぞれ供給され、これ によって、表示素子 11aの状態が変化して画像表示が行われる。以上のような表示 制御が各水平ラインにっ 、て繰り返されることによって、表示画面全体に画像表示が 為 れ
[0259] 以下に、上記構成の画像表示装置を前提として、本発明の画像表示装置 1のコント ローラ LSI40およびそれを用いた画像表示方法の具体的な各実施形態につ 、て詳 細に説明する。
[0260] 〔実施の形態 1〕
本実施形態 1にかかる複合型表示装置は、光学的に重ね合わせられた複数の表 示装子において、それぞれ独立に制御可能な複数の画素を有しており、最表面に位 置する表示素子はクロスニコル配置の 1対の偏光素子に狭持された第一の液晶表示 素子である複合型表示装置であって、光学的に重ね合わせられた複数の表示素子 の最表面または各表示素子の間の、どれか一つまたは複数箇所に光拡散層が配置 され、入力信号の階調レベルが明表示である場合には第一の液晶表示素子の対応 する画素を明表示しその他の表示素子の対応する画素も明階調を表示し、入力信 号の階調レベルが暗表示である場合には第一の液晶表示素子の対応する画素を暗 表示としその他の表示素子の対応する画素を喑階調で表示し、画像表示を行う複合 型表示装置において、前記複数の画像表示素子のうち少なくとも一枚力 1フレーム 期間を複数のサブフレーム期間に分割し、入力信号の階調データに応じて各サブフ レームの階調レベルを確定して、前期表示素子のうち少なくとも 1枚に前記階調レべ ルを供給し、上記入力信号の階調データの一部または全部において、前記サブフレ ームのうち少なくとも一つの階調レベルが黒または入力信号の階調データより暗い階 調を表示し、前記光学的に重ね合わされた第一の液晶表示装子を含む複数の表示 素子の画像の合成によって画像表示を行うことを特徴とする複合型表示装置である。
[0261] ここでは、上記 1フレーム期間を複数のサブフレームに分割された表示素子の、サ ブフレーム画面上の画素部のそれぞれに対して、前半および後半の二つのサブフレ ーム期間に表示される輝度の時間積分値の総量によって 1フレーム期間の画像表示 が行われ、一意的に定められている一方のサブフレーム期間（例えば前半のサブフ レーム期間）にお ヽては最大の階調レベルまたは入力画像信号の階調レベルに応じ て増減される階調レベルが供給され、このサブフレームをサブフレーム αと呼び、他 方のサブフレーム期間（例えば後半のサブフレーム期間）においては最小の階調レ ベルまたは入力画像信号の階調レベルに応じて増減される階調レベルが供給されこ のサブフレームをサブフレーム j8と呼ぶような場合について説明する。これらの制御 は画素部単位で（1画素または所定画素数毎に)行われる。
[0262] もっとも単純な動きボケ改善方法は、最小輝度表示期間を設けるという方法 (以下、 黒挿入方式と ヽぅ）が挙げられる。
[0263] 図 31 (a)は、黒挿入方式を採用したホールド型画像表示装置において、静止した 背景上を物体が水平に動くような映像を表示する際に、画面内の 1水平ライン上での 時間経過に伴う輝度変化の様子を示す図である。図 31 (a)では、横軸は画面上で水 平方向の輝度の状態 (水平画素位置）を示し、縦軸は時間経過を示しており、 3フレ ーム期間の画面表示につ 、て表して 、る。
[0264] 図 31 (a)に示すように、黒挿入方式を採用した従来のホールド型画像表示装置に おいて、図 18 (a)に示す一般的な従来のホールド型画像表示装置の場合と異なる 点は、 1フレーム期間 T101内に 1Z2フレーム期間の消灯期間 (最小輝度表示期間 ；黒挿入期間) T103が設けられて 、ることである。
[0265] 黒挿入方式を実現する方法の一つとして、 1フレーム期間 T101の前半の期間 T10
2で、入力画像信号の基づくパネル画像信号をソース電圧ラインに出力し、パネル画 像信号に同期してゲート電圧ラインに選択電圧パルスを印加する。後半の期間 T10 3で、暗表示信号をソース電圧ラインに印加し、暗表示信号に同期してゲート電圧ラ インに選択パルスを印加する。これを順次走査することにより黒挿入された画像を表 示する方法がある。
[0266] また、水平期間ごとにソース電圧極性を反転する方式の表示素子の場合、消費電 力を低減するため極性反転時に隣接ソースライン間が短絡されるチャージシェアリン グ方式を利用している場合がある。後半の期間 T103において、前記チャージシェア 期間に暗表示信号電圧をソース電圧ラインに一括入力し、ゲート電圧ラインに選択 パルスを印加することで、黒挿入することもできる。チャージシェアリング方式による黒 挿入の方法については、後ほど詳述する。
[0267] また、別の方式では、ゲート電圧ラインの走査信号に同期して、所定の時間光源を 点滅させることで擬似的なインパルス方式を行う方法でもよい。
[0268] 図 31 (b)は、図 31 (a)のような映像が表示された場合において、動く物体を注視し た観察者にとって、どのような明るさの分布に見えるかを示す図である。
[0269] 図 31 (b)に示すように、黒挿入方式を採用した従来のホールド型画像表示装置で は、図 18 (b)に示す一般的な従来のホールド型表示装置に比べて、動きボケが改善 されていることが分かる。
[0270] なお、完全な黒挿入でなぐ消灯期間を T103を点灯期間 T102にくらべ暗い階調
、たとえば 50%の輝度とすることでも、従来のホールド型表示装置に比べ、動きボケ は改善できる。
[0271] また、黒挿入方式ではなぐ輝度のロスの少ない方法がある。この方法について、 以下に説明する。
[0272] 図 22は、図 21のコントローラ LSI40の実施形態 1を示すブロック図である。
[0273] 図 22に示すように、本実施形態 1の表示制御手段としてのコントローラ LSI40Aは 、ラインデータ記憶手段としてのラインバッファ 41と、タイミング制御手段としてのタイミ ングコントローラ 42と、フレーム記憶データ選択手段としてのフレームメモリデータセ レクタ 43と、第 1階調変換手段としての第 1階調変換回路 44と、第 2階調変換手段と しての第 2階調変換回路 45と、出力データ選択手段としての出力データセレクタ 46 とを備えている。
[0274] ラインバッファ 41は、入力された入力画像信号が 1水平ラインづっ受信されてー且 保持される。ラインバッファ 41は、受信ポートと送信ポートとを独立して備えており、同 時に受信と送信とを行うことができる。
[0275] タイミングコントローラ 42は、フレームメモリデータセレクタ 43に対して、上記フレー ムメモリ 30へのデータ転送と、フレームメモリ 30からのデータ読み出しとのタイミング を交互に切り替え制御する。また、タイミングコントローラ 42は、出力データセレクタ 4 6に対して、第 1階調変換回路 44と第 2階調変換回路 45とから各出力タイミングを交 互に選択制御する。即ち、タイミングコントローラ 42は、出力データセレクタ 46に対し て、後述するが、前半サブフレーム期間と後半サブフレーム期間とを切り換えさせて いる。
[0276] フレームメモリデータセレクタ 43は、タイミングコントローラ 42によって制御され、ライ ンバッファ 41に保持された入力画像信号を 1水平ライン分づつ、フレームメモリ 30に データ転送することと、 1フレーム前に入力されてフレームメモリ 30に保存されて 、る 画像信号を 1水平ラインづっ読み出すこととを交互に選択して、その読み出したデー タを第 2階調変換回路 45に転送する。
[0277] 第 1階調変換回路 44は、ラインバッファ 41から供給される入力画像信号の階調レ ベル力 最大の階調レベルまたは入力画像信号の階調レベルに応じて増減される 階調レベルに変換される。
[0278] 第 2階調変換回路 45は、フレームメモリデータセレクタ 43から供給される画像信号 の階調レベル力 最小の階調レベルまたは入力画像信号の階調レベルに応じて増 減される階調レベルに変換される。
[0279] また、これらの第 1階調変換回路 44および第 2階調変換回路 45は、温度センサ IC 20から出力された温度レベル信号に応じて変換値を変化させる機能を有している。 なお、本実施形態 1では、第 1階調変換回路 44および第 2階調変換回路 45は、入力 値に対応する出力値が予め記憶されているルックアップテーブルによって構成され ているが、演算回路によって出力値を演算して出力させることもできる。
[0280] 出力データセレクタ 46は、タイミングコントローラ 42によって制御され、第 1階調変 換回路 44から出力される画像信号と、第 2階調変換回路 45から出力される画像信号 を 1ラインづっ交互に選択して、パネル画像信号として出力する。
[0281] 上記構成により、本実施形態 1のコントローラ LSI40Aを用いた画像表示装置の動 作について説明する。
[0282] 図 23は、本実施形態 1の画像表示装置における水平期間毎の画像信号の流れを 示す図である。ここでは、第 N番目のフレームの 1ライン目から 3ライン目の画像信号 が入力される期間を示している。
[0283] なお、図 23では、括弧 [ ]内は、それぞれ、 1水平ライン分の画像信号の転送期間 を示している。例えば [f、 1]は、第 fフレームの水平第 1ラインに入力された入力画像 信号が転送されていることを示しており、例えば [N, 2]は第 Nフレームの第 2水平ラ インに入力された画像信号が転送されていることを示している。また、 Mライン目は画 面の中間ラインを示しており、本実施形態 1では第 3ゲートドライバ 14cの第 1ゲート電 圧ラインによって駆動される水平ラインである。また、 C1は、その後ろの [ ]内に示す フレームおよび水平ラインの入力画像信号をソースとして、第 1階調変換回路 44で変 換された画像信号が転送され、 C2は、その後ろの [ ]内に示すフレームおよび水平 ラインの入力画像信号をソースとして、第 2変換回路 45で変換された画像信号が転 送されることを示している。
[0284] まず、図 23の矢印 D1に示すように、入力された入力画像信号は、ラインバッファ 4 1で受信される。
[0285] 次に、矢印 D2に示すように、 1ライン分の画像信号が受信されて!ヽる途中から、ライ ンバッファ 41からフレームメモリデータセレクタ 43を介してフレームメモリ 30への書き 込みと、ラインバッファ 41から第 1階調変換回路 44への転送とが行われる。第 1階調 変換回路 44からは変換された画像信号がパネル画像信号として出力される。
[0286] また、矢印 D3に示すように、上記フレームメモリ 30への書き込みと交互に、書き込 まれる画像信号のラインから半フレーム分だけ過去の水平ラインの画像信号力 フレ ームメモリ 30から 1ラインづっ読み出され、フレームメモリデータセレクタ 43を介して 第 2階調変換回路 45で変換されてパネル画像信号として出力される。
[0287] さらに、コントローラ LSI40から出力された 1水平ライン分のパネル画像信号がクロ ック信号によって第 1〜第 4のソースドライバ 13a〜 13dへ転送された後、ラッチパル ス信号を与えると、各ソース電圧ライン力 各画素部の表示輝度に対応した表示電 圧が出力される。このとき、ソース電圧ライン上の電荷 (表示電圧)を供給して画像表 示させたいラインに該当するゲートドライバには、必要に応じて垂直シフトクロック信 号やゲートスタートパルス信号が与えられて、該当するゲート電圧ラインの走査信号 がオン状態とされる。一方、画像表示させないゲートドライバでは、ィネーブル信号が ロウレベルとされて、ゲート電圧ラインの走査信号がオフ状態とされて ヽる。
[0288] 図 23の例では、矢印 D4に示すように、第 N— 1フレームの第 Mラインの 1水平ライ ン分の画像信号がソースドライバへ転送された後、コントローラ LSI40から、矢印 D5 に示すように、第 3ゲートドライバ 14cへのイネ一ブル信号がハイレベルとされ、矢印 D6および D7に示すように、第 3ゲートドライノく 14cへのスタートパルス信号と垂直シ フトクロック信号とが供給されている。これにより、矢印 D8に示すように、表示位置が 画面の第 Mラインに該当する第 3ゲートドライバ 14cの第 1ゲート電圧ラインに接続さ れた TFT12bがオン状態とされ、画像が表示される。このとき、表示位置に該当しな い第 1、第 2および第 4ゲートドライバ 14a、 14bおよび 14dへのイネ一ブル信号はォ フレベルとされており、ゲート電圧ラインに接続された TFT12bはオフ状態とされてい る。
[0289] 次に、矢印 D9に示すように、第 Nフレームの第 1ラインの 1水平ライン分の画像信号 力 Sソースドライバへ転送された後、コントローラ LSI40から、矢印 D10に示すように、 第 1ゲートドライバ 14aへのイネ一ブル信号がハイレベルとされ、矢印 D11および D1 2に示すように、第 1ゲートドライバ 14aへのスタートパルス信号と垂直シフトクロック信 号とが供給される。これにより、矢印 D13に示すように、表示位置が画面第 1ラインに 該当する第 1ゲートドライバ 14aの第 1ゲート電圧ラインに接続された TFT12bがオン 状態とされ、画像が表示される。このとき、表示位置に該当しない第 2〜第 4のゲート ドライバ 14b〜14dへのイネ一ブル信号はオフレベルとされ、ゲート電圧ラインに接 続された TFT12bはオフ状態とされている。
[0290] 図 24は、図 23に示すような表示制御を繰り返すことによって、画面上の画像信号 が書き換えられて行く様子を示す図である。ここでは、第 Nフレームおよび第 N+ 1フ レームの画像信号が入力される期間に、画像表示が書き替えられる状態を示してい る。
[0291] 図 24に示す斜めの矢印は、 1ラインの画像書き換えが行われる垂直位置と書き換 えタイミングとを示している。また、 Ci [f]は、第 fフレームの画像信号が第 i階調変換 回路 (44または 45)で変換された画像信号により表示されていることを示しており、次 に同じラインへの画像書き換えが行われるまで、画像表示情報が保持されている。
[0292] 図 24では、第 1階調変換回路 44で変換された画像表示情報が保持されている位 置を白色 (ハッチング無し)、第 2階調変換回路 45で変換された画像表示情報が保 持されている位置をグレー (ハッチング有り）として表している。点線は、駆動されるゲ ートドライバ（第 1ゲートドライバ 14a〜14d)の各境界位置を示している。
[0293] 画面上のある水平 1ラインの垂直位置に注目すると、入力 1フレーム期間長の半分 の期間は、入力画像信号を第 1階調変換回路 44で変換させた画像信号による表示 が行われており、次の半分の期間は同じフレームの入力画像信号を第 2階調変換回 路 45で変換させた画像信号による表示が行われて 、ることが分かる。このような入力 1フレーム期間の半分の期間のそれぞれを、前半サブフレーム期間および後半サブ フレーム期間ということにする。
[0294] 上述したサブフレーム aとサブフレーム 13をそれぞれ前半サブフレームと後半サブ フレームのいずれに割り当てるかは、使用する表示パネルの輝度応答の特性に従つ て決める。
[0295] 本実施形態 1で使用する表示パネルは、最小の輝度レベルから最大の輝度レベル へ切替る場合の応答時間が長ぐ 1サブフレーム期間では応答が不十分であるが、 逆に、最大の輝度レベルから最小の輝度レベルへ切替る応答時間は短ぐ 1サブフ レーム期間で輝度応答がほぼ完了するような輝度応答特性を持つ表示パネルである
[0296] このような表示パネルを使用して、図 25のように入力画像信号の階調レベルが変 化する場合に、サブフレーム α期間を前半サブフレームに、サブフレーム β期間を 後半サブフレームにそれぞれ割り当てた場合の表示パネルにおける表示輝度の変 化のようすを図 26に示している。
[0297] 図 26において、最も階調レベルの変化が大きいのは矢印 D37— 1で示すように、 入力画像信号が大きく上昇変化したときの前半サブフレームであるが、前述した通り 本実施形態 1で使用する表示パネルは、最小の輝度レベルから最大の輝度レベル へ切替る場合の応答時間が長ぐ 1サブフレーム期間では応答が不十分であり、矢 印 D37— 2で示す前半サブフレームの終了時点で輝度応答が不完全となり、以降に 続く入力階調レベルが同一のはずのフレームと輝度変化の状態が異なってしまう。こ のような場合、実際の映像では、動く物体のエッジ部に擬似輪郭が発生したり、カラ 一表示の場合には他の色成分との色バランスが崩れて異常な色が見えたりすること がある。
[0298] 次に、サブフレーム atを後半サブフレームに、サブフレーム 13を前半サブフレーム にそれぞれ割り当てた場合に入力される画像信号の階調レベルが図 25のように変 化した場合に、表示パネルにおける表示輝度の変化のようすを図 27に示している。
[0299] 図 27において、最も階調レベルの変化が大きいのは、矢印 D38— 1で示すように、 入力画像信号が下降変化したときの前半サブフレームであるが、前述した通り本実 施形態 1で使用する表示パネルは、最大の輝度レベルから最小の輝度レベルへ切 替る場合の応答時間は短ぐ 1サブフレーム期間でほぼ応答が完了する。このため、 矢印 D38— 2で示す前半サブフレームの終了時点で充分に輝度応答しており、以降 に続く入力階調レベルが同一のフレームと輝度変化の状態が同じであるため、動く 物体のエッジ部に擬似輪郭が発生したり、カラー表示の場合には他の色成分との色 ノ ランスが崩れて異常な色が見えたりするようなことがない。したがって、本実施形態 1においては、サブフレーム aを後半サブフレームに、サブフレーム 13を前半サブフ レームに割り当てている。
[0300] ここで、本実施形態 1の画像表示方法について以下に説明する。
[0301] 本実施形態 1の画像表示方法では、後半サブフレームをサブフレーム aと呼び、入 力画像信号の階調レベルが一意的に定められている閾値以下の場合に、入力され る入力画像信号の階調レベルに応じて増減される階調レベルの画像信号が供給さ れるように、また、入力画像信号の階調レベルが閾値よりも大きい場合には最大の階 調レベルの画像信号が供給されるように、第 1階調変換回路 44によって画像信号が 変換される。
[0302] また、前半サブフレームをサブフレーム βと呼び、入力画像信号の階調レベルが一 意的に定められている閾値以下の場合に、最小の階調レベルの画像信号が供給さ れるように、また、入力画像信号の階調レベルが閾値よりも大きい場合には、入力さ れる入力画像信号に応じて増減される階調レベルの画像信号が供給されるように、 第 2階調変換回路 45によって画像信号が変換される。
[0303] ここで、前半サブフレーム期間と後半サブフレーム期間とにおいて、設定目標とさ れる輝度値について説明する。
[0304] 図 28は、本実施形態 1における表示輝度値の目標設定を説明するための図である
[0305] 図 28にお ヽて、左列は、入力画像信号の想定輝度値を示し、中央列は本実施形 態 1における前半サブフレーム期間および後半サブフレーム期間の各表示輝度を示 している。また、右列は、二つのサブフレーム期間の輝度値を入力 1フレーム期間で 時間積分した値を示している。これは、実際に観察者の目に知覚される明るさに相当 するものと考えられる力 ここでは、表示パネル 10における輝度を時間積分した最大 能力値を 100%としている。図 28の上部から、それぞれ、入力画像信号がガンマ輝 度特性を踏まえて想定している輝度値が 0%、 25%、 50%、 75%および 100%の場 合を示している。
[0306] 図 28に示すように、各サブフレーム期間に供給される画像信号の階調レベルを判 定するための閾値として、入力画像信号の想定輝度が最大輝度の 1Z2 (50%)であ る場合が設定されている。入力画像信号の想定輝度が最大輝度の 1Z2 (50%)以 下の場合には、後半サブフレーム期間の輝度は、
[後半サブフレーム期間の輝度]
= [入力画像信号の想定輝度] X 2
の割合 (所定の割合;乗算値 2)で、入力画像信号の想定輝度に応じて増減される。 例えば、入力画像信号の想定輝度が最大輝度の 25%である場合には、後半サブフ レーム期間の輝度は 25% X 2 = 50%とされる。
[0307] また、入力画像信号の想定輝度が最大輝度の 1Z2(50%)より大きい場合には、 後半サブフレーム期間の輝度は、最大輝度（100%)とされる。
[0308] 一方、前半サブフレームの輝度は、入力画像信号の想定輝度が最大輝度の 1Z2 (
50%)以下の場合には最小輝度 (0%)とされる。 [0309] また、入力画像信号の想定輝度が最大輝度の 1Z2 (50%)より大きい場合には、 [前半サブフレーム期間の輝度]
= ( [入力画像信号の想定輝度] X 2)— 1
の割合 (所定割合;乗算値 2)で、入力画像信号の想定輝度に応じて増減される。例 えば、入力画像信号の想定輝度が最大輝度の 75% = 3Z4である場合には、前半 サブフレーム期間の輝度は（3Z4) X 2— 1 = 50%とされる。
[0310] このように、設定された輝度値に応じて、第 1階調変換回路 44 (前半サブフレーム 期間）および第 2階調変換回路 45 (後半サブフレーム期間）によって入力画像信号 の階調レベルが変換されて、それぞれ前半サブフレーム期間および後半サブフレー ム期間に出力される。これにより、表示輝度の時間的重心位置が、入力画像信号の 階調レベルに依存せず、後半サブフレーム期間に固定化されるため、不正な輝度や 色バランスによる画質劣化を抑制することができる。
[0311] ところで、テレビジョン放送、ビデオ再生信号および PC (パーソナルコンピュータ）の 画像出力など、現行の一般的な画像信号の殆どは従来主力の画像表示装置であつ た CRT (陰極線管）が有しているガンマ輝度特性を想定して生成、出力されている。 この場合には、画像表示信号の階調レベルと、この階調レベルが想定している表示 輝度との関係は、線形な関係とはなっていない。このため、液晶表示素子や EL表示 素子などの表示素子によっても適正な階調表現を実現するためには、ソースドライバ 内にお ヽて画像信号をソース電圧に変換する回路部に、 CRTと同様のガンマ輝度 特性を有するものを用いることが一般的である。
[0312] 例えば、本実施形態 1では、入力画像信号の想定階調レベルと輝度値との関係は 、以下の通りとされている。
[0313] [表示輝度] = ([画像信号階調レベル] Z [最大階調レベル] ) Ί
( γ = 2. 2) · · · (式 1)
(但し、表示輝度の最大値を「1」、最小値を「0」で表す）
また、本実施形態 1では、表示パネル 10のソースドライバ 13a〜 13dは、一般的な ホールド型表示装置と同様に入力された 1フレーム分の画像信号を単純に 1フレーム 期間で画像表示させた場合に、入力画像信号が想定する階調レベルと輝度との関 係を再現できるように、上記式 1と同じガンマ輝度特性で設計されている。このとき、 画像信号の階調レベルと輝度値との関係は、図 29に示すようになる。
[0314] 本実施形態 1のように、二つのサブフレーム期間によって 1フレーム期間の画像表 示を構成する場合であっても、入力画像信号が想定する階調レベルと輝度値との関 係を再現できることが好まし 、。
[0315] そこで、本実施形態 1では、入力される入力画像信号の階調レベルと、 1フレーム期 間における表示輝度の時間積分量との関係が、適正なガンマ輝度特性を示すように 、各サブフレーム期間において画像信号の階調レベルの判定基準となる閾値と、入 力される画像信号に応じて増減されて各サブフレーム期間に供給される画像信号の 階調レベルとを設定する。
[0316] 本実施形態 1においては、あらゆる階調レベルに対して動きボケを改善することより も、輝度の低下を抑えることを優先しており、入力画像信号の階調レベルが最大の場 合には、表示パネルの最大能力の輝度レベルで表示するような画像表示装置である
[0317] この場合、入力画像信号の階調レベルと、前半サブフレーム期間に供給される階 調レベルおよび後半サブフレーム期間に供給される階調レベルとの関係は、以下の 式のように表される。
[0318] (入力階調 Z最大階調） Ί =
{ (前半階調 Ζ最大階調) 7 + (後半階調 Ζ最大階調) 7 )/2
( γ = 2. 2) · · · (式 2)
図 30は、上記式 2の関係を満たす入力画像信号の階調レベルと前半および後半 サブフレーム期間において供給される階調レベルの関係を示す図である。
[0319] 図 30において、左列は、入力される入力画像信号の階調レベルを示し、中央列は 、入力された画像信号の階調レベルを変換して前半と後半のサブフレーム期間にお いて供給される階調レベルを示している。また、右列は、その結果、 1フレーム期間で 時間積分された輝度を示しており、図 30の上部から、それぞれ、表示される輝度の 時間積分が 0%、 25%、 50%、 75%および 100%の場合を示している。
[0320] 図 30に示すように、各サブフレーム期間に供給される画像信号の階調レベルを判 定するための閾値として、入力画像信号の想定輝度が最大輝度の 50%、即ち入力 画像信号の階調レベルが 72. 97%である場合が設定されている。入力画像信号の 階調レベルが 72. 97%以下の場合には、後半サブフレーム期間に供給される画像 信号の階調レベルは、上記式 2に示す関係を満たすように、入力画像信号の想定輝 度に応じて増減される。また、前半サブフレーム期間に供給される画像信号の階調レ ベルは、最小レベル 0 (%)とされる。
[0321] 一方、入力画像信号の階調レベルが 72. 97%以上の場合には、後半サブフレー ム期間に供給される画像信号の階調レベルは、最大レベル（100%)とされ、前半サ ブフレーム期間に供給される画像信号の階調レベルは、上記式 2に示す関係を満た すように、入力画像信号の想定輝度に応じて増減される。
[0322] ここで、前半のサブフレーム期間に供給される画像信号の階調レベルは、入力画 像信号がー且記憶されたラインバッファ 41から出力され、上記コントロール LSI40内 部の第 1階調変換回路 44で変換された値である。また、後半のサブフレーム期間に 供給される画像信号の階調レベルは、入力画像信号が一旦記憶されたフレームメモ リ 30から読み出され、上記コントロール LSI40内部の第 2階調変換回路 45で変換さ れた値である。
[0323] 図 30の中央列に示すように変換された階調レベルが供給されると、前半および後 半の各サブフレーム期間において、表示パネル 10のソースドライバが有する上記式 1および図 29で示されるようなガンマ輝度特性に従った輝度で画像が表示される。
[0324] その結果、観察者の目が感じる明るさとして、前半および後半サブフレーム期間に おける表示輝度が 1フレーム期間で時間積分された値力 図 30の右列に表される。 この 1フレーム期間で時間積分された輝度の値は、入力された入力画像信号の階調 レベルに対して上記式 1および図 29に示すような、入力画像信号が想定するガンマ 輝度特性を再現している。これにより、本実施形態 1の画像表示装置および画像表 示方法によって、適正なガンマ特性が実現されて 、ることが分かる。
[0325] また、以上のような画像表示方法で画像表示が行われる本実施形態 1の画像表示 装置において、静止した背景上を物体が水平方向に動くような映像を表示する際に 、入力される入力画像信号の階調レベルが充分に小さい場合には、静止する背景の 表示部および動く物体の表示部のいずれの表示部においても、後半サブフレーム期 間において最小の階調レベルが供給されるため、図 31 (a)および図 31 (b)に示すよ うに、動きボケが軽減され、動画品質を改善する効果を得ることができる。
[0326] 次に、入力階調が充分に大きぐ入力階調 72.97%以上、すなわち表示輝度 50% 以上の物体が、この物体よりもさらに輝度の大きい背景上を動くような映像が入力さ れた場合に、一般的なホールド型表示装置と本実施形態 1の表示装置 (画像表示装 置)でそれぞれどのように見えるかにつ 、て説明する。
[0327] 図 32 (a)は、一般的なホールド型表示装置において、上述したような映像が入力さ れた場合の画面上の 1水平ライン上での時間経過に伴う輝度変化の様子を示す図 である。図 32 (a)では図 18 (a)の場合と同様に、 1フレーム期間 T101の全てが画像 点灯期間 T102であり、前半や後半のサブフレーム期間はない。図 32 (a)のように画 像が表示された場合に、動く物体を注視した観察者にどのような明るさの分布が見え るかを図 32 (b)に示している。
[0328] 一方、図 33 (a)は、本実施形態 1の画像表示装置において、上述したような映像が 入力された場合の画面上の 1水平ライン上での時間経過に伴う輝度変化の様子を示 す図である。
[0329] 図 33 (a)〖こ示すように、 1フレーム期間 T101内に二つのサブフレーム期間 T201, T202が設けられており、それぞれが前半サブフレーム期間 T201と後半サブフレー ム期間 T202に対応している。動く物体の入力階調も静止する背景も入力階調は 72. 97%を超えているため、動く物体の後半サブフレーム (A2)と静止する背景の後半 サブフレーム (B2)は何れも最大輝度の表示となり、動く物体の前半サブフレーム (A 1)と静止する背景の前半サブフレーム（B1)で異なる輝度の表示となる。図 33 (a)の ように映像が表示された場合に、動く物体を注視した観察者にどのような明るさの分 布に見えるかを図 33 (b)に示すと、図 32 (b)に示す一般的なホールド型表示装置の 場合に比較して動きボケが改善されていることが分力る。
[0330] 上記では、特に閾値を設けて階調を指定する方法を説明したが、 yの深 、階調輝 度特性と浅い階調輝度特性を持つ連続的な信号を前半'後半のサブフレーム期間 に振り分ける方法もある。 [0331] なお、本実施形態 1では入力画像信号の階調レベルが 100%の場合は前半、後半 のサブフレーム期間に供給される画像信号のレベルはどちらも最大レベルであり、白 輝度の低下が無く動画質を改善できることに特徴がある。逆に言えば、ある程度最低 輝度を犠牲にして入力画像信号の階調レベルが 100%であった場合に、前半のサ ブフレームの階調レベルをたとえば 72. 97%にして、輝度の時間積分を 75%とする ことによって、最大階調付近の動画像に対しての擬似インパルス効果を高めることも 可能である。また、さらに複数のサブフレームに分割することも可能である。本方法に ついては特開 2005— 173573等に詳細に記載してある。
[0332] 次に、コントラストおよび動画像に優れた複合型表示装置 (複合パネル)の構成に ついて説明する。
[0333] 上記により形成した 1フレーム期間を複数のサブフレーム期間に分割した表示素子 が液晶表示素子の場合、図 2の第 1のパネル、第 2のパネルのどちらか一方または両 方に配置する図 2では偏光板の変更軸の角度は 90° 、0° 、90° であるが、 0° 、9 0° 、0° でも力まわない。ある画素が透過表示の場合、第 1のパネル、第 2のパネル の液晶分子の長軸方向のパネル面への写像は、サブフレーム期間の消灯期間を除 き、おおむね 45° となっている。
[0334] また、上記により形成した 1フレーム期間を複数のサブフレーム期間に分割した表 示素子が EL表示素子である場合、自発光素子であるため偏光板 C、光源は不要で ある。また図 34のように観察者側力ももつとも遠い位置に配置する必要がある。このと き、第 1のパネルが 1フレーム期間を複数のサブフレーム期間に分割した液晶表示素 子であっても良い。
[0335] 図 35は二つのパネルのうち一方を上記サブフレーム期間に分割した表示素子を利 用したときに、静止した背景上を物体が水平に動くような映像を表示する際に、動く 物体を注視した観察者にとって、どのような明るさの分布に見えるかを、従来のホー ルド型の表示素子との違いを説明する図である。図 35に示すグラフから、複合パネ ルのほうが、従来に比べ動きボケが改善していることがわかる。
[0336] 図 36は二つのパネルの両方を上記サブフレーム期間に分割した表示素子を利用 したときに、静止した背景上を物体が水平に動くような映像を表示する際に、動く物 体を注視した観察者にとって、どのような明るさの分布に見えるかを、従来のホールド 型の表示素子および上記サブフレーム期間に分割したパネルを単一で表示装置とし て利用した場合との違いを説明する図である。図 36に示すグラフから、複合パネル のほうが、図 33 (a) (b)で駆動する 1枚パネルの液晶パネル (以下、実施形態 1の 1つ のパネルと称する）や、従来に比べ動きボケが改善していることが分かる。上記サブフ レーム期間に分割したパネルを単一で表示装置と比べて、動きボケ部の輝度変化が 急峻となっており、観察者の視点からは動きボケが改善しており、複合型表示装置と することで、更なる動きボケの改善が可能となる。
[0337] 第 1のパネル、第 2のパネルは、同期が取られ、ある着目画素が暗い表示であるとき 、対応する第 1のパネルの画素と第 2のパネルの画素は暗い表示とし、ある着目画素 が明るい表示であるとき、対応する第 1のパネルの画素と第 2のパネルの画素は明る い表示とする。原理的には第 1のパネルのコントラストと第 2のパネルのコントラストを 力けたものとなる。たとえば、第 1のパネルのコントラストが 500、第 2のパネルのコント ラストが 500であれば、 500 X 500 = 250000のコントラストとなる。実際には散乱な どの影響で数分の 1程度のコントラストになるが、それでも映画等の表示に十分耐え 得るコントラストとなる。特に黒が漆黒に近くとなり、暗い画面での階調表現がより豊か になる。
[0338] また、第 1のパネルと第 2のパネルの複合表示装置としての階調輝度特性は、本発 明の複合型表示装置力 出力される画像データの Ύ値が Ύ
out =G (x) 〈xは任意の 階調〉、第 1のパネルから出力される画像データの Ύ =G (x)、第 2のパネルから出 力される画像データの γ =G (X)の時、少なくともひとつの階調 Xにおける γ =G
2 2 out
(X)が、 G (X) =G (X) +G (X)となる。
1 2
[0339] (入力階調 Z最大階調） 7°ut
= (入力階調 z最大階調 ) γ 1 χ ( (入力階調 Ζ最大階調) 72
= (入力階調 Ζ最大階調) 71+ 72 · · · (式 3)
図 29のような階調輝度特性 (ガンマ輝度特性)を示すべき値は γ =G (x)である out
点に注意する必要がある。前述した 1フレーム期間の複数のサブフレームの γ ( γ = 2. 2)は、 γ または γ に置き換えて考える必要がある。すなわち、 γ + γ = 2. 2と 近くなるよう調整するのが望ましい。
[0340] また、第 1のパネルの画素、第 2のパネルの画素が干渉して、モアレ像が発生する 場合がある。この場合は、光拡散層を配置することによりモアレを抑制できる。たとえ ば図 37のように拡散層 A、拡散層 Bの両方またはどちらか一方を配置すればよい。 第 2のパネルが液晶表示素子である場合は、拡散層 Bの後方に偏光板を配置しても よい。なお、図 37では第 2のパネルが液晶表示素子である場合の光源や偏光板 ま 省略してある。
[0341] 上記表示面側の光拡散層 Aのヘイズ値が 50%以上であれば、モアレを低減するこ とが可能である。上記表示面側の光拡散層のヘイズ値が 56%以上であれば、さらに モアレを低減できる。なお、上記表示面側の光拡散層のヘイズ値が 72%以上であれ ばほぼ完全にモアレを無くすことができる。
[0342] 上記光拡散層は、重ね合わせたパネル間に設けられて 、てもよく、その場合は下 側のパネルの微細構造物の周期情報を光拡散層がにじませることで消去ないしは緩 和し、モアレの発生を防げる。
[0343] 上記パネルの間の光拡散層 Bのヘイズ値が 56%以上であれば、モアレを低減する ことが可能である。
[0344] 上記光拡散層は、重ね合わせた液晶パネルの表示面側と重ね合わせた液晶パネ ル間の両方に設けられていてもよぐ光拡散層 A, Bのヘイズがともに 36%あればモ ァレの低減効果が見られ、ともに 50%以上でさらにモアレを抑制でき、ともに 56%以 上では、ほぼ完全にモアレを無くすことが出来る。この場合、光拡散層が重ね合わせ た液晶パネルの間にのみ設けられるときに比べ、低いヘイズ値の光拡散層を間に用 いることで、モアレ対策にともなう偏光解消によるコントラストの低下を低減することが 出来る。このことにより、モアレの抑制された画像表示が可能となる。
[0345] 次に、本実施形態 1の画像表示装置における温度補正機能について説明する。
[0346] 本実施形態 1の画像表示装置では、表示パネル 10の表示素子 11aとして、液晶表 示素子を用いている。液晶材料の応答速度は、一般に、低温下では遅くなり、高温 下では速くなることが知られている。また、温度条件によっては、階調レベルの変化に 対して透過率が上昇する場合と下降する場合とで応答速度に差が生じることもある。 このような応答速度差の程度や、透過率が上昇する場合と下降する場合とでどちらの 応答速度が遅くなるかなどという問題は、液晶材料の使用条件によっても異なる。ま た、本実施形態 1では、パネルを積層する構造であるため、点灯直後としばらく時間 がたつてからの温度変化が激 U、。
[0347] 本実施形態 1では、透過率が上昇する場合と下降する場合の応答速度について、 温度が高い場合には殆ど同じであり、温度が低くなるにつれて透過率が下降する応 答速度が遅くなるような液晶表示素子を用いる。このような液晶表示素子を用いてい る場合には、本実施形態 1のように、二つのサブフレーム期間の表示輝度の時間積 分によって 1フレーム期間の画像表示を行うような画像表示装置において、同じ階調 レベルの画像信号を供給しても、温度条件によっては輝度が変わることがある。
[0348] 図 38は、本実施形態 1で用いる表示パネル 10に供給される画像信号の階調レべ ルを温度条件によって調整しない場合について、温度条件による表示輝度の差を示 す図である。左側は、高温下での液晶応答の様子を示しており、右側は、低温下で の液晶応答の様子を示している。また、太線は階調レベルを示し、高温下および低 温下とも、同じレベルが供給されている。また、グレー (ハッチング)の領域が液晶応 答によって変化する輝度を示して 、る。
[0349] 本実施形態 1で使用する液晶表示素子は、上述したように、温度が低くなるにつれ て透過率が低くなる (輝度が低くなる)場合の応答速度が遅くなるような液晶表示素 子である。よって、図 38の右側に示す低温下においては、左側に示す高温下に比べ て、前半サブフレーム期間において輝度が充分に下がらず、その結果、時間積分さ れた輝度は大きくなる。このため、高温下と低温下とで同じ階調レベルの画像信号を 供給しても、人間の目が感じる明るさが異なってしまうことになる。同じ階調レベルの 入力画像信号に対して、温度条件によって知覚される明るさが異なることは、画像表 示装置 1として好ましくない。このような問題を解決するために、本実施形態 1の画像 表示装置 1には、出力される画像信号に対する温度補正機能を設けている。
[0350] 具体的には、表示パネル 10の近傍に設置された温度センサ IC20から出力される 温度レベル信号が、コント口—ラ LSI40内部の第 1階調変換回路 44および第 2階調 変換回路 45に入力されている。第 1階調変換回路 44および第 2階調変換回路 45は 、上述した通り、入力階調レベルを出力階調レベルに変換するルックアップテーブル によって構成されている力 このルックアップテーブルは複数個設けられており、温度 センサ IC20からの温度レベル信号に応じて、階調変換に用いられるルックアップテ 一ブルが切り替えるようになって!/、る。
[0351] 図 39は、本実施形態 1で用いる表示パネル 10について、温度条件の違いにより出 力階調レベルを変化させた場合について、表示輝度を示す図である。図 39の左側 は、高温下での液晶応答の様子を示しており、右側は、低温下での液晶応答の様子 を示している。
[0352] また、太線は階調レベルの変化を示し、グレー (ハッチング）の領域が液晶応答によ つて変化する輝度を示して 、る。
[0353] 上述した温度補正機能により、図 39の右側に示す低温下では、特に、前半サブフ レーム期間において、図 39の左側に示す高温下の場合に比較して、低い階調レべ ルを供給して、液晶応答の遅れによる輝度変化を高温下の場合と同等になるようにし ている。これにより、入力画像信号の階調レベルが同じ場合に人間に知覚される明る さを、温度条件に依らず、同等とすることができる。
[0354] 以上のように、本実施形態 1の複合型画像表示装置によれば、動く物体を注視した 際に本来の画像と比べて、動きボケを軽減してホールド型画像表示装置の動画品質 を向上させることができ、さらにコントラストの高い表示が可能となる。
[0355] なお、本発明の複合型表示装置においては、上述したように、消費電力を低減する ために極性反転時に隣接ソースライン間が短絡されるチャージシェアリング方式を利 用して黒挿入を行うこともできる。
[0356] ここでは、本実施の形態 1にかかる複合型表示装置の変形例として、それぞれ独立 に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね合わせ、入力信 号の階調レベルに対応する画像信号をそれぞれの表示素子の各画素に供給して画 像表示を行う複合型表示装置であって、上記複数枚の表示素子のうち、少なくとも 1 枚の表示素子が液晶表示素子であるものについて説明する。そして、液晶表示素子 の一例として、図 59に示すような液晶表示パネル 700を挙げて説明する。なお、ここ で説明する構成以外の構成については、上述の本実施の形態 1における複合型表 示装置の構成を適用することができる。液晶表示パネル 700は、複数のデータ信号 線と、これら複数のデータ信号線と交差する複数の走査信号線と、上記複数のデー タ信号線と上記複数の走査信号線との交点に対応してマトリクス状に配置され対応 する交点を通過する走査信号線が選択されているときに対応する交点を通過するデ ータ信号線の電圧を画素値として取り込む複数の画素部とを備えているとともに、 1 水平走査期間毎に非画像信号をデータ信号線に印加する一方、上記走査信号線を 有効走査期間で選択し、その後該走査信号線が非選択された時点から次の有効走 查期間よりも前に上記データ信号線への非画像信号の印加のタイミングに合わせて 該走査信号線を選択する表示駆動手段 (表示制御回路 702、ソースドライバ 703、 およびゲートドライバ 704)をさらに備えている。
[0357] 図 59は、複合型表示装置が備える液晶表示パネルを、その表示部の等価回路と 共に示すブロック図である。液晶表示装置は、同図に示すように、データ信号線駆動 回路としてのソースドライバ 703と、走査信号線駆動回路としてのゲートドライバ 704 と、アクティブマトリクス型の表示部 701と、ソースドライバ 703およびゲートドライバ 70 4を制御するための表示制御回路 702と、を備えている。
[0358] 表示部 701は、複数本 (m本）の走査信号線としてのゲートライン GLl〜GLmと、こ れらのゲートライン GLl〜GLmのそれぞれと直交する複数本 (n本)のデータ信号線 としてのソースライン SLl〜SLnと、これらのゲートライン GLl〜GLmとソースライン S Ll〜SLnとの交差点にそれぞれ対応して設けられた複数個 (m X n個）の画素形成 部 705と、を含んでいる。
[0359] 画素形成部 705は、マトリクス状に配置されて、画素アレイを構成し、各画素形成部 705は、対応する交差点を通過するゲートライン GLjにゲート端子が接続されると共 に、当該交差点を通過するソースライン SLiにソース端子が接続されたスイッチング 素子である TFT710と、当該 TFT710のドレイン端子に接続された画素電極 Epと、 上記複数の画素形成部 705に共通的に設けられた対向電極である共通電極 Ecと、 これら画素電極 Epと共通電極 Ecとの間に挟持された液晶層と、力もなる。
[0360] 画素電極 Epと共通電極 Ecとにより形成される液晶容量により画素容量 Cpが構成さ れる。なお、画素容量 Cpに確実に電圧を保持すベぐ液晶容量 (画素容量 Cp)に並 列に補助容量を設けてもよい。但し、当該補助容量は、本発明には直接に関係しな いので、その説明および図示を省略する。
[0361] 画素電極 Epには、後述するように、動作するソースドライバ 703およびゲートドライ バ 704により、表示すべき画像に応じた電位が与えられる一方、共通電極 Ecには、 図示しない電源回路カゝら所定電位 Vcomが与えられる。これにより、画素電極 Epと共 通電極 Ecとの間の電位差に応じた電圧が液晶層に印加され、この電圧印加によつ て液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液 晶層への電圧印加によって光の透過量を制御するためには図示しない偏光板が使 用され、液晶表示パネル 700では、一例として、ノーマリブラックとなるように偏光板が 配置されているものとする。
[0362] 表示制御回路 702は、図示しない外部の信号源から、表示すべき画像を表すデジ タルビデオ信号 Dvと、当該デジタルビデオ信号 Dvに対応する水平同期信号 HSY および垂直同期信号 VSYと、表示動作を制御するための制御信号 Dcと、を受け取 る。
[0363] 表示制御回路 702は、これらの各種信号 Dv'HSY'VSY'Dcに基づき、デジタル ビデオ信号 Dvの表す画像を表示部 701に表示させるための信号として、データスタ ートパルス信号 SSPと、データクロック信号 SCKと、チャージシェア制御信号 Cshと、 表示すべき画像を表すデジタル画像信号 DA (上記ビデオ信号 Dvに相当する信号） と、ゲートスタートパルス信号 GSPと、ゲートクロック信号 GCKと、ゲートドライバ出力 制御信号 GOE (GOEl〜GOEq)と、を生成し、出力する。
[0364] より詳細には、外部の信号源力 受け取ったビデオ信号 Dvを図示しない内部メモリ で必要に応じてタイミング調整等を行った後に、デジタル画像信号 DAとして表示制 御回路 702から出力し、そのデジタル画像信号 DAの表す画像の各画素に対応する パルス力 なる信号としてデータクロック信号 SCKを生成し、水平同期信号 HSYに 基づき 1水平走査期間毎に所定期間だけハイレベル (Hレベル)となる信号としてデ 一タスタートパルス信号 SSPを生成し、垂直同期信号 VSYに基づき 1フレーム期間（ 1垂直走査期間）毎に所定期間だけ Hレベルとなる信号としてゲートスタートパルス信 号 GSPを生成し、水平同期信号 HSYに基づきゲートクロック信号 GCKを生成し、水 平同期信号 HSYおよび制御信号 Dcに基づき、チャージシェア制御信号 Cshおよび ゲートドライバ出力制御信号 GOEを生成する。
[0365] 上記のようにして表示制御回路 702において生成された信号のうち、デジタル画像 信号 DAとチャージシェア制御信号 Cshとデータスタートパルス信号 SSPおよびデー タクロック信号 SCKとは、ソースドライバ 703に入力される一方、ゲートスタートパルス 信号 GSPおよびゲートクロック信号 GCKとゲートドライバ出力制御信号 GOEとは、ゲ ートドライバ 704に入力される。
[0366] 図 60は、上記ソースドライバ 703の構成を示すブロック図である。
[0367] 上記ソースドライバ 703は、図 60に示すように、データ信号生成部 712と該データ 信号生成部 712の後段に配された出力部 713とを備えている。データ信号生成部 7 12は、データスタートパルス信号 SSPおよびデータクロック信号 SCKに基づき、デジ タル画像信号 DAから、ソースライン SLl〜SLnにそれぞれ対応するアナログ電圧信 号(1 (1)〜(1 (11)を生成する。このデータ信号生成部 712の構成は、従来のソースドラ ィバのデータ信号生成部 712と同様の構成であるので、これ以上の説明を省略する
[0368] 出力部 713は、データ信号生成部 712で生成されるアナログ電圧信号 d (i)毎に設 けられた電圧ホロワからなる複数の出力バッファ 731 (図 61)を含み、これらの出カバ ッファ 731により各アナログ電圧信号 d (i)をインピーダンス変換し、データ信号 S (i)と して出力する (i= l, 2, · ··, n)。
[0369] ただし、後述のように、チャージシェア制御信号 Cshに基づき、チャージシェア期間 Tsh (図 58 (b) )にお!/、て、データ信号 S (1)〜S (n)のソースライン SLl〜SLnへの 印加が遮断されると共に、ソースライン SLl〜SLnが互いに短絡される。詳細につい ては図 61を用いて後述するが、出力部 713には、このような動作を実現するためのス イッチ回路と電源が含まれて 、る。
[0370] ソースドライバ 703は、デジタル画像信号 DAとデータスタートパルス信号 SSPおよ びデータクロック信号 SCKとに基づき、デジタル画像信号 DAの表す画像の各水平 走査線における画素値に相当するアナログ電圧としてデータ信号 S(l)〜S(n)を 1水 平走査期間毎に順次生成し、これらのデータ信号 S(l)〜S(n)をソースライン SL1〜S Lnにそれぞれ印加する。
[0371] 液晶表示パネル 700におけるソースドライバ 703は、液晶層への印加電圧の極性 力 S1フレーム期間毎に反転されると共に各フレーム内において 1ゲートライン毎かつ 1 ソースライン毎にも反転されるようにデータ信号 S(l)〜S(n)が出力される駆動方式、 すなわち、ドット反転駆動方式が採用されている。ドット反転駆動方式は、換言すれ ば、 1水平走査期間ごとに極性が反転するとともに、隣接するデータ信号線同士は互 いに異なる極性となっている。またここでは、 1水平走査期間ごとに極性が反転してい るので、このドット反転は特に 1Hドット反転と呼ばれる。
[0372] 従って、ソースドライバ 703は、ソースライン SLl〜SLnへの印加電圧の極性をソー スライン SLl〜SLn毎に反転させ、かつ、各ソースライン SLiに印加されるデータ信 号 S (i)の電圧極性を 1水平走査期間毎に反転させている。ここで、ソースライン SL1 〜SLnへの印加電圧の極性反転の基準となる電位は、データ信号 S(l)〜S(n)の直 流レベル（直流成分に相当する電位)であり、この直流レベルは、一般的には共通電 極 Ecの直流レベルとは一致せず、各画素形成部 705における TFT710のゲート'ド レイン間の寄生容量 Cgdによる引き込み電圧 AVdだけ共通電極 Ecの直流レベルと 異なる。
[0373] ただし、寄生容量 Cgdによる引き込み電圧 AVdが液晶の光学的しきい値電圧 Vth に対して十分に小さ!/、場合には、データ信号 S (1)〜S (n)の直流レベルは共通電 極 Ecの直流レベルに等しいとみなせるので、データ信号3 (1)〜3 (11)の極性、すな わち、ソースライン SLl〜SLnへの印加電圧の極性は、共通電極 Ecの電位（対向電 圧)を基準として 1水平走査期間毎に反転すると考えてもよい。
[0374] また、上記のソースドライバ 703では、消費電力を低減するためにデータ信号 S (1) 〜S (n)の極性反転時に、隣接ソースライン SLl〜SLn間が短絡されるチャージシェ ァリング方式が採用されている。
[0375] このため、ソースドライバ 703においてデータ信号 S (1)〜S (n)を出力する部分で ある出力部 713は、図 61に示すように構成される。すなわち、この出力部 713は、デ ジタル画像信号 DAに基づき生成されたアナログ電圧信号 d(l)〜d (n)を受け取り、 これらのアナログ電圧信号 d(l)〜d (n)をインピーダンス変換することによって、ソー スライン SLl〜SLnで伝達すべき映像信号としてデータ信号 S (1)〜S (n)を生成す る。この出力部 713は、図 61に示すように、このインピーダンス変換のための電圧ホ ロワとして n個の出力バッファ 731を有している。さらに、同図に示すように、各出カバ ッファ 731の出力端子には、スイッチング素子としての第 1の MOSトランジスタ SWa が接続され、各出力バッファ 731からのデータ信号 S (i)は、第 1の MOSトランジスタ SWaを介してソースドライバ 703の出力端子から出力される（i= l, 2, · ··, n)。
[0376] また、ソースドライバ 703の隣接する出力端子間は、スイッチング素子としての第 2 の MOSトランジスタ SWbによって接続されている。つまり、これにより、隣接ソースラ イン SLl〜SLn間が第 2の MOSトランジスタ SWbによって接続されることになる。そ して、これらの出力端子間の第 2の MOSトランジスタ SWbのゲート端子には、チヤ一 ジシェア制御信号 Cshが与えられ、各出力バッファ 731の出力端子に接続された第 1 の MOSトランジスタ SWaのゲート端子には、インバータ 733の出力信号すなわちチ ヤージシェア制御信号 Cshの論理反転信号が与えられる。
[0377] したがって、チャージシェア制御信号 Cshが非アクティブ（ローレベル）のときには、 第 1の MOSトランジスタ SWaがオンし（導通状態となり）、第 2の MOSトランジスタ SW bがオフする（遮断状態となる）ので、各出力バッファ 731からのデータ信号は、第 1の MOSトランジスタ SWaを介してソースドライバ 703から出力される。
[0378] 一方、チャージシェア制御信号 Cshがアクティブ (ノヽィレベル）のときには、第 1の M OSトランジスタ SWaがオフし (遮断状態となり）、第 2の MOSトランジスタ SWbがオン する（導通状態となる）ので、各出力バッファ 731からのデータ信号は、出力されず（ すなわちデータ信号 S (1)〜S (n)のソースライン SLl〜SLnへの印加は遮断され）、 表示部 701における隣接ソースライン SL 1〜SLnが、第 2の MOSトランジスタ SWb を介して短絡される。
[0379] ソースドライバ 703のデータ信号生成部 712では、図 58 (a)に示すように、 1水平走 查期間（1H)毎に極性の反転する映像信号としてアナログ電圧信号 d(i)が生成され る。一方、表示制御回路 702では、図 58 (b)に示すように、各アナログ電圧信号 d (i) の極性の反転時に所定期間（1水平ブランキング期間程度の短い期間；チャージシェ ァ期間） Tshだけハイレベル (Hレベル）となるチャージシェア制御信号 Cshが生成さ れる。
[0380] 上記のように、チャージシェア制御信号 Cshがロウレベル（Lレベル）のときには、各 アナログ電圧信号 d (i)がデータ信号 S (i)として出力され、チャージシ ア制御信号 C shがハイレベル（Hレベル）のときには、データ信号 S (1)〜S (n)のソースライン SL1 〜SLnへの印加が遮断されると共に、隣接ソースライン SLl〜SLnが互いに短絡さ れる。
[0381] そして、ドット反転駆動方式が採用されていることから、隣接ソースライン SL1〜SL nの電圧は、互いに逆極性であって、しかも、その絶対値はほぼ等しい。従って、各 データ信号 S (i)の値、すなわち、各ソースライン SLiの電圧は、チャージシェア期間 Tshにおいて、黒表示に相当する電圧（黒電圧）となる。
[0382] 本実施の形態の液晶表示装置では、各データ信号 S (i)は、データ信号 S (i)の直 流レベル VSdcを基準として極性が反転するので、図 58 (c)に示すように、チャージ シェア期間 Tshにおいてデータ信号 S (i)の直流レベル VSdcにほぼ等しくなる。
[0383] なお、このようにデータ信号 S (1)〜S (n)の極性反転時に隣接ソースライン SL1〜 SLnを短絡することで各ソースライン SLiの電圧を黒電圧 (データ信号 S (i)の直流レ ベル VSdc)に等しくするという構成は、消費電力を低減するための手段として従来提 案されており、図 61に示した構成に限定されるものではない。
[0384] ゲートドライバ 704は、ゲートスタートパルス信号 GSPおよびゲートクロック信号 GC Kと、ゲートドライバ出力制御信号 GOEr (r= l, 2, · ··, q)とに基づき、各データ信号 S (1)〜S (n)を各画素形成部 705 (の画素容量）に書き込むために、デジタル画像 信号 D Aの各フレーム期間（各垂直走査期間）においてゲートライン GLl〜GLmを ほぼ 1水平走査期間ずつ順次選択すると共に、後述の黒挿入のために、上記したデ ータ信号 S (i)の極性反転時に所定期間だけゲートライン GLjを選択する (j = l〜m)
[0385] すなわち、ゲートドライバ 704は、図 58 (d) (e)に示すような画素データ書込パルス Pwと黒電圧印カロパルス（非画像信号を印加するパルス) Pbとを含む走査信号 G (1) 〜G (m)をゲートライン GLl〜GLmにそれぞれ印加し、これらの画素データ書込パ ルス Pw.黒電圧印カロパルス Pbが印加されているゲートライン GLjは選択状態となり、 選択状態のゲートライン GLjに接続された TFT710がオン状態となる一方、非選択 状態のゲートライン GLjに接続された TFT710はオフ状態となる。
[0386] ここで、画素データ書込パルス Pwは、水平走査期間（1H)のうち表示期間に相当 する有効走査期間で Hレベルとなるのに対し、黒電圧印カロパルス Pbは、水平走査期 間（1H)のうちブランキング期間（表示期間以外の期間）に相当するチャージシェア 期間 Tsh内で Hレベルとなる。
[0387] 図 58 (d) (e)に示すように、各走査信号 G (j)にお 、て、画素データ書込パルス Pw と、当該画素データ書込パルス Pwの後に最初に現れる黒電圧印加パルス Pbと、の 間は、 2Z3フレーム期間（2Z3V;Thd)であり、黒電圧印加パルス Pbは、 1フレーム 期間（IV)において、 1水平走査期間（1H)の間隔で続いて 3個現れている。
[0388] 黒電圧印力！]パルス Pbの個数は、実施したい黒挿入レベルに応じて適宜選択可能 であるが、 2個から 8個程度が適当である。より好ましくは 3個から 6個がよい。また黒 電圧印加パルス Pbを印加するタイミングは、データ信号の極性が + (正)から—（負） に変わるタイミングと一から +に変わるタイミングがあり、これらがどちらかに偏るとフリ ッカーや走査線毎のムラが生じる場合がある。 1フレーム毎にデータ信号の極性を反 転し駆動することや、 Thd、 Tbkを微調整することで、上記不具合を抑制することがで きる。そこで、黒電圧印加パルス Pbを偶数個（たとえば 4本）にすることで、隣接する 走査線ごとに + 、 " +のタイミングの黒電圧印加パルス Pbの本数が等しくな るようにしてちょい。
[0389] 次に、図 58を参照しつつ、上記ソースドライバ 703およびゲートドライバ 704による 表示部 701 (図 58参照）の駆動について説明する。表示部 701における各画素形成 部 705では、それに含まれる TFT710のゲート端子に接続されるゲートライン GLjに 画素データ書込パルス Pwが印加されることにより、当該 TFT710がオンされ、当該 T FT710のソース端子に接続されるソースライン SLiの電圧がデータ信号 S (i)の値と して当該画素形成部 705に書き込まれる。すなわち、ソースライン SLiの電圧が、画 素容量 Cpに保持される。その後、当該ゲートライン GLjは、黒電圧印加パルス Pbが 現れるまでの期間 (非選択状態の期間；画素データ保持期間) Thdは非選択状態と なるので、当該画素形成部 705に書き込まれた電圧がそのまま保持される。 [0390] 黒電圧印加パルス Pbは、画素データ保持期間 Thdの後のチャージシ ア期間 Ts hに、ゲートライン GLjに印加される。既述のようにチャージシェア期間 Tshでは、各 データ信号 S (i)の値すなわち各ソースライン SLiの電圧は、データ信号 S (i)の直流 レベルにほぼ等しくなる。すなわち、各ソースライン SLiの電圧は、黒電圧となる。
[0391] 従って、当該ゲートライン GLjへの黒電圧印加パルス Pbの印加により、該画素形成 部 705の画素容量 Cpに保持される電圧は、黒電圧に向力つて変化する。しかし、黒 電圧印加パルス Pbを印加するタイミングは、データ信号 S (i)の極性反転時であるた め、黒電圧印加パルス Pbのパルス幅は短い。そのため、画素容量 Cpにおける保持 電圧を確実に黒電圧にするために、図 58 (d) (e)に示すように、各フレーム期間にお いて 1水平走査期間（1H)間隔で 3個の黒電圧印加パルス Pbが続けて当該ゲートラ イン GLjに印加される。これ〖こより、当該ゲートライン GLjに接続される画素形成部 70 5によって形成される画素の輝度 (画素容量での保持電圧によって決まる透過光量） L (j, i)は、図 58 (f)に示すように変化する。
[0392] そのため、各ゲートライン GLjに接続される画素形成部 705に対応する 1表示ライン にお 、て、画素データ保持期間 Thdではデジタル画像信号 DAに基づく表示が行わ れ、その後に上記 3個の黒電圧印加パルス Pbが印加されて力も次に当該ゲートライ ン GLjに画素データ書込パルス Pwが印加される時点までの期間 Tbkでは黒表示が 行われる。このようにして、黒表示の行われる期間（黒表示期間) Tbkが各フレーム期 間に挿入されることにより、液晶表示パネル 700による表示のインパルス化が行われ る。
[0393] 図 58 (d) (e)からもわ力るように、画素データ書込パルス Pwの現れる時点は、走査 信号 G (j)毎に 1水平走査期間（1H)ずつ、ずれているので、黒電圧印加パルス Pb の現れる時点も走査信号 G (j)毎に 1水平走査期間（1H)ずつずれている。従って、 黒表示期間 Tbkも 1表示ライン毎に 1水平走査期間（ 1H)ずつずれて全ての表示ラ インにつき同じ長さの黒挿入が行われる。
[0394] このようにして、画素データ書込のための画素容量 Cpでの充電期間を短縮すること なぐ十分な黒挿入期間 (非画像挿入期間）が確保される。また、黒挿入 (非画像挿 入)のためにソースドライバ 703などの動作速度を上げる必要もな 、。 [0395] 次に、本実施形態におけるゲートドライバ 704の構成などについて、さらに詳細に 説明する。図 62 (a)は、上記した図 58 (d) (e)の波形を示すように動作するゲートドラ ィバ 704の構成を示すブロック図である。このゲートドライバ 704は、図 62 (a)に示す ように、シフトレジスタ 740 (図 62 (b) )を含む複数個（q個）の部分回路としてのゲート ドライバ用 IC (Integrated Circuit)チップ 7411, 7412, · ··, 741q力らなる。各ゲート ドライノく用 ICチップ 7411, 7412, · ··, 741qiま、図 62 (b)に示すように、シフトレジス タ 740と、当該シフトレジスタ 740の各段に対応して設けられた第 1および第 2の AN Dゲート 742· 743と、第 2の ANDゲート 743の出力信号 gl〜gpに基づき走査信号 Gl〜Gpを出力する出力部 745とを備え、外部力もの信号をスタートパルス信号 SPi 、クロック信号 CK、および出力制御信号 OEとして受け取る。
[0396] スタートパルス信号 SPiはシフトレジスタ 740の入力端に与えられ、シフトレジスタ 74 0の出力端からは、後続のゲートドライバ用 ICチップに入力されるべきスタートパルス 信号 SPoが出力される。また、それぞれの第 1の ANDゲート 742にはクロック信号 C Kの論理反転信号が入力される一方、それぞれの第 2の ANDゲート 743には出力 制御信号 OEの論理反転信号が入力される。そして、シフトレジスタ 740の各段の出 力信号 Qk (k= l〜p)は、当該段に対応する第 1の ANDゲート 742に入力され、当 該第 1の ANDゲート 742の出力信号は当該段に対応する第 2の ANDゲート 743に 入力される。
[0397] また、ゲートドライバ 704は、図 62 (a)に示すように、上記構成の複数 (q個）のゲー トドライバ用 ICチップ 741 l〜741qが縦続接続されて構成されている。すなわち、ゲ ートドライバ用 ICチップ 741 l〜741q内のシフトレジスタ 740が 1つのシフトレジスタ を形成するように（以下、このように縦続接続によって形成されるシフトレジスタを「結 合シフトレジスタ」という）、各ゲートドライバ用 ICチップ 741 l〜741q内のシフトレジス タの出力端 (スタートパルス信号 SPoの出力端子）が次のゲートドライバ用 ICチップ 7 41 l〜741q内のシフトレジスタの入力端 (スタートパルス信号 SPiの入力端子）に接 続される。
[0398] ただし、先頭のゲートドライバ用 ICチップ 7411内のシフトレジスタの入力端には、 表示制御回路 702からゲートスタートパルス信号 GSPが入力され、最後尾のゲートド ライバ用 ICチップ 741q内のシフトレジスタの出力端は外部と未接続となっている。
[0399] また、表示制御回路 702からのゲートクロック信号 GCKは、各ゲートドライバ用 ICチ ップ 7411〜 741 qにクロック信号 CKとして共通に入力される。
[0400] 一方、表示制御回路 702において生成されるゲートドライバ出力制御信号 GOEは 第 1〜第 qのゲートドライバ出力制御信号 GOEl〜GOEqからなり、これらのゲートド ライバ出力制御信号 GOEl〜GOEqは、ゲートドライバ用 ICチップ 7411〜741qに 出力制御信号 OEとしてそれぞれ個別に入力される。
[0401] 次に、図 63を用いて、上記ゲートドライバ 704の動作について説明する。
[0402] 表示制御回路 702は、図 63 (a)に示すように、画素データ書込パルス Pwに対応す る期間 Tspwおよび 3個の黒電圧印加パルス Pbに対応する期間 Tspbwだけ Hレべ ル (アクティブ）となる信号をゲートスタートパルス信号 GSPとして生成すると共に、図 63 (b)に示すように、 1水平走査期間（1H)毎に所定期間だけ Hレベルとなるゲート クロック信号 GCKを生成する。このようなゲートスタートパルス信号 GSPおよびゲート クロック信号 GCKがゲートドライバ 704に入力されると、先頭のゲートドライバ用 ICチ ップ 7411のシフトレジスタ 740の初段の出力信号 Q1として、図 63 (c)に示すような 信号が出力される。この出力信号 Q1は、各フレーム期間において、画素データ書込 パルス Pwに対応する 1個のパルス Pqwと、 3個の黒電圧印加パルス Pbに対応する 1 個のパルス Pqbwとを含み、これらの 2個のパルス Pqwと Pqbwとの間はほぼ画素デ ータ保持期間 Thdだけ離れて 、る。
[0403] このような 2個のパルス Pqwおよび Pqbwがゲートクロック信号 GCKに従ってゲート ドライバ 704内の結合シフトレジスタを順次転送されていく。それに応じて結合シフト レジスタの各段から、図 63 (c)に示すような波形の信号が 1水平走査期間（1H)ずつ 順次ずれて出力される。
[0404] また、表示制御回路 702は、既述のように、ゲートドライバ 704を構成するゲートドラ ィバ用 ICチップ 7411〜741qに与えるべきゲートドライバ出力制御信号 GOEl〜G OEqを生成する。ここで、 r番目のゲートドライバ用 ICチップ 741rに与えるべきゲート ドライバ出力制御信号 GOErは、当該ゲートドライバ用 ICチップ 741r内のシフトレジ スタ 740の!、ずれかの段から画素データ書込パルス Pwに対応するパルス Pqwが出 力されて ヽる期間では、画素データ書込パルス Pwの調整のため〖こゲートクロック信 号 GCKのパルス近傍の所定期間で Hレベルとなることを除き Lレベルとなり、それ以 外の期間では、ゲートクロック信号 GCKが Hレベル力 Lレベルに変化した直後の所 定期間 Toe (この所定期間 Toeはチャージシェア期間 Tshに含まれるように設定され る）だけ Lレベルとなることを除き Hレベルとなる。
[0405] 例えば、先頭のゲートドライバ用 ICチップ 7411には、図 63 (d)に示すようなゲート ドライバ出力制御信号 GOE1が与えられる。なお、画素データ書込パルス Pwの調整 のためにゲートドライバ出力制御信号 GOEl〜GOEqに含まれるパルス（これは上記 所定期間で Hレベルとなることに相当し、以下「書込期間調整パルス」という）は、必 要な画素データ書込パルス Pwに応じて、ゲートクロック信号 GCKの立ち上がりよりも 早く立ち上がったり、ゲートクロック信号 GCKの立ち下がりよりも遅く立ち下がったり する。
[0406] また、このような書込期間調整パルスを使用せずに、ゲートクロック信号 GCKのパ ルスだけで画素データ書込パルス Pwを調整するようにしてもょ 、。各ゲートドライバ 用 ICチップ 741r (r= l〜q)では、上記のようなシフトレジスタ 740各段の出力信号 Q k (k= l〜p)、ゲートクロック信号 GCKおよびゲートドライバ出力制御信号 GOErに 基づき、第 1および第 2の ANDゲート 742· 743により、内部走査信号 gl〜gpが生成 され、それらの内部走査信号 gl〜gpが出力部 745でレベル変換されて、ゲートライ ンに印加すべき走査信号 Gl〜Gpが出力される。
[0407] これにより、図 63 (e) (f)に示す走査信号 G (1) G (2)から分力るように、ゲートライン GL1 -GL2- · ·には、順次画素データ書込ノ ルス Pwが印加されると共に、各ゲートラ イン GL1 'GL2' · 'では、画素データ書込パルスの印加時点力 画素データ保持期 間 Thdだけ経過した時点で、黒電圧印加パルス Pbが印加され、その後、 1水平走査 期間（1H)間隔で 2個の黒電圧印加パルス Pbが印加される。このようにして 3個の黒 電圧印加パルス Pbが印加された後は、次のフレーム期間の画素データ書込パルス P wが印加されるまで Lレベルが維持される。すなわち、上記 3個の黒電圧印加パルス Pbが印加されて力 次の画素データ書込パルス Pwが印加されるまでは黒表示期間 Tbkとなる。 [0408] 上記のようにして、図 62 (a) (b)に示した構成のゲートドライバ 704により、液晶表示 装置において図 58 (c)〜 (f)に示したようなインノ ルス化駆動を実現することができ、 同時に液晶プレチルト電圧を与えることができる。
[0409] ところで、一般に、 TFT710を使用したアクティブマトリクス型の液晶表示パネルで は、図 64に示すように、各画素形成部 705における TFT710のゲート'ドレイン間に 寄生容量 Cgdが存在する。この寄生容量 Cgdの存在により、各画素形成部 705にお ける画素電極 Epの電圧（画素電圧） Vdは、その画素電極 Epに接続される TFT710 がオン状態 (導通状態)からオフ状態 (遮断状態)へと切り替わる時に、画素容量 Cp と寄生容量 Cgdとの比に応じて低下する。以下、寄生容量 Cgdに起因するこのような 画素電圧 Vdの変化をレベルシフトと呼び、この変化量を引き込み電圧と呼び記号 Δ Vdで示すものとする。
[0410] 具体的には、図 65 (a) (b)に示すように、いずれかのゲートライン GLjに印加される 走査信号 G (j)の電圧であるゲート電圧 Vg (j)がオン電圧 Vghとなって（時刻 tlまた は t3)、当該ゲートライン GLjに接続された TFT710を介してソースライン SLiの電圧 Vsnまたは Vspが画素電極に与えられた後に、そのゲート電圧 Vg (j)がオフ電圧 Vgl へと変化すると（時刻 t2または t4)、画素電圧 Vdは、次の（1)式で表される引き込み 電圧 AVdだけ低下する (j = l, 2, · ··, m; i= l, 2, · ··, n)。
[0411] AVd= (Vgh-Vgl) -Cgd/ CCp + Cgd) …ひ）
液晶はそれに印加される電圧によって誘電率が変化するので、画素容量 Cpは、画 素の階調によって異なる値を持つ。従って、（1)式から、上記引き込み電圧 AVdも 画素の階調によって異なる。
[0412] 一般に、液晶表示装置では、液晶への印加電圧の極性が共通電極 Ecの電位すな わち対向電圧を基準として所定周期で反転し、液晶における光の透過率はそれへの 印加電圧の実効値に応じて変化する。従って、フリツ力の無い表示を得るには、液晶 への印加電圧の平均値が 0になるように対向電圧に対してソースラインの電圧（ソー ス電圧）、すなわち、データ信号の値を上記引き込み電圧 AVdだけ補正する必要が ある。この引き込み電圧 AVdは、上記のように、画素の階調によって異なる。そこで、 全ての階調についてフリツ力の無い表示を得るために、ソース電圧は、表示すべき画 素の階調に応じて補正される。すなわち、ソース電圧の補正量は表示階調によって 異なる。
[0413] ところで、チャージシェア期間 Tshでのソース電圧（チャージシェア電圧）は、そのチ ヤージシェア期間直前における各ソースドライバの全ソースラインについての電圧の 平均値にほぼ等しい。上記のようにソース電圧の補正量が画素の階調によって異な るので、図 66を用いて次に示すように、チャージシェア電圧は表示階調によって異な る。
[0414] 図 66は、輝度の高い画素を表示する場合の画素電圧（高輝度画素電圧) Vd (B) の電圧波形 Wd(B)と、輝度の低い画素を表示する場合の画素電圧 (低輝度画素電 圧) Vd (D)の電圧波形 Wd (D)と、高輝度画素電圧 Vd (B)を与えるためのデータ信 号の電圧 (高輝度ソース電圧) Vs (B)の電圧波形 Ws (B)と、低輝度画素電圧 Vd (D )を与えるためのデータ信号の電圧 (低輝度ソース電圧) Vs (D)の電圧波形 Ws (D) と、を示している。
[0415] ただし、高輝度画素電圧の電圧波形 Wd (B)および低輝度画素電圧の電圧波形 W d (D)と、高輝度ソース電圧の電圧波形 Ws (B)および低輝度ソース電圧の電圧波形 Ws (D)とでは、時間軸（横軸）のスケールは、必ずしも一致しているわけではない。な お、図 66において、 Vsp (B)は高輝度ソース電圧 Vs (B)の最大値を、 Vsn(B)は高 輝度ソース電圧 Vs (B)の最小値をそれぞれ示し、 Vsp (D)は低輝度ソース電圧 Vs ( D)の最大値を、 Vsn (D)は低輝度ソース電圧 Vs (D)の最小値をそれぞれ示して!/ヽ る。
[0416] また、 Vcsh (B)は、高輝度ソース電圧 Vs (B)がソースラインに与えられた場合のチ ヤージシェア電圧を、 Vcsh (D)は、低輝度ソース電圧 Vs (D)がソースラインに与えら れた場合のチャージシェア電圧をそれぞれ示している。図 66からわかるように、高輝 度画素電圧 Vd (B)と低輝度画素電圧 Vd (D)とで引き込み電圧 AVdが異なる。そし て、上記した通り、引き込み電圧 AVd分だけ、ソース電圧の値を補正するため、高輝 度ソース電圧 Vs (B)と低輝度ソース電圧 Vs (D)とで補正量が異なる。
[0417] 従って、ソースラインに高輝度ソース電圧 Vs (B)が与えられる場合のチャージシェ ァ電圧 Vcsh (B)と低輝度ソース電圧 Vs (D)が与えられる場合のチャージシェア電圧 Vcsh (D)とは、互いに異なっている。すなわち、表示階調によってチャージシェア電 圧 Vcshが異なる。
[0418] 液晶表示パネル 700では、チャージシェア期間 Tshのソース電圧であるチャージシ エア電圧（図 58 (a) (c)に示されている電圧 VSdc)が黒表示に相当する電圧となるこ と力ら、チャージシェア期間 Tshで Hレベルとなる黒電圧印加パルス Pbをゲートライン GLjに印加することで黒挿入を行 ヽ (j = l〜m)、これにより表示をインノ ルス化して いる。
[0419] ここで、黒電圧印加パルス Pbのパルス幅が短いことから、黒電圧の書き込み不足を 補うべく複数のチャージシ ア期間 Tsh (図 58 (e) (f)に示した例では 3つのチャージ シェア期間 Tsh)で黒挿入を行っている。ところで、チャージシェア電圧 Vcshは、黒 表示に相当する電圧であっても、上記のようにソース電圧の値が補正されることから、 表示階調によって異なる（図 65参照)。
[0420] 以上のようにチャージシェア電圧 Vcshが表示階調によって異なるため、表示パタ ーンによっては、当該パターンの影が視認される場合がある。例えば、図 67に示すよ うに、液晶表示パネルの画面において本来の表示パターン Dpatの下方に、黒電圧 としてのチャージシェア電圧 Vcshの書き込みに基づき表示パターン Dpatに相当す る影のパターン Spatが現れ、これが表示パターン Dpatの影として視認されることが ある。
[0421] これに対して、黒信号挿入期間において、各ソースライン SLiに黒表示に相当する 固定電圧を与えることが好ましい。各ソースライン SLiに黒表示に相当する固定電圧 を与えれば、各画素形成部 705内の寄生容量 Cgdに基づく引き込み電圧の階調依 存性を補償するためにデータ信号の補正量が表示階調によって異なっても、黒信号 挿入期間における各ソースライン SLiの電圧が常に同一の電圧となるため、パターン の影が視認されるという、問題を改善することができる。
[0422] このような固定電圧を各ソースライン SLiに与えるソースドライバ 703の出力部 713 の具体的な構成について図面を用いて説明する。つまり、ソースドライバ 703の出力 部 713の構成は、上記の図 61に示した構成に限らず、次に示すような構成でもよい [0423] 図 68は、ソースドライバの出力部の他の構成を示す回路図である。
[0424] 図 68に示す出力部は、 n個の出力バッファ 731と、スイッチング素子としての n個の 第 1の MOSトランジスタ SWa、（n— 1)個の第 2の MOSトランジスタ SWb、およびィ ンバータ 733からなるスィッチ回路と、を含んでおり、この点では、図 61に示したソー スドライバ 703の出力部 713の構成と同様である。
[0425] さらに、図 68に示す出力部は、上記したソースドライバ 703の出力部 713と異なり、 チャージシェア電圧固定用電源 735および第 3の MOSトランジスタ SWb2を有して おり、チャージシェア電圧固定用電源 735の正極がスイッチング素子としての第 3の MOSトランジスタ SWb2を介して、いずれかのソースライン SL (i)に接続されるべきソ ースドライバ 703の出力端子に接続されている（図 68に示した例では、 n番目のソー スライン SLnに接続されるべき出力端子に接続されて 、る）。
[0426] そして、第 3の MOSトランジスタ SWb2のゲート端子には、チャージシェア制御信号 Cshが入力され、チャージシ ア電圧固定用電源 735の負極は接地されて!、る。
[0427] このチャージシェア電圧固定用電源 735は、液晶をプレチルトさせる液晶プレチル ト電圧に相当する固定電圧 Eshpを与える電圧供給部であることが好ましい。
[0428] なお、この固定電圧 Eshpは、チャージシェア期間 Tshにおいて黒電圧印加パルス Pbにより画素電極に印加されるが（図 58 (b)〜（e)参照）、上記のとおり画素電圧が 厳密に黒表示に相当する電圧ではない。しかしながら、大部分の階調領域において 表示すべき画素の階調に対して、 Eshpによる書き込みは低輝度表示 (低階調表示） となるため、インノ ルス効果を得ることが可能である。
[0429] 上記の図 68に示す出力部によっても、上記した図 61に示すソースドライバ 703の 出力部 713と同様、チャージシェア制御信号 Cshに基づき、チャージシェア期間 Tsh 以外 (の有効走査期間)では、データ信号生成部 712で生成されたアナログ電圧信 号 d (l)〜d (n)が出力バッファ 731を介してデータ信号 S (1)〜S (n)として出力され てソースライン SLl〜SLnに印加され、チャージシェア期間 Tshでは、データ信号 S ( 1)〜S (n)のソースライン SLl〜SLnへの印加が遮断されると共に隣接するソースラ イン SLl〜SLnが互いに短絡される。結果的に、全ソースライン SLl〜SLnが互い に短絡される。 [0430] これに加えて、図 68に示す構成によれば、チャージシェア期間 Tshにおいて各ソ ースライン SLi (i= l〜n)にチャージシェア電圧固定用電源 735の電圧 Eshpが与え られる。このため、引き込み電圧 AVdの階調依存性を補償するためにソース電圧の 補正量が表示階調によって異なっても、黒信号挿入期間としてのチャージシェア期 間 Tshにおいてチャージシェア電圧を常に同一の電圧 Eshpとすることができる。これ により、図 67に示したようなパターンの影の発生を抑制することができる。
[0431] さらに、固定電圧 Eshpとして液晶をプレチルトさせる液晶プレチルト電圧を与えるこ とで、次フレームに高輝度画素電圧を書き込む場合や、オーバーシュート駆動を行う 場合など、黒表示に相当するような低輝度画素電位に電位差の大きな電圧を印加す るときの液晶の応答速度低下を改善することができる。
[0432] し力し、図 68に示す構成例では、多くのソースラインは複数個の MOSトランジスタ SWbを介してチャージシェア電圧固定用電源 735に接続されている。このため、全 てのソースライン SLl〜SLnの電圧が同一のチャージシェア電圧 Eshに落ち着くまで にある程度の時間を要する。その結果、チャージシェア期間 Tshの長さによっては、 黒挿入において各画素形成部 705の画素容量に保持されるべき黒電圧を同一にす ることができず、上記パターンの影の発生を十分に抑制できな 、ことも考えられる。
[0433] これに対して、チャージシェア期間 Tshにおいて全てのソースライン SLl〜SLnが 短時間で同一の電圧 Eshとなるように構成されたソースドライバ 703の出力部の構成 例につ 、て図 69を用いて説明する。
[0434] 図 69は、上記したソースドライバ 703の出力部 713のさらに他の出力部の構成を示 す回路図である。同図に示す出力部 713における構成要素のうち、図 68に示す構 成要素と同一の構成要素については、同一の参照符号を付して説明を省略する。図 69に示す出力部も、図 68に示す出力部の構成と同様、各ソースライン SLi(i= l〜n )に対しスイッチング素子としての第 2の MOSトランジスタ SWcが 1個ずつ設けられて いる。し力し、図 68に示す出力部 713の構成では、隣接ソースライン SLl〜SLn間 に 1個ずつ第 2の MOSトランジスタ SWbが揷入されるようにスィッチ回路が構成され るのに対し、図 69に示す構成では、各ソースライン SLiとチャージシェア電圧固定用 電源 735との間に 1個ずつ第 2の MOSトランジスタ SWcが挿入されるようにスィッチ 回路が構成されている。すなわち図 69に示す構成では、各ソースライン SLiに接続さ れるべきソースドライバの出力端子は、これら第 2の MOSトランジスタ SWcのいずれ 力 1つを介してチャージシェア電圧固定用電源 735の正極に接続されている。
そして、これら第 2の MOSトランジスタ SWcのゲート端子の!/、ずれにもチャージシェ ァ制御信号 Cshが与えられる。
[0435] 上記のような図 69に示す構成によっても、図 68に示す構成や図 61に示す構成に おけるソースドライバ 703の出力部と同様、チャージシェア制御信号 Cshに基づき、 チャージシェア期間 Tsh以外 (の有効走査期間）では、データ信号生成部 712で生 成されたアナログ電圧信号 d ( 1)〜d (n)が出力バッファ 731を介してデータ信号 S ( 1 )〜S (n)として出力されてソースライン SLl〜SLnに印加され、チャージシェア期間 Tshでは、データ信号 S (1)〜S (n)のソースライン SLl〜SLnへの印加が遮断され ると共に隣接ソースラインが互いに短絡される（結果的に全ソースライン SL 1〜SLn が互いに短絡される）。
[0436] これに加えて、この図 69に示す構成によれば、チャージシェア期間 Tshにおいて各 ソースライン SLi(i= l〜n)にチャージシェア電圧固定用電源 735の電圧 Eshが与え られる。このため、引き込み電圧 AVdの階調依存性を補償するためにソース電圧の 補正量が表示階調によって異なっても、黒信号挿入期間としてのチャージシェア期 間 Tshにおいてチャージシェア電圧を常に同一の電圧 Eshとすることができる。しか も、チャージシェア期間 Tshにおいて各ソースライン SLi(i= l〜n)には、 1つの MO Sトランジスタ SWcのみを介してチャージシェア電圧固定用電源 735の電圧 Eshpが 与えられる。したがって、黒信号挿入期間としてのチャージシェア期間 Tshにおいて 各ソースライン SLiの電圧を短時間で同一の電圧 Eshにすることができ、これにより、 図 67に示したようなパターンの影の発生を確実に抑制することができる。
[0437] 以上のように、本発明の複合型表示装置においては、複数枚の表示素子のうち、 少なくとも 1枚の液晶表示素子において、チャージシェアリング方式の黒挿入を行うこ とにより、駆動回路などの複雑ィ匕ゃ動作周波数の増大を抑えることができ、消費電力 の低減ィ匕を図ることができる。
[0438] 本発明の複合型表示装置においては、少なくとも 1枚の表示素子において黒挿入 を行えばよいが、表示装置を構成する全ての表示素子を液晶表示素子とし、これら 全ての液晶表示素子において上記のようなチャージシェアリング方式の黒挿入を行 つてもよい。これにより、黒挿入時の輝度の微調整ができるようになる。たとえばより低 V、輝度の黒挿入ができると!、う効果が得られる。
[0439] また、本発明の複合型表示装置が 3枚以上の表示素子を備えている場合には、こ れらの表示パネルのうち、全ての表示素子ではないが、複数枚の表示素子がチヤ一 ジシェアリング方式の黒挿入を行ってもよい。これにより、さらに低い輝度の黒挿入が できるという効果が得られる。
[0440] なお、上記したチャージシェアリング方式による黒挿入では、 1水平走査期間ごとに 信号の極性が反転するもの (すなわち、 1H反転駆動）を例に挙げて説明したが、本 発明では、表示装置を構成する液晶表示パネルは、複数の水平走査期間毎にそれ ぞれの画素の極性が反転するものであってもよい。以下に、複数の走査線ごとにデ ータ信号の極性を反転する nH反転 (nは 2以上の整数)の駆動方法につ 、て説明す る。
[0441] まず、 nH反転駆動の一例として、 2水平走査期間毎にデータ信号線における信号 の極性が反転する 2H反転駆動を挙げて説明する。 2H反転駆動には、隣接するソ ースライン (データ信号線)ごとに極性が反転する 2Hドット反転 (図 71 (a)参照）と、隣 接するソースライン (データ信号線）にお 、て極性が反転しな 、2Hライン反転（図 71 (b)参照)などがあるが、本実施形態に本質的に影響しないため、特に記載のない限 り区別せず説明する。
[0442] このような 2H反転駆動において、好ましくは、極性反転する水平走査期間の間と極 性反転しな 、水平走査期間の間の両方にぉ 、て、非画像信号をデータ信号線に印 加し、非画像信号の印加のタイミングに合わせて走査信号線を選択するほうがよ!/、。 つまり、 1H目と 2H目との間でソースラインに中間電位 (非画像信号)を挿入すること により、黒挿入 (非画像挿入期間）を行うことが好ましい。このようにすることによって、 非画像信号が画素に印加される始めと終りのタイミングやトータルの時間を各走査信 号線において合わせ易くすることができる。これにより、走査ライン間で生ずる表示ム ラを改善することがでさる。 [0443] 2H反転駆動を行う場合であっても、液晶表示パネルの構成は、図 59に示す液晶 表示パネル 700と同様の構成を有している。図 70には、液晶表示パネルにおける各 信号の波形を示す。図 70 (a)はアナログ電圧信号を示す波形図であり、図 70 (b)は チャージシェア制御信号を示す波形図であり、図 70 (c)はデータ信号を示す波形図 であり、図 70 (d)はゲートライン GLjに印加される走査信号 G (j)を示す波形図であり 、図 70 (e)はゲートライン Gj + 1に印加される走査信号 G (j + 1)を示す波形図であり 、図 70 (f)は画素の輝度を示す波形図である。なお、これらの図に示す本実施の形 態の各波形において、図 58に示す波形と共通する点については、その説明を省略 し、異なる点のみを説明する。
[0444] 2H反転駆動では図 70 (a)に示すように、ソースドライバ 703のデータ生成部 712 において生成される映像信号 d (i)として、 2水平走査期間（2H)毎に極性の反転す るアナログ電圧信号が用いられる。 1H反転駆動の場合と異なる点は、図 70 (b)に示 すように、前後の水平走査期間で極性反転しない間に、チャージシ ア制御信号 Cs hをハイレベルとする点にある。
[0445] これにより、ソースラインに印加されるデータ信号 S (i)は図 70 (c)のようになり、極性 反転しないところにも非画像信号が印加されることになる。図 70 (c)は理想的な状態 であり、実際はある程度なまった波形となっている。本実施の形態のように 2H反転の 場合には、極性反転する時及び極性反転しな ヽ時のそれぞれにお!/ヽて非画像信号 を印加することで、極性反転する画素としない画素との間に充電率の差が生じ、 2H 毎にスジムラができることを防止することができる。
[0446] また、図 70 (d)の走査信号 G (j)に示すように、極性反転有無にかかわらず非画像 信号で走査線を選択状態 (Pb) (Pbを黒挿入印加パルスとも呼ぶ）とする。これにより 、画素 (j, i)に印加される電圧によって決まる輝度 (j, i)は、図 70 (f)のようになる。な お、黒挿入印カロパルス（Pb)の数は、 2H反転の場合には、偶数個とすることが好まし い。これによれば、隣接する走査ライン間において、極性が反転するときの黒挿入印 加パルス (Pb)の数と、極性が反転しな 、ときの黒挿入印加パルス (Pb)の数とをそろ えることができる。これによれば、走査ラインごとに生じる表示ムラを改善することがで きる。 [0447] またデータ信号の極性が + (正)から （負）に変わるタイミングと一から +タイミング があるので、さらに好ましくは、 2H反転の場合には 4の倍数個（たとえば 4個）とするこ とが好ましい。
[0448] 以上が好適な方法である力 本発明では、複数の走査線ごとに極性が反転する場 合 (すなわち、 nH反転 (nは 2以上の整数)の場合）において、極性反転する水平走 查期間の間に非画像信号をデータ信号線に印加し、非画像信号の印加のタイミング に合わせて走査信号線を選択するとともに、極性反転しない水平走査期間の間に非 画像信号をデータ信号線に印加し、非画像信号の印加のタイミングに合わせて走査 信号線を選択すればよい。また、図示はしていないが、 1Hずらして飛び越し走査し てもよい。
[0449] 以上の説明では、 2水平走査期間ごとにデータ信号の極性を反転させる 2H反転に ついて説明したが、本発明はこれに限定されることなぐ極性が反転するタイミングを 3以上の水平走査期間毎とすることもできる。図 72には、 3以上の水平走査期間毎に データ信号の極性を反転させる例として、 4H反転の場合の各信号の波形を示す。 図 72に示すように、 2H反転の場合と同様に極性反転しない場合にも、 Csh信号を 入れている。それ以外の点については、図 70と同じであるため、説明を省略する。
[0450] なお、図 72 (d) (e)においては、黒挿入印加パルス（Pb)の数は 4個となっている。
4の倍数以外では走査線 4本ごとに毎にデータ信号極性反転するタイミングとしない タイミングの黒挿入印加パルスの個数が異なりムラとなる場合があるからである。すな わち nH反転の場合、黒挿入印カロパルス (Pb)を nの倍数個とすることが望ま 、。
[0451] さらには、 4H反転の場合、 4 X 2m (mは 1以上の整数）となることがより好ましい。こ れにより、各走査信号線においてデータ信号の極性が反転する場合の、負から正へ 反転する非画像信号が選択される回数、および、正から負への反転する非画像信号 が選択される回数を等しくすることができるとともに、信号の極性が反転しない場合の 、正と正との間に印加される非画像信号が選択される回数、および、負と負との間に 印加される非画像信号が選択される回数を等しくすることができる。これによつて、隣 接する画素間の充電率の差をより小さくすることができ、走査線ごとに生じるムラをより 改善することができる。すなわち nH反転の場合、黒挿入印加パルス (Pb)を 2nの倍 数個とすることが好ましい。
[0452] 上述したチャージシェアリング方式による黒挿入は、他の各実施の形態に力かる複 合型表示装置においても適用可能である。
[0453] なお、本実施の形態 1では、コントラストおよび動画像について本発明を実施する 最良の形態を説明したが、図 34のように第 2のパネルとして、 EL素子を用いることに よって、ある程度動画特性の改善をは力ることが出来る。一般的に矩形の駆動波形 に対して、 EL素子は 秒オーダーの応答速度であるのに対し、液晶は数 m秒ォー ダ一の応答速度である。
[0454] このため、液晶表示素子と EL表示素子を組み合わせることによって、応答速度に 起因する動画像の劣化に対して、前記の実施形態 1のようにサブフレームに分割し なくても、ある程度の効果を有する。以下の実施の形態 2において説明する。
[0455] 〔実施の形態 2〕
本発明の他の実施の形態について説明すれば、以下の通りである。
[0456] 本実施の形態にかかる複合型表示装置は、光学的に重ね合わせられた複数の表 示装置において、それぞれ独立に制御可能な複数の画素を有しており、最表面に位 置する表示素子はクロスニコル配置の 1対の偏光素子に狭持された第一の液晶表示 素子である複合型表示素子であって、観察者側からもっとも背面側に配置されたェ レクト口ルミネッセンス素子であることを特徴とする複合型表示素子であって、光学的 に重ね合わせられた複数の表示装置の最表面または各表示素子の間の、どれか一 つまたは複数箇所に光拡散層が配置され、入力信号の階調レベルが明表示である 場合には第一の液晶表示素子の対応する画素を明表示しその他の表示素子の対 応する画素も明階調を表示し、入力信号の階調レベルが暗表示である場合には第 一の液晶表示素子の対応する画素を暗表示としその他の表示素子の対応する画素 を喑階調で表示し、画像表示を行う複合型表示装置において、前記光学的に重ね 合わされた複数の表示素子の画像の合成によって画像表示を行う特徴とする複合型 表示装置について説明する。
[0457] 図 40 (a)〜図 40 (c)は、明、暗、明の順に画像を表示したときの応答速度に起因 する画像のボケを概略的に示した図である。図 40 (a)は EL素子の輝度応答、図 40 ( b)は液晶素子の光シャッターとしての応答、図 40 (c)は液晶素子と EL素子を組み合 わせたの場合の輝度応答を示す。 ELは入力信号に対して、ほとんど遅延無く輝度が 変化するが、液晶は遅延している。合成画像としての変化については、明から暗に変 化した場合には、発光素子である ELからの光が暗くなるため、光シャッターとしての 液晶素子の応答が遅くても、応答速度が改善する。暗力 明の場合には余り改善効 果が見られない。したがって、喑カも明の変化に対し応答特性が良い液晶を用いる 場合に適している。
[0458] これに対し、入力信号の輝度が変化する際の 1フレーム（通常 16. 6m秒）のみ、表 示素子に印加する信号を余分に与えさせ、 1フレームの輝度の応答を改善する方法 の 1例を図 41 (a)〜図 41 (c)を使って説明する。明暗が矩形に変化する入力映像信 号に対して図 41 (a)は EL素子の輝度変化を示し、図 41 (b)は暗から明の変化を先 読みし入力波形を点線に示したように余分に信号を 1フレーム分与えた場合の光シ ャッターとしての応答、図 41 (c)は上記図 41 (a)の EL素子と液晶素子を組み合わせ た場合の輝度応答を示す図である。
[0459] 図 41 (b)では、図 40 (b)と比較すると喑カも明の変化に対する輝度応答特性が改 善していることがわかる。なお、ここでは液晶は電圧を印加した場合に明表示をする ノーマリブラックのネマチック液晶を使用している。これは電圧 Vを印加したときの応 答時間 τ onは、液晶の閾値電圧が Vthであるとき、 1/ τ onは (V2— Vth2)に比例 することを利用している。このとき、印加した電圧が狙いの輝度を越えていないのは、 ¾ ヽの輝度を越えな 、ように印加電圧を決めて！/、るからであるが、 TFTをオンする時 間は通常の液晶表示素子は数十/ z mであり、この時間では液晶分子は応答出来ず 、 TFTをオフした後の保持時間の間に応答し液晶分子が回転するのである力 その 際液晶の誘電率が変化してしま 、電圧が降下することが一因としてある。 V、ずれにし ても、追加の電圧が大きすぎると狙いの輝度より明るくなつてしまい、逆に小さすぎる と応答速度の改善効果が小さいため、適切な追加電圧を印加する必要がある。また 、応答速度は液晶の物性やセルの厚みとも関係あるため、その液晶パネルに適した 電圧を印加する必要がある。このとき、ある階調力 ある別の階調に変化する際に余 分に印加する最適な電圧は一定であるとは限らないので、開始階調と終了階調に対 し、適切な追加電圧を輝度の応答特性がよくなるように定めておけばよい。上記は図
7のオーバーシュート駆動の一例である。
[0460] 本実施の形態 2では、ホールド型としての画像ボケは残る力 フレームを分割しな ヽ ので、駆動周波数が低くて済むため、パネルのスイッチング素子やドライバの能力が 低くても対応できる製造上のメリットがある。本実施の形態 2により安価に動画像、コン トラストの優れた表示装置を実現することができる。
[0461] さらに実施形態 2に、実施形態 1で説明したように 1フレーム期間を複数のサブフレ ーム期間に分割し、上記複数のサブフレームのうち少なくとも一つのサブフレームの 階調レベルが黒または入力信号の階調データより暗い階調レベルの画像信号を、上 記表示素子に供給する方法を加えれば、ホールド型としての画像ボケも軽減し、コン トラストの優れた表示装置表示装置を実現できる。
[0462] 〔実施の形態 3〕
本発明のさらに他の実施の形態について、以下に説明する。
[0463] 前記の実施の形態 1また 2においてに第一の液晶表示素子にカラーフィルタを設け 、第 2のパネルにカラー表示可能な表示素子を用いれば、複合型画像装置としても カラー表示が可能となるとともに同一設計のパネルを単独で表示装置として用いる場 合に比べ色純度を向上することができる。
[0464] この場合、図 1のように第 1のパネルと第 2のパネルで 1対 1に RGBが透過効率上は 望ましい。しかしながら第 1の液晶表示素子と第 2の表示素子の最小単位画素が必 ずしも同じサイズである必要は無い。たとえば、第一の液晶パネルを図 42 (a)のサイ ズの画素とし、第 2の表示素子の画素を図 42 (b)のように 1. 4倍にする。ここで、 R、 G、 Bはそれぞれ赤、緑、青の画素を示す。このとき、第 2のパネルに入力する信号や タイミングは解像度に応じた変換を行う必要がある。各画素が 1対 1に対応しなくなる ので、 2つのパネルの間に拡散層を置くなどして光を散乱させたほうが良い。
[0465] 第 1のパネルと第 2のパネルが 1対 1であっても 1対 1. 4であっても、このような構成 にすると各パネル間での散乱のため混色が起き、彩度が低下する場合がある。
[0466] 一般に、ディスプレイの γは 2. 2程度である。ただし、液晶表示装置をはじめとした 実際のディスプレイデバイスでは、黒が輝度 0ではない事や、彩度調整などの信号処 理のため、全階調同じ γであることはほとんどなぐ概ね 1. 8〜2. 6程度に連続して 分布している。
[0467] このため、上記 γは全階調で一定の直線とはならず曲線となり、 γは各階調におけ る接線の傾きと定義されるが、実使用上は、微小階調領域（1階調間など）における 直線の傾きに近似される。
[0468] この γ値を、階調 Xの関数 G (χ)と記述し、第 1のパネルから出力される画像データ の γ 値を G (χ)、第 2のパネル出力される画像データの γ 値を G (χ)とすると、最
1 1 2 2
終的に出力される画像データの γ 値は G (x) =G (X) +G (x)である。ここで、本 out 1 2
発明では、少なくともひとつの階調 Xにおける γ 値 G (X)力 G (X) = G (X) + G ( out 1 2
X)でかつ G (X) >G (X)の関係を満たすようにすることによって彩度の低下を抑制
1 2
できる。
[0469] 具体的には、
本実施の形態では、第 1のパネルと第 2のパネルの合成画像である出力の γ が約 out
2. 2となるように、カラーパネルから出力される画像データの Ύ 値をで G (X) = l. 8 、白黒パネルから出力される画像データの γ 値を G (χ) =0. 4とした。この場合の
2 2
階調輝度特性湘対値)を図 43に示す。太い実線が出力の階調輝度特性、細い実 線が第 1のパネルの階調輝度特性、点線が細 、実線が第 1のパネルの階調輝度特 性である。こうすることによって彩度の低下を抑制することができる。
[0470] なお、必ずしも全階調に渡って G (X) >G (X)の関係を満たす必要は無い。なぜ
1 2
なら、それぞれのパネル単体のコントラストが悪 、ために喑 、階調ではパネル単体で の γカ^に近くなる場合がある。このときは、 G (X) =G (X) +G (X)の γ が 2. 2に
1 2 out 近くなるように設定すればよい。 y の狙いは 1. 8〜2. 6の範囲が適当である。
out
[0471] これらの γ設定は、入力信号に対する出力画像を規定する物であって、入力信号 に対して出力される画像データの輝度等を測定することにより得られる。また、上記の γ設定は後で説明する実施形態 4にも適用が可能である。
[0472] 入力信号とは、映像ソースもしくは、それに基づく表示信号である。
0設定は、液晶パネルのコントローラで行っても良いし、液晶コントローラへの出力信 号処理回路で行っても良 、し両方で行うこともできる。 [0473] また、入力信号によって、 γ値を変化させるアクティブ γ技術を併用する場合にお いても、第一パネルと第二パネルに該関係が存在する力ぎり同様の効果が得られる
[0474] このとき、第一パネルから出力される画像データの γ 値は大きいほど効果があるが 、 1. 8以上とすることで実用上十分な彩度低減抑制効果が得られる。
[0475] LED表示素子などの点光源を第 2のパネルとして用いる場合にも適用できる。
[0476] 本実施の形態 3によれば、動画像のボケを低減し、パネルを単体で用いる場合に 比べ色純度を向上することができ、彩度低減も抑制することができる。また、最小単 位画素が大きい方がドライバコストの低減や実施形態 1における 1フレームを複数の サブフレームに分割した表示素子の場合の駆動マージンなどが向上する。
[0477] 〔実施の形態 4〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。
[0478] 前記実施の形態 1または 2の複合型表示装置において、図 44のように、第一の液 晶表示素子にカラーフィルタを設け、第 2の表示素子をモノクロ表示とすることによつ てもカラー表示は可能である。前記の実施の形態 3の場合に比べ、第 2の表示素子（ 第 2のパネル）がモノクロとなるため、材料やプロセスの簡素化が可能となる。
[0479] この場合、モノクロ表示を行う第 2の表示素子に RGBの階調信号を入力すると、平 行光で無い限り、第 1のパネルと第 2のパネルとの視差のため、正しくカラー表示され ない。このため、図 45 (a) (b)に示すように、 RGBに対応する第 2のパネルの画素に は同一信号を入力するのが望ましい。輝度効率を考慮して対応する位置の入力信 号の RGBの入力画素最大階調データとなるように、または、最大階調を反映した演 算結果で示される階調データとなるように制御することが望ましい。図 46は、より詳細 に上記を説明する図である。この時、図 47のように第 2のパネルの構造上の最小単 位画素は RGBに対応する一つの画素としても力まわない。
[0480] さらに、図 48のように第 2のパネルの画素サイズを大きくしても良い。図 48ではゲー ト走査方向に 2倍、信号方向に RGB X 2で 6倍の画素サイズにしている。こうすること によって、開口率上有利になるとともに、ドライバコストの低減や実施形態 1における 1 フレームを複数のサブフレームに分割した表示素子の場合の駆動マージンなどが向 上する。画素サイズが大きければ大きいほど、これらのマージンは向上する。どれくら
V、大きく出来るかにつ 、てはベースとなる第一のパネルの解像度にもよるが、第 2の 画素サイズを拡大することにより複合型画像表示装置としての画像を通常使用時の 観察距離にぉ 、てモザイク状のブロック別れのように見えな!/、程度が好ま U、。たと えば走査方向に 3倍、信号列方向に RGB X 3倍などでもよ 、。
[0481] 次に、カラーの第 1のパネル、モノクロの第 2のパネルに入力する信号について説 明する。
[0482] 本実施の形態では、 2枚の液晶表示パネルを重ね合わせたときに、彩度低減、斜 め画像ズレを生じな 、駆動信号処理アルゴリズムにつ 、て説明する。説明を簡単に する為、絵素数は 5行 5列とし、スムージング処理のための画像領域 (M絵素 X N絵 素）を 3 X 3絵素とする。
(1)入力信号について各画素の RGB信号のうちの最大値を求める。図 49は、そのよ うにして求めた各絵素の階調値を示す。図 48のようにさらに第 2のパネルの画素を大 きくした場合は、大きくした画素に対応する入力画像信号の最大を求めればよい。
(2)更に 3 X 3画素領域の中の最大値をその中央の絵素の値とする。図 50は、その 結果の値を示す。周辺の絵素には、図 51に示すように隣接の値を入力する。更に、 求めた図 51に示す値につ!、て 3 X 3絵素の平均値を図 52に示すように 3 X 3絵素の 中央絵素の値とする。周辺絵素は隣接の絵素値とし、図 53に示すようなデータとする
(3)そしてフル階調値 (8ビット信号では 255)を図 53の各絵素の値で割った値をカラ 一フィルタのあるパネルの各画素の輝度拡張率とし、その拡張率で各画素の輝度を 拡張する。
(4)そしてモノクロパネルには前記輝度拡張率の逆数、即ち図 52の値を各画素に入 力する。
[0483] 前記例では Nを 3とした力 Nは 3から 49の値とする。また、計算量を減らす為に前 記（2)で平均値を求めるときに 1絵素おきの値を省いて計算しても良ぐまた前記（2) の処理の後、 γ補正を行っても良い。
[0484] 本実施形態では、簡単な平均化処理でスムージングを行った力 各絵素の RGBド ット Max値をその値未満にならな!/、範囲で他のスムージング処理を行っても良!、。
[0485] 本処理により、元信号の輝度値は変わらず、各画素の色度値も保持される為、彩度 低下も無ぐまた下側のモノクロパネルの平面方向の輝度変化は滑らかである為、斜 めから見た場合の 2枚のパネルの画像ズレも視認されにくくなる。
[0486] 図 54 (b)は、前記のような処理法にて図 54 (a)に示す元信号画像を信号変換した 第一のパネル画像図を示し、図 54 (c)は、前記のような処理法にて図 54 (a)に示す 元信号画像を信号変換した第 2のパネル画像図を一実施形態として示すものである 。このことにより、表示品位の高い画像を提供できる。
[0487] 本実施の形態 4により、第 2のパネルの構成が簡略化され、ドライバ数も低減できる とともに、実施の形態 1の 1フレーム期間を複数のサブフレームに分割する方法を、画 素を大きくした第 2のパネルに適用することにより、サブフレームを分割することにより 減少する TFT素子の充電率のマージンやドライバへの不可を低減できる。より簡単 に表示品位がよくコントラストや動画特性の優れた複合型画像表示装置を提供でき る。
[0488] 〔実施の形態 5〕
本発明の液晶表示装置を適用したテレビジョン受信機について、図 55〜図 57を参 照しながら以下に説明する。
[0489] 図 55は、テレビジョン受信機用の液晶表示装置 601の回路ブロックを示す。
[0490] 液晶表示装置 601は、図 55に示すように、 Y/C分離回路 500、ビデオクロマ回路 5 01、 A/Dコンバータ 502、液晶コントローラ 503、液晶ノネル 504、バックライト駆動 回路 505、バックライト 506、マイコン 507、階調回路 508を備えた構成となっている。
[0491] 上記液晶パネル 504は、第 1の液晶パネルと第 2の液晶パネルの 2枚構成であり、 上述した各実施の形態で説明した何れの構成であってもよい。
上記構成の液晶表示装置 601において、まず、テレビ信号の入力映像信号は、 Ύ/ C分離回路 500に入力され、輝度信号と色信号に分離される。輝度信号と色信号は ビデオクロマ回路 501にて光の 3原色である、 R、 G、 Bに変換され、さらに、このアナ ログ RGB信号は AZDコンバータ 502により、デジタル RGB信号に変換され、液晶コ ントローラ 503に入力される。 [0492] 液晶パネル 504では液晶コントローラ 503からの RGB信号が所定のタイミングで入 力されると共に、階調回路 508からの RGBそれぞれの階調電圧が供給され、画像が 表示されることになる。これらの処理を含め、システム全体の制御はマイコン 507が行 うことになる。
[0493] なお、映像信号として、テレビジョン放送に基づく映像信号、カメラにより撮像された 映像信号、インターネット回線を介して供給される映像信号、 DVDに記録された映 像信号など、様々な映像信号に基づ 、て表示可能である。
[0494] さらに、図 56に示すチューナ部 600ではテレビジョン放送を受信して映像信号を出 力し、液晶表示装置 601ではチューナ部 600から出力された映像信号に基づいて 画像（映像)表示を行う。
[0495] また、上記構成の液晶表示装置をテレビジョン受信機とするとき、例えば、図 57に 示すように、液晶表示装置 601を第 1筐体 301と第 2筐体 306とで包み込むようにし て挟持した構成となって 、る。
[0496] 第 1筐体 301は、液晶表示装置 601で表示される映像を透過させる開口部 301aが 形成されている。
[0497] また、第 2筐体 306は、液晶表示装置 601の背面側を覆うものであり、該液晶表示 装置 601を操作するための操作用回路 305が設けられるとともに、下方に支持用部 材 308が取り付けられて!/、る。
[0498] 以上のように、上記構成のテレビジョン受信機や映像モニタにおいて、表示装置に 本願発明の液晶表示装置を用いることで、コントラストが高ぐ動画特性の良い表示 品位の高 、映像を表示することが可能となる。
[0499] 本発明は上述した各実施形態に限定されるものではなぐ請求項に示した範囲で 種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適 宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 産業上の利用の可能性
[0500] 本発明の液晶表示装置は、動画性能に優れコントラストを大幅に向上できるので、 テレビジョン受信機、映画用や放送用のモニタ等に適用できる。

Claims

請求の範囲
[1] それぞれ独立に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね 合わせ、入力信号の階調レベルに対応する画像信号をそれぞれの表示素子の各画 素に供給して画像表示を行う画像表示方法において、
表示階調レベルの一部または全部において、 1フレーム期間中に、相対的に明る い明レベルで表示する期間と相対的に喑 、暗レベルで表示する期間とを含むことを 特徴とする画像表示方法。
[2] それぞれ独立に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね 合わせ、入力信号の階調レベルに対応する画像信号をそれぞれの表示素子の各画 素に供給して画像表示を行う画像表示方法において、
上記複数の表示素子のうち少なくとも一枚の表示素子における、表示階調レベル の一部または全部において、 1フレーム期間中に、相対的に明るい明レベルで表示 する期間と相対的に暗い暗レベルで表示する期間とを含むことを特徴とする画像表 示方法。
[3] それぞれ独立に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね 合わせ、入力信号の階調レベルに対応する画像信号をそれぞれの表示素子の各画 素に供給して画像表示を行う複合型表示装置において、
表示階調レベルの一部または全部において、 1フレーム期間中に、相対的に明る い明レベルで表示する期間と相対的に喑 、暗レベルで表示する期間とが含まれるよ うに、上記表示素子の明暗レベルが調整されていることを特徴とする複合型表示装 置。
[4] それぞれ独立に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね 合わせ、入力信号の階調レベルに対応する画像信号をそれぞれの表示素子の各画 素に供給して画像表示を行う複合型表示装置において、
上記複数の表示素子のうち少なくとも一枚の表示素子における、表示階調レベル の一部または全部において、 1フレーム期間中に、相対的に明るい明レベルで表示 する期間と相対的に暗い暗レベルで表示する期間とが含まれるように、上記表示素 子の明暗レベルが調整されていることを特徴とする複合型表示装置。
[5] 上記複数の表示素子のうち少なくとも一枚の表示素子に対して、 1フレーム期間を 複数のサブフレーム期間に分割し、入力信号の階調データに応じて各サブフレーム の階調レベルを確定して、確定した階調レベルの画像信号を供給する表示制御手 段を供え、
上記表示制御手段は、
上記入力信号の階調データの一部または全部にぉ 、て、上記複数のサブフレーム のうち少なくとも一つのサブフレームの階調レベルが黒または入力信号の階調デー タより暗い階調レベルの画像信号を、上記表示素子に供給することを特徴とする請 求項 4に記載の複合型表示装置。
[6] 上記複数の表示素子のうち、少なくとも最表面の表示素子は、クロス-コルに配置 された一対の偏光素子に挟持された液晶表示素子であり、
上記表示制御手段は、
上記液晶表示素子に対して、 1フレーム期間を複数のサブフレーム期間に分割し、 入力信号の階調データに応じて各サブフレームの階調レベルを確定して、確定した 階調レベルの画像信号を供給することを特徴とする請求項 5に記載の複合型表示装 置。
[7] 上記複数の表示素子の少なくとも 2枚の表示素子が、一対の偏光素子に挟持され た液晶表示素子であるとき、
隣接する偏光素子同士がクロス-コルに配置されていることを特徴とする請求項 6 に記載の複合型表示装置。
[8] 上記表示制御手段は、
上記入力信号の階調レベルが最小の場合には全てのサブフレームの階調レベル を最小にし、該入力信号の階調レベルが最大の場合には全てのサブフレームの階 調レベルを最大にした画像信号を表示素子に供給することを特徴とする請求項 5〖こ 記載の複合型表示装置。
[9] 上記表示制御手段は、
1フレーム期間での入力信号に対応する表示輝度の積分値が、予め設定した階調 輝度特性を示すように各サブフレームで出力される階調レベルを制御することを特徴 とする請求項 5〜8の何れか 1項に記載の複合型表示装置。
[10] 上記複数の表示素子のうち、観察者側からもっとも遠い背面側に配置された表示 素子力 エレクト口ルミネッセンス素子であることを特徴とする請求項 6に記載に複合 型表示装置。
[11] それぞれ独立に制御可能な複数の画素を有する表示素子を光学的に複数枚重ね 合わせ、入力信号の階調レベルに対応する画像信号をそれぞれの表示素子の各画 素に供給して画像表示を行う複合型表示装置において、
上記複数の表示素子のうち、最表面の表示素子は、クロス-コルに配置された一対 の偏光素子に挟持された液晶表示素子であり、
上記複数の表示素子のうち、観察者側からもっとも遠い背面側に配置された表示 素子力 エレクト口ルミネッセンス素子であることを特徴とする複合型表示装置。
[12] 上記最表面の表示素子を第 1の液晶表示素子としたとき、
上記第 1の液晶表示素子が、カラー表示可能な液晶表示素子であることを特徴す る請求項 11に記載の複合型表示装置。
[13] 上記第 1の液晶表示素子を除ぐ残りの表示素子のうち少なくとも一つの表示素子 力 モノクロ表示を行う表示素子であることを特徴とする請求項 12に記載の複合型表 示装置。
[14] 上記第 1の液晶表示素子を除ぐ残りの表示素子のうち少なくとも一つの表示素子 力 第 1の液晶表示素子の最小表示単位画素よりも大きい最小表示単位画素を有す る表示素子であることを特徴とする請求項 11〜13の何れか 1項に記載の複合型表 示装置。
[15] 上記第 1の液晶表示素子の最小表示単位画素よりも大きい最小表示単位画素を 有する表示素子が、 1フレーム期間を複数のサブフレーム期間に分割された表示素 子であることを特徴とする請求項 14に記載の複合型表示装置。
[16] 上記表示制御手段は、
上記第 1の液晶表示素子を除く残りの表示素子のうち、少なくとも一つの表示素子 の最小表示単位画素が、上記第 1の液晶表示素子の最小表示単位画素よりも大き い画素であるとき、該画素に対する階調データが、対応する位置の入力信号の画素 の集合の階調データの、最大階調データとなるように、または、最大階調データを反 映した演算結果で示される階調データとなるように制御することを特徴とする請求項 1
4または 15に記載の複合型表示装置。
[17] 上記第 1の液晶表示素子の最小表示単位画素よりも大きい画素を有する表示素子 に対して、第 1の液晶表示素子の画像に比べ、入力画像のエッジ部分を滑らかにす るスムージング処理を行うスムージング処理部を備えていることを特徴とする請求項 1
4〜16の何れか 1項に記載の複合型表示装置。
[18] 少なくとも複合型表示装置力 出力される画像データの γ値が γ =G (x) 〈xは out
任意の階調〉、
上記液晶表示素子から出力される画像データの γ値が γ =G (x)、
上記液晶表示素子以外の表示素子から出力される画像データの γ値が γ =G (
2 2
X)の時、
少なくともひとつの階調 Xにおける γ =G (X)が、
out
G (X) =G (X) +G (X)でかつ G (X) >G (X)の関係を満たすことを特徴とする
1 2 1 2
請求項 6〜17の何れか 1項に記載の複合型表示装置。
[19] 上記液晶表示素子が垂直配向モードであることを特徴とする請求項 6〜18の何れ 力 1項に記載の複合型表示装置。
[20] 上記複数の表示素子のうち、最表面または各表示素子の間の何れか 1箇所または 複数箇所に光拡散層が配置されていることを特徴とする請求項 3〜19の何れか 1項 に記載の複合型表示装置。
[21] 上記複数枚の表示素子のうち、少なくとも 1枚の表示素子は液晶表示素子であり、 上記液晶表示素子は、複数のデータ信号線と、これら複数のデータ信号線と交差 する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との 交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択 されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込 む複数の画素部とを備えて 、るとともに、
互いに隣接する水平走査期間の境界にぉ 、て、上記の相対的に喑 ヽ喑レベルで 表示するための信号である非画像信号をデータ信号線に印加する一方、 画像表示を行う有効走査期間で上記走査信号線を選択し、その後有効走査期間と 有効走査期間との間で、上記データ信号線への非画像信号の印加のタイミングに合 わせて該走査信号線を選択する表示駆動手段をさらに備えていることを特徴とする 請求項 3、 4、または 11に記載の複合型表示装置。
[22] 上記表示駆動手段は、上記データ信号線に極性が反転する信号を供給しており、 上記非画像信号は、上記データ信号線における極性反転の途中の電圧を有する 信号であることを特徴とする請求項 21に記載の複合型表示装置。
[23] 上記データ信号線における信号の極性力 1水平走査期間ごとに反転しているとき に、上記データ信号線への非画像信号の供給のタイミングにあわせて該走査信号線 を選択する回数が偶数となっていることを特徴とする請求項 22に記載の複合型表示 装置。
[24] 上記表示駆動手段は、複数の水平走査期間ごとに極性が反転する信号を上記デ ータ信号線に供給していることを特徴とする請求項 21に記載の複合型表示装置。
[25] 隣接する水平期間の間でデータ信号の極性が反転しない時に非画像信号をデー タ信号線に供給していることを特徴とする請求項 24に記載の複合型表示装置。
[26] 上記データ信号線における信号の極性力 n個（ここで、 nは 2以上の整数)の水平 走査期間ごとに反転しているときに、上記データ信号線への非画像信号の供給のタ イミングにあわせて該走査信号線を選択する回数力 の倍数となっていることを特徴 とする請求項 24または 25に記載の複合型表示装置。
[27] 上記データ信号線への非画像信号の供給のタイミングにあわせて該走査信号線を 選択する回数が 2nの倍数となっていることを特徴とする請求項 26に記載の複合型 表示装置。
[28] テレビジョン放送を受信するチューナ部と、該チューナ部で受信したテレビジョン放 送を表示する表示装置とを備えたテレビジョン受信機において、
上記表示装置は、請求項 3〜27の何れか 1項に記載の複合型表示装置であること を特徴とするテレビジョン受信機。
[29] 外部力 のモニタ信号を信号処理した画像信号を出力可能とする信号処理部と、 上記画像信号に基づく画像表示を行う表示装置とを備えたモニタ装置において、 上記表示装置は、請求項 3〜27の何れか 1項に記載の複合型表示装置であること を特徴とするモニタ装置。
[30] 上記複数枚の表示素子のうち、少なくとも 1枚の表示素子は液晶表示素子であり、 上記液晶表示素子が、複数のデータ信号線と、これら複数のデータ信号線と交差 する複数の走査信号線と、上記複数のデータ信号線と上記複数の走査信号線との 交点に対応してマトリクス状に配置され対応する交点を通過する走査信号線が選択 されているときに対応する交点を通過するデータ信号線の電圧を画素値として取り込 む複数の画素部とを備えており、
互いに隣接する水平走査期間の境界にぉ 、て、上記の相対的に喑 ヽ喑レベルで 表示するための信号である非画像信号をデータ信号線に印加する一方、
画像表示を行う有効走査期間で上記走査信号線を選択し、その後有効走査期間と 有効走査期間との間で、上記データ信号線への非画像信号の印加のタイミングに合 わせて該走査信号線を選択することを特徴とする請求項 1または 2に記載の画像表 示方法。
[31] 上記データ信号線に極性が反転する信号を供給するとともに、
上記非画像信号は、上記データ信号線における極性反転の途中の電圧を有する 信号であることを特徴とする請求項 30に記載の画像表示方法。
[32] 上記データ信号線における信号の極性が、 1水平走査期間ごとに反転するときに、 上記データ信号線への非画像信号の供給のタイミングにあわせて該走査信号線を 選択する回数が偶数であることを特徴とする請求項 31に記載の画像表示方法。
[33] 上記データ信号線における信号の極性は、複数の水平走査期間ごとに反転するこ とを特徴とする請求項 30に記載の画像表示方法。
[34] 隣接する水平期間の間でデータ信号の極性が反転しない時に、非画像信号をデ ータ信号線に供給することを特徴とする請求項 33に記載の画像表示方法。
[35] 上記データ信号線における信号の極性力 n個（ここで、 nは 2以上の整数)の水平 走査期間ごとに反転するときに、上記データ信号線への非画像信号の供給のタイミ ングにあわせて該走査信号線を選択する回数が、 nの倍数であることを特徴とする請 求項 33または 34に記載の画像表示方法。 上記データ信号線への非画像信号の供給のタイミングにあわせて該走査信号線を 選択する回数が、 2nの倍数であることを特徴とする請求項 35に記載の画像表示方 法。
PCT/JP2006/321895 2006-03-22 2006-11-01 画像表示方法、複合型表示装置、テレビジョン受信機、モニタ装置 WO2007108158A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006079776 2006-03-22
JP2006-079776 2006-03-22
JP2006249981 2006-09-14
JP2006-249981 2006-09-14

Publications (1)

Publication Number Publication Date
WO2007108158A1 true WO2007108158A1 (ja) 2007-09-27

Family

ID=38522196

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321895 WO2007108158A1 (ja) 2006-03-22 2006-11-01 画像表示方法、複合型表示装置、テレビジョン受信機、モニタ装置

Country Status (1)

Country Link
WO (1) WO2007108158A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020162838A (ja) * 2019-03-29 2020-10-08 株式会社サンセイアールアンドディ 遊技機
CN114822440A (zh) * 2021-05-27 2022-07-29 上海天马微电子有限公司 液晶显示设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588197A (ja) * 1991-09-30 1993-04-09 Fuji Electric Co Ltd 複合化液晶表示パネル装置
JPH1039327A (ja) * 1996-07-24 1998-02-13 Mitsui Petrochem Ind Ltd 液晶表示素子およびその駆動方法
JPH1138386A (ja) * 1997-07-16 1999-02-12 Matsushita Electric Ind Co Ltd 映像表示装置およびその駆動方法
JPH11352462A (ja) * 1998-06-05 1999-12-24 Nec Corp 液晶表示装置およびその駆動方法
JP2000029442A (ja) * 1998-05-07 2000-01-28 Canon Inc 中間調処理方法及び装置及びシステム
JP2001296841A (ja) * 1999-04-28 2001-10-26 Matsushita Electric Ind Co Ltd 表示装置
JP2002090536A (ja) * 2000-09-18 2002-03-27 Fuji Photo Film Co Ltd 偏光板および液晶表示装置
JP2003022061A (ja) * 2001-07-10 2003-01-24 Toshiba Corp 画像表示方法
JP2003228304A (ja) * 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588197A (ja) * 1991-09-30 1993-04-09 Fuji Electric Co Ltd 複合化液晶表示パネル装置
JPH1039327A (ja) * 1996-07-24 1998-02-13 Mitsui Petrochem Ind Ltd 液晶表示素子およびその駆動方法
JPH1138386A (ja) * 1997-07-16 1999-02-12 Matsushita Electric Ind Co Ltd 映像表示装置およびその駆動方法
JP2000029442A (ja) * 1998-05-07 2000-01-28 Canon Inc 中間調処理方法及び装置及びシステム
JPH11352462A (ja) * 1998-06-05 1999-12-24 Nec Corp 液晶表示装置およびその駆動方法
JP2001296841A (ja) * 1999-04-28 2001-10-26 Matsushita Electric Ind Co Ltd 表示装置
JP2002090536A (ja) * 2000-09-18 2002-03-27 Fuji Photo Film Co Ltd 偏光板および液晶表示装置
JP2003022061A (ja) * 2001-07-10 2003-01-24 Toshiba Corp 画像表示方法
JP2003228304A (ja) * 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020162838A (ja) * 2019-03-29 2020-10-08 株式会社サンセイアールアンドディ 遊技機
CN114822440A (zh) * 2021-05-27 2022-07-29 上海天马微电子有限公司 液晶显示设备
CN114822440B (zh) * 2021-05-27 2023-07-07 上海天马微电子有限公司 液晶显示设备

Similar Documents

Publication Publication Date Title
US7391486B2 (en) Field sequential LCD device and color image display method thereof
US7053880B2 (en) Method of color image display for a field sequential liquid crystal display device
US9389474B2 (en) Liquid crystal panel
JP4870151B2 (ja) 液晶表示装置およびテレビジョン受信機
US7443463B2 (en) Liquid crystal display device and luminance difference compensating method thereof
US8107040B2 (en) Transflective liquid crystal display panel, liquid crystal display module and liquid crystal display thereof
US9852700B2 (en) Liquid crystal display and method for driving the same
US10303019B2 (en) Light valve panel and liquid crystal display using the same
US8866715B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US8441424B2 (en) Liquid crystal display device and method of driving the same
US20070268229A1 (en) Liquid crystal display device and method for driving the same
JP5266573B2 (ja) 液晶表示装置
WO2008029536A1 (fr) Dispositif d'affichage à cristaux liquides et son procédé de commande
WO2007040158A1 (ja) 液晶表示装置およびテレビジョン受信機
US7733322B2 (en) Liquid crystal display device and driving method of the same
US20090251403A1 (en) Liquid crystal display panel
JP2008111877A (ja) 液晶表示装置、液晶表示装置の駆動方法
US7349037B2 (en) Liquid crystal display device
WO2007108158A1 (ja) 画像表示方法、複合型表示装置、テレビジョン受信機、モニタ装置
JP2005173544A (ja) 液晶装置及び電子機器
US8654047B2 (en) Electro-optic device
JP4566579B2 (ja) 液晶表示装置の駆動方法
JP2010134162A (ja) 表示装置
US8384645B2 (en) Method for driving LCD panel and LCD using the same
WO2010103689A1 (ja) パネルコントローラ、液晶表示装置、信号変調方法、信号変調プログラム、および記録媒体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06832411

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06832411

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP