WO2007099930A1 - 核医学診断装置 - Google Patents

核医学診断装置 Download PDF

Info

Publication number
WO2007099930A1
WO2007099930A1 PCT/JP2007/053580 JP2007053580W WO2007099930A1 WO 2007099930 A1 WO2007099930 A1 WO 2007099930A1 JP 2007053580 W JP2007053580 W JP 2007053580W WO 2007099930 A1 WO2007099930 A1 WO 2007099930A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
detection
detection data
unit
time
Prior art date
Application number
PCT/JP2007/053580
Other languages
English (en)
French (fr)
Inventor
Takafumi Ishitsu
Yuichiro Ueno
Kensuke Amemiya
Keiji Kobashi
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Publication of WO2007099930A1 publication Critical patent/WO2007099930A1/ja
Priority to US12/034,228 priority Critical patent/US7807974B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/29—Measurement performed on radiation beams, e.g. position or section of the beam; Measurement of spatial distribution of radiation
    • G01T1/2914—Measurement of spatial distribution of radiation
    • G01T1/2985—In depth localisation, e.g. using positron emitters; Tomographic imaging (longitudinal and transverse section imaging; apparatus for radiation diagnosis sequentially in different planes, steroscopic radiation diagnosis)
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus or devices for radiation diagnosis; Apparatus or devices for radiation diagnosis combined with radiation therapy equipment
    • A61B6/02—Arrangements for diagnosis sequentially in different planes; Stereoscopic radiation diagnosis
    • A61B6/03—Computed tomography [CT]
    • A61B6/037—Emission tomography

Definitions

  • the present invention relates to a nuclear medicine diagnostic apparatus, and in particular, it is possible to reduce the size of a circuit by simplifying data processing, and to improve sensitivity by reducing count loss of data,
  • the present invention relates to nuclear medicine diagnostic devices such as PET devices and SPECT devices.
  • a PET (positron emission tomography) device is a substance (eg, glucose, amino acid) that easily accumulates on a specific site (eg, cancerous lesion) of a subject (eg, patient). Etc.) after administering (or while administering) a radiopharmaceutical (radiopharmaceutical) labeled with a positron-emitting radionuclide, ie, a PET drug, to detection of ridges released from the subject for PET It is to reconstruct a tomogram showing the state of drug distribution.
  • a radiopharmaceutical radiopharmaceutical labeled with a positron-emitting radionuclide, ie, a PET drug
  • the positron-emitting nuclide e.g., oxygen - 15 (15 0), nitrogen - 13 ⁇ 3N), carbon - li e), fluorine - 18 (18 F) and the like are used.
  • 18 F fluorodeoxyglucose ( 18 FDG) accumulated in cancerous lesions is known.
  • Positron emitting nuclides contained in PET drugs accumulated in S-focussed matter emit positrons. This positron is annihilated by the interaction with the electrons present in the vicinity.
  • a pair of ⁇ -rays (annihilation ⁇ -ray pair) having an energy of 51 I keV are respectively emitted in the opposite direction approximately 180 ° from the inside of the subject. Therefore, two ⁇ -rays having an energy of approximately 51 1k eV detected almost simultaneously are likely to be annihilation ⁇ -ray pairs generated by a single event (positron annihilation). Therefore, based on the positions of two radiation detectors (detector pairs) that separately detect two ⁇ rays that satisfy these conditions (simultaneousness and energy), each trace of those ⁇ rays can be estimated.
  • the coincidence circuit specifies a pair of detection data corresponding to the ⁇ -ray pair detected substantially simultaneously.
  • the pair of annihilation gamma rays is accurately recognized and used to generate a tomogram, and detection data such as scattered gamma rays or annihilation gamma rays that can not be detected by force is removed.
  • the coincidence counting circuit regards coincidence as substantially simultaneous when two pieces of detection data having time information within a predetermined time window are input.
  • the time window has a width of, for example, 10 [ns], and in order to avoid accidental coincidence, the flight time difference between the two ⁇ rays of the annihilation ⁇ ray pair and the limit of time accuracy of the signal processing system of the device are taken into consideration. In addition, it is set as short as possible.
  • coincidence coincidence observations due to separate events are regarded as observations due to a single event because incidents of the same kind of event (for example, emission of ⁇ -ray) occur simultaneously. , Is to be misrecognized. For example, when two positrons are annihilated at the same time, and one ⁇ -ray due to these annihilation is detected one by one, it is difficult to judge that this is due to the coincidence coincidence counting. is there.
  • SPECT Single Photon Emission Computed Tomography
  • SPECT Single Photon Emission Computed Tomography
  • SPECT Single Photon Emission Computed Tomography
  • Single photon emitting nuclides produce electron capture (EC) and the like, decay with a probability of uniqueness, and emit single photons of ⁇ rays.
  • This nuclide technetium - 99m (9 9m Tc), gallium one 68 (68 Ga), thallium one 201 (201 T1), and the like.
  • the half-life of these nuclides is generally longer than the half-life of positron emitting nuclides used for PET examinations, for example: 6.0 days (for 99 m Tc), 3.3 days (for 67 Ga) or 73 days (In the case of 201 T1) and so on.
  • a collimator is attached to the radiation detector to limit the incident angle of the ⁇ -ray to estimate the track of the ⁇ -ray.
  • These single photon emission nuclides emit ridges of energy of the order of lOOkeV .
  • a nuclear medicine diagnostic apparatus such as a PET apparatus has, for example, an examination of about 30 to 100 units. It has an emitter unit (see Patent Document 1). This detector unit is a collection of radiation detectors in a predetermined number of several hundreds to several thousands.
  • the detector unit provided in the nuclear medicine diagnosis apparatus is 100 units, the calculation result of the number X is about 5000.
  • about half the number of simultaneous counting circuits is sufficient. This is because, due to the geometrical relative position of the two detector tubes, the line connecting these detector units does not pass through the subject, and there are a considerable number of combinations.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-106644
  • Patent Document 2 U.S. Patent No. 5,241,181
  • the count loss of data increases and the sensitivity of the device decreases.
  • the number of radiation detectors contained in one unit is reduced, the number of units must be increased to obtain the same performance, so the required simultaneous judgment circuit also increases, and the circuit size becomes smaller. Increase.
  • An object of the present invention is to provide a nuclear medicine diagnostic apparatus capable of improving sensitivity by reducing count loss of data.
  • a first nuclear medicine diagnosis apparatus of the present invention for each radiation detector, and includes detection time data based on a radiation detection signal output from the radiation detector.
  • a plurality of data generation units that respectively generate detection data; and a detection data output unit that outputs the plurality of detection data output from the plurality of data generation units in the order of time of the detection time data included in the detection data;
  • a coincidence counting device is provided which simultaneously counts based on the plurality of pieces of detection data output in the order of time.
  • a second nuclear medicine diagnosis apparatus of the present invention comprises: a plurality of data generation units for generating detection data including detection time data based on a radiation detection signal; A detection data output unit that outputs a predetermined number of output detection data in order of time of the detection time data included in the detection data; And a scattered radiation processing unit that performs scattered radiation processing based on the plurality of pieces of detection data output in order of time.
  • sensitivity can be improved by reducing the count loss of data.
  • the nuclear medicine diagnosis apparatus 100 is a PET apparatus (positron emission tomography apparatus), and a bed for supporting an imaging apparatus 10, a collection console 4 and a subject P 11 It has
  • the imaging device 10 has a through hole B in which the bed 11 on which the subject P is placed can be inserted.
  • a large number of detector units are arranged in an annular shape surrounding the through hole B.
  • Adjacent detector sets 1 are grouped in a predetermined number and connected to one auxiliary data acquisition unit 2 respectively.
  • the plurality of auxiliary data acquisition units 2 are connected to the data acquisition unit 3.
  • auxiliary data acquisition units 2 and 24 detector units 1 In the present embodiment, the case where one data acquisition unit 3 is provided, four auxiliary data acquisition units 2 and 24 detector units 1 will be described. However, these numbers can be increased or decreased. For example, reducing the number of these to reduce the circuit scale, increasing the number of detector units 1 to improve the resolution, or increasing the number of auxiliary data collection units 2 to distribute data processing You can create a small scale of the circuit.
  • the present embodiment has a hierarchical structure in which signal lines converge in the order of the detector unit 1, the auxiliary data acquisition unit 2, and the data acquisition unit 3.
  • a hierarchy with a second auxiliary data acquisition unit (not shown), detector unit 1, auxiliary data acquisition unit 2, second auxiliary data acquisition unit (not shown) and data acquisition Multiple units can be connected in the order of unit 3 to achieve small scale processing of distributed processing and circuits.
  • the collection console 4 receives data from the data collection unit 3 and processes the data from the data collection unit 3, an operation unit 8 for inputting data and commands to the collection workstation 5, and an image generated by the collection workstation 5. And a data storage 7 for storing data received or processed by the collection workstation 5.
  • the detector unit 1 includes a plurality of radiation detectors (hereinafter referred to as detectors) 24, a plurality of analog ASICs 22, a plurality of data acquisition ICs 21, and a data integration IC 20. There is.
  • the detector 24 is a semiconductor radiation detector.
  • the semiconductor radiation detector includes a semiconductor member such as cadmium telluride and zinc cadmium telluride, a positive electrode provided on one surface of the semiconductor member, and a negative electrode provided on the other surface of the semiconductor member.
  • the semiconductor member is disposed between the positive electrode and the negative electrode.
  • a high voltage is applied between the positive electrode and the negative electrode.
  • Scintillation radiation detectors include a scintillator that is excited by the action of radiation to generate fluorescence, and a photomultiplier tube (or photodiode) that receives this fluorescence and converts it into an electrical signal! .
  • the analog ASIC 22 receives the ⁇ -ray detection signal output from the detector 24.
  • the data acquisition IC 21 inputs signals and data (information) output from the analog ASIC 22.
  • the data integration IC 20 integrates the data output from the data acquisition IC 21 and outputs the data to the auxiliary data acquisition unit 2.
  • One analog ASIC 22 includes a plurality of signal processing circuits (signal processing devices) 33.
  • the output terminal of one detector 24 is connected to the input terminal of one signal processing circuit 33. That is, one signal processing circuit 33 detects the ⁇ -ray output from one detector 24. The output signal is input, and this ⁇ ray detection signal is processed.
  • the signal processing circuit 33 comprises a preamplifier 36 connected to the detector 24, and a timing signal generation circuit 35 and a peak value signal generation circuit 34 connected to the preamplifier 36.
  • the data acquisition IC 21 includes a plurality of ASIC control blocks 37 and a data integration circuit 30.
  • One ASIC control block 37 is provided for one analog ASIC 22.
  • a plurality of ASIC control blocks 37 are connected to one data integration circuit 30.
  • the ASIC control block 37 includes a plurality of arrival time measurement circuits 32 and one peak value measurement circuit 31 to which these arrival time measurement circuits 32 are connected.
  • the timing signal generation circuit 35 of one signal processing circuit 33 in one analog ASIC 22 is connected to one arrival time measurement circuit 32 of the ASIC control block 37.
  • the peak value signal generation circuit 34 of each signal processing circuit 33 in one analog ASIC 22 is connected to the peak value measurement circuit 31 of one ASIC control block 37.
  • the data acquisition IC 21 is implemented by, for example, an FPGA (Field Programmable Gate Array).
  • the data collection unit 3 includes a data sorting unit 50 and a simultaneous determination unit (same time counting device) 51.
  • the data sort unit 50 is located on the input side of the data acquisition unit 3, and the coincidence determination unit 51 is located on the output side of the data acquisition unit 3.
  • the simultaneous determination unit 51 includes a pair confirmation unit 52 and a pair generation unit 53.
  • the data sorting unit 50 includes four switching switches 60, 61, four unit data buffers 65, unit sorting circuits 66, switching switches 62, 63, a delayed data buffer 67, and a delayed data buffer 67.
  • a data sorting circuit 68 is provided.
  • the case where there are four auxiliary data collection units 2 (see FIG. 1) has been described, but the number of auxiliary data collection units 2 may be other than four.
  • the number of each of the switching switches 60, 61 and the unit data buffer 65 is the same as the number of the auxiliary data acquisition sheet 2.
  • Each unit data buffer 65 includes two buffers, that is, a first buffer 65a and a second buffer 65b. Also, the delayed data buffer 67 includes three buffers, that is, a first buffer 67a, a second buffer 67b, and a third buffer 67c.
  • Each switching switch 60 is a first buffer of one unit data buffer 65. It is connected to one input end of each of the a and second buffers 65b. Each switching switch 61 is connected to the output end of the first buffer 65a and the second buffer 65b of one unit data buffer 65, respectively.
  • One auxiliary data acquisition unit 2 is connected to one of the first buffer 65a and the second buffer 65b of one unit data buffer 65 by the switching operation of the corresponding changeover switch 60.
  • the unit sort circuit 66 is connected to one of the first buffer 65 a and the second buffer 65 b of one unit data buffer 65 by the switching operation of the corresponding switching switch 61.
  • the unit sort circuit 66 is connected to two of the first buffer 67a, the second buffer 67b, and the third buffer 67c by the switching operation of the switching switch 62.
  • the two buffers of the first buffer 67a, the second buffer 67b, and the third buffer 67c are connected to the delayed data sort circuit 68 by the switching operation of the switching switch 63.
  • the pair confirmation unit 52 includes a comparison data register 70 including registers 70a to 70e connected in series, a comparator 75 including comparators 75a to 75d, and a coincidence determination circuit 76. Equipped with The comparison data register 70 is a shift in which the registers 70a to 70e are connected in series from the input end (register 7 Oa) of the simultaneous determination unit 51 to the output end (register 72e) of the simultaneous determination unit 51 (that is, in the forward direction). The register 70 shifts data stored in the registers 70a to 70e in the forward direction to the adjacent register every clock.
  • the register 70a is connected to the output end of the data sort unit 50, ie, the delayed data sort circuit 68.
  • the comparator 75a is also connected to the registers 70a and 70e.
  • comparator 75b is connected to registers 70b and 70e
  • comparator 75c is connected to registers 70c and 70e
  • comparator 75d is connected to registers 70d and 70e.
  • the coincidence determination circuit 76 includes first determination units (simulation units) 74a to 74d and a second determination unit 73.
  • the first determination unit 74a is connected to the comparator 75a, the first determination unit 74b to the comparator 75b, the first determination unit 74c to the comparator 75c, and the first determination unit 74d to the comparator 75d.
  • the output end is connected to the registers 70a to 70e
  • the input end is connected to the first determination units 74a to 74d.
  • the pair generation unit 53 includes a pair data register 72 including registers 72a to 72e connected in series, a data selector 77 including a plurality of selectors 77a to 77d, and a pair data generation circuit 7 It has eight.
  • the pair data register 72 is a shift register, and shifts data stored in the registers 72a to 72e in the forward direction to the next register every clock.
  • the register 72 a located at the input end of the pair data register 72 is connected to the register 70 e located at the output end of the pair confirmation unit 52.
  • a register 72e located at the output end of the pair data register 72 is connected to the pair data generation circuit 78.
  • the data selector 77a connected to the register 72a, the data selector 77b connected to the register 72b, the data selector 77c connected to the register 72c, and the data selector 77d connected to the register 72d are connected to the pair data generation circuit 78. It is connected.
  • a pair data generation circuit 78 is connected to the acquisition workstation 5.
  • a bed 11 holding and crawling a subject P, to which a medicine for PET has been administered in advance is in a through hole B Insert into Very short positron emission half-life (e.g., 15 0)
  • Very short positron emission half-life e.g. 15 0
  • a doctor (or a radiologist) inputs an examination start command from the operation unit 8.
  • a switch (not shown) is turned on in response to a test start command output from the operation unit 8, and is included in the detector 24, an analog ASIC 22, a plurality of data acquisition ICs 21 and a data integration IC 20 from a power supply (not shown). Voltage is applied to each circuit.
  • a voltage may be applied to the above-described detector 24 or the like by the input of the inspection start command from the operation unit 8.
  • Each detector 24 detects the ⁇ -ray emitted from the subject P due to the PET drug accumulated in the cancerous lesion, and outputs a ⁇ -ray detection signal.
  • the ⁇ -ray detection signal output from the detector 24 is input to the corresponding preamplifier 36.
  • the preamplifier 36 amplifies the y-ray detection signal. Since the gamma ray detection signal output from the detector 24 is extremely weak, the preamplifier 36 uses, for example, a low noise charge integration type. The preamplifier 36 outputs the amplified ⁇ -ray detection signal to the peak value signal generation circuit 34 and the timing signal generation circuit 35.
  • the peak value signal generation circuit 34 generates and outputs a peak value signal representing the energy of the ⁇ ray detected by the detector 24 based on the amplified y-ray detection signal.
  • This peak value The signal is a signal representing the energy of the detected radiation by an analog value (for example, the potential of this signal).
  • the peak value signal generation circuit 34 includes a band pass filter (not shown) and removes noise and out-of-band components by filtering the input electric signal to improve the SZN ratio of this signal. Let The peak value signal generation circuit 34 further includes a peak hold circuit or a sample and hold circuit (a shift is also not shown), and holds the maximum value of the signal waveform after filtering to obtain the energy of the captured y line. Generates and outputs a signal of the corresponding voltage.
  • the timing signal generation circuit 35 When the amplified ⁇ -ray detection signal is input, the timing signal generation circuit 35 immediately outputs a timing signal which is a predetermined rectangular wave pulse.
  • the arrival time measurement circuit 32 generates detection time data based on the timing signal from the timing signal generation circuit 35 and outputs it. More specifically, the arrival time measurement circuit 32 generates detection time data for a timing signal input based on a clock signal from a common clock signal generator (not shown) in the nuclear medicine diagnosis apparatus 100.
  • the peak value measurement circuit 31 outputs, for one ⁇ -ray detection signal, detection time data of the y-ray detection signal, peak value data indicating energy of the detected y-ray detection signal, and the ⁇ -ray detection signal And a circuit for generating a data packet (detection data) including the identifier of the detector 24.
  • the peak value measurement circuit 31 includes an analog-to-digital (AD) converter (not shown), converts the peak value signal from the peak value signal generation circuit 34 into an analog signal, and outputs peak value data. Generate Then, the peak value measurement circuit 31 adds detection time data generated by the arrival time measurement circuit 32 and information of the identifier of the detector 24 that has output the ⁇ -ray detection signal to the peak value data, The above data packet is generated and output to the data integration circuit 30.
  • AD analog-to-digital
  • the data integration circuit 30 temporarily stores the input data packet and an input / output integration function that combines a plurality of input systems into one output system, according to the processing speed of the components in the latter stage. It has a buffer memory function to output. When the data integration circuit 30 receives a data packet from each peak value measurement circuit 31, it buffers it as necessary and outputs it to the data integration IC 20.
  • the data integration circuit 30 of each data acquisition IC 21 further It has a sort function that rearranges a plurality of buffered data packets and outputs them in order of detection time data.
  • sorting processing processing to rearrange a plurality of data packets in order of detection time data, that is, processing to rearrange in order of detection time
  • concentration of load on one data integration circuit can be achieved. Can be avoided, and the data integration circuit 30 can be downsized. Thus, the data integration circuit 30 can be easily implemented.
  • this sorting process is performed for each data packet grouped for each predetermined time frame, the processing load is further reduced.
  • the data integration IC 20 has a buffer function of receiving data packets from the plurality of data acquisition ICs 21 and a sort function of rearranging data packets which have been knocked out in the order of detection time data. These data packets are output from the detector unit 1 to the auxiliary data acquisition unit 2 in the order of detection time data.
  • the data integration IC 20 has a plurality of buffer memory elements (not shown) and stores input data packets in one buffer memory element for a predetermined time frame (for example, 16 [/ zs]). And process the data stored in the other buffer memory element. In the next time frame, the data integration IC 20 processes the data packet stored in one buffer memory element and erases the contents of the other buffer memory element at the start of this time frame, and then the data is input.
  • the data integration IC 20 is provided with a FIFO (First-In First-Out) buffer, and may process and integrate data packets by sequentially processing input data packets.
  • FIFO First-In First-Out
  • the above sort function of the data integration IC 20 may be replaced as follows. That is, the data integration IC 20 sequentially takes out the data packets of the earliest detection time data among the first data packets held by the plurality of data acquisition ICs 21 and arranges them in the order of the detection time data, in the order of the detection time data.
  • a configuration may be adopted in which a predetermined number of data packets arranged side by side are collectively output to the auxiliary data collection unit 2.
  • the data integration IC 20, the auxiliary data acquisition unit 2 and the data acquisition unit 3 Although their management capabilities and circuit scale differ, the mechanism for arranging and outputting a plurality of data packets in order of detection time data (hereinafter referred to as detection time order output mechanism) in these components basically follows the same principle. . For this reason, the data integration IC 20, the auxiliary data acquisition module 2 and the data acquisition unit 3 can have circuit configurations based on the same basic concept. Specific examples of the detection time order output mechanism in these components will be described later by way of example by describing the configuration in the data collection unit 3 in detail.
  • the detector unit of 1Z4 out of all the detector seats 1 provided in the imaging device 10 Each data integration IC 20 of 1 is connected to one auxiliary data acquisition unit 2.
  • the auxiliary data acquisition unit 2 outputs data packets from the plurality of detector units 1 in order of detection time data to the data acquisition unit 3.
  • the output of all the detector units 1 is not directly input to the data acquisition unit 3 but is intervened by a plurality of auxiliary data acquisition units 2, and a plurality of data packets are processed in the order of detection time data in multiple stages.
  • the processing load of the auxiliary data collection unit 2 and the data collection menu 3 Is relatively small, and the circuit scale of both units can be made small, which facilitates the implementation of the circuit.
  • data sort unit 50 outputs a plurality of data packets input from a plurality of auxiliary data collection units 2 in order of detection time data. From the data packets arranged in the order of the detection time data, the coincidence judgment unit 51 judges ones related to the ⁇ -ray pair generated by the same event (that is, those related to coincidence counting). Specifically, the pair confirmation unit 52 separates the plurality of data packets output from the data sort unit 50 into those related to coincidence counting and those not related thereto. The pair generation unit 53 combines pairs of data packets related to coincidence counting.
  • the unit data buffer 65 has a function of storing data packets in the order of input and stored data packets.
  • the buffer storage device has a function of outputting the input data in the order of input and a function of deleting stored data packets collectively.
  • the switching switch 60 repeats the following switching operations (al) and (a2) for each time frame, and switches the browser connected to the auxiliary data acquisition unit 2.
  • the switching switch 60 connects the auxiliary data acquisition unit 2 and the first buffer 65a in a certain time frame. At this time, the auxiliary data acquisition unit 2 is not connected to the second buffer 65b.
  • the switching switch 60 connects the auxiliary data acquisition unit 2 and the second buffer 65b in the next time frame. At this time, the auxiliary data acquisition unit 2 is not connected to the first buffer 65a.
  • the switching switch 61 repeats the following operations (bl) and (b2) for each time frame, and switches the buffer connected to the user sort circuit 66.
  • the switching switch 60 While the switching switch 60 connects the auxiliary data acquisition unit 2 and the first buffer 65a in a certain time frame, the switching switch 61 connects the second buffer 65b and the unit sorting circuit 66. At this time, the first buffer 65a and the unit sort circuit 66 are not connected.
  • the second buffer 65 b outputs the stored data packet to the unit sort circuit 66.
  • the first buffer 65 a Since switching is performed in this manner, even if data processing is performed for each time frame, a plurality of data packets are processed consecutively.
  • the first buffer 65a (or the second buffer 65b), which has output the stored data packet, stores a new data packet when it changes to the next time frame. , Delete all stored data packets at once.
  • the first buffer 65a and the second buffer 65b preferably have sufficient capacity to store data packets expected to be output during one time frame from the auxiliary data acquisition unit 2. However, if a data packet exceeding the capacity is input to the first buffer 65a (or the second buffer 65b) in the period of one time frame, the data packet exceeding the capacity is discarded. Thus, the circuit scale can be reduced because the first buffer 65a and the second buffer 65b only have to have sufficient capacity for practical use.
  • the unit sort circuit 66 When the unit sort circuit 66 reads a stored data packet from the first buffer 65a (or the second buffer 65b), the unit sort circuit 66 receives the data from the plurality of first buffers 65a (or the plurality of second buffers 65b). It has a function to output data packets in order of detection time data. Specifically, unit sort circuit 66 is configured to output data packets not yet read out and located most at the output end of each of four first buffers 65a (or four second nozzles 65b). Search and read out the data packet containing the earliest detection time data. The unit sort circuit 66 adds the read data packet to the end of the data bucket train to be output. This data packet sequence includes a plurality of data packets arranged in the order of detection time data.
  • the unit sort circuit 66 repeats the extraction of the data packet including the earliest detection time data and the addition to the end of the data packet train, as described above.
  • a flag indicating that the data packet has been taken out is taken.
  • the first buffer 65a and the second buffer 65b erase the data packet when the data packet located closest to the output end is read out, and output the remaining data packets stored one by one. It may be configured to shift to the side. Alternatively, read or unread data addresses may be stored and read so that the top data packet can be determined.
  • Unit sort circuit 66 outputs a predetermined number of data packets read in the order of detection time data (in order of detection time) as described above in this order to switching switch 62.
  • unit sort circuit 66 thus collectively outputs a plurality of data packets arranged in order of detection time in advance, a large number of data packets are collectively sorted.
  • the processing load can be reduced, the circuit scale can be reduced, or the processing speed can be increased.
  • the delayed data buffer 67 has a function of storing data packets in the order of input, a function of outputting the stored data packets in the order of input, and a function of collectively deleting the stored data packets. It is. Note that each of the no-notters (67a to 67c) of the delayed data buffer 67 holds the stored contents even if the data packet is output, until the batch erase operation described later is performed. Therefore, each buffer (67a to 67c) will be read twice for the same storage content.
  • the switching switch 62 repeats the following operations (cl) to (c3) for each time frame to switch the buffer connected to the unsorting circuit 66.
  • the changeover switch 62 connects the unit sort circuit 66 and the first buffer 67a in a certain time frame. At this time, the unit sort circuit 66 is not connected to the second buffer 67 b and the third buffer 67 c.
  • the switching switch 62 connects the unit sort circuit 66 and the second buffer 67b in the next time frame. At this time, the unit sort circuit 66 is not connected to the first buffer 67a and the third buffer 67c.
  • the switching switch 62 connects the unit sorting circuit 66 and the third knot 67c in the next time frame. At this time, the unit sort circuit 66 is connected to the first buffer 67a and the second buffer 67b !,!
  • the switching switch 63 repeats the following operations (dl) to (d3) for each time frame to switch the buffer connected to the decoded data sorting circuit 68.
  • the switching switch 62 While the switching switch 62 connects the unit sorting circuit 66 and the first buffer 67a in a certain time frame, the switching switch 63 is configured to include the second buffer 67b, the third buffer 67c, and the delayed data sorting circuit 68. Connect At this time, the delayed data sorting circuit 68 is connected to the first buffer 67a.
  • the first buffer 67 a stores the data packet from the auxiliary data acquisition unit 2
  • the second buffer 67 b and the third buffer 67 c send the stored data packets to the unit sorting circuit 66. Output.
  • the connection destination of the input end and the output end of each buffer (67a to 67c) is switched to perform the same operation.
  • the buffer (67a to 67c, which has output the stored data packet, stores a new data packet at the end of the time frame related to the output of the data packet twice). Therefore, all the buffers (67a to 67c) are enough to store the data packets output from all the auxiliary data collection units 2 during one time frame. If it is preferable to have a sufficient capacity but a data packet that can not be stored is input, it is discarded, as with the buffers 65a and 65b.
  • the delayed data sorting circuit 68 has a function of collecting a predetermined number of data packets stored in the delayed data buffer 67 in the order of detection time data and outputting them.
  • the order of detection time data means that the time is at the start of the time frame as the minimum value, and the time of the end of this time frame is at the maximum value in the order of relative time taking a value. That is, since the reference time of this relative time is initialized every time a new time frame starts, if data packets related to a plurality of time frames are arranged in this relative time order, data packets related to different time frames will be mixed. , Will be lined up in tandem.
  • Delayed data sorting circuit 68 is provided for each of the two data packets among the buffers 67a, 67b, and 67c connected by switching switch 63 that have not been read yet and are positioned closest to the output end. Among them, the data packet including the earliest detection time data is retrieved and read out. The delayed data sorting circuit 68 reads the read data bucket Is added to the end of the data packet train to be output. As described above, the delayed data sort circuit 68 repeats reading of the data packet including the earliest detection time data and addition to the tail of the data packet train. In the buffers 67a, 67b and 67c, the read data packet is flagged to indicate that it has been read.
  • the delayed data sorting circuit 68 when reading out each data packet, is a buffer that stores a data bucket later among the two buffers (two of 67a to 67c).
  • the power (V) (prompt) flag is set to each data packet (new data packet) that has been read.
  • the delayed data sort circuit 68 sets a 'd' (delayed) flag to each data bucket (old data packet) from which the buffer power storing the data packet is also read out among the two buffers. . If based on absolute time, the old data packet that flags 'd' is the data packet in the previous time frame of the new data bucket that flags 'p'.
  • each buffer of the delayed data buffer 67 repeats the following steps (el) to (e3) by switching the switching switches 62 and 63 for each time frame.
  • First buffer 67a Stores data packet from unit sort circuit 66.
  • Second buffer 67b The data packet is output to the delayed data sort circuit 68. This data packet is flagged 'd' by the delayed data sort circuit 68.
  • Third buffer 67c The data packet is output to the delayed data sort circuit 68. This data packet is flagged by the delayed data sort circuit 68 as 'p,'.
  • First buffer 67a The data packet is output to the delayed data sorting circuit 68. This data packet is flagged by the delayed data sort circuit 68 as 'p,'.
  • Second buffer 67 b Stores data packet from unit sort circuit 66.
  • Third buffer 67 c The data packet is output to the delayed data sort circuit 68. This data packet is flagged by the delayed data sort circuit 68 with the 'd' flag.
  • First buffer 67a The data packet is output to the delayed data sorting circuit 68. This data packet is flagged 'd' by the delayed data sort circuit 68.
  • Second buffer 67b The data packet is output to the delayed data sort circuit 68. This data packet is flagged by the delayed data sort circuit 68 as 'p,'.
  • Third buffer 67c Stores data packet from unit sort circuit 66.
  • the knoter (67a to 67c) holds the pointer of the unread leading data address and shifts this pointer to the address of the next data packet when one leading data packet is read. . Therefore, the unread first data packet can be read with reference to this pointer.
  • the position of the pointer indicating the first data address is restored at the start of the time frame, but the data packet stored is erased during that time. do not do. Then, at the start of the time frame for storing a new data packet, all stored data packets are erased.
  • the delayed data sort circuit 68 outputs, to the simultaneous determination unit 51, a plurality of data packets, which have been processed in this manner and in which a predetermined number of data packets are arranged in the order of detection time data. Since the delayed data sort circuit 68 collectively outputs the predetermined number of data packets arranged in order of detection time in advance, the processing load S can be reduced, the circuit scale can be reduced, and the processing speed can be reduced. Can be fast.
  • the pair confirmation unit 52 sequentially compares the data packets sent from the data sort unit 50 to check whether there is a coincidence count pair in the data, and the coincidence counting page. It has a function to set a coincidence counting flag and to set a delayed coincidence coefficient flag to a delayed coincidence counting pair.
  • Each data packet input to the pair confirmation unit 52 of the simultaneous determination unit 51 has the value of 'P' or 'd' described above, in addition to the identifier of the detector 24, detection time data, and peak value data. Contains a delay flag.
  • the pair confirmation unit 52 generates a pair of data packets to which a flag area for writing each flag described later is further added when the data packet is input. Output to section 53.
  • the flags set in the flag area in the pair confirmation unit 52 are a coincidence counting flag, a clock number position flag, a delay coincidence counting flag, and a delay coincidence counting position flag.
  • the same clock number flag and delayed coincidence counting flag take three values of 'none', 'yes' (valid) and 'data invalid'.
  • the coincidence counting position flag and the delay coincidence counting position flag take the distance (for example, the number of register stages) to the paired data packet as a value when there is a pair in the data packet following the own data packet. Otherwise, it takes the value '0'.
  • the initial value of these flags is '0'.
  • the comparison data register 70 of the pair check unit 52 sequentially inputs the data packets output from the decode data sort circuit 68 to the register 70 a located at the input end in the order of detection time data, and Each time the register 70e located at the output end is shifted, shift the register in the middle one step at a time.
  • the comparison data register 70 stores a total of five data packets, one for each of the registers 70a to 70e.
  • Each of the comparators 75a to 75d compares the data packet stored in the register 70e with the data packet stored in one of the registers 70a to 70d.
  • the comparators 75a to 75d determine whether a difference between detection time data of two data packets to be compared (referred to as a detection time difference) falls within a predetermined simultaneous determination allowable time (time window) (detection time difference). Based on the identifiers of the detectors 24 of these two data packets, it is determined whether or not the positions of these detectors 24 are within the possible range of simultaneous events (determination of the detected position). ).
  • Coincidence determination circuit 76 has a function of finding pairs of data packets that can be coincidence counting or delayed coincidence counting based on the outputs of comparators 75a to 75d.
  • the first determination unit 74a receives the two determination information (the determination information for the time window and the determination information for the detector position) from the comparator 75a, and the detection time difference is within the time window and the two detector positions are simultaneous events. If the delay flags of the two data packets input to the comparator 75a are both V, the coincidence count is determined.
  • the first determination unit 74a is a combination of two pieces of determination information as described above, and when the delay flag force 'P' and 'd' of those data packets or a combination of 'd' and V, Determine coincidence count .
  • the other first determination units 74b to 74d also perform the same determination processing as the first determination unit 74a based on the two pieces of determination information input from the corresponding comparators 75b to 75d.
  • the second determination unit 73 of the coincidence determination circuit 76 determines that the pair is a valid data packet pair, and this data packet is determined.
  • the coincidence counting flag of the pair is set to 'Yes' (valid), and the coincidence counting position flag of the data packet in the reference register 70e is up to the register (the deviation of 70a to 70d) at which the pairing data packet is located.
  • the second judging unit 73 changes all of the "presence" (valid) of the coincidence counting flag of those data packets in the register 70e into "data invalid". Of the five data packets stored in compare data register 70, if there is a simultaneous coefficient pair, that pair should always be one.
  • processing is performed by mixing two sets of data packets shifted by one time frame.
  • the second determination unit 73 changes the “valid” of all the delay coincidence counting flags of the data packets in the register 70 e to “data invalid”.
  • coincidence counting when there are pairs of delayed coincidence coefficients among the five data packets stored in the comparison data register 70, the pairs should always be one.
  • pair data register 72 is a shift register in which the registers 72a to 72e are connected in series in the forward direction described above. The data packet stored at each time frame is shifted by one stage, and input and output ends. , Input and output data packets.
  • the pair data generation circuit 78 confirms the data packet of the register 72 e, and when the coincidence counting flag or the delayed coincidence counting flag of this data packet is “Yes” (valid), the selector 77 a of the data selector 77 ⁇ It controls 77d to take out data packets to be paired. If both data are valid, two data packets are put together and output as one packet data. Since there are data packets related to normal coincidence counting and delayed coincidence counting in data packets, the data to be paired separately is taken out separately.
  • the coincidence counting determination process performed by the coincidence counting and determination circuit 76, specifically, the second determination unit 73, will be described.
  • the second determination unit 73 waits until a new data packet is shifted in the register 70e in the comparison data register 70 (step 101).
  • the second judging unit 73 After the new data packet is stored in the register 70e, the second judging unit 73 performs steps 103 to L11 (processing related to simultaneous counting) shown in FIG. 7 and steps 121 to 12 9 shown in FIG. The process of the process related to delayed coincidence counting is executed.
  • the second judging unit 73 first executes the process related to the following simultaneous counting based on the output information from the comparators 75a to 75d. That is, it is judged whether or not the number of data packets judged as a match is 0 by the combination of the delay flag 'p' and ' ⁇ ' (step 103). If "Yes", the process of step 121 described later is executed.
  • step 104 the second determination unit 73 uses the output information thereof to determine that the data packet determined as a match in the combination of the delay flag “p” and “p” is 1 It is determined whether the number is one (step 104). If the determination is "No”, the coincidence counting flag of all the data packets determined to be coincident is set as "data invalid” (step 105), and the process proceeds to step 121. move on. If the determination in step 104 is "Yes”, it is determined whether the coincidence counting flag is already set in the reference data packet stored in the register 70e (step 106). If the determination in step 106 is “Yes”, the same clock number flag of the data packet serving as the reference is changed to “data invalid” (step 107), and the process proceeds to step 109.
  • step 106 When the determination in step 106 is “No”, the coincidence counting flag is set in the reference data packet, and the relative position with respect to the paired data packet is written (step 108). Next, it is determined whether the coincidence counting flag has already been set in the data packet of the other side of the pair (step 109). If the determination is "Yes”, the same clock number flag of the data packet on the other side of the pair is changed to "data invalid” (step 110), and the process proceeds to step 121. If the determination in step 109 is “No”, the clock packet number flag is set in the data packet of the other side of the pair, and the relative position with the data packet to be paired (in the opposite side, '0') is written Step into the process (step 111).
  • the second determination unit 73 executes the process related to the delayed simultaneous counting shown in FIG. 8 based on the output information from the comparators 75a to 75d. That is, it is determined whether or not there are zero data packets that are judged to be matched if the delay flag is 'p' and 'd' or a combination of 'd' and 'p' (step 121). If the determination is "Yes", the coincidence determination processing is completed, the process returns to step 101, and the next reference data packet (data packet stored in register 70d) is shifted to the force register 7 Oe. Wait for After the new reference data packet is shifted to the register 70e, the processes of steps 103 to 111 and steps 121 to 129 are repeated.
  • step 121 If the determination in step 121 is "Yes", one of the data packets determined to be a match is a combination of the delay flags' p, and 'd, or' d, and 'p'. (Step 122). If the determination is "Yes”, the delay coincidence counting flag of all data packets determined to be coincident is set as "data invalid” (step 123), and as described above, the process returns to step 101 and the predetermined processing is performed. repeat. If the determination in step 122 is "Yes", it is determined whether the delay coincidence counting flag is already set in the reference data packet stored in the register 70e (step 124).
  • step 124 When the determination in step 124 is “Yes”, the delay coincidence counting flag of this reference data packet is changed to “data invalid” (step Step 125) Then, execute the processing of step 127. If the determination in step 124 is "No”, the delay coincidence counting flag is set to the reference data packet, and the relative position with respect to the data packet serving as the combination is written (step 126). Next, it is determined whether the delay coincidence flag is already set in the data packet of the other side of the pair (step 1)
  • step 27 change the delay coincidence flag of the data packet of the other side of the pair to "data invalid” (step 128), and return to step 101 as described above to set the predetermined. Repeat the process. If the determination in step 127 is “No”, a coincidence counting flag is set on the data packet on the other side of the pair, and the relative position (“0” as it is on the opposite side) to the data packet to be the pair is written (step 129) . Thereafter, the process returns to step 101 and repeats predetermined processing.
  • the pair data generation process executed by the pair generation unit 53 in the simultaneous determination unit 51, specifically, the pair data generation circuit 78 will be described with reference to FIG.
  • the pair data generation circuit 78 waits until a new data packet is shifted in the register 72e in the pair data register 72 (step 201).
  • the pair data generation circuit 78 shown in FIG. 9 performs steps 203 to 205 (processing related to simultaneous counting) and steps 206 to 208 (processing related to delayed simultaneous counting). Execute the process
  • the pair data generation circuit 78 first executes the process related to the following simultaneous counting based on the output information from the selectors 77a to 77d. That is, it is determined whether the coincidence counting flag of the reference data packet is “valid” (step 203). If the determination result is “No”, the process of step 206 is performed. If the determination is "Yes”, it is determined whether the coincidence counting flag of the data packet on the other side of the page is "forward match” (step 204). If the determination is "No”, the process of step 206 is performed. If the determination is "Yes”, the reference data packet and the data packet on the opposite side related to the coincidence counting are put together into one data packet and transmitted to the collection workstation 5 (step 205).
  • the pair data generation circuit 78 executes processing relating to the simultaneous delay calculation. That is, the delay of the reference data packet It is determined whether the clock number flag is 'valid' (step 206). If the determination in step 206 is "No", as described above, the process returns to step 101 to repeat the predetermined processing. If the determination is "Yes”, it is determined whether the delay coincidence counting flag of the data packet on the other side of the pair is "forward match” (step 207). If the determination is "No”, the process returns to step 201, and the predetermined process is repeated. If the determination is S “Yes”, the reference data packet and the data packet on the opposite side related to the delayed coincidence counting are combined into one data packet and transmitted to the collection workstation 5 (step 208). Then, the process returns to step 201 and repeats predetermined processing.
  • the simultaneous counting determination process (see FIGS. 7 and 8) and the pair data generation process (see FIG. 9) are performed in parallel during one clock for a plurality of data packets.
  • FIGS. 10A and 10B An example of simultaneous determination of data packets and simultaneous determination of delay will be described with reference to FIGS. 10A and 10B.
  • the processing shown in FIGS. 7 to 9 described above in the pair confirmation unit 52 and the pair generation unit 53 is performed. Processing is performed according to a procedure or the like, and output from the simultaneous determination unit 51 to the collection workstation 5 in order.
  • the data packet kl is input to the pair confirmation unit 52, and is stored in the register 70a.
  • the information includes detection time data (tl), an identifier of detector 24 (posl), a delay flag ('p' or 'd') indicating whether the data is delayed by one time frame, and the same clock It includes a flag area that contains flag information obtained by numerical processing.
  • the initial value of the flag area is all '0' (NULL).
  • phase pi no data packet is stored in the register 70e. For this reason, In phase pi, simultaneous judgment is not performed.
  • the phases p2 to p4 since new data packets k2 to k4 are sequentially input, the data packets are sequentially stored in the registers 70a to 70d by input or shift. Because the data bucket is stored in the top register 70e, simultaneous judgment is not made.
  • the data packet kl is stored in the register 70e of the final stage.
  • the comparators 75a to 75d compare the reference data packet kl stored in the register 70e with the data packets k2 to k5 stored in the registers 70a to 70d, respectively. Specifically, each of the comparators 75a to 75d uses the data packet kl and one corresponding packet data among the data packets k2 to k5, and as described above, the detection time difference is within the time window. It is determined whether or not the force to be entered into and the position force which can exist as two coincidences or delayed coincidences.
  • the coincidence determination circuit 76 determines, based on the determination information of the comparators 75a to 75d, a pair of data packets that satisfies these two requirements as the same clock count or delayed coincidence (a first determination unit 74a-74d). In this example, it is assumed that other combinations in which the data packet kl and the data packet k2 satisfy the requirement for simultaneous counting do not satisfy the requirement for simultaneous counting. In this case, since the delay flags of such data packets kl and k2 are both 'p', the coincidence determination circuit 76 determines that they are a pair of coincidence.
  • Coincidence determination circuit 76 has a coincidence count flag indicating that there is a coincidence pair in the reference data packet when coincidence judgment is made (specifically, 'c'. (c inciincidence)) and write a value (the number of register stages) indicating how long the paired data packet is delayed from the reference data packet in the coincidence counting position flag (the second judgment unit 73) ).
  • 'c' and the relative position '1' of data packet k2 with respect to data packet kl 'cl' force data packet kl's flag area of coincidence count flag and coincidence count position flag (hereinafter both flags mean It stands as a coincidence (position) flag.
  • the flag area of the data packet k2 to be paired it means 'c' indicating that there is a coincidence pair, and position information '0' indicating that there is a data packet that makes the pair ahead.
  • 'CO' is set as a coincidence count (position) flag.
  • phase p6 the data packet kl is stored in the register 72a, and the data packet k2 is stored in the register 70e. Therefore, simultaneous determination is performed based on the data packet k2. In each of the data packet k2 and the subsequent data packet k3 to data packet k6, each determination of the detection time difference and the detection position is “No”. For this reason, the coincidence determination circuit 76 does not change the value of the flag area. Also, in phase p6, the data packet kl for which the coincidence (position) flag is set is stored in the register 72a of the pair generation unit 53. Because the data packet is not stored in the register 72e, the pair data generation circuit 78 does not perform pair data generation processing.
  • phase p7 data packet k3 is stored in register 70e.
  • data packet k3 is compared with each of data packets k4 and k5.
  • both of the data packets k3 and k4 are determined to be coincidence counting data because the delay flags are both 'p'.
  • the data packet k3 and the data packet k5 are determined to be delayed coincidence counting because the former delay flag is 'p' and the latter delay flag is 'd'.
  • a value 'cl' is set as a coincidence counting (position) flag to indicate that data packet k3 is a coincidence and is paired with data packet k4 that is one behind, and it is a delayed coincidence and it is two behind.
  • a value 'd2' indicating that it is paired with the data packet k5 of is set as a delayed coincidence (position) flag.
  • the data packet k4 has 'cO' as a coincidence count (position) flag, and the data packet k5 has 'dO' as a delay coincidence count (position) flag.
  • phase plO since data packet k6 and data packet k7 match, 'cl' is set as the coincidence count (position) flag in data packet k6, and 'cO as the coincidence count (position) flag in data packet k7. 'Is set.
  • phase pi 1 the data packet k7 and the data packet k8 are in agreement, and the data packet k7 and the data packet k8 are flagged as a coincidence (position) flag.
  • the coincidence counting flag has already been set for the packet k7. The fact that the flag has already been set indicates that there are two or more matching pairs. If data packet k7, which has already been flagged, should be flagged further, the same clock number pair can not be determined. Therefore, as a coincidence count (position) flag, set 'c-to indicate' data invalid, '. The same applies to the case where two or more coincidences are simultaneously determined by the comparators 75a to 75d.
  • the pair data generation circuit 78 performs a pair data generation process.
  • the pair data generation circuit 78 refers to the coincidence counting flag (or delay coincidence counting flag) of the data packet kl stored in the register 72e, and determines the presence or absence of a data packet to be paired. Since the value of the coincidence count (position) flag of the data packet kl is 'cl', it can be understood that the data packet to be a pair of coincidence determination is present one stage later.
  • this data packet k2 is valid by referring to the coincidence count (position) flag of the data packet k2, and the data packet kl and the data packet k2 are taken as a data packet of one coincidence count.
  • Sent to Collection Workstation 5. Assuming that data packet k2 can be paired with any of the subsequent data packets k3 to k8, coincidence count determination circuit 76 sets the coincidence count (position) flag of data bucket k2 to 'data invalid'. Do. This can prevent false simultaneous judgments.
  • phase pi 1 the data packet that is the force pair with the coincidence count (position) flag 'c indicating the coincidence counting is present in the data packet k2 in the forward direction, and thus no pair data is generated.
  • the data packet k4 is determined to be coincident counting with respect to the data packet k3, and the data packet k5 is determined to be delayed coincidence counting. Therefore, the pair data generation circuit 78 A simultaneous counting data packet in which the data packet k4 is integrated into one packet and a delayed coincidence counting data packet in which the data packet k3 and the data packet k5 are integrated into one packet are transmitted to the collection workstation 5 respectively.
  • flag processing relating to simultaneous count determination and delayed simultaneous count determination can be performed independently by circuits of the same type, so that the circuit can be simplified. Furthermore, the comparator Since 75a to 75e are shared by the coincidence counting process and the delayed coincidence counting process, the circuit size can be reduced.
  • the data packet is flagged and referred to, and the comparison between the data packets is performed only for the reference data packet and the data packet following the data packet, so the processing is performed.
  • the load is small and the circuit scale is reduced. Since the comparison process can be performed regardless of whether the data packet is flagged or not, it is possible to operate the comparators 75a to 75d in cooperation to pipeline the data packet. As a result, the throughput of the pair confirmation unit 52 can be increased, and the processing capability of the simultaneous determination unit 51 can be increased.
  • the collection workstation 5 performs data processing based on the coincidence counting data packet input from the data collection unit 3 to generate PET data (tomographic image information).
  • Data storage (storage device) 7 stores the generated tomographic image information.
  • the display device 6 displays the tomographic image information read out from the data storage unit.
  • the nuclear medicine diagnosis apparatus 100 may be provided with an additional collection workstation 5 (not shown) according to the power processing content, processing load and the like illustrated for the configuration having one collection workstation 5.
  • the data packets stored in the first buffer 65a and the second buffer 65b may be erased as follows. That is, when the first data packet located closest to the output end is read out, the first buffer 65a and the second buffer 65b erase this data packet, and the remaining data packet stored is one. Shift to the output end side by one. Alternatively, it may be possible to hold the read or unread data address so that the first data packet that has not been read can be identified.
  • the number of units increases and the number of units increases proportionally to the square of the number of units.
  • the number of simultaneous determination circuits also increases, in the nuclear medicine diagnosis apparatus 100 and 100B of the present embodiment, since a plurality of events in a time frame are processed for each time frame, the number of simultaneous determination circuits is increased. Can reduce the circuit scale.
  • the data bucket output from the detector units 1 and 1B during one time frame is used. Is stored in one of the buffers (for example, the first buffer 65a), the subsequent processing is performed using data stored in the other buffer (for example, the second buffer 65b). For this reason,
  • the determination circuit of delayed coincidence counting is shared with the determination circuit of coincidence counting, the configuration of the PET apparatus, in particular, the circuit configuration can be simplified.
  • the delay time in the delay synchronization number is the same as the time of the time frame, and it is possible to generate a large time delay, and it is possible to prevent normal data power mixing in the delay coincidence counting. If necessary, the delay count can be increased by further using the data with the increased delay.
  • a nuclear medicine diagnosis apparatus 100B is a PET apparatus, and detects the detector unit 1 in the nuclear medicine diagnosis apparatus 100 according to the first embodiment.
  • the configuration has been changed to the output unit IB.
  • the nuclear medicine diagnosis apparatus 100B has a configuration in which adjacent detector units 1B are connected so as to be able to transmit data for scattered radiation processing. Therefore, the remaining configuration of the nuclear medicine diagnosis apparatus 100B is similar to that of the aforementioned nuclear medicine diagnosis apparatus 100.
  • the technique relating to the scattered radiation processing in the present embodiment is similarly applicable to a PET apparatus as well as a S PECT (3 ⁇ 4 mgle Photon Emission Computed Tomography) apparatus.
  • Detector Unit 24 is captured and detected by detector 24 in unit 1B. It is convenient for performing detection that one ⁇ -ray is released as all its energy as electric energy in one detector 24 first incident.
  • detector unit 1 B includes data integration IC 20 B in place of data integration IC 20 in detector unit 1.
  • the data integration IC 20B has a function of performing scattered radiation processing, and a first data sorting unit 80, a first scattered radiation processing unit 81, a second data sorting unit 82, a second scattered radiation processing unit 83, and a scattered radiation data processing unit It has 84.
  • the first data sorting unit 80, the first scattered radiation processing unit 81, the second data sorting unit 82, the second scattered radiation processing unit 83, and the scattered radiation data processing unit 84 are connected in this order.
  • a plurality of data acquisition ICs 21 are connected to the first data sorting unit 80.
  • the first scattered radiation of the first detector unit 1B A processing unit 81 is connected to the second data sorting unit 82 of the second detector unit IB.
  • the second scattered radiation processor 83 of the second detector unit 1B is connected to the scattered radiation data processor 84 of the first detector unit 1B.
  • the second scattered radiation processor 83 of the first detector unit 1B receives the output of the first scattered radiation processor 81 of the first detector unit 1B, and the second scattered radiation processor 83 of the first detector unit 1B.
  • the third detector unit 1B to be input is disposed so as to sandwich the first detector unit 1B in the circumferential direction.
  • the first data sorting unit 80 has the same configuration as the data sorting unit 50 in the data collection unit 3 except that the outputs of the plurality of data acquisition ICs 21 are input, and operates according to the same principle. It will The first data sorting unit 80 arranges and merges a plurality of data packets input from the plurality of data acquisition ICs 21 in order of detection time data, and outputs the data packet to the first scattered radiation processing unit 81.
  • the first scattered radiation processing unit 81 has a function of performing scattered radiation processing on the input data packet and putting together a plurality of data packets originating from one ⁇ ray.
  • An example of the scattered radiation process is described in Japanese Patent Application Laid-Open No. 2003-255048.
  • the output of the first scattered radiation processing unit 81 is input to a second data sorting unit 82 in the detector unit 1B and a second data sorting unit 82 in the adjacent detector unit 1B.
  • a plurality of scattered gamma rays originating from one gamma ray is not necessarily detected by the detector 24 in the same detector unit 1, but is also detected by the detectors 24 in the adjacent detector unit 1B. There is a case. Therefore, after the scattered radiation processing is performed in the first scattered radiation processing unit 81, the data packet is also transferred to the second data sorting unit 82 in the adjacent detector unit 1B.
  • the first scattered radiation processing unit 81 of the first detector unit 1B is a part of the detectors located in a region near the second detector unit 1B in the first detector unit 1B (preferably, , All detectors located in a region near the second detector unit 1B in one region obtained by bisecting the region in the first detector unit 1B in the circumferential direction (the first detector unit 1B Each data packet attributable to the ⁇ -ray detection signal of the (1Z2 detector) 24) is output to the second data sorting unit 82 of the second detector unit 1 ⁇ .
  • the second data sorting unit 82 has the same configuration as the first data sorting unit 80 except that the input source of the data packet is different, and operates on the same principle.
  • the second data sorting unit 82 of the second detector unit 1B is the first scattered radiation processing unit 81 of the second detector unit 1B, and the circumferential direction.
  • the data packets are arranged in the order of detection time data in a state in which each data packet input from the first scattered radiation processing unit 81 of the second detector unit IB adjacent to the detector unit IB is arranged in the second scattering unit.
  • Output to line processing unit 83 is the same configuration as the first data sorting unit 80 except that the input source of the data packet is different, and operates on the same principle.
  • the second data sorting unit 82 of the second detector unit 1B is the first scattered radiation processing unit 81 of the second detector unit 1B, and the circumferential direction.
  • the data packets are arranged in the order of detection time data in a state in which each data packet input from the first scattered radiation processing unit
  • each of the second data sorting units 82 detects the detection time data (detection time) of data packets collected from the detector unit 1B to which it belongs and the detector unit 1B adjacent thereto. Output in order.
  • the two data packet trains input to the second data sorting unit 82 are already arranged in order of detection time. For this reason, those data packets can be arranged in the order of detection time only by selecting the earlier one of the detection time data from the top of the data packet string and merging them into one column. Therefore, the circuit scale can be reduced and processing can be performed at high speed.
  • the second scattered radiation processing unit 83 has a configuration similar to that of the first scattered radiation processing unit 81, and operates on the same principle.
  • the second scattered radiation processing unit 83 performs scattered radiation processing using the input data packet, and of the plurality of data packets derived from one ⁇ ray, the ⁇ ray of the detector 24 to which the ⁇ ray is first incident. It has a function of grasping a data packet based on a detection signal.
  • the output of the second scattered radiation processing unit 83 is input to the scattered radiation data processing unit 84 in the detector unit 1B and the scattered radiation data processing unit 84 in the adjacent detector unit 1B.
  • the second scattered radiation processing unit 83 detects the data packet to which the second scattered radiation processing unit 83 belongs.
  • Detector unit for example, second detector unit
  • the data packet Are output to the scattered radiation data processing unit 84 in the adjacent detector units (for example, the first detector unit) 1B.
  • the scattered radiation data processing unit 84 has the same configuration and function as the first data sorting unit 80.
  • the scattered radiation data processing unit 84 includes each data packet from the second scattered radiation processing unit 83 in the detector unit (for example, the first detector unit) 1B to which the scattered radiation data processing unit 84 belongs, and an adjacent detector set. (For example, the second detector unit) Scattered radiation processing is performed based on the processing result of each data packet of 1 B force and each data packet input by the second scattered radiation processing unit 83, and one piece of data is processed.
  • the ⁇ ray is first incident among a plurality of data packets caused by the ⁇ ray
  • a data packet based on the ⁇ ray detection signal of the detector 24 is output to the auxiliary data acquisition unit 2.
  • the scattered radiation data processing unit 84 arranges each data packet to be output to the auxiliary data acquisition unit 2 in order of detection time data.
  • the first scattered radiation processing unit 81 includes a pair confirmation unit 85 and a pair generation unit 86.
  • the configuration and operation of the first scattered radiation processing unit 81 conform to the simultaneous determination unit 51 described in the first embodiment, the pair confirmation unit 85 corresponds to the pair confirmation unit 52, and the pair generation unit 86.
  • the pair confirmation unit 85 includes a comparison data register 90 including registers 90a to 90e, a comparator 95 including comparators 95a to 95d, and a scattered radiation determination circuit 96.
  • the pair generation unit 86 includes a pair data register 92 including registers 92a to 92e, a data selector 97 including selectors 97a to 97d, and a pair data generation circuit 98.
  • the data packet from the first data sort unit 80 is input to the register 90 a of the comparison data register 90.
  • the comparison data register 90 is a shift register in which the registers 90a to 90e are connected in series, and shifts the data packet in the forward direction (toward the register 90e) for each time slot in synchronization with the clock.
  • the comparator 95 includes comparators 95a to 95d.
  • the comparator 95a is connected to the registers 90a and 90e.
  • the comparator 95b is connected to the registers 90b and 90e, the comparator 95ci and the registers 90c and 970e are connected, and the it comparator 95di is connected to the registers 90d and 90e!
  • the scattered radiation determination circuit 96 has an input end connected to the comparators 95a to 95d and an output end connected to the resistors 90a to 90e, respectively.
  • Each of comparators 95a to 95d receives one corresponding register among registers 90a to 90d and each data packet stored in register 90e, and these data packets are one ⁇ ray It is determined whether or not the force is attributable to.
  • each of the comparators 95a to 95d is an identifier of each detector 24 (meaning a detected position of radiation) and each detection time from each data packet in the corresponding register and register 90e described above. The data is read, and it is determined whether or not the two data packets are within a predetermined time window, and the force is in a detected positional relationship that can be as scattered gamma rays.
  • the comparators 95a to 95d are capable of combining the two energies contained in the two data packets to be compared. Determine whether the energy of y-ray emitted from body P is equal to or not.
  • the energy of the ⁇ -ray is 5 l ike V, which is the energy of annihilation ⁇ -ray produced by the pair annihilation of the positron electron pair, since the nuclear medicine diagnosis apparatus 100 B is a PET device.
  • the nuclear medicine diagnostic apparatus 100 B is a SPECT apparatus, it is the energy (eg, 140 keV) of ⁇ -rays emitted from radioactive isotopes by labeling the drug for SPECT.
  • the scattered radiation determination circuit 96 receives the determination result of each of the comparators 95a to 95d, and determines whether or not the pair of data packets satisfying the above three determination conditions is one set.
  • the scattered radiation determination circuit 96 sets a scattered radiation flag in one corresponding register among the registers 90a to 90d and each data packet stored in the register 90e when there is one data packet pair. If the value is 'valid', or if there are multiple pairs (if multiple events are detected), the scatter flag is 'disabled' (flag invalid).
  • the scattered radiation determination circuit 96 obtains the sum of energy for the data packet satisfying the condition that the detection time is within the predetermined window and the detection positional relationship is the scattered radiation, If it is 511 keV, it is determined that the corresponding plurality of data packets are data packets of scattered radiation derived from one ⁇ ray. This is because, as described above, one ⁇ -ray may be detected by three or more detectors 24. If such a determination is made, a scattered radiation flag is set on each of the corresponding data packets.
  • the above-mentioned scattered radiation condition may be satisfied in a plurality of combinations.
  • data packets relating to these combinations are not invalidated, and the conditions of the combinations are compared, and three or more data packets are combined in consideration of the distance between detection positions and the detection time interval.
  • the comparator 95 prioritizes and adds flags according to distance conditions and detection time conditions, and the scattered radiation determination circuit 96 selects the data packet of the highest priority and combination, and performs data packet related to other combinations. To ignore.
  • the data packet from the pair confirmation unit 85 is input to the register 92 a of the pair data register 92 of the pair generation unit 86.
  • the pair data register 92 is a shift register in which the registers 92a to 92e are connected in series. Is shifted forward (toward the register 92e).
  • Data selector 97 includes selectors 97a to 97d.
  • the selector 97a is connected to the register 92a, the selector 97b to the register 92b, the selector 97c to the register 92c, and the selector 97d to the register 92d.
  • the selectors 97a to 97d are connected to the registers 92a to 92d, respectively, and the selectors 97a to 97d are connected to the pair data generation circuit 98.
  • the pair data generation circuit 98 reads the scattered radiation flag of the data packet input to the register 92e. Then, if the scattered radiation flag is set in the data packet, the pair data generation circuit 98 controls the data selector 97 (selectors 97a to 97d) and searches the registers 70a to 70d for a data packet to be a pair. In the pair data generation circuit 98, when packet data as a pair is present, a data packet based on the ⁇ -ray detection signal of the detector 24 to which the ⁇ -ray was first incident among the data packets to be a pair. Is output as a data packet derived from one ⁇ ray.
  • the data packet to be output is a representative data packet (stored in the register 92e as the information of the detection position and the detection time) as the total value of the energy relating to the data packet to be paired as the energy information. Containing information about the data packet).
  • the second scattered radiation processing unit 83 has the same configuration as that of the first scattered radiation processing unit 81 except that the input source and the output destination are different, and performs the same scattered radiation processing. Therefore, taking the first scatter processing unit 81 as an example, the procedure of the scattered radiation determination process executed by the scattered radiation determination circuit 96 will be described with reference to FIG.
  • the scattered radiation determination circuit 96 waits until new packet data is shifted in the register 90 e in the comparison data register 90 (step 301). After the new packet data is stored in the register 90e, the scattered radiation determination circuit 96 executes the processing (scattered radiation determination processing) in steps 303 to 310.
  • the scattered radiation determination circuit 96 first uses the data packet as a reference (the data packet stored in the register 90 e based on the output information from the comparators 95 a to 95 d It is judged whether or not there are zero data packets judged as a match with) (step 303). In the case of “Yes”, the scattered radiation determination processing ends, and the process returns to step 301 to repeat each processing thereafter.
  • step 303 the output information power from the comparators 95a to 95d is judged to be identical. It is determined whether there are one or more data packets (step 303). In the case of "No”, the sum of energy is calculated for the reference data packet and all data packets judged to be coincident (step 307). The energy sum of all the relevant data packets Is determined to be within a predetermined energy window (step 308). If the determination 1S is “No”, the process returns to the process of step 301, and if “Yes”, the process of step 309 is performed.
  • step 304 When the determination in step 304 is “Yes”, the sum of energy is calculated for the reference data packet and the data packet determined to be a match (step 305). Total power of energy for all relevant data packets Determine whether it is within a predetermined energy window (step 306). If this determination is "No”, the process returns to the process of step 301. Decision power of step 306 If "Yes”, the reference scattered radiation flag is set to the reference data packet. However, if the scattered radiation flag is already set, the invalid flag is set (scattered radiation flag is 'disabled') (step 309). Then, a scattered ray flag is set on a data packet that is paired with the reference data packet. However, if the scattered radiation flag is already set, the invalid flag is set (scattered radiation flag is set to 'disabled') (step 310). After the process of step 310 ends, the process of step 301 is performed.
  • the pair data generation process performed by the pair data generation circuit 98 of the pair generation unit 86 will be described with reference to FIG.
  • the second scattered radiation processing unit 83 also performs similar pair data generation processing.
  • the pair data generation circuit 98 waits until new packet data is shifted in the register 92e in the pair data register 92 (step 401).
  • it is determined whether the scattered radiation flag of the reference data packet (data packet stored in the register 92e) is 'valid' step 403). If this determination is "No”, the process of step 401 is performed. If the determination is "Yes”, it is determined whether the scattered radiation in the data packet of the other side of the pair is "forward matching" (step 404). If this determination is "No", the process of step 401 is performed.
  • the reference data packet and the data packet on the opposite side are put together and the reference data packet is one ⁇ ray.
  • Output as a single data packet (step 405). Thereafter, each process of steps 401 to 405 is repeated. Be done.
  • the data packet to be output includes the total value of the energy of the data packet to be paired as the energy information.
  • the scattered radiation determination process (see FIG. 13) and the pair data generation process (see FIG. 14) are executed in parallel during one clock for a plurality of data packets.
  • the effects of (a) and (b) obtained in the first embodiment can be obtained. Furthermore, the present embodiment can obtain the following effects (e) and (f).
  • the data packets are arranged in order of detection time, so the number of data packets to be subjected to the scattered radiation process is limited and the processing load is reduced. While increasing the speed and reducing the scale of the circuit scale, adopting more complicated scattered radiation processing logic further reduces the missed detection data and improves the sensitivity of the nuclear medicine diagnosis apparatus 100B. Can also be
  • each of the ridge lines detected from a plurality of detectors 24 that are a part of each in both detection units Scattered radiation processing is performed using detection data obtained based on the signal. For this reason, when gamma rays incident on the detector 24 in one detector unit are detected by scattering by the detectors 24 of the next detector unit, the respective edge detection signals output from those detectors 24
  • the detection data based on the ⁇ -ray detection signal of the first detector 24 of the two detectors 24 can be used to generate a cross-sectional image when the sum of the energies of the two detectors becomes 51 lKev. . Therefore, the detection sensitivity of ⁇ -rays can be further improved, and the examination time can be further shortened.
  • FIG. 1 is a block diagram showing a nuclear medicine diagnosis apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram showing a detector unit in detail.
  • FIG. 3 is a block diagram showing the data collection unit in detail.
  • FIG. 4 is a block diagram showing the data sorting unit in detail.
  • FIG. 5 is a configuration block diagram showing the coincidence determination unit in detail.
  • FIG. 6 is a block diagram showing the coincidence determination circuit in detail.
  • FIG. 7 is a flowchart (the first surface) showing the coincidence counting determination process.
  • FIG. 8 is a flowchart (second surface) showing the coincidence counting determination process.
  • FIG. 9 is a flowchart showing pair data generation processing in the coincidence counting processing.
  • FIG. 10A is a diagram showing an example of processing of data packets in the simultaneous judging unit.
  • FIG. 10B is a diagram showing an example of processing of data packets in the simultaneous judging unit.
  • FIG. 11 is a block diagram showing a nuclear medicine diagnosis apparatus according to a second embodiment of the present invention.
  • FIG. 12 is a block diagram showing a detector unit in detail.
  • FIG. 13 is a block diagram showing the first scattered radiation processing unit in detail.
  • FIG. 14 is a flowchart showing a scattered radiation determination process.
  • FIG. 15 is a flowchart showing pair data generation processing in scattered radiation processing. Explanation of sign
  • Data sort unit (detection data output unit)
  • Simultaneous determination unit (simultaneous counting device, simultaneous determination unit, simultaneous delay determination unit), 85 pair confirmation unit
  • Unit sort circuit (delay detection data generation means)

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Medical Informatics (AREA)
  • Radiology & Medical Imaging (AREA)
  • Surgery (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Nuclear Medicine (AREA)
  • Measurement Of Radiation (AREA)

Abstract

　データの数え落としの減少により感度向上を図ることができる核医学診断装置を提供する。データ収集ユニット３内のデータソート部５０は、複数の補助データ収集ユニット２からのデータパケットを、検出時刻データ順に並べ替えて出力する。同時判定部５１は、ペア確認部５２と、ペア生成部５３とを具備している。ペア確認部５２は、検出時刻順に並べ替えられたデータパケットについて、その前後関係を参照して、同時計数にかかるペアを判別する。そして、ペア生成部５３は、この判別結果に基づき、ペアとなるデータパケットを併合し、収集ワークステーション５へ出力する。

Description

核医学診断装置
技術分野
[0001] 本発明は、核医学診断装置に関し、特に、データ処理の単純化により回路の小規 模ィ匕を図ることができるとともに、データの数え落としの減少により感度向上を図ること ができる、 PET装置や SPECT装置などの核医学診断装置に関する。
背景技術
[0002] PET (positron emission tomography;陽電子放出断層撮影）装置は、被検 体 (例えば、被検診者)の特定の部位 (例えば、がん病巣)に集積しやすい物質 (例 えば、ブドウ糖、アミノ酸等)を陽電子放出核種で標識した放射性薬剤 (radiopharm aceutical)、すなわち PET用薬剤を、被検体へ投与した後（または、投与しながら）、 被検体から放出される Ύ線を検出して PET用薬剤の集散状態を示す断層像を再構 成するものである。陽電子放出核種としては、例えば、酸素— 15 (150) ,窒素— 13 ^ 3N) ,炭素— li e) ,フッ素— 18(18F)などが用いられる。代表的な PET用薬剤と しては、がん病巣に集積する18 F フルォロデオキシグルコース（18FDG)が知られ ている。
[0003] 力 Sん病巣に集積された PET用薬剤に含まれる陽電子放出核種は、陽電子を放出 する。この陽電子は近傍に存在する電子との相互作用により消滅する。このとき、 51 IkeVのエネルギーを有する一対の γ線 (消滅 γ線対）が、それぞれ、被検体内から ほぼ 180° 反対方向に放出される。したがって、ほぼ同時に検出された各々約 51 lk eVのエネルギーを有する 2個の γ線は、単一の事象（陽電子 電子の対消滅）によ つて生じた消滅 γ線対である蓋然性が高い。したがって、これらの条件（同時性及び エネルギー）を満たす 2つの γ線を別々検出した 2つの放射線検出器 (検出器対)の 位置を基に、それらの γ線の各飛跡を推定できる。
[0004] 同様に、多数の γ線対の飛跡情報を収集し、これらの飛跡情報を基に、フィルタ逆 投影法 (Filtered Backprojection ;FBP)に代表される画像再構成を行えば、陽 電子放出核種に起因する体内放射能濃度分布を表す断層像が得られる。 [0005] なお、良好な PET画像を生成するには、事象ごとの消滅 γ線対に対応する一対の 検出データを特定する必要がある。このため、 PET装置では、同時計数回路が、実 質的に同時に検出された γ線対に対応する一対の検出データを、特定している。こ うして、消滅 γ線のペアが的確に認識されて断層像の生成に用いられ、散乱 γ線や 、消滅 γ線であっても一方し力検出できな力つた検出データなどが取り除かれる。
[0006] 同時計数回路は、所定の時間窓内の時刻情報を有する 2つの検出データが入力さ れたとき、実質的に同時とみなし、同時計数を行う。時間窓は、例えば 10[ns]の幅で あり、偶発同時計数を避けるため、消滅 γ線対の 2個の γ線の飛翔時間差や、装置 の信号処理系などの時間精度の限界を考慮したうえで、なるべく短く設定される。
[0007] 偶発同時計数とは、たまたま同種の事象 (例えば、 γ線の放出）が複数同時に発生 したために、別個の事象に起因する観測結果を、単一の事象に起因する観測結果と して、誤認識してしまうことである。例えば、同時に 2つの陽電子が体内で消滅し、こ れらの消滅に起因する γ線が 1つずつ検出された場合、これが偶発同時計数による ものであると判断するのは困難である問題点がある。
[0008] SPECT (Single Photon Emission Computed Tomography:単一光子放 射型コンピュータ断層撮影)検査は、生体の特定の部位に集積しやすい物質をシン グルフオトン放出核種で標識した放射性薬剤 (SPECT用薬剤)を被検体へ投与した 後（または、投与しながら）、被検体から放出される y線を検出して SPECT用薬剤の 集散状態を示す断層像を再構成する検査である。
[0009] シングルフオトン放出核種は、電子捕獲（Electron Capture ; EC)などを生じて固 有の確率で壊変し、 γ線の単光子を放出する。この核種には、テクネチウム— 99m ( 99mTc)やガリウム一 68 (68Ga)、タリウム一 201 (201T1)などがある。これらの核種の半 減期は、一般に、 PET検査に用いる陽電子放出核種の半減期より長ぐ例えば、 6. 0日（99mTcの場合）、 3. 3日（67Gaの場合)または 73日（201T1の場合)などである。 S PECT検査では、放射線検出器にコリメータを付設して γ線の入射角を限定すること により、 γ線の飛跡を推定している。これらのシングルフオトン放出核種は、 lOOkeV オーダのエネルギーの Ύ線を放出する。
[0010] PET装置などの核医学診断装置は、例えば、 30ユニットから 100ユニット程度の検 出器ユニットを具備している (特許文献 1参照)。この検出器ユニットは、放射線検出 器を、数百個から数千個程度ごとの所定数ごとにまとめたものである。
[0011] すべての検出器ユニットの組み合わせを確認するのに原理上、必要な同時計数回 路の個数 Xは、検出器ユニットの数を Nとすると、 X= Cにより求めることができる。し
N 2
たがって、例えば、核医学診断装置が具備する検出器ユニットが 100ユニットであれ ば、この個数 Xの演算結果は、約 5000個となる。しかし、実際の核医学診断装置で は、これの約半数程度の同時計数回路があればよい。なぜなら、 2つの検出器ュ-ッ トの幾何学的な相対位置により、これらの検出器ユニットを結ぶ線分が被検体を通り 得な 、組み合わせが相当数あるからである。
[0012] 従来、同時判定はアナログ回路を用いて行われてきた。この方法では、回路規模が 小さくて済むが、時間ばらつきが多ぐ調整が困難であった。そこで、同時判定をデジ タル回路で行う方法が実用化された。この方法では、放射線検出信号が入力された タイミングを基に、検出時間をデジタル変換して検出時間データを生成し、生成した 検出時間データ同士を比較して同時判定を行う。この方法では、同時計数に係る時 間窓の幅を容易に設定でき、より精度の高い同時計数を行える。しかし、この方法で は、同時判定回路の回路規模が膨大となる。
[0013] そこで、従来、デジタルィ匕された各検出器ユニットからの時刻信号をシフトレジスタ に保存し、すべての組み合わせについて、それぞれのコンパレータ回路で比較する ことにより同時判定を行う「PET装置用同時検出器（Coincidence Detector for a PET Scanner)」が提案されて 、る（例えば、特許文献 2参照)。
[0014] 特許文献 1：特開 2005— 106644号公報
特許文献 2 :米国特許第 5241181号明細書
発明の開示
発明が解決しょうとする課題
[0015] 従来の「PET装置用同時検出器」（特許文献 2記載)では、各ユニットからの信号を 時分割で同時判定することにより、回路数の減少を図り、各検出器ユニットからの時 刻信号データをシフトレジスタに保存して、位置で制限されるすべての組み合わせに ついて比較を行っている。 [0016] しかしながら、この「PET装置用同時検出器」は、タイムフレーム内の 1つのイベント しか処理できない。このため、ユニット数を増やすには、大量のデータを処理するた めに、タイムフレームを短くする力、または、 1つのユニットに収容する放射線検出器 の数を少なくし、ユニットあたりのイベント数を減らす必要がある。し力し、タイムフレー ムを短くすると、タイムフレームを跨ぐデータの組の割合が増加し、画像生成に用いら れずに捨てられるデータの割合も増加する。つまり、データの数え落としが増え、装 置の感度が低下する。また、 1つのユニットに収容する放射線検出器の数を少なくす ると、同一の性能を得るためにユニット数を増加させる必要があるため、必要となる同 時判定回路も増加し、回路規模が増大する。
[0017] また、近年、解像度を向上させるため、放射線検出器を配置する集積度が高くなる 傾向にある。放射線検出器の集積度を高くした装置では、 1個の放射線が散乱して、 複数の放射線検出器で散乱線として検出される確率が増えることとなる。そこで、従 来、エネルギーが所定値に満たな 、ものとして捨てられて 、た散乱線のデータを利 用して、装置の感度を向上させる技術が望まれていた。
[0018] 本発明の目的は、データの数え落としの減少により感度向上を図ることができる核 医学診断装置を提供することにある。
課題を解決するための手段
[0019] 前記課題を解決するため、本発明の第 1の核医学診断装置は、放射線検出器ごと に設けられ、放射線検出器から出力される放射線検出信号に基づいて検出時刻デ ータを含む検出データをそれぞれ生成する複数のデータ生成部と、複数の前記デ ータ生成部力 出力された前記検出データを、当該検出データに含まれる前記検出 時刻データの時刻順に出力する検出データ出力部と、前記時刻順に出力される複 数の前記検出データに基づいて同時計数する同時計数装置を具備したことを特徴と する。
[0020] 前記課題を解決するため、本発明の第 2の核医学診断装置は、放射線検出信号に 基づいて検出時刻データを含む検出データを生成する複数のデータ生成部と、複 数の前記データ生成部力 出力された所定の個数の前記検出データを、当該検出 データに含まれる前記検出時刻データの時刻順に出力する検出データ出力部と、 前記時刻順に出力される複数の前記検出データに基づいて散乱線処理を行う散乱 線処理部とを具備したことを特徴とする。
発明の効果
[0021] 本発明の核医学診断装置によれば、データの数え落としを減らすことによって、感 度向上を図ることができる。
本発明の他の目的、特徴及び利点は添付図面に関する以下の本発明の実施例の 記載から明らかになるであろう。
発明を実施するための最良の形態
[0022] (第 1実施形態）
次に、添付した図面を参照し、本発明による実施形態について詳細に説明する。 図 1に示すように、第 1実施形態に係る核医学診断装置 100は、 PET装置（陽電子 放出断層撮影装置)であって、撮像装置 10、収集コンソール 4、及び被検体 Pを支持 するベッド 11を具備して 、る。
[0023] 撮像装置 10は、被検体 Pを載せたベッド 11が挿入可能な貫通孔部 Bを形成してお り、この貫通孔部 Bを囲んで環状に配置された多数の検出器ユニット 1、複数の補助 データ収集ユニット 2、及びデータ収集ユニット 3を具備する。隣接する検出器ュ-ッ ト 1は所定個数ごとにまとめられて 1つの補助データ収集ユニット 2に各々接続されて いる。複数の補助データ収集ユニット 2は、データ収集ユニット 3に接続されている。
[0024] なお、本実施形態では、データ収集ユニット 3が 1個、補助データ収集ユニット 2が 4 個、検出器ユニット 1が 24個である場合について説明する。しかし、これらの個数は、 これより増やしたり減らしたりできる。例えば、これらの個数を減らして回路規模の縮 小を図ったり、検出器ユニット 1の数を増やして解像度の向上を図ったり、補助データ 収集ユニット 2の数を増やしてデータ処理を分散化しそれぞれの回路の小規模ィ匕を 図ったりできる。
[0025] また、本実施形態は、検出器ユニット 1、補助データ収集ユニット 2及びデータ収集 ユニット 3の順で信号線が収束する階層構造となっている。しかしながら、例えば、第 2の補助データ収集ユニット（図示せず)を有する階層を設け、検出器ユニット 1、補 助データ収集ユニット 2、第 2の補助データ収集ユニット（図示せず)及びデータ収集 ユニット 3の順で接続して多階層化し、分散処理ィ匕及び回路の小規模ィ匕を図ることも できる。
[0026] 収集コンソール 4は、データ収集ユニット 3からデータ受信して処理する収集ワーク ステーション 5、収集ワークステーション 5にデータや指令などを入力するための操作 部 8、収集ワークステーション 5によって生成した画像などを表示する表示装置 6、及 びこの収集ワークステーション 5が受信または処理を行ったデータを蓄積するデータ ストレージ 7を具備して 、る。
[0027] 図 2に示すように、検出器ユニット 1は、複数の放射線検出器 (以下、検出器という） 24、複数のアナログ ASIC22、複数のデータ取得 IC21、及びデータ統合 IC20を具 備している。
検出器 24は半導体放射線検出器である。半導体放射線検出器は、例えばテルル 化カドミウム、及びテルル化亜鉛カドミウム等の半導体部材、この半導体部材の一面 に設けられた陽電極、及び半導体部材の他面に設けられた陰電極を含んでいる。半 導体部材は、陽電極と陰電極との間に配置される。陽電極と陰電極との間には高電 圧が印加されている。検出器 24に γ線が入射されると、半導体部材と γ線との作用 によって半導体部材内で電子一正孔対が発生する。発生した電子及び正孔は、そ れぞれ陽電極及び陰電極に収集され、電気信号である γ線検出信号となって検出 器 24から出力される。検出器 24として、シンチレーシヨン放射線検出器を用いること も可能である。シンチレーシヨン放射線検出器は、放射線との作用により励起して蛍 光を発生するシンチレータ、及びこの蛍光を受光して電気信号に変換する光電子増 倍管 (またはフォトダイオード)を含んで!/、る。
アナログ ASIC22は、検出器 24から出力された γ線検出信号を入力する。データ 取得 IC21は、アナログ ASIC22から出力された信号及びデータ（情報）を入力する。 データ統合 IC20は、データ取得 IC21から出力されたデータを統合し、そのデータを 補助データ収集ユニット 2に出力する。
[0028] 1つのアナログ ASIC22は、複数の信号処理回路 (信号処理装置） 33を備えて 、る 。 1つの検出器 24の出力端子は、 1つの信号処理回路 33の入力端子に接続されて いる。すなわち、 1つの信号処理回路 33は、 1つの検出器 24から出力された γ線検 出信号を入力し、この γ線検出信号を処理する。信号処理回路 33は、検出器 24に 接続されている前置増幅器 36、及びこの前置増幅器 36に接続されているタイミング 信号生成回路 35及び波高値信号生成回路 34を具備している。
[0029] データ取得 IC21は、複数の ASIC制御ブロック 37、及びデータ統合回路 30を具 備している。 1つのアナログ ASIC22に対して 1つの ASIC制御ブロック 37が設けられ ている。また、複数の ASIC制御ブロック 37は、 1つのデータ統合回路 30に接続され る。 ASIC制御ブロック 37は、複数の到達時刻計測回路 32、及びこれらの到達時刻 計測回路 32が接続される 1つの波高値計測回路 31を具備している。 1つのアナログ ASIC22内の 1つの信号処理回路 33のタイミング信号生成回路 35は、 ASIC制御ブ ロック 37の 1つの到達時刻計測回路 32に接続されている。 1つのアナログ ASIC22 内の各信号処理回路 33の波高値信号生成回路 34は、 1つの ASIC制御ブロック 37 の波高値計測回路 31に接続される。データ取得 IC21は、例えば、 FPGA (Field P rogrammable Gate Array)によって実現される。
[0030] 図 3に示すように、データ収集ユニット 3は、データソート部 50及び同時判定部（同 時計数装置） 51を具備している。データソート部 50は、データ収集ユニット 3の入力 側に位置し、同時判定部 51は、データ収集ユニット 3の出力側に位置する。同時判 定部 51は、ペア確認部 52及びペア生成部 53を具備して 、る。
[0031] 図 4に示すように、データソート部 50は、 4つの切替スィッチ 60、 61、 4つのユニット データバッファ 65、ユニットソート回路 66、切替スィッチ 62、 63、ディレイドデータバ ッファ 67、及びディレイドデータソート回路 68を具備している。なお、本実施形態で は、補助データ収集ユニット 2 (図 1参照）が 4つである場合について説明したが、補 助データ収集ユニット 2の個数は 4つ以外にしてもよい。この場合には、切替スィッチ 60、 61及びユニットデータバッファ 65の各個数は、いずれも、補助データ収集ュ- ット 2の個数と同じにする。
[0032] 各ユニットデータバッファ 65は、 2つのバッファ、すなわち第 1バッファ 65a及び第 2 バッファ 65bを含んでいる。また、ディレイドデータバッファ 67は、 3つのバッファ、す なわち第 1バッファ 67a、第 2バッファ 67b及び第 3バッファ 67cを含んでいる。
[0033] 各切替スィッチ 60は、それぞれ、 1つのユニットデータバッファ 65の第 1バッファ 65 a及び第 2バッファ 65bの一方の入力端にそれぞれ接続される。各切替スィッチ 61は 、それぞれ、 1つのユニットデータバッファ 65の第 1バッファ 65a及び第 2バッファ 65b の出力端に接続される。 1つの補助データ収集ユニット 2は、該当する切替スィッチ 6 0の切替操作によって 1つのユニットデータバッファ 65の第 1バッファ 65a及び第 2バ ッファ 65bの一方に接続される。ユニットソート回路 66は、該当する切替スィッチ 61の 切替操作によって 1つのユニットデータバッファ 65の第 1バッファ 65a及び第 2バッフ ァ 65bの一方に接続される。
[0034] ユニットソート回路 66は、切替スィッチ 62の切替操作によって、第 1バッファ 67a、 第 2バッファ 67b及び第 3バッファ 67cのうちの 2つのバッファに接続される。そして、 第 1バッファ 67a、第 2バッファ 67b及び第 3バッファ 67cのうちの 2つのバッファは、切 替スィッチ 63の切替操作によってディレイドデータソート回路 68に接続される。
[0035] 図 5に示すように、ペア確認部 52は、直列に接続されたレジスタ 70a〜70eを含む 比較データレジスタ 70、比較器 75a〜75dを含む比較器 75、及び同時計数判定回 路 76を具備している。比較データレジスタ 70は、同時判定部 51の入力端 (レジスタ 7 Oa)から同時判定部 51の出力端 (レジスタ 72e)に向かって (すなわち、順方向に）レ ジスタ 70a〜70eを直列接続したシフトレジスタであって、 1クロックごとに、レジスタ 70 a〜70eに格納しているデータを順方向で隣のレジスタにシフトさせる。レジスタ 70a は、データソート部 50の出力端、すなわち、ディレイドデータソート回路 68に接続さ れる。また、比較器 75aは、レジスタ 70a, 70eに接続されている。同様に、比較器 75 bはレジスタ 70b, 70eに接続され、比較器 75cはレジスタ 70c, 70eに接続され、比 較器 75dはレジスタ 70d, 70eに接続されている。また、同時計数判定回路 76は、図 6に示すように、第 1判定部（同時計数部） 74a〜74d及び第 2判定部 73を有する。 第 1判定部 74aは比較器 75aに、第 1判定部 74bは比較器 75bに、第 1判定部 74cは 比較器 75cに、第 1判定部 74dは比較器 75dにそれぞれ接続される。第 2判定部 73 は、出力端がレジスタ 70a〜70eに、入力端が第 1判定部 74a〜74dにそれぞれ接 続されている。
[0036] ペア生成部 53は、直列に接続されたレジスタ 72a〜72eを含むペアデータレジスタ 72、複数のセレクタ 77a〜77dを含むデータセレクタ 77、及びペアデータ生成回路 7 8を具備している。ペアデータレジスタ 72は、シフトレジスタであって、 1クロックごとに 、レジスタ 72a〜72eに格納しているデータを順方向で隣のレジスタにシフトさせる。 ペアデータレジスタ 72の入力端に位置するレジスタ 72aは、ペア確認部 52の出力端 に位置するレジスタ 70eに接続されている。ペアデータレジスタ 72の出力端に位置 するレジスタ 72eが、ペアデータ生成回路 78に接続されている。レジスタ 72aに接続 されたデータセレクタ 77a、レジスタ 72bに接続されたデータセレクタ 77b、レジスタ 7 2cに接続されたデータセレクタ 77c、及びレジスタ 72dに接続されたデータセレクタ 7 7dは、ペアデータ生成回路 78に接続されている。ペアデータ生成回路 78が、収集 ワークステーション 5に接続される。
[0037] 図 1に戻り、核医学診断装置 100を用いて PET検査を行うには、事前に PET用薬 剤が投与された被検体 Pを保持して ヽるベッド 11を貫通孔部 B内に挿入する。半減 期のごく短い陽電子放出核種 (例えば、 150)で標識された PET用薬剤を使用する場 合は、 PET用薬剤を投与しながら検査を行う。
[0038] 被検体 Pが貫通孔部 B内に挿入された後、医師 (または放射線技師）が操作部 8か ら検査開始指令を入力する。操作部 8から出力された検査開始指令によって開閉器 (図示せず）が投入され、電源（図示せず)から、検出器 24、及びアナログ ASIC22、 複数のデータ取得 IC21及びデータ統合 IC20に含まれた各回路に電圧が印加され る。被検体 Pが貫通孔部 B内に挿入される前に、操作部 8からの検査開始指令の入 力によって、上記した検出器 24等に電圧を印加してもよい。各検出器 24は、がん病 巣に集積された PET用薬剤に起因して被検体 Pから放出された γ線を検出し、 γ線 検出信号を出力する。検出器 24から出力された γ線検出信号は、対応する前置増 幅器 36へ入力される。
[0039] 前置増幅器 36は、 y線検出信号を増幅する。検出器 24から出力される γ線検出 信号は極めて微弱であるため、前置増幅器 36は、例えば低ノイズ電荷積分型のもの を用いる。前置増幅器 36は、増幅した γ線検出信号を、波高値信号生成回路 34及 びタイミング信号生成回路 35へ出力する。
[0040] 波高値信号生成回路 34は、増幅された y線検出信号を基に、検出器 24で検出し た γ線のエネルギーを表す波高値信号を生成し、出力するものである。この波高値 信号は、検出した放射線のエネルギーを、アナログの値 (例えば、この信号の電位な ど)で表す信号である。波高値信号生成回路 34は、バンドパスフィルタ（図示せず)を 含み、入力された電気信号を濾波 (filtering)することにより、ノイズ及び帯域外成分 を除去して、この信号の SZN比を向上させる。波高値信号生成回路 34は、さらに、 ピークホールド回路またはサンプルアンドホールド回路（ 、ずれも図示せず）を含み、 濾波後の信号波形の最大値を保持することにより、捕捉した y線のエネルギーに応 じた電圧の信号を生成し、出力する。
[0041] タイミング信号生成回路 35は、増幅された γ線検出信号が入力されると、直ちに所 定の矩形波パルスであるタイミング信号を出力する。到達時刻計測回路 32は、タイミ ング信号生成回路 35からのタイミング信号を基に、検出時刻データを生成して出力 するものである。より詳細には、到達時刻計測回路 32は、核医学診断装置 100内の 共通クロック信号発生器（図示せず)からのクロック信号に基づいて入力したタイミン グ信号に対する検出時刻データを生成する。
[0042] 波高値計測回路 31は、 1つの γ線検出信号に対する、 y線検出信号の検出時刻 データ、検出された y線検出信号のエネルギーを示す波高値データ、及びその γ線 検出信号を出力した及び検出器 24の識別子を含むデータパケット (検出データ)を 生成する回路である。
[0043] 波高値計測回路 31は、 A—D (Analog to Digital)変換器（図示せず）を含み、 波高値信号生成回路 34からの波高値信号を A—D変換して、波高値データを生成 する。そして、波高値計測回路 31は、この波高値データに、到達時刻計測回路 32で 生成された検出時刻データ、及び当該 γ線検出信号を出力した検出器 24の識別子 の各情報を付加して、上記のデータパケットを生成し、データ統合回路 30へ出力す る。
[0044] データ統合回路 30は、複数の入力系統をひとつの出力系統にまとめる入出力統 合機能と、入力されたデータパケットを一時的に記憶し、後段の構成要素の処理速 度に応じて出力するバッファメモリ機能とを有している。データ統合回路 30は、各波 高値計測回路 31からデータパケットを入力すると、必要に応じてバッファリングし、デ ータ統合 IC20へ出力する。各データ取得 IC21のデータ統合回路 30は、さらに、ノ ッファリングした複数のデータパケットを並べ替えて、検出時刻データ順に出力するソ ート機能を有する。これらのデータ統合回路 30によってソート処理 (複数のデータパ ケットを検出時刻データ順に並べ替える処理、すなわち、検出時間順に並べ替える 処理)を分散して行うことにより、 1つのデータ統合回路への負荷の集中を回避でき、 データ統合回路 30の回路単位を小規模化できる。このため、データ統合回路 30の 実装が容易にできる。また、このソート処理は、所定のタイムフレームごとにまとめた データパケットごとに行うため、さらに処理負荷が軽減される。
[0045] データ統合 IC20は、複数のデータ取得 IC21からのデータパケットをー且受け入れ るバッファ機能と、ノ ッファリングしたデータパケットを検出時刻データ順に並び替え るソート機能とを有している。これらのデータパケットは、検出時刻データ順に検出器 ユニット 1から補助データ収集ユニット 2に出力される。データ統合 IC20は、複数のバ ッファメモリ素子（図示せず）を有し、所定のタイムフレーム（例えば、 16 [ /z s])の間、 入力されたデータパケットを一方のバッファメモリ素子に蓄積 (store)するとともに、他 方のバッファメモリ素子に蓄積されたデータを処理する。データ統合 IC20は、次のタ ィムフレームでは、一方のバッファメモリ素子に蓄積されたデータパケットを処理する とともに、他方のバッファメモリ素子の内容をこのタイムフレームの開始時に全消去し た後、入力されたデータパケットを蓄積する。このような手順を繰り返すことにより、並 び替えに要する負荷を減少させ、制御を簡素化できる。なお、さらに処理速度の速さ や回路規模の小ささを追求する場合は、検出時刻データの上位ビットを用いて処理 を行う構成とする。また、データ統合 IC20は、 FIFO (First -In First— Out)バッ ファを備え、入力されたデータパケットを順次処理することにより、データパケットの統 合と並び替えを行うようにしてもょ 、。
[0046] データ統合 IC20の上記したソート機能を以下のように替えてもょ 、。すなわち、デ ータ統合 IC20は、複数のデータ取得 IC21が保持している先頭のデータパケットのう ち、検出時刻データの最も早 、データパケットを順次取り出して検出時刻データ順に 並べ、検出時刻データ順に並んだ所定個数のデータパケットをまとめて補助データ 収集ユニット 2へ出力する構成としてもよい。
[0047] なお、データ統合 IC20、補助データ収集ユニット 2及びデータ収集ユニット 3は、処 理能力や回路規模が異なるが、これらの構成要素では、複数のデータパケットを検 出時刻データ順に並べて出力する機構 (以下、検出時刻順出力機構という）は、基 本的に同一の原理に従っている。このため、データ統合 IC20、補助データ収集ュ- ット 2、及びデータ収集ユニット 3は、同一の基本的概念に基づく回路構成をとること ができる。これらの構成要素における検出時刻順出力機構の具体例については、デ ータ収集ユニット 3内の構成を詳述することにより、後で例示的に説明を行う。
[0048] 図 1に戻り、本実施形態は、 4つの補助データ収集ユニット 2が設けられているため 、撮像装置 10に設けられた全検出器ュ-ット 1のうちの 1Z4の検出器ユニット 1の各 データ統合 IC20が 1つの補助データ収集ユニット 2に接続される。補助データ収集 ユニット 2は、複数の検出器ユニット 1からのデータパケットを検出時刻データ順に並 ベて、データ収集ユニット 3へ出力する。すべての検出器ユニット 1の出力を、直接的 にデータ収集ユニット 3へ入力せず、複数の補助データ収集ユニット 2を介在させる 構成にして、複数段階を踏んで複数のデータパケットを検出時刻データ順にまとめる ようにしたことにより、データ伝送線路を分散して配線の集中を避けることができるとと もに、データ処理系の設計の柔軟性を向上させることができる。さらに、複数の検出 器ユニット 1からのデータパケットが、複数の補助データ収集ユニット 2によって、いつ たん分散処理されることになるため、補助データ収集ユニット 2及びデータ収集ュ-ッ ト 3の処理負荷は比較的小さくなり、両ユニットの回路規模が小さくて済むため、回路 の実装が容易になる。
[0049] データ収集ユニット 3 (図 3参照）において、データソート部 50は、複数の補助デー タ収集ユニット 2から入力した複数のデータパケットを検出時刻データ順に出力する。 同時判定部 51は、この検出時刻データ順に並べられたデータパケットから同一事象 により生じた γ線対に係るもの（すなわち、同時計数に係るもの）を判定する。具体的 には、ペア確認部 52は、データソート部 50から出力された複数のデータパケットを、 同時計数に係るものと、そうでないものとに分別する。ペア生成部 53は、同時計数に 係るデータパケットのペアを組み合わせる。
[0050] データソート部 50の機能を、図 4を用いて以下に具体的に説明する。ユニットデー タバッファ 65は、データパケットを入力順に格納する機能と、格納したデータパケット を入力順に出力する機能と、格納したデータパケットを一括して消去する機能とを有 する緩衝記憶装置である。
[0051] 切替スィッチ 60は、タイムフレームごとに、次の（al)、 (a2)の切替え操作を反復し 、補助データ収集ユニット 2に接続されるノ ッファを切替える。
(al)切替スィッチ 60は、あるタイムフレームでは、補助データ収集ユニット 2と第 1バ ッファ 65aを接続する。このとき、その補助データ収集ユニット 2は第 2バッファ 65bに 接続されていない。
(a2)切替スィッチ 60は、次のタイムフレームでは、補助データ収集ユニット 2と第 2バ ッファ 65bを接続する。このとき、その補助データ収集ユニット 2は第 1バッファ 65aに 接続されていない。
[0052] 切替スィッチ 61は、タイムフレームごとに、次の（bl)、 （b2)の動作を反復し、ュ-ッ トソート回路 66に接続されるバッファを切替える。
(bl)あるタイムフレームにおいて、切替スィッチ 60が補助データ収集ユニット 2と第 1 バッファ 65aを接続している間、切替スィッチ 61は、第 2バッファ 65bとユニットソート 回路 66を接続する。このとき、第 1バッファ 65aとユニットソート回路 66は接続されな い。
(b2)次のタイムフレームにおいて、切替スィッチ 60が補助データ収集ユニット 2と第 2バッファ 65bを接続している間、切替スィッチ 61は、第 1バッファ 65aとユニットソート 回路 66を接続する。このとき、第 2バッファ 65bとユニットソート回路 66は接続されな い。
[0053] したがって、第 1バッファ 65aが、補助データ収集ユニット 2からのデータパケットを 格納している間、第 2バッファ 65bは、格納したデータパケットをユニットソート回路 66 へ出力する。反対に、第 2バッファ 65bが、補助データ収集ユニット 2からのデータパ ケットを格納している期間では、第 1バッファ 65aは、格納したデータパケットをュ-ッ トソート回路 66へ出力する。このように切り替えが行われるため、タイムフレームごとに データ処理を行っても、複数のデータパケットは連続して処理される。
[0054] なお、格納したデータパケットを出力していた第 1バッファ 65a (または第 2バッファ 6 5b)は、次のタイムフレームに変わった時点で、新たなデータパケットを格納するため 、既に格納していたデータパケットを一括して消去する。第 1バッファ 65a及び第 2バ ッファ 65bは、補助データ収集ユニット 2から 1タイムフレームの間に出力が見込まれ るデータパケットを格納するのに充分な容量を有することが好ましい。しかしながら、 第 1バッファ 65a (または第 2バッファ 65b)に、容量を超えるデータパケットが 1タイム フレームの期間に入力された場合には、容量を超過した分のデータパケットが廃棄さ れる。このように、第 1バッファ 65a及び第 2バッファ 65bが、実用上十分な容量を有 すればよいことにより、回路規模の縮小を図ることができる。
[0055] ユニットソート回路 66は、第 1バッファ 65a (または第 2バッファ 65b)から、格納され ているデータパケットを読み出す場合には、複数の第 1バッファ 65a (または複数の第 2バッファ 65b)からデータパケットを検出時刻データ順に順次出力させる機能を有す る。具体的には、ユニットソート回路 66は、 4つの第 1バッファ 65a (または 4つの第 2 ノ ッファ 65b)のそれぞれの、まだ読み出されていなくて最も出力端側に位置する各 データパケットのうち、最も早い検出時刻データを含むデータパケットを検索して読み 出す。ユニットソート回路 66は、読み出したデータパケットを出力予定のデータバケツ ト列の最後尾に付加する。このデータパケット列は、検出時刻データ順に並べられた 複数のデータパケットを含んでいる。ユニットソート回路 66は、上記したように、最も早 い検出時刻データを含むデータパケットの取り出し、及びデータパケット列の最後尾 への付加を反復する。なお、第 1バッファ 65a (または第 2バッファ 65b)において、取 り出されたデータパケットには、取り出されたことを示すフラグが立てられる。
[0056] 第 1バッファ 65a及び第 2バッファ 65bは、最も出力端側に位置するデータパケット が読み出されると、このデータパケットを消去し、格納されている残りのデータパケット を、 1つずつ出力端側へシフトさせるように、構成してもよい。あるいは、既読または未 読のデータアドレスを保持しておき、読み出されて ヽな 、先頭のデータパケットが判 別できるようにしてぉ 、てもよ 、。
[0057] ユニットソート回路 66は、上記のように検出時刻データ順 (検出時間順）に読み出さ れたデータパケットを、この順序で所定個数まとめて、切替スィッチ 62へ出力する。 ユニットソート回路 66は、このように、あら力じめ検出時刻順に並べられた複数のデ ータパケットをまとめて出力するため、多数のデータパケットをまとめてソートする場合 と比較すると、処理負荷力 、さくて済み、回路規模の小規模ィ匕または処理速度の高 速ィ匕を図ることができる。
[0058] ディレイドデータバッファ 67は、データパケットを入力順に格納する機能と、格納し たデータパケットを入力順に出力する機能と、格納したデータパケットを一括して消 去する機能とを有する緩衝記憶装置である。なお、ディレイドデータバッファ 67の各 ノ ッファ（67a〜67c)は、後記する一括消去動作を行うまでは、データパケットの出 力を行っても、その記憶内容を保持する。したがって、各バッファ（67a〜67c)は、同 一の記憶内容を、 2回ずつ読み出されることとなる。
[0059] 切替スィッチ 62は、タイムフレームごとに、次の（cl)〜（c3)の動作を反復し、ュニ ットソート回路 66に接続されるバッファを切替える。
(cl)切替スィッチ 62は、あるタイムフレームでは、ユニットソート回路 66と第 1バッファ 67aを接続する。このとき、ユニットソート回路 66は第 2バッファ 67b及び第 3バッファ 6 7cに接続されていない。
(c2)切替スィッチ 62は、次のタイムフレームでは、ユニットソート回路 66と第 2バッフ ァ 67bを接続する。このとき、ユニットソート回路 66は第 1バッファ 67a及び第 3バッフ ァ 67cに接続されていない。
(c3)切替スィッチ 62は、さらに次のタイムフレームでは、ユニットソート回路 66と第 3 ノ ッファ 67cを接続する。このとき、ユニットソート回路 66は第 1バッファ 67a及び第 2 バッファ 67bに接続されて!、な!/、。
[0060] 切替スィッチ 63は、タイムフレームごとに、次の（dl)〜（d3)の動作を反復し、ディ レイドデータソート回路 68に接続されるバッファを切替える。
(dl)あるタイムフレームにおいて、切替スィッチ 62がユニットソート回路 66と第 1バッ ファ 67aを接続している間、切替スィッチ 63は、第 2バッファ 67b及び第 3バッファ 67c とディレイドデータソート回路 68とを接続する。このとき、ディレイドデータソート回路 6 8は第 1バッファ 67aに接続されて 、な 、。
(d2)次のタイムフレームにお 、て、切替スィッチ 62がユニットソート回路 66と第 2バッ ファ 67bを接続している間、切替スィッチ 63は、第 1バッファ 67a及び第 3バッファ 67c とディレイドデータソート回路 68とを接続する。このとき、ディレイドデータソート回路 6 8は第 2バッファ 67bに接続されて!、な!/、。
(d3)さらに次のタイムフレームにお 、て、切替スィッチ 62がユニットソート回路 66と 第 3バッファ 67cを接続している間、切替スィッチ 63は、第 1バッファ 67a及び第 2バッ ファ 67bとディレイドデータソート回路 68とを接続する。このとき、ディレイドデータソー ト回路 68は第 3バッファ 67cに接続されて 、な 、。
[0061] したがって、第 1バッファ 67aが、補助データ収集ユニット 2からのデータパケットを 格納している間、第 2バッファ 67b及び第 3バッファ 67cは、格納されているデータパ ケットをユニットソート回路 66へ出力する。同様に、別のタイムフレームでは、それぞ れのバッファ（67a〜67c)の入力端及び出力端の接続先が切替えられて、同様な動 作が行われる。
[0062] なお、格納されているデータパケットを出力していたバッファ（67a〜67cのいずれ 力 は、 2回のデータパケットの出力に係るタイムフレームが終了した時点で、新たな データパケットを格納するため、格納されているデータパケットを一括して消去する。 すべてのバッファ（67a〜67c)は、すべての補助データ収集ユニット 2から 1タイムフ レームの間に出力されるデータパケットを格納するのに充分な容量を有することが好 ましいが、格納しきれないデータパケットが入力された場合は、バッファ 65a、 65bと 同様に、これを廃棄する。
[0063] ディレイドデータソート回路 68は、ディレイドデータバッファ 67に格納されている各 データパケットを検出時刻データ順に所定個数をまとめて出力する機能を有する。こ の場合の検出時刻データ順とは、タイムフレームの開始時を最小値とし、このタイムフ レームの終了時を最大値として巡回する値をとる相対時刻の順であることを意味する 。つまり、新たなタイムフレームの開始ごとに、この相対時刻の基準時刻は初期化さ れるので、複数のタイムフレームに係るデータパケットをこの相対時刻順に並べると、 異なるタイムフレームに係るデータパケットが混在し、相前後して並ぶことになる。
[0064] ディレイドデータソート回路 68は、バッファ 67a, 67b, 67cのうち、切替スィッチ 63 によって接続された 2つのバッファのそれぞれの、まだ読み出されていなく最も出力 端側に位置する各データパケットのうち、最も早い検出時刻データを含むデータパケ ットを検索して読み出す。ディレイドデータソート回路 68は、読み出したデータバケツ トを出力予定のデータパケット列の最後尾に付加する。ディレイドデータソート回路 6 8は、上記したように、最も早い検出時刻データを含むデータパケットの読み出し、及 びデータパケット列の最後尾への付加を反復する。なお、バッファ 67a, 67b, 67cに おいて、読み出されたデータパケットには、読み出されたことを示すフラグが立てられ る。
[0065] 上記した 2つのバッファ力 各データパケットを読み出す際に、ディレイドデータソー ト回路 68は、 2つのバッファ（67a〜67cのいずれ力 2つ）のうちで、後にデータバケツ トを格納したバッファ力も読み出した各データパケット (新しいデータパケット）に、 V (prompt)フラグを立てる。また、ディレイドデータソート回路 68は、それらの 2つのバ ッファのうちで、先にデータパケットを格納したバッファ力も読み出した各データバケツ ト（古いデータパケット）に、 'd' (delayed)フラグを立てる。絶対時間を基準とした場 合、 'd'フラグを立てる古いデータパケットは、 'p 'フラグを立てる新しいデータバケツ トよりも 1つ前のタイムフレームにおけるデータパケットである。
[0066] つまり、ディレイドデータバッファ 67の各バッファは、タイムフレームごとに、切替スィ ツチ 62, 63の切替えによって次の（el)〜（e3)の手順を反復する。
(el)第 1バッファ 67a：ユニットソート回路 66からのデータパケットを格納する。
第 2バッファ 67b :ディレイドデータソート回路 68へデータパケットを出力する。こ のデータパケットには、ディレイドデータソート回路 68によって、 'd'フラグが立てられ る。
第 3バッファ 67c :ディレイドデータソート回路 68へデータパケットを出力する。こ のデータパケットには、ディレイドデータソート回路 68によって、 'p，フラグが立てられ る。
(e2)第 1バッファ 67a :ディレイドデータソート回路 68へデータパケットを出力する。こ のデータパケットには、ディレイドデータソート回路 68によって、 'p，フラグが立てられ る。
第 2バッファ 67b：ユニットソート回路 66からのデータパケットを格納する。 第 3バッファ 67c：ディレイドデータソート回路 68へデータパケットを出力する。このデー タパケットには、ディレイドデータソート回路 68によって、 'd'フラグが立てられる。 (e3)第 1バッファ 67a :ディレイドデータソート回路 68へデータパケットを出力する。こ のデータパケットには、ディレイドデータソート回路 68によって、 ' d'フラグが立てられ る。
第 2バッファ 67b :ディレイドデータソート回路 68へデータパケットを出力する。こ のデータパケットには、ディレイドデータソート回路 68によって、 'p，フラグが立てられ る。
第 3バッファ 67c：ユニットソート回路 66からのデータパケットを格納する。
[0067] ノッファ（67a〜67c)は、未読の先頭のデータアドレスのポインタを保持して 、て、 先頭のデータパケットが 1つ読み出されると、このポインタを次のデータパケットのアド レスへシフトする。したがって、このポインタを参照して、未読の先頭のデータパケット を読み出せる。ノ ッファ（67a〜67c)は、同一内容の格納データが 2回読み出される ため、タイムフレームの開始時に先頭のデータアドレスを示すポインタの位置を復元 するが、その間、格納しているデータパケットは消去しない。そして、新たなデータパ ケットを格納するタイムフレームの開始時になつてから、格納してあるデータパケットを 全消去する。
[0068] ディレイドデータソート回路 68は、このように処理された、検出時刻データ順に所定 個数をまとめられた複数のデータパケットを、同時判定部 51へ出力する。ディレイド データソート回路 68は、このように、あら力じめ検出時刻順に並べられた所定個数の データパケットをまとめて出力するため、処理負荷力 S小さくて済み、回路規模を小さく したり、処理速度を高速ィ匕したりできる。
[0069] 図 5に示すように、ペア確認部 52は、データソート部 50から送られてきたデータパ ケットを順次比較し、データに同時計数のペアが存在するかを調べ、同時計数のぺ ァに同時計数フラグを立て、遅延同時計数のペアに遅延同時係数フラグを立てる機 能を有する。
[0070] 同時判定部 51のペア確認部 52に入力される各データパケットは、検出器 24の識 別子、検出時刻データ及び波高値データ以外に、前述した 'P 'または' d'の値をとる ディレイフラグを含んでいる。ペア確認部 52は、データパケットを入力すると、後記す る各フラグを書き込むためのフラグ領域をさらに付加したデータパケットを、ペア生成 部 53へ出力する。
[0071] ペア確認部 52において上記フラグ領域に設定されるフラグは、同時計数フラグ、同 時計数位置フラグ、遅延同時計数フラグ、及び遅延同時計数位置フラグである。同 時計数フラグ及び遅延同時計数フラグは、 'なし'、 'あり'（有効)及び'データ無効' の 3値をとる。同時計数位置フラグ及び遅延同時計数位置フラグは、自身のデータパ ケットに後続するデータパケットにペアが存在する場合は、ペアとなるデータパケット までの距離 (例えば、レジスタの段数)を値としてとり、それ以外の場合は、値' 0 'をと る。これらのフラグの初期値は' 0，である。
[0072] ペア確認部 52の比較データレジスタ 70は、入力端に位置するレジスタ 70aに、ディ レイドデータソート回路 68から出力されたデータパケットを検出時刻データ順に順次 入力し、各データパケットを 1クロックごとに出力端に位置するレジスタ 70eに向力つて 途中のレジスタを 1段ずつシフトさせる。比較データレジスタ 70は、レジスタ 70a〜70 eに 1つずつ、合計 5つのデータパケットを記憶する。
[0073] 比較器 75a〜75dそれぞれは、レジスタ 70eに記憶されているデータパケットと、レ ジスタ 70a〜70dのうち該当する 1つのレジスタに記憶されているデータパケットとの 比較を行う。比較器 75a〜75dは、比較対象となる 2つのデータパケットの検出時刻 データの差 (検出時間差という）が、所定の同時判定許容時間（時間窓）内に入るか 否かを判定する（検出時間差の判定）とともに、これらの 2つのデータパケットの検出 器 24の識別子を基に、これらの検出器 24の位置が、同時事象としてあり得る範囲内 であるか否かを判定する (検出位置の判定)。
[0074] 同時計数判定回路 76は、比較器 75a〜75dの各出力に基づいて、同時計数また は遅延同時計数となり得るデータパケットのペアを見出す機能を有する。第 1判定部 74aは、比較器 75aから 2つの判定情報（時間窓に対する判定情報及び検出器位置 に対する判定情報)を入力し、検出時間差が時間窓内に入り 2つの検出器位置が同 時事象としてあり得る範囲内であり、比較器 75aに入力された 2つのデータパケットの ディレイフラグが共に Vである場合、同時計数を判定する。また、第 1判定部 74aは 、 2つの判定情報が上記のように満たされ、それらデータパケットのディレイフラグ力 'P 'と' d'、あるいは、 'd'と Vの組み合わせである場合、遅延同時計数を判定する 。なお、 2つのデータパケットのディレイフラグが共に' d'である場合は、同時計数及 び遅延同時計数の判定を行わない。他の第 1判定部 74b〜74dも、該当する比較器 75b〜75dから入力した 2つの判定情報を基に第 1判定部 74aと同様な判定処理を 行う。
[0075] 同時計数判定回路 76の第 2判定部 73は、第 1判定部 74a〜74dが、 1つの同時計 数を判定した場合、有効なデータパケットのペアであると判定し、このデータパケット のペアの同時計数フラグを'あり'（有効）にし、基準となるレジスタ 70e内のデータパ ケットの同時計数位置フラグに、ペアとなるデータパケットが位置するレジスタ（70a〜 70dの 、ずれか)までの距離 (段数)を書き込む。
[0076] 同時計数判定されたデータパケットのペア力 2組以上存在する場合は、どのデー タパケットのペアが正しいものか判断できない。このため、第 2判定部 73は、レジスタ 70e内のそれらのデータパケットの同時計数フラグの 'あり'（有効）を全て 'データ無 効'に変更する。比較データレジスタ 70内に格納された 5つのデータパケットのうちで 同時係数のペアが存在する場合、そのペアは必ず 1組となるべきである。
[0077] 本実施形態では、 1タイムフレーム分ずれた 2組のデータパケットを混ぜて処理を行 つている。
遅延同時計数判定されたデータパケットのペア力 2組以上存在する場合は、どの データパケットのペアが正しいものか判断できない。このため、第 2判定部 73は、レジ スタ 70e内のそれらのデータパケットの遅延同時計数フラグの'あり，（有効）を全て ' データ無効'に変更する。同時計数と同様に、比較データレジスタ 70内に格納され た 5つのデータパケットのうちで遅延同時係数のペア存在する場合、そのペアは必ず 1組となるべきである。
[0078] また、データパケットの比較、同時計数または遅延同時計数の集計、各レジスタに 格納されているデータパケットのフラグ立てなどを、パイプライン処理により行うように 構成してもよい。これらの処理を、同一のクロックを基準に行うことにより、回路を簡素 化できるとともに、スループットを向上させることができる。この場合、ペア確認部 52と ペア生成部 53と間に、パイプライン処理によるディレイ分のデータレジスタ（図示せず )を挿入する。 [0079] ペア生成部 53は、同時計数フラグ及び遅延同時計数を参照して、同時計数または 遅延同時計数に係るデータパケットのペアを選び出し、これらの 2個のデータパケット を統合し、 1個の同時計数または遅延同時計数に係るデータパケットを生成して、収 集コンソール 4の収集ワークステーション 5へ出力する機能を有する。ペアデータレジ スタ 72は、上記した順方向に、レジスタ 72a〜72eを直列接続したシフトレジスタであ り、 1タイムフレームごとに格納したデータパケットを 1段ずつシフトするとともに、入力 端及び出力端で、データパケットを入出力する。
[0080] ペアデータ生成回路 78は、レジスタ 72eのデータパケットを確認し、このデータパケ ットの同時計数フラグまたは遅延同時計数フラグが'あり'（有効)であるとき、データセ レクタ 77のセレクタ 77a〜77dを制御し、ペアとなるデータパケットを取り出す。両方 のデータが有効であれば 2つのデータパケットをまとめ、 1つのパケットデータとして出 力する。なお、データパケットには通常の同時計数に係るものと遅延同時計数に係る ものが存在するため、それぞれ別個にペアとなるデータを取り出す。
[0081] 図 7及び図 8を参照し、同時計数判定回路 76、具体的には第 2判定部 73で行われ る同時計数判定処理について説明する。
まず、第 2判定部 73は、比較データレジスタ 70においてレジスタ 70eに新たなデー タパケットがシフトされるまで待つ（ステップ 101)。
第 2判定部 73は、レジスタ 70eに新たなデータパケットが格納された後に、第 7図に 示すステップ 103〜： L 11 (同時計数に係る処理)及び第 8図に示すステップ 121〜 12 9 (遅延同時計数に係る処理)の処理を実行する。レジスタ 70eに新たなデータバケツ トが格納されたとき、第 2判定部 73は、まず、比較器 75a〜75dからの出力情報に基 づいて以下の同時計数に係る処理を実行する。すなわち、ディレイフラグが 'p 'と 'ρ ' との組み合わせで、一致と判断されたデータパケットが 0個であるかを判定する (ステ ップ 103)。「Yes」の場合には後述のステップ 121の処理を実行する。その判定が「 No」の場合には、第 2判定部 73は、それらの出力情報を用いて、ディレイフラグが 'p 'と 'p'との組み合わせで、一致と判断されたデータパケットが 1個であるかを判定す る（ステップ 104)。この判定が「No」の場合には、一致と判断されたすベてのデータ パケットの同時計数フラグを'データ無効'とし (ステップ 105)、ステップ 121の処理へ 進む。また、ステップ 104の判定が「Yes」の場合には、レジスタ 70eに格納された基 準となるデータパケットに同時計数フラグがすでに立っているかを判定する (ステップ 106)。ステップ 106の判定が「Yes」のとき、この基準となるデータパケットの同時計 数フラグを'データ無効，に変更し (ステップ 107)、ステップ 109の処理へと移る。ステ ップ 106の判定が「No」のとき、基準となるデータパケットに、同時計数フラグを立て ると共に、ペアとなるデータパケットとの相対位置を書き込む (ステップ 108)。次に、 ペアの相手側のデータパケットに同時計数フラグがすでに立っているかを判定する（ ステップ 109)。この判定が「Yes」の場合には、ペアの相手側のデータパケットの同 時計数フラグを'データ無効'に変更 (ステップ 110)し、ステップ 121の処理に移る。 ステップ 109の判定が「No」の場合には、ペアの相手側のデータパケットに、同時計 数フラグを立ると共に、ペアとなるデータパケットとの相対位置 (逆側なので' 0 ' )を書 き込む (ステップ 111)。
以上に述べた同時計数に係る処理が終了した後、第 2判定部 73は、比較器 75a〜 75dからの出力情報に基づいて、図 8に示す、遅延同時計数に係る処理を実行する 。すなわち、ディレイフラグが 'p'と' d'、あるいは、 'd'と 'p 'との組み合わせで、かつ 、一致と判断されたデータパケットが 0個であるかを判定する (ステップ 121)。この判 定が「Yes」の場合には、同時計数判定処理は終了であり、ステップ 101に戻って次 の基準となるデータパケット（レジスタ 70dに格納されたデータパケット）力 レジスタ 7 Oeにシフトされるのを待つ。その新たな、基準となるデータパケットがレジスタ 70eに シフトされた後、ステップ 103〜111及びステップ 121〜129の処理が繰り返される。 ステップ 121の判定が「Yes」の場合には、ディレイフラグが 'p，と' d，、あるいは、 'd ，と 'p'との組み合わせで、かつ、一致と判断されたデータパケットが 1個であるかを判 定する（ステップ 122)。この判定が「Yes」の場合には、一致と判断されたすベてのデ ータパケットの遅延同時計数フラグを'データ無効'とし (ステップ 123)、上記したよう にステップ 101に戻って所定の処理を繰り返す。ステップ 122の判定が「Yes」の場合 には、レジスタ 70eに格納された基準となるデータパケットに遅延同時計数フラグが すでに立っているかを判定する（ステップ 124)。ステップ 124の判定が「Yes」のとき 、この基準となるデータパケットの遅延同時計数フラグを'データ無効'に変更し (ステ ップ 125)、その後、ステップ 127の処理を実行する。ステップ 124の判定が「No」の 場合には、基準となるデータパケットに遅延同時計数フラグを立て、組み合わせのぺ ァとなるデータパケットとの相対位置を書き込む (ステップ 126)。次に、ペアの相手側 のデータパケットに遅延同時計数フラグがすでに立っているかを判定する (ステップ 1
27) oこの判定が「Yes」のとき、ペアの相手側のデータパケットの遅延同時計数フラ グを'データ無効'に変更し (ステップ 128)、上記したようにステップ 101に戻って所 定の処理を繰り返す。ステップ 127の判定が「No」の場合には、ペアの相手側のデ ータパケットに同時計数フラグを立て、ペアとなるデータパケットとの相対位置 (逆側 なので' 0' )を書き込む (ステップ 129)。その後、ステップ 101に戻って、所定の処理 を繰り返す。
[0083] 図 9を参照し、同時判定部 51内のペア生成部 53、具体的にはペアデータ生成回 路 78で実行されるペアデータ生成処理について説明する。
まず、ペアデータ生成回路 78は、ペアデータレジスタ 72においてレジスタ 72eに新 たなデータパケットがシフトされるまで待つ（ステップ 201)。
ペアデータ生成回路 78は、レジスタ 72eに新たなデータパケットが格納された後に 、第 9図に示すステップ 203〜205 (同時計数に係る処理)及びステップ 206〜208 ( 遅延同時計数に係る処理)の処理を実行する。レジスタ 70eに新たなデータパケット が格納されたとき、ペアデータ生成回路 78は、まず、セレクタ 77a〜77dからの出力 情報に基づいて以下の同時計数に係る処理を実行する。すなわち、基準となるデー タパケットの同時計数フラグ力 有効'であるかを判定する (ステップ 203)。この判定 力 S「No」のとき、ステップ 206の処理を実行する。その判定が「Yes」の場合には、ぺ ァの相手側のデータパケットの同時計数フラグが '前方一致'であるかを判定する (ス テツプ 204)。この判定が「No」の場合には、ステップ 206の処理を実行する。その判 定が「Yes」の場合には、基準になるデータパケットと、同時計数に係る相手側のデー タパケットをまとめて 1個のデータパケットとし、収集ワークステーション 5へ送信する（ ステップ 205)。
[0084] 次に、ペアデータ生成回路 78は、セレクタ 77a〜77dからの出力情報に基づいて、 遅延同時計数に係る処理を実行する。すなわち、基準となるデータパケットの遅延同 時計数フラグが '有効'であるかを判定する (ステップ 206)。ステップ 206の判定が「 No」の場合、上記したようにステップ 101に戻って所定の処理を繰り返す。その判定 が「Yes」のとき、ペアの相手側のデータパケットの遅延同時計数フラグが'前方一致 ，であるかを判定する（ステップ 207)。この判定が「No」のとき、ステップ 201に戻って 、所定の処理を繰り返す。その判定力 S「Yes」のとき、基準になるデータパケットと、遅 延同時計数に係る相手側のデータパケットをまとめて 1個のデータパケットとし、収集 ワークステーション 5へ送信する（ステップ 208)。そして、ステップ 201に戻って所定 の処理を繰り返す。
[0085] なお、同時計数判定処理（図 7及び図 8参照)及びペアデータ生成処理（図 9参照） は、複数のデータパケットについて、 1クロックの間に並行して実行される。
[0086] 図 10A及び図 10Bを参照し、データパケットを同時判定及び遅延同時判定する例 について説明する。図 10Aに示すデータパケット列は、図 10 (B)に示すように、同時 判定部 51へ順次入力されると、ペア確認部 52及びペア生成部 53において前述した 図 7〜図 9に示す処理手順等により処理され、同時判定部 51から収集ワークステー シヨン 5へ順次出力される。
[0087] まず、初期状態（図示せず）では、レジスタ 70a〜70e及び 72a〜72eの!ヽずれにも データパケットが格納されていない。各フェーズの時間間隔は 1クロックの時間幅と同 じである。したがって、 1クロック分の時間が経過するごとに、フェーズ番号がひとつ進 む。フェーズ番号がひとつ進むごとに、レジスタ 70a〜70e及び 72a〜72eに格納さ れて 、る各データパケットが、前述の順方向にぉ 、て隣のレジスタへとひとつずっシ フトされる。
[0088] フェーズ piでは、ペア確認部 52にデータパケット klが入力され、レジスタ 70aに格 納される。データパケットに含まれる各情報をデータパケット klを例にとって説明する 。それらの情報は、検出時間データ (tl)、検出器 24の識別子 (posl)、 1タイムフレ ーム遅れたデータであるか否かを示すディレイフラグ（ 'p 'または' d' )、及び同時計 数処理で得られるフラグ情報が入るフラグ領域を含んで 、る。フラグ領域の初期値は すべて' 0' (NULL)である。
[0089] フェーズ piでは、レジスタ 70eには、データパケットが格納されていない。このため、 フェーズ piでは、同時判定は行われない。フェーズ p2〜フェーズ p4では、新たなデ ータパケット k2〜k4が順次入力されるため、入力またはシフトにより、データパケット がレジスタ 70a〜70dに順次格納される。し力し、先頭のレジスタ 70eにデータバケツ トが格納されて ヽな 、ため、同時判定は行われな 、。
[0090] フェーズ p5では、データパケット klが最終段のレジスタ 70eに格納される。比較器 7 5a〜75dは、レジスタ 70eに格納されている基準となるデータパケット klと、レジスタ 7 0a〜70dに格納されて!、るデータパケット k2〜k5のそれぞれとを比較処理する。具 体的には、比較器 75a〜75dのそれぞれは、データパケット klとデータパケット k2〜 k5のうちで該当する 1つのパケットデータとを用いて、前述のように、検出時間差が時 間窓内に入る力否かと、 2つの検出位置が同時計数または遅延同時計数としてあり 得る位置力否かを判定する。同時計数判定回路 76は、比較器 75a〜75dのそれら の判定情報に基づいて、これらの 2つの要件を満たしたデータパケットのペアを、同 時計数または遅延同時計数と判定する（第 1判定部 74a〜74d)。この例では、デー タパケット klとデータパケット k2とが、同時計数たる要件を満たしている力 他の組み 合わせは、同時計数たる要件を満たしていないものとする。この場合、同時計数判定 回路 76は、そのようなデータパケット kl及び k2のディレイフラグが共に 'p，であるの で、同時計数のペアであると判定する。
[0091] 同時計数判定回路 76は、同時計数判定が行われると、基準となるデータパケットに は同時計数のペアが存在することを示す同時計数フラグを'あり'（具体的には' c ' (c ◦incidence) )にし、ペアとなるデータパケットが基準となるデータパケットからどれだ け遅れて ヽるかを示す値 (レジスタの段数)を同時計数位置フラグに書き込む (第 2判 定部 73)。この例では、 'c'及びデータパケット k2のデータパケット klに対する相対 位置 ' 1，を示す' cl '力 データパケット klのフラグ領域に同時計数フラグ及び同時 計数位置フラグ (以後、両フラグを意味する同時計数 (位置)フラグで表記)として立 てられる。そして、ペアとなるデータパケット k2のフラグ領域には、同時計数のペアが 存在することを示す' c'及びペアを作るデータパケットが自分より前に存在することを 示す位置情報' 0'を意味する 'cO 'が同時計数 (位置)フラグとして立てられる。前述 の検出時間差の判定及び検出位置の判定が共に「否」である場合、または同時判定 する 2つのデータパケットのディレイフラグが共に' d'である場合には、該当するデー タパケットのフラグ領域の値は、初期値のままである。
[0092] フェーズ p6では、データパケット klがレジスタ 72aに格納され、データパケット k2が レジスタ 70eに格納される。このため、データパケット k2を基準に同時判定が行われ る。データパケット k2と後続のデータパケット k3〜データパケット k6のそれぞれでは、 検出時間差及び検出位置の各判定が「否」となる。このため、同時計数判定回路 76 はフラグ領域の値を変更しない。また、フェーズ p6では、同時計数 (位置)フラグを立 てられたデータパケット klが、ペア生成部 53のレジスタ 72aに格納される。し力し、レ ジスタ 72eにデータパケットが格納されていないためペアデータ生成回路 78はペア データ生成処理を行わな 、。
[0093] フェーズ p7では、データパケット k3がレジスタ 70eに格納される。フェーズ p7では、 データパケット k3と、データパケット k4及び k5のそれぞれとが比較される。この結果、 データパケット k3、 k4は、いずれもディレイフラグが共に 'p，であるので、同時計数デ ータであると判定される。また、データパケット k3とデータパケット k5は、前者のディレ ィフラグが ' p '及び後者のディレイフラグが ' d 'であるため、遅延同時計数であると判 定される。このため、データパケット k3には同時計数であり一つ後ろのデータパケット k4とペアを取ることを示す値 'cl 'が同時計数 (位置)フラグとして立てられるとともに、 遅延同時計数であり 2つ後ろのデータパケット k5とペアとなることを示す値 ' d2 'が遅 延同時計数 (位置)フラグとして立てられる。データパケット k4には同時計数 (位置)フ ラグとして' cO 'が、データパケット k5には遅延同時計数 (位置）フラグとして' dO 'が立 てられる。
[0094] フェーズ p8及び p9では、同時計数または遅延同時計数に該当するペアが見出せ ないので、データパケット kl〜k8が順方向にシフトされる。フェーズ plOでは、データ パケット k6とデータパケット k7とが一致しているので、データパケット k6に同時計数（ 位置)フラグとして' cl 'が立てられ、データパケット k7に同時計数 (位置)フラグとして 'cO'が立てられる。
[0095] フェーズ pi 1では、データパケット k7とデータパケット k8とが一致していて、データ パケット k7及びデータパケット k8に同時計数 (位置）フラグが立てられる力 データパ ケット k7についてはすでに同時計数フラグが立てられている。フラグがすでに立って いるということは、 2組以上の一致に係るペアが存在することを示している。すでにフラ グが立っているデータパケット k7に、さらにフラグを立てるべきこととなったときは、同 時計数のペアが確定できない。このため、同時計数 (位置)フラグとして、 'データ無 効，であることを示す' c—，を立てる。これは、同時に 2以上の一致を比較器 75a〜75 dで判定した場合も同様である。
[0096] フェーズ plOでは、レジスタ 72eにデータパケット klが格納されたので、ペアデータ 生成回路 78は、ペアデータ生成処理を行う。ペアデータ生成回路 78は、レジスタ 72 eに格納されているデータパケット klの同時計数フラグ (または遅延同時計数フラグ） を参照し、ペアとなるデータパケットの有無を判定する。データパケット klの同時計数 (位置）フラグの値は、 'cl 'であるから、同時判定のペアとなるデータパケットが 1段、 後ろに存在していることが分かる。そこで、データパケット k2の同時計数 (位置)フラグ を参照してこのデータパケット k2が有効であることを確認し、データパケット klとデー タパケット k2とがとられて一個の同時計数のデータパケットとして、収集ワークステー シヨン 5へ送信される。仮に、データパケット k2が、後続するデータパケット k3〜k8の いずれかと、さらにペアとなりうる条件のとき、同時計数判定回路 76は、データバケツ ト k2の同時計数 (位置)フラグを'データ無効'にする。これにより、誤った同時判定を 防ぐことができる。
[0097] フェーズ pi 1では、データパケット k2に、同時計数を示す同時計数 (位置）フラグ' c ，が立っている力 ペアとなるデータパケットは前方に存在するためペアデータは生 成されない。
[0098] フェーズ pl2では、データパケット k3に対し、データパケット k4が同時計数と判定さ れ、データパケット k5が遅延同時計数と判定されているため、ペアデータ生成回路 7 8は、データパケット k3とデータパケット k4とをまとめて一個とした同時計数のデータ パケット、及びデータパケット k3とデータパケット k5とをまとめて一個とした遅延同時 計数のデータパケットのそれぞれを収集ワークステーション 5へ送信する。
[0099] このように、同時判定部 51では、同時計数判定及び遅延同時計数判定に係るフラ グ処理は、同種の回路で独立して行えるため、回路を簡素化できる。さらに、比較器 75a〜75eは、同時計数処理及び遅延同時計数処理で共用しているため、回路規 模を縮小できる。
[0100] また、データパケットにフラグを付してこれを参照し、データパケット同士の比較を、 基準となるデータパケットと、このデータパケットに後続するデータパケットとに限って 行っているため、処理負荷が少なくて済み、回路規模が縮小される。比較処理は、デ ータパケットにフラグが立っている力否かに関係なく行えるため、比較器 75a〜75dを 連携して動作させ、データパケットをパイプライン処理することが可能である。これに より、ペア確認部 52のスループットを増大させ、同時判定部 51の処理能力を高めら れる。 収集ワークステーション 5は、データ収集ユニット 3から入力した、同時計数の データパケットに基づ 、てデータ処理を行 、、 PETデータ（断層像情報）を生成する 。データストレージ (記憶装置） 7は生成された断層像情報を記憶する。表示装置 6は 、データストレージ力 読み出した断層像情報を表示する。核医学診断装置 100が、 収集ワークステーション 5を 1台具備する構成について図示した力 処理の内容ゃ処 理負荷などにより、さらなる収集ワークステーション 5 (図示せず)を備えてもよい。 第 1バッファ 65a及び第 2バッファ 65bに格納されているデータパケットの消去は、 以下のようにしてもよい。すなわち、第 1バッファ 65a及び第 2バッファ 65bは、最も出 力端側に位置する先頭のデータパケットが読み出されると、このデータパケットを消 去し、格納されている残りのデータパケットを、 1つずつ出力端側へシフトさせる。ある いは、既読または未読のデータアドレスを保持しておき、読み出されていない先頭の データパケットが判別できるようにしてもよ 、。
本実施形態の核医学診断装置 100によれば、次の効果が得られる。
1個の検出器ユニットから出てくるデータをタイムフレーム内に 1イベント分のみとし、 各検出器ユニット間で同時判定する同時計数回路では、ユニット数が増大するとュ- ット数の自乗に比例して同時判定回路の数も増大するが、本実施形態の核医学診断 装置 100, 100Bでは、タイムフレーム内の複数のイベントを、タイムフレームごとに処 理しているので、同時判定回路の数が少なくて済み、回路規模を縮小化できる。
[0101] 検出器ユニットからのデータを直接、同時計数回路に入力する構成と異なり、本実 施形態では、検出器ユニット 1, 1Bから 1タイムフレーム間に出力されるデータバケツ トを、一方のバッファ（例えば、第 1バッファ 65a)に格納している間、他方のバッファ（ 例えば、第 2バッファ 65b)に格納されたデータを利用して、後段の処理を行っている 。このため、
(a)データパケットの格納及び出力を、 2つのバッファ（65a, 65b)で交互に分担して いるので、タイムフレーム内に多数のイベントが発生しても処理可能になる。このため 、タイムフレームを長く設定でき、タイムフレームを跨ぐ検出データの数え落しを減少 できる。
(b)また、あら力じめデータパケットを、検出時刻を基準に並べているので、同時計数 判定の対象となるデータパケットの数が制限され、処理負荷が小さくなり、動作の高 速化や、回路規模の小規模ィ匕を図ることができる。
(c)本実施形態は、遅延同時計数の判定回路を同時計数の判定回路と共用してい るため、 PET装置における構成、特に、回路構成を単純ィ匕することができる。遅延同 時計数における遅延時間がタイムフレームの時間と同じであり、大きな時間遅れを発 生させることが可能であり、遅延同時計数における正常なデータ力 の混入を防ぐこ とができる。必要に応じ、遅延量を増加させたデータを更に使用することで、遅延同 時計数のカウント数を増加させることができる。
(d)遅延同時計数を行なって ヽるため、断層像作成装置である収集ワークステーショ ン 5に入力される同時計数されたパケットデータ（同時計数フラグを有する）のうち間 違っているパケットデータの推定を容易に行うことができる具体的には、遅延同時計 数されたパケットデータ (遅延同時計数フラグを有する）の、同時計数されたパケット データに対する割合で、同時計数されたパケットデータに間違ったパケットデータが 混じって 、ると推定する。その割合のパケットデータを同時計数されたパケットデータ 力も差し引き、残りのパケットデータを用いて断層像を作成することによって、得られ る断層像を鮮明なものにすることができる。これによつて、小さいがんに対する診断精 度が向上する。
(第 2実施形態）
図 11に示すように、本発明の第 2実施形態である核医学診断装置 100Bは、 PET 装置であって、第 1実施形態の核医学診断装置 100において検出器ユニット 1を検 出器ユニット IBに替えた構成を有する。核医学診断装置 100Bは、散乱線処理のた め、隣接する検出器ユニット 1B同士をデータ伝送可能に接続した構成を有する。し たがって核医学診断装置 100Bの上記以外の構成は、前記した核医学診断装置 10 0と同様である。本実施形態における散乱線処理に係る技術は、 PET装置のほか、 S PECT(¾mgle Photon Emission Computed Tomography： 単一光ナ放射 型コンピュータ断層撮影)装置にも、同様に適用可能である。
[0103] 図 11及び図 2を参照し、散乱線処理の概要について説明すると、被検体 P内から 放射された γ線などの放射線は、その一部が、被検体 Ρの周囲に配置された検出器 ユニット 1B内の検出器 24で捕捉され、検出される。 1個の γ線は、最初に入射した 1 個の検出器 24において、その全エネルギーを電気エネルギーとして開放することが 、検出を行う上で好都合である。
[0104] しかし、現実には、 1個の γ線のエネルギーの一部がある検出器 24で解放され、残 りのエネルギーが他の検出器 24で解放されることにより、同一の γ線が 2つもしくは 3 つ以上の検出器 24で検出されることがある。従来は、このような散乱線の検出結果は 、単に捨てられていた。そこで、本実施形態では、散乱線処理を行い、 1個の γ線に 起因する複数の検出データを統合してこの γ線のデータを再現し、後段の処理で利 用できるようにした。これにより、核医学診断装置 100Bの γ線の検出感度を向上さ せ、撮像時間、すなわち検査時間を短縮できる。また、検出器 24の配置を細密化で きるので、解像度の向上を図ることができる。
[0105] 図 12に示すように、検出器ユニット 1Bは、検出器ユニット 1においてデータ統合 IC 20の代わりにデータ統合 IC20Bを具備して 、る。
データ統合 IC20Bは、散乱線処理を行う機能を有し、第 1データソート部 80、第 1 散乱線処理部 81、第 2データソート部 82、第 2散乱線処理部 83及び散乱線データ 処理部 84を備えている。第 1データソート部 80、第 1散乱線処理部 81、第 2データソ ート部 82、第 2散乱線処理部 83及び散乱線データ処理部 84は、この順序に接続さ れている。複数のデータ取得 IC21が第 1データソート部 80に接続されている。また、 検出器ユニット 1Bを有する撮像装置の周方向（貫通孔部 Βの周方向）において隣り 合う第 1、第 2の検出器ユニット 1Bにおいて、第 1の検出器ユニット 1Bの第 1散乱線 処理部 81が第 2の検出器ユニット IBの第 2データソート部 82に接続されている。第 2 の検出器ユニット 1Bの第 2散乱線処理部 83が第 1の検出器ユニット 1Bの散乱線デ ータ処理部 84に接続されている。換言すれば、第 1の検出器ユニット 1Bの第 1散乱 線処理部 81の出力を入力する第 2の検出器ユニット 1B、及び第 1の検出器ユニット 1 Bの第 2散乱線処理部 83を入力する第 3の検出器ユニット 1Bは、上記周方向におい て、第 1の検出器ユニット 1Bを間に挟むように配置される。
[0106] 第 1データソート部 80は、複数のデータ取得 IC21の出力を入力とするほかは、デ ータ収集ユニット 3内のデータソート部 50と同様の構成を有し、同様の原理で動作す る。第 1データソート部 80は、複数のデータ取得 IC21から入力した複数のデータパ ケットを、検出時刻データ順に並べて併合して第 1散乱線処理部 81に出力する。
[0107] 第 1散乱線処理部 81は、後記するように、入力されたデータパケットについて散乱 線処理を行い、一個の γ線に起因する複数のデータパケットをまとめる機能を有する 。散乱線処理の一例は、特開 2003— 255048号公報に記載されている。第 1散乱 線処理部 81の出力は、この検出器ユニット 1B内の第 2データソート部 82と、隣接す る検出器ユニット 1B内の第 2データソート部 82とに入力される。一個の γ線に起因 する複数の散乱 γ線は、同一の検出器ユニット 1内の検出器 24で検出されるとは限 られず、隣接する検出器ユニット 1B内の検出器 24でも検出される場合がある。この ため、第 1散乱線処理部 81で散乱線処理を行った後、データパケットを隣接する検 出器ユニット 1B内の第 2データソート部 82へも転送するのである。
[0108] 第 1の検出器ユニット 1Bの第 1散乱線処理部 81は、第 1の検出器ユニット 1B内で 第 2の検出器ユニット 1Bに近い領域に位置する一部の検出器 (好ましくは、第 1の検 出器ユニット 1B内の領域を周方向において二等分した一方の領域で、第 2の検出器 ユニット 1Bに近い領域内に位置する全検出器 (第 1の検出器ユニット 1B内の 1Z2の 検出器)） 24の γ線検出信号に起因した各データパケットを、第 2の検出器ユニット 1 Βの第 2データソート部 82に出力する。
[0109] 第 2データソート部 82は、データパケットの入力元が異なるほかは、第 1データソー ト部 80と同様の構成を有し、同様の原理で動作する。第 2の検出器ユニット 1Bの第 2 データソート部 82は、第 2の検出器ユニット 1Bの第 1散乱線処理部 81、及び周方向 においてその検出器ユニット IBと隣り合う第 2の検出器ユニット IBの第 1散乱線処理 部 81からそれぞれ入力した各データパケットを合わせた状態でそれらのデータパケ ットを検出時刻データ順に並べて第 2散乱線処理部 83に出力する。
[0110] 上記したように、各第 2データソート部 82は、自身が属する検出器ユニット 1Bと、こ れに隣接する検出器ユニット 1Bから集められたデータパケットを、検出時刻データ（ 検出時間）順に出力する。ここで、第 2データソート部 82へ入力される 2本のデータパ ケット列は、すでに検出時間順に並んでいる。このため、データパケット列の先頭から 検出時刻データの早いものを選び、 1列に併合するだけで、それらのデータパケット を検出時間順に並べることができる。このため、回路規模を縮小し、かつ高速で処理 することができる。
[0111] 第 2散乱線処理部 83は、第 1散乱線処理部 81と同様の構成を有し、同様の原理で 動作する。第 2散乱線処理部 83は、入力されたデータパケットを用いて散乱線処理 を行い、一個の γ線に起因する複数のデータパケットのうち最初に γ線が入射され た検出器 24の γ線検出信号に基づいたデータパケットを把握する機能を有する。第 2散乱線処理部 83の出力は、この検出器ユニット 1B内の散乱線データ処理部 84と 、隣接する検出器ユニット 1B内の散乱線データ処理部 84とに入力される。すなわち 、第 2散乱線処理部 83は、散乱線処理後のデータパケットが自身の属する検出器ュ ニット (例えば、第 2の検出器ユニット） 1Bのものであればそのデータパケットを自身 の属する検出器ユニット (例えば、第 2の検出器ユニット） 1B内の散乱線データ処理 部 84に、それが隣接する検出器ユニット (例えば、第 1の検出器ユニット） 1Bのデー タパケットであればそのデータパケットを隣接する検出器ユニット（例えば、第 1の検 出器ユニット） 1B内の散乱線データ処理部 84にそれぞれ出力する。
[0112] 散乱線データ処理部 84は、第 1データソート部 80と同様の構成及び機能を有する 。散乱線データ処理部 84は、自身が属する検出器ユニット（例えば、第 1の検出器ュ ニット） 1B内の第 2散乱線処理部 83からの各データパケットと、隣接する検出器ュ- ット（例えば、第 2の検出器ユニット） 1B力もの各データパケットと入力された各データ パケットの、それぞれの第 2散乱線処理部 83での処理結果に基づいて、散乱線処理 を行い、一個の γ線に起因する複数のデータパケットのうち最初に γ線が入射され た検出器 24の γ線検出信号に基づいたデータパケットを、補助データ収集ユニット 2へ出力する。散乱線データ処理部 84は、補助データ収集ユニット 2に出力する各 データパケットを検出時刻データ順に並べる。
[0113] 図 13に示すように、第 1散乱線処理部 81は、ペア確認部 85及びペア生成部 86を 具備している。第 1散乱線処理部 81の構成及び動作は、第 1実施形態で説明した同 時判定部 51に準じるものであり、ペア確認部 85は、ペア確認部 52に相当し、ペア生 成部 86は、ペア生成部 53に相当する。ペア確認部 85は、レジスタ 90a〜90eを含む 比較データレジスタ 90、比較器 95a〜95dを含む比較器 95、及び散乱線判定回路 96を具備している。ペア生成部 86は、レジスタ 92a〜92eを含むペアデータレジスタ 92、セレクタ 97a〜97dを含むデータセレクタ 97、及びペアデータ生成回路 98を具 備している。
[0114] 第 1データソート部 80からのデータパケットは、比較データレジスタ 90のレジスタ 90 aに入力される。比較データレジスタ 90は、レジスタ 90a〜90eを直列に接続したシフ トレジスタであり、クロックに同期して、 1タイムスロットごとに、データパケットを順方向 へ（レジスタ 90eに向かって）シフトさせる。
[0115] 比較器 95は、比較器 95a〜95dを含んでいる。比較器 95aは、レジスタ 90a, 90e に接続されている。同様に、比較器 95bはレジスタ 90b, 90eに接続され、比較器 95 ciまレジスタ 90c, 970e【こ接続され、 it較器 95diまレジスタ 90d, 90e【こ接続されて!ヽ る。散乱線判定回路 96は、入力端が比較器 95a〜95dに、出力端がレジスタ 90a〜 90eにそれぞれ接続されて 、る。
[0116] 比較器 95a〜95dのそれぞれは、レジスタ 90a〜90dのうち対応する 1つのレジスタ 、及びレジスタ 90eに格納されている各データパケットを入力し、これらのデータパケ ットが 1個の γ線に起因するものである力否かを判定する。具体的には、比較器 95a 〜95dのそれぞれは、上記の対応するレジスタ及びレジスタ 90e内のそれぞれのデ ータパケットから、各検出器 24の識別子 (放射線の検出位置を意味する)及び各検 出時刻データを読み取り、 2個のデータパケットが所定の時間窓内のものであり、散 乱 γ線としてあり得る検出位置関係にある力否かを判定する。さらに、比較器 95a〜 95dは、比較対象の 2個のデータパケットに含まれる 2つのエネルギーの和力 被検 体 Pから放出された y線のエネルギーと等 、か否かを判定する。その γ線のエネ ルギ一は、核医学診断装置 100Bが PET装置であるため、陽電子 電子対の対消 滅によって生じる消滅 γ線のエネルギーである 5 l ike Vである。核医学診断装置 10 0Bが SPECT装置である場合は、 SPECT用薬剤を標識して 、る放射性同位元素が 放出する γ線のエネルギー（例えば、 140keV)である。
[0117] 散乱線判定回路 96は、比較器 95a〜95dのそれぞれの判定結果を入力し、上記 の 3つの判定条件を満足したデータパケットのペアが 1組である力否かを判定する。 散乱線判定回路 96は、データパケットのペアが 1組である場合に、レジスタ 90a〜90 dのうちで該当する 1つのレジスタ、及びレジスタ 90eに格納されている各データパケ ットに散乱線フラグを立て (値を'有効'にし)、また、そのペアが複数組ある場合 (複 数イベントが検出された場合）は、散乱線フラグを'無効'にする（無効フラグを立てる )。これらの処理は第 1実施形態における同時計数と同様である。
[0118] また、散乱線判定回路 96は、検出時刻が所定窓内であり、検出位置関係が散乱線 である旨の条件を満たして 、るデータパケットにつ 、て、エネルギーの総和を求め、 511keVであれば、該当する複数のデータパケットを、 1個の γ線に起因する散乱線 のデータパケットであると判定する。なぜなら、前記したように、 1個の γ線が、 3っ以 上の検出器 24で検出されることがあり得るからである。このような判定がなされた場合 、該当するデータパケットの各々に散乱線フラグを立てる。
[0119] 散乱線処理を行う場合、複数の組み合わせにおいて、前記した散乱線の条件を満 たす場合がある。散乱線処理では、これらの組み合わせに係るデータパケットを無効 とせず、組み合わせの条件を比較し、検出位置間の距離及び検出時間間隔を勘案 し、 3個以上のデータパケットを組み合わせる。比較器 95は、距離条件及び検出時 刻条件により優先順位を定めてフラグ付加し、散乱線判定回路 96は、最も優先度の 高 、組み合わせのデータパケットを選択し、その他の組み合わせに係るデータパケ ットは、無視する。
[0120] ペア確認部 85からのデータパケットは、ペア生成部 86のペアデータレジスタ 92の レジスタ 92aに入力される。ペアデータレジスタ 92は、レジスタ 92a〜92eを直列に接 続したシフトレジスタであり、クロックに同期して、 1タイムスロットごとに、データパケット を順方向へ（レジスタ 92eに向かって）シフトさせる。データセレクタ 97は、セレクタ 97 a〜97dを含んでいる。セレクタ 97aはレジスタ 92aに、セレクタ 97bはレジスタ 92bに 、セレクタ 97cはレジスタ 92cに、及びセレクタ 97dはレジスタ 92d〖こ、それぞれ接続さ れている。セレクタ 97a〜97dは、それぞれレジスタ 92a〜92dに接続されているとと もに、セレクタ 97a〜97dは、ペアデータ生成回路 98に接続されている。
[0121] ペアデータ生成回路 98は、レジスタ 92eに入力されたデータパケットの散乱線フラ グを読み取る。そして、ペアデータ生成回路 98は、そのデータパケットに散乱線フラ グが立っていれば、データセレクタ 97 (セレクタ 97a〜97d)を制御し、ペアとなるデ ータパケットをレジスタ 70a〜70dから探し出す。ペアデータ生成回路 98は、ペアとな るパケットデータが存在する場合には、これらのペアとなるデータパケットのうち最初 に γ線が入射された検出器 24の γ線検出信号に基づいたデータパケットを、一個 の γ線に起因するデータパケットとして出力する。この際、出力されるそのデータパケ ットは、エネルギー情報としてペアとなるデータパケットに係るエネルギーの合計値を 、検出位置及び検出時刻の各情報として代表データパケット（レジスタ 92eに格納さ れて 、るデータパケット）のそれらの情報を含んで 、る。
[0122] 前記したように、第 2散乱線処理部 83は、入力元及び出力先が異なるほかは、第 1 散乱線処理部 81と同様の構成を有し、同様の散乱線処理を行う。このため、第 1散 乱線処理部 81を例にあげて、図 14を参照し、散乱線判定回路 96で実行される散乱 線判定処理の手順にっ 、て説明する。
[0123] まず、散乱線判定回路 96は、比較データレジスタ 90においてレジスタ 90eに新た なパケットデータがシフトされるまで待つ (ステップ 301)。散乱線判定回路 96は、レ ジスタ 90eに新たなパケットデータが格納された後、ステップ 303〜310の各処理 (散 乱線判定処理)を実行する。レジスタ 90eに新たなパケットデータが格納されたとき、 散乱線判定回路 96は、まず、比較器 95a〜95dからの出力情報に基づいて、基準と なるデータパケット（レジスタ 90eに格納されているデータパケット）と一致と判断され たデータパケットが 0個であるかを判定する (ステップ 303)。「Yes」の場合、散乱線 判定処理を終了し、ステップ 301に戻って、それ以降の各処理を繰り返す。その判定 力 S「No」の場合には、比較器 95a〜95dからの出力情報力 その一致と判断された データパケットが 1個以上であるかを判定する（ステップ 303)。「No」の場合、基準と なるデータパケットと、一致と判断されたすベてのデータパケットとについて、ェネル ギ一の総和を求め（ステップ 307)該当するすべてのデータパケットに係るエネルギ 一の総和が、所定のエネルギー窓内であるかを判定する（ステップ 308)。この判定 1S 「No」であるときにステップ 301の処理に戻り、「Yes」であるときにステップ 309の 処理が行われる。
[0124] ステップ 304の判定が「Yes」であるとき、基準となるデータパケットと、一致と判断さ れたデータパケットとについて、エネルギーの総和を求める（ステップ 305)。該当す るすべてのデータパケットに係るエネルギーの総和力 所定のエネルギー窓内であ るかを判定する（ステップ 306)。この判定が「No」であればステップ 301の処理に戻 る。ステップ 306の判定力 「Yes」であれば、基準となるデータパケットに基準散乱線 フラグを立てる。ただし、散乱線フラグがすでに立っている場合は、無効フラグを立て る（散乱線フラグを'無効'にする）（ステップ 309)。そして、基準となるデータパケット とペアとなるデータパケットに散乱線フラグを立てる。ただし、散乱線フラグがすでに 立っている場合には、無効フラグを立てる（散乱線フラグを'無効'にし）（ステップ 310 )。ステップ 310の処理が終了後に、ステップ 301の処理が実行される。
[0125] 図 15を参照し、ペア生成部 86のペアデータ生成回路 98で実行されるペアデータ 生成処理につ!、て説明する。第 2散乱線処理部 83も同様なペアデータ生成処理を 行う。まず、ペアデータ生成回路 98は、ペアデータレジスタ 92においてレジスタ 92e に新たなパケットデータがシフトされるまで待つ (ステップ 401)。次に、基準となるデ ータパケット（レジスタ 92eに格納されているデータパケット）の散乱線フラグが '有効， であるかを判定する（ステップ 403)。この判定が「No」であるときにはステップ 401の 処理を行う。その判定が「Yes」のとき、ペアの相手側のデータパケットの散乱線フラ ダカ 前方一致'であるかを判定する（ステップ 404)。この判定が「No」であるときに はステップ 401の処理を行う。その判定が「Yes」のとき、基準になるデータパケットと 、相手側のデータパケット（レジスタ 92e以外のレジスタに格納されているデータパケ ット）とをまとめ、基準になるデータパケットを一個の γ線に起因する 1個のデータパケ ットとして出力する（ステップ 405)。その後は、ステップ 401〜405の各処理が繰り返 される。出力されるそのデータパケットは、前述したように、エネルギー情報としてペア となるデータパケットに係るエネルギーの合計値を含んでいる。
[0126] なお、散乱線判定処理（図 13参照)及びペアデータ生成処理（図 14参照）は、複 数のデータパケットについて、 1クロックの間に並行して実行される。
[0127] 本実施形態の核医学診断装置 100Bによれば、第 1実施形態で得られる (a)、 (b) の効果が得られる。更に、本実施形態は、以下の（e)、（f)の効果を得ることができる
(e)散乱線処理も、同時計数処理と同様に、データパケットを検出時刻順に並べて行 つているので、散乱線処理の対象となるデータパケットの数が制限され、処理負荷が 小さくなり、動作の高速化や、回路規模の小規模ィ匕を図ることができるとともに、より複 雑な散乱線処理論理を採用することにより、取りこぼす検出データをさらに減らして、 核医学診断装置 100Bの感度の向上を図ることもできる。
(f)本実施形態は、ある検出器ユニットと、この検出器ユニットに隣り合う他の検出器 ユニットにおいて、両検出ユニット内のそれぞれの一部である複数の検出器 24から の各 Ί線検出信号に基づいて得られた検出データにより散乱線処理を行なっている 。このため、ある検出器ユニット内の検出器 24に入射した γ線が散乱により隣の検出 器ユニットの検出器 24で検出された場合において、それらの検出器 24から出力され る各 Ύ線検出信号のエネルギーの総和が 51 lkevになるとき、その 2つの検出器 24 のうち最初に Ί線を入射した検出器 24の γ線検出信号に基づく検出データを、断 層像作成に利用することができる。このため、 γ線の検出感度がより向上し、検査時 間をより短縮することができる。
上記記載は実施例についてなされたが、本発明はそれに限らず、本発明の精神と 添付の請求の範囲の範囲内で種々の変更および修正をすることができることは当業 者に明らかである。
図面の簡単な説明
[0128] [図 1]本発明の第 1実施形態に係る核医学診断装置を示す構成図である。
[図 2]検出器ユニットを詳細に示す構成ブロック図である。
[図 3]データ収集ユニットを詳細に示す構成ブロック図である。 [図 4]データソート部を詳細に示す構成ブロック図である。
[図 5]同時判定部を詳細に示す構成ブロック図である。
[図 6]同時計数判定回路を詳細に示すブロック図である。
[図 7]同時計数判定処理を示すフローチャート (第 1面)である。
[図 8]同時計数判定処理を示すフローチャート (第 2面)である。
[図 9]同時計数処理におけるペアデータ生成処理を示すフローチャートである。
[図 10A]同時判定部におけるデータパケットの処理例を示すダイアグラムである。
[図 10B]同時判定部におけるデータパケットの処理例を示すダイアグラムである。
[図 11]本発明の第 2実施形態に係る核医学診断装置を示す構成図である。
[図 12]検出器ユニットを詳細に示す構成ブロック図である。
[図 13]第 1散乱線処理部を詳細に示す構成ブロック図である。
[図 14]散乱線判定処理を示すフローチャートである。
[図 15]散乱線処理におけるペアデータ生成処理を示すフローチャートである。 符号の説明
1, 1B 検出器ユニット
3 データ収集ユニット（マージ手段、終段マージ手段）
4 収集コンソール
10 撮像装置
20 データ統合 IC
21 データ取得 IC
22 アナログ ASIC
24 放射線検出器
31 波高値計測回路
32 到達時刻計測回路
33 信号処理回路 (データ生成部）
34 波高値信号生成回路
35 タイミング信号生成回路
37 ASIC制御ブロック (データ生成部) , 77, 97, 98 データセレクタ
ペアデータ生成回路
データソート部 (検出データ出力部）
同時判定部（同時計数装置、同時判定部、遅延同時判定部) , 85 ペア確認部
, 86 ペア生成部
ユニットデータノ ッファ
(第 1の検出データ列生成手段、第 2の検出データ列生成手段） a, 65b, 67 &〜 67c ノ ッファ
ユニットソート回路 (遅延検出データ生成手段）
, 90 比較データレジスタ
a〜70e, 72a〜72e, 90a〜90e, 92a〜92e レジスタ e レジスタ
, 92 ペアデータレジスタ
, 75a〜75d, 95, 95a〜95d 比較器
同時計数判定回路
a〜77d、 97a〜97d セレクタ
ペアデータ生成回路
第 1データソート部
第 1散乱線処理部 (散乱線処理部）
第 2データソート部
第 2散乱線処理部 (散乱線処理部）
散乱線データ処理部
散乱線判定回路
0, 100B 核医学診断装置

Claims

請求の範囲
[1] 被検体を支持するベッドの周りを取り囲んで配置され、放射線検出信号を出力する 複数の放射線検出器と、
前記放射線検出器ごとに設けられ、前記放射線検出信号に基づいて検出時刻デ ータを含む検出データをそれぞれ生成する複数のデータ生成部と、
複数の前記データ生成部から出力された前記検出データを、当該検出データに含 まれる前記検出時刻データの時刻順に出力する検出データ出力部と、
前記時刻順に出力される複数の前記検出データに基づ!/、て同時計数する同時計 数装置を具備した核医学診断装置。
[2] 前記同時計数装置は、
前記検出データ出力部力 出力された複数の前記検出データのうち、所定の時間 窓内にある複数の前記検出器データを確認するペア確認部と、
前記ペア確認部で確認された複数の前記検出データで同時計数する前記検出デ ータのペアを生成するペア生成部とを備えた請求項 1に記載の核医学診断装置。
[3] 前記同時計数装置は、
前記検出データ出力部力 出力された所定の個数の前記検出データのうち、基準 となる前記検出データに含まれる前記検出時刻データと、他の複数の前記検出デー タに含まれる前記検出時刻データのそれぞれが所定の時間窓内にある力判定する ペア確認部と、
前記ペア確認部の判定に基づいて同時計数する前記検出データのペアを生成す るペア生成部とを備えた請求項 1に記載の核医学診断装置。
[4] 前記ペア生成部は、
前記ペア確認部の判定に基づいて、同時に発生した一対の放射線に起因する一 対の前記検出データを認識して出力する請求項 3に記載の核医学診断装置。
[5] 前記基準となる検出データは、前記他の複数の前記検出データに含まれる前記検 出時刻データよりも早い検出時刻データを有する前記検出データである請求項 3に 記載の核医学診断装置。
[6] 前記ペア確認部は、所定のクロックごとに前記検出データの入出力を行い、前記ク ロックの間に複数の前記検出データにつ!、て前記判定を行!、、
前記ペア生成部は、前記クロックごとに前記検出データの入出力を行い、前記クロ ックの間に複数の前記検出データ力 前記併合をすべきものを選択する、
請求項 3に記載の核医学診断装置。
[7] 前記ペア確認部は、判定した前記検出データのペアに同時計数フラグを立て、 前記ペア生成部は、前記同時計数フラグを参照して前記併合を行う、
請求項 6に記載の核医学診断装置。
[8] 前記検出データ出力部は、全てのデータ生成部につながる請求項 1に記載の核医 学診断装置。
[9] 前記検出データ出力部は、
複数の前記データ生成部から出力された前記検出データを、当該検出データに含 まれる前記検出時刻データの時刻順に出力する複数の第 1の検出データ出力部と、 前記複数の第 1の検出データ出力部力 前記検出データを入力し、当該検出デー タに含まれる前記検出時刻データの時刻順に前記検出データを出力する第 2の検 出データ出力部とを具備した請求項 1に記載の核医学診断装置。
[10] 被検体を支持するベッドの周りを取り囲んで配置され、放射線の検出に応じて放射 線検出信号を出力する複数の放射線検出器と、
前記放射線検出信号に基づいて検出時刻データを含む検出データを生成する複 数のデータ生成部と、
複数の前記データ生成部から出力された所定の個数の前記検出データを、当該検 出データに含まれる前記検出時刻データの時刻順に出力する検出データ出力部と 前記時刻順に出力される複数の前記検出データに基づいて散乱線処理を行う散 乱線処理部を具備した核医学診断装置。
[11] 前記散乱線処理部は、
前記検出データ出力部力 出力された所定の個数の前記検出データのうち、基準 となる前記検出データと他の複数の前記検出データのそれぞれについて、同一の前 記放射線に起因する複数の前記検出データである力判定し、 前記判定に基づいて複数の当該検出データを併合する請求項 10に記載の核医 学診断装置。
[12] 前記基準となる検出データは、前記他の複数の前記検出データに含まれる前記検 出時刻データよりも早 、検出時刻データを有する前記検出データである請求項 11に 記載の核医学診断装置。
[13] 被検体を支持するベッドの周りを取り囲んで配置された複数の放射線検出器から 出力された放射線検出信号に基づいて、検出時刻データを含む検出データを生成 し、
複数の前記検出データを、当該検出データに含まれる前記検出時刻の時刻順に 並べ、
前記時刻順に並べられた前記複数の検出データに基づいて同時計数する核医学 診断装置の同時計数方法。
[14] 前記同時計数は、所定の個数の前記検出データのうち、基準となる前記検出デー タに含まれる前記検出時刻データと、他の複数の前記検出データに含まれる前記検 出時刻データのそれぞれが所定の時間窓内にある力判定し、
前記検出時刻データが前記所定の時間窓内にある前記検出データに基づいて同 時計数する請求項 13に記載の核医学診断装置の同時計数方法。
[15] 前記判定に基づいて、同時に発生した一対の放射線に起因する前記検出データ を認識して出力する請求項 14に記載の核医学診断装置の同時計数方法。
[16] 前記基準となる検出データは、前記他の複数の前記検出データに含まれる前記検 出時刻データよりも早い検出時刻データを有する前記検出データである請求項 14に 記載の核医学診断装置の同時計数方法。
[17] 前記検出時刻データを含む前記検出データを、データ生成部で生成し、
データ生成部から出力された前記検出データを、当該検出データに含まれる前記 検出時刻データの時刻順に、第 1の検出データ出力部力も出力し、
複数の前記第 1の検出データ出力部力 の出力に基づいて、当該検出データに含 まれる前記検出時刻データの時刻順に前記検出データを出力する請求項 13に記載 の核医学診断装置の同時計数方法。
[18] 被検体を支持するベッドの周りを取り囲んで配置された複数の放射線検出器を有 する放射線検出器カゝら出力された放射線検出信号に基づいて、検出時刻データを 含む検出データを生成し、
複数の前記検出データを、当該検出データに含まれる前記検出時刻データの時 刻順に出力し、
前記時刻順に出力された所定の個数の前記検出データに基づいて散乱線処理を 行う核医学診断装置の散乱線処理方法。
[19] 前記所定の個数の検出データのうち、基準となる前記検出データと他の複数の前 記検出データのそれぞれについて、同一の前記放射線に起因する複数の前記検出 データであるか判定し、前記判定に基づ!/ヽて前記検出データを併合する請求項 18 に記載の核医学診断装置の散乱線処理方法。
[20] 複数の放射線検出器を含み、それぞれの前記放射線検出器から出力される検出 信号を基に放射線に係る検出時刻データを含む検出データを生成し、当該検出デ ータを当該検出時刻データ順に並べて出力する、複数の検出器ユニットと、 複数の前記検出器ユニットから入力される前記検出データを前記検出時刻データ の順番に並べて出力するデータソート部と、
前記データソート部から出力される前記検出データの対が同時計数に力かるもの であるかを判定する同時判定部と、
を具備した核医学診断装置。
[21] 前記データソート部は、
複数の前記検出器ユニットから出力された前記検出データを前記検出時刻データ の順番に従って並べて中間検出データ列を生成する複数の補助データソート部と、 複数の前記中間検出データ列に含まれる複数の前記検出データを前記検出時刻 データの順番に従って並べて前記検出データ列を生成する終段データソート部と、 を具備した請求項 20に記載の核医学診断装置。
[22] 第 1のタイムフレーム内の前記検出データを前記時刻データ順に配列した第 1の検 出データ列を生成する第 1の検出データ列生成部と、
前記第 1のタイムフレームに先行する第 2のタイムフレーム内の前記検出データを 前記時刻データ順に配列した第 2の検出データ列を生成する第 2の検出データ列生 成部と、
前記第 1のタイムフレーム内および前記第 2のタイムフレーム内の各相対時間を基 準として前記第 1の検出データ列および前記第 2の検出データ列を併合した遅延検 出データ列を生成する遅延検出データ列生成部と、
前記遅延検出データ列における前記検出データの前後関係を参照して同時計数 判定を行う遅延同時判定部と、
を具備した請求項 20に記載の核医学診断装置。
[23] 前記同時判定部は、
前記検出時刻データが所定の時間窓内にある前記検出データのペアを判定する ペア確認部と、
前記ペア確認部によって判定された前記検出データのペアを併合してペアデータ を生成するペア生成部と、
を具備した請求項 20に記載の核医学診断装置。
[24] 複数の放射線検出器を含み、それぞれの前記放射線検出器から出力される検出 信号を基に放射線に係る検出時刻データを含む検出データを生成し、当該検出デ ータを当該検出時刻データ順に並べて出力する、複数の検出器ユニットと、 複数の前記検出器ユニットから入力される前記検出データを前記検出時刻データ の順番に並べて出力し、複数の前記検出器ユニットから入力された前記検出データ を前記検出時刻データの順番に従い併合して検出データ列を生成するデータソート 部と、
前記データソート部から出力された複数の前記検出データのうち一個の放射線に 起因する複数の前記検出データを認識し、更に、認識した複数の前記検出データの うち、最初に放射線を入射した前記放射線検出器から出力された放射線検出信号 に基づく前記検出データを認識する散乱線処理を行う散乱線処理部と、
を具備した核医学診断装置。
[25] 前記散乱線処理部は、前記複数の検出器ユニットごとに備えられ、ある前記検出器 ユニットに設けられた第 1散乱線処理部及び第 2散乱線処理部を含んでおり、 前記第 1散乱線処理部は、前記ある検出器ユニットに設けられた複数の前記放射 線検出器に対する複数の前記検出データについて前記散乱線処理を行い、 前記第 2散乱線処理部は、前記ある検出器ユニットと隣り合う他の前記検出器ュニ ットに設けられた複数の前記放射線検出器に対する複数の前記検出データについ て前記散乱線処理を行う請求項 24に記載の核医学診断装置。
PCT/JP2007/053580 2006-02-28 2007-02-27 核医学診断装置 WO2007099930A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/034,228 US7807974B2 (en) 2006-02-28 2008-02-20 Nuclear medical diagnosis apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006054105A JP4649348B2 (ja) 2006-02-28 2006-02-28 核医学診断装置
JP2006-054105 2006-02-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/034,228 Continuation US7807974B2 (en) 2006-02-28 2008-02-20 Nuclear medical diagnosis apparatus

Publications (1)

Publication Number Publication Date
WO2007099930A1 true WO2007099930A1 (ja) 2007-09-07

Family

ID=38459035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/053580 WO2007099930A1 (ja) 2006-02-28 2007-02-27 核医学診断装置

Country Status (3)

Country Link
US (1) US7807974B2 (ja)
JP (1) JP4649348B2 (ja)
WO (1) WO2007099930A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010101663A (ja) * 2008-10-22 2010-05-06 Japan Atomic Energy Agency 多重放射線分析装置、多重放射線分析方法
RU2543544C2 (ru) * 2009-06-01 2015-03-10 Конинклейке Филипс Электроникс Н.В. Рет-детекторная система с улучшенными характеристиками количественной оценки
US8987674B2 (en) * 2009-09-04 2015-03-24 Shimadzu Corporation Data processing method for nuclear medicine, and a nuclear medicine diagnostic apparatus
JP5436281B2 (ja) * 2010-03-16 2014-03-05 富士フイルム株式会社 放射線撮影システム、コンソール、放射線撮影用カセッテ、及びプログラム
CN102772217B (zh) * 2011-05-13 2014-07-16 上海生物医学工程研究中心 一种针对pet符合系统的测试方法及装置
JP5742659B2 (ja) * 2011-10-21 2015-07-01 株式会社島津製作所 放射線断層撮影装置
CN102631212B (zh) * 2012-04-28 2015-09-02 中国科学院高能物理研究所 正电子发射断层扫描仪及其中的符合判选方法
US9606245B1 (en) 2015-03-24 2017-03-28 The Research Foundation For The State University Of New York Autonomous gamma, X-ray, and particle detector
CN105249983B (zh) * 2015-09-30 2018-04-27 沈阳东软医疗系统有限公司 一种有效事件识别装置
CN106859686B (zh) * 2017-01-19 2020-01-03 东软医疗系统股份有限公司 成像方法和成像系统
US10926111B2 (en) * 2019-03-21 2021-02-23 Vieworks Co., Ltd. Bragg peak detector using scintillators and method of operating the same
US11701065B2 (en) * 2019-05-22 2023-07-18 Redlen Technologies, Inc. Compton scattering correction methods for pixellated radiation detector arrays
EP4098201A1 (en) * 2021-06-03 2022-12-07 Koninklijke Philips N.V. Processing event data in pet imaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062482A1 (en) * 2001-09-28 2003-04-03 Williams John Jay Technique for removal of picket fence effect in PET imaging systems
JP2003255048A (ja) * 2002-03-05 2003-09-10 Hitachi Ltd Ｐｅｔ検査装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241181A (en) 1992-07-27 1993-08-31 General Electric Company Coincidence detector for a PET scanner
US7397038B2 (en) * 1999-06-17 2008-07-08 Siemens Medical Solutions Usa, Inc. Nuclear imaging using three-dimensional gamma particle interaction detection
US6635878B2 (en) * 2001-06-13 2003-10-21 Koninklijke Philips Electronics N.V. Gamma camera with automatic adjustment of the energy spectrum
US6590213B2 (en) * 2001-09-07 2003-07-08 Ge Medical Systems Global Technology Company, Llc Method and system for estimating scatter in a pet scanner
JP3790712B2 (ja) 2002-03-18 2006-06-28 株式会社日立製作所 放射線検査装置
EP1347309A3 (en) * 2002-03-20 2012-04-18 Hitachi, Ltd. Radiological imaging apparatus and method
JP3863872B2 (ja) 2003-09-30 2006-12-27 株式会社日立製作所 陽電子放出型断層撮影装置
JP4313732B2 (ja) 2004-07-06 2009-08-12 株式会社日立製作所 Ｐｅｔ撮像装置及びｘ線ｃｔ撮像装置を備える放射線検査装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030062482A1 (en) * 2001-09-28 2003-04-03 Williams John Jay Technique for removal of picket fence effect in PET imaging systems
JP2003255048A (ja) * 2002-03-05 2003-09-10 Hitachi Ltd Ｐｅｔ検査装置

Also Published As

Publication number Publication date
US7807974B2 (en) 2010-10-05
US20080210876A1 (en) 2008-09-04
JP2007232548A (ja) 2007-09-13
JP4649348B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
WO2007099930A1 (ja) 核医学診断装置
EP1328189B1 (en) Apparatus for anatomical and functional medical imaging
US11156732B2 (en) System and method for image reconstruction in positron emission tomography
US8309932B2 (en) Data acquisition for positron emission tomography
US7917192B2 (en) Tomography by emission of positrons (PET) system
US20050230626A1 (en) Method and apparatus for determining depth of interactions in a detector for three-dimensional complete body screening
US20080111081A1 (en) Imaging System And Method For The Non-Pure Positron Emission Tomography
JP2012529032A (ja) 定量化能力が改善されたｐｅｔ検出器システム
EP1345528A2 (en) Systems and methods for cardiovascular imaging, cardiovascular functional analysis, and detecting coronary artery disease
US20110073764A1 (en) Method and System for Nuclear Imaging Using Multi-Zone Detector Architecture
WO2015028604A1 (en) A tof-pet tomograph and a method of imaging using a tof-pet tomograph, based on a probability of production and lifetime of a positronium
US8809790B2 (en) Method and system for nuclear imaging using multi-zone detector architecture
JP4843346B2 (ja) マンモグラフィ装置
Townsend From 3-D positron emission tomography to 3-D positron emission tomography/computed tomography: what did we learn?
JP2010197140A (ja) ポジトロンｃｔ装置
US6472667B1 (en) Data reduction architecture for nuclear medicine imagers
Miyaoka et al. Dual-radioisotope PET data acquisition and analysis
US9285486B2 (en) Method for radiation detection signal processing
Bousselham FPGA based data acquistion and digital pulse processing for PET and SPECT
Garcia et al. Advances in nuclear cardiology instrumentation: clinical potential of SPECT and PET
Tiepolt et al. 18 F-FDG for the staging of patients with differentiated thyroid cancer: Comparison of a dual-head coincidence gamma camera with dedicated PET
CN115211883A (zh) 一种级联伽马光子符合成像系统
CN112043304A (zh) 符合处理装置及pet系统
Tai PET/microPET imaging
Pointoin Model-based randoms correction for 3D positron emission tomography

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07714973

Country of ref document: EP

Kind code of ref document: A1