WO2007099249A1 - Structure a faible complexite pour l'implementation de l'annuleur d'interference mpic - Google Patents

Structure a faible complexite pour l'implementation de l'annuleur d'interference mpic Download PDF

Info

Publication number
WO2007099249A1
WO2007099249A1 PCT/FR2007/050827 FR2007050827W WO2007099249A1 WO 2007099249 A1 WO2007099249 A1 WO 2007099249A1 FR 2007050827 W FR2007050827 W FR 2007050827W WO 2007099249 A1 WO2007099249 A1 WO 2007099249A1
Authority
WO
WIPO (PCT)
Prior art keywords
stage
interference
symbols
block
mpic
Prior art date
Application number
PCT/FR2007/050827
Other languages
English (en)
Inventor
Lahouari Fathi
Marylin Arndt
Original Assignee
France Telecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom filed Critical France Telecom
Priority to US12/224,568 priority Critical patent/US20090304049A1/en
Priority to EP07731648A priority patent/EP1992079A1/fr
Publication of WO2007099249A1 publication Critical patent/WO2007099249A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H04B1/7107—Subtractive interference cancellation
    • H04B1/71075—Parallel interference cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Definitions

  • the field of the invention is that of digital telecommunications.
  • the invention finds particular application in the field of radio frequency digital communications between a base station and a mobile terminal and in particular in applications that are in line with the evolution of third-generation mobile telephony systems known as "HSDPA" (High Speed Downlink Packet Access) and defined by the UMTS Forum.
  • HSDPA High Speed Downlink Packet Access
  • the HSDPA principle is based on the quick adaptation of the link to allocate the majority of resources to users with favorable channel conditions.
  • 16QAM type modulation is very sensitive to interference and its use requires advanced processing techniques in reception.
  • This MPIC receiver offers higher performance for HSDPA systems than the conventional RAKE receiver used in basic UMTS.
  • the MPIC receiver is a non-linear multi-user receiver with a tiered structure.
  • I l belongs to the family of H-PIC receivers (Hard Parallel I nterference Canceller), in which a decision lasts for the estimation of transmitted symbols is taken at the level each floor and the cancellation of the interference is performed for all the codes at the same time.
  • H-PIC receivers Hard Parallel I nterference Canceller
  • the operating principle of the MPIC is to regenerate interference using the estimated symbols at the output of the current stage. This interference is then removed from the received signal and the resulting signal constitutes the input of the next stage. The interference is regenerated and canceled after each channel path.
  • FIG. 1 represents a MPIC receiver 12 with M stages (first stage 13, intermediate stages 14 and the last stage 15) whose structure is obtained from a generic block diagram given by the document [Higuchi].
  • This signal is obtained by subtracting from the received signal r ( ⁇ all the replicas of the signal transmitted according to the different paths of the channel except for the replica corresponding to the path in question /; a: interference rejection factor introduced by the authors in [Higuchi] to control symbol estimation errors from one stage to another, where 0.5 ⁇ ⁇ I. This parameter changes for each stage in an increasing way to reach a value close to unity at the last floor.
  • An intermediate stage 14 (m level stage) of the MPIC receiver with conventional structure 12 will now be described with reference to FIG. 2.
  • This stage 14 comprises mainly two blocks, namely a symbol estimation block E ⁇ T1 1 and an E régénT12 interference regeneration block.
  • the E estimationT1 1 symbol estimation block consists of a multichannel RAKE receiver with multiple inputs in which the channel compensation is performed at the symbol rate ⁇ s . More precisely, this symbol estimation block E ⁇ T1 1 comprises, for each path /, means 119 adapted to carry out a filtering matched to the semi-Nyquist root discrete shaping pulse of the input signal f ml ( on this floor m following the path /.
  • the signal at the output of the sampling means 13 is supplied at the input of a multiplier 21 which multiplies the chip to chip signal by the complex conjugate of the scrambling code s * to unscramble it.
  • the signal from the multiplier 21 is supplied as input to a correlator 111 (despreading filter) corresponding to each of the codes of interest C * i to CY
  • each correlator 111 is provided at the input of decimation means 31 adapted to keep a sample each Q chips, which consists of performing, in analog, sampling at the symbol rate.
  • the E estimationT11 symbol estimation block also comprises channel compensating means 1 14 adapted to multiply, for each path /, the output signal of the decimation means 31 by the complex conjugate h] of the gain of the corresponding channel. It also comprises, for each of the spreading codes c k an adder 1 15, signals according to the different paths.
  • the signal which constitutes a flexible decision of the symbols d i , ..., d k , is provided at the input of a device
  • This block comprises in particular: means 31 'allowing the oversampling of the estimated symbols d ⁇ , ..., d ⁇ by a factor Q in order to bring them back to the chip rate; - means 111 'for spreading the estimated symbols d ⁇ ... J ⁇ Q respectively by the codes Ck, - an adder 115'; a multiplier 116 'adapted to apply the scrambling code by multiplying chip to chip the output signal of the adder 1 15' by the sequence s;
  • means 114 ' adapted to weight, following each path, the signal after shaping by the coefficient of the corresponding channel ⁇ , ..., h L ; and - means 1 12 'adapted to introduce the corresponding delay ⁇ ⁇ , ..., ⁇ L.
  • the last two operations are designated by "channel filtering", and make it possible to obtain the signals f ml ⁇ i) that are estimated replicas of the signal transmitted according to the different paths / of the channel, at a fast rate, at the output of the floor m.
  • the signals are transmitted from one stage to another at a fast pace (sampling rate).
  • the structure of the first stage 13 is similar to that of the intermediate stage 14 of FIG. 2.
  • the difference lies in the block of estimation of the symbols which is directly obtained from the block E ⁇ T11 by short-circuiting the input. that is to say by attacking the inputs according to the different paths by the same signal, and which corresponds to the discrete signal received in baseband r (i).
  • the last stage 15 of the MPIC receiver 12 does not include an E régénT12 interference regeneration block, but only an estimation block, similar to the symbol estimation block E ⁇ T1 1 of the intermediate stages 14. This block further comprising a parallel / serial conversion block of the estimated symbols.
  • the previously described MPIC receiver 12 provides a significant improvement in bit error rate (BER) and output rate.
  • the main object of the present invention is to provide a low complexity structure for the MPIC interference canceller.
  • the invention relates to a device for receiving a baseband spectrum spreading analog signal from a multipath propagation channel, this analog signal conveying symbols, this receiving device having a structure comprising: at least two stages, each stage comprising a symbol estimation block, and, with the exception of the last stage, an interference regeneration block using the symbols estimated by the symbol estimation block of this stage.
  • the signals are transmitted at the chip rate from one stage to the next and each of the interference regeneration blocks uses full Nyquist formatting.
  • each of the interference regeneration blocks uses full Nyquist formatting.
  • half-Nyquist shaping is used in the E ⁇ T12 interference regeneration block, and a bank of filters adapted to the implementation of FIG. semi-form Nyquist is used at the input of the E estimationT11 symbol estimation block.
  • shaping is performed for the regeneration of interference using a complete Nyquist (raised cosine), instead of a half-Nyquist.
  • the structure of the receiver according to the invention makes it possible to reduce the proportion of fast-paced processing, which is the most expensive and therefore reduces the overall complexity of the MPIC. This structure also makes it possible to reduce the memory load compared to the MPIC receiver with classic structure.
  • the symbol detection block of the first stage of the receiving device consists of a multicode RAKE receiver comprising a single despreading correlator filter for each of said codes, and in which Channel compensation is done at the chip rate.
  • This characteristic advantageously makes it possible to reduce the complexity of the receiver, since it requires only K correlators instead of the (Kx L) correlators of the MPIC receiver with the conventional structure described above with reference to FIGS. 1 and 2.
  • the first stage of the reception device is a multi-mode RAKE receiver with a "T c structure" (for chip rate compensation) as opposed to the multichannel RAKE receiver of the MPIC receiver with classical structure 12, in which the compensation is carried out at the symbol rate and which will be called "structure T s ".
  • the invention also aims at an iterative method for receiving a base band spread spectrum analog signal from a multipath propagation channel, this analog signal carrying symbols, which method comprises:
  • a step for obtaining a first estimate of the symbols corresponding to each of the codes a step for regenerating, from the estimated symbols, interference for each of said paths;
  • interference cancellation step for delivering a second estimate of the symbols by canceling the interference of the analog signal for each of said paths.
  • the interference is regenerated at the chip rate and the interference regeneration step uses full Nyquist formatting.
  • the various steps of the reception method are determined by computer program instructions.
  • the invention also relates to a computer program on an information carrier, this program being capable of being implemented in a receiving device or more generally in a computer, this program comprising instructions adapted to the implementing the steps of a reception method as described above.
  • This program can use any programming language, and be in the form of source code, object code, or intermediate code between source code and object code, such as in a partially compiled form, or in any other form desirable shape.
  • the invention also relates to a computer-readable information medium, comprising instructions of a computer program as mentioned above.
  • the information carrier may be any entity or device capable of storing the program.
  • the medium may comprise a storage means, such as an FDM, for example a CD ROM or a microelectronic circuit ROM, or a magnetic recording medium, for example a floppy disk or a disk. hard.
  • the information medium may be a transmissible medium such as an electrical or optical signal, which may be conveyed via an electrical or optical cable, by radio or by other means.
  • the program according to the invention can in particular be downloaded to a network of the Internet type.
  • the information carrier may be an integrated circuit in which the program is incorporated, the circuit being adapted to execute or to be used in the execution of the method in question.
  • FIG. 1 already described represents an MPIC receiver with a conventional structure
  • FIG. 2 already described represents a stage of the MPIC receiver of FIG. 1;
  • - Figure 3 shows a receiving device according to the invention in a particular embodiment;
  • FIG. 4 represents the first stage of the receiving device of FIG. 3;
  • FIG. 5 represents an intermediate stage of the receiving device of FIG. 3;
  • FIG. 7 represents, in flowchart form, the main steps of a reception program according to the invention, in a particular embodiment.
  • Figu re 3 shows the structure of a receiving device 10 according to the invention in a particular embodiment.
  • this receiver comprises M stages (first stage 130, intermediate stages 140 and last stage 150).
  • the signals are transmitted from one stage to another at the chip rate.
  • the input-output signals are defined as follows:
  • ⁇ , ⁇ e (i) is the estimated replica of the stage (ml) of the transmitted signal along the path f obtained by shaping with a complete Nyquist. It is connected to the estimated replica at the exit of the stage (ml) of the classical structure r ⁇ ml) ⁇ (i) by
  • FIG. 4 represents the first stage 130 of the receiving device 10 according to the invention shown in FIG.
  • This first stage 130 mainly comprises two blocks, namely an E estimationT1 symbol estimation block 10 and an E ⁇ T120 interference regeneration block.
  • the symbol estimation block E ⁇ T110 consists of a multicode RAKE receiver with a unique correlator filter for each spreading code c k , it is called a Rake with structure T c .
  • the first stage 130 of the receiving device 10 comprises, at the output of the filtering means 1 19 adapted to the semi-Nyquist root discrete shaping of the input signal r (i), means 1 12 for correcting the delays ⁇ lt ..., ⁇ L next the different paths and means 1 13 sampling signals corrected at the chip rate T c
  • the signal at the output of the sampling means 13 constitutes the output signal y, (j) transmitted to the following stages (see FIG. 3).
  • I l is provided at the input of channel compensating means 114 adapted to multiply, for each path /, the signal by the complex conjugate t ⁇ of the gain of the corresponding channel along this path.
  • This channel compensation is done at the chip rate.
  • the signals along the different paths are then summed by an adder 115.
  • the signal at the output of the adder 115 is provided at the input of a multiplier 21 which multiplies the chip chip signal by the complex conjugate of the scrambling code s * for the descramble.
  • the signal from the multiplier 21 is supplied as input to a correlator 11 corresponding to each of the codes of interest C * i to C k .
  • the signal at the output of each correlator 111 is provided at the input of decimation means 31 adapted to keep a sample each Q chips, which consists of performing, in analog, sampling at the symbol rate.
  • a signal is thus obtained constituted by a flexible decision of the symbols d ⁇ , ..., d ⁇ , which is provided at the input of a decision device 32 able to give, for the various spreading codes c k, a hard estimate. d ⁇ , ..., d ⁇ symbols conveyed by the signal.
  • the Nyquist pulse is assumed to be known by the mobile terminal, if not calculated and saved in advance according to:
  • FIG. 5 represents an intermediate stage 140 of level m of the receiving device 10 according to the invention shown in FIG. 3.
  • the symbol estimation block E ⁇ T110 of this intermediate stage 140 has a structure similar to that of the symbol estimation block E ⁇ T11 of the MPIC receiver with conventional structure 12 described with reference to FIG. 2.
  • the filterbank 119 present at the input of the block E ⁇ T1 1 of the MPIC receiver with conventional structure 12 has been removed, as a consequence of the use of means 1 190 of full Nyquist shaping in the regeneration block E ⁇ T120 interference.
  • the delay correction and chip rate sampling means 112 have been moved upstream to the output of the E ⁇ T120 interference regeneration block of the preceding stage as previously described with reference to FIG. 4.
  • the interference regeneration block E ⁇ T120 of this intermediate stage 140 has a structure identical to that of the E duT120 block of the first stage interference regeneration 130 described with reference to FIG. 4.
  • FIG. 6 represents the last stage 150 of the receiving device 10 according to the invention shown in FIG. 3.
  • This last stage 150 does not include an interference regeneration block.
  • I l comprises an E ⁇ T1 block 10 for estimating the symbols similar to that of the intermediate stage 140 described with reference to FIG. 5, in which a multiplexing block 33 has been added ensuring the parallel / serial conversion of the estimated symbols for a final decision.
  • Fig. 7 shows, in flowchart form, the main steps of a reception method according to the invention.
  • This method can be implemented by the receiving device 10 according to the invention described above.
  • the reception method according to the invention described here comprises a step E10 of receiving the analog signal r (t) spread spectrum baseband from a communication channel.
  • This reception step E10 is followed by a step E20 making it possible to deliver the received signal at the chip rate T c according to the different paths.
  • This step is performed using the means 1 19 adapted to carry out a filtering adapted to the semi-Nyquist root discrete shaping pulse, the delay correction means 112, and the means 113 for sampling the corrected signals. at the chip rate T c .
  • the chip sampling step E20 is followed by a step E30 of obtaining a first estimate of ⁇ , ..., d ⁇ of the symbols corresponding to each of the spreading codes c- ⁇ .. £ ⁇ ⁇ -
  • the step E30 of obtaining a first estimate of the symbols is followed by a step E40 during which, from the estimated symbols ⁇ dlt ... J ⁇ ) obtained in the previous step E30, the interference is regenerated. for each of the journeys.
  • This regeneration step E40 comprises two sub-steps, namely:
  • a regeneration sub-step E401 based on the estimated symbols d ⁇ , ... J ⁇ , of the replicas ⁇ u , ⁇ ⁇ L of the analog signal corresponding to the different paths; and a substep E402 in which the interference for each of said paths is regenerated from these replicas ⁇ n , ⁇ ⁇ L .
  • the interference is regenerated at the chip rate and the interference regeneration sub-step E401 uses full Nyquist shaping.
  • the step E40 of regeneration of the interference is followed by a step E50 called "step of canceling interference" during which one delivers a second estimate d 2l , d 2K of said symbols by canceling the interference of the analog signal r (t) for each of the paths.
  • this is obtained by subtracting from the received signal r (i) all the replicas of the signal transmitted along the different paths of the channel with the exception of the replica corresponding to the paths in question.
  • the receiving device comprises more than two stages.
  • the additional stages are in accordance with the intermediate stages 140 described above with reference to FIG.
  • the E ⁇ 50 step of canceling interference is followed by a test E60 in which it is checked whether the current stage is the last stage of the receiving device. If this is the case, the process ends and the symbols estimated by the method are those obtained from 2l , d 2K to the second estimate.
  • Table 3 complexity of the stage m (l ⁇ m ⁇ M) with classical structure.
  • Table 7 Complexity of the m (l ⁇ m ⁇ M) stage with the new structure.
  • oversampling factor S takes relatively low values of 2, 4 and at most 8, hence the advantage of using a structure T c for the Rake at the level of the first stage of the receiving device 10 according to FIG. the invention instead of a structure T s .
  • This ratio is even higher than the oversampling factor is important. This behavior is due to the fact that the optimization of the complexity for the new structure concerns the part of the fast-paced treatments.
  • the complexity ratio becomes more important when the number of stages increases, which is quite logical considering the principle on which the reduction of the complexity for the new structure is based.
  • the field of application of the invention is that of advanced receivers for 3G and more mobile terminals.
  • the structure of the MPIC proposed by the invention allows its implementation to equip HSDPA mobile terminals. Indeed, the complexity of the MPIC using this new structure is compatible with the performances obtained.
  • the new structure can be used in uplink (ie, at base stations) where the interference cancellers originate.
  • the proposed reception structure can be used in any wireless communication system using COMA as an access technique, requiring advanced processing and where a significant portion of the spreading codes is known (eg systems using multicode).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

Ce dispositif (10) est adapté à recevoir un signal analogique (r(t)) à étalement de spectre en bande de base issu d'un canal de propagation multi-trajets, ce signal analogique véhiculant des symboles. Il comporte une structure à au moins deux étages (130, 140, 150), chaque étage comportant un bloc d'estimation desdits symboles, et, à l'exception du dernier étage (150), un bloc de régénération d'interférence utilisant les symboles estimés par le bloc d'estimation de symbole dudit étage. Les signaux sont transmis au rythme chip d'un étage à l'autre et chacun des blocs de régénération d'interférences utilise une mise en forme en Nyquist complet.

Description

STRUCTURE A FAI BLE COMPLEXI TE POUR L1I M PLEM ENTATI ON DE L'ANNULEUR D1I NTERFERENCE MPI C
Arrière-plan de l'invention Le domaine de l'invention est celui des télécommunications numériques.
L'invention trouve une application particulière dans le domaine des communications numériques radiofréquence entre une station de base et un terminal mobile et notamment dans les applications conformes à l'évolution des systèmes de téléphonie mobile de troisième génération connus sous le nom de « HSDPA » (High Speed Downlink Packet Access) et définis par l'UMTS Forum.
Le principe de HSDPA se base sur l'adaptation rapide du lien consistant à attribuer la majorité des ressources aux utilisateurs dont les conditions de canal sont favorables.
Cette norme autorise des modulations de type QPSK et 16QAM, cette dernière offrant une efficacité spectrale supérieure.
Cependant, la modulation de type 16QAM est très sensible aux interférences et son utilisation nécessite des techniques de traitement avancées en réception.
Parmi ces traitement avancés, on connaît l'annuleur d'interférence MPIC (Multipath I nterférence Canceller) décrit dans le document K Higuchi, A. Fujiwara et M. Sawahachi "Multipath interférence canceller for high-speed packet transmission with adaptive modulation and coding schme in W-CDMA forward link", I EEE Journal on Selected Areas in Communications, Vol. 20, n° 2, pages 419-432, février 2002, ci-après [Higuchi] .
Ce récepteur MPIC offre, pour les systèmes HSDPA, des performances supérieures au récepteur conventionnel RAKE utilisé en UMTS de base.
Le récepteur MPIC est un récepteur multi-utilisateurs non linéaire avec une structure en étages. I l appartient à la famille des récepteurs H-PIC (Hard Parallel I nterférence Canceller), dans lesquels une décision dure pour l'estimation des symboles transmis est prise au niveau de chaque étage et où l'annulation de l'interférence est effectuée pour tous les codes en même temps.
Le principe de fonctionnement du MPIC consiste à régénérer de l'interférence en utilisant les symboles estimés à la sortie de l'étage courant. Cette interférence est ensuite retranchée du signal reçu et le signal résultant constitue l'entrée de l'étage suivant. L'interférence est régénérée et annulée suivant chaque trajet du canal.
Dans la suite de ce document, nous utiliserons les notations suivantes : - τ s '- durée du temps symbole;
- τc : durée du temps chip;
- Q . facteur d'étalement ( Q = Ts /Tc);
- S : facteur de sur-échantillonnage (nombre d'échantillons par temps chip); - ck : code d'étalement k ( k = l,...,K );
K . nombre de codes d'étalement alloués;
- s : code d'embrouillage; d : vecteur des symboles estimés après une décision dure (hard décision en anglais) avec d =
Figure imgf000004_0001
... rf£]τ , où dι,...,dκ sont les vecteurs des symboles estimés correspondant aux différents codes après une décision dure; d : vecteur des symboles estimés après une décision souple (soft décision en anglais) avec <i = ψ[ ... <Ç]T , où dι,...,dκ sont les vecteurs des symboles estimés correspondant aux différents codes après une décision souple; ψ(i) : impulsion de mise en forme en racine du cosinus surélevé
(dite demi-Nyquist) ;
T1,...,^ : temps de retard dus aux différents trajets (exprimés en nombre d'échantillons); - \,...,hL : gains complexes des différents trajets;
- L : nombre de trajets du canal; [.]τ : transposée matricielle;
- (.)* : conjugué complexe.
La figure 1 représente un récepteur MPIC 12 à M étages (premier étage 13, étages intermédiaires 14 et dernier étage 15) dont la structure est obtenue à partir d'un schéma bloc générique donné par le document [Higuchi] .
Les paramètres utilisés dans cette figure sont définis comme suit : - r(t) : signal analogique reçu en bande de base; r(ï) : signal discret reçu en bande de base après échantillonnage au rythme TjS ; fml (i) : réplique estimée du signal transmis suivant le trajet / ( l ≤l≤L) à la sortie de l'étage m ( \≤ m <M )\ - rml (i) : signal d'entrée de l'étage m [ \<m ≤M ) suivant le trajet /
( l ≤l≤L) donné par :
Ce signal est obtenu en retranchant du signal reçu r(ή toutes les répliques du signal transmis suivant les différents trajets du canal à l'exception de la réplique correspondant au trajet en question / ; a : facteur de réjection des interférences introduit par les auteurs dans [Higuchi] pour contrôler les erreurs d'estimation des symboles d'un étage à l'autre, où 0,5 <α ≤i . Ce paramètre change pour chaque étage d'une manière croissante pour atteindre une valeur proche de l'unité au dernier étage.
Un étage intermédiaire 14 (étage de niveau m ) du récepteur MPIC avec structure classique 12 va maintenant être décrit en référence à la figu re 2.
Cet étage 14 comporte principalement deux blocs, à savoir un bloc d'estimation des symboles EΞT1 1 et un bloc de régénération des interférences EΞT12.
Le bloc EΞT1 1 d'estimation des symboles est constitué par un récepteur RAKE multicode à entrées multiples dans lequel la compensation de canal s'effectue au rythme symbole τs . Plus précisément, ce bloc EΞT1 1 d'estimation des symboles comporte pour chaque trajet / , des moyens 119 adaptés à effectuer un filtrage adapté à l'impulsion de mise en forme discrète en racine de demi- Nyquist du signal d'entrée fml (ήàe cet étage m suivant le trajet / .
I l comporte également, en sortie des moyens de filtrage 119 adaptés à la mise en forme, des moyens 112 pour corriger les retards τlt...,τL suivant les différents trajets et des moyens 113 d'échantillonnage des signaux corrigés au rythme chip Tc.
On rappelle, que dans le rythme chip, tel que défini dans la norme UMTS, correspond à un cadencement de 3,84 Mchip/s. Pour chaque trajet, le signal en sortie des moyens 1 13 d'échantillonnage est fourni en entrée d'un multiplicateur 21 qui multiplie le signal chip à chip par le conjugué complexe du code d'embrouillage s* pour le désembrouiller.
Le signal issu du multiplicateur 21 , est fourni en entrée d'un corrélateur 111 (filtre de désétalement) correspondant à chacun des codes d'intérêt C* i à C-Y
Le signal en sortie de chaque corrélateur 111 est fourni en entrée de moyens 31 de décimation adaptés à garder un échantillon chaque Q chips, ce qui consiste à effectuer, en analogique, un échantillonnage au rythme symbole.
Le bloc EΞT11 d'estimation des symboles comporte également des moyens 1 14 de compensation du canal adaptés à multiplier, pour chaque trajet / , le signal en sortie des moyens de décimation 31 par le conjugué complexe h] du gain du canal correspondant. I I comporte également, pour chacun des codes d'étalement ck un sommateur 1 15 des signaux suivant les différents trajets.
En sortie de chaque sommateur 115, le signal, qui constitue une décision souple des symboles dι,...,dκ , est fourni en entrée d'un dispositif
32 de décision (dépendant du type de modulation utilisé) et apte à donner, pour les différents codes d'étalement ck une estimation dure dι,...Jκ des symboles véhiculés par le signal.
Dans le bloc de régénération d'interférence EΞT12 on retrouve pratiquement les mêmes opérations qu'au niveau de la chaîne d'émission (par exemple d'une station de base). Ce bloc comporte notamment : - des moyens 31 ' permettant le sur-échantillonnage des symboles estimés dγ,...,dκ d'un facteur Q afin de les ramener au rythme chip; - des moyens 111 ' permettant d'étaler les symboles estimés dι,...Jκ respectivement par les codes Q à Ck, - un sommateur 115' ; - un multiplicateur 116' adapté à appliquer le code d'embrouillage en multipliant chip à chip le signal en sortie du sommateur 1 15' par la séquence s ;
- des moyens 1 13' permettant le sur-échantillonnage du signal en sortie des moyens 116' d'un facteur S afin de le ramener au rythme rapide;
- des moyens 119' adaptés à effectuer un filtrage à l'impulsion de mise en forme en demi-Nyquist ;
- des moyens 114' adaptés à pondérer, suivant chaque trajet, le signal après mise en forme par le coefficient du canal correspondant \,...,hL ; et - des moyens 1 12' adaptés à introduire le retard correspondant τγ,...,τL .
Les deux dernières opérations sont désignées par « filtrage canal », et permettent d'obtenir les signaux fml {î)qu\ sont des répliques estimées du signal transmis suivant les différents trajets / du canal, au rythme rapide, à la sortie de l'étage m . Dans cette structure, les signaux sont transmis d'un étage à l'autre au rythme rapide (rythme d'échantillonnage).
La structure du premier étage 13 est similaire à celle de l'étage intermédiaire 14 de la figure 2. La différence réside au niveau du bloc d'estimation des symboles qui est directement obtenu du bloc EΞT11 en court-circuitant l'entrée, c'est-à-dire en attaquant les entrées suivant les différents trajets par le même signal, et qui correspond au signal discret reçu en bande de base r(i).
L'homme du métier comprendra que le dernier étage 15 du récepteur MPIC 12, ne comporte pas de bloc de régénération d'interférence EΞT12, mais seulement un bloc d'estimation, similaire au bloc d'estimation des symboles EΞT1 1 des étages intermédiaires 14, ce bloc comprenant en outre un bloc de conversion parallèle/ série des symboles estimés.
Comme décrit dans le document [Higuchi] , le récepteur MPIC 12 décrit précédemment permet une amélioration notable en termes de taux d'erreur binaire (TEB) et de débit de sortie.
Cependant, son implémentation conduit à une complexité en opérations arithmétiques (multiplications, additions complexes) de 5 à 25 fois supérieures à celles d'un récepteur conventionnel RAKE utilisé en UMTS de base (voir l'étude de complexité ci-après) Objet et résumé de l'invention
La présente invention a pour but principal de proposer une structure à faible complexité pour l'annuleur d'interférence MPIC.
Plus précisément, l'invention concerne un dispositif de réception d'un signal analogique à étalement de spectre en bande de base issu d'un canal de propagation multi-trajets, ce signal analogique véhiculant des symboles, ce dispositif de réception comportant une structure à au moins deux étages, chaque étage comportant un bloc d'estimation des symboles, et, à l'exception du dernier étage, un bloc de régénération d'interférence utilisant les symboles estimés par le bloc d'estimation de symbole de cet étage.
Conformément à l'invention, les signaux sont transmis au rythme chip d'un étage à l'autre et chacun des blocs de régénération d'interférences utilise une mise en forme en Nyquist complet. On rappelle que dans le récepteur MPIC avec structure classique décrit précédemment en référence aux figures 1 et 2, une mise en forme en demi-Nyquist est utilisée dans le bloc EΞT12 de régénération d'interférences, et un banc de filtres adaptés à la mise en forme en demi- Nyquist est utilisé à l'entrée du bloc EΞT11 d'estimation des symboles. Conformément à l'invention, on effectue une mise en forme pour la régénération d'interférences en utilisant un Nyquist complet (cosinus surélevé), au lieu d'un demi-Nyquist.
Cette caractéristique permet avantageusement de supprimer le banc de filtres à l'entrée du bloc d'estimation des symboles. En procédant ainsi, on regroupe la mise en forme en demi-
Nyquist et le banc de filtres adaptés à la mise en forme dans un même filtre.
La structure du récepteur conforme à l'invention permet de réduire la part des traitements effectués au rythme rapide, qui sont les plus coûteux et par conséquent entraîne une réduction de la complexité globale du MPIC Cette structure permet également de réduire la charge mémoire par rapport au récepteur MPIC avec structure classique.
Le fait de transmettre les signaux entre les différents étages au rythme chip permet de réduire encore la complexité. Rus précisément, l'opération consistant à retrancher l'interférence du signal reçu à l'entrée de chaque étage est effectuée, dans le récepteur MPIC avec structure classique 12, au rythme rapide et, dans le dispositif de réception selon l'invention, au rythme. On réduit ainsi considérablement le nombre d'opérations arythmiques nécessaires au fonctionnement de ce récepteur.
Dans un mode particulier de réalisation de l'invention, le bloc de détection de symboles du premier étage du dispositif de réception selon l'invention est constitué par un récepteur RAKE multicode comportant un unique filtre corrélateur de désétalement pour chacun desdits codes, et dans lequel la compensation de canal s'effectue au rythme chip.
Cette caractéristique permet avantageusement de réduire la complexité du récepteur, puisqu'elle ne nécessite que K corrélateurs au lieu des (Kx L) corrélateurs du récepteur MPIC avec structure classique décrit précédemment en référence aux figures 1 et 2.
Dans la suite de ce document, on dira que le premier étage du dispositif de réception selon l'invention est un récepteur RAKE multicode avec une « structure Tc » (pour compensation au rythme chip) par opposition au récepteur RAKE multicode du récepteur MPIC avec structure classique 12, dans lequel la compensation s'effectue au rythme symbole et que l'on nommera « structure Ts ».
Corrélativement, l'invention vise aussi un procédé itératif de réception d'un signal analogique à étalement de spectre en bande de base issu d'un canal de propagation multi-trajets, ce signal analogique véhiculant des symboles, ce procédé comportant :
- une étape pour obtenir une première estimation des symboles correspondant à chacun des codes ; - une étape pour régénérer, à partir des symboles estimés, des interférences pour chacun desdits trajets ; et
- une étape dite "étape d'annulation d'interférences" pour délivrer une deuxième estimation des symboles en annulant les interférences du signal analogique pour chacun desdits trajets. Conformément à l'invention, les interférences sont régénérées au rythme chip et l'étape de régénération d'interférences utilise une mise en forme en Nyquist complet.
Dans un mode particulier de réalisation, les différentes étapes du procédé de réception sont déterminées par des instructions de programmes d'ordinateurs. En conséquence, l'invention vise aussi un programme d'ordinateur sur un support d'informations, ce programme étant susceptible d'être mis en œuvre dans un dispositif de réception ou plus généralement dans un ordinateur, ce programme comportant des instructions adaptées à la mise en œuvre des étapes d'un procédé de réception tel que décrit ci-dessus.
Ce programme peut utiliser n'importe quel langage de programmation, et être sous la forme de code source, code objet, ou de code intermédiaire entre code source et code objet, tel que dans une forme partiellement compilée, ou dans n'importe quelle autre forme souhaitable.
L'invention vise aussi un support d'informations lisible par un ordinateur, et comportant des instructions d'un programme d'ordinateur tel que mentionné ci-dessus. Le support d'informations peut être n'importe quelle entité ou dispositif capable de stocker le programme. Par exemple, le support peut comporter un moyen de stockage, tel qu'une FDM, par exemple un CD ROM ou une ROM de circuit microélectronique, ou encore un moyen d'enregistrement magnétique, par exemple une disquette (floppy dise) ou un disque dur.
D'autre part, le support d'informations peut être un support transmissible tel qu'un signal électrique ou optique, qui peut être acheminé via un câble électrique ou optique, par radio ou par d'autres moyens. Le programme selon l'invention peut être en particulier téléchargé sur un réseau de type I nternet.
Alternativement, le support d'informations peut être un circuit intégré dans lequel le programme est incorporé, le circuit étant adapté pour exécuter ou pour être utilisé dans l'exécution du procédé en question.
Brève description des dessins
D'autres caractéristiques et avantages de la présente invention ressortiront de la description faite ci-dessous, en référence aux dessins annexés qui en illustrent un exemple de réalisation dépourvu de tout caractère limitatif. Sur les figures : - la figure 1 déjà décrite représente un récepteur MPIC avec structure classique;
- la figure 2 déjà décrite représente un étage du récepteur MPIC de la figure 1 ; - la figure 3 représente un dispositif de réception conforme à l'invention dans un mode particulier de réalisation ;
- la figure 4 représente le premier étage du dispositif de réception de la figure 3 ;
- la figure 5 représente un étage intermédiaire du dispositif de réception de la figure 3 ;
- la figure 6 représente le dernier étage du dispositif de réception de la figure 3 ;
- la figure 7 représente, sous forme d'organigramme, les principales étapes d'un programme de réception conforme à l'invention, dans un mode particulier de réalisation ; et
- les figures 8 à 11 illustrent le gain en complexité pouvant être obtenu par le dispositif de réception selon l'invention.
Description détaillée d'un mode de réalisation Dans les figures qui vont maintenant être décrites, les éléments déjà décrits en référence aux figures 1 et 2 conservent les mêmes références.
La figu re 3 représente la structure d'un dispositif de réception 10 conforme à l'invention dans un mode particulier de réalisation. Dans le mode de réalisation décrit ici, ce récepteur comporte M étages (premier étage 130, étages intermédiaires 140 et dernier étage 150).
A la différence du récepteur MPIC avec structure classique décrit en référence aux figures 1 et 2, dans le dispositif de réception 10 selon l'invention, les signaux sont transmis d'un étage à l'autre au rythme chip. Les signaux d'entrée-sortie sont définis comme suit :
- y, (j) est le signal reçu au rythme chip après filtrage adapté à l'impulsion de mise en forme en demi-Nyquist et correction du retard suivant le trajet / . I l est obtenu suivant:
>'/W=r(0*^(-0*<5(ï'+τ/)|I=_,S' où δ(ή est l'impulsion unité (impulsion de Dirac numérique), * rreepprréésseennttee ll''ooppéérraattiioonn ddee ccoonnvvoolluuttiioonn nnuurmérique et ι=jS représente l'opération d'échantillonnage au rythme chip.
" 9mi U) ΘSt 'Θ signal d'entrée au rythme chip de l'étage m suivant le trajet / . I l est obtenu suivant:
ymι U) = yι U)-°y{m-ι)i U) >
où a est le facteur de réjection des interférences et y^γ U) ΘSt lΘ signal d'interférence régénéré au rythme chip à la sortie de l'étage (m-l) suivant le trajet / , en utilisant une mise en forme en Nyquist complet.
- j>(m_1); (y) est exprimé comme suit:
y(m-i)i U) (j)*δ{i+ τι) .
Figure imgf000012_0001
où χ, _Λe (i) est la réplique estimée à l'étage (m-l) du signal transmis suivant le trajet f- obtenu en effectuant une mise en forme avec un Nyquist complet. Elle est reliée à la réplique estimée à la sortie de l'étage (m-l) de la structure classique r^m l)ι (i) par
(voir Figure 1 ) :
Figure imgf000012_0002
La figu re 4 représente le premier étage 130 du dispositif 10 de réception conforme à l'invention représenté à la figure 3.
Ce premier étage 130 comporte principalement deux blocs, à savoir un bloc d'estimation des symboles EΞT1 10 et un bloc de régénération des interférences EΞT120. Dans cet exemple, le bloc d'estimation des symboles EΞT110 est constitué par un récepteur RAKE multicode avec un filtre corrélateur unique pour chaque code d'étalement ck , on parle d'un Rake avec structure Tc .
Comme dans le récepteur MPIC 12 avec structure classique, le premier étage 130 du dispositif de réception 10 conforme à l'invention comporte, en sortie des moyens de filtrage 1 19 adaptés à la mise en forme discrète en racine de demi-Nyquist du signal d'entrée r(i), des moyens 1 12 pour corriger les retards τlt...,τL suivant les différents trajets et des moyens 1 13 d'échantillonnage des signaux corrigés au rythme chip Tc
Pour chaque trajet, le signal en sortie des moyens 1 13 d'échantillonnage constitue le signal de sortie y, (j) transmis aux étages suivants (voir figure 3). I l est fourni en entrée de moyens 114 de compensation du canal adaptés à multiplier, pour chaque trajet / , le signal par le conjugué complexe tζ du gain du canal correspondant suivant ce trajet.
Cette compensation de canal s'effectue au rythme chip.
Les signaux suivant les différents trajets sont ensuite sommés par un sommateur 115. Le signal en sortie du sommateur 115 est fourni en entrée d'un multiplicateur 21 qui multiplie le signal chip à chip par le conjugué complexe du code d'embrouillage s* pour le désembrouiller.
Le signal issu du multiplicateur 21 , est fourni en entrée d'un corrélateur 1 11 correspondant à chacun des codes d'intérêt C* i à C k. Le signal en sortie de chaque corrélateur 111 est fourni en entrée de moyens 31 de décimation adaptés à garder un échantillon chaque Q chips, ce qui consiste à effectuer, en analogique, un échantillonnage au rythme symbole.
On obtient ainsi un signal constitué par une décision souple des symboles dι,...,dκ , qui est fourni en entrée d'un dispositif 32 de décision apte à donner, pour les différents codes d'étalement ck une estimation dure dι,...,dκ des symboles véhiculés par le signal.
Dans Le bloc de régénération d'interférences EΞT120 du premier étage 130 du dispositif 10 de réception, on utilise des moyens 1190 de mise en forme qui utilisent un Nyquist complet γ(i) au lieu d'un demi- Nyquist ψ{i) .
L'impulsion de Nyquist est supposée connue par le terminal mobile, sinon calculée et sauvegardée à l'avance selon:
y{i) = ψ{i)* ψ* (-ï) . Dans le mode de réalisation décrit ici, on notera qu'on a ramené une partie des traitements effectués à l'entrée du bloc d'estimation des symboles EΞT1 1 du MPIC avec structure classique 12 (correction des retards par les moyens 112 et échantillonnage au rythme chip par les moyens 113, voir Figure 2) à la sortie du bloc de régénération d'interférence EΞT120 du dispositif de réception 10 selon l'invention pour pouvoir transmettre les signaux d'interférence yu au rythme chip. Le signal d'interférence yu suivant le trajet / est obtenu après correction du retard et échantillonnage au rythme chip du signal résultant de la somme de toutes les répliques du signal reçu suivant les différents trajets JCU (I)....JC1L (I) à l'exception du trajet en question.
La figu re 5 représente un étage intermédiaire 140 de niveau m du dispositif 10 de réception conforme à l'invention représenté à la figure 3.
Le bloc EΞT110 d'estimation des symboles de cet étage intermédiaire 140 a une structure similaire à celle du bloc EΞT11 d'estimation des symboles du récepteur MPIC avec structure classique 12 décrit en référence à la figure 2. Toutefois, et de façon très avantageuse, le banc de filtres 119 présent à l'entrée du bloc EΞT1 1 du récepteur MPIC avec structure classique 12 a été supprimé, en conséquence de l'utilisation de moyens 1 190 d'une mise en forme de Nyquist complet dans le bloc EΞT120 de régénération d'interférence. On notera également que les moyens 112 de correction des retards et 113 d'échantillonnage au rythme chip ont été déplacés en amont à la sortie du bloc de régénération d'interférence EΞT120 de l'étage précédent comme décrit précédemment en référence à la figure 4.
Le bloc EΞT120 de régénération d'interférence de cet étage intermédiaire 140 a une structure identique à celle du bloc EΞT120 de régénération d'interférence du premier étage 130 décrit en référence à la figure 4.
La figu re 6 représente le dernier étage 150 du dispositif 10 de réception conforme à l'invention représenté à la figure 3. Ce dernier étage 150 ne comporte pas de bloc de régénération d'interférence. I l comporte un bloc EΞT1 10 d'estimation des symboles similaire à celui de l'étage intermédiaire 140 décrit en référence à la figure 5, dans lequel on a ajouté un bloc 33 de multiplexage assurant la conversion parallèle/ série des symboles estimés pour une décision finale.
La figu re 7 représente, sous forme d'organigramme, les principales étapes d'un procédé de réception conforme à l'invention.
Ce procédé peut être mis en oeuvre par le dispositif 10 de réception selon l'invention décrit précédemment.
Le procédé de réception selon l'invention décrit ici comporte une étape E10 de réception du signal analogique r(t) à étalement de spectre en bande de base issu d'un canal de communication.
Cette étape E10 de réception est suivie par une étape E20 permettant de délivrer le signal reçu au rythme chip Tc suivant les différents trajets. Cette étape est réalisée en utilisant les moyens 1 19 adaptés à effectuer un filtrage adapté à l'impulsion de mise en forme discrète en racine de demi-Nyquist, les moyens 112 de correction des retards, et les moyens 113 d'échantillonnage des signaux corrigés au rythme chip Tc.
L'étape E20 d'échantillonnage au rythme chip est suivie par une étape E30 d'obtention d'une première estimation dγ,...,dκ des symboles correspondant à chacun des codes d'étalement c-ι .. £ι<-
L'étape E30 d'obtention d'une première estimation des symboles est suivie par une étape E40 au cours de laquelle on régénère, à partir des symboles estimés { dlt...Jκ) obtenus à l'étape précédente E30 des interférences pour chacun des trajets. Cette étape E40 de régénération comporte deux sous-étapes, à savoir :
- une sous-étape E401 de régénération, à partir des symboles estimés dι,...Jκ, des répliques χu , χιL du signal analogique correspondant aux différents trajets ; et - une sous-étape E402 au cours de laquelle on régénère les interférences pour chacun desdits trajets, à partir de ces répliques χn, χιL .
Conformément à l'invention, les interférences sont régénérées au rythme chip et la sous-étape E401 de régénération d'interférences utilise une mise en forme de Nyquist complet. L'étape E40 de régénération des interférences est suivie par une étape E50 dite "étape d'annulation d'interférences" au cours de laquelle on délivre une deuxième estimation d2l , d2K desdits symboles en annulant les interférences du signal analogique r(t) pour chacun des trajets.
Comme décrit précédemment, celle-ci est obtenue en retranchant du signal reçu r(i) toutes les répliques du signal transmis suivant les différents trajets du canal à l'exception de la réplique correspondant aux trajets en question.
Dans une variante préférée de réalisation, le dispositif de réception comporte plus de deux étages.
Dans ce cas, les étages supplémentaires sont conformes aux étages intermédiaires 140 décrits précédemment en référence à la figure 3.
Ainsi l'étape EΞ50 d'annulation d'interférences est suivie par un test E60 au cours duquel on vérifie si l'étage en cours est le dernier étage du dispositif de réception. S tel est le cas le procédé se termine et les symboles estimés par le procédé sont ceux obtenus d2l , d2K à la deuxième estimation.
Dans le cas contraire, le résultat du test E60 est négatif et on réitère les étapes E40 de régénération et E50 d'annulation d'interférences pour affiner l'estimation aux étages suivants.
Etude de complexité
Une étude de complexité en termes d'opérations arithmétiques complexes est considérée dans ce paragraphe. Cette étude va nous permettre de montrer le gain en complexité apporté par le dispositif de réception 10 selon l'invention. Nous allons considérer le traitement d'une sous trame TTI (Transmission Time I nterval) correspondant à une durée de 3 slots en HSDPA mode FDD (Frequency Division Duplex). Avec un facteur d'étalement Q = 16 , la sous trame contient N = 3x160 = 480 symboles. La longueur du signal discret reçu r(i) en échantillons dépend du facteur de sur-échantillonnage S , elle est donnée par :
P = (NQ-l)S + U + W-l , où U est la longueur en échantillons du demi-Nyquist (le Nyquist complet comprend ainsi (217-1) échantillons) et W est la dispersion temporelle du canal de propagation en échantillons { W = τL en échantillons).
Dans la suite on va évaluer la complexité en termes d'additions et multiplications complexes pour le récepteur MPIC avec structure classique 12 et pour le dispositif de réception 10 conforme à l'invention.
Les opérations de décision dure ne sont pas prises en compte dans l'évaluation de la complexité. En effet, ces opérations sont identiques pour les deux structures et ainsi non concernées par la réduction de complexité. I I est important de noter qu'une opération de décision dure pour un symbole particulier revient tout simplement à calculer un nombre de distances euclidiennes correspondant à la taille de l'alphabet de la modulation utilisée et de choisir comme symbole décidé l'élément de l'alphabet qui permet de minimiser cette distance.
1 ) Récepteur MPIC avec structure classique 12
Bloc d'estimation des symboles:
[PxU additions complexes
• Filtrage demi-Nyquist par trajet: \
[P x U multiplications complexes • Désembrouillage par trajet: Nx Q multiplications complexes
\Nx Q additions complexes
• Désétalement par code par trajet:
Figure imgf000017_0001
[Nx Q multiplications complexes
• Compensation du canal par code: NxL multiplications complexes
• Recombinaison des trajets par code: NxL additions complexes
Bloc de régénération d'interférence:
• Etalement par code: Nx Q multiplications complexes
• Combinaison des codes: NxQxK additions complexes
• Embrouillage: NxQ multiplications complexes
\PxU additions complexes • Mise en forme en demi-Nyquist: \
[P x U multiplications complexes
• Filtrage canal: PxL multiplications complexes
• Génération des signaux d'entrée de l'étage suivant: \PxL2 additions complexes
[PxZ, multiplications complexes
Figure imgf000018_0001
Tableau 1 : Complexité du Rake structure T .
Figure imgf000018_0002
Tableau 2: Complexité de l'étage 1 avec structure classique.
Figure imgf000018_0003
Tableau 3: complexité de l'étage m ( l < m < M ) avec structure classique.
Figure imgf000018_0004
Tableau 4: Complexité de l'étage M avec structure classique.
2) Dispositif de réception 10 selon l'invention
Bloc d'estimation des symboles:
• Filtrage demi-Nyquist (premier étage seulement) : \P x U additions complexes
[Px U multiplications complexes • Désembrouillage par trajet: Nx Q multiplications complexes
Cas du premier étage: Nx Q multiplications complexes
\Nx Q additions complexes
• Désétalement par code par trajet: \
[NxQ multiplications complexes
\NxQ additions complexes Cas du premier étage (par code) : \
[NxQ multiplications complexes
• Compensation du canal par code: NxL multiplications complexes Cas du premier étage: NxQxL multiplications complexes
• Recombinaison des trajets par code: NxL additions complexes Cas du premier étage: NxQxL additions complexes
Bloc de régénération d'interférence:
• Etalement par code: Nx Q multiplications complexes
• Combinaison des codes: NxQxK additions complexes
• Embrouillage: NxQ multiplications complexes • Mise en forme en Nyquist complet: Px (2 x U — l) additions complexes
Px (2 x U — l) multiplications complexes
• Filtrage canal: PxL multiplications complexes d'entrés de l'étage suivant:
Figure imgf000019_0001
Figure imgf000019_0002
Tableau 5: Complexité du Rake structure T
Figure imgf000019_0003
Tableau 6: Complexité de l'étage 1 avec la nouvelle structure.
Figure imgf000019_0004
Tableau 7: Complexité de l'étage m ( l < m < M ) avec la nouvelle structure.
Figure imgf000019_0005
Tableau 8: Complexité de l'étage M avec la nouvelle structure. Complexité totale pour M étages
Figure imgf000019_0006
Figure imgf000020_0001
ableau 9: Complexité totale pour M étages.
-Exemple d'application
Afin d'évaluer le gain en complexité apporté par l'utilisation de la nouvelle structure, nous considérons le cas d'une communication multicode HSDPA mode FDD. Les différents paramètres utilisés pour l'application sont résumés au Tableau 10.
Figure imgf000020_0002
Tableau 10 : Différents paramètres entrant dans l'évaluation de la complexité. [ETSI] : TR 101 112, UMTS; Sélection procédures for the choice of radio transmission technologies of the UMTS, V.3.2.0 (1998-04), Sophia Antipolis, France.
Avant de donner les résultats concernant la comparaison de la complexité entre le récepteur MPIC avec structure classique 12 et le dispositif 10 de réception selon l'invention, nous avons préféré premièrement donner une comparaison en complexité entre la structure Ts et Tc du Rake.
Aux figures 8 et 9 est donné le rapport de complexité structure ^/structure Tc en fonction du nombre de codes d'étalement alloués pour S = 2 et 4 échantillons, respectivement. Plus précisément :
- les figures 8A et 9A donnent le rapport de complexité en terme d'additions complexes structure ^/structure Tc en fonction du nombre de codes d'étalement alloués pour S = I et 4 échantillons, respectivement ; et
- les figures 8B et 9B donnent le rapport de complexité en terme de multiplications complexes structure ^/structure Tc en fonction du nombre de codes d'étalement alloués pour S = I et 4 échantillons, respectivement. La première chose à remarquer est que pour le cas monocode
[ K = I), les deux structures Ts et Tc du Rake ont pratiquement la même complexité. Cependant, une fois que le nombre de codes alloués augmente, le rapport de complexité prend de l'importance en faveur de la structure Tc . A titre d'exemple, pour K = 15 codes, le rapport de complexité est de 2,5 pour S = I et de 1 ,5 pour S = A . I l est important de remarquer que les courbes du rapport de complexité ont pratiquement la même allure que ce soit pour les additions complexes ou pour les multiplications complexes. En passant de 5 = 2 (figure 8) à S = A (figure 9), le rapport de complexité décroît. On peut montrer que ce rapport tend vers 1 quand S devient très grand indépendamment du nombre de codes alloués (voir Tableaux 1 et 5).
L'explication de ce comportement est la suivante : le gain apporté par l'utilisation de la structure Tc est dû à la réduction du nombre de corrélateurs (filtres adaptés aux codes d'étalement), et par conséquent à l'optimisation de la part des traitements effectués au rythme chip.
Par contre, faire augmenter le nombre de sur-échantillonnage S revient à augmenter la part des traitements effectués au rythme rapide. Ces derniers sont identiques pour les deux structures (voir Tableaux 1 et 5), et deviennent dominants pour S grand.
En pratique le facteur de sur-échantillonnage S prend des valeurs relativement faibles de 2, 4 et au maximum 8, d'où l'intérêt d'utiliser une structure Tc pour le Rake au niveau du premier étage du dispositif 10 de réception selon l'invention au lieu d'une structure Ts . Aux figures 10 et 1 1 est donné le rapport de complexité MPIC avec structure classique 12/dispositif 10 de réception selon l'invention en fonction du nombre de codes alloués et du nombre d'étage constituant le MPIC pour S = 2 (figure 10) et S = 4 (figure 11 ). Plus précisément :
- les figures 1 OA et 11 A donnent le rapport de complexité en terme d'additions complexes MPIC classique/ structure selon l'invention en fonction du nombre de codes alloués et du nombre d'étages pour S = 2 et 4 échantillons, respectivement ; et
- les figures 1 OB et 11 B donnent le rapport de complexité en terme de multiplications complexes MPIC classique/ structure selon l'invention en fonction du nombre de codes alloués et du nombre d'étages pour S = 2 et 4 échantillons, respectivement. Ces résultats montrent que la nouvelle structure permet de réduire d'un facteur 2 à 3 la complexité du MPIC avec structure classique.
Ce rapport est d'autant plus élevé que le facteur de sur- échantillonnage est important. Ce comportement est dû au fait que l'optimisation de la complexité pour la nouvelle structure concerne la part des traitements effectués au rythme rapide.
Par ailleurs, le rapport de complexité devient plus important lorsque le nombre d'étages augmente, ce qui est tout à fait logique en considérant le principe sur lequel est basée la réduction de la complexité pour la nouvelle structure.
En revanche, on observe une légère perte en gain de complexité en augmentant le nombre de codes alloués. En effet, en augmentant le nombre de codes alloués, la part des traitements effectués au rythme chip prend de l'importance vis-à-vis à ceux effectués au rythme rapide. Les tableaux 11 et 12 ci-après montrent l'ordre de grandeur du nombre d'opérations arithmétiques complexes nécessaires pour les deux structures du MPIC.
Figure imgf000023_0001
Tableau 11 : Complexité du MPIC avec structure classique et nouvelle structure en fonction du nombre de codes alloués et du nombre d'étages pour S = 2 échantillons.
Figure imgf000024_0001
Tableau 12: Complexité du MPIC avec structure classique et nouvelle structure en fonction du nombre de codes alloués et du nombre d'étages pour S = A échantillons.
Application de l'invention
Le domaine d'application de l'invention est celui des récepteurs avancés pour les terminaux mobiles 3G et plus. La structure du MPIC proposé par l'invention permet son implémentation pour équiper les terminaux mobiles HSDPA. En effet, la complexité du MPIC en utilisant cette nouvelle structure est compatible avec les performances obtenues.
Quoique développée ici pour le lien descendant, la nouvelle structure peut être utilisée en lien montant (i.e., au niveau des stations de base) où les annuleurs d'interférence trouvent leur origine. En fait, la structure de réception proposée peut être utilisée dans tout système de communication sans fil utilisant le COMA comme technique d'accès, nécessitant un traitement avancé et où une portion significative des codes d'étalement est connue (exemple des systèmes utilisant du multicode).

Claims

REVENDI CATI ONS
1. Dispositif (10) de réception d'un signal analogique (r(t)) à étalement de spectre en bande de base issu d'un canal de propagation m u It i -trajets, ledit signal analogique véhiculant des symboles, ledit dispositif de réception comportant une structure à au moins deux étages (130, 140, 150), chaque étage comportant un bloc d'estimation (ET110) desdits symboles, et, à l'exception du dernier étage (150), un bloc (ET120) de régénération d'interférence utilisant les symboles estimés par le bloc d'estimation de symbole dudit étage, ce dispositif étant caractérisé en ce que les signaux sont transmis au rythme chip d'un étage à l'autre et en ce que chacun desdits blocs de régénération d'interférences (ET120) utilise une mise en forme en Nyquist complet (1190).
2. Dispositif de réception selon la revendication 1 , caractérisé en ce que ledit bloc de détection de symboles (ET110) du premier étage (130) est constitué par un récepteur RAKE multicode comportant un unique filtre corrélateur de désétalement (111 ) pour chacun desdits codes, et dans lequel la compensation de canal s'effectue au rythme chip.
3. Procédé itératif de réception d'un signal analogique (r(t)) à étalement de spectre en bande de base issu d'un canal de propagation m u It i -trajets, ledit signal analogique véhiculant des symboles, ce procédé comportant :
- une étape (E30) pour obtenir une première estimation ( U1....,dκ) desdits symboles correspondant à chacun desdits codes (c-i, ck) ;
- une étape (E40) pour régénérer, à partir desdits symboles estimés { dlt...,dκ) des interférences pour chacun desdits trajets ; et - une étape (E50) dite "étape d'annulation d'interférences" pour délivrer une deuxième estimation { d2l , d2K) desdits symboles en annulant lesdites interférences dudit signal analogique (r(t)) pour chacun desdits trajets, le procédé étant caractérisé en ce que lesdites interférences sont régénérées (E40) au rythme chip et en ce que ladite étape (E40) de régénération d'interférences utilise une mise en forme de Nyquist complet.
4. Programme d'ordinateur comportant des instructions pour l'exécution des étapes du procédé de réception selon la revendication 3 lorsque ledit programme est exécuté par un ordinateur.
5. Support d'enregistrement lisible par un ordinateur sur lequel est enregistré un programme d'ordinateur comprenant des instructions pour l'exécution des étapes du procédé de réception selon la revendication 3.
PCT/FR2007/050827 2006-02-28 2007-02-21 Structure a faible complexite pour l'implementation de l'annuleur d'interference mpic WO2007099249A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/224,568 US20090304049A1 (en) 2006-02-28 2007-02-21 Structure Low Complexity for Implementing the Mpic Interference Canceller
EP07731648A EP1992079A1 (fr) 2006-02-28 2007-02-21 Structure a faible complexite pour l'implementation de l'annuleur d'interference mpic

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0650696A FR2897996A1 (fr) 2006-02-28 2006-02-28 Structure a faible complexite pour l'implementation de l'annuleur d'interference mpic
FR0650696 2006-02-28

Publications (1)

Publication Number Publication Date
WO2007099249A1 true WO2007099249A1 (fr) 2007-09-07

Family

ID=37084605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2007/050827 WO2007099249A1 (fr) 2006-02-28 2007-02-21 Structure a faible complexite pour l'implementation de l'annuleur d'interference mpic

Country Status (4)

Country Link
US (1) US20090304049A1 (fr)
EP (1) EP1992079A1 (fr)
FR (1) FR2897996A1 (fr)
WO (1) WO2007099249A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920619B2 (en) * 2007-04-25 2011-04-05 Telefonaktiebolaget Lm Ericsson (Publ) Efficient computation of a waveform correlation matrix

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2234653A (en) * 1989-07-31 1991-02-06 American Telephone & Telegraph Overlapping look-up-and-add echo canceller reduces memory
EP1179891A2 (fr) * 2000-06-29 2002-02-13 TRW Inc. Procédé et appareil de suppression d'interférence à access multiple dans un système de communication d'accés multiple par division de code

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852630A (en) * 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6996159B2 (en) * 2001-05-17 2006-02-07 Intel Corporation Reducing spread spectrum noise
US7924909B2 (en) * 2004-06-02 2011-04-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for interference cancellation in wireless receivers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2234653A (en) * 1989-07-31 1991-02-06 American Telephone & Telegraph Overlapping look-up-and-add echo canceller reduces memory
EP1179891A2 (fr) * 2000-06-29 2002-02-13 TRW Inc. Procédé et appareil de suppression d'interférence à access multiple dans un système de communication d'accés multiple par division de code

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JUN CHEN ET AL: "MCI Cancellation for Multicode Wideband CDMA Systems", IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, US, vol. 20, no. 2, February 2002 (2002-02-01), XP011055544, ISSN: 0733-8716 *
KENICHI HIGUCHI ET AL: "Multipath Interference Canceller for High-Speed Packet Transmission With Adaptive Modulation and Coding Scheme in W-CDMA Forward Link", IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, US, vol. 20, no. 2, February 2002 (2002-02-01), XP011055550, ISSN: 0733-8716 *
ZHAN GAO ET AL: "A novel combination algorithm based on chip equalizer and multi-path interference cancellation", SIGNAL PROCESSING, 2004. PROCEEDINGS. ICSP '04. 2004 7TH INTERNATIONAL CONFERENCE ON BEIJING, CHINA AUG. 31 - SEPT 4, 2004, PISCATAWAY, NJ, USA,IEEE, 31 August 2004 (2004-08-31), pages 1786 - 1789, XP010810686, ISBN: 0-7803-8406-7 *

Also Published As

Publication number Publication date
US20090304049A1 (en) 2009-12-10
FR2897996A1 (fr) 2007-08-31
EP1992079A1 (fr) 2008-11-19

Similar Documents

Publication Publication Date Title
JP5346074B2 (ja) 共分散ルート処理を伴う逐次干渉除去のための方法及び装置
EP1189361A1 (fr) Méthode de détection multi-utilisateur
EP0738049A1 (fr) Récepteur de signal à spectre étalé utilisant un seuil de détection autoadaptatif
FR2810820A1 (fr) Procede et dispositif de reception d&#39;un signal radio
FR2813464A1 (fr) Methode de detection multi-utilisateur
EP1105975B1 (fr) Recepteur en rateau iteratif et procede de reception correspondant
WO2007099249A1 (fr) Structure a faible complexite pour l&#39;implementation de l&#39;annuleur d&#39;interference mpic
FR2890504A1 (fr) Estimation iterative de canal de propagation pour mimo dans un reseau cdma
FR2851098A1 (fr) Procede de traitement d&#39;un signal par un recepteur radio et recepteur radio pour la mise en oeuvre du procede
EP1050987B1 (fr) Procédé d&#39;accès multiple de type CDMA à capacité améliorée
EP1221206B1 (fr) Procede et dispositif pour demoduler des signaux provenant de multi-utilisateurs
EP1135855A1 (fr) Filtre numerique a architecture parallele et recepteur de signaux a etalement de spectre utilisant un tel filtre
FR2770058A1 (fr) Procede de traitement d&#39;un signal de transmission d&#39;information par etalement de spectre et recepteur correspondant
EP1551109B1 (fr) Procédé d&#39;élimination des faux échos dans un récepteur Rake
WO2007048964A1 (fr) Procede et dispositif de reception hybride comportant un egaliseur canal et un annuleur d&#39;interference
EP1693969B1 (fr) Procédé de réception de signaux AMRC à suppression parallèle d&#39;interférences, étage et récepteur correspondants
WO2007031691A1 (fr) Procede et dispositif de configuration d&#39;un recepteur dans un dispositif de communication.
EP1065797B1 (fr) Récepteur AMRC à suppression parallèle d&#39;interférences et à synchronisation optimisée
WO2007031688A1 (fr) Dispositif de reception avec filtre egaliseur a profondeur finie travaillant au rythme chip
WO2007031690A1 (fr) Dispositif de reception d&#39;un signal avec determination de la profondeur optimale d&#39;un egaliseur mmse
EP1221207B1 (fr) Procede et dispositif pour ordonner des signaux provenant de multi-utilisateurs
WO2023247673A1 (fr) Procédés d&#39;émission et de réception d&#39;une communication sans fil étalée spectralement à forte efficacité spectrale potentielle et dispositifs associés
WO2006131665A1 (fr) Dispositif et procede de selection d&#39;un recepteur en fonction de l&#39;environnement
FR2860110A1 (fr) Procede de reception d&#39;un signal cdma a annulation d&#39;interference et recepteur correspondant.
FR2671249A1 (fr) Procede et appareil d&#39;annulation du bruit d&#39;etalement de spectre.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007731648

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12224568

Country of ref document: US