WO2007040045A1 - 画像表示装置及び方法 - Google Patents

画像表示装置及び方法 Download PDF

Info

Publication number
WO2007040045A1
WO2007040045A1 PCT/JP2006/318575 JP2006318575W WO2007040045A1 WO 2007040045 A1 WO2007040045 A1 WO 2007040045A1 JP 2006318575 W JP2006318575 W JP 2006318575W WO 2007040045 A1 WO2007040045 A1 WO 2007040045A1
Authority
WO
WIPO (PCT)
Prior art keywords
image signal
image
signal
display device
frames
Prior art date
Application number
PCT/JP2006/318575
Other languages
English (en)
French (fr)
Inventor
Toshiharu Hanaoka
Kenichiroh Yamamoto
Hiroyuki Furukawa
Masafumi Ueno
Yasuhiro Yoshida
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to EP06798135A priority Critical patent/EP1931141A4/en
Priority to US12/066,218 priority patent/US9881535B2/en
Priority to JP2007538689A priority patent/JP4722936B2/ja
Publication of WO2007040045A1 publication Critical patent/WO2007040045A1/ja
Priority to US15/802,106 priority patent/US20180082624A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44008—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors

Definitions

  • the present invention relates to an image display apparatus and method having a function of converting a frame rate or a field rate, and more specifically, combines and displays a first image signal and a second image signal.
  • the present invention relates to an image display device for preventing image quality deterioration of display portions of first and second image signals due to motion compensation type rate conversion processing, and an image display method using the device.
  • the impulse response of the image display light has a temporal spread, so that the time-frequency characteristic deteriorates and the spatial frequency characteristic also decreases accordingly, resulting in motion blur. Occurs.
  • the human line of sight follows the moving object smoothly, if the light emission time is long, such as the hold type, the movement of the image is caused by the time integration effect. It looks jerky and looks unnatural.
  • Non-Patent Document 2 Conventionally, as a method for converting the frame rate, there are various methods such as simply repeatedly reading the same frame multiple times and frame interpolation by linear interpolation between frames (for example, Non-Patent Document 2).
  • frame interpolation processing by linear interpolation motion unnaturalness (jerkiness and judder) associated with frame rate conversion occurs, and motion blur caused by the hold-type display method described above occurs.
  • the image quality was not sufficient and the image quality was insufficient.
  • motion compensation type frame interpolation (motion correction) processing using motion beta has been proposed! According to this motion correction process, since the moving image itself is captured and corrected, it is possible to obtain a very natural moving image with no degradation of resolution and without occurrence of jerkiness. Further, since the interpolated image signal is formed by motion compensation, it is possible to sufficiently improve the motion blur interference caused by the hold type display method described above.
  • Patent Document 1 is for increasing the frame frequency of a display image by generating an interpolated frame adaptively to improve the reduction in spatial frequency characteristics that cause motion blur.
  • Technology is disclosed. This is because at least one interpolated image signal to be interpolated between frames of the display image is formed adaptively from the previous and next frames, and the formed interpolated image signal is interpolated between the frames and displayed sequentially. And then.
  • FIG. 44 is a block diagram showing a schematic configuration of an FRC drive display circuit in a conventional liquid crystal display device.
  • the FRC drive display circuit performs a motion correction process between frames of an input image signal.
  • An active matrix liquid crystal display panel having an FRC unit 100 for converting the number of frames of an input image signal by interpolating the image signal, a liquid crystal layer, and electrodes for applying a scanning signal and a data signal to the liquid crystal layer 103 and the scan electrodes and data electrodes of the liquid crystal display panel 103 based on the image signal frame rate converted by the FRC unit 100.
  • an electrode driving unit 104 for driving the pole.
  • the FRC unit 100 includes a motion vector detection unit 101 that detects motion vector information as well as an input image signal force, and an interpolation frame based on the motion vector information obtained by the motion vector detection unit 101! And an interpolation frame generation unit 102 for generation.
  • the motion vector detecting unit 101 may obtain motion vector information using, for example, a block matching method or a gradient method, which will be described later, and in some form on the input image signal. If motion vector information is included, this may be used.
  • image data compression-encoded using the MP EG method includes motion vector information of a moving image calculated at the time of encoding, and this motion vector information may be obtained.
  • FIG. 45 is a diagram for explaining frame rate conversion processing by the conventional FRC drive display circuit shown in FIG. 44.
  • the FRC unit 100 generates interpolated frames (images colored in gray in the figure) by motion compensation using the motion vector information output from the motion vector detection unit 101, and this generated By sequentially outputting the interpolated frame signal together with the input frame signal, the frame rate of the input image signal is converted from, for example, 60 frames per second (60 Hz) to 120 frames per second (120 Hz).
  • FIG. 46 is a diagram for explaining the interpolation frame generation processing by the motion vector detection unit 101 and the interpolation frame generation unit 102.
  • the motion vector detection unit 101 detects the motion vector 105 from the frame # 1 and frame # 2 shown in FIG. That is, the motion vector detection unit 101 obtains the motion vector 105 by measuring how much and in which direction the frame # 1 and frame # 2 have moved in 1Z60 seconds.
  • interpolation frame generation section 102 allocates interpolation vector 106 between frame # 1 and frame # 2 using the obtained motion vector 105.
  • An interpolation frame 107 is generated by moving the object (in this case, a car) from the position of frame # 1 to the position 1Z120 seconds later based on this interpolation vector 106.
  • motion compensation frame interpolation processing is performed using motion vector information, and the display frame frequency is increased to change the display state of the LCD (hold type display method) to the CRT (impulse type display). System) and the motion blur that occurs during video display It is possible to improve image quality degradation due to image loss.
  • a motion vector is detected for each pixel or small block between two consecutive frames, thereby interpolating each pixel or each small block of the interpolated frame between the two frames. That is, the number of frames is converted by correctly correcting and interpolating an image at an arbitrary position between two frames.
  • Patent Document 1 Specification of Patent No. 3295437
  • Non-Patent Document 1 Shuichi Ishiguro, Yasuro Kurita, “Examination of video quality of hold light emission display by 8x CRT”, IEICE Technical Report, The Institute of Electronics, Information and Communication Engineers, EID96-4 (1996- 06) , P. 19- 26
  • Non-Patent Document 2 Tatsuro Yamauchi, “Television Conversion”, Television Society Journal, Vol. 45, No. 12, pp. 1534-1543 (1991)
  • an image combining circuit is provided. If it is provided at the subsequent stage of the FRC circuit, it is necessary to perform high-speed clock operation at the rate of the frame rate increased by FRC in the image composition circuit. In this case, a chip set for supporting high-speed clock operation is required, which is not realistic from the viewpoint of cost.
  • the display of the first image signal or the second image signal is affected by the motion correction by the FRC processing.
  • the image quality of the part may deteriorate.
  • the main causes of image quality degradation are motion vector detection errors and motion correction errors caused by the mixture of multiple images (including still images) with different motion characteristics.
  • an input image signal input in RGB may be converted into a different format such as YPbPr and processed.
  • YPbPr a different format
  • the composite image signal made in RGB will be converted into a different format such as YPbPr by the FRC circuit.
  • the display portion of the composite image signal is displayed in a blurred state due to this conversion processing.
  • the present invention has been made in view of the above circumstances, and in an image display device including a motion compensation type frame rate conversion (FRC) unit, a composite image signal caused by FRC processing is obtained.
  • the object is to prevent image quality deterioration in the display area.
  • the first technical means of the present invention is configured to interpolate an image signal subjected to motion correction processing between frames or fields of an input image signal, thereby
  • the number of frames of the image signal is an image display device provided with rate conversion means for converting the number of fields and outputting to the display panel.
  • the first image signal is different from the first image signal.
  • the motion correction processing in the rate conversion means is invalidated.
  • a second technical means is the motion vector detecting unit according to the first technical means, wherein the rate conversion means detects motion vector information between consecutive frames or fields included in the input image signal.
  • An interpolation vector allocating unit that allocates an interpolation vector between the frames or between the fields based on the detected motion vector information, and an interpolation image that generates an interpolation image signal from the allocated interpolation vector It has a generating unit and an image interpolating unit for interpolating the generated interpolated image signal between the frames or between the fields.
  • the motion vector detected by the motion vector detecting unit is displayed.
  • the motion correction processing is invalidated by setting the vector to 0 as a vector.
  • the fourth technical means uses the interpolation assigned by the interpolation vector assigning unit.
  • the motion correction process is invalidated by setting the vector to 0 vector. Is.
  • the fifth technical means converts the number of frames or fields of the input image signal by interpolating the image signal subjected to motion correction processing between frames or fields of the input image signal.
  • An image display device having rate conversion means for outputting to a display panel, wherein the first image signal and a second image signal different from the first image signal are combined and displayed. In this case, the input image signal is output to the display panel without converting the number of frames or the number of fields of the input image signal.
  • the drive frequency of the display panel for displaying the image signal can be changed, and the first image signal and the second image signal are changed.
  • the drive frequency of the display panel is changed in accordance with the field frequency which is the frame frequency of the input image signal.
  • the seventh technical means converts the number of frames or the number of fields of the input image signal by interpolating the image signal subjected to motion correction processing between frames or fields of the input image signal.
  • An image display device comprising rate conversion means for outputting to a display panel, wherein an image signal that has not undergone motion correction processing is inserted between frames or fields of the input image signal.
  • Another rate conversion means for converting the number of frames or the number of fields of the input image signal is further provided, and the first image signal and a second image signal different from the first image signal are combined and displayed. In this case, the image signal having the number of frames or the number of fields converted by the other rate conversion means is output to the display panel.
  • An eighth technical means is the seventh technical means, wherein the other rate converting means inserts an image signal of the frame or field between frames or fields of the input image signal.
  • the input image signal is converted in number of frames or fields.
  • a ninth technical means is the seventh technical means, wherein the other rate conversion means includes an image signal subjected to linear interpolation processing between frames of the input image signal or between fields. To convert the number of frames or fields of the input image signal. It is characterized by
  • a tenth technical means is the seventh technical means, wherein the other rate converting means inserts a predetermined monochromatic image signal between frames or fields of the input image signal, The number of frames or the number of fields of the input image signal is converted.
  • the eleventh technical means interpolates the motion-corrected image signal between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • An image display device comprising rate conversion means for converting and outputting to a display panel, wherein a first image signal and a second image signal different from the first image signal are combined and displayed. In this case, the correction strength of the motion correction process in the rate conversion means is varied.
  • the rate conversion means weights and adds the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process at a predetermined ratio.
  • an interpolated image generation unit that generates an interpolated image signal is included, and when the first image signal and the second image signal are combined and displayed, the weighted addition ratio is varied. It is characterized by.
  • a thirteenth technical means is the twelfth technical means, in which the interpolated image generation unit displays the linear interpolation when the first image signal and the second image signal are combined and displayed. If the processed image signal is an interpolated image signal and the first image signal and the second image signal are not combined and displayed, the image signal subjected to the motion correction process is It is characterized by being an inset image signal.
  • the second image signal is a character signal synthesized in the first image signal. It is what.
  • a fifteenth technical means according to the fourteenth technical means is characterized in that the character signal is an on-screen display signal generated inside the image display device.
  • the second image signal is a small-screen image signal synthesized in the first image signal. Special It is a sign.
  • a seventeenth technical means according to the sixteenth technical means is characterized in that the small-screen image signal is a picture-in-picture display signal generated in the image display device.
  • the second image signal is a background image signal synthesized outside the first image signal. It is a characteristic.
  • a nineteenth technical means is the one according to the eighteenth technical means, wherein the background image signal is a data information display signal.
  • a twentieth technical means is the one according to the eighteenth technical means, wherein the background image signal is a program information display signal.
  • the second image signal is an other-screen image signal synthesized outside the first image signal. This is a feature.
  • a twenty-second technical means is the one according to the twenty-first technical means, wherein the other-screen image signal is a picture-out-picture display signal generated by the image display device.
  • the twenty-third technical means interpolates the motion-corrected image signal between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • An image display device comprising rate conversion means for converting and outputting to a display panel, wherein a first image signal and a second image signal different from the first image signal are combined and displayed.
  • the motion correction processing in the rate conversion means is invalidated for the pixel synthesized with the second image signal or the region including the pixel.
  • the rate conversion means includes a motion vector detection unit for detecting motion vector information between consecutive frames or fields included in the input image signal.
  • An interpolation vector allocating unit that allocates an interpolation vector between the frames or between the fields based on the detected motion vector information
  • an interpolated image generating unit that generates an interpolated image signal from the allocated interpolation vector
  • an image interpolating unit that interpolates the generated interpolated image signal between the frames or the fields. It is characterized by that.
  • the first image signal and the second image signal are combined and displayed in the twenty-fourth technical means.
  • the motion correction process is invalidated for each pixel of the interpolation block by setting the interpolation vector of the interpolation block to 0 vector.
  • flag information is added to an interpolation block synthesized with the second image signal, and the interpolation block to which the flag information is added is interpolated. It is characterized by setting the vector output to zero.
  • the twenty-seventh technical means interpolates an image signal subjected to motion correction processing between frames or fields of an input image signal, thereby reducing the number of frames or fields of the input image signal.
  • An image display device having rate conversion means for converting and outputting to a display panel, and performing motion correction processing between frames or fields of the input image signal to insert! / ⁇ image signal
  • the apparatus further includes other rate conversion means for converting the number of frames or the number of fields of the input image signal, and the first image signal and the second image signal different from the first image signal are obtained.
  • the number of frames or the number of fields is converted by the other rate conversion means for the pixel synthesized with the second image signal or the region including the pixel.
  • the image signal is obtained by and outputting to the display panel.
  • a twenty-eighth technical means is the twenty-seventh technical means, wherein the other rate conversion means includes an image signal subjected to linear interpolation processing between frames of the input image signal or between fields. By inserting, the number of frames or the number of fields of the input image signal is converted.
  • the other rate converting means inserts an image signal of the frame or field between frames or fields of the input image signal.
  • the thirtieth technical means interpolates an image signal subjected to motion correction processing between frames or fields of the input image signal, thereby reducing the number of frames or the number of fields of the input image signal.
  • An image display device comprising rate conversion means for converting and outputting to a display panel, wherein a first image signal and a second image signal different from the first image signal are combined and displayed.
  • the correction strength of the motion correction processing in the rate conversion means is variable for the pixel synthesized with the second image signal or the region including the pixel.
  • the thirty-first technical means is the thirty-third technical means, wherein the rate conversion means weights and adds the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process at a predetermined ratio.
  • the rate conversion means weights and adds the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process at a predetermined ratio.
  • the interpolated image generating unit synthesizes and displays the first image signal and the second image signal
  • An image signal that has been subjected to the linear interpolation processing is used as an interpolated image signal for a pixel that is synthesized with the image signal or an area including the pixel, and the second image signal is synthesized!
  • An image signal that has been subjected to the motion correction processing on a pixel pixel or an area including the pixel is used as an interpolated image signal.
  • the second image signal is a character signal synthesized in the first image signal. It is what.
  • a thirty-fourth technical means is characterized in that, in the thirty-third technical means, the character signal is an on-screen display signal generated inside the image display device.
  • the second image signal is a small-screen image signal synthesized in the first image signal. This is a feature.
  • the thirty-sixth technical means is the thirty-fifth technical means, wherein the small-screen image signal It is a picture-in-picture display signal generated in an image display device.
  • the second image signal is a background image signal synthesized outside the first image signal. It is a characteristic.
  • a thirty-eighth technical means is the thirty-seventh technical means, wherein the background image signal is a data information display signal.
  • a thirty-ninth technical means is the thirty-seventh technical means, wherein the background image signal is a program information display signal.
  • the second image signal is an other-screen image signal synthesized outside the first image signal. This is a feature.
  • a forty-first technical means is the forty-first technical means, wherein the other-screen image signal is a picture-out-picture display signal generated by the image display device.
  • the forty-second technical means interpolates an image signal subjected to motion correction processing between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; And a step of invalidating the motion correction processing when it is determined that the second image signal and the second image signal are combined.
  • the forty-third technical means interpolates the motion-corrected image signal between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; If it is determined that the second image signal and the second image signal are combined, the frame frequency or the field frequency of the input image signal is matched. And a step of changing the drive frequency of the display panel.
  • the forty-fourth technical means interpolates an image signal subjected to motion correction processing between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; When the input image signal is determined to have been combined with the second image signal, the input image signal is inserted between the frames or fields of the input image signal. And a step of converting the number of frames or the number of fields.
  • the forty-fifth technical means interpolates an image signal subjected to motion correction processing between frames or fields of an input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; When it is determined that the second image signal and the second image signal are combined, the input image signal is interpolated between frames or fields of the input image signal to interpolate the input signal. And a step of converting the number of frames or the number of fields of the image signal.
  • the forty-sixth technical means interpolates an image signal subjected to motion correction processing between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; When the input image signal and the second image signal are determined to have been combined, a predetermined monochromatic image signal is inserted between frames or fields of the input image signal to obtain the input image signal. And a step of converting the number of frames or fields of the signal.
  • the forty-seventh technical means includes the number of frames of the input image signal by interpolating the image signal subjected to the motion correction process between frames or fields of the input image signal. Or determining whether or not the first image signal and a second image signal different from the first image signal have been combined in the image display method including the step of converting the number of fields. And a step of varying a correction intensity of the motion correction process when it is determined that the first image signal and the second image signal are combined. .
  • the forty-ninth technical means interpolates the motion-corrected image signal between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; If it is determined that the second image signal and the second image signal are combined, the pixel in which the second image signal is combined! A step of inserting an image signal of the frame or field between frames or fields.
  • the fifty-first technical means interpolates an image signal subjected to motion correction processing between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; If it is determined that the second image signal and the second image signal are combined, the pixel where the second image signal is combined is a region including the pixel.
  • the method includes a step of interpolating an image signal subjected to linear interpolation processing between frames or fields of the input image signal.
  • the fifty-first technical means interpolates the motion-corrected image signal between frames or fields of the input image signal, thereby reducing the number of frames or fields of the input image signal.
  • the image display method including the step of converting, the step of determining whether or not the first image signal and the second image signal different from the first image signal are combined; If it is determined that the second image signal is combined with the second image signal, the pixel where the second image signal is combined is! And a step of varying the correction intensity.
  • the interpolation processing by motion compensation is not performed. By doing so, it is possible to effectively prevent the image quality deterioration of the display portion of the second image signal.
  • FIG. 1 is a block diagram illustrating a configuration example of a frame rate conversion unit included in an image display device of the present invention.
  • FIG. 2 is a diagram for explaining an example of interpolation frame generation processing by a frame generation unit
  • FIG. 3 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the first embodiment of the present invention.
  • FIG. 4 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a second embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a third embodiment of the present invention.
  • FIG. 6 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a fourth embodiment of the present invention.
  • FIG. 7 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a fifth embodiment of the present invention.
  • FIG. 8 is a diagram showing the relationship between input data and output data according to the fifth embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a sixth embodiment of the present invention.
  • FIG. 10 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a seventh embodiment of the present invention.
  • FIG. 11 is a diagram showing the relationship between input data and output data according to the seventh embodiment of the present invention.
  • FIG. 12 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to an eighth embodiment of the present invention.
  • FIG. 13 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a ninth embodiment of the present invention.
  • FIG. 14 is a diagram showing the relationship between input data and output data according to the ninth embodiment of the present invention.
  • FIG. 15 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a tenth embodiment of the present invention.
  • FIG. 16 is a block diagram illustrating an exemplary main configuration of a liquid crystal display device according to an eleventh embodiment of the present invention.
  • FIG. 17 is a diagram showing the relationship between input data and output data according to the eleventh embodiment of the present invention.
  • FIG. 18 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a twelfth embodiment of the present invention.
  • FIG. 19 is a block diagram showing a configuration example of main parts of an FRC unit according to thirteenth and fourteenth embodiments of the present invention.
  • FIG. 20 is a flowchart for explaining an example of an image display method by the image display device of the present invention.
  • FIG. 21 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 23 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 24 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 25 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 27 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a fifteenth embodiment of the present invention.
  • FIG. 28 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a sixteenth embodiment of the present invention.
  • FIG. 29 is a block diagram illustrating an exemplary main configuration of a liquid crystal display device according to a seventeenth embodiment of the present invention.
  • FIG. 30 is a block diagram illustrating an exemplary main configuration of a liquid crystal display device according to an eighteenth embodiment of the present invention.
  • FIG. 31 is a block diagram showing an exemplary main configuration of a liquid crystal display device according to a nineteenth embodiment of the present invention.
  • FIG. 32 is a block diagram illustrating an exemplary main configuration of a liquid crystal display device according to a twentieth embodiment of the present invention.
  • FIG. 33 is a block diagram illustrating an exemplary configuration of a main part of a liquid crystal display device according to a twenty-first embodiment of the present invention.
  • FIG. 34 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to a twenty-second embodiment of the present invention.
  • FIG. 35 is a block diagram showing a configuration example of main parts of the FRC unit according to the 23rd and 24th embodiments of the present invention.
  • FIG. 36 is a flowchart for explaining an example of an image display method by the image display device of the present invention.
  • FIG. 37 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 38 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 39 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 40 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 41 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 42 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 43 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • FIG. 44 is a block diagram showing a schematic configuration of an FRC drive display circuit in a conventional liquid crystal display device.
  • FIG. 45 is a diagram for explaining frame rate conversion processing by the conventional FRC drive display circuit shown in FIG. 44.
  • FIG. 46 is a diagram for explaining interpolation frame generation processing by a motion vector detection unit and an interpolation frame generation unit.
  • Switching unit 17 ... 0 vector, 18, 104 ... Electrode drive unit, 19, 103 ... Liquid crystal display node, 20 ... Sub-screen processing unit, 21, 42... path, 22, 44 ⁇ memory, 23, 43 ⁇ ... interpolation solid, 107 ... interpolation frame.
  • FIG. 1 is a block diagram showing a configuration example of a motion compensated frame rate conversion unit provided in the image display device of the present invention.
  • reference numeral 10 denotes a frame rate conversion unit (hereinafter referred to as FRC unit).
  • the C section 10 corresponds to the rate conversion means of the present invention, and includes a vector detection section 11 that detects a motion vector between two consecutive frames included in the input image signal, and based on the detected motion vector! /
  • the frame generation unit 12 generates an interpolated frame (interpolated image).
  • the vector detection unit 11 shows an example in which the iterative gradient method is used for motion vector detection, but is not limited to this iterative gradient method, and a block matching method or the like may be used.
  • the feature of the iterative gradient method is that motion vectors can be detected in units of blocks, so that several types of motion amounts can be detected, and motion vectors can be detected even in small-sized moving objects. it can.
  • the circuit configuration can be realized on a small scale compared to other methods (such as the block matching method).
  • the detected block is already A method is used in which the motion vector of the detected nearby block is used as an initial deviation vector, and the gradient method is repeated using this as a starting point. According to this method, it is possible to obtain an almost accurate motion amount by repeating the gradient method about twice.
  • a vector detection unit 11 includes a luminance signal extraction unit 11a that extracts a luminance signal (Y signal) from an input image signal (RGB signal), and multiplies the extracted Y signal by LPF. Pre-processing filter l ib to limit the bandwidth, frame memory 11c for motion detection, initial vector memory l id to store initial vector candidates, and motion vector detection between frames using iterative gradient method And a motion vector detection unit l ie for performing interpolation and an interpolation vector evaluation unit 1 If for allocating an interpolation vector between frames based on the detected motion vector.
  • Pre-processing filter l ib to limit the bandwidth
  • frame memory 11c for motion detection
  • initial vector memory l id to store initial vector candidates
  • motion vector detection between frames using iterative gradient method
  • a motion vector detection unit l ie for performing interpolation and an interpolation vector evaluation unit 1 If for allocating an interpolation vector between frames based on the detected motion vector.
  • the FRC unit 10 corresponds to the rate conversion means of the present invention
  • the motion vector detection unit l ie corresponds to the motion vector detection unit of the present invention
  • the interpolation vector evaluation unit 1 If is the present invention. This corresponds to the vector allocation part.
  • the motion vector detection unit l ie selects, as an initial vector, a motion vector that is the closest to the motion vector of the initial vector candidate stored in the initial vector memory l id. That is, the initial vector is selected by the block matching method for the medium force of the already detected motion vector (initial vector candidate) in the block near the detected block. Then, the motion vector detection unit lie detects a motion vector between the previous frame and the current frame by gradient method calculation with the selected initial vector as a starting point.
  • the interpolation vector evaluation unit 1 If evaluates the motion vector detected by the motion vector detection unit l ie, assigns an optimal interpolation vector to the inter-frame interpolation block based on the evaluation result, and Output to the frame generator 12.
  • the frame generator 12 stores two input frames (previous frame, current frame). Interpolation frame memory 12a, an interpolation frame that generates an interpolation frame based on the two input frames from the interpolation frame memory 12a and the interpolation vector evaluation unit 1 If the interpolation vector from If Generator 12b, time base conversion frame memory 12c for storing input frames (previous frame, current frame), and time base conversion frame memory 12c. And a time base conversion unit 12d that generates an output image signal (RGB signal) by inserting an insertion frame.
  • RGB signal output image signal
  • interpolation frame generation unit 12b corresponds to the interpolation image generation unit of the present invention
  • time base conversion unit 12d corresponds to the image interpolation unit of the present invention
  • FIG. 2 is a diagram for explaining an example of the interpolation frame generation process by the frame generation unit 12.
  • the interpolation frame generator 12b extends the interpolation vector V assigned to the interpolation block to the previous frame and the current frame, and interpolates each pixel in the interpolation block using pixels near the intersection with each frame. .
  • the brightness of point A is calculated from the three nearby points.
  • the brightness of point B is calculated from the three nearby points.
  • the luminance at point P is interpolated from the luminance values at points A and B.
  • the brightness at point P may be the average of the brightness at point A and the brightness at point B, for example.
  • the interpolated frame generated as described above is sent to the time base conversion unit 12d.
  • the time base conversion unit 12d performs a process of converting the frame rate by inserting an interpolated frame between the previous frame and the current frame.
  • the FRC unit 10 can convert the input image signal (60 frames Z seconds) to the motion compensated output image signal (120 frames Z seconds), which is output to the display panel. It is possible to improve motion picture quality by reducing motion blur.
  • the case of converting the frame rate of an input image signal of 60 frames Z seconds to an output image signal of 120 frames Z seconds is obtained.
  • output image signals of 90 frames Z seconds and 180 frames Z seconds are obtained. Needless to say, it can be applied in any case.
  • the image display device of the present invention includes the FRC unit 10 shown in FIG. 1, and the first image signal (for example, a moving image signal) and the first image signal have different motion characteristics.
  • the motion correction process in the FRC unit 10 is invalidated and the display part of the second image signal resulting from the FRC process (for example, For example, the main purpose is to prevent image quality deterioration of the character display portion.
  • the present invention is applicable to all image display apparatuses having hold-type display characteristics such as liquid crystal displays, organic EL displays, and electrophoretic displays. However, in each of the following embodiments, a display panel is used. As a typical example, a case where the present invention is applied to a liquid crystal display device using a liquid crystal display panel will be described.
  • the first image signal is a television image signal obtained by receiving a broadcast, for example
  • the second image signal is an OSD (On Screen Display) generated inside the device, for example.
  • OSD On Screen Display
  • the output of the motion vector detection unit l ie is forcibly set to 0 vector. It is to make.
  • the image signal input to the FRC unit 10 is an input image signal
  • the second image signal is combined with the first image signal
  • the combined image signal becomes the input image signal
  • the first image signal If the second image signal is not synthesized, the first image signal becomes the input image signal.
  • FIG. 3 is a block diagram illustrating an exemplary configuration of a main part of the liquid crystal display device according to the first embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, an OSD processing unit 14, A control unit 15, a switching unit 16, an electrode driving unit 18, and a liquid crystal display panel 19 are provided.
  • the switching unit 16 is provided between the motion vector detection unit l ie and the interpolation vector evaluation unit l lf in the FRC unit 10, and in accordance with an instruction from the control unit 15, the motion vector from the motion vector detection unit l ie is 0. Switch to vector 17.
  • the OSD processing unit 14 generates an on-screen display signal (OSD signal) for on-screen display of predetermined characters, numbers, symbols, and the like. ON / OFF of the OSD display is controlled according to an instruction operation performed by the user using a remote controller (remote control device) or the like.
  • the combining unit 13 combines (superimposes) the OSD signal from the OSD processing unit 14 on the television image signal.
  • the liquid crystal display panel 19 is an active matrix liquid crystal display having a liquid crystal layer and electrodes for applying scanning signals and data signals to the liquid crystal layer.
  • Electrode driver 1 Reference numeral 8 denotes a display driver for driving the scan electrodes and data electrodes of the liquid crystal display panel 19 based on the image signal subjected to frame rate conversion by the FRC unit 10.
  • the control unit 15 includes a CPU for controlling each of the above-described units. When the OSD signal is superimposed on the television image signal by the OSD processing unit 14 according to a user instruction or the like, the motion correction processing in the FRC unit 10 is invalidated. To control.
  • the signal to be superimposed on the television image signal is limited to the OSD signal generated inside the above apparatus as long as it is a character signal in a stationary state such as characters, numbers, symbols, and images.
  • it may be a text (caption) signal transmitted / received by text broadcasting Z teletext broadcasting.
  • it may be a character information signal such as a program logo or a telop previously synthesized with a television image signal on the transmission side such as a broadcasting station. In this case, it is detected whether or not the character information signal is synthesized. If this character information signal is synthesized, the motion correction process in the FRC unit 10 may be invalidated. However, if the character is scrolled and accompanied by movement, it is preferable to execute the motion compensation process of the FRC section 10.
  • the drive frequency of the liquid crystal display panel 19 is the frame frequency converted by the FRC unit 10. Accordingly, when the image signal force FRC unit 10 input at a frame frequency of 60 Hz is converted to a frame frequency of 12 OHz, the drive frequency of the liquid crystal display panel 19 is 12 OHz. However, when frame frequency conversion by FRC processing is not performed and the input image signal is displayed and output as it is, the drive frequency of the liquid crystal display panel 19 becomes the frame frequency of the input image signal.
  • the control unit 15 switches the switching unit 16 to the 0 vector 17 side, and detects the motion detected by the motion vector detection unit ie. Force vector to be replaced with 0 vector. If the OSD signal is not superimposed on the television image signal by the OSD processing unit 14, the switching unit 16 is switched to the motion vector detection unit lie side, and the motion vector detected by the motion vector detection unit lie is interpolated. Title evaluation section 1 Enter in If.
  • the motion compensation type FRC processing can improve the quality of the moving image and the image signal on which the OSD signal is superimposed is input.
  • the motion vector is set to 0 vector and the motion compensation process is disabled to eliminate motion vector detection errors and motion compensation errors caused by the mixture of moving images and still images (OSD). It is possible to effectively prevent degradation of the image quality of the OSD part due to compensation type FRC processing.
  • the first image signal is a television image signal (parent screen image signal) obtained by receiving a broadcast, for example, and the second image signal is generated by, for example, PinP ( In order to invalidate the motion correction processing of the FRC unit 10 when the image signals are combined (superimposed) and displayed as a small screen image signal such as (Picture in Picture), the motion vector detection unit l ie The output is forced to a zero vector.
  • the motion vector detection unit l ie In order to invalidate the motion correction processing of the FRC unit 10 when the image signals are combined (superimposed) and displayed as a small screen image signal such as (Picture in Picture), the motion vector detection unit l ie The output is forced to a zero vector.
  • FIG. 4 is a block diagram illustrating an exemplary configuration of a main part of a liquid crystal display device according to the second embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a combining unit 13, and a small screen processing unit 20.
  • the control unit 15, the switching unit 16, the electrode driving unit 18, and the liquid crystal display panel 19 are configured.
  • the switching unit 16 is provided between the motion vector detection unit l ie and the interpolation vector evaluation unit l lf in the FRC unit 10, and in accordance with an instruction from the control unit 15, the motion vector from the motion vector detection unit l ie is 0. Switch to vector 17.
  • the sub-screen processing unit 20 generates a PinP display signal for displaying a reduced television image (moving image), a captured image (still image), or the like on a sub-screen. ON / OFF of this small screen (PinP) display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the synthesizing unit 13 synthesizes (superimposes) the PinP display signal from the small screen processing unit 20 on the television image signal.
  • the liquid crystal display panel 19 is an active matrix liquid crystal display having a liquid crystal layer and electrodes for applying scanning signals and data signals to the liquid crystal layer.
  • the electrode driving unit 18 is a display driver for driving the scanning electrodes and data electrodes of the liquid crystal display panel 19 based on the image signal whose frame rate has been converted by the FRC unit 10.
  • the control unit 15 includes a CPU for controlling each of the above-described units. When the PinP display signal is superimposed on the television image signal by the sub-screen processing unit 20 in accordance with a user instruction or the like, the motion correction in the FRC unit 10 is performed. Control to invalidate the process.
  • the small-screen image signal to be superimposed on the television image signal is a character signal such as letters, numbers, symbols, and images, or an image signal such as still images and moving images.
  • a character signal such as letters, numbers, symbols, and images
  • an image signal such as still images and moving images.
  • it is not limited to the small-screen image signal generated inside the above-described apparatus, but may be input from the outside. Further, it may be a small-screen image signal synthesized in advance on the transmission side such as a broadcasting station. In this case, it is detected whether or not the small-screen image signal is combined. If it is detected that the small-screen image signal is combined, the motion correction processing in the FRC unit 10 is invalidated.
  • the motion correction processing in the FRC unit 10 is invalidated.
  • the driving frequency of the liquid crystal display panel 19 is the frame frequency converted by the FRC unit 10. Accordingly, when the image signal force FRC unit 10 input at a frame frequency of 60 Hz is converted to a frame frequency of 12 OHz, the drive frequency of the liquid crystal display panel 19 is 12 OHz. However, when frame frequency conversion by FRC processing is not performed and the input image signal is displayed and output as it is, the drive frequency of the liquid crystal display panel 19 becomes the frame frequency of the input image signal.
  • the control unit 15 switches the switching unit 16 to the 0 vector 17 side and is detected by the motion vector detection unit ie. Forced motion vector is replaced with 0 vector. If the PinP display signal is not superimposed on the television image signal by the small-screen processing unit 20, the switching unit 16 is switched to the motion vector detection unit l ie side, and the motion vector detected by the motion vector detection unit l ie is detected. Is input to the interpolation vector evaluation unit 1 If.
  • motion compensation type FRC processing can improve the quality of a moving image, and when an image signal on which a PinP display signal is superimposed is input, the motion is displayed.
  • By disabling the motion compensation process by setting the vector to 0 vector motion vector detection errors and motion compensation errors due to the mixing of moving images with different motion characteristics are eliminated, resulting in motion compensated FRC processing. This can effectively prevent the deterioration of the image quality of the sub-screen part.
  • the first image signal is a television image signal obtained by receiving broadcast, for example
  • the second image signal is a character signal such as OSD, for example.
  • the interpolation vector evaluation unit 1 sets the interpolation vector from If to a 0 vector and sets different positions. Interpolation between these pixels does not occur! /.
  • FIG. 5 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to the third embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, an OSD processing unit 14, A control unit 15, a switching unit 16, an electrode driving unit 18, and a liquid crystal display panel 19 are provided.
  • the switching unit 16 is provided between the interpolation vector evaluation unit l lf and the interpolation frame generation unit 12b in the FRC unit 10 and is interpolated from the interpolation vector evaluation unit l lf in accordance with an instruction from the control unit 15. Switch the vector to 0 vector 17. Note that ON / OFF of the OSD display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the 0 vector 17 side and is assigned by the interpolation vector evaluation unit llf. Set the interpolation vector to 0 vector. If the OSD signal is not superimposed on the television image signal by the OSD processing unit 14, the switching unit 16 is switched to the interpolation vector evaluation unit llf side, and the interpolation vector assigned by the interpolation vector evaluation unit llf is used. Is input to the interpolation frame generator 12b.
  • the motion correction processing is forcibly invalidated by setting the interpolation vector to 0 vector, whereby the first embodiment described above is used.
  • it eliminates motion vector detection errors and motion compensation errors due to the mixture of moving images and still images (OSD), effectively reducing the OSD image quality degradation caused by motion-compensated FRC processing. Can be prevented.
  • the first image signal is a television image signal obtained by receiving a broadcast, for example
  • the second image signal is a small-screen image signal such as PinP, for example.
  • the interpolation vector from the interpolation vector evaluation unit l lf is set to 0 vector, and pixels between different positions This is to ensure that no interpolation occurs.
  • FIG. 6 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to the fourth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a combining unit 13, a small screen processing unit 20, a control unit 15, a switching unit 16, an electrode driving unit 18, and a liquid crystal display panel 19.
  • the switching unit 16 is provided between the interpolation vector evaluation unit l lf and the interpolation frame generation unit 12b in the FRC unit 10 and is interpolated from the interpolation vector evaluation unit l lf in accordance with an instruction from the control unit 15. Switch vector to 0 vector 17.
  • ONZOFF of the sub screen (PinP) display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the 0 vector 17 side, and assigns it by the interpolation vector evaluation unit l lf Set the interpolated vector to 0 vector. If the PinP display signal is not superimposed on the television image signal by the sub-screen processing unit 20, the switching unit 16 is switched to the interpolation vector evaluation unit llf side and assigned by the interpolation vector evaluation unit llf. The interpolated vector is input to the internal frame generator 12b.
  • the second correction is performed by forcibly invalidating the motion correction process by setting the interpolation vector to 0 vector. Similar to the mode, it eliminates motion vector detection errors, motion correction errors, etc. due to the mixing of moving images with different motion characteristics, and effectively reduces the image quality degradation of the child screen due to motion compensation type FRC processing. Can be prevented.
  • a path for bypassing the FRC unit 10 is provided, and a television image signal obtained by receiving a broadcast of a first image signal, for example, a second image signal, for example,
  • a character signal such as an OSD
  • the image signals of both are combined (superimposed) and displayed
  • the input image signal on which the character signal is superimposed is input to the path side, and the liquid crystal is matched to the frame frequency of the input image signal.
  • the drive frequency of the display panel 19 is changed. That is, when an image signal on which a character signal is superimposed is input, the frame rate conversion is not performed and the input image signal on which the character signal is superimposed is switched to be displayed and output on the liquid crystal display panel 19 as it is. It is.
  • FIG. 7 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to the fifth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, an OSD processing unit 14, Control unit 15, off A replacement unit 16, an electrode driving unit 18, a liquid crystal display panel 19, and a path 21 for bypassing the FRC unit 10 are provided.
  • the switching unit 16 is provided in front of the FRC unit 10 and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15. Note that ON / OFF of OSD display is controlled in response to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side to bypass the FRC unit 10.
  • the switching unit 16 is switched to the FRC unit 10 side to perform FRC processing (motion compensation frame interpolation processing) on the input image signal.
  • the switching unit 16 may be provided after the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the path 21 are switched and output to the liquid crystal display panel 19.
  • control unit 15 can change the drive frequency of the liquid crystal display panel 19, and when an image signal on which an OSD signal is superimposed is input, the control unit 15 inputs the input image signal to the path 21 side, The drive frequency of the liquid crystal display panel 19 is changed in accordance with the frame frequency of the input image signal.
  • FIG. 8 is a diagram showing the relationship between input data and output data according to the fifth embodiment of the present invention.
  • 8A shows the input data to the path 21, and
  • FIG. 8B shows the output data from the path 21.
  • the control unit 15 controls the electrode driving unit 18 which is a display driver to change the driving frequency of the liquid crystal display panel 19 from 120 Hz to 60 Hz, and the above input data is changed to 60 Hz as shown in FIG.
  • the signal is output from path 21 without converting the frame rate.
  • the liquid crystal display panel 19 displays the frame output from the path 21 without converting the number of frames at a driving frequency of 60 Hz, the display time per frame at this time should be about 16.7 ms. Become.
  • the motion compensation type FRC processing can improve the quality of the moving image, and the image signal on which the OSD signal is superimposed is input.
  • FRC processing and prohibiting frame rate conversion itself motion vector detection errors and motion compensation errors due to the mixture of moving images and still images (OSD) are eliminated, and motion compensation is performed. It is possible to effectively prevent the image quality deterioration of the OSD part due to the FRC processing of the mold.
  • a path for bypassing the FRC unit 10 is provided, and a first image signal, for example, a television image signal obtained by receiving a broadcast, a second image signal, for example,
  • a sub screen image signal such as PinP
  • the two image signals are combined (superimposed) and displayed
  • the input image signal on which the sub screen image signal is superimposed is input to the path side, and the input image signal
  • the drive frequency of the liquid crystal display panel 19 is changed in accordance with the frame frequency. That is, when an image signal on which a small-screen image signal is superimposed is input, frame rate conversion is not performed, and the input image signal on which the small-screen image signal is superimposed is displayed and output on the liquid crystal display panel 19 as it is.
  • FIG. 9 is a block diagram showing a configuration example of a main part of a liquid crystal display device according to the sixth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit 20.
  • the control unit 15, the switching unit 16, the electrode driving unit 18, the liquid crystal display panel 19, and the path 21 for bypassing the FRC unit 10 are configured.
  • the switching unit 16 is provided in front of the FRC unit 10 and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15. Note that ONZOFF of the sub-screen (PinP) display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side to bypass the FRC unit 10.
  • the switching unit 16 is switched to the FRC unit 10 side to perform FRC processing (motion compensation frame interpolation processing) on the input image signal. I do.
  • the switching unit 16 may be provided after the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the path 21 are switched and output to the liquid crystal display panel 19.
  • control unit 15 can change the drive frequency of the liquid crystal display panel 19.
  • the input image signal is input to the path 21 side, and the drive frequency of the liquid crystal display panel 19 is changed in accordance with the frame frequency of the input image signal.
  • the liquid crystal display panel 19 displays the frame output from the path 21 without converting the number of frames at a driving frequency of 60 Hz, the display time per frame at this time should be about 16.7 ms. Become.
  • motion compensation type FRC processing can improve video quality, and when an image signal superimposed with a PinP display signal is input, FRC By bypassing the processing and prohibiting frame rate conversion itself, motion vector detection errors and motion correction errors due to the mixing of moving images with different motion characteristics are eliminated, resulting in motion compensated FRC processing. It is possible to effectively prevent the picture quality deterioration of the sub-screen display part.
  • a path for bypassing the FRC unit 10 is provided, and a television image signal obtained by receiving a broadcast of a first image signal, for example, a second image signal, for example,
  • a character signal such as OSD
  • the input image signal on which the character signal is superimposed is input to the detour path, and the input image signal is stored in the memory on the path. It accumulates, reads out the image signal of the same frame from the memory repeatedly at high speed several times, and converts the frame rate.
  • the frame rate conversion is performed by continuously outputting the input image signal at a high speed without performing the motion compensation type frame rate conversion. It is switched to display output to 19.
  • FIG. 10 is a block diagram showing an example of a main part configuration of the liquid crystal display device according to the seventh embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14.
  • the control unit 15, the switching unit 16, the electrode driving unit 18, the liquid crystal display panel 19, a path 21 for bypassing the FRC unit 10, and a memory 22 on the path 21.
  • the switching unit 16 is provided in front of the FRC unit 10 and switches between input image signal input to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15.
  • the OSD display ONZOFF is Control is performed according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side, bypasses the processing of the FRC unit 10, and receives the input image signal. Is stored in the memory 22. Thereafter, the same frame is repeatedly read out from the memory 22 a plurality of times, and frame insertion processing is performed. If the OSD signal is not superimposed on the television image signal, the switching unit 16 is switched to the FRC unit 10 side, and FRC processing (motion compensation frame interpolation processing) is performed on the input image signal. Note that the switching unit 16 may be provided after the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the memory 22 are switched and output to the liquid crystal display panel 19.
  • the drive frequency of the liquid crystal display panel 19 is not changed and remains 120 Hz.
  • the control unit 15 and the memory 22 insert the image signal of the previous or subsequent frame between the frames of the input image signal to thereby store the input image signal.
  • a means for converting the number of frames is configured. That is, the frame rate (the number of frames) of the display image signal input to the electrode drive unit 18 is always the same.
  • FIG. 11 is a diagram showing the relationship between input data and output data according to the seventh embodiment of the present invention.
  • FIG. 11 (A) shows the input data to the path 21, and
  • FIG. 11 (B) shows the output data from the path 21.
  • the display time per frame is about 16.7 ms.
  • the above input data is stored in the memory 22 and the image signal (frame A in the figure) of the frame repeatedly read out from the memory 22 at twice the speed is output as shown in FIG. 11 (B).
  • the above input data is stored in the memory 22 and the image signal (frame A in the figure) of the frame repeatedly read out from the memory 22 at twice the speed is output as shown in FIG. 11 (B).
  • the above input data is stored in the memory 22 and the image signal (frame A in the figure) of the frame repeatedly read out from the memory 22 at twice the speed is output as shown in FIG. 11 (B).
  • the liquid crystal display panel 19 displays the output data in which the image signal of the same frame is inserted at a drive frequency of 120 Hz. Since the number of frames is converted by repeatedly reading the same frame twice, the display time per frame at this time is about 8.3 ms.
  • a path for bypassing the FRC unit 10 is provided, and a first image signal, for example, a television image signal obtained by receiving a broadcast, a second image signal, for example,
  • a sub screen image signal such as PinP
  • the two image signals are combined (superimposed) and displayed
  • the input image signal on which the sub screen image signal is superimposed is input to the bypass path, and the input image signal is input.
  • the image signal of the same frame is repeatedly read out from the memory at a high speed several times to convert the frame rate.
  • the frame rate conversion is performed by continuously outputting the input image signal at a high speed without performing the motion compensation type frame rate conversion, and the liquid crystal display.
  • the display is switched to display on panel 19.
  • FIG. 12 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the eighth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, a switching unit 16, an electrode driving unit 18, a liquid crystal display panel 19, a path 21 for bypassing the FRC unit 10, and a memory 22 on the path 21.
  • the switching unit 16 is provided in the preceding stage of the FRC unit 10 and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15.
  • ON / NZOFF of the sub screen (PinP) display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side, bypasses the processing of the FRC unit 10, and inputs
  • the image signal is stored in the memory 22. Thereafter, the same frame is repeatedly read out from the memory 22 a plurality of times, and frame insertion processing is performed. If the PinP display signal is not superimposed on the television image signal, the switching unit 16 is switched to the FRC unit 10 side, and FRC processing (motion compensation frame interpolation processing) is performed on the input image signal.
  • FRC processing motion compensation frame interpolation processing
  • the drive frequency of the liquid crystal display panel 19 is not changed and remains 120 Hz.
  • the control unit 15 and the memory 22 insert the image signal of the previous or subsequent frame between the frames of the input image signal, so that the input image is displayed.
  • a means for converting the number of frames of the signal is configured. That is, the frame rate (the number of frames) of the display image signal input to the electrode driving unit 18 is always the same.
  • a path for bypassing the FRC unit 10 is provided, and a first image signal, for example, a television image signal obtained by receiving a broadcast, a second image signal, for example,
  • a character signal such as OSD
  • the input image signal on which the character signal is superimposed is input to the path side, and the input image signal is included in the linear interpolation on the path.
  • the image signal input to the interpolation processing unit and subjected to linear interpolation is interpolated. That is, when an image signal on which a character signal is superimposed is input, switching is performed so as to perform frame rate conversion by performing linear interpolation processing rather than performing interpolation processing by motion compensation.
  • FIG. 13 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the ninth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14. , Control unit 15, switching unit 16, electrode drive unit 18, liquid crystal display panel 19, path 21 for bypassing FRC unit 10, and linear interpolation interpolation processing unit 23 on path 21 Has been.
  • the switching unit 16 is provided in the preceding stage of the FRC unit 10 and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15.
  • OSD display ONZOFF is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side, bypasses the FRC unit 10, and linearly interpolates the input image signal. Input to the interpolation processing unit 23.
  • the linear interpolation processing unit 23 inserts an interpolation frame that has been subjected to linear interpolation between frames.
  • the switching unit 16 is switched to the FRC unit 10 side, and FRC processing (motion compensation frame interpolation processing) is performed on the input image signal.
  • the switching unit 16 may be provided after the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the linear interpolation processing unit 23 are switched and output to the liquid crystal display panel 19.
  • the drive frequency of the liquid crystal display panel 19 is not changed and remains 120 Hz. That is, the frame rate (the number of frames) of the display image signal input to the electrode drive unit 18 is always the same.
  • the linear interpolation processing unit 23 interpolates the image signal subjected to linear interpolation processing between the frames of the input image signal, thereby inputting the input image signal.
  • a means for converting the number of frames is configured.
  • the linear interpolation process is to obtain an interpolated frame by linear interpolation based on the signal power frame interpolation ratio ⁇ of the previous frame signal and the current frame.
  • FIG. 14 is a diagram showing the relationship between input data and output data according to the ninth embodiment of the present invention.
  • FIG. 14 (A) shows the input data to the path 21, and
  • FIG. 14 (B) shows the output data from the path 21.
  • the display time per frame is about 16.7 ms.
  • the above input data is input to the linear interpolation processing unit 23, and as shown in FIG. 14 (B), an image signal (in the figure) that has undergone linear interpolation between frames (here, between frames A and B). , Frame A + B) is interpolated and output.
  • the liquid crystal display panel 19 displays the output data in which the image signal subjected to the linear interpolation processing is interpolated at a driving frequency of 120 Hz. Since the number of frames is converted by interpolation of the image signal subjected to linear interpolation processing, the display time per frame at this time is about 8.3 ms. Become.
  • a path for bypassing the FRC unit 10 is provided, and the first image signal, for example, a television image signal obtained by receiving a broadcast, and the second image signal, for example, PinP
  • the input image signal on which the sub-screen image signal is superimposed is input to the path side. It is input to the linear interpolation processing unit, and the image signal that has undergone linear interpolation is interpolated.
  • switching to frame rate conversion is performed by performing linear interpolation processing rather than performing interpolation processing by motion compensation. .
  • FIG. 15 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the tenth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, a switching unit 16, an electrode driving unit 18, a liquid crystal display panel 19, a path 21 for bypassing the FRC unit 10, and a linear interpolation interpolation processing unit 23 on the path 21 It is configured.
  • the switching unit 16 is provided in the preceding stage of the FRC unit 10, and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15. Note that ONZOFF of the sub screen (PinP) display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side, bypasses the FRC unit 10, and inputs the input image.
  • the signal is input to the linear interpolation unit 23.
  • the linear interpolation processing unit 23 inserts an interpolation frame that has undergone linear interpolation between frames. Also a television image
  • the switching unit 16 is switched to the FRC unit 10 side, and FRC processing (motion compensation frame interpolation processing) is performed on the input image signal.
  • the switching unit 16 may be provided after the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the linear interpolation processing unit 23 are switched and output to the liquid crystal display panel 19.
  • the drive frequency of the liquid crystal display panel 19 is not changed and remains 120 Hz. That is, the frame rate (the number of frames) of the display image signal input to the electrode drive unit 18 is always the same.
  • the linear interpolation processing unit 23 interpolates the image signal subjected to the linear interpolation process between frames of the input image signal, thereby inputting the input signal.
  • a means for converting the number of frames of the image signal is configured. Note that the linear interpolation processing is to obtain an interpolation frame by linear interpolation using the signal interpolation ratio ⁇ of the signal of the previous frame and the current frame as described in Non-Patent Document 2 described above. .
  • a path for bypassing the FRC unit 10 is provided, and a television image signal obtained by receiving a first image signal, for example, a broadcast, and a second image signal, for example, an OSD
  • a first image signal for example, a broadcast
  • a second image signal for example, an OSD
  • the input image signal on which the character signal is superimposed is input to the path side, and the input image signal is input to the black level signal on the path.
  • This is input to the insertion processing unit and a predetermined monochrome image signal such as a black level signal is inserted. That is, when an image signal on which a character signal is superimposed is input, switching to frame rate conversion is performed by performing monochrome image insertion processing rather than performing interpolation processing by motion compensation.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14. , Control unit 15, switching unit 16, electrode drive unit 18, liquid crystal display panel 19, path 21 for bypassing FRC unit 10, and black level signal insertion processing unit 24 on path 21 Has been.
  • the switching unit 16 is provided in the preceding stage of the FRC unit 10, and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15.
  • ONDOFF of OSD display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side, bypasses the FRC unit 10, and sets the input image signal to the black level. Input to the signal insertion processing unit 24.
  • the black level signal insertion processing unit 24 for example,
  • the input image signal is time-axis compressed (frame rate conversion) using a memory, and a predetermined monochrome image signal such as a black level signal is inserted between the input frames.
  • the switching unit 16 is switched to the FRC unit 10 side, and FRC processing (motion compensation frame interpolation processing) is performed on the input image signal.
  • the switching unit 16 may be provided in the subsequent stage of the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the black level signal insertion processing unit 24 are switched and output to the liquid crystal display panel 19.
  • the drive frequency of the liquid crystal display panel 19 is not changed and remains 120 Hz. That is, the frame rate (the number of frames) of the display image signal input to the electrode drive unit 18 is always the same.
  • the black level signal insertion processing unit 24 inserts a predetermined single-color image signal such as a black level signal between frames of the input image signal.
  • a means for converting the number of frames of the input image signal is configured.
  • the electrode driver 18 may apply a black writing voltage to the liquid crystal display panel 19 for a predetermined period (1Z120 seconds in this example).
  • FIG. 17 is a diagram showing the relationship between input data and output data according to the eleventh embodiment of the present invention.
  • FIG. 17A shows input data to the path 21, and
  • FIG. 17B shows output data from the path 21.
  • the input image signal is transmitted at a frame frequency of 60 Hz.
  • the display time per frame is about 16.7 ms.
  • the above input data is input to the black level signal insertion processing unit 24, and as shown in FIG. 17 (B), the black level signal (colored black in the figure) is used between frames (here, between frame A and frame B). Frame) is inserted and output.
  • the display is shortened by shortening the image display period.
  • a backlight (not shown) provided on the back surface of the liquid crystal display panel 19.
  • the liquid crystal display panel 19 displays the output data with the black level signal inserted at a drive frequency of 120 Hz. Since the number of frames is converted by inserting the black level signal, the display time per frame at this time is about 8.3 ms.
  • the original image of the input frame is divided into a plurality of frame images at a predetermined luminance ratio, and the frame
  • the frame By converting the frame rate, it may be possible to maintain the moving image quality improvement effect while preventing the image quality deterioration caused by the motion compensation type FRC processing.
  • the process of the FRC unit 10 is bypassed and the RGB signal is input to the electrode driving unit 18 as it is, resulting in the process of converting the OSD signal generated in RGB into YPbPr. It is possible to prevent the OSD part from being displayed in a blurred state.
  • a path for bypassing the FRC unit 10 is provided,
  • the image signal is a television image signal obtained by receiving a broadcast, for example, and the second image signal is a small-screen image signal such as PinP, and the two image signals are combined (superimposed) and displayed.
  • An input image signal on which a screen image signal is superimposed is input to the path side, the input image signal is input to a black level signal insertion processing unit on the path, and a predetermined monochrome image signal such as a black level signal is inserted.
  • switching to frame rate conversion is performed by performing monochrome image insertion processing rather than performing interpolation processing by motion compensation. .
  • FIG. 18 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the twelfth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, a switching unit 16, an electrode driving unit 18, a liquid crystal display panel 19, a path 21 for bypassing the FRC unit 10, and a black level signal insertion processing unit 24 on the path 21. It is configured .
  • the switching unit 16 is provided in the preceding stage of the FRC unit 10, and switches between input force of the input image signal to the FRC unit 10 and input to the path 21 in accordance with an instruction from the control unit 15.
  • ONZOFF of the sub screen (PinP) display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 switches the switching unit 16 to the path 21 side, bypasses the FRC unit 10, and inputs the input image.
  • the signal is input to the black level signal insertion processing unit 24.
  • the black level signal insertion processing unit 24 for example, compresses the input image signal on the time axis (frame rate conversion) using a memory, and inserts a predetermined monochrome image signal such as a black level signal between the input frames. If the PinP signal is not superimposed on the television image signal, the switching unit 16 is switched to the FRC unit 10 side to perform FRC processing (motion compensation frame interpolation processing) on the input image signal. Note that the switching unit 16 may be provided after the FRC unit 10 so that the output signal of the FRC unit 10 and the output signal of the black level signal insertion processing unit 24 are switched and output to the liquid crystal display panel 19.
  • the drive frequency of the liquid crystal display panel 19 is not changed and remains 120 Hz. That is, the frame rate (the number of frames) of the display image signal input to the electrode drive unit 18 is always the same.
  • the black level signal insertion processing unit 24 has the PinP display signal overlapped. Means for converting the number of frames of an input image signal by inserting a predetermined monochromatic image signal such as a black level signal between frames of the input image signal when a folded image signal is input Configure. Further, as another embodiment of the black level signal insertion processing, the electrode driver 18 may be configured to apply a black writing voltage to the liquid crystal display panel 19 for a predetermined period (1Z120 seconds in this example). Good.
  • the input image signal has different motion characteristics by not performing interpolation processing by motion compensation. It eliminates motion vector detection errors, motion correction errors, etc. due to the presence of moving images, and can effectively prevent degradation of the picture quality in the sub-screen part due to motion compensation type FRC processing. Further, in this case, since the monochrome image signal is inserted and the frame rate is converted, it is not necessary to change the drive frequency of the liquid crystal display panel 19. In this case, the moving image quality improvement effect can be maintained.
  • the original image of the input frame is divided into a plurality of frame images at a predetermined luminance ratio, and By converting the frame rate, it may be possible to maintain the moving image quality improvement effect while preventing the image quality deterioration caused by the motion compensation type FRC processing.
  • the first image signal is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal is, for example, a character signal such as an OSD
  • the image signals of both are used.
  • the correction strength of the motion correction process in the interpolation frame generation unit is variable.
  • the image processing apparatus includes an interpolation frame generation unit that generates an interpolation frame by weighted addition of an image signal subjected to motion correction processing and an image signal subjected to linear interpolation processing at a predetermined ratio. When OSD is displayed, the weighted addition ratio is varied.
  • FIG. 19 is a block diagram showing a configuration example of main parts of the FRC unit 10 according to the thirteenth embodiment of the present invention.
  • the frame generation unit 12 of the FRC unit 10 includes an interpolation frame memory 12a, an interpolation
  • the frame generation unit 12b is further provided with a correction strength varying unit 12e that varies the correction strength of the motion correction processing in the FRC unit 10.
  • the OSD display ONZOFF is a remote control, etc. Is controlled in accordance with an instruction operation performed by the user.
  • V is an interpolation vector
  • ⁇ is a frame interpolation ratio
  • 8 is a correction strength (weighted addition ratio).
  • frame interpolation processing for example, frame interpolation using linear interpolation between two frames and frame interpolation using motion vectors (motion correction interpolation) are known.
  • the former obtains an interpolated frame by linear interpolation of the signal power of the previous frame and the current frame with the frame interpolation ratio ⁇ . Therefore, by using this linear interpolation, it is possible to prevent deterioration of the image quality of the OSD part due to the OSD part being pulled by the movement of the FRC process.
  • the interpolation vector V is detected from the motion vector between the previous frame image and the current frame image, and the value (inner vector) is detected.
  • V) is divided by the frame interpolation ratio a a
  • the frame generation unit 12 is provided with the correction intensity varying unit 12e.
  • the correction intensity varying unit 12e varies the weighted addition ratio
  • 8 is a ratio when the weighted addition of the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process is performed.
  • the interpolation frame generation unit 12b of the present embodiment generates an interpolation frame by weighted addition of linear interpolation and motion correction interpolation according to the weighted addition ratio j8.
  • the weighted addition ratio is set to
  • 8 1 and the image signal subjected to the motion correction process is interpolated to improve the quality of the moving image.
  • the weighted addition ratio / 3 can be arbitrarily variably set, it may be set to a substantially intermediate value between 0 and 1.
  • the first image signal is a television image signal obtained by receiving a broadcast, for example
  • the second image signal is a small-screen image signal such as PinP, for example.
  • the correction strength of the motion correction processing in the interpolation frame generation unit is variable.
  • an interpolation frame generation unit that generates an interpolation frame by weighted addition of the image signal subjected to motion correction processing and the image signal subjected to linear interpolation processing at a predetermined ratio is provided. When the screen is displayed, the weighted addition ratio is varied.
  • the main configuration of the FRC unit 10 according to the fourteenth embodiment of the present invention is the same as the configuration shown in FIG. That is, the frame generation unit 12 of the FRC unit 10 includes an interpolation frame memory 12a, an interpolation frame generation unit 12b, and a correction strength variable unit 12e that varies the correction strength of the motion correction processing in the FRC unit 10. Configured. Note that ONZOFF of the child screen (PinP) display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • frame interpolation processing methods for example, frame interpolation using linear interpolation between two frames and frame interpolation using motion vectors (motion correction interpolation) are known.
  • the former obtains an interpolated frame by linear interpolation of the signal power of the previous frame and the current frame with the frame interpolation ratio ⁇ . Therefore, by using this linear interpolation, it is possible to prevent deterioration of the image quality of the child screen portion due to the bow screen being stretched by the movement of the FRC process.
  • the previous frame In order to obtain an interpolated frame from the previous frame and the current frame, the previous frame The interpolation vector V is detected from the motion vector between the current frame image and the current frame image, and the value (inner vector V) is divided by the frame interpolation ratio a.
  • the previous frame image is shifted by the size of a V.
  • An interpolated frame is obtained by weighted addition of the signal and the current frame image — 1) with the signal shifted by V.
  • the frame generation unit 12 is provided with the correction intensity varying unit 12e.
  • the correction intensity varying unit 12e varies the weighted addition ratio j8 when the PinP display signal is superimposed on the television image signal by the sub-screen processing unit 20.
  • This weighted addition ratio j8 is a ratio at the time of weighted addition of the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process.
  • the interpolation frame generation unit 12b of the present embodiment generates an interpolation frame by weighted addition of linear interpolation and motion correction interpolation according to the weighted addition ratio j8.
  • the correction strength varying unit 12e sets the weighted addition ratio
  • 8 0 and uses the image signal subjected to the linear interpolation process as an interpolation frame. This prevents the image quality deterioration of the sub-screen part.
  • the weighted addition ratio is set to 1, and the image signal subjected to motion correction processing is interpolated to improve the quality of the moving image.
  • the weighted addition ratio / 3 can be arbitrarily variably set, it may be set to a substantially intermediate value between 0 and 1. As a result, it is possible to control the interpolated frame image so as not to deteriorate the image quality of the sub-screen part while performing motion correction, and to appropriately prevent both the image quality deterioration due to motion blur and the sub-screen display image quality deterioration. It becomes possible to improve.
  • FIG. 20 is a flowchart for explaining an example of an image display method by the image display device of the present invention.
  • the image display device determines whether or not the OSD signal is superimposed on the television image signal (whether or not the force is a predetermined user instruction) (step Sl), and it is determined that the OSD signal is superimposed. If this is the case (YES), the motion correction process of the FRC unit 10 is invalidated by setting the motion vector or the interpolation vector to 0 vector (step S2). If it is determined in step S1 that the OSD signal is not superimposed (NO), the motion correction process of the FRC unit 10 is executed as usual (step S3). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S4).
  • FIG. 21 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether the PinP display signal is superimposed on the television image signal (whether a predetermined user instruction is received) (step Sl l), and determines that the PinP display signal is superimposed. If YES (YES), the motion vector or interpolation vector is set to 0 vector to invalidate the motion correction processing of the FRC unit 10 (step S12). If it is determined in step S11 that the PinP display signal is not superimposed (NO), the motion correction process of the FRC unit 10 is executed as usual (step S13). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S14).
  • FIG. 22 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the OSD signal is superimposed on the television image signal (whether or not a force is received according to a predetermined user instruction) (step S21), and when it is determined that the OSD signal is superimposed. (In the case of YES), the motion compensation frame interpolation process of the FRC unit 10 is bypassed and the input image signal is input to another path 21 (step S22).
  • inter-frame interpolation of an image signal subjected to linear interpolation processing inter-frame insertion of an image signal of the same frame, inter-frame insertion of a predetermined monochromatic image signal such as a black level signal
  • the image signal that has undergone either of the above processing and output the frame rate converted image, or the input image signal as it is The output is performed and processing such as changing the drive frequency of the liquid crystal display panel 19 is performed.
  • step S21 If it is determined in step S21 that the OSD signal is not superimposed (NO), the FRC unit 10 outputs an image signal that has been subjected to interpolation processing by motion compensation (step S23). . Finally, the image is displayed and output from the liquid crystal display panel 19 (step S24).
  • FIG. 23 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the force with which the PinP display signal is superimposed on the television image signal (whether or not the force has received a predetermined user instruction) (Step S31), and determines that the PinP display signal is superimposed. If YES (YES), the motion compensation frame interpolation process of the FRC unit 10 is bypassed and the input image signal is input to another path 21 (step S32).
  • inter-frame interpolation of an image signal subjected to linear interpolation processing inter-frame insertion of an image signal of the same frame, inter-frame insertion of a predetermined monochromatic image signal such as a black level signal Either of these processes is performed to output an image signal subjected to frame rate conversion, or the input image signal is output as it is, and the process of changing the drive frequency of the liquid crystal display panel 19 is performed.
  • step S31 If it is determined in step S31 that the PinP display signal is superimposed and is not valid
  • the FRC unit 10 outputs an image signal subjected to interpolation processing by motion compensation (step S33). Finally, the image is displayed and output from the liquid crystal display panel 19 (step S34).
  • FIG. 24 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the OSD signal is superimposed on the television image signal (power / disapproval force in response to a predetermined user instruction) (step S41), and it is determined that the OSD signal is superimposed. If YES (YES), the correction strength of the motion correction process in the FRC unit 10 is varied (weak) (step S42). If it is determined in step S41 that the OSD signal is not superimposed (in the case of NO), motion correction in the FRC section 10 is performed. The processing correction intensity is increased as usual (step S43). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S44).
  • FIG. 25 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the force that the PinP display signal is superimposed on the television image signal (the power force that received a predetermined user instruction) (step S51), and the Pin P display signal is superimposed. If determined (YES), the correction strength of the motion correction process in the FRC unit 10 is varied (weak) (step S52). If it is determined in step S51 that the PinP display signal is not superimposed (in the case of NO), the correction strength of the motion correction process in the FRC unit 10 is increased as usual (step S53). The image signal with the frame frequency converted in this manner is displayed and output from the liquid crystal display panel 19 (step S54).
  • the frame rate is set. Since the motion compensation process in the conversion (FRC) part can be invalidated and displayed and output, the image quality deterioration of the display part of the first and second image signals due to the interpolation process by motion compensation is effectively prevented. Can be prevented.
  • FIG. 26 is a diagram for explaining a plurality of image composition display examples.
  • the second image signal (character signal) 32 is combined (superimposed) and displayed in the first image signal 31 (see FIG. 26 (A))
  • the first image The case where the second image signal (small-screen image signal) 34 is combined (superimposed) and displayed in the signal 33 (see FIG. 26 (B)) has been described as an example.
  • the invention can be applied to a case where at least two or more image signals having different motions are combined and displayed.
  • the present invention can also be applied to the case where the second image signal 36 is synthesized and displayed in addition to the first image signal 35.
  • the first image signal 35 is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal 36 is, for example, a data information display signal obtained by receiving a data broadcast
  • the display device is based on program information multiplexed as additional information on the image signal. It can be a program information display signal generated inside the device.
  • the present invention can also be applied to the case where the first image signal 37 and the second image signal 38 are combined and displayed side by side, for example. is there.
  • the first image signal 37 can be a television image signal obtained by receiving a broadcast, for example
  • the second image signal 38 can be a PoutP (Picture out Picture) display signal, for example.
  • the PoutP display signal can be generated inside the display device as long as it is a character signal such as letters, numbers, symbols, and images, or an image signal such as still images and moving images, as with the PinP display signal described above. It is not limited to this, and may be input from the outside.
  • the present invention is also applied to the case where the first image signal 39 and the second image signal 40 are partly superimposed and displayed.
  • the first image signal 39 is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal 40 is, for example, a PoutP display signal generated inside the display device, or from the outside. It can be used as an input PoutP display signal.
  • the first image signal is not limited to the television image signal as described above, but may be an image signal in which the external media power is also reproduced.
  • This image display device includes the FRC unit 10 shown in FIG. 1 described above, and the first image signal (for example, a moving image signal) and the first image signal have different motion characteristics (second image signal ( For example, the motion correction processing in the FRC section 10 is invalidated only for the pixel where the second image signal is synthesized or the area including the pixel when the image is synthesized and displayed.
  • the main purpose is to prevent image quality deterioration of the display portion (for example, character display portion) of the second image signal due to FRC processing.
  • the present invention is applicable to all image display devices having hold-type display characteristics such as a liquid crystal display, an organic EL display, and an electrophoretic display. However, in each of the following embodiments, a liquid crystal display panel is used as the display panel. A case where the present invention is applied to a liquid crystal display device using the above will be described as a representative example.
  • the fifteenth embodiment of the present invention is a television image signal obtained by receiving a first image signal, for example, by broadcasting, an OSD (On Screen Display) in which the second image signal is generated, for example, inside the device, etc.
  • OSD On Screen Display
  • the motion correction processing in the FRC unit 10 is invalidated for the pixel in which the character signal is combined (superimposed) or the region including the pixel.
  • the interpolation vector of the interpolation block in which the character signal is combined (superimposed) is set to 0, so that no interpolation occurs between pixels at different positions.
  • FIG. 27 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the fifteenth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14.
  • the control unit 15, the electrode driving unit 18, and the liquid crystal display panel 19 are provided.
  • the FRC unit 10 includes a motion vector detection unit l le, an interpolation vector evaluation unit l lf, an interpolation frame generation unit 12b, and a time base conversion unit 12d, and is further allocated by the interpolation vector evaluation unit 1 If. It has an interpolation vector memory 12f that accumulates interpolation vectors for each interpolation vector.
  • the OSD processing unit 14 generates an on-screen display signal (OSD signal) for on-screen display of predetermined characters, numbers, symbols, and the like.
  • OSD signal an on-screen display signal
  • This OSD display ONZOFF is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the OSD signal from the OSD processing unit 14 is synthesized (superimposed) on the television image signal.
  • the liquid crystal display panel 19 is an active matrix liquid crystal display having a liquid crystal layer and electrodes for applying a scanning signal and a data signal to the liquid crystal layer.
  • the electrode driving unit 18 is a display driver for driving the scanning electrodes and data electrodes of the liquid crystal display panel 19 based on the image signal subjected to frame rate conversion by the FRC unit 10.
  • the control unit 15 includes a CPU for controlling each of the above-described units. When the OSD signal is superimposed on the television image signal by the OSD processing unit 14 in accordance with a user instruction or the like, the pixel or the pixel on which the OSD signal is superimposed or Control is performed so as to invalidate the motion correction processing in the FRC unit 10 for the region including the pixel.
  • the signal to be superimposed on the television image signal is limited to the OSD signal generated inside the above device as long as it is a character signal in a stationary state such as letters, numbers, symbols, and images.
  • Sent by text broadcasting Z teletext broadcasting 'received text ( Subtitle) signal may be a character information signal such as a program logo or a telop previously synthesized with a television image signal on the transmission side such as a broadcasting station.
  • the position where the character information signal is synthesized is detected, and the motion correction processing in the FRC unit 10 is invalidated for the pixel where the character information signal is synthesized or the region including the pixel. You can do it.
  • the characters are scrolled and accompanied by movement, it is preferable to execute the motion correction processing of the FRC section 10.
  • the drive frequency of the liquid crystal display panel 19 is the frame frequency converted by the FRC unit 10. Accordingly, when the image signal force FRC unit 10 input at a frame frequency of 60 Hz is converted to a frame frequency of 12 OHz, the drive frequency of the liquid crystal display panel 19 is 12 OHz.
  • the interpolation vector memory 12f accumulates the interpolation vector assigned by the interpolation vector evaluation unit 1 If for each interpolation block.
  • the control unit 15 accesses the interpolation vector memory 12 f and sets the interpolation vector of the interpolation block on which the OSD signal is superimposed to 0 vector. To.
  • the OSD signal of the television image signal is superimposed !, and there is no interpolation block! /, The interpolation vector of the interpolation vector memory 12f is input to the interpolation frame generation unit 12b.
  • control unit 15 accesses the interpolation vector memory 12f, it gives flag information to the interpolation block on which the OSD signal is superimposed.
  • This flag information is a flag for preventing the interpolation vector of the interpolation block from being used, and is controlled so that the output of the interpolation vector of the interpolation block to which the flag information is added becomes zero. . In this way, by setting the interpolation vector in the interpolation battle memory 12f to 0, motion compensation interpolation can be performed! /.
  • control unit 15 holds in advance information indicating which interpolation block (or which pixel) the OSD signal is superimposed on.
  • This information is, for example, pixel coordinate position information, interpolation block region information, or the like, and may be any information that can influence the pixel or region on which the OSD signal is superimposed.
  • the interpolation vector of the interpolation block to which no flag information is assigned is output from the interpolation vector memory 12f and input to the interpolation frame generation unit 12b, and the interpolation frame generation unit 12b generates the interpolation frame. Used.
  • motion compensation type FRC processing can improve the quality of the moving image, and when an OSD signal superimposed image signal is input, this OSD Motion vector detection errors, motion correction errors, etc. due to the mixture of moving images and still images (OSD) by disabling the motion correction processing for the pixel or the region including the pixel where the signal is superimposed It is possible to effectively prevent the image quality degradation of the OSD part caused by motion compensation type FRC processing.
  • OSD moving images and still images
  • the first image signal is a television image signal (parent screen image signal) obtained, for example, by receiving a broadcast
  • the second image signal is generated, for example, inside the device
  • a small-screen image signal such as (Picture in Picture)
  • the FRC part is applied to the pixel where the small-screen image signal is combined (superimposed) or to the area containing the pixel.
  • the interpolation vector of the interpolation block in which the sub-screen image signals are combined (superimposed) is set to 0, and interpolation occurs between pixels at different positions by that portion. It is something to prevent.
  • FIG. 28 is a block diagram showing a configuration example of main parts of the liquid crystal display device according to the sixteenth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, an electrode driving unit 18, and a liquid crystal display panel 19.
  • the FRC unit 10 includes a motion vector detection unit lle, an interpolation vector evaluation unit 1 If, an interpolation frame generation unit 12b, and a time base conversion unit 12d, and is further allocated by the interpolation vector evaluation unit 1 If.
  • an interpolation vector memory 12f is provided for storing interpolation vectors for each interpolation vector.
  • the sub-screen processing unit 20 generates a PinP display signal for displaying a reduced television image (moving image), a captured image (still image), or the like on a sub-screen. ON / OFF of this small screen (PinP) display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the synthesizing unit 13 synthesizes (superimposes) the PinP display signal from the small screen processing unit 20 on the television image signal.
  • the control unit 15 includes a CPU for controlling the above-described units.
  • the PinP display signal is superimposed on the television image signal by the sub-screen processing unit 20 in accordance with a user instruction or the like, the PinP display signal Is superimposed on a pixel or an area including the pixel. Control to invalidate the motion correction process in 10.
  • the sub-screen image signal (sub-screen image signal) to be superimposed on the television image signal is a character signal such as letters, numbers, symbols, and images.
  • Any image signal such as a still image or a moving image is not limited to the small-screen image signal generated inside the above-described apparatus, and may be input from the outside. Further, it may be a small-screen image signal synthesized in advance on the transmission side such as a broadcasting station. In this case, the position where the sub-screen image signal is synthesized is detected, and the motion correction processing in the FRC unit 10 is invalidated for the pixel or the region including the pixel that is synthesized with the sub-screen image signal. What is necessary is just to make it.
  • the drive frequency of the liquid crystal display panel 19 is the frame frequency converted by the FRC unit 10. Accordingly, when the image signal force FRC unit 10 input at a frame frequency of 60 Hz is converted to a frame frequency of 12 OHz, the drive frequency of the liquid crystal display panel 19 is 12 OHz.
  • the interpolation vector memory 12f accumulates the interpolation vector allocated by the interpolation vector evaluation unit 1 If for each interpolation block.
  • the control unit 15 accesses the interpolation vector memory 12f, and the PinP display signal is superimposed to interpolate the interpolation block. Set the vector to 0 vector.
  • the interpolation vector of the interpolation vector memory 12f is input to the interpolation frame generation unit 12b.
  • control unit 15 accesses the interpolation vector memory 12f, it gives flag information to the interpolation block on which the PinP display signal is superimposed.
  • This flag information is a flag for preventing the interpolation vector of the interpolation block from being used, and is controlled so that the output of the interpolation vector of the interpolation block to which the flag information is given becomes zero. In this way, by setting the interpolation vector in the interpolation vector memory 12f to 0, it is possible to prevent motion compensation interpolation.
  • control unit 15 holds in advance information indicating which interpolation block (or which pixel) the PinP display signal is superimposed on.
  • This information is, for example, the coordinate position of the pixel Information, interpolation block region information, etc., as long as the pixel or region on which the PinP display signal is superimposed is sufficient.
  • the interpolation vector of the interpolation block to which no flag information is added is output from the interpolation vector memory 12f and input to the interpolation frame generation unit 12b, and the interpolation frame generation unit 12b generates the interpolation frame. Used for
  • motion compensation type FRC processing can improve the quality of a moving image, and when an image signal superimposed with a small-screen image signal is input, By disabling the motion correction processing for the pixel on which the small-screen image signal is superimposed or the area including the pixel, motion vector detection errors and motion correction due to the presence of moving images with different motion characteristics are mixed. It is possible to eliminate errors and effectively prevent image quality degradation in the sub-screen display area caused by motion compensation type FRC processing.
  • the first image signal is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal is, for example, a character signal such as an OSD
  • the image signals of both are used.
  • the interpolation frame generation unit 12b These character signals are combined (superimposed), and the interpolation vector of the interpolation block is set to 0, so that interpolation is not performed between pixels at different positions.
  • FIG. 29 is a block diagram illustrating an exemplary configuration of a main part of the liquid crystal display device according to the seventeenth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14.
  • the control unit 15, the electrode driving unit 18, and the liquid crystal display panel 19 are provided.
  • the FRC unit 10 includes a motion vector detection unit l le, an interpolation vector evaluation unit l lf, an interpolation frame generation unit 12b, and a time base conversion unit 12d. Note that ON / OFF of the OSD display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the interpolation frame generation unit 12b generates an interpolation frame from the interpolation vector assigned by the interpolation vector evaluation unit 1 If.
  • the control unit 15 stores the interpolation frame generation unit 12b.
  • the OSD signal is superposed !, and the interpolation vector of the interpolation block is set to 0 vector.
  • the interpolation frame generation unit 12b generates an interpolation frame from the interpolation vector.
  • control unit 15 passes information (coordinate position information, region information, etc.) indicating which interpolation block (or which pixel) the OSD signal is superimposed on to the interpolation frame generation unit 12b.
  • the interpolation frame generation unit 12b sets the interpolation vector of the corresponding pixel or the interpolation block including the pixel to 0 vector according to the instruction from the control unit 15.
  • the motion compensation type FRC processing can improve the quality of a moving image, and when an image signal on which an OSD signal is superimposed is input, the OSD signal Is overlaid, there is a motion vector detection error due to a mixture of moving images and still images (OSD) by disabling the motion correction processing for the area containing the pixels! It eliminates motion compensation errors and effectively prevents the OSD image quality degradation caused by motion compensation FRC processing.
  • OSD moving images and still images
  • the first image signal is a television image signal obtained by receiving a broadcast, for example
  • the second image signal is a small-screen image signal such as PinP, for example.
  • the sub-screen image signal of 12b is synthesized (superposed), and the interpolation vector of the interpolation block is set to 0, so that no interpolation is performed between pixels at different positions.
  • FIG. 30 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the eighteenth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, an electrode driving unit 18, and a liquid crystal display panel 19.
  • the FRC unit 10 includes a motion vector detection unit l le, an interpolation vector evaluation unit l lf, an interpolation frame generation unit 12b, and a time base conversion unit 12d.
  • ON / NZOFF of the sub screen (PinP) display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the interpolation frame generation unit 12b generates an interpolation frame from the interpolation vector assigned by the interpolation vector evaluation unit 1 If.
  • the control unit 15 accesses the interpolation frame generation unit 12b, and the PinP display signal is superimposed! Set the block interpolation vector to 0 vector.
  • the interpolation frame generation unit 12b generates an interpolation frame from the interpolation vector.
  • control unit 15 receives information (coordinate position information, region information, etc.) indicating which interpolation block (or which pixel) the PinP display signal is superimposed on as an interpolation frame generation unit 1 2b.
  • the interpolation frame generation unit 12b sets the interpolation vector of the interpolation block including the corresponding pixel or the pixel to 0 vector according to the instruction from the control unit 15.
  • the motion compensation type FRC processing can improve the moving image quality, and when the image signal on which the small-screen image signal is superimposed is input, This small screen image signal is superimposed! There are pixels that speak! By disabling the motion compensation process for the area containing the pixel, motion vector detection errors, motion compensation errors, etc. due to the mixing of moving images with different motion characteristics are eliminated. It is possible to effectively prevent the picture quality deterioration of the sub-screen part caused by FRC processing.
  • a linear interpolation interpolation processing unit is provided on a path different from the input path to the FRC unit 10, and the first image signal is obtained by receiving a broadcast, for example.
  • the joint image signal and the second image signal are character signals such as OSD, for example, and when the two image signals are synthesized and displayed, the pixel signal is synthesized (superposed) on the pixel or the area including the pixel. Then, switching to the linear interpolation processing unit side, the image signal that has undergone linear interpolation only in the OSD part is interpolated.
  • FIG. 31 is a block diagram illustrating an exemplary configuration of a main part of the liquid crystal display device according to the nineteenth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14.
  • the control unit 15, the switching unit 41, a path 42 provided separately from the input path to the FRC unit 10, and a linear interpolation interpolation processing unit 43 on the path 42.
  • the switching unit 41 is provided in the subsequent stage of the FRC unit 10 and outputs an image signal (motion compensated image) from the FRC unit 10 or an image from the linear interpolation processing unit 43 in accordance with an instruction from the control unit 15. Switches whether to output a signal (linear interpolation image). Note that ON / OFF of the OSD display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 routes the switching unit 41 to the pixel on which the OSD signal is superimposed or a region including the pixel.
  • 42 Switch to the (linear interpolation interpolation processing unit 43) side, and output the display image signal generated by interpolating the image signal subjected to the linear interpolation process between the frames of the input image signal to the display panel.
  • the linear interpolation processing unit 43 applies the frame of the input image signal to the pixel on which the OSD signal is superimposed or an area including the pixel. In the meantime, a process of inserting an interpolation frame that has undergone linear interpolation is performed.
  • the switching unit 41 is switched to the FRC unit 10 side, and FRC processing (motion compensation frame interpolation processing) is performed between frames of the input image signal.
  • FRC processing motion compensation frame interpolation processing
  • the twentieth embodiment of the present invention includes a linear interpolation interpolation processing unit on a path different from the input path to the FRC unit 10, and is a television set obtained by receiving a first image signal, for example, by broadcasting
  • a first image signal for example, by broadcasting
  • the combined image signal and the second image signal are, for example, a PinP or other small-screen image signal
  • the two image signals are combined and displayed
  • the pixels or The region including the pixel is switched to the linear interpolation processing unit side, and an image signal subjected to linear interpolation only in the sub-screen portion is interpolated.
  • linear interpolation processing is not performed for pixels in which a small screen image signal is combined (superimposed) with an input image signal or an area including the pixel is not subjected to interpolation processing by motion compensation. By doing this, it is switched to frame rate conversion.
  • FIG. 32 is a block diagram showing a configuration example of a main part of the liquid crystal display device according to the twentieth embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, a switching unit 41, a path 42 provided separately from the input path to the FRC unit 10, and a linear interpolation processing unit 43 on the path 42. Note that descriptions of the electrode driving unit 18 and the liquid crystal display panel 19 are omitted.
  • the switching unit 41 is provided in the subsequent stage of the FRC unit 10 and outputs an image signal (motion compensated image) from the FRC unit 10 according to an instruction from the control unit 15, or from the linear interpolation interpolation processing unit 43. Switches whether to output an image signal (linear interpolation image).
  • ONZOFF of the sub screen (PinP) display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 includes the pixel or the pixel on which the PinP display signal is superimposed. Display generated by switching the switching unit 41 to the path 42 (linear interpolation interpolation processing unit 43) side for the region and interpolating the image signal subjected to linear interpolation processing between the frames of the input image signal The image signal is output to the display panel.
  • the linear interpolation processing unit 43 superimposes the PinP display signal on the region including the pixel. A process for inserting an interpolated frame subjected to linear interpolation between frames of the input image signal is performed.
  • the switching unit 41 is set to F for a pixel or a region including the pixel. Switch to the RC section 10 side and output the display image signal that has been subjected to FRC processing (motion compensation frame interpolation processing) between frames of the input image signal to the display panel.
  • FRC processing motion compensation frame interpolation processing
  • linear interpolation processing is performed by interpolating an interpolation frame by linear interpolation based on the signal strength of the previous frame and the signal strength of the current frame ⁇ . To get.
  • a memory is provided on a path different from the input path to the FRC unit 10, and the first image signal is a television image signal obtained by receiving a broadcast, for example.
  • the image signal is a character signal such as OSD
  • the two image signals are combined and displayed, the pixel on which the character signal is combined (superimposed) or the area including the pixel is switched to the memory side.
  • the frame rate conversion is performed by repeatedly reading out the image signal of the same frame from the memory several times at high speed only in the OSD part. That is, the frame rate is obtained by continuously outputting the input image signal at a high speed without performing interpolation processing on the pixel in which the character signal is combined (superimposed) in the input image signal or the region including the pixel. The conversion is made so that the output is output to the liquid crystal display panel 19.
  • FIG. 33 is a block diagram illustrating an exemplary configuration of a main part of the liquid crystal display device according to the twenty-first embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and an OSD processing unit 14.
  • the control unit 15, the switching unit 41, a path 42 provided separately from the input path to the FRC unit 10, and a memory 44 on the path 42.
  • description of the electrode drive part 18 and the liquid crystal display panel 19 is abbreviate
  • the switching unit 41 is provided in the subsequent stage of the FRC unit 10 and is configured to output the image signal (motion compensated image) from the FRC unit 10 according to the instruction from the control unit 15. Switch whether to output the image signal of the previous frame or the subsequent frame. Note that ON / OFF of the OSD display is controlled according to an instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 routes the switching unit 41 to the pixel on which the OSD signal is superimposed or a region including the pixel.
  • the image signal of the previous or subsequent frame is repeatedly read out from the memory 44 and inserted between the frames of the input image signal, and the generated display image signal is output to the display panel.
  • the input image signal is accumulated in the memory 44, and when the OSD signal is superimposed, the image signal of the pixel on which the OSD signal is superimposed or an area including the pixel is repeatedly read.
  • the switching unit 41 is switched to the FRC unit 10 side to perform FRC processing (motion) between frames of the input image signal.
  • the display image signal subjected to the compensation frame interpolation process) is output to the display panel.
  • a memory is provided on a path different from the input path to the FRC unit 10, and the first image signal is a television image signal obtained by receiving a broadcast, for example, a second image signal.
  • the image signal is a small-screen image signal such as PinP
  • the two image signals are combined and displayed
  • the memory for the synthesized (superposed) pixel or the area including the pixel is displayed.
  • the frame rate conversion is performed by repeatedly reading out the image signal of the same frame from the memory several times at high speed only in the sub-screen portion.
  • the input image signal is not subjected to interpolation processing by motion compensation for the pixel in which the small-screen image signal is combined (superimposed) with the input image signal or the region including the pixel is added.
  • the frame rate is converted by high-speed continuous output and output to the LCD panel 19 It is a thing to switch to.
  • FIG. 34 is a block diagram showing a configuration example of main parts of a liquid crystal display device according to a twenty-second embodiment of the present invention.
  • the liquid crystal display device includes an FRC unit 10, a synthesis unit 13, and a sub-screen processing unit. 20, a control unit 15, a switching unit 41, a path 42 provided separately from the input path to the FRC unit 10, and a memory 44 on the path 42.
  • description of the electrode drive part 18 and the liquid crystal display panel 19 is abbreviate
  • the switching unit 41 is provided at the subsequent stage of the FRC unit 10 and is capable of outputting an image signal (motion compensated image) from the FRC unit 10 according to an instruction from the control unit 15, and an image of the previous frame or the rear frame from the memory 44. Switches whether to output a signal.
  • ONZOFF of the small screen (PinP) display is controlled according to the instruction operation performed by the user using a remote controller or the like.
  • the control unit 15 When the PinP display signal is superimposed on the television image signal (parent screen image signal) by the sub-screen processing unit 20, the control unit 15 includes the pixel or the pixel on which the PinP display signal is superimposed.
  • the switching unit 41 is switched to the path 42 (memory 44) side for the area, and the display image generated by repeatedly reading and inserting the image signal of the previous or subsequent frame from the memory 44 between the frames of the input image signal.
  • the image signal is output to the display panel.
  • An input image signal is stored in the memory 44, and when a PinP display signal is superimposed, an image signal of a pixel or an area including the pixel that the PinP display signal is superimposed is repeatedly read out. It is.
  • the switching unit 41 is switched to the FRC unit 10 side to perform FRC processing (motion compensation) between frames of the input image signal.
  • Display image signal that has been subjected to frame interpolation processing is output to the display panel.
  • the first image signal is a television image signal obtained by receiving a broadcast, for example
  • the second image signal is a character signal such as an OSD
  • the image signals of the two are used.
  • the image processing apparatus includes an interpolation frame generation unit that generates an interpolation frame by weighted addition of the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process at a predetermined ratio.
  • the character signal in the input image signal is combined (superimposed), and the weighted addition ratio is varied for the pixel or the region including the pixel.
  • FIG. 35 is a block diagram illustrating an exemplary main configuration of the FRC unit 10 according to a twenty-third embodiment of the present invention.
  • the frame generation unit 12 of the FRC unit 10 includes an interpolation frame memory 12a, an interpolation
  • the frame generation unit 12b and the correction strength variable unit 12g that varies the correction strength of the motion correction processing in the FRC unit 10 are configured. Note that ON / OFF of the OSD display is controlled according to an instruction operation by the user using a remote controller or the like.
  • V is the interpolation vector
  • ⁇ is the frame interpolation ratio
  • ⁇ is the correction strength (weighted addition ratio).
  • frame interpolation processing methods for example, frame interpolation using linear interpolation between two frames and frame interpolation using motion vectors (motion correction interpolation) are known.
  • the former obtains an interpolated frame by linear interpolation of the signal power of the previous frame and the current frame with the frame interpolation ratio ⁇ . Therefore, by using this linear interpolation, it is possible to prevent deterioration of the image quality of the OSD part due to the OSD part being pulled by the movement of the FRC process.
  • the interpolation vector V is detected from the motion vector between the previous frame image and the current frame image, and the value (inner vector) V) is divided by the frame interpolation ratio a a
  • the correction intensity varying unit 12 g weights the area including the pixel when the OSD signal is superimposed! Variable addition ratio j8.
  • This weighted addition ratio j8 is a ratio at the time of weighted addition of the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process.
  • the interpolation frame generation unit 12b of the present embodiment performs weighted addition of linear interpolation and motion correction interpolation on a pixel on which an OSD signal is superimposed or a region including the pixel. To generate an interpolation frame.
  • the correction intensity varying unit 12g has a pixel that is superimposed with the OSD signal! / ⁇ is a weighted calorie calculation for the region including the pixel.
  • the ratio j8 is set to 0, and the image signal subjected to linear interpolation processing is used as an interpolation frame to prevent image quality degradation in the OSD part.
  • the weighted addition ratio / 3 can be arbitrarily variably set, it may be set to a substantially intermediate value between 0 and 1. As a result, it is possible to perform control so that the image quality of the OSD part does not deteriorate while performing motion correction in the interpolated frame image, and it is possible to appropriately improve both the image quality deterioration due to motion blur and the image quality deterioration of the OSD display. It becomes possible.
  • the variable processing of the correction intensity in the FRC unit 10 may be performed by a deviation method, that is, a method of performing in units of pixels or a method of performing in units of blocks (areas).
  • the first image signal is obtained by receiving a broadcast, for example.
  • the television image signal and the second image signal are sub-screen image signals such as PinP, and the two image signals are combined and displayed, the pixel on which the sub-screen image signal is combined (superimposed) or the pixel Is configured to vary the correction strength of the motion correction processing in the interpolation frame generation unit.
  • an interpolation frame generation unit that generates an interpolation frame by weighting and adding an image signal subjected to motion correction processing and an image signal subjected to linear interpolation processing at a predetermined ratio is provided.
  • a pixel that is superposed with the small screen image signal in the input image signal changes the weighted addition ratio for the region including the pixel.
  • the main configuration of the FRC unit 10 according to the twenty-fourth embodiment of the present invention is the same as the configuration shown in FIG. 35 described above. That is, the frame generation unit 12 of the FRC unit 10 includes an interpolation frame memory 12a, an interpolation frame generation unit 12b, and a correction strength variable unit 12g that varies the correction strength of the motion correction processing in the FRC unit 10. Configured. In addition, ONZOFF of the sub screen (PinP) display is controlled according to the instruction operation by the user using a remote control etc.
  • frame interpolation processing methods for example, frame interpolation based on linear interpolation between two frames and frame interpolation using motion vectors (motion correction interpolation) are known.
  • the former obtains an interpolated frame by linear interpolation of the signal power of the previous frame and the current frame with the frame interpolation ratio ⁇ . Therefore, by using this linear interpolation, it is possible to prevent deterioration of the image quality of the child screen portion due to the bow screen being stretched by the movement of the FRC process.
  • the interpolation vector V is detected from the motion vector between the previous frame image and the current frame image, and the value (inner vector) is detected.
  • V) is divided by the frame interpolation ratio a a
  • the frame generation unit 12 is provided with the correction intensity varying unit 12g. .
  • the correction intensity varying unit 12g when the PinP display signal is superimposed on the television image signal by the sub-screen processing unit 20, is weighted addition ratio with respect to the pixel where the PinP display signal is superimposed or the region including the pixel.
  • This weighted addition ratio (8) is a ratio at the time of weighted addition of the image signal subjected to the motion correction process and the image signal subjected to the linear interpolation process.
  • the interpolation frame generation unit 12b of this embodiment performs weighted addition of linear interpolation and motion correction interpolation on a pixel on which a PinP display signal is superimposed or an area including the pixel. To generate an interpolation frame.
  • the correction intensity varying unit 12g applies the weighted addition ratio j8 to the pixel that is superimposed by the PinP display signal or the region including the pixel.
  • Set to 0, and the image signal that has undergone linear interpolation processing is used as an interpolated frame to prevent image quality degradation in the sub-screen.
  • the weighted addition ratio / 3 can be variably set, it may be set to a value approximately in the middle of 0 to 1. This makes it possible to control the interpolated frame image so as not to deteriorate the image quality of the sub-screen part while performing motion correction, and to appropriately prevent both the image quality deterioration due to motion blur and the image quality deterioration of the sub-screen display. It becomes possible to improve.
  • the variable processing of the correction intensity in the FRC unit 10 may be performed by a deviation method, that is, a method performed in units of pixels or a method performed in units of blocks (areas).
  • FIG. 36 is a flow diagram for explaining an example of an image display method by the image display device of the present invention.
  • the image display device performs an input image signal Determine whether the pixel (or block) is the OSD signal superimposed (step S61). If it is determined that the pixel (or block) is the OSD signal superimposed (YES), the OSD signal is superimposed Then, the motion correction processing of the FRC unit 10 is partially invalidated by setting the interpolation vector of the pixel or the region including the pixel (interpolation block) to be a 0 vector (step S62).
  • step S61 if it is determined in step S61 that the pixel (or block) does not have an OSD signal superimposed on it (NO), the FRC unit 10 outputs an image signal subjected to interpolation processing by motion compensation. (Step S63). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S64).
  • FIG. 37 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the pixel (or block) force with which the PinP display signal is superimposed on the input image signal (step S71), and the pixel (or block with the PinP display signal superimposed).
  • the FRC unit 10 moves by setting the interpolation vector of the pixel on which the PinP display signal is superimposed or the area including the pixel (interpolation block) to 0 vector. Partially invalidate the correction process (step S72).
  • step S71 if the PinP display signal is superimposed and it is determined that it is a pixel (or block) (in the case of NO), the FRC unit 10 outputs an image signal subjected to interpolation processing by motion compensation. (Step S73). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S74).
  • FIG. 38 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the pixel (or block) force on which the OSD signal is superimposed on the input image signal (step S81), and is determined to be a pixel (or block) on which the OSD signal is superimposed.
  • the FRC unit 10 by outputting an image signal in which a linearly interpolated image is interpolated with respect to a pixel or an area including the pixel (interpolation block) on which the OSD signal is superimposed, the FRC unit 10 The motion compensation interpolation process is not partially performed (step S82).
  • step S81 the OSD signal is superimposed. If the pixel (or block) is determined (NO), the FRC unit 10 outputs an image signal subjected to interpolation processing by motion compensation (step S83). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S84).
  • FIG. 39 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the pixel (or block) is a PinP display signal superimposed on the input image signal (step S91), and the pixel (or block) on which the PinP display signal is superimposed. If it is determined (if YES), by outputting an image signal in which a linear interpolation image is interpolated for the pixel on which the PinP display signal is superimposed or the region including the pixel (interpolation block)
  • the motion compensation interpolation process of the FRC unit 10 is not partially performed (step S92).
  • step S91 if the PinP display signal is superimposed and it is determined that it is a pixel (or block) (in the case of NO), the image signal subjected to interpolation processing by motion compensation in the FRC unit 10 Is output (step S93). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S94).
  • FIG. 40 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the pixel (or block) force on which the OSD signal is superimposed on the input image signal (step S101), and determines that the pixel is the pixel (or block) on which the OSD signal is superimposed. If YES (if YES), the FRC unit outputs the image signal in which the previous or subsequent frame image is inserted to the pixel on which the OSD signal is superimposed or the area including the pixel (interpolation block). The motion compensation interpolation process of 10 is not partially performed (step S102).
  • step S101 if the OSD signal is superimposed and it is determined that it is a pixel (or block) (in the case of NO), the FRC unit 10 outputs an image signal subjected to interpolation processing by motion compensation. (Step S103). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S104).
  • FIG. 41 is a flowchart for explaining another example of the image display method by the image display device of the present invention. Here, an example of the image display method in the twenty-second embodiment will be described.
  • the image display device determines whether or not the pixel (or block) is a pixel on which the PinP display signal is superimposed on the input image signal (step SI 11), and the pixel (or pixel on which the PinP display signal is superimposed). Is a block) (if YES), an image signal with a previous or subsequent frame image inserted into the pixel on which the PinP display signal is superimposed or the area containing the pixel (interpolation block) Is output so that the motion compensation interpolation processing of the FRC unit 10 is not partially performed (step S112).
  • step S 111 when V and PinP display signals are superimposed in step S 111 and it is determined that the pixel (or block) is detected (in the case of NO), the FRC unit 10 performs interpolation processing by motion compensation.
  • the image signal subjected to is output (step S113).
  • the image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S114).
  • FIG. 42 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the pixel (or block) force on which the OSD signal is superimposed on the input image signal (step S121), and determines that the pixel is the pixel (or block) on which the OSD signal is superimposed. If YES (YES), the correction strength of the motion correction process in the FRC unit 10 is partially variable (weak) for the pixel on which the OSD signal is superimposed or the area including the pixel (interpolation block). (Step S122).
  • step S121 when the OSD signal is superimposed and it is determined that the pixel (or block) is determined (NO), the correction strength of the motion correction process in the FRC unit 10 is increased as usual. (Step S123). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S124).
  • FIG. 43 is a flowchart for explaining another example of the image display method by the image display device of the present invention.
  • the image display device determines whether or not the pixel (or block) is a pinP display signal superimposed on the input image signal (step S 131), and the pixel (or block is the block) on which the PinP display signal is superimposed. ) (If YES), PinP display signal
  • the correction intensity of the motion correction processing in the FRC unit 10 is partially varied (weak) for the pixel on which is superimposed or the region including the pixel (interpolation block) (step S132).
  • step S 131 If it is determined in step S 131 that the pixel (or block) does not have a PinP display signal superimposed (in the case of NO), the correction strength of the motion correction process in the FRC unit 10 is increased as usual (step S 131). S133). The image signal with the frame frequency converted in this way is displayed and output from the liquid crystal display panel 19 (step S134).
  • the first image signal and the second image signal having motion characteristics different from the first image signal are combined and displayed.
  • the motion compensation processing in the frame rate conversion (FRC) part can be partially invalidated and displayed for the input image signal composed of the first and second image signals. It is possible to effectively prevent the image quality deterioration of the display portions of the first and second image signals due to the insertion process.
  • the second image signal (character signal) 32 is combined (superimposed) and displayed within the first image signal 31.
  • the second image signal (sub-screen image signal) 34 is combined (superimposed) and displayed within the first image signal 33 (see Fig. 26 (B))
  • the present invention is not limited to this, and it is apparent that the present invention can be applied to a case where at least two or more image signals having different motions are combined and displayed.
  • the present invention can also be applied to the case where the second image signal 36 is synthesized and displayed in addition to the first image signal 35.
  • the first image signal 35 is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal 36 is, for example, a data information display signal obtained by receiving a data broadcast
  • the television It can be a program information display signal generated inside the display device based on program information multiplexed as additional information on the image signal.
  • the present invention can also be applied to the case where the first image signal 37 and the second image signal 38 are combined and displayed side by side, for example. is there.
  • the first image signal 37 is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal 38 is, for example, a PoutP (Picture out Picture) display signal.
  • the PoutP display signal can be generated inside the display device as long as it is a character signal such as letters, numbers, symbols, and images, or an image signal such as still images and moving images, as with the PinP display signal described above. It is not limited to this, and may be input from the outside.
  • the present invention is also applied to the case where the first image signal 39 and the second image signal 40 are partly superimposed and displayed.
  • the first image signal 39 is, for example, a television image signal obtained by receiving a broadcast
  • the second image signal 40 is, for example, a PoutP display signal generated inside the display device, or from the outside. It can be used as an input PoutP display signal.
  • the first image signal is not limited to the television image signal as described above, but may be an image signal in which the external media power is also reproduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

　フレームレート変換（ＦＲＣ）部を備えた画像表示装置において、ＦＲＣ処理に起因するＯＳＤ、ＰｉｎＰなどの合成画像表示部分の画質劣化を防止する。画像表示装置は、入力画像信号のフレーム間に動き補正処理を施した画像信号を内挿することにより入力画像信号のフレーム数を変換するＦＲＣ部１０、入力画像信号にＯＳＤ信号を重畳するＯＳＤ処理部１４、制御部１５を備える。ＦＲＣ部１０は、入力画像信号のフレーム間で動きベクトルを検出する動きベクトル検出部１１ｅ、該動きベクトル情報に基づいてフレーム間に内挿ベクトルを割り付ける内挿ベクトル評価部１１ｆ、該内挿ベクトルから内挿フレームを生成する内挿フレーム生成部１２ｄを備える。制御部１５は、入力画像信号にＯＳＤ信号が重畳された場合、動きベクトル検出部１１ｅで検出された動きベクトルを０ベクトルにすることにより、ＦＲＣ部１０の動き補正処理を無効化する。

Description

明 細 書
画像表示装置及び方法
技術分野
[0001] 本発明は、フレームレートあるいはフィールドレートを変換する機能を備えた画像表 示装置及び方法に関し、より詳細には、第一の画像信号と第二の画像信号とを合成 して表示する場合、動き補償型のレート変換処理に起因する第一及び第二の画像 信号の表示部分の画質劣化を防止する画像表示装置及び該装置による画像表示 方法に関する。
背景技術
[0002] 動画像を具現する用途に従来力も主として用いられてきた陰極線管（CRT: Catho de Ray Tube)に対して、 LCD (Liquid Crystal Display)は、動きのある画像 を表示した場合に、観る者には動き部分の輪郭がぼけて知覚されてしまうという、所 謂、動きぼけの欠点がある。この動きぼけは、 LCDの表示方式そのものに起因するこ とが指摘されている (例えば、特許文献 1、非特許文献 1参照)。
[0003] 電子ビームを走査して蛍光体を発光させて表示を行う CRTでは、各画素の発光は 蛍光体の若干の残光はあるものの概ねインパルス状になる。これをインパルス型表示 方式という。一方、 LCDでは、液晶に電界を印加することにより蓄えられた電荷が、 次に電界が印加されるまで比較的高い割合で保持される。特に、 TFT方式の場合、 画素を構成するドット毎に TFTスィッチが設けられており、さらに通常は各画素に補 助容量が設けられており、蓄えられた電荷の保持能力が極めて高い。このため、画 素が次のフレームあるいはフィールド（以下、フレームで代表する）の画像情報に基 づく電界印加により書き換えられるまで発光し続ける。これをホールド型表示方式と いう。
[0004] 上記のようなホールド型表示方式においては、画像表示光のインパルス応答が時 間的な広がりを持っため、時間周波数特性が劣化して、それに伴い空間周波数特 性も低下し、動きぼけが生じる。すなわち、人の視線は動くものに対して滑らかに追 従するため、ホールド型のように発光時間が長いと、時間積分効果により画像の動き がぎくしゃくして不自然に見えてしまう。
[0005] 上記のホールド型表示方式における動きぼけを改善するために、フレーム間に画 像を内挿することにより、フレームレート（フレーム数)を変換する技術が知られている 。この技術は、 FRC (Frame Rate Converter)と呼ばれ、液晶表示装置等におい て実用化されている。
[0006] 従来、フレームレートを変換する方法には、単に同一フレームの複数回繰り返し読 み出しや、フレーム間の直線内挿 (線形補間）によるフレーム内挿などの各種の手法 がある（例えば、非特許文献 2参照)。し力しながら、線形補間によるフレーム内挿処 理の場合、フレームレート変換に伴う動きの不自然さ（ジャーキネス、ジャダ一）が発 生するとともに、上述したホールド型表示方式に起因する動きぼけ妨害を十分に改 善することはできず、画質的には不十分なものであった。
[0007] そこで、上記ジャーキネスの影響等をなくして動画質を改善するために、動きべタト ルを用いた動き補償型のフレーム内挿 (動き補正)処理が提案されて!、る。この動き 補正処理によれば、動画像そのものをとらえて補正するため、解像度の劣化がなぐ また、ジャーキネスの発生もなぐ極めて自然な動画を得ることができる。さらに、内挿 画像信号は動き補償して形成されるので、上述したホールド型表示方式に起因する 動きぼけ妨害を十分に改善することが可能となる。
[0008] 前述の特許文献 1には、動き適応的に内挿フレームを生成することにより、表示画 像のフレーム周波数を上げて、動きぼけの原因となる空間周波数特性の低下を改善 するための技術が開示されている。これは、表示画像のフレーム間に内挿する少なく とも 1つの内挿画像信号を、前後のフレームから動き適応的に形成し、形成した内挿 画像信号をフレーム間に内挿して順次表示するようにして 、る。
[0009] 図 44は、従来の液晶表示装置における FRC駆動表示回路の概略構成を示すプロ ック図で、図中、 FRC駆動表示回路は、入力画像信号のフレーム間に動き補正処理 を施した画像信号を内挿することにより入力画像信号のフレーム数を変換する FRC 部 100と、液晶層と該液晶層に走査信号及びデータ信号を印加するための電極とを 有するアクティブマトリクス型の液晶表示パネル 103と、 FRC部 100によりフレームレ ート変換された画像信号に基づいて液晶表示パネル 103の走査電極及びデータ電 極を駆動するための電極駆動部 104と、を備えて構成される。
[0010] FRC部 100は、入力画像信号力も動きベクトル情報を検出する動きベクトル検出部 101と、動きベクトル検出部 101により得られた動きベクトル情報に基づ!/、て内挿フレ ームを生成する内挿フレーム生成部 102とを備える。
[0011] 上記構成において、動きベクトル検出部 101は、例えば、後述するブロックマツチン グ法ゃ勾配法などを用いて動きベクトル情報を求めてもょ 、し、入力画像信号に何ら かの形で動きベクトル情報が含まれている場合、これを利用してもよい。例えば、 MP EG方式を用いて圧縮符号化された画像データには、符号ィ匕時に算出された動画像 の動きベクトル情報が含まれており、この動きベクトル情報を取得する構成としてもよ い。
[0012] 図 45は、図 44に示した従来の FRC駆動表示回路によるフレームレート変換処理を 説明するための図である。 FRC部 100は、動きベクトル検出部 101より出力された動 きベクトル情報を用いた動き補償により、フレーム間の内挿フレーム（図中グレーに色 付けされた画像)を生成し、この生成された内挿フレーム信号を入力フレーム信号と ともに、順次出力することで、入力画像信号のフレームレートを例えば毎秒 60フレー ム（60Hz)から毎秒 120フレーム（120Hz)に変換する処理を行う。
[0013] 図 46は、動きベクトル検出部 101及び内挿フレーム生成部 102による内挿フレー ム生成処理について説明するための図である。動きベクトル検出部 101は、図 45に 示した例えばフレーム # 1とフレーム # 2から勾配法等により動きベクトル 105を検出 する。すなわち、動きベクトル検出部 101は、フレーム # 1とフレーム # 2の 1Z60秒 間に、どの方向にどれだけ動いたかを測定することにより動きベクトル 105を求める。 次に、内挿フレーム生成部 102は、求めた動きベクトル 105を用いて、フレーム # 1と フレーム # 2間に内挿ベクトル 106を割り付ける。この内挿ベクトル 106に基づいてフ レーム # 1の位置から 1Z120秒後の位置まで対象 (ここでは自動車)を動かすことに より、内挿フレーム 107を生成する。
[0014] このように、動きベクトル情報を用いて動き補償フレーム内挿処理を行い、表示フレ ーム周波数を上げることで、 LCD (ホールド型表示方式)の表示状態を、 CRT (イン パルス型表示方式)の表示状態に近づけることができ、動画表示の際に生じる動きぼ けによる画質劣化を改善することが可能となる。
[0015] ここで、上記動き補償フレーム内挿処理においては、動き補正のために動きべタト ルの検出が不可欠となる。この動きベクトル検出の代表的な手法として、例えば、プロ ックマッチング法、勾配法などが提案されている。勾配法においては、連続した 2つの フレーム間で各画素または小さなブロック毎に動きベクトルを検出し、それにより 2つ のフレーム間の内挿フレームの各画素または各小ブロックを内挿する。すなわち、 2 つのフレーム間の任意の位置の画像を正しく位置補正して内挿することにより、フレ ーム数の変換を行う。
特許文献 1：特許第 3295437号明細書
非特許文献 1 :石黒秀一、栗田泰巿郎、「8倍速 CRTによるホールド発光型ディスプ レイの動画質に関する検討」、信学技報、社団法人電子情報通信学会、 EID96-4 (1996— 06)、 p. 19- 26
非特許文献 2 :山内達郎、「テレビジョン方式変換」、テレビジョン学会誌、 Vol. 45、 N o. 12、 pp. 1534- 1543 (1991)
発明の開示
発明が解決しょうとする課題
[0016] 上述した FRC回路を備えた液晶表示装置においては、第一の画像信号と、該第一 の画像信号とは異なる第二の画像信号とを合成して表示する場合、画像合成回路を FRC回路の後段に設けると、画像合成回路において FRCで増加したフレームレート の割合だけ高速なクロック動作を行う必要が生じる。この場合、高速なクロック動作に 対応させるためのチップセットが必要となり、コスト面等からも現実的ではない。
[0017] 従って、画像合成回路を FRC回路の前段に設ける必要があるが、この場合、 FRC 処理による動き補正の影響を受けて、第一の画像信号或いは第二の画像信号の表 示 (周辺）部分の画質が劣化してしまうことがある。この画質劣化の主な要因としては 、異なる動き特性を持つ複数の画像 (静止画像を含む)が混在することによる動きべ タトルの検出エラー、動き補正のエラーなどが考えられる。
[0018] また、 FRC回路では、メモリ容量を減らすために、 RGBで入力される入力画像信号 を、 YPbPrなどの異なるフォーマットに変換して処理を行う場合がある。このような場 合、画像合成回路を FRC回路の前段に設けると、 RGBで作られた合成画像信号を FRC回路で YPbPrなどの異なるフォーマットに変換することになる。その結果、この 変換処理に起因して合成画像信号の表示部分がにじんだ状態で表示されてしまうと いう問題もある。
[0019] 本発明は、上述のごとき実情に鑑みてなされたものであり、動き補償型のフレームレ ート変換 (FRC)部を備えた画像表示装置において、 FRC処理に起因する合成画像 信号の表示部分の画質劣化を防止すること、を目的とする。
課題を解決するための手段
[0020] 上記課題を解決するために、本発明の第 1の技術手段は、入力画像信号のフレー ム間あるいはフィールド間に、動き補正処理を施した画像信号を内挿することにより、 前記入力画像信号のフレーム数ある 、はフィールド数を変換して、表示パネルへ出 力するレート変換手段を備えた画像表示装置であって、第一の画像信号と、該第一 の画像信号とは異なる第二の画像信号とを合成して表示する場合、前記レート変換 手段における動き補正処理を無効化することを特徴としたものである。
[0021] 第 2の技術手段は、第 1の技術手段において、前記レート変換手段は、前記入力画 像信号に含まれる連続したフレーム間あるいはフィールド間で動きベクトル情報を検 出する動きベクトル検出部と、該検出した動きベクトル情報に基づいて、前記フレー ム間あるいは前記フィールド間に内挿ベクトルを割り付ける内挿ベクトル割付部と、該 割り付けた内挿ベクトルから内挿画像信号を生成する内挿画像生成部と、該生成し た内挿画像信号を前記フレーム間あるいは前記フィールド間に内挿する画像内挿部 とを有することを特徴としたものである。
[0022] 第 3の技術手段は、第 2の技術手段において、前記第一の画像信号と前記第二の 画像信号とを合成して表示する場合、前記動きベクトル検出部で検出された動きべク トルを 0ベクトルにすることにより、前記動き補正処理を無効化することを特徴としたも のである。
[0023] 第 4の技術手段は、第 2の技術手段において、前記第一の画像信号と前記第二の 画像信号とを合成して表示する場合、前記内挿ベクトル割付部で割り付けた内挿べ タトルを 0ベクトルにすることにより、前記動き補正処理を無効化することを特徴とした ものである。
[0024] 第 5の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補正 処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数あるい はフィールド数を変換して、表示パネルへ出力するレート変換手段を備えた画像表 示装置であって、第一の画像信号と、該第一の画像信号とは異なる第二の画像信号 とを合成して表示する場合、前記入力画像信号のフレーム数あるいはフィールド数を 変換せずに、該入力画像信号を前記表示パネルへ出力することを特徴としたもので ある。
[0025] 第 6の技術手段は、第 5の技術手段にお 、て、画像信号を表示する表示パネルの 駆動周波数を変更可能とし、前記第一の画像信号と前記第二の画像信号とを合成し て表示する場合、前記入力画像信号のフレーム周波数ある 、はフィールド周波数に 合わせて前記表示パネルの駆動周波数を変更することを特徴としたものである。
[0026] 第 7の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補正 処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数あるい はフィールド数を変換して、表示パネルへ出力するレート変換手段を備えた画像表 示装置であって、前記入力画像信号のフレーム間あるいはフィールド間に、動き補正 処理を施していない画像信号を挿入することにより、前記入力画像信号のフレーム 数あるいはフィールド数を変換する他のレート変換手段を更に備え、第一の画像信 号と、該第一の画像信号とは異なる第二の画像信号とを合成して表示する場合、前 記他のレート変換手段によりフレーム数あるいはフィールド数が変換された画像信号 を、前記表示パネルへ出力することを特徴としたものである。
[0027] 第 8の技術手段は、第 7の技術手段において、前記他のレート変換手段は、前記入 力画像信号のフレーム間あるいはフィールド間に、該フレームあるいはフィールドの 画像信号を挿入することにより、前記入力画像信号のフレーム数あるいはフィールド 数を変換するものであることを特徴としたものである。
[0028] 第 9の技術手段は、第 7の技術手段において、前記他のレート変換手段は、前記入 力画像信号のフレーム間ある 、はフィールド間に、線形補間処理を施した画像信号 を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変換 するものであることを特徴としたものである。
[0029] 第 10の技術手段は、第 7の技術手段において、前記他のレート変換手段は、前記 入力画像信号のフレーム間あるいはフィールド間に、予め決められた単色画像信号 を挿入することにより、前記入力画像信号のフレーム数あるいはフィールド数を変換 するものであることを特徴としたものである。
[0030] 第 11の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換して、表示パネルへ出力するレート変換手段を備えた画像 表示装置であって、第一の画像信号と、該第一の画像信号とは異なる第二の画像信 号とを合成して表示する場合、前記レート変換手段における動き補正処理の補正強 度を可変することを特徴としたものである。
[0031] 第 12の技術手段は、第 11の技術手段において、前記レート変換手段は、動き補 正処理を施した画像信号と、線形補間処理を施した画像信号とを所定の比率で加重 加算することにより、内挿画像信号を生成する内挿画像生成部を有し、前記第一の 画像信号と前記第二の画像信号とを合成して表示する場合、前記加重加算比率を 可変することを特徴としたものである。
[0032] 第 13の技術手段は、第 12の技術手段において、前記内挿画像生成部は、前記第 一の画像信号と前記第二の画像信号とを合成して表示する場合、前記線形補間処 理を施した画像信号を内挿画像信号とし、前記第一の画像信号と前記第二の画像 信号とを合成して表示しな!、場合、前記動き補正処理を施した画像信号を内挿画像 信号とすることを特徴としたものである。
[0033] 第 14の技術手段は、第 1乃至 13のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の内に合成されるキャラクタ信号であることを特徴 としたものである。
[0034] 第 15の技術手段は、第 14の技術手段において、前記キャラクタ信号は、当該画像 表示装置内部で発生するオンスクリーン表示信号であることを特徴としたものである。
[0035] 第 16の技術手段は、第 1乃至 13のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の内に合成される子画面画像信号であることを特 徴としたものである。
[0036] 第 17の技術手段は、第 16の技術手段において、前記子画面画像信号は、当該画 像表示装置で発生するピクチャインピクチャ表示信号であることを特徴としたものであ る。
[0037] 第 18の技術手段は、第 1乃至 13のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の外に合成される背景画像信号であることを特徴 としたものである。
[0038] 第 19の技術手段は、第 18の技術手段において、前記背景画像信号は、データ情 報表示信号であることを特徴としたものである。
[0039] 第 20の技術手段は、第 18の技術手段において、前記背景画像信号は、番組情報 表示信号であることを特徴としたものである。
[0040] 第 21の技術手段は、第 1乃至 13のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の外に合成される他画面画像信号であることを特 徴としたものである。
[0041] 第 22の技術手段は、第 21の技術手段において、前記他画面画像信号は、当該画 像表示装置で発生するピクチャアウトピクチャ表示信号であることを特徴としたもので ある。
[0042] 第 23の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換して、表示パネルへ出力するレート変換手段を備えた画像 表示装置であって、第一の画像信号と、該第一の画像信号とは異なる第二の画像信 号とを合成して表示する場合、前記第二の画像信号が合成された画素あるいは該画 素を含む領域に対して、前記レート変換手段における動き補正処理を無効化するこ とを特徴としたものである。
[0043] 第 24の技術手段は、第 23の技術手段において、前記レート変換手段は、前記入 力画像信号に含まれる連続したフレーム間あるいはフィールド間で動きベクトル情報 を検出する動きベクトル検出部と、該検出した動きベクトル情報に基づいて、前記フ レーム間あるいは前記フィールド間に内挿ベクトルを割り付ける内挿ベクトル割付部 と、該割り付けた内挿ベクトルから内挿画像信号を生成する内挿画像生成部と、該生 成した内挿画像信号を前記フレーム間あるいは前記フィールド間に内挿する画像内 挿部とを有することを特徴としたものである。
[0044] 第 25の技術手段は、第 24の技術手段において、前記第一の画像信号と前記第二 の画像信号とを合成して表示する場合、前記第二の画像信号が合成された内挿プロ ックの内挿ベクトルを 0ベクトルにすることにより、前記内挿ブロックの各画素に対して 、前記動き補正処理を無効化することを特徴としたものである。
[0045] 第 26の技術手段は、第 25の技術手段において、前記第二の画像信号が合成され た内挿ブロックにフラグ情報を付与し、該フラグ情報が付与された内挿ブロックの内 挿ベクトルの出力を 0にすることを特徴としたものである。
[0046] 第 27の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換して、表示パネルへ出力するレート変換手段を備えた画像 表示装置であって、前記入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施して!/ヽな ヽ画像信号を挿入することにより、前記入力画像信号のフレー ム数あるいはフィールド数を変換する他のレート変換手段を更に備え、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表示する場合、 前記第二の画像信号が合成された画素あるいは該画素を含む領域に対して、前記 他のレート変換手段によりフレーム数あるいはフィールド数が変換された画像信号を 、前記表示パネルへ出力することを特徴としたものである。
[0047] 第 28の技術手段は、第 27の技術手段において、前記他のレート変換手段は、前 記入力画像信号のフレーム間ある ヽはフィールド間に、線形補間処理を施した画像 信号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を 変換するものであることを特徴としたものである。
[0048] 第 29の技術手段は、第 27の技術手段において、前記他のレート変換手段は、前 記入力画像信号のフレーム間あるいはフィールド間に、該フレームあるいはフィール ドの画像信号を挿入することにより、前記入力画像信号のフレーム数あるいはフィー ルド数を変換するものであることを特徴としたものである。 [0049] 第 30の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換して、表示パネルへ出力するレート変換手段を備えた画像 表示装置であって、第一の画像信号と、該第一の画像信号とは異なる第二の画像信 号とを合成して表示する場合、前記第二の画像信号が合成された画素あるいは該画 素を含む領域に対して、前記レート変換手段における動き補正処理の補正強度を可 変することを特徴としたものである。
[0050] 第 31の技術手段は、第 30の技術手段において、前記レート変換手段は、動き補 正処理を施した画像信号と、線形補間処理を施した画像信号とを所定の比率で加重 加算することにより、内挿画像信号を生成する内挿画像生成部を有し、前記第一の 画像信号と前記第二の画像信号とを合成して表示する場合、前記第二の画像信号 が合成された画素あるいは該画素を含む領域に対して、前記加重加算比率を可変 することを特徴としたものである。
[0051] 第 32の技術手段は、第 31の技術手段において、前記内挿画像生成部は、前記第 一の画像信号と前記第二の画像信号とを合成して表示する場合、前記第二の画像 信号が合成された画素あるいは該画素を含む領域に対して、前記線形補間処理を 施した画像信号を内挿画像信号とし、前記第二の画像信号が合成されて！、な!ヽ画 素あるいは該画素を含む領域に対して、前記動き補正処理を施した画像信号を内挿 画像信号とすることを特徴としたものである。
[0052] 第 33の技術手段は、第 23乃至 32のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の内に合成されるキャラクタ信号であることを特徴 としたものである。
[0053] 第 34の技術手段は、第 33の技術手段において、前記キャラクタ信号は、当該画像 表示装置内部で発生するオンスクリーン表示信号であることを特徴としたものである。
[0054] 第 35の技術手段は、第 23乃至 32のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の内に合成される子画面画像信号であることを特 徴としたものである。
[0055] 第 36の技術手段は、第 35の技術手段において、前記子画面画像信号は、当該画 像表示装置で発生するピクチャインピクチャ表示信号であることを特徴としたものであ る。
[0056] 第 37の技術手段は、第 23乃至 32のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の外に合成される背景画像信号であることを特徴 としたものである。
[0057] 第 38の技術手段は、第 37の技術手段において、前記背景画像信号は、データ情 報表示信号であることを特徴としたものである。
[0058] 第 39の技術手段は、第 37の技術手段において、前記背景画像信号は、番組情報 表示信号であることを特徴としたものである。
[0059] 第 40の技術手段は、第 23乃至 32のいずれか 1の技術手段において、前記第二の 画像信号は、前記第一の画像信号の外に合成される他画面画像信号であることを特 徴としたものである。
[0060] 第 41の技術手段は、第 40の技術手段において、前記他画面画像信号は、当該画 像表示装置で発生するピクチャアウトピクチャ表示信号であることを特徴としたもので ある。
[0061] 第 42の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記動き補正処理を無効化するステップとを備えたことを特徴とした ものである。
[0062] 第 43の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記入力画像信号のフレーム周波数あるいはフィールド周波数に合 わせて表示パネルの駆動周波数を変更するステップとを備えたことを特徴としたもの である。
[0063] 第 44の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記入力画像信号のフレーム間あるいはフィールド間に、該フレーム あるいはフィールドの画像信号を挿入することにより、前記入力画像信号のフレーム 数あるいはフィールド数を変換するステップとを備えたことを特徴としたものである。
[0064] 第 45の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記入力画像信号のフレーム間あるいはフィールド間に、線形補間 処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数あるい はフィールド数を変換するステップとを備えたことを特徴としたものである。
[0065] 第 46の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記入力画像信号のフレーム間あるいはフィールド間に、予め決めら れた単色画像信号を挿入することにより、前記入力画像信号のフレーム数あるいはフ ィールド数を変換するステップとを備えたことを特徴としたものである。
[0066] 第 47の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記動き補正処理の補正強度を可変するステップとを備えたことを特 徴としたものである。
[0067] 第 48の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記第二の画像信号が合成された画素ある!ヽは該画素を含む領域 に対して、前記動き補正処理を無効化するステップとを備えたことを特徴としたもので ある。
[0068] 第 49の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記第二の画像信号が合成された画素ある!ヽは該画素を含む領域 に対して、前記入力画像信号のフレーム間あるいはフィールド間に、該フレームある いはフィールドの画像信号を挿入するステップとを備えたことを特徴としたものである
[0069] 第 50の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記第二の画像信号が合成された画素ある!ヽは該画素を含む領域 に対して、前記入力画像信号のフレーム間あるいはフィールド間に、線形補間処理 を施した画像信号を内挿するステップとを備えたことを特徴としたものである。
[0070] 第 51の技術手段は、入力画像信号のフレーム間あるいはフィールド間に、動き補 正処理を施した画像信号を内挿することにより、前記入力画像信号のフレーム数ある いはフィールド数を変換するステップを有する画像表示方法にぉ 、て、第一の画像 信号と、該第一の画像信号とは異なる第二の画像信号とが合成されたかどうかを判 定するステップと、前記第一の画像信号と前記第二の画像信号とが合成されたと判 定された場合、前記第二の画像信号が合成された画素ある!ヽは該画素を含む領域 に対して、前記動き補正処理の補正強度を可変するステップとを備えたことを特徴と したものである。
発明の効果
[0071] 本発明によれば、第一の画像信号と該第一の画像信号とは異なる第二の画像信 号とを合成して表示する場合、動き補償による内挿処理を行わないようにすること〖こ より、前記第二の画像信号の表示部分の画質劣化を効果的に防止することができる
[0072] また、第一の画像信号と該第一の画像信号とは異なる第二の画像信号とを合成し て表示する場合、前記第二の画像信号が合成される画素ある!ヽは該画素を含む領 域に対しては、動き補償による内挿処理を行わないようにすることにより、前記第二の 画像信号の表示部分の画質劣化を効果的に防止することができる。
図面の簡単な説明
[0073] [図 1]本発明の画像表示装置が備えるフレームレート変換部の構成例を示すブロック 図である。
[図 2]フレーム生成部による内挿フレーム生成処理の一例を説明するための図である
[図 3]本発明の第 1の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 4]本発明の第 2の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。 [図 5]本発明の第 3の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 6]本発明の第 4の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 7]本発明の第 5の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 8]本発明の第 5の実施形態に係る入力データと出力データの関係を示す図であ る。
[図 9]本発明の第 6の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 10]本発明の第 7の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 11]本発明の第 7の実施形態に係る入力データと出力データの関係を示す図であ る。
[図 12]本発明の第 8の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 13]本発明の第 9の実施形態に係る液晶表示装置の要部構成例を示すブロック図 である。
[図 14]本発明の第 9の実施形態に係る入力データと出力データの関係を示す図であ る。
[図 15]本発明の第 10の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 16]本発明の第 11の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 17]本発明の第 11の実施形態に係る入力データと出力データの関係を示す図で ある。
[図 18]本発明の第 12の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。 圆 19]本発明の第 13及び第 14の実施形態に係る FRC部の要部構成例を示すプロ ック図である。
圆 20]本発明の画像表示装置による画像表示方法の一例を説明するためのフロー 図である。
圆 21]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 22]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 23]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 24]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 25]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 26]複数の画像合成表示例を説明するための図である。
[図 27]本発明の第 15の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 28]本発明の第 16の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 29]本発明の第 17の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 30]本発明の第 18の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 31]本発明の第 19の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 32]本発明の第 20の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
[図 33]本発明の第 21の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
圆 34]本発明の第 22の実施形態に係る液晶表示装置の要部構成例を示すブロック 図である。
圆 35]本発明の第 23及び第 24の実施形態に係る FRC部の要部構成例を示すプロ ック図である。
圆 36]本発明の画像表示装置による画像表示方法の一例を説明するためのフロー 図である。
圆 37]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 38]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 39]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 40]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 41]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 42]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
圆 43]本発明の画像表示装置による画像表示方法の他の例を説明するためのフロ 一図である。
[図 44]従来の液晶表示装置における FRC駆動表示回路の概略構成を示すブロック 図である。
[図 45]図 44に示した従来の FRC駆動表示回路によるフレームレート変換処理を説 明するための図である。
[図 46]動きベクトル検出部及び内挿フレーム生成部による内挿フレーム生成処理に ついて説明するための図である。
符号の説明 [0074] 10, 100· ··フレームレート変換 (FRC)部、 11· ··ベクトル検出部、 11a…輝度信号抽 出部、 l ib…前処理フィルタ、 11c…動き検出用フレームメモリ、 l id…初期ベクトル メモリ、 l ie, 101· ··動きベクトル検出部、 1 If…内挿ベクトル評価部、 12· ··フレーム 生成部、 12a…内挿用フレームメモリ、 12b, 102…内挿フレーム生成部、 12c…タイ ムベース変換用フレームメモリ、 12d…タイムベース変換部、 12e, 12g…補正強度 可変部、 12f…内挿ベクトルメモリ、 13· ··合成部、 14〜OSD処理部、 15…制御部、 16, 41· ··切替部、 17· ··0ベクトル、 18, 104· ··電極駆動部、 19, 103· ··液晶表示ノ ネル、 20· ··子画面処理部、 21, 42…経路、 22, 44· ··メモリ、 23, 43…線形補間内 揷処理部、 24· ··黒レベル信号挿入処理部、 105· ··動きベクトル、 106…内挿べタト ノレ、 107…内挿フレーム。
発明を実施するための最良の形態
[0075] 以下、添付図面を参照しながら本発明の好適な画像表示装置の実施の形態につ いて説明する。なお、本発明は、フィールド信号及び内挿フィールド信号、フレーム 信号及び内挿フレーム信号のいずれに対しても適用できるものである力 両者 (フィ 一ルドとフレーム）は互いに類似の関係にあるため、フレーム信号及び内挿フレーム 信号を代表例として説明するものとする。
[0076] 図 1は、本発明の画像表示装置が備える動き補償型フレームレート変換部の構成 例を示すブロック図で、図中、 10はフレームレート変換部（以下、 FRC部）で、該 FR C部 10は、本発明のレート変換手段に相当し、入力画像信号に含まれる 2つの連続 したフレーム間で動きベクトルを検出するベクトル検出部 11と、検出した動きベクトル に基づ!/、て内挿フレーム（内挿画像)を生成するフレーム生成部 12とから構成される 。なお、ベクトル検出部 11は、動きベクトル検出に反復勾配法を用いた場合の例に ついて示すが、この反復勾配法に限定されず、ブロックマッチング法などを用いても よい。
[0077] ここで、反復勾配法の特徴は、動きベクトルの検出がブロック単位で可能であるた め、数種類の動き量が検出でき、また、小領域の動物体でも動きベクトルを検出する ことができる。また、回路構成も他の方式 (ブロックマッチング法など）と比較して小規 模で実現することができる。この反復勾配法では、被検出ブロックに対して、すでに 検出された近傍のブロックの動きベクトルを初期偏位ベクトルとして、これを起点とし て勾配法の演算を繰り返す方法が用いられる。この方法によれば、勾配法の繰り返し は 2回程度でほぼ正確な動き量を得ることができる。
[0078] 図 1において、ベクトル検出部 11は、入力画像信号 (RGB信号)から輝度信号 (Y 信号)を抽出する輝度信号抽出部 11aと、抽出した Y信号に LPFを掛けて高域部の 帯域を制限するための前処理フィルタ l ibと、動き検出用フレームメモリ 11cと、初期 ベクトル候補を蓄積するための初期ベクトルメモリ l idと、反復勾配法を用いてフレー ム間の動きベクトルを検出する動きベクトル検出部 l ieと、検出した動きベクトルに基 づいてフレーム間に内挿ベクトルを割り付ける内挿ベクトル評価部 1 Ifと、を備えて構 成される。
[0079] なお、 FRC部 10は、本発明のレート変換手段に相当し、動きベクトル検出部 l ieは 、本発明の動きベクトル検出部に相当し、内挿ベクトル評価部 1 Ifは、本発明の内挿 ベクトル割付部に相当する。
[0080] 上記反復勾配法の演算は画素の微分成分を用いて!/、るため、ノイズの影響を受け 易ぐまた、検出ブロック内の勾配の変化量が多いと演算誤差が大きくなるため、前 処理フィルタ 1 lbにお!/、て LPFをかけて高域部の帯域を制限しておく。初期ベクトル メモリ l idには、初期ベクトル候補として、前々フレームで既に検出されている動きべ タトル (初期ベクトル候補)を蓄積しておく。
[0081] 動きベクトル検出部 l ieは、初期ベクトルメモリ l idに蓄積されている初期ベクトル 候補の中力 被検出ブロックの動きベクトルに最も近い動きベクトルを初期ベクトルと して選択する。すなわち、被検出ブロック近傍のブロックにおける既検出動きベクトル (初期ベクトル候補)の中力もブロックマッチング法により初期ベクトルを選択する。そ して、動きベクトル検出部 l ieは、選択した初期ベクトルを起点として、勾配法演算に よって前フレームと現フレーム間の動きベクトルを検出する。
[0082] 内挿ベクトル評価部 1 Ifは、動きベクトル検出部 l ieにより検出された動きベクトル を評価し、その評価結果に基づいて最適な内挿ベクトルをフレーム間の内挿ブロック に割り付けて、フレーム生成部 12に出力する。
[0083] フレーム生成部 12は、 2つの入力フレーム（前フレーム、現フレーム）を蓄積するた めの内挿用フレームメモリ 12aと、内挿用フレームメモリ 12aからの 2つの入力フレー ムと内挿ベクトル評価部 1 Ifからの内挿ベクトルとに基づいて内挿フレームを生成す る内挿フレーム生成部 12bと、入力フレーム（前フレーム、現フレーム）を蓄積するた めのタイムベース変換用フレームメモリ 12cと、タイムベース変換用フレームメモリ 12c 力もの入力フレームに内挿フレーム生成部 12bからの内挿フレームを挿入して出力 画像信号 (RGB信号)を生成するタイムベース変換部 12dと、を備えて構成される。
[0084] なお、内挿フレーム生成部 12bは、本発明の内挿画像生成部に相当し、タイムべ ース変換部 12dは、本発明の画像内挿部に相当する。
[0085] 図 2は、フレーム生成部 12による内挿フレーム生成処理の一例を説明するための 図である。内挿フレーム生成部 12bは、内挿ブロックに割り付けられた内挿ベクトル V を前フレーム、現フレームに伸ばして、各フレームとの交点近傍の画素を用いて内挿 ブロック内の各画素を補間する。例えば、前フレームでは近傍 3点より A点の輝度を 算出する。現フレームでは近傍 3点より B点の輝度を算出する。内挿フレームでは P 点の輝度を A点と B点の輝度カゝら補間する。 P点の輝度は、例えば A点の輝度と B点 の輝度の平均としてもよい。
[0086] 上記のようにして生成された内挿フレームは、タイムベース変換部 12dに送られる。
タイムベース変換部 12dは、前フレーム、現フレームの間に、内挿フレームを挟み込 んで、フレームレートを変換する処理を行う。このように、 FRC部 10により、入力画像 信号 (60フレーム Z秒)を、動き補償された出力画像信号 (120フレーム Z秒)へ変 換することができ、これを表示パネルに出力することにより、動きぼけを低減して動画 質を改善することが可能となる。尚、ここでは、 60フレーム Z秒の入力画像信号を、 1 20フレーム Z秒の出力画像信号にフレームレート変換する場合について説明する 力 例えば 90フレーム Z秒、 180フレーム Z秒の出力画像信号を得る場合に適用し ても良 、ことは言うまでもな 、。
[0087] 本発明の画像表示装置は、図 1に示した FRC部 10を備え、第一の画像信号 (例え ば動画像信号)と該第一の画像信号とは動き特性が異なる第二の画像信号 (例えば OSDなどの静止キャラクタ信号）とを合成して表示するときに、 FRC部 10における動 き補正処理を無効化して、 FRC処理に起因する第二の画像信号の表示部分 (例え ばキャラクタ表示部分)の画質劣化を防止することを主たる目的とする。なお、本発明 は、液晶ディスプレイ、有機 ELディスプレイ、電気泳動ディスプレイなどのホールド型 の表示特性を有する画像表示装置全般に適用可能であるが、以下の各実施形態に お!、ては、表示パネルとして液晶表示パネルを用いた液晶表示装置に本発明を適 用した場合を代表例として説明する。
[0088] (第 1の実施形態）
本発明の第 1の実施形態は、第一の画像信号を例えば放送を受信して得られたテ レビジョン画像信号、第二の画像信号を例えば装置内部で発生した OSD (On Scr een Display)などのキャラクタ信号とし、両者の画像信号を合成 (重畳）して表示す るときに、 FRC部 10の動き補正処理を無効化するために、動きベクトル検出部 l ie の出力を強制的に 0ベクトルにするものである。
なお、 FRC部 10に入力される画像信号を入力画像信号とし、第一の画像信号に 第二の画像信号が合成された場合、その合成画像信号が入力画像信号となり、第一 の画像信号に第二の画像信号が合成されな 、場合、第一の画像信号が入力画像信 号となる。このことは、以下に示す各実施形態において同様とする。
[0089] 図 3は、本発明の第 1の実施形態に係る液晶表示装置の要部構成例を示すブロッ ク図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 16、電極駆動部 18、及び液晶表示パネル 19を備えて構成されている。切替部 16は、 FRC部 10内の動きベクトル検出部 l ieと内挿ベクトル評価部 l lfの間に設け られ、制御部 15からの指示に従って、動きベクトル検出部 l ieからの動きベクトルを 0 ベクトル 17へ切り替える。
[0090] OSD処理部 14は、所定の文字や、数字、記号などをオンスクリーン表示するため のオンスクリーン表示信号（OSD信号）を生成する。この OSD表示の ONZOFFは、 リモコン (リモートコントロール装置)等を用いてユーザによりなされる指示操作に応じ て制御される。合成部 13は、 OSD処理部 14力ゝらの OSD信号をテレビジョン画像信 号に合成 (重畳)する。
[0091] 液晶表示パネル 19は、液晶層と該液晶層に走査信号及びデータ信号を印加する ための電極とを有するアクティブマトリクス型の液晶ディスプレイである。電極駆動部 1 8は、 FRC部 10によりフレームレート変換された画像信号に基づいて液晶表示パネ ル 19の走査電極及びデータ電極を駆動するための表示ドライバである。制御部 15 は、上記各部を制御するための CPUを備え、ユーザの指示等に応じて OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳された場合、 FRC部 10における 動き補正処理を無効化するように制御する。
[0092] ここで、テレビジョン画像信号に重畳させる信号は、文字や、数字、記号、画像など の静止状態にあるキャラクタ信号であればよぐ上記の装置内部で発生される OSD 信号に限定されず、文字放送 Zテレテキスト放送により送信 ·受信された文字 (字幕） 信号であってもよい。また、放送局などの送信側で予めテレビジョン画像信号に合成 された番組ロゴやテロップなどの文字情報信号であってもよい。この場合、文字情報 信号が合成されて ヽるか否かを検出し、この文字情報信号が合成されて ヽる場合は 、 FRC部 10における動き補正処理を無効化するようにすればよい。但し、文字がスク ロール等されて動きを伴う場合には、 FRC部 10の動き補正処理を実行したほうが好 ましい。
[0093] 液晶表示パネル 19の駆動周波数は、 FRC部 10により変換されたフレーム周波数 となる。従って、 60Hzのフレーム周波数で入力された画像信号力 FRC部 10で 12 OHzのフレーム周波数に変換された場合、液晶表示パネル 19の駆動周波数は、 12 OHzとなる。但し、 FRC処理によるフレーム周波数変換を行わない場合で、入力画 像信号をそのまま表示出力する場合は、液晶表示パネル 19の駆動周波数は、入力 画像信号のフレーム周波数となる。
[0094] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、切替部 16を 0ベクトル 17側に切り替えて、動きベクトル検出部 l ieで検出さ れた動きベクトルを強制的に 0ベクトルに置き換える。また、 OSD処理部 14によりテレ ビジョン画像信号に OSD信号が重畳されない場合、切替部 16を動きベクトル検出部 l ie側に切り替えて、動きベクトル検出部 l ieで検出された動きベクトルを内挿べタト ル評価部 1 Ifに入力する。
[0095] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、 OSD信号が重畳された画像信号が入力された場合 には、動きベクトルを 0ベクトルにして動き補正処理を無効化することにより、動画像と 静止画像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正のエラ 一等をなくし、動き補償型の FRC処理に起因する OSD部分の画質劣化を効果的に 防止することができる。
[0096] (第 2の実施形態）
本発明の第 2の実施形態は、第一の画像信号を例えば放送を受信して得られたテ レビジョン画像信号 (親画面画像信号)、第二の画像信号を例えば装置内部で発生 した PinP (Picture in Picture)などの子画面画像信号とし、両者の画像信号を合 成 (重畳）して表示するときに、 FRC部 10の動き補正処理を無効化するために、動き ベクトル検出部 l ieの出力を強制的に 0ベクトルにするものである。
[0097] 図 4は、本発明の第 2の実施形態に係る液晶表示装置の要部構成例を示すブロッ ク図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、切 替部 16、電極駆動部 18、及び液晶表示パネル 19を備えて構成されている。切替部 16は、 FRC部 10内の動きベクトル検出部 l ieと内挿ベクトル評価部 l lfの間に設け られ、制御部 15からの指示に従って、動きベクトル検出部 l ieからの動きベクトルを 0 ベクトル 17へ切り替える。
[0098] 子画面処理部 20は、縮小されたテレビジョン画像 (動画像)や、キヤプチャ画像 (静 止画)などを子画面表示するための PinP表示信号を生成する。この子画面 (PinP) 表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制 御される。合成部 13は、子画面処理部 20からの PinP表示信号をテレビジョン画像 信号に合成 (重畳)する。
[0099] 液晶表示パネル 19は、液晶層と該液晶層に走査信号及びデータ信号を印加する ための電極とを有するアクティブマトリクス型の液晶ディスプレイである。電極駆動部 1 8は、 FRC部 10によりフレームレート変換された画像信号に基づいて液晶表示パネ ル 19の走査電極及びデータ電極を駆動するための表示ドライバである。制御部 15 は、上記各部を制御するための CPUを備え、ユーザの指示等に応じて子画面処理 部 20によりテレビジョン画像信号に PinP表示信号が重畳された場合、 FRC部 10に おける動き補正処理を無効化するように制御する。 [0100] ここで、テレビジョン画像信号 (親画面画像信号）に重畳させる子画面画像信号は、 文字や、数字、記号、画像などのキャラクタ信号や、静止画像、動画像などの画像信 号であればよぐ上記の装置内部で発生される子画面画像信号に限定されず、外部 より入力されるものであってもよい。また、放送局などの送信側で予め合成された子 画面画像信号であってもよい。この場合、子画面画像信号が合成されているか否か を検出し、子画面画像信号が合成されていることが検出された場合、 FRC部 10にお ける動き補正処理を無効化するようにすればょ 、。
[0101] 液晶表示パネル 19の駆動周波数は、 FRC部 10により変換されたフレーム周波数 となる。従って、 60Hzのフレーム周波数で入力された画像信号力 FRC部 10で 12 OHzのフレーム周波数に変換された場合、液晶表示パネル 19の駆動周波数は、 12 OHzとなる。但し、 FRC処理によるフレーム周波数変換を行わない場合で、入力画 像信号をそのまま表示出力する場合は、液晶表示パネル 19の駆動周波数は、入力 画像信号のフレーム周波数となる。
[0102] 制御部 15は、子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重 畳された場合、切替部 16を 0ベクトル 17側に切り替えて、動きベクトル検出部 l ieで 検出された動きベクトルを強制的に 0ベクトルに置き換える。また、子画面処理部 20 によりテレビジョン画像信号に PinP表示信号が重畳されない場合、切替部 16を動き ベクトル検出部 l ie側に切り替えて、動きベクトル検出部 l ieで検出された動きべタト ルを内挿ベクトル評価部 1 Ifに入力する。
[0103] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、 PinP表示信号が重畳された画像信号が入力された 場合には、動きベクトルを 0ベクトルにして動き補正処理を無効化することにより、異な る動き特性を持つ動画像が混在することによる動きベクトルの検出エラー、動き補正 のエラー等をなくし、動き補償型の FRC処理に起因する子画面部分の画質劣化を効 果的に防止することができる。
[0104] (第 3の実施形態）
本発明の第 3の実施形態は、第一の画像信号を例えば放送を受信して得られたテ レビジョン画像信号、第二の画像信号を例えば OSDなどのキャラクタ信号とし、両者 の画像信号を合成 (重畳）して表示するときに、 FRC部 10の動き補正処理を無効化 するために、内挿ベクトル評価部 1 Ifからの内挿ベクトルを 0ベクトルにして、異なる位 置の画素間での内挿が生じな!/、ようにするものである。
[0105] 図 5は、本発明の第 3の実施形態に係る液晶表示装置の要部構成例を示すブロッ ク図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 16、電極駆動部 18、及び液晶表示パネル 19を備えて構成されている。切替部 16は、 FRC部 10内の内挿ベクトル評価部 l lfと内挿フレーム生成部 12bの間に設 けられ、制御部 15からの指示に従って、内挿ベクトル評価部 l lfからの内挿ベクトル を 0ベクトノレ 17へ切り替える。なお、 OSD表示の ONZOFFは、リモコン等を用いて ユーザによりなされる指示操作に応じて制御される。
[0106] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、切替部 16を 0ベクトル 17側に切り替えて、内挿ベクトル評価部 l lfで割り付 けられた内挿ベクトルを 0ベクトルにする。また、 OSD処理部 14によりテレビジョン画 像信号に OSD信号が重畳されない場合、切替部 16を内挿ベクトル評価部 l lf側に 切り替えて、内挿ベクトル評価部 l lfで割り付けられた内挿ベクトルを内挿フレーム生 成部 12bに入力する。
[0107] このように、 OSD信号が重畳された画像信号が入力された場合には、強制的に内 挿ベクトルを 0ベクトルにして動き補正処理を無効化することにより、上記第 1の実施 形態と同様、動画像と静止画像 (OSD)とが混在することによる動きベクトルの検出ェ ラー、動き補正のエラー等をなくし、動き補償型の FRC処理に起因する OSD部分の 画質劣化を効果的に防止することができる。
[0108] (第 4の実施形態）
本発明の第 4の実施形態は、第一の画像信号を例えば放送を受信して得られたテ レビジョン画像信号、第二の画像信号を例えば PinPなどの子画面画像信号とし、両 者の画像信号を合成 (重畳）して表示するときに、 FRC部 10の動き補正処理を無効 化するために、内挿ベクトル評価部 l lfからの内挿ベクトルを 0ベクトルにして、異なる 位置の画素間での内挿が生じな 、ようにするものである。
[0109] 図 6は、本発明の第 4の実施形態に係る液晶表示装置の要部構成例を示すブロッ ク図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、切 替部 16、電極駆動部 18、及び液晶表示パネル 19を備えて構成されている。切替部 16は、 FRC部 10内の内挿ベクトル評価部 l lfと内挿フレーム生成部 12bの間に設 けられ、制御部 15からの指示に従って、内挿ベクトル評価部 l lfからの内挿ベクトル を 0ベクトル 17へ切り替える。なお、子画面（PinP)表示の ONZOFFは、リモコン等 を用いてユーザによりなされる指示操作に応じて制御される。
[0110] 制御部 15は、子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重 畳された場合、切替部 16を 0ベクトル 17側に切り替えて、内挿ベクトル評価部 l lfで 割り付けられた内挿ベクトルを 0ベクトルにする。また、子画面処理部 20によりテレビ ジョン画像信号に PinP表示信号が重畳されな 、場合、切替部 16を内挿ベクトル評 価部 l lf側に切り替えて、内挿ベクトル評価部 l lfで割り付けられた内挿ベクトルを内 揷フレーム生成部 12bに入力する。
[0111] このように、 PinP表示信号が重畳された画像信号が入力された場合には、強制的 に内挿ベクトルを 0ベクトルにして動き補正処理を無効化することにより、上記第 2の 実施形態と同様、異なる動き特性を持つ動画像が混在することによる動きベクトルの 検出エラー、動き補正のエラー等をなくし、動き補償型の FRC処理に起因する子画 面部分の画質劣化を効果的に防止することができる。
[0112] (第 5の実施形態）
本発明の第 5の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の画 像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号を 例えば OSDなどのキャラクタ信号とし、両者の画像信号を合成 (重畳）して表示する ときに、キャラクタ信号が重畳された入力画像信号を経路側へ入力し、該入力画像 信号のフレーム周波数に合わせて液晶表示パネル 19の駆動周波数を変更するもの である。すなわち、キャラクタ信号が重畳された画像信号が入力された場合には、フ レームレート変換を行わず、キャラクタ信号が重畳された入力画像信号をそのまま液 晶表示パネル 19に表示出力するように切り替えるものである。
[0113] 図 7は、本発明の第 5の実施形態に係る液晶表示装置の要部構成例を示すブロッ ク図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるため の経路 21を備えて構成されている。切替部 16は、 FRC部 10の前段に設けられ、制 御部 15からの指示に従って、入力画像信号を FRC部 10に入力する力、経路 21に 入力するかを切り替える。なお、 OSD表示の ONZOFFは、リモコン等を用いてユー ザによりなされる指示操作に応じて制御される。
[0114] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、切替部 16を経路 21側に切り替えて、 FRC部 10を迂回させる。また、 OSD 処理部 14によりテレビジョン画像信号に OSD信号が重畳されない場合、切替部 16 を FRC部 10側に切り替えて、入力画像信号に対して FRC処理 (動き補償フレーム内 挿処理)を行う。尚、切替部 16を FRC部 10の後段に設けて、 FRC部 10の出力信号 と経路 21の出力信号とを切り替えて、液晶表示パネル 19へ出力する構成としても良 い。
[0115] 本実施形態では、制御部 15は、液晶表示パネル 19の駆動周波数を変更可能とし 、 OSD信号が重畳された画像信号が入力された場合、入力画像信号を経路 21側へ 入力し、該入力画像信号のフレーム周波数に合わせて液晶表示パネル 19の駆動周 波数を変更する。
[0116] 図 8は、本発明の第 5の実施形態に係る入力データと出力データの関係を示す図 である。図 8 (A)は、経路 21への入力データを示し、図 8 (B)は、経路 21からの出力 データを示す。図 8 (A)に示すように、 60Hzのフレーム周波数で入力画像信号 (入 力データ）が経路 21に入力された場合、 1フレーム当りの表示時間は約 16. 7msとな る。制御部 15は、表示ドライバである電極駆動部 18を制御して、液晶表示パネル 19 の駆動周波数を 120Hzから 60Hzに変更し、上記入力データを、図 8 (B)に示すよう に、 60Hzのままフレームレート変換せずに経路 21から出力させる。
[0117] 液晶表示パネル 19は、フレーム数変換されずに経路 21から出力されたフレームを 、駆動周波数 60Hzで表示するため、このときの 1フレーム当りの表示時間は約 16. 7 msのままとなる。
[0118] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、 OSD信号が重畳された画像信号が入力された場合 には、 FRC処理を迂回させて、フレームレート変換自体を禁止することにより、動画 像と静止画像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正の エラー等をなくし、動き補償型の FRC処理に起因する OSD部分の画質劣化を効果 的に防止することができる。
[0119] (第 6の実施形態）
本発明の第 6の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の画 像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号を 例えば PinPなどの子画面画像信号とし、両者の画像信号を合成 (重畳）して表示す るときに、子画面画像信号が重畳された入力画像信号を経路側へ入力し、該入力画 像信号のフレーム周波数に合わせて液晶表示パネル 19の駆動周波数を変更するも のである。すなわち、子画面画像信号が重畳された画像信号が入力された場合には 、フレームレート変換を行わず、子画面画像信号が重畳された入力画像信号をその まま液晶表示パネル 19に表示出力するように切り替えるものである。
[0120] 図 9は、本発明の第 6の実施形態に係る液晶表示装置の要部構成例を示すブロッ ク図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、切 替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるため の経路 21を備えて構成されている。切替部 16は、 FRC部 10の前段に設けられ、制 御部 15からの指示に従って、入力画像信号を FRC部 10に入力する力、経路 21に 入力するかを切り替える。なお、子画面（PinP)表示の ONZOFFは、リモコン等を用 いてユーザによりなされる指示操作に応じて制御される。
[0121] 制御部 15は、子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重 畳された場合、切替部 16を経路 21側に切り替えて、 FRC部 10を迂回させる。また、 子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重畳されない場合 、切替部 16を FRC部 10側に切り替えて、入力画像信号に対して FRC処理 (動き補 償フレーム内挿処理)を行う。尚、切替部 16を FRC部 10の後段に設けて、 FRC部 1 0の出力信号と経路 21の出力信号とを切り替えて、液晶表示パネル 19へ出力する 構成としても良い。
[0122] 本実施形態では、制御部 15は、液晶表示パネル 19の駆動周波数を変更可能とし 、 PinP表示信号が重畳された画像信号が入力された場合、入力画像信号を経路 21 側へ入力し、該入力画像信号のフレーム周波数に合わせて液晶表示パネル 19の駆 動周波数を変更する。
[0123] 液晶表示パネル 19は、フレーム数変換されずに経路 21から出力されたフレームを 、駆動周波数 60Hzで表示するため、このときの 1フレーム当りの表示時間は約 16. 7 msのままとなる。
[0124] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、 PinP表示信号が重畳された画像信号が入力された 場合には、 FRC処理を迂回させて、フレームレート変換自体を禁止することにより、 異なる動き特性を持つ動画像が混在することによる動きベクトルの検出エラー、動き 補正のエラー等をなくし、動き補償型の FRC処理に起因する子画面表示部分の画 質劣化を効果的に防止することができる。
[0125] (第 7の実施形態）
本発明の第 7の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の画 像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号を 例えば OSDなどのキャラクタ信号とし、両者の画像信号を合成 (重畳）して表示する ときに、キャラクタ信号が重畳された入力画像信号を迂回経路側へ入力し、該入力 画像信号を経路上のメモリに蓄積し、メモリから同一フレームの画像信号を複数回高 速で繰り返し読み出して、フレームレート変換するものである。すなわち、キャラクタ信 号が重畳された画像信号が入力された場合には、動き補償型のフレームレート変換 を行わず、入力画像信号を高速連続出力することによりフレームレート変換して、液 晶表示パネル 19へ表示出力するように切り替えるものである。
[0126] 図 10は、本発明の第 7の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるため の経路 21と、経路 21上にメモリ 22とを備えて構成されている。切替部 16は、 FRC部 10の前段に設けられ、制御部 15からの指示に従って、入力画像信号を FRC部 10に 入力するか、経路 21に入力するかを切り替える。なお、 OSD表示の ONZOFFは、 リモコン等を用いてユーザによりなされる指示操作に応じて制御される。
[0127] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、切替部 16を経路 21側に切り替えて、 FRC部 10の処理を迂回させ、入力画 像信号をメモリ 22に蓄積する。その後、メモリ 22から同一フレームを複数回繰り返し 読み出してフレーム挿入処理を行う。また、テレビジョン画像信号に OSD信号が重畳 されない場合、切替部 16を FRC部 10側に切り替えて、入力画像信号に対して FRC 処理 (動き補償フレーム内挿処理)を行う。尚、切替部 16を FRC部 10の後段に設け て、 FRC部 10の出力信号とメモリ 22の出力信号とを切り替えて、液晶表示パネル 19 へ出力する構成としても良い。
[0128] 本実施形態では、液晶表示パネル 19の駆動周波数を変更させずに 120Hzのまま とする。制御部 15及びメモリ 22は、 OSD信号が重畳された画像信号が入力された 場合、入力画像信号のフレーム間に、その前或いは後フレームの画像信号を挿入す ることにより、該入力画像信号のフレーム数を変換する手段を構成する。すなわち、 電極駆動部 18に入力される表示画像信号のフレームレート (フレーム数）は常に同 一とされる。
[0129] 図 11は、本発明の第 7の実施形態に係る入力データと出力データの関係を示す図 である。図 11 (A)は、経路 21への入力データを示し、図 11 (B)は、経路 21からの出 力データを示す。図 11 (A)に示すように、 60Hzのフレーム周波数で入力画像信号（ 入力データ）が経路 21に入力された場合、 1フレーム当りの表示時間は約 16. 7ms となる。上記入力データはメモリ 22にー且蓄積され、図 11 (B)に示すように、メモリ 2 2から 2倍の速度で繰り返し読み出されたフレームの画像信号（図中、フレーム A)が 出力される。
[0130] 液晶表示パネル 19は、同一フレームの画像信号が挿入された出力データを駆動 周波数 120Hzで表示する。なお、同一フレームの 2回繰り返し読み出しによりフレー ム数が変換されるため、このときの 1フレーム当りの表示時間は約 8. 3msとなる。
[0131] このように、 OSD信号が重畳された画像信号が入力された場合には、入力画像信 号に対して動き補償による内挿処理を行わないようにすることにより、動画像と静止画 像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正のエラー等を なくし、動き補償型の FRC処理に起因する OSD部分の画質劣化を効果的に防止す ることができる。さらに、この場合、同じフレームを繰り返し読み出してフレームレート 変換するため、液晶表示パネル 19の駆動周波数を変更する必要がな 、。
[0132] (第 8の実施形態）
本発明の第 8の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の画 像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号を 例えば PinPなどの子画面画像信号とし、両者の画像信号を合成 (重畳）して表示す るときに、子画面画像信号が重畳された入力画像信号を迂回経路側へ入力し、該入 力画像信号を経路上のメモリに蓄積し、メモリから同一フレームの画像信号を複数回 高速で繰り返し読み出して、フレームレート変換するものである。すなわち、子画面画 像信号が重畳された画像信号が入力された場合には、動き補償型のフレームレート 変換を行わず、入力画像信号を高速連続出力することによりフレームレート変換して 、液晶表示パネル 19へ表示出力するように切り替えるものである。
[0133] 図 12は、本発明の第 8の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 切替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるた めの経路 21と、経路 21上にメモリ 22とを備えて構成されている。切替部 16は、 FRC 部 10の前段に設けられ、制御部 15からの指示に従って、入力画像信号を FRC部 1 0に入力する力、経路 21に入力するかを切り替える。なお、子画面 (PinP)表示の O NZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制御される
[0134] 制御部 15は、子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重 畳された場合、切替部 16を経路 21側に切り替えて、 FRC部 10の処理を迂回させ、 入力画像信号をメモリ 22に蓄積する。その後、メモリ 22から同一フレームを複数回繰 り返し読み出してフレーム挿入処理を行う。また、テレビジョン画像信号に PinP表示 信号が重畳されない場合、切替部 16を FRC部 10側に切り替えて、入力画像信号に 対して FRC処理 (動き補償フレーム内挿処理）を行う。尚、切替部 16を FRC部 10の 後段に設けて、 FRC部 10の出力信号とメモリ 22の出力信号とを切り替えて、液晶表 示パネル 19へ出力する構成としても良い。
[0135] 本実施形態では、液晶表示パネル 19の駆動周波数を変更させずに 120Hzのまま とする。制御部 15及びメモリ 22は、 PinP表示信号が重畳された画像信号が入力さ れた場合、入力画像信号のフレーム間に、その前或いは後フレームの画像信号を挿 入することにより、該入力画像信号のフレーム数を変換する手段を構成する。すなわ ち、電極駆動部 18に入力される表示画像信号のフレームレート (フレーム数）は常に 同一とされる。
[0136] このように、 PinP表示信号が重畳された画像信号が入力された場合には、入力画 像信号に対して動き補償による内挿処理を行わないようにすることにより、異なる動き 特性を持つ動画像が混在することによる動きベクトルの検出エラー、動き補正のエラ 一等をなくし、動き補償型の FRC処理に起因する子画面部分の画質劣化を効果的 に防止することができる。さらに、この場合、同じフレームを繰り返し読み出してフレー ムレート変換するため、液晶表示パネル 19の駆動周波数を変更する必要がない。
[0137] (第 9の実施形態）
本発明の第 9の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の画 像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号を 例えば OSDなどのキャラクタ信号とし、両者の画像信号を合成 (重畳）して表示する ときに、キャラクタ信号が重畳された入力画像信号を経路側へ入力し、該入力画像 信号を経路上の線形補間内挿処理部に入力し、線形補間を施した画像信号を内挿 するものである。すなわち、キャラクタ信号が重畳された画像信号が入力された場合 には、動き補償による内挿処理を行うのではなぐ線形内挿処理を行うことで、フレー ムレート変換するように切り替えるものである。
[0138] 図 13は、本発明の第 9の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるため の経路 21と、経路 21上に線形補間内挿処理部 23とを備えて構成されている。切替 部 16は、 FRC部 10の前段に設けられ、制御部 15からの指示に従って、入力画像信 号を FRC部 10に入力する力、経路 21に入力するかを切り替える。なお、 OSD表示 の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制御さ れる。
[0139] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、切替部 16を経路 21側に切り替えて、 FRC部 10を迂回させ、入力画像信号 を線形補間内挿処理部 23に入力する。線形補間内挿処理部 23は、フレーム間にお いて線形補間処理を施した内挿フレームを挿入する。また、テレビジョン画像信号に OSD信号が重畳されない場合、切替部 16を FRC部 10側に切り替えて、入力画像 信号に対して FRC処理 (動き補償フレーム内挿処理)を行う。尚、切替部 16を FRC 部 10の後段に設けて、 FRC部 10の出力信号と線形補間内挿処理部 23の出力信号 とを切り替えて、液晶表示パネル 19へ出力する構成としても良い。
[0140] 本実施形態では、液晶表示パネル 19の駆動周波数を変更させずに 120Hzのまま とする。すなわち、電極駆動部 18に入力される表示画像信号のフレームレート (フレ ーム数）は常に同一とされる。線形補間内挿処理部 23は、 OSD信号が重畳された 画像信号が入力された場合、入力画像信号のフレーム間に、線形補間処理を施した 画像信号を内挿することにより、該入力画像信号のフレーム数を変換する手段を構 成する。なお、線形補間処理とは、前述の非特許文献 2に記載されているように、前 フレームの信号と現フレームの信号力 フレーム内挿比 αによる線形補間により内挿 フレームを得るものである。
[0141] 図 14は、本発明の第 9の実施形態に係る入力データと出力データの関係を示す図 である。図 14 (A)は、経路 21への入力データを示し、図 14 (B)は、経路 21からの出 力データを示す。図 14 (A)に示すように、 60Hzのフレーム周波数で入力画像信号（ 入力データ）が経路 21に入力された場合、 1フレーム当りの表示時間は約 16. 7ms となる。上記入力データは線形補間内挿処理部 23に入力され、図 14 (B)に示すよう に、フレーム間（ここではフレーム A、フレーム B間）において線形補間処理が施され た画像信号（図中、フレーム A+B)が内挿されて出力される。
[0142] 液晶表示パネル 19は、線形補間処理を施した画像信号が内挿された出力データ を駆動周波数 120Hzで表示する。なお、線形補間処理を施した画像信号の内挿に よりフレーム数が変換されるため、このときの 1フレーム当りの表示時間は約 8. 3msと なる。
[0143] このように、 OSD信号が重畳された画像信号が入力された場合には、入力画像信 号に対して動き補償による内挿処理を行わないようにすることにより、動画像と静止画 像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正のエラー等を なくし、動き補償型の FRC処理に起因する OSD部分の画質劣化を効果的に防止す ることができる。さらに、この場合、線形補間処理を施した画像信号を内挿して、フレ ームレート変換するため、液晶表示パネル 19の駆動周波数を変更する必要がない。
[0144] (第 10の実施形態）
本発明の第 10の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の 画像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号 を例えば PinPなどの子画面画像信号とし、両者の画像信号を合成 (重畳）して表示 するときに、子画面画像信号が重畳された入力画像信号を経路側へ入力し、該入力 画像信号を経路上の線形補間内挿処理部に入力し、線形補間を施した画像信号を 内挿するものである。すなわち、子画面画像信号が重畳された画像信号が入力され た場合には、動き補償による内挿処理を行うのではなぐ線形内挿処理を行うことで、 フレームレート変換するように切り替えるものである。
[0145] 図 15は、本発明の第 10の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 切替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるた めの経路 21と、経路 21上に線形補間内挿処理部 23とを備えて構成されている。切 替部 16は、 FRC部 10の前段に設けられ、制御部 15からの指示に従って、入力画像 信号を FRC部 10に入力する力、経路 21に入力するかを切り替える。なお、子画面（ PinP)表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応 じて制御される。
[0146] 制御部 15は、子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重 畳された場合、切替部 16を経路 21側に切り替えて、 FRC部 10を迂回させ、入力画 像信号を線形補間内挿処理部 23に入力する。線形補間内挿処理部 23は、フレーム 間において線形補間処理を施した内挿フレームを挿入する。また、テレビジョン画像 信号に PinP表示信号が重畳されない場合、切替部 16を FRC部 10側に切り替えて 、入力画像信号に対して FRC処理 (動き補償フレーム内挿処理)を行う。尚、切替部 16を FRC部 10の後段に設けて、 FRC部 10の出力信号と線形補間内挿処理部 23 の出力信号とを切り替えて、液晶表示パネル 19へ出力する構成としても良い。
[0147] 本実施形態では、液晶表示パネル 19の駆動周波数を変更させずに 120Hzのまま とする。すなわち、電極駆動部 18に入力される表示画像信号のフレームレート (フレ ーム数）は常に同一とされる。線形補間内挿処理部 23は、 PinP表示信号が重畳さ れた画像信号が入力された場合、入力画像信号のフレーム間に、線形補間処理を 施した画像信号を内挿することにより、該入力画像信号のフレーム数を変換する手段 を構成する。なお、線形補間処理とは、前述の非特許文献 2に記載されているよう〖こ 、前フレームの信号と現フレームの信号力 フレーム内挿比 αによる線形補間により 内挿フレームを得るものである。
[0148] このように、 PinP表示信号が重畳された画像信号が入力された場合には、入力画 像信号に対して動き補償による内挿処理を行わないようにすることにより、異なる動き 特性を持つ動画像が混在することによる動きベクトルの検出エラー、動き補正のエラ 一等をなくし、動き補償型の FRC処理に起因する子画面部分の画質劣化を効果的 に防止することができる。さらに、この場合、線形補間処理を施した画像信号を内挿 して、フレームレート変換するため、液晶表示パネル 19の駆動周波数を変更する必 要がない。
[0149] (第 11の実施形態）
本発明の第 11の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の 画像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号 を例えば OSDなどのキャラクタ信号とし、両者の画像信号を合成 (重畳）して表示す るときに、キャラクタ信号が重畳された入力画像信号を経路側へ入力し、該入力画像 信号を経路上の黒レベル信号挿入処理部に入力し、黒レベル信号などの予め決め られた単色画像信号を挿入するものである。すなわち、キャラクタ信号が重畳された 画像信号が入力された場合には、動き補償による内挿処理を行うのではなぐ単色 画像挿入処理を行うことで、フレームレート変換するように切り替えるものである。 [0150] 図 16は、本発明の第 11の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるため の経路 21と、経路 21上に黒レベル信号挿入処理部 24とを備えて構成されている。 切替部 16は、 FRC部 10の前段に設けられ、制御部 15からの指示に従って、入力画 像信号を FRC部 10に入力する力、経路 21に入力するかを切り替える。なお、 OSD 表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制 御される。
[0151] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、切替部 16を経路 21側に切り替えて、 FRC部 10を迂回させ、入力画像信号 を黒レベル信号挿入処理部 24に入力する。黒レベル信号挿入処理部 24は、例えば
、メモリを用いて入力画像信号を時間軸圧縮 (フレームレート変換)し、入力フレーム 間に黒レベル信号などの予め決められた単色画像信号を挿入する。また、テレビジョ ン画像信号に OSD信号が重畳されない場合、切替部 16を FRC部 10側に切り替え て、入力画像信号に対して FRC処理 (動き補償フレーム内挿処理)を行う。尚、切替 部 16を FRC部 10の後段に設けて、 FRC部 10の出力信号と黒レベル信号挿入処理 部 24の出力信号とを切り替えて、液晶表示パネル 19へ出力する構成としても良い。
[0152] 本実施形態では、液晶表示パネル 19の駆動周波数を変更させずに 120Hzのまま とする。すなわち、電極駆動部 18に入力される表示画像信号のフレームレート (フレ ーム数）は常に同一とされる。黒レベル信号挿入処理部 24は、 OSD信号が重畳され た画像信号が入力された場合、入力画像信号のフレーム間に、黒レベル信号などの 予め決められた単色画像信号を挿入することにより、該入力画像信号のフレーム数 を変換する手段を構成する。また、黒レベル信号挿入処理の別の実施形態として、 電極駆動部 18により、所定期間 (本例の場合、 1Z120秒)黒書き込み電圧を液晶 表示パネル 19に印加するように構成してもよい。
[0153] 図 17は、本発明の第 11の実施形態に係る入力データと出力データの関係を示す 図である。図 17 (A)は、経路 21への入力データを示し、図 17 (B)は、経路 21からの 出力データを示す。図 17 (A)に示すように、 60Hzのフレーム周波数で入力画像信 号 (入力データ）が経路 21に入力された場合、 1フレーム当りの表示時間は約 16. 7 msとなる。上記入力データは黒レベル信号挿入処理部 24に入力され、図 17 (B)に 示すように、フレーム間（ここではフレーム A、フレーム B間）において黒レベル信号（ 図中、黒に色付けされたフレーム）が挿入されて出力される。
このように入力画像信号の各フレーム間に黒画像信号を挿入することで、動きぼけ による画質劣化が改善され、さらに OSD部分の画質劣化も発生しないが、この場合 、画像表示期間の短縮による表示輝度の低下を補償するために、液晶表示パネル 1 9の背面に設けられるバックライト（図示せず)の発光輝度を上げる必要がある。
[0154] 液晶表示パネル 19は、黒レベル信号が挿入された出力データを駆動周波数 120 Hzで表示する。なお、黒レベル信号の挿入によりフレーム数が変換されるため、この ときの 1フレーム当りの表示時間は約 8. 3msとなる。
[0155] このように、 OSD信号が重畳された画像信号が入力された場合には、入力画像信 号に対して動き補償による内挿処理を行わないようにすることにより、動画像と静止画 像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正のエラー等を なくし、動き補償型の FRC処理に起因する OSD部分の画質劣化を効果的に防止す ることができる。さらに、この場合、単色画像信号を挿入して、フレームレート変換する ため、液晶表示パネル 19の駆動周波数を変更する必要がない。そしてまた、この場 合、動画質改善効果も維持することが可能となる。
[0156] 尚、上記実施形態の他にも、 OSD信号が重畳された画像信号が入力された場合 には、入力フレームの原画像を所定の輝度比で複数のフレーム画像に分割して、フ レームレート変換することにより、動き補償型の FRC処理に起因する画質劣化を防止 しつつ、動画質改善効果を維持するようにしてもよい。
また、上記実施形態においては、 FRC部 10の処理を迂回させて、 RGB信号のまま 電極駆動部 18に入力されるため、 RGBで生成された OSD信号を YPbPrに変換す る処理に起因して OSD部分がにじんだ状態で表示されてしまうことを防止することが できる。
[0157] (第 12の実施形態）
本発明の第 12の実施形態は、 FRC部 10を迂回させるための経路を設け、第一の 画像信号を例えば放送を受信して得られたテレビジョン画像信号、第二の画像信号 を例えば PinPなどの子画面画像信号とし、両者の画像信号を合成 (重畳）して表示 するときに、子画面画像信号が重畳された入力画像信号を経路側へ入力し、該入力 画像信号を経路上の黒レベル信号挿入処理部に入力し、黒レベル信号などの予め 決められた単色画像信号を挿入するものである。すなわち、子画面画像信号が重畳 された画像信号が入力された場合には、動き補償による内挿処理を行うのではなぐ 単色画像挿入処理を行うことで、フレームレート変換するように切り替えるものである。
[0158] 図 18は、本発明の第 12の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 切替部 16、電極駆動部 18、液晶表示パネル 19、さらに、 FRC部 10を迂回させるた めの経路 21と、経路 21上に黒レベル信号挿入処理部 24とを備えて構成されている 。切替部 16は、 FRC部 10の前段に設けられ、制御部 15からの指示に従って、入力 画像信号を FRC部 10に入力する力、経路 21に入力するかを切り替える。なお、子 画面（PinP)表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操 作に応じて制御される。
[0159] 制御部 15は、子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重 畳された場合、切替部 16を経路 21側に切り替えて、 FRC部 10を迂回させ、入力画 像信号を黒レベル信号挿入処理部 24に入力する。黒レベル信号挿入処理部 24は 、例えば、メモリを用いて入力画像信号を時間軸圧縮 (フレームレート変換)し、入力 フレーム間に黒レベル信号などの予め決められた単色画像信号を挿入する。また、 テレビジョン画像信号に PinP信号が重畳されな 、場合、切替部 16を FRC部 10側に 切り替えて、入力画像信号に対して FRC処理 (動き補償フレーム内挿処理)を行う。 尚、切替部 16を FRC部 10の後段に設けて、 FRC部 10の出力信号と黒レベル信号 挿入処理部 24の出力信号とを切り替えて、液晶表示パネル 19へ出力する構成とし ても良い。
[0160] 本実施形態では、液晶表示パネル 19の駆動周波数を変更させずに 120Hzのまま とする。すなわち、電極駆動部 18に入力される表示画像信号のフレームレート (フレ ーム数）は常に同一とされる。黒レベル信号挿入処理部 24は、 PinP表示信号が重 畳された画像信号が入力された場合、入力画像信号のフレーム間に、黒レベル信号 などの予め決められた単色画像信号を挿入することにより、該入力画像信号のフレ 一ム数を変換する手段を構成する。また、黒レベル信号挿入処理の別の実施形態と して、電極駆動部 18により、所定期間 (本例の場合、 1Z120秒)黒書き込み電圧を 液晶表示パネル 19に印加するように構成してもよい。
[0161] このように、 PinP信号が重畳された画像信号が入力された場合には、入力画像信 号に対して動き補償による内挿処理を行わないようにすることにより、異なる動き特性 を持つ動画像が混在することによる動きベクトルの検出エラー、動き補正のエラー等 をなくし、動き補償型の FRC処理に起因する子画面部分の画質劣化を効果的に防 止することができる。さらに、この場合、単色画像信号を挿入して、フレームレート変 換するため、液晶表示パネル 19の駆動周波数を変更する必要がない。そしてまた、 この場合、動画質改善効果も維持することが可能となる。
[0162] 尚、上記実施形態の他にも、 PinP信号が重畳された画像信号が入力された場合 には、入力フレームの原画像を所定の輝度比で複数のフレーム画像に分割して、フ レームレート変換することにより、動き補償型の FRC処理に起因する画質劣化を防止 しつつ、動画質改善効果を維持するようにしてもよい。
[0163] (第 13の実施形態）
本発明の第 13の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば OSDなどのキャラクタ信号とし、両 者の画像信号を合成 (重畳）して表示するときに、内挿フレーム生成部における動き 補正処理の補正強度を可変するように構成される。具体的には、動き補正処理を施 した画像信号と、線形補間処理を施した画像信号とを所定の比率で加重加算するこ とにより、内挿フレームを生成する内挿フレーム生成部を備え、 OSD表示するときに 、加重加算比率を可変する。
[0164] 図 19は、本発明の第 13の実施形態に係る FRC部 10の要部構成例を示すブロック 図で、 FRC部 10のフレーム生成部 12は、内挿用フレームメモリ 12a、内挿フレーム 生成部 12b、さらに、 FRC部 10における動き補正処理の補正強度を可変する補正 強度可変部 12e、を備えて構成される。なお、 OSD表示の ONZOFFは、リモコン等 を用いてユーザによりなされる指示操作に応じて制御される。図中、 Vは内挿ベクトル 、 αはフレーム内挿比、 |8は補正強度 (加重加算比率)を示す。
[0165] 一般に、フレーム内挿処理の方法として、例えば、 2フレーム間の線形補間内挿に よるフレーム内挿と、動きベクトルを用いたフレーム内挿 (動き補正内挿）が知られて いる。前者は、前フレームの信号と現フレームの信号力もフレーム内挿比 αによる線 形補間により内挿フレームを得るものである。従って、この線形補間内挿を用いれば 、FRC処理の動きに OSD部分が引っ張られることによる OSD部分の画質劣化を防 止できる。
[0166] 一方、後者は、前フレームと現フレームから内挿フレームを得るために、前フレーム の画像と現フレームの画像間の動きベクトルから内挿ベクトル Vを検出し、その値（内 揷ベクトル V)をフレーム内挿比 aで分割した a Vの大きさだけ前フレームの画像を ずらした信号と、現フレームの画像を — 1) Vだけずらした信号との加重加算により 内挿フレームを得る。この動き補正内挿を用いれば、動画像そのものをとらえて補正 するため、解像度の劣化がなぐ良好な画質を得ることができるが、この処理に起因し て OSD部分が弓 Iつ張られて OSD部分の画質が劣化してしまうことがある。
[0167] そこで、本実施形態では、フレーム生成部 12に補正強度可変部 12eを設けている 。この補正強度可変部 12eは、 OSD処理部 14によりテレビジョン画像信号に OSD信 号が重畳された場合、加重加算比率 |8を可変する。この加重加算比率 |8は、動き補 正処理を施した画像信号と、線形補間処理を施した画像信号とを加重加算する際の 比率である。本実施形態の内挿フレーム生成部 12bは、この加重加算比率 j8に従つ て、線形補間内挿と動き補正内挿を加重加算して内挿フレームを生成する。
[0168] 例えば、補正強度可変部 12eは、テレビジョン画像信号に OSD信号が重畳された 場合、加重加算比率 )8 = 0とし、線形補間処理を施した画像信号を内挿フレームに して OSD部分の画質劣化を防止する。一方、テレビジョン画像信号に OSD信号が 重畳されない場合、加重加算比率 |8 = 1とし、動き補正処理を施した画像信号を内 挿フレームにして動画像の画質をより良好にする。
[0169] また、加重加算比率 /3は任意に可変設定できるため、 0〜1の略中間の値に設定 するようにしてもよい。これにより、内挿フレーム画像において動き補正も行いつつ、 OSD部分の画質も劣化させないように制御することができ、動きぼけによる画質劣化 と、 OSD表示の画質劣化との双方を適切に改善することが可能となる。
[0170] このようにして、 OSD信号が重畳された画像信号が入力された場合には、 FRCに おける動き補正処理の補正強度を可変できる（弱くすることができる）ため、動画像と 静止画像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正のエラ 一等の影響を低減し、動き補償型の FRC処理に起因する OSD部分の画質劣化を 効果的に抑制することができる。
[0171] (第 14の実施形態）
本発明の第 14の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば PinPなどの子画面画像信号とし、 両者の画像信号を合成 (重畳）して表示するときに、内挿フレーム生成部における動 き補正処理の補正強度を可変するように構成される。具体的には、動き補正処理を 施した画像信号と、線形補間処理を施した画像信号とを所定の比率で加重加算する ことにより、内挿フレームを生成する内挿フレーム生成部を備え、子画面表示するとき に、加重加算比率を可変する。
[0172] 本発明の第 14の実施形態に係る FRC部 10の要部構成は、前述の図 19に示した 構成と同様である。すなわち、 FRC部 10のフレーム生成部 12は、内挿用フレームメ モリ 12a、内挿フレーム生成部 12b、さらに、 FRC部 10における動き補正処理の補正 強度を可変する補正強度可変部 12e、を備えて構成される。なお、子画面 (PinP)表 示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制御 される。
[0173] 一般に、フレーム内挿処理の方法として、例えば、 2フレーム間の線形補間内挿に よるフレーム内挿と、動きベクトルを用いたフレーム内挿 (動き補正内挿）が知られて いる。前者は、前フレームの信号と現フレームの信号力もフレーム内挿比 αによる線 形補間により内挿フレームを得るものである。従って、この線形補間内挿を用いれば 、 FRC処理の動きに子画面部分が弓 Iつ張られることによる子画面部分の画質劣化を 防止できる。
[0174] 一方、後者は、前フレームと現フレームから内挿フレームを得るために、前フレーム の画像と現フレームの画像間の動きベクトルから内挿ベクトル Vを検出し、その値（内 揷ベクトル V)をフレーム内挿比 aで分割した a Vの大きさだけ前フレームの画像を ずらした信号と、現フレームの画像を — 1) Vだけずらした信号との加重加算により 内挿フレームを得る。この動き補正内挿を用いれば、動画像そのものをとらえて補正 するため、解像度の劣化がなぐ良好な画質を得ることができるが、この処理に起因し て子画面部分が弓 Iつ張られて子画面部分の画質が劣化してしまうことがある。
[0175] そこで、本実施形態では、フレーム生成部 12に補正強度可変部 12eを設けている 。この補正強度可変部 12eは、子画面処理部 20によりテレビジョン画像信号に PinP 表示信号が重畳された場合、加重加算比率 j8を可変する。この加重加算比率 j8は、 動き補正処理を施した画像信号と、線形補間処理を施した画像信号とを加重加算す る際の比率である。本実施形態の内挿フレーム生成部 12bは、この加重加算比率 j8 に従って、線形補間内挿と動き補正内挿を加重加算して内挿フレームを生成する。
[0176] 例えば、補正強度可変部 12eは、テレビジョン画像信号に PinP表示信号が重畳さ れた場合、加重加算比率 |8 = 0とし、線形補間処理を施した画像信号を内挿フレー ムにして子画面部分の画質劣化を防止する。一方、テレビジョン画像信号に PinP表 示信号が重畳されない場合、加重加算比率 = 1とし、動き補正処理を施した画像 信号を内挿フレームにして動画像の画質をより良好にする。
[0177] また、加重加算比率 /3は任意に可変設定できるため、 0〜1の略中間の値に設定 するようにしてもよい。これにより、内挿フレーム画像において動き補正も行いつつ、 子画面部分の画質も劣化させないように制御することができ、動きぼけによる画質劣 化と、子画面表示の画質劣化との双方を適切に改善することが可能となる。
[0178] このようにして、 PinP表示信号が重畳された画像信号が入力された場合には、 FR Cにおける動き補正処理の補正強度を可変できる（弱くすることができる）ため、異な る動き特性を持つ動画像が混在することによる動きベクトルの検出エラー、動き補正 のエラー等の影響を低減し、動き補償型の FRC処理に起因する子画面部分の画質 劣化を効果的に抑制することができる。
[0179] 図 20は、本発明の画像表示装置による画像表示方法の一例を説明するためのフ ロー図である。ここでは、前述の第 1の実施形態及び第 3の実施形態における画像表 示方法の例について説明する。まず、画像表示装置は、テレビジョン画像信号に OS D信号が重畳された力どうか (所定のユーザ指示を受けた力否か)を判定し (ステップ Sl)、 OSD信号が重畳されたと判定された場合 (YESの場合）、動きベクトルあるい は内挿ベクトルを 0ベクトルにすることにより、 FRC部 10の動き補正処理を無効化す る（ステップ S2)。また、ステップ S1において、 OSD信号が重畳されていないと判定さ れた場合 (NOの場合）、 FRC部 10の動き補正処理を通常通りに実行する (ステップ S3)。このようにしてフレーム周波数が変換された画像信号を、液晶表示パネル 19か ら表示出力する (ステップ S4)。
[0180] 図 21は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 2の実施形態及び第 4の実施形態における画像 表示方法の例について説明する。まず、画像表示装置は、テレビジョン画像信号に P inP表示信号が重畳されたかどうか (所定のユーザ指示を受けたか否か)を判定し (ス テツプ Sl l)、 PinP表示信号が重畳されたと判定された場合 (YESの場合）、動きべ タトルあるいは内挿ベクトルを 0ベクトルにすることにより、 FRC部 10の動き補正処理 を無効化する (ステップ S 12)。また、ステップ S 11において、 PinP表示信号が重畳さ れていないと判定された場合 (NOの場合）、 FRC部 10の動き補正処理を通常通りに 実行する (ステップ S 13)。このようにしてフレーム周波数が変換された画像信号を、 液晶表示パネル 19から表示出力する (ステップ S14)。
[0181] 図 22は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 5、第 7、第 9及び第 11の実施形態における画 像表示方法の例について説明する。まず、画像表示装置は、テレビジョン画像信号 に OSD信号が重畳されたかどうか (所定のユーザ指示を受けた力否か)を判定し (ス テツプ S21)、 OSD信号が重畳されたと判定された場合 (YESの場合）、 FRC部 10 の動き補償フレーム内挿処理を迂回させて、入力画像信号を別の経路 21に入力す る (ステップ S22)。ここで、迂回させた経路 21において、線形補間処理を施した画像 信号のフレーム間内挿、同一フレームの画像信号のフレーム間挿入、黒レベル信号 などの予め決められた単色画像信号のフレーム間挿入のいずれかの処理を施してフ レームレート変換を行った画像信号を出力するカゝ、或いは、そのまま入力画像信号を 出力して、液晶表示パネル 19の駆動周波数の変更するなどの処理を行う。
[0182] また、ステップ S21において、 OSD信号が重畳されていないと判定された場合 (N Oの場合）、 FRC部 10にて動き補償による内挿処理を施した画像信号を出力する（ ステップ S23)。最後に、画像を液晶表示パネル 19から表示出力する (ステップ S24)
[0183] 図 23は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 6、第 8、第 10及び第 12の実施形態における画 像表示方法の例について説明する。まず、画像表示装置は、テレビジョン画像信号 に PinP表示信号が重畳された力どうか (所定のユーザ指示を受けた力否か)を判定 し (ステップ S31)、 PinP表示信号が重畳されたと判定された場合 (YESの場合）、 F RC部 10の動き補償フレーム内挿処理を迂回させて、入力画像信号を別の経路 21 に入力する (ステップ S32)。ここで、迂回させた経路 21において、線形補間処理を 施した画像信号のフレーム間内挿、同一フレームの画像信号のフレーム間挿入、黒 レベル信号などの予め決められた単色画像信号のフレーム間挿入のいずれかの処 理を施してフレームレート変換を行った画像信号を出力するか、或いは、そのまま入 力画像信号を出力して、液晶表示パネル 19の駆動周波数の変更するなどの処理を 行う。
[0184] また、ステップ S31にお 、て、 PinP表示信号が重畳されて 、な ヽと判定された場合
(NOの場合）、 FRC部 10にて動き補償による内挿処理を施した画像信号を出力す る (ステップ S33)。最後に、画像を液晶表示パネル 19から表示出力する (ステップ S 34)。
[0185] 図 24は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 13の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、テレビジョン画像信号に OSD信号が重畳さ れた力どうか (所定のユーザ指示を受けた力否力 )を判定し (ステップ S41)、 OSD信 号が重畳されたと判定された場合 (YESの場合）、 FRC部 10における動き補正処理 の補正強度を可変（弱く）する (ステップ S42)。また、ステップ S41において、 OSD信 号が重畳されていないと判定された場合 (NOの場合）、 FRC部 10における動き補正 処理の補正強度を通常通り強くする (ステップ S43)。このようにしてフレーム周波数 が変換された画像信号を、液晶表示パネル 19から表示出力する (ステップ S44)。
[0186] 図 25は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 14の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、テレビジョン画像信号に PinP表示信号が重 畳された力どうか (所定のユーザ指示を受けた力否力 )を判定し (ステップ S51)、 Pin P表示信号が重畳されたと判定された場合 (YESの場合）、 FRC部 10における動き 補正処理の補正強度を可変（弱く）する (ステップ S52)。また、ステップ S51において 、 PinP表示信号が重畳されていないと判定された場合 (NOの場合）、 FRC部 10に おける動き補正処理の補正強度を通常通り強くする (ステップ S53)。このようにしてフ レーム周波数が変換された画像信号を、液晶表示パネル 19から表示出力する (ステ ップ S54)。
[0187] 以上説明した各実施形態によれば、第一の画像信号と該第一の画像信号とは異な る動き特性を持つ第二の画像信号とを合成させて表示するときに、フレームレート変 換 (FRC)部における動き補正処理を無効化して表示出力することができるため、動 き補償による内挿処理に起因する第一及び第二の画像信号の表示部分の画質劣化 を効果的に防止することができる。
[0188] 図 26は、複数の画像合成表示例を説明するための図である。上述の各実施形態 においては、第一の画像信号 31の内に第二の画像信号 (キャラクタ信号） 32を合成 (重畳)して表示する場合 (図 26 (A)参照)、第一の画像信号 33の内に第二の画像 信号 (子画面画像信号) 34を合成 (重畳)して表示する場合 (図 26 (B)参照)を例に あげて説明したが、これに限らず、本発明は、異なる動きを有する少なくとも 2以上の 画像信号を合成して表示する場合に適用することができるのは明らかである。
[0189] 例えば、図 26 (C)に示すように、第一の画像信号 35の外に第二の画像信号 36を 合成表示する場合においても、本発明を適用することが可能である。この場合、前記 第一の画像信号 35は例えば放送を受信して得られるテレビジョン画像信号、前記第 二の画像信号 36は例えばデータ放送を受信して得られるデータ情報表示信号や、 前記テレビジョン画像信号に付加情報として多重された番組情報に基づいて表示装 置内部で生成される番組情報表示信号とすることができる。
[0190] また、図 26 (D)に示すように、第一の画像信号 37と第二の画像信号 38とを左右等 に並べて合成表示する場合においても、本発明を適用することが可能である。この場 合、前記第一の画像信号 37は例えば放送を受信して得られるテレビジョン画像信号 、前記第二の画像信号 38は例えば PoutP (Picture out Picture)表示信号とす ることができる。 PoutP表示信号は、上述の PinP表示信号と同様、文字や、数字、記 号、画像などのキャラクタ信号や、静止画像、動画像などの画像信号であればよぐ 表示装置内部で発生されるものに限定されず、外部より入力されるものであってもよ い。
[0191] さら〖こ、図 26 (E)に示すように、第一の画像信号 39と第二の画像信号 40とを一部 重ね合わせて合成表示する場合においても、本発明を適用することが可能である。こ の場合も、前記第一の画像信号 39は例えば放送を受信して得られるテレビジョン画 像信号、前記第二の画像信号 40は例えば表示装置内部で発生される PoutP表示 信号や、外部より入力される PoutP表示信号とすることができる。
[0192] そしてまた、第一の画像信号としては、上述したようなテレビジョン画像信号に限ら ず、外部メディア力も再生された画像信号などであってもよ 、ことは言うまでもな 、。
[0193] 次に、本発明の画像表示装置のさらに他の実施形態について説明する。本画像表 示装置は、前述の図 1に示した FRC部 10を備え、第一の画像信号 (例えば動画像 信号)と該第一の画像信号とは動き特性が異なる第二の画像信号 (例えば OSDなど の静止キャラクタ信号)とを合成して表示するときに、第二の画像信号が合成されて いる画素あるいは該画素を含む領域に対してだけ、 FRC部 10における動き補正処 理を無効化して、 FRC処理に起因する第二の画像信号の表示部分 (例えばキャラク タ表示部分)の画質劣化を防止することを主たる目的とする。なお、本発明は、液晶 ディスプレイ、有機 ELディスプレイ、電気泳動ディスプレイなどのホールド型の表示 特性を有する画像表示装置全般に適用可能であるが、以下の各実施形態において は、表示パネルとして液晶表示パネルを用いた液晶表示装置に本発明を適用した 場合を代表例として説明する。
[0194] (第 15の実施形態） 本発明の第 15の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば装置内部で発生した OSD (On S creen Display)などのキャラクタ信号とし、両者の画像信号を合成して表示するとき に、キャラクタ信号が合成 (重畳）された画素あるいは該画素を含む領域に対して、 F RC部 10における動き補正処理を無効化するために、キャラクタ信号が合成 (重畳） されている内挿ブロックの内挿ベクトルを 0とし、その部分だけ異なる位置の画素間で の内挿が生じな 、ようにするものである。
[0195] 図 27は、本発明の第 15の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、電 極駆動部 18、及び液晶表示パネル 19を備えて構成されている。 FRC部 10は、動き ベクトル検出部 l le、内挿ベクトル評価部 l lf、内挿フレーム生成部 12b、タイムべ一 ス変換部 12dを備え、さらに、内挿ベクトル評価部 1 Ifにより割り付けられた内挿べク トルを内挿ベクトル毎に蓄積する内挿ベクトルメモリ 12fを備える。
[0196] OSD処理部 14は、所定の文字や、数字、記号などをオンスクリーン表示するため のオンスクリーン表示信号（OSD信号）を生成する。この OSD表示の ONZOFFは、 リモコン等を用いてユーザによりなされる指示操作に応じて制御される。合成部 13は
、 OSD処理部 14からの OSD信号をテレビジョン画像信号に合成（重畳）する。
[0197] 前述したように、液晶表示パネル 19は、液晶層と該液晶層に走査信号及びデータ 信号を印加するための電極とを有するアクティブマトリクス型の液晶ディスプレイであ る。電極駆動部 18は、 FRC部 10によりフレームレート変換された画像信号に基づい て液晶表示パネル 19の走査電極及びデータ電極を駆動するための表示ドライバで ある。制御部 15は、上記各部を制御するための CPUを備え、ユーザの指示等に応じ て OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳された場合、 OSD 信号が重畳されている画素あるいは該画素を含む領域に対しては、 FRC部 10にお ける動き補正処理を無効化するように制御する。
[0198] ここで、テレビジョン画像信号に重畳させる信号は、文字や、数字、記号、画像など の静止状態にあるキャラクタ信号であればよぐ上記の装置内部で発生される OSD 信号に限定されず、文字放送 Zテレテキスト放送などにより送信 '受信された文字（ 字幕)信号であってもよい。また、放送局などの送信側で予めテレビジョン画像信号 に合成された番組ロゴやテロップなどの文字情報信号であってもよい。この場合、文 字情報信号が合成されている位置を検出し、この文字情報信号が合成されている画 素あるいは該画素を含む領域に対して、 FRC部 10における動き補正処理を無効化 するようにすればよい。但し、文字がスクロール等されて動きを伴う場合には、 FRC部 10の動き補正処理を実行したほうが好ま 、。
[0199] 液晶表示パネル 19の駆動周波数は、 FRC部 10により変換されたフレーム周波数 となる。従って、 60Hzのフレーム周波数で入力された画像信号力 FRC部 10で 12 OHzのフレーム周波数に変換された場合、液晶表示パネル 19の駆動周波数は、 12 OHzとなる。
[0200] 図 27において、内挿ベクトルメモリ 12fは、内挿ベクトル評価部 1 Ifで割り付けられ た内挿ベクトルを内挿ブロック毎に蓄積する。制御部 15は、 OSD処理部 14によりテ レビジョン画像信号に OSD信号が重畳された場合、内挿ベクトルメモリ 12fにァクセ スし、 OSD信号が重畳されている内挿ブロックの内挿ベクトルを 0ベクトルにする。ま た、テレビジョン画像信号の OSD信号が重畳されて!、ない内挿ブロックにつ!/、ては、 内挿ベクトルメモリ 12fの内挿ベクトルを内挿フレーム生成部 12bに入力する。
[0201] 具体的には、制御部 15が、内挿ベクトルメモリ 12fにアクセスしたときに、 OSD信号 が重畳されている内挿ブロックにフラグ情報を付与する。このフラグ情報は、内挿プロ ックの内挿ベクトルを使わないようにするためのフラグであり、フラグ情報が付与され た内挿ブロックの内挿ベクトルの出力が 0になるように制御される。このように、内挿べ タトルメモリ 12fの内挿ベクトルを 0にすることで、動き補正内挿を行わな!/、ようにする ことができる。
[0202] なお、制御部 15は、どの内挿ブロック（あるいはどの画素）に OSD信号が重畳され ているかを示す情報を予め保持している。この情報は、例えば、画素の座標位置情 報、内挿ブロックの領域情報などであり、 OSD信号が重畳されている画素あるいは領 域がわ力る情報であればよい。また、フラグ情報が付与されていない内挿ブロックの 内挿ベクトルは、内挿ベクトルメモリ 12fから出力されて内挿フレーム生成部 12bに入 力され、内挿フレーム生成部 12bにおいて内挿フレーム生成に利用される。 [0203] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、 OSD信号が重畳された画像信号が入力された場合 には、この OSD信号が重畳されて 、る画素あるいは該画素を含む領域に対する動き 補正処理を無効化することにより、動画像と静止画像 (OSD)とが混在することによる 動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償型の FRC処理に 起因する OSD部分の画質劣化を効果的に防止することができる。
[0204] (第 16の実施形態）
本発明の第 16の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号 (親画面画像信号)、第二の画像信号を例えば装置内部で発 生した PinP (Picture in Picture)などの子画面画像信号とし、両者の画像信号を 合成して表示するときに、子画面画像信号が合成 (重畳）された画素あるいは該画素 を含む領域に対して、 FRC部 10における動き補正処理を無効化するために、子画 面画像信号が合成 (重畳）されている内挿ブロックの内挿ベクトルを 0とし、その部分 だけ異なる位置の画素間での内挿が生じないようにするものである。
[0205] 図 28は、本発明の第 16の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 電極駆動部 18、及び液晶表示パネル 19を備えて構成されている。 FRC部 10は、動 きベクトル検出部 l le、内挿ベクトル評価部 1 If、内挿フレーム生成部 12b、タイムべ ース変換部 12dを備え、さらに、内挿ベクトル評価部 1 Ifにより割り付けられた内挿べ タトルを内挿ベクトル毎に蓄積する内挿ベクトルメモリ 12fを備える。
[0206] 子画面処理部 20は、縮小されたテレビジョン画像 (動画像)や、キヤプチャ画像 (静 止画)などを子画面表示するための PinP表示信号を生成する。この子画面 (PinP) 表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制 御される。合成部 13は、子画面処理部 20からの PinP表示信号をテレビジョン画像 信号に合成 (重畳)する。
[0207] 制御部 15は、上記各部を制御するための CPUを備え、ユーザの指示等に応じて 子画面処理部 20によりテレビジョン画像信号に PinP表示信号が重畳された場合、 P inP表示信号が重畳されて 、る画素あるいは該画素を含む領域に対しては、 FRC部 10における動き補正処理を無効化するように制御する。
[0208] ここで、テレビジョン画像信号 (親画面画像信号、主画面画像信号）に重畳させる子 画面画像信号 (副画面画像信号）は、文字や、数字、記号、画像などのキャラクタ信 号や、静止画像、動画像などの画像信号であればよぐ上記の装置内部で発生され る子画面画像信号に限定されず、外部より入力されるものであってもよい。また、放送 局などの送信側で予め合成された子画面画像信号であってもよい。この場合、子画 面画像信号が合成されて ヽる位置を検出し、この子画面画像信号が合成されて 、る 画素あるいは該画素を含む領域に対して、 FRC部 10における動き補正処理を無効 化するようにすればよい。
[0209] 液晶表示パネル 19の駆動周波数は、 FRC部 10により変換されたフレーム周波数 となる。従って、 60Hzのフレーム周波数で入力された画像信号力 FRC部 10で 12 OHzのフレーム周波数に変換された場合、液晶表示パネル 19の駆動周波数は、 12 OHzとなる。
[0210] 図 28において、内挿ベクトルメモリ 12fは、内挿ベクトル評価部 1 Ifで割り付けられ た内挿ベクトルを内挿ブロック毎に蓄積する。制御部 15は、子画面処理部 20により テレビジョン画像信号に PinP表示信号が重畳された場合、内挿ベクトルメモリ 12fに アクセスし、 PinP表示信号が重畳されて!、る内挿ブロックの内挿ベクトルを 0ベクトル にする。また、テレビジョン画像信号の PinP表示信号が重畳されていない内挿ブロッ クにつ 、ては、内挿ベクトルメモリ 12fの内挿ベクトルを内挿フレーム生成部 12bに入 力する。
[0211] 具体的には、制御部 15が、内挿ベクトルメモリ 12fにアクセスしたときに、 PinP表示 信号が重畳されている内挿ブロックにフラグ情報を付与する。このフラグ情報は、内 挿ブロックの内挿ベクトルを使わないようにするためのフラグであり、フラグ情報が付 与された内挿ブロックの内挿ベクトルの出力が 0になるように制御される。このように、 内挿ベクトルメモリ 12fの内挿ベクトルを 0にすることで、動き補正内挿を行わないよう にすることができる。
[0212] なお、制御部 15は、どの内挿ブロック（あるいはどの画素）に PinP表示信号が重畳 されているかを示す情報を予め保持している。この情報は、例えば、画素の座標位置 情報、内挿ブロックの領域情報などであり、 PinP表示信号が重畳されている画素あ るいは領域がわ力る情報であればよい。また、フラグ情報が付与されていない内挿ブ ロックの内挿ベクトルは、内挿ベクトルメモリ 12fから出力されて内挿フレーム生成部 1 2bに入力され、内挿フレーム生成部 12bにおいて内挿フレーム生成に利用される。
[0213] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、子画面画像信号が重畳された画像信号が入力され た場合には、該子画面画像信号が重畳されている画素あるいは該画素を含む領域 に対する動き補正処理を無効化することにより、異なる動き特性を持つ動画像が混 在することによる動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償 型の FRC処理に起因する子画面表示部分の画質劣化を効果的に防止することがで きる。
[0214] (第 17の実施形態）
本発明の第 17の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば OSDなどのキャラクタ信号とし、両 者の画像信号を合成して表示するときに、キャラクタ信号が合成 (重畳)された画素あ るいは該画素を含む領域に対して、 FRC部 10における動き補正処理を無効化する ために、内挿フレーム生成部 12bのキャラクタ信号が合成 (重畳）されて 、る内挿プロ ックの内挿ベクトルを 0とし、その部分だけ異なる位置の画素間での内挿が生じない ようにするものである。
[0215] 図 29は、本発明の第 17の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、電 極駆動部 18、及び液晶表示パネル 19を備えて構成されている。 FRC部 10は、図 1 に示したように、動きベクトル検出部 l le、内挿ベクトル評価部 l lf、内挿フレーム生 成部 12b、及びタイムベース変換部 12dを備える。なお、 OSD表示の ON/OFFは 、リモコン等を用いてユーザによりなされる指示操作に応じて制御される。
[0216] 図 29において、内挿フレーム生成部 12bは、内挿ベクトル評価部 1 Ifで割り付けら れた内挿ベクトルから内挿フレームを生成する。制御部 15は、 OSD処理部 14により テレビジョン画像信号に OSD信号が重畳された場合、内挿フレーム生成部 12bにァ クセスし、 OSD信号が重畳されて!、る内挿ブロックの内挿ベクトルを 0ベクトルにする 。また、テレビジョン画像信号の OSD信号が重畳されていない内挿ブロックについて は、内挿フレーム生成部 12bが内挿ベクトルから内挿フレームを生成する。
[0217] ここで、制御部 15は、どの内挿ブロック（あるいはどの画素）に OSD信号が重畳さ れているかを示す情報 (座標位置情報、領域情報など）を内挿フレーム生成部 12b に渡し、内挿フレーム生成部 12bは、制御部 15からの指示に従って、該当する画素 あるいはその画素を含む内挿ブロックの内挿ベクトルを 0ベクトルにする。
[0218] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、 OSD信号が重畳された画像信号が入力された場合 には、 OSD信号が重畳されて 、る画素ある!/、は該画素を含む領域に対する動き補 正処理を無効化することにより、動画像と静止画像 (OSD)とが混在することによる動 きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償型の FRC処理に起 因する OSD部分の画質劣化を効果的に防止することができる。
[0219] (第 18の実施形態）
本発明の第 18の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば PinPなどの子画面画像信号とし、 両者の画像信号を合成して表示するときに、子画面画像信号が合成 (重畳)された 画素あるいは該画素を含む領域に対して、 FRC部 10における動き補正処理を無効 化するために、内挿フレーム生成部 12bの子画面画像信号が合成 (重畳）されて 、る 内挿ブロックの内挿ベクトルを 0とし、その部分だけ異なる位置の画素間での内挿が 生じな 、ようにするものである。
[0220] 図 30は、本発明の第 18の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 電極駆動部 18、及び液晶表示パネル 19を備えて構成されている。 FRC部 10は、図 1に示したように、動きベクトル検出部 l le、内挿ベクトル評価部 l lf、内挿フレーム 生成部 12b、及びタイムベース変換部 12dを備える。なお、子画面（PinP)表示の O NZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて制御される [0221] 図 30において、内挿フレーム生成部 12bは、内挿ベクトル評価部 1 Ifで割り付けら れた内挿ベクトルから内挿フレームを生成する。制御部 15は、子画面処理部 20によ りテレビジョン画像信号に PinP表示信号が重畳された場合、内挿フレーム生成部 12 bにアクセスし、 PinP表示信号が重畳されて!、る内挿ブロックの内挿ベクトルを 0ベタ トルにする。また、テレビジョン画像信号の PinP表示信号が重畳されていない内揷ブ ロックについては、内挿フレーム生成部 12bが内挿ベクトルから内挿フレームを生成 する。
[0222] ここで、制御部 15は、どの内挿ブロック（あるいはどの画素）に PinP表示信号が重 畳されているかを示す情報 (座標位置情報、領域情報など)を内挿フレーム生成部 1 2bに渡し、内挿フレーム生成部 12bは、制御部 15からの指示に従って、該当する画 素あるいはその画素を含む内挿ブロックの内挿ベクトルを 0ベクトルにする。
[0223] このように、通常の動画像表示時においては動き補償型の FRC処理により動画質 を改善することができるとともに、子画面画像信号が重畳された画像信号が入力され た場合には、この子画面画像信号が重畳されて！ヽる画素ある！ヽは該画素を含む領 域に対する動き補正処理を無効化することにより、異なる動き特性を持つ動画像が 混在することによる動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補 償型の FRC処理に起因する子画面部分の画質劣化を効果的に防止することができ る。
[0224] (第 19の実施形態）
本発明の第 19の実施形態は、 FRC部 10への入力経路とは別の経路上に線形補 間内挿処理部を備え、第一の画像信号を例えば放送を受信して得られたテレビジョ ン画像信号、第二の画像信号を例えば OSDなどのキャラクタ信号とし、両者の画像 信号を合成して表示するときに、キャラクタ信号が合成 (重畳)された画素あるいは該 画素を含む領域に対して、線形補間内挿処理部側に切り替えて、 OSD部分にだけ 線形補間を施した画像信号を内挿するものである。すなわち、入力画像信号におい てキャラクタ信号が合成 (重畳）された画素ある ヽは該画素を含む領域に対しては、 動き補償による内挿処理を行うのではなぐ線形内挿処理を行うことで、フレームレー ト変換するように切り替えるものである。 [0225] 図 31は、本発明の第 19の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 41、さらに、 FRC部 10への入力経路とは別に設けられた経路 42と、経路 42上 に線形補間内挿処理部 43とを備えて構成されている。なお、電極駆動部 18、液晶 表示パネル 19の記載は省略している。切替部 41は、 FRC部 10の後段に設けられ、 制御部 15からの指示に従って、 FRC部 10からの画像信号 (動き補償画像)を出力さ せるか、線形補間内挿処理部 43からの画像信号 (線形補間画像)を出力させるかを 切り替える。なお、 OSD表示の ONZOFFは、リモコン等を用いてユーザによりなさ れる指示操作に応じて制御される。
[0226] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、 OSD信号が重畳されている画素あるいは該画素を含む領域に対して、切 替部 41を経路 42 (線形補間内挿処理部 43)側に切り替えて、入力画像信号のフレ ーム間に、線形補間処理を施した画像信号を内挿して生成された表示画像信号を 表示パネルに出力する。線形補間内挿処理部 43は、入力画像信号が入力され、 O SD信号が重畳されたときに、この OSD信号が重畳されている画素あるいは該画素 を含む領域に対して、入力画像信号のフレーム間に、線形補間処理を施した内挿フ レームを挿入する処理を行う。また、 OSD信号が重畳されていない画素あるいは該 画素を含む領域に対しては、切替部 41を FRC部 10側に切り替えて、入力画像信号 のフレーム間において FRC処理 (動き補償フレーム内挿処理）が施された表示画像 信号を表示パネルに出力する。
[0227] なお、線形補間処理とは、前述の非特許文献 2に記載されているように、前フレー ムの信号と現フレームの信号力 フレーム内挿比 αによる線形補間により内挿フレー ムを得るものである。
[0228] このように、 OSD信号が重畳された画像信号が入力された場合には、この OSD信 号が重畳された画素あるいは該画素を含む領域に対しては、動き補償による内挿処 理を行わないようにすることにより、動画像と静止画像 (OSD)とが混在すること〖こよる 動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償型の FRC処理に 起因する OSD部分の画質劣化を効果的に防止することができる。 [0229] (第 20の実施形態）
本発明の第 20の実施形態は、 FRC部 10への入力経路とは別の経路上に線形補 間内挿処理部を備え、第一の画像信号を例えば放送を受信して得られたテレビジョ ン画像信号、第二の画像信号を例えば PinPなどの子画面画像信号とし、両者の画 像信号を合成して表示するときに、子画面画像信号が合成 (重畳)された画素あるい は該画素を含む領域に対して、線形補間内挿処理部側に切り替えて、子画面部分 にだけ線形補間を施した画像信号を内挿するものである。すなわち、入力画像信号 にお!/ヽて子画面画像信号が合成 (重畳）された画素あるいは該画素を含む領域に対 しては、動き補償による内挿処理を行うのではなぐ線形内挿処理を行うことで、フレ ームレート変換するように切り替えるものである。
[0230] 図 32は、本発明の第 20の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 切替部 41、さらに、 FRC部 10への入力経路とは別に設けられた経路 42と、経路 42 上に線形補間内挿処理部 43とを備えて構成されている。なお、電極駆動部 18、液 晶表示パネル 19の記載は省略している。切替部 41は、 FRC部 10の後段に設けら れ、制御部 15からの指示に従って、 FRC部 10からの画像信号 (動き補償画像)を出 力させるか、線形補間内挿処理部 43からの画像信号 (線形補間画像)を出力させる かを切り替える。なお、子画面（PinP)表示の ONZOFFは、リモコン等を用いてユー ザによりなされる指示操作に応じて制御される。
[0231] 制御部 15は、子画面処理部 20によりテレビジョン画像信号 (親画面画像信号）に P inP表示信号が重畳された場合、 PinP表示信号が重畳されて 、る画素あるいは該 画素を含む領域に対して、切替部 41を経路 42 (線形補間内挿処理部 43)側に切り 替えて、入力画像信号のフレーム間に、線形補間処理を施した画像信号を内挿して 生成された表示画像信号を表示パネルに出力する。線形補間内挿処理部 43は、入 力画像信号が入力され、 PinP表示信号が重畳されたときに、この PinP表示信号が 重畳されて 、る画素ある 、は該画素を含む領域に対して、入力画像信号のフレーム 間に、線形補間処理を施した内挿フレームを挿入する処理を行う。また、 PinP表示 信号が重畳されて 、な 、画素あるいは該画素を含む領域に対しては、切替部 41を F RC部 10側に切り替えて、入力画像信号のフレーム間において FRC処理 (動き補償 フレーム内挿処理）が施された表示画像信号を表示パネルに出力する。
[0232] なお、線形補間処理とは、前述の非特許文献 2に記載されているように、前フレー ムの信号と現フレームの信号力 フレーム内挿比 αによる線形補間により内挿フレー ムを得るものである。
[0233] このように、子画面画像信号が重畳された画像信号が入力された場合には、この子 画面画像信号が重畳された画素あるいは該画素を含む領域に対しては、動き補償 による内挿処理を行わないようにすることにより、異なる動き特性を持つ動画像が混 在することによる動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償 型の FRC処理に起因する子画面部分の画質劣化を効果的に防止することができる
[0234] (第 21の実施形態）
本発明の第 21の実施形態は、 FRC部 10への入力経路とは別の経路上にメモリを 備え、第一の画像信号を例えば放送を受信して得られたテレビジョン画像信号、第 二の画像信号を例えば OSDなどのキャラクタ信号とし、両者の画像信号を合成して 表示するときに、キャラクタ信号が合成 (重畳)された画素あるいは該画素を含む領域 に対して、メモリ側に切り替えて、 OSD部分にだけメモリから同一フレームの画像信 号を複数回高速で繰り返し読み出してフレームレート変換するものである。すなわち 、入力画像信号においてキャラクタ信号が合成 (重畳）された画素あるいは該画素を 含む領域に対しては、動き補償による内挿処理を行わず、入力画像信号を高速連続 出力することにより、フレームレート変換して、液晶表示パネル 19へ表示出力するよう に切り替えるものである。
[0235] 図 33は、本発明の第 21の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、 OSD処理部 14、制御部 15、切 替部 41、さらに、 FRC部 10への入力経路とは別に設けられた経路 42と、経路 42上 にメモリ 44とを備えて構成されている。なお、電極駆動部 18、液晶表示パネル 19の 記載は省略している。切替部 41は、 FRC部 10の後段に設けられ、制御部 15からの 指示に従って、 FRC部 10からの画像信号 (動き補償画像)を出力させる力、メモリ 44 力もの前フレーム又は後フレームの画像信号を出力させるかを切り替える。なお、 OS D表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示操作に応じて 制御される。
[0236] 制御部 15は、 OSD処理部 14によりテレビジョン画像信号に OSD信号が重畳され た場合、 OSD信号が重畳されている画素あるいは該画素を含む領域に対して、切 替部 41を経路 42 (メモリ 44)側に切り替えて、入力画像信号のフレーム間に、その前 或いは後フレームの画像信号をメモリ 44から繰り返し読み出して挿入し生成された表 示画像信号を表示パネルに出力する。メモリ 44には、入力画像信号が蓄積されてお り、 OSD信号が重畳されたときに、この OSD信号が重畳されている画素あるいは該 画素を含む領域の画像信号が繰り返し読み出される。また、 OSD信号が重畳されて V、な 、画素ある 、は該画素を含む領域に対しては、切替部 41を FRC部 10側に切り 替えて、入力画像信号のフレーム間において FRC処理 (動き補償フレーム内挿処理 )が施された表示画像信号を表示パネルに出力する。
[0237] このように、 OSD信号が重畳された画像信号が入力された場合には、この OSD信 号が重畳された画素あるいは該画素を含む領域に対しては、動き補償による内挿処 理を行わないようにすることにより、動画像と静止画像 (OSD)とが混在すること〖こよる 動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償型の FRC処理に 起因する OSD部分の画質劣化を効果的に防止することができる。
[0238] (第 22の実施形態）
本発明の第 22の実施形態は、 FRC部 10への入力経路とは別の経路上にメモリを 備え、第一の画像信号を例えば放送を受信して得られたテレビジョン画像信号、第 二の画像信号を例えば PinPなどの子画面画像信号とし、両者の画像信号を合成し て表示するときに、子画面画像信号が合成 (重畳）された画素あるいは該画素を含む 領域に対して、メモリ側に切り替えて、子画面部分にだけメモリから同一フレームの画 像信号を複数回高速で繰り返し読み出してフレームレート変換するものである。すな わち、入力画像信号にぉ ヽて子画面画像信号が合成 (重畳）された画素あるいは該 画素を含む領域に対しては、動き補償による内挿処理を行わず、入力画像信号を高 速連続出力することにより、フレームレート変換して、液晶表示パネル 19へ表示出力 するように切り替えるものである。
[0239] 図 34は、本発明の第 22の実施形態に係る液晶表示装置の要部構成例を示すプロ ック図で、液晶表示装置は、 FRC部 10、合成部 13、子画面処理部 20、制御部 15、 切替部 41、さらに、 FRC部 10への入力経路とは別に設けられた経路 42と、経路 42 上にメモリ 44とを備えて構成されている。なお、電極駆動部 18、液晶表示パネル 19 の記載は省略している。切替部 41は、 FRC部 10の後段に設けられ、制御部 15から の指示に従って、 FRC部 10からの画像信号 (動き補償画像)を出力させる力、メモリ 44からの前フレーム又は後フレームの画像信号を出力させるかを切り替える。なお、 子画面（PinP)表示の ONZOFFは、リモコン等を用いてユーザによりなされる指示 操作に応じて制御される。
[0240] 制御部 15は、子画面処理部 20によりテレビジョン画像信号 (親画面画像信号）に P inP表示信号が重畳された場合、 PinP表示信号が重畳されて 、る画素あるいは該 画素を含む領域に対して、切替部 41を経路 42 (メモリ 44)側に切り替えて、入力画 像信号のフレーム間に、その前或いは後フレームの画像信号をメモリ 44から繰り返し 読み出して挿入し生成された表示画像信号を表示パネルに出力する。メモリ 44には 、入力画像信号が蓄積されており、 PinP表示信号が重畳されたときに、この PinP表 示信号が重畳されて ヽる画素あるいは該画素を含む領域の画像信号が繰り返し読 み出される。また、 PinP表示信号が重畳されていない画素あるいは該画素を含む領 域に対しては、切替部 41を FRC部 10側に切り替えて、入力画像信号のフレーム間 にお ヽて FRC処理 (動き補償フレーム内挿処理）が施された表示画像信号を表示パ ネルに出力する。
[0241] このように、子画面画像信号が重畳された画像信号が入力された場合には、この子 画面画像信号が重畳された画素あるいは該画素を含む領域に対しては、動き補償 による内挿処理を行わないようにすることにより、異なる動き特性を持つ動画像が混 在することによる動きベクトルの検出エラー、動き補正のエラー等をなくし、動き補償 型の FRC処理に起因する子画面部分の画質劣化を効果的に防止することができる
[0242] (第 23の実施形態） 本発明の第 23の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば OSDなどのキャラクタ信号とし、両 者の画像信号を合成して表示するときに、キャラクタ信号が合成 (重畳）されている画 素あるいは該画素を含む領域に対して、内挿フレーム生成部における動き補正処理 の補正強度を可変するように構成される。具体的には、動き補正処理を施した画像 信号と、線形補間処理を施した画像信号とを所定の比率で加重加算することにより、 内挿フレームを生成する内挿フレーム生成部を備え、 OSD表示するときに、入力画 像信号におけるキャラクタ信号が合成 (重畳）されて 、る画素あるいは該画素を含む 領域に対して加重加算比率を可変する。
[0243] 図 35は、本発明の第 23の実施形態に係る FRC部 10の要部構成例を示すブロック 図で、 FRC部 10のフレーム生成部 12は、内挿用フレームメモリ 12a、内挿フレーム 生成部 12b、さらに、 FRC部 10における動き補正処理の補正強度を可変する補正 強度可変部 12g、を備えて構成される。なお、 OSD表示の ONZOFFは、リモコン等 を用いて、ユーザによる指示操作に応じて制御される。図中、 Vは内挿ベクトル、 α はフレーム内挿比、 βは補正強度 (加重加算比率)を示す。
[0244] 一般に、フレーム内挿処理の方法として、例えば、 2フレーム間の線形補間内挿に よるフレーム内挿と、動きベクトルを用いたフレーム内挿 (動き補正内挿）が知られて いる。前者は、前フレームの信号と現フレームの信号力もフレーム内挿比 αによる線 形補間により内挿フレームを得るものである。従って、この線形補間内挿を用いれば 、FRC処理の動きに OSD部分が引っ張られることによる OSD部分の画質劣化を防 止できる。
[0245] 一方、後者は、前フレームと現フレームから内挿フレームを得るために、前フレーム の画像と現フレームの画像間の動きベクトルから内挿ベクトル Vを検出し、その値（内 揷ベクトル V)をフレーム内挿比 aで分割した a Vの大きさだけ前フレームの画像を ずらした信号と、現フレームの画像を — 1) Vだけずらした信号との加重加算により 内挿フレームを得る。この動き補正内挿を用いれば、動画像そのものをとらえて補正 するため、解像度の劣化がなぐ良好な画質を得ることができるが、この処理に起因し て OSD部分が弓 Iつ張られて OSD部分の画質が劣化してしまうことがある。 [0246] そこで、本実施形態では、フレーム生成部 12に補正強度可変部 12gを設けている 。この補正強度可変部 12gは、 OSD処理部 14によりテレビジョン画像信号に OSD 信号が重畳された場合、 OSD信号が重畳されて 、る画素ある!/、は該画素を含む領 域に対して加重加算比率 j8を可変する。この加重加算比率 j8は、動き補正処理を施 した画像信号と、線形補間処理を施した画像信号とを加重加算する際の比率である 。本実施形態の内挿フレーム生成部 12bは、この加重加算比率 j8に従って、 OSD 信号が重畳されている画素あるいは該画素を含む領域に対して、線形補間内挿と動 き補正内挿を加重加算して内挿フレームを生成する。
[0247] 例えば、補正強度可変部 12gは、テレビジョン画像信号に OSD信号が重畳された 場合、 OSD信号が重畳されて ヽる画素ある!/ヽは該画素を含む領域に対して加重カロ 算比率 j8 =0とし、線形補間処理を施した画像信号を内挿フレームにして OSD部分 の画質劣化を防止する。また、入力画像信号における OSD信号が重畳されていな い画素あるいは該画素を含む領域に対して加重加算比率 j8 = 1とし、動き補正処理 を施した画像信号を内挿フレームにして動画質を良好にする。
[0248] また、加重加算比率 /3は任意に可変設定できるため、 0〜1の略中間の値に設定 するようにしてもよい。これにより、内挿フレーム画像において動き補正も行いつつ、 OSD部分の画質も劣化させないように制御することができ、動きぼけによる画質劣化 と OSD表示の画質劣化との双方を適切に改善することが可能となる。なお、 FRC部 10における補正強度の可変処理は、画素単位で行う方法、ブロック (領域)単位で行 う方法の 、ずれの方法で行ってもょ 、。
[0249] このようにして、 OSD信号が重畳された画像信号が入力された場合には、この OS D信号が重畳されている画素あるいは該画素を含む領域に対しては、 FRCにおける 動き補正処理の補正強度を可変できる（弱くすることができる)ため、動画像と静止画 像 (OSD)とが混在することによる動きベクトルの検出エラー、動き補正のエラー等の 影響を低減し、動き補償型の FRC処理に起因する OSD部分の画質劣化を効果的 に抑制することができる。
[0250] (第 24の実施形態）
本発明の第 24の実施形態は、第一の画像信号を例えば放送を受信して得られた テレビジョン画像信号、第二の画像信号を例えば PinPなどの子画面画像信号とし、 両者の画像信号を合成して表示するときに、子画面画像信号が合成 (重畳)されてい る画素あるいは該画素を含む領域に対して、内挿フレーム生成部における動き補正 処理の補正強度を可変するように構成される。具体的には、動き補正処理を施した 画像信号と、線形補間処理を施した画像信号とを所定の比率で加重加算すること〖こ より、内挿フレームを生成する内挿フレーム生成部を備え、子画面表示するときに、 入力画像信号における子画面画像信号が重畳されて ヽる画素ある!ヽは該画素を含 む領域に対して加重加算比率を可変する。
[0251] 本発明の第 24の実施形態に係る FRC部 10の要部構成は、前述の図 35に示した 構成と同様である。すなわち、 FRC部 10のフレーム生成部 12は、内挿用フレームメ モリ 12a、内挿フレーム生成部 12b、さらに、 FRC部 10における動き補正処理の補正 強度を可変する補正強度可変部 12g、を備えて構成される。なお、子画面 (PinP)表 示の ONZOFFは、リモコン等を用いて、ユーザによる指示操作に応じて制御される
[0252] 一般に、フレーム内挿処理の方法として、例えば、 2フレーム間の線形補間内挿に よるフレーム内挿と、動きベクトルを用いたフレーム内挿 (動き補正内挿）が知られて いる。前者は、前フレームの信号と現フレームの信号力もフレーム内挿比 αによる線 形補間により内挿フレームを得るものである。従って、この線形補間内挿を用いれば 、 FRC処理の動きに子画面部分が弓 Iつ張られることによる子画面部分の画質劣化を 防止できる。
[0253] 一方、後者は、前フレームと現フレームから内挿フレームを得るために、前フレーム の画像と現フレームの画像間の動きベクトルから内挿ベクトル Vを検出し、その値（内 揷ベクトル V)をフレーム内挿比 aで分割した a Vの大きさだけ前フレームの画像を ずらした信号と、現フレームの画像を — 1) Vだけずらした信号との加重加算により 内挿フレームを得る。この動き補正内挿を用いれば、動画像そのものをとらえて補正 するため、解像度の劣化がなぐ良好な画質を得ることができるが、この処理に起因し て子画面部分が弓 Iつ張られて子画面部分の画質が劣化してしまうことがある。
[0254] そこで、本実施形態では、フレーム生成部 12に補正強度可変部 12gを設けている 。この補正強度可変部 12gは、子画面処理部 20によりテレビジョン画像信号に PinP 表示信号が重畳された場合、 PinP表示信号が重畳されて ヽる画素あるいは該画素 を含む領域に対して加重加算比率 ι8を可変する。この加重加算比率 )8は、動き補正 処理を施した画像信号と、線形補間処理を施した画像信号とを加重加算する際の比 率である。本実施形態の内挿フレーム生成部 12bは、この加重加算比率 j8に従って 、 PinP表示信号が重畳されている画素あるいは該画素を含む領域に対して、線形 補間内挿と動き補正内挿を加重加算して内挿フレームを生成する。
[0255] 例えば、補正強度可変部 12gは、テレビジョン画像信号に PinP表示信号が重畳さ れた場合、 PinP表示信号が重畳されて ヽる画素あるいは該画素を含む領域に対し て加重加算比率 j8 =0とし、線形補間処理を施した画像信号を内挿フレームにして 子画面部分の画質劣化を防止する。また、入力画像信号における PinP表示信号が 重畳されて 、な ヽ画素ある ヽは該画素を含む領域に対して加重加算比率 j8 = 1とし 、動き補正処理を施した画像信号を内挿フレームにして動画質を良好にする。
[0256] また、加重加算比率 /3は任意に可変設定できるため、 0〜1の略中間の値に設定 するようにしてもよい。これにより、内挿フレーム画像において動き補正も行いつつ、 子画面部分の画質も劣化させないように制御することができ、動きぼけによる画質劣 ィ匕と子画面表示の画質劣化との双方を適切に改善することが可能となる。なお、 FR C部 10における補正強度の可変処理は、画素単位で行う方法、ブロック (領域)単位 で行う方法の 、ずれの方法で行ってもょ 、。
[0257] このようにして、 PinP表示信号が重畳された画像信号が入力された場合には、この PinP表示信号が重畳されて 、る画素あるいは該画素を含む領域に対しては、 FRC における動き補正処理の補正強度を可変できる（弱くすることができる）ため、異なる 動き特性を持つ動画像が混在することによる動きベクトルの検出エラー、動き補正の エラー等の影響を低減し、動き補償型の FRC処理に起因する子画面部分の画質劣 化を効果的に抑制することができる。
[0258] 図 36は、本発明の画像表示装置による画像表示方法の一例を説明するためのフ ロー図である。ここでは、前述の第 15の実施形態及び第 17の実施形態における画 像表示方法の例について説明する。まず、画像表示装置は、入力画像信号に対して OSD信号が重畳された画素（或いはブロック）かどうかを判定し (ステップ S61)、 OS D信号が重畳された画素（或 ヽはブロック）と判定された場合 (YESの場合）、 OSD 信号が重畳されて 、る画素あるいは該画素を含む領域（内挿ブロック）の内挿べタト ルを 0ベクトルにすることにより、 FRC部 10の動き補正処理を部分的に無効化する（ ステップ S62)。また、ステップ S61において、 OSD信号が重畳されていない画素（或 いはブロック）と判定された場合 (NOの場合）、 FRC部 10にて動き補償による内挿処 理を施した画像信号を出力する (ステップ S63)。このようにしてフレーム周波数が変 換された画像信号を、液晶表示パネル 19から表示出力する (ステップ S64)。
[0259] 図 37は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 16の実施形態及び第 18の実施形態における 画像表示方法の例について説明する。まず、画像表示装置は、入力画像信号に対 して PinP表示信号が重畳された画素（或いはブロック）力どうかを判定し (ステップ S7 1)、 PinP表示信号が重畳された画素（或 ヽはブロック）と判定された場合 (YESの場 合）、 PinP表示信号が重畳されている画素あるいは該画素を含む領域（内挿ブロック )の内挿ベクトルを 0ベクトルにすることにより、 FRC部 10の動き補正処理を部分的に 無効化する（ステップ S72)。また、ステップ S71において、 PinP表示信号が重畳され て 、な 、画素（或いはブロック）と判定された場合 (NOの場合）、 FRC部 10にて動き 補償による内挿処理を施した画像信号を出力する (ステップ S73)。このようにしてフ レーム周波数が変換された画像信号を、液晶表示パネル 19から表示出力する (ステ ップ S74)。
[0260] 図 38は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 19の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、入力画像信号に対して OSD信号が重畳さ れた画素（或いはブロック）力どうかを判定し (ステップ S81)、 OSD信号が重畳された 画素（或いはブロック）と判定された場合 (YESの場合）、 OSD信号が重畳されて 、る 画素あるいは該画素を含む領域（内挿ブロック）に対して、線形補間画像を内挿した 画像信号を出力することにより、 FRC部 10の動き補償内挿処理を部分的に行わない ようにする（ステップ S82)。また、ステップ S81において、 OSD信号が重畳されてい な 、画素（或いはブロック）と判定された場合 (NOの場合）、 FRC部 10にて動き補償 による内挿処理を施した画像信号を出力する (ステップ S83)。このようにしてフレー ム周波数が変換された画像信号を、液晶表示パネル 19から表示出力する (ステップ S84)。
[0261] 図 39は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 20の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、入力画像信号に対して PinP表示信号が重 畳された画素（或いはブロック）かどうかを判定し (ステップ S91)、PinP表示信号が 重畳された画素（或 ヽはブロック）と判定された場合 (YESの場合）、 PinP表示信号 が重畳されている画素あるいは該画素を含む領域（内挿ブロック）に対して、線形補 間画像を内挿した画像信号を出力することにより、 FRC部 10の動き補償内挿処理を 部分的に行わないようにする（ステップ S92)。また、ステップ S91において、 PinP表 示信号が重畳されて 、な 、画素（或いはブロック）と判定された場合 (NOの場合）、 F RC部 10にて動き補償による内挿処理を施した画像信号を出力する (ステップ S93) 。このようにしてフレーム周波数が変換された画像信号を、液晶表示パネル 19から表 示出力する (ステップ S94)。
[0262] 図 40は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 21の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、入力画像信号に対して OSD信号が重畳さ れた画素（或いはブロック）力どうかを判定し (ステップ S101)、 OSD信号が重畳され た画素（或 ヽはブロック）と判定された場合 (YESの場合）、 OSD信号が重畳されて いる画素あるいは該画素を含む領域（内挿ブロック）に対して、前或いは後フレーム 画像を挿入した画像信号を出力することにより、 FRC部 10の動き補償内挿処理を部 分的に行わないようにする（ステップ S102)。また、ステップ S101において、 OSD信 号が重畳されて 、な 、画素（或いはブロック）と判定された場合 (NOの場合）、 FRC 部 10にて動き補償による内挿処理を施した画像信号を出力する (ステップ S 103)。 このようにしてフレーム周波数が変換された画像信号を、液晶表示パネル 19から表 示出力する (ステップ S 104)。 [0263] 図 41は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 22の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、入力画像信号に対して PinP表示信号が重 畳された画素（或 ヽはブロック）かどうかを判定し (ステップ SI 11)、 PinP表示信号が 重畳された画素（或 ヽはブロック）と判定された場合 (YESの場合）、 PinP表示信号 が重畳されている画素あるいは該画素を含む領域（内挿ブロック）に対して、前或い は後フレーム画像を挿入した画像信号を出力することにより、 FRC部 10の動き補償 内挿処理を部分的に行わな!/、ようにする (ステップ S 112)。また、ステップ S 111にお V、て、 PinP表示信号が重畳されて 、な 、画素（或 、はブロック）と判定された場合 ( NOの場合）、 FRC部 10にて動き補償による内挿処理を施した画像信号を出力する (ステップ S 113)。このようにしてフレーム周波数が変換された画像信号を、液晶表 示パネル 19から表示出力する（ステップ S114)。
[0264] 図 42は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 23の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、入力画像信号に対して OSD信号が重畳さ れた画素（或いはブロック）力どうかを判定し (ステップ S121)、 OSD信号が重畳され た画素（或 ヽはブロック）と判定された場合 (YESの場合）、 OSD信号が重畳されて いる画素あるいは該画素を含む領域（内挿ブロック）に対して、 FRC部 10における動 き補正処理の補正強度を部分的に可変（弱く）する (ステップ S 122)。また、ステップ S 121にお 、て、 OSD信号が重畳されて 、な 、画素（或いはブロック）と判定された 場合 (NOの場合）、 FRC部 10における動き補正処理の補正強度を通常通り強くす る (ステップ S123)。このようにしてフレーム周波数が変換された画像信号を、液晶表 示パネル 19から表示出力する（ステップ S124)。
[0265] 図 43は、本発明の画像表示装置による画像表示方法の他の例を説明するための フロー図である。ここでは、前述の第 24の実施形態における画像表示方法の例につ いて説明する。まず、画像表示装置は、入力画像信号に対して PinP表示信号が重 畳された画素（或いはブロック）かどうかを判定し (ステップ S 131)、 PinP表示信号が 重畳された画素（或 ヽはブロック）と判定された場合 (YESの場合）、 PinP表示信号 が重畳されている画素あるいは該画素を含む領域（内挿ブロック）に対して、 FRC部 10における動き補正処理の補正強度を部分的に可変（弱く）する (ステップ S 132)。 また、ステップ S 131において、 PinP表示信号が重畳されていない画素（或いはブロ ック）と判定された場合 (NOの場合）、 FRC部 10における動き補正処理の補正強度 を通常通り強くする（ステップ S133)。このようにしてフレーム周波数が変換された画 像信号を、液晶表示パネル 19から表示出力する (ステップ S134)。
[0266] 以上説明した各実施形態によれば、第一の画像信号と該第一の画像信号とは異な る動き特性を持つ第二の画像信号とを合成させて表示するときに、前記第一及び第 二の画像信号が合成された入力画像信号に対して、フレームレート変換 (FRC)部に おける動き補正処理を部分的に無効化して表示出力することができるため、動き補 償による内挿処理に起因する第一及び第二の画像信号の表示部分の画質劣化を 効果的に防止することができる。
[0267] なお、上述の各実施形態においては、図 26に示したように、第一の画像信号 31の 内に第二の画像信号 (キャラクタ信号) 32を合成 (重畳)して表示する場合 (図 26 (A )参照)、第一の画像信号 33の内に第二の画像信号 (子画面画像信号) 34を合成 ( 重畳)して表示する場合 (図 26 (B)参照)を例にあげて説明したが、これに限らず、本 発明は、異なる動きを有する少なくとも 2以上の画像信号を合成して表示する場合に 適用することができるのは明らかである。
[0268] 例えば、図 26 (C)に示すように、第一の画像信号 35の外に第二の画像信号 36を 合成表示する場合においても、本発明を適用することが可能である。この場合、前記 第一の画像信号 35は例えば放送を受信して得られるテレビジョン画像信号、前記第 二の画像信号 36は例えばデータ放送を受信して得られるデータ情報表示信号や、 前記テレビジョン画像信号に付加情報として多重された番組情報に基づいて表示装 置内部で生成される番組情報表示信号とすることができる。
[0269] また、図 26 (D)に示すように、第一の画像信号 37と第二の画像信号 38とを左右等 に並べて合成表示する場合においても、本発明を適用することが可能である。この場 合、前記第一の画像信号 37は例えば放送を受信して得られるテレビジョン画像信号 、前記第二の画像信号 38は例えば PoutP (Picture out Picture)表示信号とす ることができる。 PoutP表示信号は、上述の PinP表示信号と同様、文字や、数字、記 号、画像などのキャラクタ信号や、静止画像、動画像などの画像信号であればよぐ 表示装置内部で発生されるものに限定されず、外部より入力されるものであってもよ い。
[0270] さら〖こ、図 26 (E)に示すように、第一の画像信号 39と第二の画像信号 40とを一部 重ね合わせて合成表示する場合においても、本発明を適用することが可能である。こ の場合も、前記第一の画像信号 39は例えば放送を受信して得られるテレビジョン画 像信号、前記第二の画像信号 40は例えば表示装置内部で発生される PoutP表示 信号や、外部より入力される PoutP表示信号とすることができる。
[0271] そしてまた、第一の画像信号としては、上述したようなテレビジョン画像信号に限ら ず、外部メディア力も再生された画像信号などであってもよ 、ことは言うまでもな 、。

Claims

請求の範囲
[1] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記レート変換手段における動き補正処理を無効化することを特徴と する画像表示装置。
[2] 前記請求項 1に記載の画像表示装置にお!、て、
前記レート変換手段は、前記入力画像信号に含まれる連続したフレーム間ある ヽ はフィールド間で動きベクトル情報を検出する動きベクトル検出部と、
該検出した動きベクトル情報に基づ 、て、前記フレーム間あるいは前記フィールド 間に内挿ベクトルを割り付ける内挿ベクトル割付部と、
該割り付けた内挿ベクトルから内挿画像信号を生成する内挿画像生成部と、 該生成した内挿画像信号を前記フレーム間あるいは前記フィールド間に内挿する 画像内挿部とを有することを特徴とする画像表示装置。
[3] 前記請求項 2に記載の画像表示装置にお 、て、
前記第一の画像信号と前記第二の画像信号とを合成して表示する場合、前記動き ベクトル検出部で検出された動きベクトルを 0ベクトルにすることにより、前記動き補正 処理を無効化することを特徴とする画像表示装置。
[4] 前記請求項 2に記載の画像表示装置にお 、て、
前記第一の画像信号と前記第二の画像信号とを合成して表示する場合、前記内挿 ベクトル割付部で割り付けた内挿ベクトルを 0ベクトルにすることにより、前記動き補正 処理を無効化することを特徴とする画像表示装置。
[5] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記入力画像信号のフレーム数あるいはフィールド数を変換せずに、 該入力画像信号を前記表示パネルへ出力することを特徴とする画像表示装置。
[6] 前記請求項 5に記載の画像表示装置にお 、て、
画像信号を表示する表示パネルの駆動周波数を変更可能とし、
前記第一の画像信号と前記第二の画像信号とを合成して表示する場合、前記入力 画像信号のフレーム周波数あるいはフィールド周波数に合わせて前記表示パネルの 駆動周波数を変更することを特徴とする画像表示装置。
[7] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 前記入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施してい ない画像信号を挿入することにより、前記入力画像信号のフレーム数あるいはフィー ルド数を変換する他のレート変換手段を更に備え、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記他のレート変換手段によりフレーム数あるいはフィールド数が変換 された画像信号を、前記表示パネルへ出力することを特徴とする画像表示装置。
[8] 前記請求項 7に記載の画像表示装置にお 、て、
前記他のレート変換手段は、前記入力画像信号のフレーム間あるいはフィールド間 に、該フレームあるいはフィールドの画像信号を挿入することにより、前記入力画像 信号のフレーム数あるいはフィールド数を変換するものであることを特徴とする画像 表示装置。
[9] 前記請求項 7に記載の画像表示装置にお 、て、
前記他のレート変換手段は、前記入力画像信号のフレーム間あるいはフィールド間 に、線形補間処理を施した画像信号を内挿することにより、前記入力画像信号のフレ ーム数あるいはフィールド数を変換するものであることを特徴とする画像表示装置。
[10] 前記請求項 7に記載の画像表示装置において、
前記他のレート変換手段は、前記入力画像信号のフレーム間あるいはフィールド間 に、予め決められた単色画像信号を挿入することにより、前記入力画像信号のフレー ム数あるいはフィールド数を変換するものであることを特徴とする画像表示装置。
[11] 入力画像信号のフレーム間ある ヽはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記レート変換手段における動き補正処理の補正強度を可変すること を特徴とする画像表示装置。
[12] 前記請求項 11に記載の画像表示装置にお!、て、
前記レート変換手段は、動き補正処理を施した画像信号と、線形補間処理を施した 画像信号とを所定の比率で加重加算することにより、内挿画像信号を生成する内挿 画像生成部を有し、
前記第一の画像信号と前記第二の画像信号とを合成して表示する場合、前記加重 加算比率を可変することを特徴とする画像表示装置。
[13] 前記請求項 12に記載の画像表示装置において、
前記内挿画像生成部は、前記第一の画像信号と前記第二の画像信号とを合成し て表示する場合、前記線形補間処理を施した画像信号を内挿画像信号とし、 前記第一の画像信号と前記第二の画像信号とを合成して表示しな!、場合、前記動 き補正処理を施した画像信号を内挿画像信号とすることを特徴とする画像表示装置
[14] 前記請求項 1乃至 13のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の内に合成されるキャラクタ信号で あることを特徴とする画像表示装置。
[15] 前記請求項 14に記載の画像表示装置において、
前記キャラクタ信号は、当該画像表示装置内部で発生するオンスクリーン表示信号 であることを特徴とする画像表示装置。
[16] 前記請求項 1乃至 13のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の内に合成される子画面画像信号 であることを特徴とする画像表示装置。
[17] 前記請求項 16に記載の画像表示装置において、 前記子画面画像信号は、当該画像表示装置で発生するピクチャインピクチャ表示 信号であることを特徴とする画像表示装置。
[18] 前記請求項 1乃至 13のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の外に合成される背景画像信号で あることを特徴とする画像表示装置。
[19] 前記請求項 18に記載の画像表示装置において、
前記背景画像信号は、データ情報表示信号であることを特徴とする画像表示装置
[20] 前記請求項 18に記載の画像表示装置において、
前記背景画像信号は、番組情報表示信号であることを特徴とする画像表示装置。
[21] 前記請求項 1乃至 13のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の外に合成される他画面画像信号 であることを特徴とする画像表示装置。
[22] 前記請求項 21に記載の画像表示装置にお 、て、
前記他画面画像信号は、当該画像表示装置で発生するピクチャアウトピクチャ表 示信号であることを特徴とする画像表示装置。
[23] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記第二の画像信号が合成された画素あるいは該画素を含む領域に 対して、前記レート変換手段における動き補正処理を無効化することを特徴とする画 像表示装置。
[24] 前記請求項 23に記載の画像表示装置にお 、て、
前記レート変換手段は、前記入力画像信号に含まれる連続したフレーム間ある ヽ はフィールド間で動きベクトル情報を検出する動きベクトル検出部と、
該検出した動きベクトル情報に基づ 、て、前記フレーム間あるいは前記フィールド 間に内挿ベクトルを割り付ける内挿ベクトル割付部と、 該割り付けた内挿ベクトルから内挿画像信号を生成する内挿画像生成部と、 該生成した内挿画像信号を前記フレーム間あるいは前記フィールド間に内挿する 画像内挿部とを有することを特徴とする画像表示装置。
[25] 前記請求項 24に記載の画像表示装置にぉ 、て、
前記第一の画像信号と前記第二の画像信号とを合成して表示する場合、前記第二 の画像信号が合成された内挿ブロックの内挿ベクトルを 0ベクトルにすることにより、 前記内挿ブロックの各画素に対して、前記動き補正処理を無効化することを特徴とす る画像表示装置。
[26] 前記請求項 25に記載の画像表示装置において、
前記第二の画像信号が合成された内挿ブロックにフラグ情報を付与し、該フラグ情 報が付与された内挿ブロックの内挿ベクトルの出力を 0にすることを特徴とする画像 表示装置。
[27] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 前記入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施してい ない画像信号を挿入することにより、前記入力画像信号のフレーム数あるいはフィー ルド数を変換する他のレート変換手段を更に備え、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記第二の画像信号が合成された画素あるいは該画素を含む領域に 対して、前記他のレート変換手段によりフレーム数ある 、はフィールド数が変換され た画像信号を、前記表示パネルへ出力することを特徴とする画像表示装置。
[28] 前記請求項 27に記載の画像表示装置において、
前記他のレート変換手段は、前記入力画像信号のフレーム間あるいはフィールド間 に、線形補間処理を施した画像信号を内挿することにより、前記入力画像信号のフレ ーム数あるいはフィールド数を変換するものであることを特徴とする画像表示装置。
[29] 前記請求項 27に記載の画像表示装置において、
前記他のレート変換手段は、前記入力画像信号のフレーム間あるいはフィールド間 に、該フレームあるいはフィールドの画像信号を挿入することにより、前記入力画像 信号のフレーム数あるいはフィールド数を変換するものであることを特徴とする画像 表示装置。
[30] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換して、表示パネルへ出力するレート変換手段を備えた画像表示装置であって、 第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とを合成して表 示する場合、前記第二の画像信号が合成された画素あるいは該画素を含む領域に 対して、前記レート変換手段における動き補正処理の補正強度を可変することを特 徴とする画像表示装置。
[31] 前記請求項 30に記載の画像表示装置において、
前記レート変換手段は、動き補正処理を施した画像信号と、線形補間処理を施した 画像信号とを所定の比率で加重加算することにより、内挿画像信号を生成する内挿 画像生成部を有し、
前記第一の画像信号と前記第二の画像信号とを合成して表示する場合、前記第二 の画像信号が合成された画素あるいは該画素を含む領域に対して、前記加重加算 比率を可変することを特徴とする画像表示装置。
[32] 前記請求項 31に記載の画像表示装置にお!、て、
前記内挿画像生成部は、前記第一の画像信号と前記第二の画像信号とを合成し て表示する場合、前記第二の画像信号が合成された画素あるいは該画素を含む領 域に対して、前記線形補間処理を施した画像信号を内挿画像信号とし、
前記第二の画像信号が合成されて ヽな ヽ画素ある ヽは該画素を含む領域に対し て、前記動き補正処理を施した画像信号を内挿画像信号とすることを特徴とする画 像表示装置。
[33] 前記請求項 23乃至 32のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の内に合成されるキャラクタ信号で あることを特徴とする画像表示装置。
[34] 前記請求項 33に記載の画像表示装置において、 前記キャラクタ信号は、当該画像表示装置内部で発生するオンスクリーン表示信号 であることを特徴とする画像表示装置。
[35] 前記請求項 23乃至 32のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の内に合成される子画面画像信号 であることを特徴とする画像表示装置。
[36] 前記請求項 35に記載の画像表示装置において、
前記子画面画像信号は、当該画像表示装置で発生するピクチャインピクチャ表示 信号であることを特徴とする画像表示装置。
[37] 前記請求項 23乃至 32のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の外に合成される背景画像信号で あることを特徴とする画像表示装置。
[38] 前記請求項 37に記載の画像表示装置において、
前記背景画像信号は、データ情報表示信号であることを特徴とする画像表示装置
[39] 前記請求項 37に記載の画像表示装置において、
前記背景画像信号は、番組情報表示信号であることを特徴とする画像表示装置。
[40] 前記請求項 23乃至 32のいずれか 1に記載の画像表示装置において、
前記第二の画像信号は、前記第一の画像信号の外に合成される他画面画像信号 であることを特徴とする画像表示装置。
[41] 前記請求項 40に記載の画像表示装置にお 、て、
前記他画面画像信号は、当該画像表示装置で発生するピクチャアウトピクチャ表 示信号であることを特徴とする画像表示装置。
[42] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記動き補正処理を無効化するステップとを備えたことを特徴とする画像表示方法。
[43] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記入力画像信号のフレーム周波数あるいはフィールド周波数に合わせて表示パネル の駆動周波数を変更するステップとを備えたことを特徴とする画像表示方法。
[44] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記入力画像信号のフレーム間あるいはフィールド間に、該フレームあるいはフィール ドの画像信号を挿入することにより、前記入力画像信号のフレーム数あるいはフィー ルド数を変換するステップとを備えたことを特徴とする画像表示方法。
[45] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記入力画像信号のフレーム間ある ヽはフィールド間に、線形補間処理を施した画像 信号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を 変換するステップとを備えたことを特徴とする画像表示方法。
[46] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記入力画像信号のフレーム間あるいはフィールド間に、予め決められた単色画像信 号を挿入することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップとを備えたことを特徴とする画像表示方法。
[47] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記動き補正処理の補正強度を可変するステップとを備えたことを特徴とする画像表示 方法。
[48] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記第二の画像信号が合成された画素あるいは該画素を含む領域に対して、前記動 き補正処理を無効化するステップとを備えたことを特徴とする画像表示方法。
[49] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記第二の画像信号が合成された画素あるいは該画素を含む領域に対して、前記入 力画像信号のフレーム間あるいはフィールド間に、該フレームあるいはフィールドの 画像信号を挿入するステップとを備えたことを特徴とする画像表示方法。
[50] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記第二の画像信号が合成された画素あるいは該画素を含む領域に対して、前記入 力画像信号のフレーム間ある 、はフィールド間に、線形補間処理を施した画像信号 を内挿するステップとを備えたことを特徴とする画像表示方法。
[51] 入力画像信号のフレーム間あるいはフィールド間に、動き補正処理を施した画像信 号を内挿することにより、前記入力画像信号のフレーム数あるいはフィールド数を変 換するステップを有する画像表示方法にぉ 、て、
第一の画像信号と、該第一の画像信号とは異なる第二の画像信号とが合成された 力どうかを判定するステップと、
前記第一の画像信号と前記第二の画像信号とが合成されたと判定された場合、前 記第二の画像信号が合成された画素あるいは該画素を含む領域に対して、前記動 き補正処理の補正強度を可変するステップとを備えたことを特徴とする画像表示方法
PCT/JP2006/318575 2005-09-30 2006-09-20 画像表示装置及び方法 WO2007040045A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06798135A EP1931141A4 (en) 2005-09-30 2006-09-20 IMAGE DISPLAY DEVICE AND METHOD
US12/066,218 US9881535B2 (en) 2005-09-30 2006-09-20 Image display device and method
JP2007538689A JP4722936B2 (ja) 2005-09-30 2006-09-20 画像表示装置及び方法
US15/802,106 US20180082624A1 (en) 2005-09-30 2017-11-02 Image display device and method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005288144 2005-09-30
JP2005-288144 2005-09-30
JP2005-314694 2005-10-28
JP2005314694 2005-10-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/066,218 A-371-Of-International US9881535B2 (en) 2005-09-30 2006-09-20 Image display device and method
US15/802,106 Continuation US20180082624A1 (en) 2005-09-30 2017-11-02 Image display device and method

Publications (1)

Publication Number Publication Date
WO2007040045A1 true WO2007040045A1 (ja) 2007-04-12

Family

ID=37906088

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/318575 WO2007040045A1 (ja) 2005-09-30 2006-09-20 画像表示装置及び方法

Country Status (5)

Country Link
US (2) US9881535B2 (ja)
EP (1) EP1931141A4 (ja)
JP (1) JP4722936B2 (ja)
TW (1) TW200729953A (ja)
WO (1) WO2007040045A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008032744A1 (fr) * 2006-09-15 2008-03-20 Panasonic Corporation Dispositif de traitement vidéo et procédé de traitement vidéo
JP2008228233A (ja) * 2007-03-15 2008-09-25 Canon Inc 画像処理装置及び画像処理方法
JP2008288779A (ja) * 2007-05-16 2008-11-27 Sony Corp 画像処理装置および画像処理方法、並びにプログラム
JP2008294569A (ja) * 2007-05-22 2008-12-04 Sharp Corp 映像処理装置及び映像表示装置
JP2009060371A (ja) * 2007-08-31 2009-03-19 Sony Corp 表示装置
WO2009055328A2 (en) * 2007-10-25 2009-04-30 Marvell World Trade Ltd. Motion-adaptive alternating gamma drive for a liquid crystal display
JP2009200576A (ja) * 2008-02-19 2009-09-03 Sony Corp 画像処理装置および画像処理方法、並びにプログラム
JP2009253567A (ja) * 2008-04-04 2009-10-29 Hitachi Ltd テレビジョン受信機及びそのフレームレート変換方法
WO2009133649A1 (ja) * 2008-04-28 2009-11-05 パナソニック株式会社 映像表示装置、及び映像出力装置
JP2010268332A (ja) * 2009-05-18 2010-11-25 Canon Inc 画像処理装置及び画像処理方法
JP2011015068A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 静止字幕検出装置、静止字幕を含む画像を表示する映像機器、および静止字幕を含んだ画像の処理方法
JP2011244283A (ja) * 2010-05-19 2011-12-01 Sony Corp 映像表示装置、フレームレート変換装置、および表示方法
WO2013175735A1 (ja) * 2012-05-22 2013-11-28 パナソニック株式会社 表示制御装置及び表示制御方法
JP2014067042A (ja) * 2013-11-01 2014-04-17 Semiconductor Energy Lab Co Ltd 表示装置、モジュール及び電子機器
KR20140134906A (ko) * 2013-05-15 2014-11-25 주식회사 칩스앤미디어 정지자막 영역의 움직임 보상 프레임 보간 장치 및 그 방법
US8907879B2 (en) 2007-05-18 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
KR101585247B1 (ko) * 2009-07-24 2016-01-13 엘지전자 주식회사 영상 처리 방법 및 그를 이용한 디스플레이 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1950964A4 (en) 2005-11-07 2012-05-16 Sharp Kk IMAGE DISPLAY DEVICE AND METHOD
JP4157579B2 (ja) * 2006-09-28 2008-10-01 シャープ株式会社 画像表示装置及び方法、画像処理装置及び方法
JP4303743B2 (ja) * 2006-10-04 2009-07-29 シャープ株式会社 画像表示装置及び方法、画像処理装置及び方法
GB2450121A (en) * 2007-06-13 2008-12-17 Sharp Kk Frame rate conversion using either interpolation or frame repetition
US8805101B2 (en) * 2008-06-30 2014-08-12 Intel Corporation Converting the frame rate of video streams
KR20100016741A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 영상처리장치 및 그 제어 방법
US20100092101A1 (en) * 2008-10-09 2010-04-15 Chin-Chuan Liang Methods and apparatus for enhancing image quality of motion compensated interpolation
GB2476753B (en) * 2008-10-24 2013-07-24 Hewlett Packard Development Co Method and system for increasing frame-display rate
WO2010047680A1 (en) 2008-10-24 2010-04-29 Hewlett-Packard Development Company, L.P. Method and system for increasing frame-display rate
KR102104986B1 (ko) 2009-02-06 2020-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 구동 방법
JP4836291B2 (ja) * 2009-06-11 2011-12-14 キヤノン株式会社 フレームレート変換装置及びその制御方法
JP5321269B2 (ja) 2009-06-16 2013-10-23 ソニー株式会社 画像表示装置、画像表示方法、及びプログラム
CN101989400B (zh) * 2009-07-31 2013-04-24 承景科技股份有限公司 帧速率可扩充的图像处理系统及方法
KR20110066371A (ko) * 2009-12-11 2011-06-17 삼성전자주식회사 액정 표시 장치
KR102221331B1 (ko) 2010-11-24 2021-03-03 벨로스 미디어 인터내셔널 리미티드 움직임 벡터 산출 방법, 화상 부호화 방법, 화상 복호 방법, 움직임 벡터 산출 장치 및 화상 부호화 복호 장치
CN106878742B (zh) * 2011-01-12 2020-01-07 太阳专利托管公司 动态图像编解码装置
JP6108309B2 (ja) 2011-02-22 2017-04-05 サン パテント トラスト 動画像符号化方法、動画像符号化装置、動画像復号方法、および、動画像復号装置
JP5358746B2 (ja) 2011-03-03 2013-12-04 パナソニック株式会社 動画像符号化方法、動画像符号化装置及びプログラム
JP5848543B2 (ja) * 2011-08-04 2016-01-27 キヤノン株式会社 画像表示装置、画像表示方法、及びコンピュータプログラム
EP3300374B1 (en) * 2015-05-22 2022-07-06 Sony Group Corporation Transmission device, transmission method, image processing device, image processing method, receiving device, and receiving method
US10631002B2 (en) * 2016-09-30 2020-04-21 Qualcomm Incorporated Frame rate up-conversion coding mode
US10701390B2 (en) 2017-03-14 2020-06-30 Qualcomm Incorporated Affine motion information derivation
CN113628240A (zh) 2017-04-21 2021-11-09 泽尼马克斯媒体公司 通过预期运动矢量的玩家输入运动补偿
US10880514B2 (en) * 2018-11-27 2020-12-29 Hisense Visual Technology Co., Ltd. Method and TV set for transmitting image data
CN111277815A (zh) * 2018-12-04 2020-06-12 阿里巴巴集团控股有限公司 一种插帧质量评估方法和装置
US11302240B2 (en) * 2019-01-31 2022-04-12 Kunshan yunyinggu Electronic Technology Co., Ltd Pixel block-based display data processing and transmission

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126748A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 画像信号のフォーマット変換信号処理方法及び回路
JP2004120757A (ja) * 2002-09-24 2004-04-15 Matsushita Electric Ind Co Ltd 映像信号を処理するための方法および映像処理ユニット

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097257A (en) * 1989-12-26 1992-03-17 Apple Computer, Inc. Apparatus for providing output filtering from a frame buffer storing both video and graphics signals
JP3295437B2 (ja) 1991-03-29 2002-06-24 日本放送協会 表示装置
GB2268659B (en) * 1992-07-08 1996-03-27 Sony Broadcast & Communication Video to film conversion
US6313863B1 (en) * 1994-07-29 2001-11-06 Canon Kabushiki Kaisha Image communication apparatus and system
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
EP0883298A3 (en) 1997-06-04 2000-03-29 Hitachi, Ltd. Conversion apparatus for image signals and TV receiver
US7327790B1 (en) * 1998-06-16 2008-02-05 Zenith Electronics Corporation MPEG on screen display coder for DTV interfaces
US6625333B1 (en) * 1999-08-06 2003-09-23 Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Industry Through Communications Research Centre Method for temporal interpolation of an image sequence using object-based image analysis
DE10126790A1 (de) * 2001-06-01 2003-01-02 Micronas Munich Gmbh Verfahren und Vorrichtung zur Darstellung von wenigstens zwei Bildern in einem Gesamtbild
KR100396558B1 (ko) * 2001-10-25 2003-09-02 삼성전자주식회사 적응 움직임 보상형 프레임 및/또는 레이트 변환 장치 및그 방법
US6844878B2 (en) * 2001-12-04 2005-01-18 Koninklijke Philips Electronics N.V. Media processing reduction in hidden areas
JP4031389B2 (ja) * 2002-04-17 2008-01-09 松下電器産業株式会社 画像変換装置および画像変換方法
US20040120757A1 (en) * 2002-12-24 2004-06-24 Ian Ellbogen Flexible drapery rod
KR100573696B1 (ko) * 2003-07-31 2006-04-26 삼성전자주식회사 패턴 분석에 기반한 움직임 벡터 보정 장치 및 방법
JP2005193568A (ja) * 2004-01-08 2005-07-21 Sony Corp ノズルキャップ、ヘッドキャップユニット、及び液体吐出ヘッド
US7353458B2 (en) * 2004-02-09 2008-04-01 Portalis, Lc Computer presentation and command integration method
EP1592247A1 (en) * 2004-04-30 2005-11-02 Matsushita Electric Industrial Co., Ltd. Block mode adaptive motion compensation
EP1950964A4 (en) 2005-11-07 2012-05-16 Sharp Kk IMAGE DISPLAY DEVICE AND METHOD
US7688889B2 (en) * 2006-09-18 2010-03-30 Rgb Networks, Inc. Methods, apparatus, and systems for insertion of overlay content into a video signal with transrating capabilities

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126748A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 画像信号のフォーマット変換信号処理方法及び回路
JP2004120757A (ja) * 2002-09-24 2004-04-15 Matsushita Electric Ind Co Ltd 映像信号を処理するための方法および映像処理ユニット

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008032744A1 (fr) * 2006-09-15 2008-03-20 Panasonic Corporation Dispositif de traitement vidéo et procédé de traitement vidéo
US8432495B2 (en) 2006-09-15 2013-04-30 Panasonic Corporation Video processor and video processing method
JP2008228233A (ja) * 2007-03-15 2008-09-25 Canon Inc 画像処理装置及び画像処理方法
US8203649B2 (en) 2007-03-15 2012-06-19 Canon Kabushiki Kaisha Image processing apparatus and image processing method
JP2008288779A (ja) * 2007-05-16 2008-11-27 Sony Corp 画像処理装置および画像処理方法、並びにプログラム
US8600195B2 (en) 2007-05-16 2013-12-03 Sony Corporation Image processing device, method and program
US8907879B2 (en) 2007-05-18 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
JP2008294569A (ja) * 2007-05-22 2008-12-04 Sharp Corp 映像処理装置及び映像表示装置
JP2009060371A (ja) * 2007-08-31 2009-03-19 Sony Corp 表示装置
WO2009055328A2 (en) * 2007-10-25 2009-04-30 Marvell World Trade Ltd. Motion-adaptive alternating gamma drive for a liquid crystal display
WO2009055328A3 (en) * 2007-10-25 2010-01-21 Marvell World Trade Ltd. Motion-adaptive alternating gamma drive for a liquid crystal display
CN101868816A (zh) * 2007-10-25 2010-10-20 马维尔国际贸易有限公司 用于液晶显示器的运动自适应交错伽马驱动
TWI450255B (zh) * 2007-10-25 2014-08-21 Marvell World Trade Ltd 液晶顯示器之動態調適性交替伽碼（ｇａｍｍａ）驅動器
CN101868816B (zh) * 2007-10-25 2014-06-18 马维尔国际贸易有限公司 一种用于降低视频显示中的运动模糊的方法和系统
US8804048B2 (en) 2007-10-25 2014-08-12 Marvell World Trade Ltd. Motion-adaptive alternate gamma drive for LCD
EP2093711A3 (en) * 2008-02-19 2010-05-26 Sony Corporation Iimage processing apparatus and image processing method, and program
US8228341B2 (en) 2008-02-19 2012-07-24 Sony Corporation Image processing apparatus and image processing method, and program
JP2009200576A (ja) * 2008-02-19 2009-09-03 Sony Corp 画像処理装置および画像処理方法、並びにプログラム
JP2009253567A (ja) * 2008-04-04 2009-10-29 Hitachi Ltd テレビジョン受信機及びそのフレームレート変換方法
JP2009265521A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 映像表示装置、及び映像出力装置
WO2009133649A1 (ja) * 2008-04-28 2009-11-05 パナソニック株式会社 映像表示装置、及び映像出力装置
JP2010268332A (ja) * 2009-05-18 2010-11-25 Canon Inc 画像処理装置及び画像処理方法
JP2011015068A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 静止字幕検出装置、静止字幕を含む画像を表示する映像機器、および静止字幕を含んだ画像の処理方法
KR101585247B1 (ko) * 2009-07-24 2016-01-13 엘지전자 주식회사 영상 처리 방법 및 그를 이용한 디스플레이 장치
JP2011244283A (ja) * 2010-05-19 2011-12-01 Sony Corp 映像表示装置、フレームレート変換装置、および表示方法
WO2013175735A1 (ja) * 2012-05-22 2013-11-28 パナソニック株式会社 表示制御装置及び表示制御方法
JPWO2013175735A1 (ja) * 2012-05-22 2016-01-12 パナソニックＩｐマネジメント株式会社 表示制御装置及び表示制御方法
US9307187B2 (en) 2012-05-22 2016-04-05 Panasonic Intellectual Property Management Co., Ltd. Display control device and display control method
KR20140134906A (ko) * 2013-05-15 2014-11-25 주식회사 칩스앤미디어 정지자막 영역의 움직임 보상 프레임 보간 장치 및 그 방법
KR101590083B1 (ko) 2013-05-15 2016-01-29 주식회사 칩스앤미디어 정지자막 영역의 움직임 보상 프레임 보간 장치 및 그 방법
JP2014067042A (ja) * 2013-11-01 2014-04-17 Semiconductor Energy Lab Co Ltd 表示装置、モジュール及び電子機器

Also Published As

Publication number Publication date
JPWO2007040045A1 (ja) 2009-04-16
EP1931141A1 (en) 2008-06-11
JP4722936B2 (ja) 2011-07-13
TW200729953A (en) 2007-08-01
US9881535B2 (en) 2018-01-30
EP1931141A4 (en) 2010-11-03
TWI358945B (ja) 2012-02-21
US20090059068A1 (en) 2009-03-05
US20180082624A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
WO2007040045A1 (ja) 画像表示装置及び方法
JP5215668B2 (ja) 画像表示装置及び方法
US8228427B2 (en) Image displaying device and method for preventing image quality deterioration
US8780267B2 (en) Image displaying device and method and image processing device and method determining content genre for preventing image deterioration
EP2091249B1 (en) Image display device and method, and image processing device and method
WO2007105433A1 (ja) 画像表示装置及び方法、画像処理装置及び方法
JP4369948B2 (ja) 画像表示装置及び方法、画像処理装置及び方法
JP4181613B2 (ja) 画像表示装置及び方法
JP2007329952A (ja) 画像表示装置及び方法、画像処理装置及び方法
JP2007129504A (ja) 画像表示装置
JP4769234B2 (ja) 画像表示装置及び方法、画像処理装置及び方法
JP4181612B2 (ja) 画像表示装置及び方法
JP4369971B2 (ja) 画像表示装置及び方法、画像処理装置及び方法
JP4746606B2 (ja) 画像表示装置及び方法、画像処理装置及び方法
JP4369967B2 (ja) 画像表示装置及び方法、画像処理装置及び方法
JP2008079285A (ja) 画像表示装置及び方法、画像処理装置及び方法
JP2008079286A (ja) 画像表示装置及び方法、画像処理装置及び方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2007538689

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2006798135

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006798135

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12066218

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE