WO2007033981A1 - Procede et systeme de traitement d'une image pour test d'un capteur cdd/cmos - Google Patents

Procede et systeme de traitement d'une image pour test d'un capteur cdd/cmos Download PDF

Info

Publication number
WO2007033981A1
WO2007033981A1 PCT/EP2006/066598 EP2006066598W WO2007033981A1 WO 2007033981 A1 WO2007033981 A1 WO 2007033981A1 EP 2006066598 W EP2006066598 W EP 2006066598W WO 2007033981 A1 WO2007033981 A1 WO 2007033981A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
processing
module
processor
sensor
Prior art date
Application number
PCT/EP2006/066598
Other languages
English (en)
Inventor
Jacques Hennes
Jean-Claude Leclercq
Laurent Dufrechou
Original Assignee
Atelier Informatique Et Electronique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atelier Informatique Et Electronique filed Critical Atelier Informatique Et Electronique
Priority to US11/992,294 priority Critical patent/US20090096873A1/en
Priority to CN2006800347985A priority patent/CN101268702B/zh
Publication of WO2007033981A1 publication Critical patent/WO2007033981A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Definitions

  • the field of the invention is that of processing a digital image in which the same operation is performed for each pixel of the image.
  • the invention relates to digital image processing for testing the CDD or CMOS sensor used to acquire the images, and aims at providing a system and a method for accelerating such processing, and therefore the test of image sensors.
  • a monochrome image consists of pixels, each pixel carrying an intensity information.
  • a color image is obtained by making pixels sensitive to fundamental colors using a filter. For example, using a Bayer filter provides pixels alternately green, red, green, blue, green, red, green, blue, and so on.
  • An image sensor is a device that allows the transformation of an image, defined by its luminous intensity and its color in each pixel, into an electrical signal that can typically be used to perform image processing, transmission and archiving. , or its display on different display media.
  • a photosensitive device generally a photodiode or a photoMOS, is thus used to transform the stream of photons received at a pixel into a stream of electrons. This electron flow is then accumulated during the exposure time in a capacitor connected to the pixel.
  • the voltage, and therefore the load, at the terminal of this capacitor is directly transmitted to the outside of the sensor in the form of a voltage (in the case of a CCD sensor, according to the English acronym "Charge Coupled Device” for device coupled to loads) or converted into a binary code by an analog / digital converter and then transmitted as a digital signal (in the case of a CMOS sensor).
  • the acquisition of the pixels constituting an image is performed sequentially with the aid of an acquisition electronic card that interfaces between the CMOS or CCD sensor to be tested and a memory intended to store the image.
  • the test of each sensor is to analyze the image provided by the sensor, and this pixel by pixel.
  • the purpose of this analysis is to detect defective parts and make necessary adjustments (debugging, calibration, etc.).
  • the intensity of each pixel can be represented by a numeric quantity encoded according to different format, unsigned integer, signed integer or signed floating point.
  • the analysis of the image therefore consists in carrying out on a table of values a processing operation (that is to say, typically a combination of elementary operations) the result of which makes it possible to qualify the proper operation of the sensor.
  • a processing operation that is to say, typically a combination of elementary operations
  • the image processing consists in performing on each pixel the same combination of elementary operations.
  • FIG. 1 shows a digital image processing system 10 intended to be used for testing the sensor 1 used to acquire the images.
  • the system 10 comprises a processor 3, a memory 4 and a memory access controller 5 interface between the processor 3 and the memory 4.
  • the test consists in carrying out the same operation for each of the pixels composing an image acquired using the sensor 1.
  • An acquisition electronic card 2 is typically used to make the connection between the sensor 1 and the system 10.
  • the card 2 is more precisely connected to the system 10 via a system bus 6.
  • the card 2 transfers, by via the bus 6, in the memory 4 of the system 10 one or more images in the form of an array of values.
  • the image processing is then performed by the processor 3 of the system 10.
  • the processing can be relatively long; its speed is effectively limited, in particular by the processing speed of the arithmetic and logical unit UAL of the processor 3, as well as by the bit rate of the bus connecting the memory 4 to the processor 3.
  • the object of the invention is to meet the aforementioned need for a quick test of a CMOS / CDD image sensor.
  • the invention proposes, according to a first aspect, a system for testing an image sensor implementing a processing of an image supplied by the sensor during which the same operation is carried out for each pixel of the image, characterized in that it comprises a plurality of processing modules, each module comprising:
  • the memory of each processing module further comprises a command zone making it possible to indicate to the processor of said module the group of pixels for which it must execute the operation; the processors are controlled for each executing the operation on a group of different pixels of the image; the memory of each processing module further comprises a program area in which the operation is stored in the form of instructions executable by the processor of the module; the memory of each processing module further comprises a states zone in which is stored a state relating to the execution of the operation by the processor of the module; the system also comprises an acquisition card connected to the Image zone of each of the processing modules via an image bus, so as to ensure the simultaneous storage of the image in the Image zone of each of the processing modules; the system further comprises a central unit connected to the acquisition card via a system bus, the acquisition card being connected to
  • the invention proposes a method for testing an image sensor implementing a processing of an image supplied by said sensor during which the same operation is carried out for each pixel of the image, characterized in that it comprises the steps of: - storing said image in a plurality of processing modules;
  • the storage step is performed simultaneously for each processing module
  • the execution step is performed simultaneously in each module
  • the method comprises a step of transmitting to each processing module a parameter relating to the group of pixels to be subjected to said operation;
  • the method comprises a transmission step during which each module transmits to a central unit a report relating to the execution of the execution step; each module then transfers the result of said execution step to the central unit.
  • FIG. 2 is a diagram of a system according to a possible embodiment of the first aspect of the invention.
  • FIG. 3 schematically shows the loading of the images to be processed in the memory of each of the processing modules;
  • FIG. 4 schematically shows the processing of an image by the different processing modules.
  • the invention proposes to accelerate the processing of images coming from CMOS or CCD sensors by multiplying the number of processors used, and by proportionally increasing the bit rate between the processors and the memory that contains the images.
  • the processing is intended to allow the testing of a CDD or CMOS sensor, and consists in performing the same operation (ie the same combination of elementary operations) on each pixel of a acquired image using the sensor.
  • each processor performs this combination of elementary operations on part of the image.
  • the processing speed will then be multiplied by the number of processors.
  • the invention advantageously provides that each processor has its own memory.
  • FIG. 2 there is shown a possible embodiment of a digital image processing system according to the first aspect of the invention.
  • the processing system is connected to an acquisition card 2 making it possible to acquire the images coming from a sensor 1 to be tested (typically a CDD or CMOS sensor).
  • the system comprises a central unit 20 as well as a plurality of processing modules MT 1 -MT 4 .
  • the central unit 20 has an architecture similar to that of the system 10 of FIG. 1.
  • the unit 20 thus comprises a processor 23, a memory 24, and a memory access controller 25 allowing the data exchanges between the processor 23 and the memory 24.
  • the unit 20 is connected to the acquisition card 2 via a system bus 26.
  • the processor 23 of the system according to the invention is in no way responsible for performing the processing of an image and the memory 24 is not intended to store the images to be processed. In Figure 2, for the sake of readability, only the components of the module
  • MTi are represented, but it will be understood that the processing modules all have the same architecture.
  • Each processing module MTi MT-4 has in fact: • a processor P 1 -P 4, • a memory coupled to the processor via a CAM memory access controller, and comprising:
  • test operation (combination of elementary operations) is stored in the form of instructions executable by the processor
  • a command zone C for placing commands between the central unit 20 and the processor P 1 -P 4 ;
  • a state zone E intended for the state transfer between the processor P 1 -P 4 and the central unit 20.
  • each processing module MT 1 -MT 4 is directly connected to the acquisition card 2 via an image bus B 1 .
  • a BLrBL 4 local bus makes it possible to connect the memory areas C Commands and E-states of each of the MT 1 -MT 4 modules to the acquisition card 2, and thence to the central unit 20 via the system bus 26.
  • Each processor is controlled to execute the same image processing function (execution of the processing operation, i.e., the combination of elementary operations) on a group of pixels of the image, ie that is to say on a fraction of the image.
  • each processor executes the operation loaded in executable form in the program area P of the memory associated therewith.
  • FIG. 3 diagrammatically shows the loading, via the image bus Bh-Bl 4 , from the acquisition card 2 to the various processing modules MTrMT 4 , images to be processed IrI 3 to carry out the test. of the sensor 1.
  • the images hl 3 are then simultaneously stored in the image area I of the memory of each of the processing modules MTrMT 4 .
  • the processors P1-P4 of the processing modules MTrMT 4 then execute simultaneously the operation (loaded in each zone Program P of the processing modules) for processing the image or images I 1 -I 3 stored in each zone Image I of the modules of treatment.
  • each processor is controlled by the central unit 20, the commands area C of the memory allowing the placing of commands by the local bus.
  • the Commands C field makes it possible to pass to the processor a parameter indicating the group of pixels of the image that it must process.
  • FIG. 4 shows schematically the processing of an image h by the various processing modules MTrMT 4 .
  • the processors P 1 -P 4 are each controlled to execute the processing operation (loaded in the program area P of the memory associated therewith) on a group of pixels different from the image h, that is to say say a different fraction of the image.
  • the processor P 1 executes the processing operation on a fraction (group of pixels) a of the image h, the processor P 2 on a fraction b, the processor P 3 on a fraction c of the image h and the processor P 4 on a fraction d.
  • the union of the fractions a, b, c and d represents the entire image h, and the simultaneous processing of these different fractions a, b, c, d of the image h by the different modules thus allows to treat completely this image.
  • a processor PrP 4 After the processing of a fraction of the image performed by a processor PrP 4 , it transmits a state indicating the completion of processing via the local bus BL 1 -BL 4 to the card 2, which is responsible to indicate this state to the central unit 20 via the system bus 26. The processed image, or the results of the processing, are then transferred to the processor 23 of the central unit 20 via the system bus 26 .

Landscapes

  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Facsimile Heads (AREA)
  • Image Input (AREA)
  • Image Analysis (AREA)

Abstract

L'invention concerne, selon un premier aspect, un système de test d'un in capteur d'image (1) mettant en oeuvre un traitement d'une image (I1-I3) fournie par le capteur (1) au cours duquel on réalise la même opération pour chaque pixel de l'image, caractérisé en ce qu'il comporte une pluralité de modules de traitement (MT1-MT4), chaque module comprenant : - une mémoire comportant une zone Image (I) dans laquelle l'image est destinée à être stockée ; - un processeur (P1-P4) relié à la mémoire et apte à exécuter ladite opération sur un groupe de pixels de l'image stockée dans la zone Image (I). L'invention concerne également un procédé de test d'un capteur d'image (1) mettant en oeuvre un traitement d'une image (I1-I3) fournie par ledit capteur au cours duquel on réalise la même opération pour chaque pixel de l'image, caractérisé en ce qu'il comporte les étapes consistant à : stocker ladite image (I1-I3) dans une pluralité de modules de - traitement (MT1-MT3) ; et, dans chacun des modules de traitement, exécuter ladite opération sur un groupe de pixels (a, b, c, d) de ladite image.

Description

PROCEDE ET SYSTEME DE TRAITEMENT D'UNE IMAGE POUR TEST
D'UN CAPTEUR CDD/CMOS
Le domaine de l'invention est celui du traitement d'une image numérique au cours duquel on réalise la même opération pour chaque pixel de l'image.
L'invention concerne plus précisément le traitement d'images numériques à des fins de test du capteur CDD ou CMOS ayant servi à acquérir les images, et vise à proposer un système et un procédé permettant d'accélérer un tel traitement, et par conséquent le test des capteurs d'images.
On rappelle qu'une image monochrome est constituée de pixels, chaque pixel portant une information d'intensité. Une image couleur est quant à elle obtenue en rendant les pixels sensibles aux couleurs fondamentales à l'aide d'un filtre. Par exemple, l'utilisation d'un filtre de Bayer fournit des pixels alternativement vert, rouge, vert, bleu, vert, rouge, vert, bleu, etc.
Un capteur d'image est un dispositif qui permet la transformation d'une image, définie par son intensité lumineuse et sa couleur en chaque pixel, en un signal électrique, typiquement utilisable pour effectuer des traitements de l'image, sa transmission, son archivage, ou encore son affichage sur différents supports de visualisation.
Un dispositif photosensible, en général une photodiode ou un photoMOS, est ainsi utilisé pour transformer le flux de photons reçus au niveau d'un pixel, en un flux d'électrons. Ce flux d'électrons est alors accumulé pendant la durée d'exposition dans un condensateur raccordé au pixel.
A la fin de la durée d'exposition, la tension, et donc la charge, au borne de ce condensateur est directement transmise à l'extérieur du capteur sous la forme d'une tension (dans la cas d'un capteur CCD, selon l'acronyme anglo-saxon « Charge Coupled Device » pour dispositif à couplage de charges) ou convertie en un code binaire par un convertisseur analogique/numérique puis transmise sous la forme d'un signal numérique (dans le cas d'un capteur CMOS).
L'acquisition des pixels constituant une image est réalisée de manière séquentielle à l'aide d'une carte électronique d'acquisition faisant l'interface entre le capteur CMOS ou CCD à tester et une mémoire destinée à stocker l'image.
Le test de chaque capteur consiste à analyser l'image fournie par le capteur, et cela pixel par pixel. Le but de cette analyse est de détecter les pièces défectueuses et de procéder aux réglages nécessaires (mise au point, étalonnage, etc.).
L'intensité de chaque pixel peut-être représentée par une grandeur numérique codée selon différent format, entier non signé, entier signé ou flottant signé. Chaque pixel étant représenté par une valeur numérique, une image est donc représentée par un tableau de valeurs.
L'analyse de l'image consiste donc à effectuer sur un tableau de valeurs une opération de traitement (c'est-à-dire typiquement une combinaison d'opérations élémentaires) dont le résultat permet de qualifier le bon fonctionnement du capteur. A l'exception de la transformée de Fourier rapide, le traitement d'image consiste à effectuer sur chaque pixel la même combinaison d'opérations élémentaires.
On a représenté sur la figure 1 , un système 10 de traitement d'images numériques destiné à être utilisé pour tester le capteur 1 ayant servi à l'acquisition des images. Le système 10 comprend un processeur 3, une mémoire 4 et un contrôleur d'accès mémoire 5 interface entre le processeur 3 et la mémoire 4.
Comme déjà mentionné précédemment, le test consiste à réaliser la même opération pour chacun des pixels composant une image acquise à l'aide du capteur 1. Une carte électronique d'acquisition 2 est typiquement utilisée pour faire le lien entre le capteur 1 et le système 10. La carte 2 est plus précisément raccordée au système 10 par l'intermédiaire d'un bus système 6. La carte 2 transfère, par l'intermédiaire du bus 6, dans la mémoire 4 du système 10 une ou plusieurs images sous forme de tableau de valeurs.
Le traitement de l'image est alors réalisé par le processeur 3 du système 10. Toutefois, le traitement peut s'avérer relativement long ; sa vitesse est effectivement limitée notamment par la vitesse de traitement de l'unité arithmétique et logique UAL du processeur 3, ainsi que par le débit du bus reliant la mémoire 4 au processeur 3.
Le test d'un capteur d'images CMOS/CDD est ainsi une opération longue, et il résulte de ce temps consacré au test un coût conséquent, qui peut représenter jusqu'à 30% du coût total de fabrication d'un capteur. II existe donc un besoin pour une technique permettant de réduire le coût de fabrication d'un capteur CCD ou CMOS, en diminuant le temps consacré au test du capteur.
On notera qu'il a été proposé d'utiliser un système multi-processeurs afin d'accélérer le traitement de l'information en parallélisant ce traitement entre les différents processeurs. Mais les différents processeurs d'une telle carte partage la même mémoire. Les processeurs sont alors en concurrence pour accéder aux données mémorisées, et la bande passante de l'accès mémoire constitue alors un point d'étranglement de tels systèmes limitant la vitesse de traitement. On comprend donc que de tels systèmes ne sont pas totalement satisfaisants.
L'invention a pour objectif de répondre au besoin mentionné ci-dessus d'un test rapide d'un capteur d'images CMOS/CDD. A cet effet, l'invention propose, selon un premier aspect, un système de test d'un capteur d'image mettant en œuvre un traitement d'une image fournie par le capteur au cours duquel on réalise la même opération pour chaque pixel de l'image, caractérisé en ce qu'il comporte une pluralité de modules de traitement, chaque module comprenant :
- une mémoire comportant une zone Image dans laquelle l'image est destinée à être stockée ; - un processeur relié à la mémoire et apte à exécuter ladite opération sur un groupe de pixels de l'image stockée dans la zone Image. Certains aspects préférés, mais non limitatifs, de ce système sont les suivants : la mémoire de chaque module de traitement comporte en outre une zone Commandes permettant d'indiquer au processeur dudit module le groupe de pixels pour lesquels il doit exécuter l'opération ; les processeurs sont commandés pour chacun exécuter l'opération sur un groupe de pixels différents de l'image ; la mémoire de chaque module de traitement comporte en outre une zone Programme dans laquelle l'opération est stockée sous la forme d'instructions exécutables par le processeur du module ; la mémoire de chaque module de traitement comporte en outre une zone Etats dans laquelle est stocké un état relatif à l'exécution de l'opération par le processeur du module ; - le système comporte en outre une carte d'acquisition reliée à la zone Image de chacun des modules de traitement par l'intermédiaire d'un bus image, de manière à assurer le stockage simultané de l'image dans la zone Image de chacun des modules de traitement ; le système comporte en outre une unité centrale reliée à la carte d'acquisition par l'intermédiaire d'un bus système, la carte d'acquisition étant reliée à chaque module par l'intermédiaire d'un bus local de sorte que l'unité centrale puisse, par l'intermédiaire du bus et de chaque bus local, commander le processeur de chaque module de traitement pour qu'il exécute ladite opération, et disposer du résultat de l'exécution de l'opération par le processeur de chaque module ; le capteur du système est un capteur CDD ou CMOS. Selon un deuxième aspect, l'invention propose un procédé de test d'un capteur d'image mettant en œuvre un traitement d'une image fournie par ledit capteur au cours duquel on réalise la même opération pour chaque pixel de l'image, caractérisé en ce qu'il comporte les étapes consistant à : - stocker ladite image dans une pluralité de modules de traitement ;
- et, dans chacun des modules de traitement, exécuter ladite opération sur un groupe de pixels de ladite image.
Certains aspects préférés, mais non limitatifs, de ce procédé sont les suivants : - l'étape de stockage est réalisée de manière simultanée pour chaque module de traitement ;
- l'étape d'exécution est réalisée de manière simultanée dans chaque module ;
- le procédé comporte une étape de passation à chaque module de traitement d'un paramètre relatif au groupe de pixels devant être soumis à ladite opération ;
- le procédé comporte une étape de transmission au cours de laquelle chaque module transmet à une unité centrale un état relatif à la réalisation de l'étape d'exécution ; - chaque module transfert ensuite le résultat de ladite étape d'exécution à l'unité centrale.
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels, outre la figure 1 déjà commentée :
- la figure 2 est un schéma d'un système selon un mode de réalisation possible du premier aspect de l'invention ;
- la figure 3 représente de manière schématique le chargement des images à traiter dans la mémoire de chacun des modules de traitement ; - la figure 4 représente de manière schématique le traitement d'une image par les différents modules de traitement.
D'une manière générale, l'invention propose d'accélérer le traitement d'images provenant de capteurs CMOS ou CCD en multipliant le nombre de processeurs utilisés, et en augmentant proportionnellement le débit entre les processeurs et la mémoire qui contient les images.
Comme déjà mentionné précédemment, le traitement est destiné à permettre le test d'un capteur CDD ou CMOS, et consiste à réaliser la même opération (c'est-à-dire la même combinaison d'opérations élémentaires) sur chaque pixel d'une image acquise à l'aide du capteur.
Afin d'accélérer le traitement, l'invention propose que chaque processeur effectue cette combinaison d'opérations élémentaires sur une partie de l'image. La vitesse de traitement sera alors multipliée par le nombre de processeurs. Par ailleurs, afin de ne pas être limité par la bande passante d'accès à la mémoire, l'invention prévoit de manière avantageuse que chaque processeur dispose de sa propre mémoire.
En référence à la figure 2, on a représenté un mode de réalisation possible d'un système de traitement d'une image numérique conforme au premier aspect de l'invention.
Comme pour le système de l'état de la technique illustré sur la figure 1 , le système de traitement selon l'invention est relié à une carte d'acquisition 2 permettant d'acquérir les images issues d'un capteur 1 à tester (typiquement un capteur CDD ou CMOS). Le système comprend une unité centrale 20 ainsi qu'une pluralité de modules de traitement MT1-MT4.
L'unité centrale 20 dispose d'une architecture similaire à celle du système 10 de la figure 1. L'unité 20 comprend ainsi un processeur 23, une mémoire 24, et un contrôleur d'accès mémoire 25 permettant les échanges de données entre le processeur 23 et la mémoire 24. L'unité 20 est reliée à la carte d'acquisition 2 par l'intermédiaire d'un bus système 26. On notera toutefois qu'à la différence du système 10 de l'état de la technique représenté sur la figure 1 , le processeur 23 du système conforme à l'invention n'est aucunement chargé de réaliser le traitement d'une image et la mémoire 24 n'est pas destinée à stocker les images à traiter. Sur la figure 2, par souci de lisibilité, seuls les composants du module
MTi sont représentés, mais on comprendra que les modules de traitement disposent tous de la même architecture.
Chaque module de traitement MTi-MT4 comporte en effet : • un processeur P1-P4 , • une mémoire reliée au processeur par l'intermédiaire d'un contrôleur d'accès mémoire CAM, et comprenant :
- une zone Image I dans laquelle une image servant au test est destinée à être stockée ;
- une zone Programme P dans laquelle l'opération de test (combinaison d'opérations élémentaires) est stockée sous la forme d'instructions exécutables par le processeur ;
- une zone Commandes C destinée à la passation des commandes entre l'unité centrale 20 et le processeur P1-P4 ;
- une zone Etats E destinée à la passation d'états entre le processeur P1-P4 et l'unité centrale 20.
On précise ici que les opérations élémentaires peuvent être regroupées sous la forme d'une librairie dans la zone Programme P. Ces opérations sont identiques pour chaque module de traitement de sorte que chaque processeur exécute les mêmes opérations. De manière préférentielle, la zone Image I de chaque module de traitement MT1-MT4 est directement reliée à la carte d'acquisition 2 par l'intermédiaire d'un bus image Bl1.
Il est de la sorte possible de charger simultanément la ou les images à traiter (sous la forme de tableaux de valeurs correspondant aux pixels de l'image à traiter), par l'intermédiaire de chaque bus image Bl1-Bl4, pour stockage dans chacune des zones Image I des modules de traitement MT1- MT4. La ou les images stockées sont ainsi identiques pour chaque module de traitement.
Par ailleurs, un bus local BLrBL4 permet de relier les zones mémoire Commandes C et Etats E de chacun des modules MT1-MT4 à la carte d'acquisition 2, et de là à l'unité centrale 20 par l'intermédiaire du bus système 26.
Chaque processeur est commandé pour exécuter la même fonction de traitement d'image (exécution de l'opération de traitement, c'est-à-dire de la combinaison d'opérations élémentaires) sur un groupe de pixels de l'image, c'est-à-dire sur une fraction de l'image.
Chaque processeur exécute à cet effet l'opération chargée sous forme exécutable dans la zone Programme P de la mémoire qui lui est associée.
L'exécution d'une même fonction sur des fractions d'image différentes suppose la passation de paramètres par le processeur 23 de l'unité centrale 20, et notamment de paramètres permettant d'adresser la zone d'image à traiter.
Ces paramètres sont transmis, au cours d'une étape de passation, à chaque module de traitement MT1-MT4 par l'intermédiaire d'un bus local BL1- BL4 pour stockage dans la zone Commandes C associé au processeur P1-P4 de chaque module de traitement.
Ces paramètres permettent notamment d'indiquer au processeur qu'elle est la zone de l'image qu'il doit traiter.
Lorsque chaque processeur a exécuté l'opération sur la zone d'image qui lui est attribuée, le traitement est terminé, et le processeur le signale à l'unité centrale 20 par la transmission d'un état. L'état est alors inscrit par le processeur dans la zone Etats E de la mémoire puis transmis à la carte d'acquisition 2 par l'intermédiaire du bus local, la carte 2 signalant alors ledit état à l'unité centrale 20 par l'intermédiaire du bus système 26.
L'image traitée ou les résultats du traitement sont alors transférés au processeur de l'unité centrale par l'intermédiaire du bus système. On a représenté de manière schématique sur la figure 3 le chargement par l'intermédiaire des bus image Bh-Bl4, depuis la carte d'acquisition 2 vers les différents modules de traitement MTrMT4, des images à traiter IrI3 pour réaliser le test du capteur 1. Les images h-l3 sont alors simultanément stockées dans la zone Image I de la mémoire de chacun des modules de traitement MTrMT4.
En d'autres termes, on envoie simultanément à chaque module de traitement les mêmes données image, ce qui peut être réalisé un temps d'exécution relativement court. En particulier, un tel fonctionnement ne nécessite pas de réaliser un tri dans le flux des images provenant du capteur
1 testé.
Les processeurs P1-P4 des modules de traitement MTrMT4 exécutent ensuite simultanément l'opération (chargée dans chaque zone Programme P des modules de traitement) de traitement de la ou des images I1-I3 stockées dans chaque zone Image I des modules de traitement.
Chaque processeur est pour cela commandé par l'unité centrale 20, la zone Commandes C de la mémoire permettant la passation des commandes par le bus local. En particulier, la zone Commandes C permet de passer au processeur un paramètre lui indiquant le groupe de pixels de l'image qu'il doit traiter.
Par ailleurs, on comprend qu'en ayant doté chaque processeur de sa propre mémoire, on maximise la vitesse de traitement de la ou des images.
On a représenté de manière schématique sur la figure 4 le traitement d'une image h par les différents modules de traitement MTrMT4. Les processeurs P1-P4 sont chacun commandés pour exécuter l'opération de traitement (chargée dans la zone Programme P de la mémoire qui leur est associée) sur un groupe de pixels différents de l'image h, c'est-à- dire une fraction différente de l'image.
Comme cela est représenté sur la figure 4, le processeur P1 exécute l'opération de traitement sur une fraction (groupe de pixels) a de l'image h, le processeur P2 sur une fraction b, le processeur P3 sur une fraction c de l'image h et le processeur P4 sur une fraction d.
Bien entendu, de manière avantageuse, l'union des fractions a, b, c et d représente l'image h entière, et le traitement simultané de ces différentes fractions a, b, c, d de l'image h par les différents modules permet donc de traiter totalement cette image.
Une fois le traitement d'une fraction de l'image réalisé par un processeur PrP4, celui-ci transmet un état indiquant la réalisation du traitement par l'intermédiaire du bus local BL1-BL4 à la carte 2, qui se charge de signifier cet état à l'unité centrale 20 par l'intermédiaire du bus système 26. L'image traitée, ou les résultats du traitement, sont ensuite transférées au processeur 23 de l'unité central 20 par l'intermédiaire du bus système 26.

Claims

REVENDICATIONS
1. Système de test d'un capteur d'image (1 ) mettant en œuvre un traitement d'une image (h-l3) fournie par le capteur (1 ) au cours duquel on réalise la même opération pour chaque pixel de l'image, caractérisé en ce qu'il comporte une pluralité de modules de traitement (MTi-MT4), chaque module comprenant : une mémoire comportant une zone Image (I) dans laquelle l'image est destinée à être stockée ; un processeur (PrP4) relié à la mémoire et apte à exécuter ladite opération sur un groupe de pixels de l'image stockée dans la zone Image
(I)-
2. Système selon la revendication précédente, caractérisé en ce que la mémoire de chaque module de traitement (MTrMT4) comporte en outre une zone Commandes (C) permettant d'indiquer au processeur (PrP4) dudit module (MT1-MT4) le groupe de pixels (a, b, c, d) pour lesquels il doit exécuter ladite opération.
3. Système selon l'une des revendications précédentes, caractérisé en ce que les processeurs (PrP4) sont commandés pour chacun exécuter ladite opération sur un groupe de pixels différents (a, b, c, d) de l'image.
4. Système selon l'une des revendications précédentes, caractérisé en ce que la mémoire de chaque module de traitement (MT1-MT4) comporte en outre une zone Programme (P) dans laquelle ladite opération est stockée sous la forme d'instructions exécutables par le processeur (P1-P4) dudit module (MT1-MT4).
5. Système selon l'une des revendications précédentes, caractérisé en ce que la mémoire de chaque module de traitement (MT1-MT4) comporte en outre une zone Etats (P) dans laquelle est stocké un état relatif à l'exécution de l'opération par le processeur dudit module.
6. Système selon l'une des revendications précédentes, caractérisé en ce qu'il comporte en outre une carte d'acquisition (2) reliée à la zone Image
(1) de chacun des modules de traitement (MTi-MT4) par l'intermédiaire d'un bus image (BIi-BI4), de manière à assurer le stockage simultané de l'image dans la zone Image (I) de chacun des modules de traitement (MT1-MT4).
7. Système selon la revendication précédente, caractérisé en ce qu'il comporte en outre une unité centrale (20) reliée à la carte d'acquisition
(2) par l'intermédiaire d'un bus système (26), la carte d'acquisition étant reliée à chaque module par l'intermédiaire d'un bus local (BL1-BL4) de sorte que l'unité centrale puisse, par l'intermédiaire du bus système (26) et de chaque bus local (BL1-BL4), commander le processeur de chaque module de traitement pour qu'il exécute ladite opération, et disposer du résultat de l'exécution de l'opération par le processeur de chaque module.
8. Système selon l'une quelconque des revendications précédentes caractérisé en ce que le capteur est un capteur CDD ou CMOS.
9. Procédé de test d'un capteur d'image (1 ) mettant en œuvre un traitement d'une image (I1-I3) fournie par ledit capteur (1 ) au cours duquel on réalise la même opération pour chaque pixel de l'image, caractérisé en ce qu'il comporte les étapes consistant à :
- stocker ladite image (I1-I3) dans une pluralité de modules de traitement (MT1-MT3) ;
- et, dans chacun des modules de traitement, exécuter ladite opération sur un groupe de pixels (a, b, c, d) de ladite image.
10. Procédé selon la revendication 9, caractérisé en ce que l'étape de stockage est réalisée de manière simultanée pour chaque module de traitement.
1 1. Procédé selon l'une des revendications 9 ou 10, caractérisé en ce que l'étape d'exécution est réalisée de manière simultanée dans chaque module.
12. Procédé selon l'une des revendications 9 à 1 1 , caractérisé en ce qu'il comporte une étape de passation à chaque module de traitement d'un paramètre relatif au groupe de pixels devant être soumis à ladite opération.
13. Procédé selon l'une des revendications 9 à 12, caractérisé en ce qu'il comporte une étape de transmission au cours de laquelle chaque module transmet à une unité centrale un état relatif à la réalisation de l'étape d'exécution.
14. Procédé selon la revendication précédente, caractérisé en ce chaque module transfère ensuite le résultat de ladite étape d'exécution à l'unité centrale.
PCT/EP2006/066598 2005-09-23 2006-09-21 Procede et systeme de traitement d'une image pour test d'un capteur cdd/cmos WO2007033981A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/992,294 US20090096873A1 (en) 2005-09-23 2006-09-21 Method and System for Processing an Image for Testing a Cdd/Cmos Sensor
CN2006800347985A CN101268702B (zh) 2005-09-23 2006-09-21 Ccd/cmos传感器检测用的图像处理方法和系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0509757 2005-09-23
FR0509757A FR2891388B1 (fr) 2005-09-23 2005-09-23 Procede et systeme de traitement d'une image pour test d'un capteur cdd/cmos

Publications (1)

Publication Number Publication Date
WO2007033981A1 true WO2007033981A1 (fr) 2007-03-29

Family

ID=36604178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/066598 WO2007033981A1 (fr) 2005-09-23 2006-09-21 Procede et systeme de traitement d'une image pour test d'un capteur cdd/cmos

Country Status (5)

Country Link
US (1) US20090096873A1 (fr)
CN (1) CN101268702B (fr)
FR (1) FR2891388B1 (fr)
TW (1) TW200746792A (fr)
WO (1) WO2007033981A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI375290B (en) * 2007-04-26 2012-10-21 Visera Technologies Co Ltd Test system and method
US8000520B2 (en) * 2007-11-28 2011-08-16 Omnivision Technologies, Inc. Apparatus and method for testing image sensor wafers to identify pixel defects
TWI418816B (zh) * 2011-03-02 2013-12-11 Nat Univ Chung Hsing 高解析度高頻之影像處理晶片的驗證系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100879A (ja) * 1982-12-01 1984-06-11 Advantest Corp 撮像装置試験器
US6701002B1 (en) * 1999-06-30 2004-03-02 Agilent Technologies, Inc. Test method for image pickup devices
US6757761B1 (en) * 2001-05-08 2004-06-29 Tera Force Technology Corp. Multi-processor architecture for parallel signal and image processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7680192B2 (en) * 2003-07-14 2010-03-16 Arecont Vision, Llc. Multi-sensor panoramic network camera
US7219276B2 (en) * 2003-10-07 2007-05-15 Micron Technology, Inc. Testing CMOS CAM with redundancy
EP1628492A1 (fr) * 2004-08-17 2006-02-22 Dialog Semiconductor GmbH Système de test de camera

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100879A (ja) * 1982-12-01 1984-06-11 Advantest Corp 撮像装置試験器
US6701002B1 (en) * 1999-06-30 2004-03-02 Agilent Technologies, Inc. Test method for image pickup devices
US6757761B1 (en) * 2001-05-08 2004-06-29 Tera Force Technology Corp. Multi-processor architecture for parallel signal and image processing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 008, no. 215 (P - 305) 2 October 1984 (1984-10-02) *

Also Published As

Publication number Publication date
TW200746792A (en) 2007-12-16
FR2891388A1 (fr) 2007-03-30
US20090096873A1 (en) 2009-04-16
CN101268702B (zh) 2011-08-24
CN101268702A (zh) 2008-09-17
FR2891388B1 (fr) 2007-11-23

Similar Documents

Publication Publication Date Title
CN101952949B (zh) 一种检测图像传感器晶片中像素缺陷的装置和方法
US8542315B2 (en) Method and apparatus for expanded dynamic range imaging
US7202894B2 (en) Method and apparatus for real time identification and correction of pixel defects for image sensor arrays
US11301728B2 (en) Image processing using a neural network system
CN105308747A (zh) 分离栅极有条件重置的图像传感器
US8514322B2 (en) Systems and methods for adaptive control and dynamic range extension of image sensors
US7847821B2 (en) On chip test mode implementation
JPH11239296A (ja) Ｃｍｏｓイメージャピクセルにおけるリーク性アクセススイッチを検知する回路
FR2867936A1 (fr) Procede et capteur d'image pour effectuer un double sous-echantillonnage correle(cdss) de pixels dans une matrice de capteurs a pixels actifs (aps)
WO2009007543A2 (fr) Capteur d'images numeriques, procede d'acquisition et de reconstruction d'images, et systeme de mise en œuvre
WO2010081982A1 (fr) Controle de defauts optiques dans un systeme de capture d'images
WO2007033981A1 (fr) Procede et systeme de traitement d'une image pour test d'un capteur cdd/cmos
CN108280818B (zh) 一种基于压缩感知的快速目标成像方法和系统
EP3682201A1 (fr) Dispositif de capture d'une image hyperspectrale
CN101336551A (zh) 用于白平衡的灰度值识别的方法和设备
US6920244B2 (en) Data-efficient and self adapting imaging spectrometry method and an apparatus thereof
EP3423978A1 (fr) Procede de d'affichage d'une animation lors de la phase de demarrage d'un dispositif electronique et dispositif electronique associe
US20100231763A1 (en) Defective pixel detector for a digital video camera and associated methods
Lefevre et al. A Fast and Low Cost Embedded Test Solution for CMOS Image Sensors
EP1329846A1 (fr) Dispositif de detection de cible ponctuelle utilisant un traitement d'images spatio-temporel
FR2815804A1 (fr) Dispositif de detection de cible ponctuelle utilisant un traitement spatio-temporel
WO2022238639A1 (fr) Filtre multi-spectral
EP2409276B1 (fr) Procede de traitement d'image pour l'analyse de circuits integres, et systeme de mise en oeuvre du procede
KR102051538B1 (ko) 신호 처리 장치 및 그의 동작 방법
Djemal et al. programador clic

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2270/DELNP/2008

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 200680034798.5

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11992294

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06793718

Country of ref document: EP

Kind code of ref document: A1