JPH11239296A - Ｃｍｏｓイメージャピクセルにおけるリーク性アクセススイッチを検知する回路 - Google Patents

Abstract

(57)【要約】 【課題】 リーク性アクセススイッチを具備するピクセ
ルを含んだＣＭＯＳイメージアレイを迅速且つ正確に識
別することの可能な技術を提供する。 【解決手段】 リーク性アクセススイッチは、ピクセル
アレイ内の行又は列線上のピクセルから電荷が逃げるこ
とを可能とし、それにより該ピクセルの行又は列全体の
出力を崩壊させる。本発明によれば、（ａ）ＣＭＯＳイ
メージャの選択したピクセルにおいて所定電荷を電子的
に設定し、（ｂ）該選択したピクセルから出力を読取
り、（ｃ）該選択したピクセルに設定した所定電荷に基
づく予定値と該選択したピクセルの出力とを比較するこ
とによってテストを行う。その出力が予定値から著しく
ずれている場合には、その選択したピクセルはリーク性
アクセススイッチを具備するものとして識別される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＭＯＳイメージ
ャ（撮像器）用の集積回路構成に関するものであって、
更に詳細には、ＣＭＯＳイメージャにおける致命的な欠
陥を早期に検知する方法及び装置に関するものである。

【０００２】

【従来の技術】ＣＭＯＳイメージセンサは、現在、電荷
結合素子（ＣＣＤ）イメージセンサと競争力のあるもの
となりつつある。潜在的な適用例としては、デジタルカ
メラ、自動車用の夜間運転用ディスプレイ、及び文書キ
ャプチャ及び視覚的通信用のコンピュータ周辺機器など
である。

【０００３】１９７０年代以来、ＣＣＤアレイは、電子
的イメージセンサ市場を支配してきた。ＣＣＤアレイ
は、量子効率、光学的フィルファクタ（検知のために使
用されるピクセルの割合）、電荷転送効率、読取り速
度、読取りノイズ、及びダイナミックレンジを包含する
最も重要な基準においてＣＭＯＳアレイセンサより優れ
たものであった。しかしながら、ＣＭＯＳ技術における
着実な改良（装置寸法が益々小型化することを包含す
る）は、ＣＭＯＳイメージセンサを競争力のあるものと
させている。更に、ＣＣＤ技術と比較して、ＣＭＯＳ技
術は、電力消費が低く、機能性が増加されており、且つ
潜在的に低コストを提供する。開発者は、現在、（ａ）
集積化したタイミング・制御エレクトロニクス、（ｂ）
センサアレイ、（ｃ）信号処理エレクトロニクス、
（ｄ）アナログ・デジタル変換器、（ｅ）インターフェ
ースエレクトロニクスを具備する単一チップのＣＭＯＳ
カメラをもくろんでいる。Ｆｏｓｓｕｍ「ＣＭＯＳイメ
ージセンサ：１チップ上の電子的カメラ（ＣＭＯＳ Ｉ
ｍａｇｅ Ｓｅｎｓｏｒｓ： Ｅｌｅｃｔｒｏｎｉｃ
Ｃａｍｅｒａ Ｏｎ Ａ Ｃｈｉｐ）」、１９９５ＩＥ
ＤＭ・テクニカル・ダイジェスト、ワシントンＤＣ、１
９９５年１２月１０−１３日、１７−２５頁の文献を参
照するとよく、尚この文献を引用によって本明細書に取
込む。

【０００４】ＣＣＤアレイは、全ての画像データが、ピ
クセル毎に周辺部内部のＣＣＤアレイからアナログ電荷
パケットをシフトすることによって読取られるという点
において制限されている。ＣＣＤアレイのピクセルはラ
ンダムにアクセス可能なものではない。更に、電圧、容
量及び処理拘束条件のために、ＣＣＤアレイは、ＣＭＯ
Ｓ集積回路において可能なレベルで集積化するのに適し
たものではない。従って、ＣＣＤセンサのために必要な
何らかの補充的な処理回路（例えば、センサに関連する
情報を格納するメモリ）が、通常、別個のチップ上に設
けられねばならない。このことは、勿論、システムのコ
ストを増加させる。

【０００５】ＣＭＯＳ及びＣＣＤの両方のイメージセン
サ技術の未だに存在する問題は欠陥ピクセルに起因する
画像劣化である。この様な欠陥ピクセルは、多数のセン
サチップの製造において内在する処理変動から発生す
る。ピクセルの欠陥は、そのピクセルが露光された実際
の照射露光を正確に反映するものではない照射露光を表
わす出力によって表われる場合がある。例えば、特定の
量の照射に対する露光によって蓄積されるものと予測さ
れるものよりもより多くの電荷を出力するピクセルは画
像内において明るいスポットとして表われる。同様に、
予測されたものよりも少ない電荷を出力するピクセルは
暗いスポットとして表われる。

【０００６】典型的に、イメージセンサは、オプション
として、製造した後に、それが包含する欠陥ピクセルの
数を識別するためにテストされる。どれかのセンサが特
定した数の欠陥ピクセルを超えるものを有する場合に
は、それは拒否されねばならない。従って、センサの歩
留りは、チップ上で典型的に製造される欠陥ピクセルの
数によって制限される。驚くべきことではないが、多数
のピクセルを具備する広い面積のセンサは比較的低い歩
留りを有している。なぜならば、それらは、より多くの
数の欠陥ピクセルを有する傾向があるからである（ピク
セルの総数に対する欠陥ピクセルの数は与えられた製造
技術に対してほぼ一定である）。

【０００７】既存のテスト手順は、光学的手順に依存す
るものであり、その場合に、各ピクセルが同一の強度の
照射へ露光され、次いで、ピクセル出力が予測値から著
しく逸れる即ちずれているか否かを決定するために「読
取り」を行う。そうである場合には、そのピクセルは
「欠陥」であるとみなされる。しかしながら、光学的テ
スト手順は、かなり複雑な装置を必要とし且つ実施する
ことが困難な場合がある。更に、それは、一つのタイプ
の特に有害な欠陥、即ちリーク性アクセススイッチを正
確に診断することができない場合がある。

【０００８】ＣＭＯＳイメージャは、ランダムにアクセ
ス可能な複数個のピクセルからなるアレイを有してい
る。従って、各ピクセルは独立的なアクセスを可能とす
る１個又はそれ以上のアクセススイッチ（通常、ＭＯＳ
トランジスタ）が設けられている。例えば、一つのアレ
イアーキテクチャにおいては、ピクセルの出力が列線上
で読取られ、一方その列内のその他の全てのピクセルは
スイッチオフされる。しかしながら、ピクセルへの列ア
クセスを制御するスイッチ（この様なアーキテクチャに
おいて）はリークを発生する場合がある。このことは二
つの有害な効果を有している。第一に、それは、ピクセ
ルからの読取りを不正確なものとさせ（例えば、著しく
低い）、照射への露光期間中に蓄積された電荷の幾らか
が、そのピクセルを読取る前にリークされる。その結
果、そのピクセルは結果的に得られる画像において余り
にも暗く表われる。第二に、且つより深刻なことである
が、リークする電荷は、列線上への経路を見付け出し、
そこで該列上の他のピクセルの出力と干渉するというこ
とである。従って、リーク性アクセススイッチはリーク
性スイッチを具備するピクセルの出力のみならず、ピク
セルの列又は行全体の出力も崩壊させる。典型的に、こ
の様なリーク性アクセススイッチを具備するＣＭＯＳイ
メージャは廃棄せねばならない。

【０００９】

【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、リーク性アクセススイッチを具備するピク
セルを包含するＣＭＯＳイメージアレイを迅速に且つ正
確に識別することの可能な技術を提供することを目的と
する。

【００１０】

【課題を解決するための手段】本発明は、リーク性アク
セススイッチ型の欠陥ピクセルを識別する回路を有する
ＣＭＯＳイメージセンサを提供している。好適には、新
たに製造されたイメージセンサに対して行う第一テスト
がリーク性アクセススイッチピクセルに対する電子的テ
ストである。このことは、電子的ウエハソート（ＥＷ
Ｓ）期間中に実施することが可能である。この様なリー
ク性アクセススイッチが発見された場合には、そのイメ
ージャはさらなる製造コストを発生することなしに廃棄
される。一方、そのイメージャがリーク性アクセススイ
ッチを有するものではないことが判明した場合には、そ
れをパッケージし次いで光学的テストを行うか、又はよ
り高価な光学的テストをＥＷＳレベルにおいて実施する
ことが可能である。

【００１１】本発明の一側面は、リーク性アクセススイ
ッチを具備するピクセルを識別するための特定の方法
（ＣＭＯＳイメージャにおいて実現されている）を提供
している。本方法は、（ａ）ＣＭＯＳイメージャの選択
したピクセルにおいて電子的に所定の電荷を設定し、
（ｂ）前記選択したピクセルの出力を読取り、（ｃ）前
記選択したピクセルに設定した所定電荷に基づく予測値
に対して前記選択したピクセルの出力を比較する、上記
各イベントからなるシーケンスを包含することを特徴と
している。該出力が該予定値から著しく逸れている場合
には、該選択したピクセルはリーク性アクセススイッチ
を具備するものとして識別される。このプロセスにおい
て、ピクセルへ電荷が供給される時とそのピクセルの出
力が読取られる時との間に遅延が存在すべきである。こ
のことは、リーク性アクセススイッチを介して電荷がピ
クセルから逃げるか又はピクセルへ入る充分な時間を与
える。この遅延の大きさは、使用中のセンサの最大予測
露光時間とほぼ等しいものとすべきである。

【００１２】一般的に、ピクセル上に供給される所定の
電荷は過剰な電荷でなければならず、その過剰な電荷
は、ピクセルとその線との間のスイッチがリークする場
合には、出力行線又は列線を介して逃げる傾向となる。
リーク性アクセススイッチに対して適切にテストを行う
ために、ピクセル内に設定される所定の電荷は、該ピク
セルを有限の量の照射へ露光させることに対応するもの
とすることが可能である。即ち、ピクセル上に設定され
る電荷は、それが所定の時間長に亘り所定の強度の照射
へ露光される場合に該ピクセル上に蓄積する電荷の量と
等価である。該ピクセルがＮウエル及びＰ型拡散ホトダ
イオードを有している場合には、Ｐ型拡散部内に過剰な
ホールが与えられる。該ピクセルと対応する電荷積分器
とを接続する線が該拡散部に関して低電位に保持されて
いるので、リーク性アクセススイッチは正の電荷が該拡
散部から該線上にリークすることを可能とする。

【００１３】本テストを完了するためには、本イメージ
ャシステムは、通常、（ａ）乃至（ｃ）のステップをＣ
ＭＯＳイメージャにおける全てのピクセルに対して実施
する。好適には、この完全なテストはＣＭＯＳイメージ
ャをパッケージングする前に行われる。ＣＭＯＳイメー
ジャ内のピクセルがリーク性アクセススイッチを有する
ものではないことが判明した場合には、本システムは該
イメージャの光学的テストを、多分パッケージングの後
に行うことが可能である。

【００１４】本発明の別の側面は、（ａ）１個又はそれ
以上のピクセルであって、その各々が露光された照射の
量又はタイプ又は量とタイプの両方を表わす出力を与え
ることの可能な１個又はそれ以上のピクセル、（ｂ）該
１個又はそれ以上のピクセルに対して該ピクセルのテス
ト状態に対応する電圧を供給することの可能な１個又は
それ以上の電圧供給源、（ｃ）該１個又はそれ以上のピ
クセルへ電気的に結合されており且つＣＭＯＳイメージ
ャ内のリーク性アクセススイッチを具備するピクセルを
識別する形態とされている１個又はそれ以上の回路要素
を有するものとして特性付けることの可能なＣＭＯＳイ
メージャを提供している。

【００１５】一つの好適実施例においては、該１個又は
それ以上のピクセルの各々は、ウエル内に形成されてい
るホトダイオード拡散部及び該ウエル内に形成されてい
るパワー又は接地へのタップを有している。該ピクセル
がそれから電荷をドライブ即ち駆動するための増幅器を
有している場合には、それは「能動的ピクセル」と呼ば
れる。それがこの様な増幅器を有していない場合には、
それは「受動的ピクセル」と呼ばれる。何れの場合にお
いても、該ピクセルは、好適には、別々にアドレス可能
である。これらのピクセルの出力を読取るために、該１
個又はそれ以上の回路要素は１個又はそれ以上の電荷積
分器を有することが可能である。

【００１６】該１個又はそれ以上の電圧供給源は、所定
量の照射（暗所状態を超えるもの）に対してピクセルを
露光させることから発生する予測電圧に対応する電圧を
供給することが可能なものとすべきである。好適には、
該電圧供給源は、１個又はそれ以上のスイッチを介して
ホトダイオード拡散部へ結合される。これらの電圧供給
源スイッチが閉成されると、該ホトダイオード拡散部は
電気的に該電圧供給源へ結合され、且つ該スイッチが開
成されると、該ホトダイオード拡散部は該電圧供給源か
ら電気的に離脱される。

【００１７】本ＣＭＯＳイメージャは、更に、前記１個
又はそれ以上のピクセルからアナログ出力を受取り、該
アナログ出力をデジタル信号へ変換し、且つ該１個又は
それ以上の回路要素がリーク性アクセススイッチを具備
するピクセルを識別することが可能であるように前記１
個又はそれ以上の回路要素へ該デジタル信号を供給する
ことの可能なアナログ・デジタル変換器を有することが
可能である。特に好適な実施例においては、該１個又は
それ以上の電圧供給源、該１個又はそれ以上の回路要
素、該アナログ・デジタル変換器は、全て、単一の集積
回路チップ上に設けられる。

【００１８】本発明の別の側面は、物体のイメージ即ち
画像を発生するシステムを提供している。本システム
は、上述したタイプのＣＭＯＳイメージャ及び該ピクセ
ル上に光学的画像を指向させる１個又はそれ以上の構成
要素を有している。それは、更に、該１個又はそれ以上
のピクセルの出力から得られる画像を出力する機構を有
することも可能である。該画像は、例えば、デジタルカ
メラの場合には写真とすることが可能である。

【００１９】

【発明の実施の形態】本発明を、以下に説明する幾つか
の好適実施例を参照して詳細に説明する。特に、本発明
を、特定のセンサピクセル構成及び幾つかの変形例を参
照して説明する。理解すべきことであるが、本発明は、
特にこれらの実施例にのみ制限されるべきものではな
い。例えば、ピクセル構成は「受動的」構成のものとし
て説明するが、それは、原理的には、例えば能動的ピク
セル構成などのその他の構成のものにも適用可能なもの
である。

【００２０】図１は本発明に基づくＣＭＯＳイメージャ
を実現する一つの好適なシステムアーキテクチャを示し
ている。好適には、図示したシステムの全ての要素は単
一の集積回路チップ上に実現される。図１は、４個の主
要な要素、即ちピクセルアレイエリアセンサ１２と、ア
ナログ・デジタル変換器１８と、欠陥解析ブロック２４
と、欠陥及び補正データ（典型的に、リーク性アクセス
スイッチ以外の欠陥によって崩壊されたピクセルに対す
るもの）を格納するためのオプションとしてのメモリ２
６とを有するイメージャ１０を示している。

【００２１】エリアセンサ１２は、各々がセンサ上に入
射するラジエーション即ち照射に応答することの可能な
複数個の規則的に配列したピクセルを有している。しば
しば、ほとんどのデジタルカメラの場合におけるよう
に、該照射は可視的電磁照射、即ち可視光である。その
他のタイプの照射の検知も本発明の技術的範囲内のもの
である。各ピクセルは、ピクセルに入射する照射強度又
は時間に関しての強度の積分（照射を積分した照度）を
表わす出力を発生する。一つの特定の実施例において
は、エリアセンサ１２は１，０２４（垂直方向）×１，
０２４（水平方向）個のピクセルからなるアレイを有し
ているが、勿論、実際のアレイの寸法は、適用例及びＩ
Ｃ製造技術のスケールに依存する。動作について説明す
ると、光学的画像をエリアセンサ１２上に指向させ、従
って光強度における空間的及び／又は時間的変化（又は
例えば波長などの何らかのその他の照射）をセンサ１２
を構成する個別的なピクセルによって一時的に記録され
る。

【００２２】センサ１２の個別的なピクセルからの信号
はアナログ信号１６として１個又はそれ以上の線１４を
介して出力される。これらのアナログ信号１６は、アナ
ログ・デジタル変換器１８によって受取られ、該変換器
１８はそれをデジタル信号２２へ変換し且つこの様なデ
ジタル信号を線２０を介して出力する。

【００２３】次いで、デジタル信号２２は欠陥解析ブロ
ック２４によって受取られ、該ブロック２４は、テスト
中のピクセルが欠陥性であるか否かを決定するために必
要な情報を得るためにメモリ接続部２８（例えば、バ
ス）を介してメモリ２６と通信を行うことが可能であ
る。例えば、メモリ２６は、実際の出力値と比較するた
めに予測出力値を供給することが可能である。

【００２４】システム１０の個別的な要素を異なる物理
的構成体上において実現することが可能であるが、エリ
アセンサ１２、アナログ・デジタル変換器１８、欠陥解
析ブロック２４は、好適には、単一の集積回路チップ上
に設けられる。更に、同一のチップ上にメモリ２６を設
けることが望ましい場合がある。メモリ２６は、可及的
に小型のものとすべきであるが、欠陥ピクセルを識別す
る全ての必要な情報を格納するのに充分な大きさのもの
とすべきである。メモリ２６は、例えばＳＲＡＭ、ＲＯ
Ｍ（ＥＥＰＲＯＭ）、フラッシュメモリ（又はＥＰＲＯ
Ｍ）、ＤＲＡＭなどの種々の形態をとることが可能であ
る。

【００２５】注意すべきことであるが、エリアセンサ１
２以外、図１のその他の要素は、何らかのピクセル補正
を使用すべき場合に必要であるに過ぎない。リーク性ア
クセススイッチを持ったセンサを廃棄すべきであると仮
定する場合には、本明細書において記載する種々のオン
チップ特徴は不必要である。

【００２６】ＣＭＯＳをベースとしたイメージセンサの
最も顕著な利点のうちの一つは、オンチップアナログ・
デジタル変換器と容易に集積化させることが可能である
ということである。好適には、アナログ・デジタル変換
器はほとんど電力を消費するものではなく且つほとんど
面積を専有するものではないが、システムの適用例によ
って必要とされる分解能におけるピクセル処理速度を満
足するものである。アレイ全体に対して単一のアナログ
・デジタル変換器（ピクセルレートで動作）、各ピクセ
ルに対して単一の変換器（フレームレートで動作）、ア
レイの各列に対しての変換器（ラインレートで動作）、
又はその他の何らかの作業分担を行うものとすることが
可能である。

【００２７】図２Ａ及び２Ｂは単一の受動的ピクセルの
概略断面図を示している。図２Ａにおいて、テスト電荷
がピクセルへ印加されている状態が示されており、且つ
図２Ｂにおいて、ピクセルが崩壊したか否かを決定する
ためにテスト電荷を測定する状態が示されている。図２
Ｂは、更に、その出力が通常の画像形成のために読取ら
れる場合のピクセルの状態を示している。

【００２８】図２Ａ及び２Ｂに示したように、ピクセル
２００は半導体基板２０２上に形成されている。Ｎウエ
ル２０４が基板２０２の上部部分上の層として形成され
ており、それは、例えば、エピタキシャル層とすること
が可能である。好適実施例においては、ウエル２０４は
二次元アレイにおいて複数個のピクセルに亘っている。
しかしながら、各ピクセルに対して別個のウエルを有す
ることも本発明の技術的範囲内のものである。各ピクセ
ル内には、照射に対する露光によって電荷を格納するた
めのＰ型ホトダイオード拡散部２０６が設けられてい
る。更に、各ピクセル２００は、ウエル２０４を例えば
Ｖ_ddなどの固定した電圧に保持するための基板タップ２
０８を有している。基板タップ２０８は、ウエル２０４
に対して低抵抗のオーミックコンタクトを与えるための
高度にドープしたＮ型領域とすることが可能である。基
板タップ２０８は適宜のコンタクト又は相互接続体を介
して適宜の電力供給源へ接続する。

【００２９】種々の光学的層／要素をピクセル２００
上、少なくとも拡散部２０６の上に設けることが可能で
ある。説明の便宜上これらの付加的な要素は図２Ａ及び
２Ｂには示していない。これらの光学的要素は、例え
ば、ホトンの光学的回収のためのレンズ及びホトンの波
長を区別するためのフィルタ（カラーピクセルにおいて
使用される）などを有することが可能である。

【００３０】理解すべきことであるが、ピクセル２００
がＮ型ウエル及びＰ型ホトダイオード拡散部を有するも
のとして示してあるが、本発明はこの様な構成にのみ制
限されるべきものではない。従って、ウエル２０４は、
Ｐ型領域とすることが可能であり且つ拡散部２０６はＮ
型領域とすることが可能である。何れの場合において
も、領域２０４及び２０６におけるドーパント原子の濃
度は、空乏モードホトダイオードを形成するように選択
すべきである。この様なホトダイオードにおいては、ホ
トダイオード拡散部２０６上に入射する照射が、空乏領
域内においてホール及び電子を発生させる。該空乏領域
は自由電荷キャリアを有するものではないので、これら
の新たに形成されたホール及び電子は、反対の電荷のキ
ャリアとの結合によってすぐさま消失されるものではな
い。電子はウエル２０４へドリフトし且つホールはＰ型
拡散部２０６へドリフトし、そこで、それらはホトダイ
オード拡散部２０６とウエル２０４との間のＰＮ接合と
して画定されているコンデンサＣ_pw２０７上の自由電荷
として回収される。コンデンサＣ_pwの容量は、時折、ホ
トダイオードの「内在的容量」と呼ばれる。

【００３１】通常動作期間中に、ピクセル２００は所定
時間期間に亘り照射供給源へ露光される。所定長さの露
光時間に亘って集積化された照射のフラックス（強度）
が「積分された照度」を画定し、それは拡散部２０６と
ウエル２０４とのＰＮ接合によって画定されるコンデン
サ上に蓄積する電荷の量に関連している。ピクセル２０
０を「読取る」ためには、ホトダイオード拡散部２０６
を放電させ、従って格納された電荷の量を決定すること
が可能である。この電荷は積分された照度を特定し、そ
れは既知の露光時間に基づいて平均照射強度へ変換させ
ることが可能である。アレイ内の全てのピクセルの出力
を使用して照射強度分布即ち画像を形成する。

【００３２】図示例においては、ピクセル出力が接続線
２１２及びアクセストランジスタ２１４によって電荷積
分器２１０へ結合される。ホトダイオード拡散部２０６
が照射へ露光されている間に、アクセストランジスタ２
１４がスイッチオフされ、従って電荷がピクセル２００
において蓄積する。ピクセル２００から読取りを行うべ
き場合には、アクセストランジスタ２１４がスイッチオ
ンし、従ってホトダイオード拡散部２０６内に蓄積され
た電荷は接続線２１２を介して電荷積分器２１０及びコ
ンデンサ２２２（増幅器２１０と並列接続されている）
へ流れることが可能である。次いで、電荷積分器２１０
がコンデンサ２２２を横断しての電圧を測定し且つホト
ダイオード拡散部２０６から受取った電荷の量に対応す
る出力を発生する。アクセススイッチ２１４がリークす
ると、ピクセル２００の出力は暗く表われる。注意すべ
きことであるが、コンデンサ２２２と並列に設けられて
いるスイッチ２２５は、コンデンサ２２２のプレート間
に電圧差を確立することが可能であるように、読取りプ
ロセス期間中にスイッチオフされるべきである。

【００３３】この読取りプロセスと同時的に、ホトダイ
オード拡散部２０６が「暗所」状態へ「リセット」さ
れ、その場合に、過剰電荷がかなり消失する。一実施例
においては、Ｖ_ddが５Ｖである場合には、ホトダイオー
ド拡散部２０６は１Ｖへリセットされ、それは暗所状態
である（即ち、照射と関連していない電圧がピクセル２
００によって検知される）。リセット期間中に、スイッ
チ２２５が閉成され、従ってリセット電圧（電荷積分器
２１０の出力）は線２１２、従ってホトダイオード拡散
部２０６へ印加させることが可能である。

【００３４】この点まではピクセル２００の説明は、Ｃ
ＭＯＳイメージャにおける従来のピクセルの説明と実質
的に異なるものではない。前述したように、本発明は欠
陥解析ブロック２４を有している。このブロックは、与
えられたピクセルが欠陥ピクセルであるか否かを電子的
に決定する。与えられたピクセルが種々の態様で欠陥性
であることを決定することが可能である。最も重要なこ
とであるが、リーク性アクセススイッチを検知する場合
には、該ピクセルを電荷の暗所状態へ設定することを包
含している。このことは、１個又はそれ以上の線を介し
て電荷積分器へリークすることの可能な過剰な電荷をホ
トダイオードが有していることに対応している。該テス
トピクセルは、その電圧が暗所状態でない元の状態の電
圧から逸れたものであるか否かを決定するために後の時
間においてサンプルすることが可能である。注意すべき
ことであるが、リセットされると、ピクセルホトダイオ
ードが放電され、従って該ピクセルは暗所状態と関連し
た電圧をとる（例えば、約１Ｖ）。該ピクセルを非暗所
状態へ設定するためには、幾分より高い電圧をホトダイ
オードへ供給すべきである。典型的に、線２１２はより
低い電圧に保持される。リセットピクセルをサンプルし
た場合に、ピクセル電圧が初期値から降下することが判
明した場合（即ち、電荷が線２１２上へリーク）、該ピ
クセルは欠陥性のものであるとみなすことが可能であ
る。その場合には、アレイ全体が欠陥性のものとみなす
ことが可能であり且つ廃棄することが可能である。

【００３５】図２Ａを参照すると、ピクセルをテストす
るためのメカニズムが示されている。この実施例におい
ては、テスト電圧２１６（Ｖ_test）の供給源がスイッチ
２１８（例えば、ＭＯＳトランジスタ）を介して接続線
２１２へ接続して示されている。ピクセル２００が光へ
露光されていない間に、スイッチ２１８をノード２１６
に関して閉成し、それにより拡散部２０６をＶ_testへ接
続させる。このことは、拡散部２０６をテスト状態へプ
レチャージすることを可能とする。注意すべきことであ
るが、このプロセス期間中に、本システムは、電荷がノ
ード２１６から拡散部２０６へ通過することを可能とす
るためにアクセストランジスタ２１４をスイッチオンせ
ねばならない。テスト電圧Ｖ_testへの接続期間中に転送
される電荷は、固定した時間の間固定した照度の照明に
対しピクセルを露光させることをシミュレーションして
いる。

【００３６】次に、アクセススイッチ２１４を開成する
ことにより拡散部２０６を読取線２１２から分離させ
る。次いで、線２１２に関してスイッチ２１８を閉成さ
せることにより読取線２１２を電荷積分器２１０へ接続
させる。該電荷積分器はリセットモード（即ち、スイッ
チ２２５が閉じている）にあるべきである。このことは
読取線２１２をリセット電圧へクランプし、それにより
欠陥性である場合にリークアクセススイッチ２１４がリ
ークすることを可能とさせる。注意すべきことである
が、読取線がＶ_testに保持されている限り、それに対し
てテストするためのリークは存在しない。

【００３７】次に、ホトダイオード拡散部２０６を固定
した時間長の間アイドル状態に止どまることを可能とす
る（好適には、ほぼ使用中の最大露光時間の期間）。こ
の時間期間中に、スイッチ２１４がリーク性である場合
には、電荷がアクセススイッチ２１４を介してリークす
ることが可能であり、それにより拡散部２０６において
保持されている電荷が減少される。所要の時間が経過し
た後に、ホトダイオード拡散部２０６上の電荷を、スイ
ッチ２１８をノード２１６に関して開成（且つ電荷積分
器２１０に関して閉じている）した状態を維持しながら
アクセススイッチ２１４を閉じることによって電荷積分
器２１０によって読取る。これらの条件下において、ホ
トダイオード拡散部２０６上の電荷はコンデンサ２２２
へ移動し、そこで電荷積分器２１０によって量子化させ
ることが可能である（図２Ｂ参照）。注意すべきことで
あるが、電荷積分器が格納されている電荷を読取るため
には、スイッチ２２５が開成されねばならない。次い
で、関連する検知回路が、ピクセル２００が崩壊してい
るか否か（即ち、スイッチ２１４がリーク性であるか否
か）を決定する。電圧供給源２１６は多数の電圧のうち
の何れかを供給することが可能であり、それにより多数
の異なる光状態をテストすることを可能とする。例え
ば、電圧供給源２１６は中程度の照明をシミュレーショ
ンするために約３Ｖの電圧を供給することが可能であり
且つより強い照明をシミュレーションするために約４．
５Ｖの電圧を供給することが可能である。

【００３８】図２Ａ及び２Ｂに示した実施例は、スイッ
チ２１８が線２１２をＶ_testノード２１６か又は電荷積
分器２１０の何れか、又は両方へ接続させるものであ
る。このことは、電荷積分器２１０が安定状態に止どま
ることを確保する。別の実施例においては、スイッチ２
１８が線２１２と電荷積分器２１０との間の接続に影響
を与えることなしに、線２１２とノード２１６との間の
接続を単に制御するに過ぎないものとすることが可能で
ある。

【００３９】電荷積分器２１０の出力はアナログ信号で
ある。その信号を容易に解析するために、該アナログ信
号は、最初に、デジタル信号へ変換すべきである。この
ことは、上述した如く、アナログ・デジタル変換器１８
によって達成される。好適には、アナログ・デジタル変
換器１８はピクセルアレイ１２と共に同一のチップ上に
形成される。

【００４０】図３はピクセルが欠陥性のものであるか否
かを決定するためにピクセルをテストするために使用す
ることが可能な方法５００の処理の流れを示したフロー
チャートを与えている。プロセス５００はステップ５０
２において開始し、且つステップ５０４において、アレ
イ内の１個又はそれ以上のホトダイオードを有限の量の
照射に対する露光に対応する電圧Ｖ_testへ荷電させる。
次いで、ステップ５０６において、現在テスト中のピク
セルに対応する読取線をリセット電圧へリセットし、且
つ該ピクセルを所定長の時間の間（好適には、使用中の
最大露光時間の長さに対応する）Ｖ_testに保持する。

【００４１】次に、ステップ５０８において、欠陥解析
ブロック２４が、評価すべき最初のピクセルを選択す
る。評価は、ステップ５１０においてそのピクセル上の
電荷に関連する出力電圧を決定することを包含してい
る。典型的には、この出力電圧は、アナログ・デジタル
変換器１８によってデジタル信号へ変換される。このデ
ジタル値から、論理ブロック２４が、そのピクセルが予
定出力電荷よりも著しく小さい実際の出力電荷を有する
ものであるか否かを決定する。この点についてはステッ
プ５１２を参照するとよい。この時点において、論理ブ
ロック２４は、そのピクセルがリーク性アクセススイッ
チを有するか否かを決定する。更に、それは、オプショ
ンとして、リークの度合いを決定することが可能であ
る。

【００４２】次に、ステップ５１４において、本システ
ムは、該イメージャが廃棄すべきであるような程度に欠
陥性のものであるか否かを決定する。ほとんどの場合に
おいては、何らかの崩壊があると、イメージャを廃棄す
ることとなる。しかしながら、幾つかの実施例において
は、イメージャを維持し且つ欠陥ピクセルを補償するた
めにその出力を補正すべく試みることが望ましい場合が
ある。これは、電荷リークが非常に小さく、従ってその
列上のその他のピクセルの出力に著しく影響を与えるも
のではないような場合とすることが可能である。

【００４３】ステップ５１４が、本イメージャを廃棄す
べきであることを決定する場合には、本プロセスはステ
ップ５２６において完了する。しかしながら、本システ
ムが、該イメージャが維持すべきリーク性アクセススイ
ッチを有するものであることを決定する場合には、ブロ
ック２４は、検討中のピクセルがアレイにおける最後の
ピクセルであるか否かをステップ５１８において決定す
る。そうである場合には、ステップ５２０において、該
アレイ内の全てのピクセルがリセットされる。次いで、
本プロセスはステップ５２６において完了する。

【００４４】決定ステップ５１８の回答が否定である場
合には（即ち、現在のピクセルはアレイ内の最後のピク
セルではない）、本システムは、ステップ５２２におい
てアレイ内の次のピクセルへ移行する。その後に、プロ
セス制御はステップ５０８へ復帰し、そこで本システム
はアレイ内の新たな現在のピクセルの出力電圧へアクセ
スする。

【００４５】決定ステップ５１２の回答が否定である場
合には（即ち、目下考慮中のピクセルが崩壊していな
い）、プロセス制御は決定ステップ５１８へ指向され、
そこで本システムは、目下考慮中のピクセルが、実際に
は、アレイ内の最後のピクセルであるか否かを決定す
る。

【００４６】図３に示したテストにおいては、全てのピ
クセルが同時に荷電され且つリセットされ、読取りのみ
が逐次的に行われる。この解析を行うための並列アプロ
ーチは、比較的迅速であるという利点を有している。別
の実施例においては、ピクセルを順番に荷電し、その場
合には、ステップ５０４は最後のピクセルがテストされ
るまで（即ち、ステップ５１８の回答が否定）各ピクセ
ルに対して繰返し行われねばならない。

【００４７】好適には、図３を参照して説明したような
リーク性アクセススイッチのテストは、標準的な電気的
ウエハソート（ＥＷＳ）テストに関連して行われる。当
業者にとって公知の如く、ＥＷＳはパッケージングを行
う前に電気的に欠陥性のダイを識別する。

【００４８】リーク性アクセススイッチが識別されたが
イメージャが廃棄されない稀な場合においては、補正が
種々の形態をとることが可能である。単一の欠陥ピクセ
ルを補正又はマスクする方法については本願と同日付で
出願された米国特許出願（代理人ドケット番号ＳＧＳＴ
Ｐ００９／９７−Ｂ−０６８）、「ＣＭＯＳイメージャ
用ピクセル補正システム及び方法（Ｐｉｘｅｌ Ｃｏｒ
ｒｅｃｔｉｏｎ Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ
ｆｏｒ ＣＭＯＳ Ｉｍａｇｅｒｓ）」という名称で
Ｒ． Ｒａｍｄａｌｄｉ、 Ｍ． Ｔａｒｔａｇｎｉ、
Ａ． Ｋｒａｍｅｒが発明者である特許出願に記載さ
れており、この特許出願は引用によって本明細書に取込
む。前述したように、リーク性アクセススイッチは、リ
ーク性アクセススイッチを具備するピクセルのみなら
ず、その行又は列上の全てのピクセルに影響を与える。
典型的に、リークが非常に小さくそれが他のピクセルに
与える影響が無視可能であるような場合においてのみ、
イメージャが維持される。これらの場合には、リーク性
アクセススイッチを具備するピクセルのみに対して補正
技術が使用される。より頻度の低いものであるが、リー
ク性アクセススイッチがその行又は列上の全てのピクセ
ルに著しく影響を与える場合であってもイメージャを維
持することが可能である。これらの場合においては、そ
の列内の全てのピクセルに対して補正技術を適用せねば
ならない。例えば、リーク性アクセススイッチの行又は
列内の各ピクセルに対して補間技術を使用することが可
能である。その補間においては、「良好な」行又は列上
の二つの隣のピクセルからの出力値を使用することが可
能である。一方、リーク電荷の量が既知である場合に
は、その各ピクセルに与える効果を計算するか又は測定
することが可能である。従って、画像発生期間中に、不
良の行のピクセル上の過剰な電荷を減算することが可能
である。

【００４９】テストプロセスが完了し且つリーク性アク
セススイッチが見つからなかった場合には、典型的に
は、光学的解析を行うことが望ましい。このことは、ピ
クセルのうちの何れかが塵埃粒子又はその他の物質によ
って障害されているか否かを表わす。特に好適な実施例
においては、イメージャをパッケージングした後にこの
光学的テストを行う。パッケージングの前に障害が存在
している場合があっても、パッケージングはそれ自身の
光学的欠陥を導入する場合がある。しかしながら、リー
ク性アクセススイッチは、通常、装置をパッケージング
する前に存在している。リーク性アクセススイッチは、
通常、その装置を廃棄することを必要とするものである
ので、上述したリーク性アクセススイッチのテストをパ
ッケージングの前に行うことが通常意味がある。

【００５０】リーク性アクセススイッチテスト及び何ら
かの光学的テストが完了すると、本システムは崩壊した
ピクセルの位置（及び、多分、その崩壊したピクセルを
どの様にしてマスクすることが可能であるかの何らかの
情報）をオプションとしてのメモリ２６内に格納する。
欠陥ピクセルはリーク性アクセススイッチ、障害、など
から発生する場合がある。

【００５１】本発明のＣＭＯＳイメージャは、軍事的、
科学的、ビジネス及び家庭適用例に対して種々のシステ
ムにおいて使用することが可能である。例えば、それら
は、デジタルカメラ、ビデオレコーダ、夜間運転用ディ
スプレイなどにおいて使用することが可能である。通
常、本システムは、ＣＭＯＳイメージャチップに加え
て、画像をキャプチャし且つそれをＣＭＯＳアレイへ指
向させるための光学系を有している。これは、画像キャ
プチャシステムにおいて通常使用されているタイプの１
個又はそれ以上のレンズ、フィルタなどを有することが
可能である。該光学系及びＣＭＯＳイメージャは例えば
カメラケースなどのケーシングに装着される。本システ
ムは、更に、ＣＭＯＳイメージャからの画像を例えばプ
リンタ、ＬＣＤスクリーン、プラズマディスプレイ又は
ＣＲＴディスプレイ（関連する印刷及びディスプレイエ
レクトロニクス及び／又はソフトウエアと共に）などの
ディスプレイシステムへ出力するための何らかのメカニ
ズムを有している。該出力メカニズムは、適宜のデータ
バスコネクタ及び多分ケーブルなどを有することが可能
である。更に、本システムは、後にディスプレイシステ
ムへダウンロードするためにキャプチャした画像を一時
的に格納するためのメモリを有することが可能である。
ある場合には、ディスプレイシステム自身が全体的なイ
メージャシステムの一部を形成する。究極的な出力は、
ディスプレイスクリーン上の画像、写真、印刷した頁、
例えば自動車、飛行機などの動作装置の一部を形成する
ウインド上のディスプレイの形態をとることが可能であ
る。

【００５２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、本発明を受動的ピクセルについて説明した
が、例えばオンピクセル増幅器を具備する能動的ピクセ
ル（ホトダイオード又はホトゲートタイプの）を使用す
ることも可能である。更に、本発明の広義の欠陥補正方
法は、例えばＣＣＤ技術などの非ＣＭＯＳ技術において
も適用可能であるが、その場合には種々のシステム特徴
を別々のチップ上で実現せねばならない場合がある。

【図面の簡単な説明】

【図１】 本発明の欠陥許容イメージャを具体化したＣ
ＭＯＳシステムにおいて使用されているハイレベルモジ
ュールを示した概略ブロック図。

【図２Ａ】 本発明の一実施例に基づいてテスト電荷で
荷電された受動的ホトダイオードピクセルを示した概略
断面図。

【図２Ｂ】 図２Ａに示したものと同一であるが、ピク
セルの品質を評価するためにどの様にしてピクセル上の
テスト電荷を読取るかを示した概略断面図。

【図３】 ピクセルが崩壊しているか否かを決定するた
めにアレイ内のピクセルをテストすることが可能な方法
を示したフローチャート。

【符号の説明】

１０ イメージャ（撮像器） １２ エリアセンサ １８ アナログ・デジタル変換器 ２４ 欠陥解析ブロック ２６ メモリ ２００ ピクセル ２０２ 基板 ２０４ ウエル ２０６ ホトダイオード拡散部 ２０７ コンデンサ ２０８ 基板タップ ２１０ 電荷積分器 ２１４ アクセストランジスタ ２２５ スイッチ

フロントページの続き (72)発明者 アラン エイチ． クレイマー アメリカ合衆国， カリフォルニア 94708， バークレー， ヒルデイル ア ベニュー 705 (72)発明者 ロベルト ランバルディ イタリア国， ボローニャ， アイ− 40129， ヴィア ガベッラ ４ (72)発明者 マルコ タルターニ イタリア国， メルドーラ， アイ− 47014， ヴィア マストリ 17

Claims (26)

【特許請求の範囲】
1. 【請求項１】 ＣＭＯＳイメージャにおいて、リーク性
   アクセススイッチを具備するピクセルを識別する方法に
   おいて、 （ａ）ＣＭＯＳイメージャの選択したピクセルにおいて
   所定量の照射へ露光されたピクセルに対応する所定の電
   荷を電子的に設定し、 （ｂ）前記選択したピクセルの出力を読取り、 （ｃ）前記選択したピクセルの出力を前記選択したピク
   セル内に設定した所定の電荷に基づいて予定値と比較
   し、それにより前記出力が前記予定値よりも著しくずれ
   ている場合には、前記選択したピクセルをリーク性アク
   セススイッチを具備するものとして識別する、上記各ス
   テップを有することを特徴とする方法。
2. 【請求項２】 請求項１において、前記選択したピクセ
   ルに所定の電荷を電子的に設定する場合に、前記選択し
   たピクセルを画像内の暗所値に対応する状態へリセット
   させることを特徴とする方法。
3. 【請求項３】 請求項１において、前記選択したピクセ
   ルに所定電荷を電子的に設定する場合に、前記選択した
   ピクセルを画像内の非暗所値に対応する状態へ設定させ
   ることを特徴とする方法。
4. 【請求項４】 請求項１において、前記ピクセルがＮウ
   エルとＰ型拡散ホトダイオードとを有しており、且つ前
   記選択したピクセルに所定電荷を電子的に設定する場合
   に、前記Ｐ型拡散ホトダイオード内にある量の電荷を注
   入することを特徴とする方法。
5. 【請求項５】 請求項４において、前記選択した量の電
   荷が、前記ピクセルを、画像内の非暗所値に対応する状
   態へ設定することを特徴とする方法。
6. 【請求項６】 請求項１において、更に、 ステップ（ａ）乃至（ｃ）をＣＭＯＳイメージャ内の全
   てのピクセルに対して行う、 上記ステップを有することを特徴とする方法。
7. 【請求項７】 請求項６において、更に、 前記ＣＭＯＳイメージャ内のどのピクセルもリーク性の
   アクセススイッチを有するものでないことが判明した場
   合には、前記イメージャの光学的テストを実施する、上
   記ステップを有することを特徴とする方法。
8. 【請求項８】 請求項１において、上記ステップ（ａ）
   乃至（ｃ）を前記ＣＭＯＳイメージャをパッケージング
   する前に実施することを特徴とする方法。
9. 【請求項９】 請求項１において、更に、前記選択した
   ピクセルの出力を、前記予定値と比較する前に、アナロ
   グ形態からデジタル形態へ変換させることを特徴とする
   方法。
10. 【請求項１０】 ＣＭＯＳイメージャにおいて、 （ａ）一つ又はそれ以上のピクセルの各々が露光された
    照射の量又はタイプ又は量とタイプの両方を表わす出力
    を供給することの可能な１個又はそれ以上のピクセル、 （ｂ）前記１個又はそれ以上のピクセルへ前記ピクセル
    のテスト状態に対応する電圧を供給することの可能な１
    個又はそれ以上の電圧供給源、 （ｃ）前記１個又はそれ以上のピクセルへ電気的に結合
    されており且つＣＭＯＳイメージャ内のリーク性アクセ
    ススイッチを具備するピクセルを識別する形態とされて
    いる１個又はそれ以上の回路要素、を有することを特徴
    とするＣＭＯＳイメージャ。
11. 【請求項１１】 請求項１０において、前記１個又はそ
    れ以上のピクセルの各々が、ウエル内に形成されている
    ホトダイオード拡散部と、前記ウエル内に形成されてい
    るパワー又は接地へのタップとを有していることを特徴
    とするＣＭＯＳイメージャ。
12. 【請求項１２】 請求項１０において、前記１個又はそ
    れ以上の回路要素が、前記テスト状態におけるピクセル
    出力を測定することの可能な１個又はそれ以上の電荷積
    分器を有していることを特徴とするＣＭＯＳイメージ
    ャ。
13. 【請求項１３】 請求項１０において、前記１個又はそ
    れ以上の電圧供給源が、前記ピクセルを所定量の照射へ
    露光させることから発生する予定電圧に対応する電圧を
    供給することが可能であることを特徴とするＣＭＯＳイ
    メージャ。
14. 【請求項１４】 請求項１１において、前記１個又はそ
    れ以上の電圧供給源が１個又はそれ以上のスイッチを介
    して前記ホトダイオード拡散部へ結合しており、前記ス
    イッチが閉成した場合に、前記ホトダイオード拡散部が
    前記電圧供給源へ電気的に結合され且つ前記スイッチが
    開成される場合に、前記ホトダイオード拡散部が前記電
    圧供給源から電気的に離脱されることを特徴とするＣＭ
    ＯＳイメージャ。
15. 【請求項１５】 請求項１１において、前記１個又はそ
    れ以上のピクセルの各々が、更に、前記ホトダイオード
    拡散部から照射への露光の後前記ホトダイオード拡散部
    へリセット電圧を印加し、それにより前記ピクセルを暗
    所状態と関連する電圧へリセットさせることの可能なリ
    セット要素への接続部を有していることを特徴とするＣ
    ＭＯＳイメージャ。
16. 【請求項１６】 請求項１０において、更に、前記１個
    又はそれ以上のピクセルからアナログ出力を受取り、前
    記アナログ出力をデジタル信号へ変換し、且つ前記１個
    又はそれ以上の回路要素がリーク性アクセススイッチを
    具備するピクセルを識別することが可能であるように前
    記１個又はそれ以上の回路要素へ前記デジタル信号を供
    給することの可能なアナログ・デジタル変換器を有して
    いることを特徴とするＣＭＯＳイメージャ。
17. 【請求項１７】 請求項１６において、前記１個又はそ
    れ以上のピクセル、前記１個又はそれ以上の電圧供給
    源、前記１個又はそれ以上の回路要素、前記アナログ・
    デジタル変換器が単一の集積回路チップ上に設けられて
    いることを特徴とするＣＭＯＳイメージャ。
18. 【請求項１８】 請求項１０において、前記１個又はそ
    れ以上のピクセルが、前記複数個のピクセル内のピクセ
    ルの各々が別々にアドレス可能であるようにアレイ内に
    配列されていることを特徴とするＣＭＯＳイメージャ。
19. 【請求項１９】 請求項１０において、前記１個又はそ
    れ以上のピクセルが、受動性ピクセル及び能動性ピクセ
    ルからなるグループから選択したものであることを特徴
    とするＣＭＯＳイメージャ。
20. 【請求項２０】 物体の画像を発生するシステムにおい
    て、 （ａ）ＣＭＯＳイメージャであって、 （ｉ）１個又はそれ以上のピクセルの各々が露光された
    照射の量又はタイプ又は量とタイプの両方を表わす出力
    を与えることの可能な１個又はそれ以上のピクセル、 （ｉｉ）前記１個又はそれ以上のピクセルへ前記ピクセ
    ルのテスト状態に対応する電圧を供給することの可能な
    １個又はそれ以上の電圧供給源、 （ｉｉｉ）前記１個又はそれ以上のピクセルへ電気的に
    結合されており且つＣＭＯＳイメージャにおけるリーク
    性アクセススイッチを具備するピクセルを識別する形態
    とされている１個又はそれ以上の回路要素、を具備して
    いるＣＭＯＳイメージャ、 （ｂ）前記ピクセル上へ光学的画像を指向させる光学
    系、を有することを特徴とするシステム。
21. 【請求項２１】 請求項２０において、前記出力手段に
    よって出力される画像が写真であることを特徴とするシ
    ステム。
22. 【請求項２２】 請求項２０において、更に、前記１個
    又はそれ以上のピクセルの出力から得られる画像を出力
    する手段を有していることを特徴とするシステム。
23. 【請求項２３】 請求項２０において、前記１個又はそ
    れ以上のピクセルの各々が、ウエル内に形成されている
    ホトダイオード拡散部と前記ウエル内に形成されている
    パワー又は接地へのタップとを有していることを特徴と
    するシステム。
24. 【請求項２４】 請求項２０において、前記ＣＭＯＳイ
    メージャが、更に、前記１個又はそれ以上のピクセルか
    らのアナログ出力を受取り、前記アナログ出力をデジタ
    ル信号へ変換し、前記１個又はそれ以上の回路要素が欠
    陥性ピクセルを識別することが可能であるように前記１
    個又はそれ以上の回路要素へ前記デジタル信号を供給す
    ることの可能なアナログ・デジタル変換器を有している
    ことを特徴とするシステム。
25. 【請求項２５】 請求項２０において、複数個の前記１
    個又はそれ以上のピクセルが、前記複数個のピクセル内
    のピクセルの各々が別々にアドレス可能であるようにア
    レイ状に配列されていることを特徴とするシステム。
26. 【請求項２６】 請求項２０において、前記１個又はそ
    れ以上のピクセルが能動性ピクセル及び受動性ピクセル
    からなるグループから選択したものであることを特徴と
    するシステム。