WO2007015030A1 - Resistance variable - Google Patents

Resistance variable Download PDF

Info

Publication number
WO2007015030A1
WO2007015030A1 PCT/FR2006/050778 FR2006050778W WO2007015030A1 WO 2007015030 A1 WO2007015030 A1 WO 2007015030A1 FR 2006050778 W FR2006050778 W FR 2006050778W WO 2007015030 A1 WO2007015030 A1 WO 2007015030A1
Authority
WO
WIPO (PCT)
Prior art keywords
elements
level
dipole
magneto
resistive
Prior art date
Application number
PCT/FR2006/050778
Other languages
English (en)
Inventor
Serge Pontarollo
Olivier Girard
Christophe Goupil
Original Assignee
Stmicroelectronics Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics Sa filed Critical Stmicroelectronics Sa
Publication of WO2007015030A1 publication Critical patent/WO2007015030A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45688—Indexing scheme relating to differential amplifiers the LC comprising one or more shunting potentiometers

Definitions

  • FIG. 1 is a partial electrical diagram of an amplifier comprising two branches B1 and B2. Each branch B1, B2 comprises, connected in series between two high V and low GND supply rails, a current source 1 common to the two branches, a PNP type bipolar transistor T1, T2, a bipolar transistor of NPN type Q1, Q2 and a variable resistor R1, R2.
  • the transistors Q1 and Q2 are mounted so as to form a current mirror 2, their common base being connected to the collector of the transistor T1.
  • the collector of the transistor T2 - collector of the transistor Q2 - constitutes the output OUT of the amplifier.
  • a differential signal is applied between the bases II and 12 of the bipolar transistors T1 and T2 which constitute an input stage 3.
  • the resistors R1 and R2 have the same initial value and are used to compensate for offset or offset due to differences in intrinsic characteristics of the various components of the amplifier. This compensation is performed by applying between the terminals II and 12 a zero voltage difference and adjusting, if appropriate, the values of the resistances so that the output OUT is identical to the voltage present on the collector-base terminal of the transistor Q1, about 0.7 V.
  • FIG. 2 illustrates, schematically and partially, a known embodiment of the variable resistors R1 and R2.
  • Each variable resistor consists of a resistor R parallel to which is placed an array of several resistors R21, R22, R23.
  • Each resistor R2i is connected to a corresponding fuse, for example a Zener diode Zi, where i is 1, 2 or 3.
  • the middle point of this series connection R2i-Zi is called Fi.
  • the initial offset of the amplifier is measured.
  • the resistor (s) R2i to be added to the circuit is selected and the corresponding point (s) Fi (s) is applied to a high voltage so as to snap the corresponding diode (s) Zi.
  • the resistor R2i is inserted into the network and the value of the resistance decreases.
  • the value of the offset is then again measured to verify that it conforms to the specification imposed for that parameter. If necessary, start again so the above operations ⁇ dentes to offset any residual offset linked to abuses of the actual values of the introduced resistances.
  • variable resistors to adjust the offset of an amplifier, however, has name ⁇ fibrous disadvantages.
  • the phenomenon is irreversible. Indeed, once a diode Zi slammed, resistance corre ⁇ dante R2i is added into the network and it is impossible to go back. In case of error, the decrease of Network resistance is irreversible. The offset of the amplifier is changed non-corrigibly.
  • variable resistor in order to vary the value of the overall resistance by a few percent, the values of the resistors R2 1 must be relatively high.
  • the resistors typically have values ranging from 100 to 500 kC. The production of such resistances in the form of metal tracks or boxes in a semiconductor substrate is particularly cumbersome.
  • each variable resistor is made in the form of a silicide track.
  • portions of the track are cut with a laser. This results in a decrease in the resistance.
  • Such a method has the drawbacks of being irreversible and requiring an expensive laser installation.
  • it imposes to introduce in the manufacturing processes the formation of a resistive track of an unusual type, usually a chromium silicide, the track being surmounted by transparent layers, which greatly complicates the manufacturing processes of an integrated circuit.
  • a specific housing having a window to allow exposure to the laser must be provided.
  • variable resistors are polycrystalline silicon lines. To change the value of the resistance, the line is subjected to a heating cycle by applying a current or a series of high current pulses, followed by cooling. During cooling, the track recrystallizes according to a different structure which depends in known manner on the thermal cycle. Although reversible, this embodiment has various disadvantages ⁇ nients. Among these, the adjustment time is relatively long, of the order of four seconds, the calibration is only possible on the board (EWS test) and the high current can have effects on the other components of the amplifier. The present invention therefore aims to provide a variable resistor that overcomes all or part of the disadvantages of known variable resistors.
  • the present invention aims at providing such a resistance whose variation is reversible.
  • the present invention also aims at providing such a resistor whose adjustment time is reduced.
  • the present invention also aims to provide such a resistance whose size is reduced.
  • the present invention also aims at providing such a resistor whose value can be modified by an end user.
  • the present invention also aims at providing such a resistance whose adjustment has no effect on the other components of the circuit. Summary of the invention
  • the present invention provides a resistive passive dipole realized in monolithic form consisting of a series and / or parallel association of at least two magneto-resistive memory elements.
  • the association of the magneto-resistive elements is carried out between two successive metallization levels, the elements being of the transverse type and formed in an intermediate level separating the two levels which comprise interconnection lines. and / or entry / exit of the association.
  • a first metallization level immediately following or preceding one of the two levels in which the association is formed comprises as many individual polarization lines as the association comprises magneto-magnetic elements. resistive, each line of individual polarization extending perpendicular to a single magneto-resistive element.
  • a second metallization level immediately preceding or following at one of the two levels in which the association is formed and distinct from the first level comprises a common polarization line extending above all the magnetoresistive elements in a direction perpendicular to the direction of the polarization lines individual.
  • the association of the magneto-resistive elements is performed between two successive metallization levels, the elements being of the longitudinal type and formed in an intermediate level separating the two levels.
  • a first of the metallization levels comprises as many individual polarization lines as the association comprises of magneto-resistive elements, each individual polarization line extending vertically above a line of polarization. unique magnetoresistive element.
  • the second of the metallization levels comprises lines interconnecting in series the magneto-resistive elements and a level of metallization located on the other side of the second level with respect to the elements comprises a line s extending in a direction perpendicular to that of the individual polarization lines.
  • the second of the metallization levels comprises a line extending in a direction perpendicular to that of the individual polarization lines and two separate rails interconnect the ends of the elements.
  • the present invention also provides a differential amplifier whose calibration resistors are dipoles according to any of the embodiments of the present invention.
  • the present invention also provides a method of calibrating an amplifier according to an embodiment of the present invention of applying magnetic excitation. tick close to the amp calibration resistors ⁇ bomb.
  • the present invention also provides a method of changing the operating point of a circuit of providing a digital word to a magnetic field generating circuit of a dipole according to any one of the preceding embodiments.
  • FIG. 1 illustrates schematically and partially, a known differential amplifier
  • 2 illustrates schematically part ⁇ LEMENT, a known embodiment of a variable resistor
  • FIG. 3 is a fragmentary and schematic cross-sectional view of a variable resistance passive resistive dipole according to one embodiment of the present invention
  • FIG. 4 illustrates, in partial and schematic sectional view, a variable resistive passive resistor dipole according to another embodiment of the present invention
  • FIG. 5 illustrates, in partial and schematic cross-sectional view, a variable resistance passive resistive dipole according to another embodiment of the present invention
  • FIG. 6 is a fragmentary and diagrammatic sectional view of a variable resistive passive resistor dipole according to another embodiment of the present invention
  • FIG. 7 illustrates, in partial and schematic plan view, the dipole of FIG. 6.
  • a feature of the present invention is to use magneto-resistive memory elements to form resistive passive dipoles suitable for use in analog circuits.
  • a magneto-resistive memory element consists of a thin-film structure consisting of a stack of particular materials which depend on the type of element produced. Examples of such materials are described in Phys. Rev. Lett. Vol.74, pp3273-3275, 1995.
  • the resistance value of a magnetoresistive memory element is stably and reversibly modifiable when subjected to magnetic excitation H.
  • Such excitation H is obtained between two disjointed perpendicular tracks placed above and below respectively. the magnetoresistive memory element and carrying a current elec ⁇ stick.
  • the modification of the resistance is obtained by circulating in each of the two tracks currents having the directions and intensities required to create a desired excitation H. The resistance then varies by a known fraction. Once the excitation H has been interrupted, the magnetoresistive memory element retains its modified resistance value until an inverse excitation is applied.
  • Such magnetoresistive memory elements are used in the digital domain for making available ⁇ sitifs memory to form programmable memory cells of non-volatile manner.
  • each element is read / write accessible individually.
  • a magneto-resistive memory element in a memory it has a free individual end with respect to the other memory points of the same line as well as an individual free end with respect to the other memory points of the same column.
  • the present invention proposes to use as resis tance ⁇ variable Rl and R2 of Figure 1 of the associations in series and / or parallel to the magnetoresistive memory elements.
  • Each association has a single point of entry and a single exit point common to all elements.
  • FIG. 3 illustrates, in partial and schematic sectional view, a variable resistor 30 made by a series association of magneto-resistive memory elements according to an embodiment of the present invention.
  • the variable resistor 30 is realized in four successive metallization levels of the amplifier.
  • the resistor 30 comprises several magneto-resistive memory elements, for example four
  • the connections 41, 42 and 43 are made alternately in two successive metallization levels M2 and M3 separated by an intermediate level ILD in which are generally made vias.
  • the M2 and M3 levels also have input / output lines connected to the extreme elements. For example, an input / output line 44 is connected to the element 31 and a line 45 is connected to the element 34.
  • the lines 44 and 45 are formed in the level M2.
  • Lower metallization levels Ml and higher M4 comprise conductive lines distributed as follows.
  • the line 50 extends above all magnetoresistive memory elements, paral ⁇ the element to the connections 41, 42, 43 and to the input lines / output 44 and 45.
  • the lower level Ml has as many separate individual bias lines 61, 62, 63 and 64 that the resistor 30 has magneto-resistive memory elements 31,
  • FIG. 4 illustrates, in partial and schematic sectional view, a variable resistor 70 made by a parallel association of magneto-resistive memory elements according to another embodiment of the present invention.
  • the levels M2 and M3 each comprise a conductive line 81, 83 interconnecting the low or high ends of the elements 31, 32, 33 and 34 formed in the ILD level.
  • the lines 81 and 83 are also the input / output lines of the resistor intended to be connected to the circuit of FIG. 1.
  • the resistor 70 comprises, in the metallization level Ml, polarization lines 61, 62, 63 and 64 which extend perpendicular to lines 81 and 83.
  • the interconnection line 83 of the M3 level serves as a common polarization line.
  • the polarization line 50 of Figure 3 is also provided. Similarly, it extends, in a level of metallization immediately above the M3 level, in a direction parallel to the lines 81 and 83.
  • a variable resistor consists of the combination of at least one series association similar to that of Figure 3 and at least one parallel association similar to that of Figure 4. In the case of such a combination, the common polarization line is provided
  • variable resistor according to the present invention lies in the fact that its value is reversibly modifiable.
  • Another advantage of the present invention lies in a significantly reduced bulk compared to known variable resistors.
  • materials with a 1 k'C square resistance are typically used, resulting in a footprint of the order of 200 squares.
  • resistor according to the present invention only a few 5 to 10 squares are needed.
  • Another advantage of the present invention lies in the fact that the calibration is extremely fast, the magnetic excitation programming of a magneto-resistive memory element requiring only a few nanoseconds.
  • Another advantage of the present invention lies in the non-disturbing nature of the programming for the other elements of the circuit.
  • the interconnection line 83 is used both as a common polarization line and as an input / output line. Then, the bias current and voltage are applied to the amplifier circuit.
  • the voltages applied on the lines 83, 61, 62, 63, 64 are of the order of one to two volts, whereas the current passing in the lines 83, 61, 62, 63, 64 is of the order of a few milliamperes, a power of a few milliwatts. Voltage and current values and such low power levels are unrestrainedly supported by the other elements of the amplifier circuit of FIG.
  • Another advantage of the present invention lies in the fact that the addition of the variability function of the resis ⁇ tances is obtained without significant modification of the integrated circuits. Indeed, the realization of the magnetoresistive memory elements takes place at the end of the manufacture of the integrated circuits in the metallization levels. It does not require modification of the circuits using them.
  • Another advantage of the present invention is that such calibration can be performed after manufacture, during use of the amplifier. Indeed, during the operation of the amplifier, the various elements constituting it age and a new offset (offset) is likely to appear.
  • variable resistors according to the present invention use so-called transverse-type magneto-resistive memory elements in which the current must flow perpendicularly to the elements.
  • a transverse element is an assembly FeCo / Al 2 0 3 / FeCo described in JJAP39, L439 (2000).
  • the present invention can also use so-called longitudinal magnetoresistive memory elements in which the current must flow parallel to the elements.
  • An example of such a longitudinal element is a Fe / Cr / Fe assembly described in Phys. Rev. Lett. 61, p. 2472 (1988).
  • FIG. 5 illustrates, in partial and schematic sectional view, a variable resistor 90 according to one embodiment of the present invention by means of longitudinal elements associated in series.
  • Separate longitudinal type magneto-resistive memory elements for example four elements 91, 92, 93 and 94, are placed in an intermediate level ILD.
  • An underlying level of metallization at the ILD intermediate level for example the Ml level, has as many separate individual polarization lines 95, 96, 97 and 98 as the resistance 90 comprises magneto-resistive memory elements 91, 92, 93 and 94.
  • the elements 91, 92, 93 and 94 are connected in series by means of metal connections 101, 102, 103, 104 and 105 formed in a metallization level immediately.
  • a metallization level superimposed on the intermediate ILD, for example the level M2 comprises a common bias line 107 extending perpendicular ⁇ angles to the direction of the individual bias lines 95, 96, 97 and 98 of level Ml. Longitudinal elements may also be combined in parallel to form a resistive dipole resis tance ⁇ variable according to another embodiment of the present invention.
  • FIG. 6 illustrates, in partial and schematic sectional view, such a dipole 110.
  • FIG. 7 illustrates, in partial and schematic top view, the dipole 110.
  • FIG. 6 is a sectional view along the horizontal axis 6- 6 of Figure 7.
  • Magneto-resistive memory elements of longitudinal type for example four elements 111, 112, 113 and 114, are formed in an intermediate level ILD.
  • the four elements extend when seen from above between two rails of inter ⁇ connection 121 and 122.
  • the rails 121 and 122 extend in metallization level M2 superimposed on the ILD level and are connected to each of the four elements 111, 112, 113 and 114 by individual vias not shown.
  • Individual bias lines 131, 132, 133 and 134 of each element 111, 112, 113 and 114, respectively, extend in a level of metal ⁇ neighbor lisation level ILD, e.g. Ml underlying level.
  • ILD metal ⁇ neighbor lisation level
  • the dipole 110 also comprises a common polarization line 150 extending in the metallization level M2 superimposed at the ILD level.
  • Line 150 extends perpendicular to the individual bias lines 131, 132, 133 and 134 of the Ml level.
  • a reference voltage generator and a control circuit are provided to carry out the calibration after encapsulation.
  • the control circuit is adapted to receive a word of as many bits as programmable magneto-resistive memory elements contained in the variable resistor. Depending on the received word, the reference generator will modify the resistance value of a magneto-resistive memory element considered.
  • the control circuit will receive a four-bit word. Each bit position is associated with a given element.
  • the control circuit will receive a word such as 1000 so as to connect the reference voltage generator to the only one. line 61.
  • the circuit will receive the word 0100.
  • the integration surface of such a control circuit is negli ⁇ gable compared to the surface gain related to the use of the network that he commands.
  • variable resistors according to the present invention can be used to calibrate any other type of amplifier in bipolar technology, MOS, CMOS or biCMOS.
  • variable resistors according to the present invention can be used to modify the operating point of any type of circuit in a reversible manner.
  • the present invention is susceptible of various variations and modifications which will be apparent to those skilled in the art.
  • those skilled in the art will be able to choose the number and the nature of the magneto-resistive memory elements necessary to obtain a range of variation of the desired resistance.
  • the possibility of changing the value of the resistance depends on the possibility of variation of each elementary magnetoresistive memory element.
  • the term "magnetoresistive memory element” means an element that retains its modified resistance value after interruption of an excitation H until additional or inverse excitation is applied.
  • a resistive dipole according to the invention made by means of magnetoresistive memory elements of longitudinal type associated in parallel can be formed in any succession of two successive metallization levels separated by an intermediate level in which the elements can be formed.
  • individual polarization lines have been made below (M1 level) magneto-resistive memory elements only as an example. Such lines could be realized above, in a higher level.
  • the lines 61, 62, 63 and 64 are made in the level M4 whereas the line 50 of FIG. 3 is made in the level Ml.
  • the lower line 81 then serves as a common polarization line instead of the upper line 83.
  • the lines 95, 96, 97 and 98 can be performed in the M3 level if the line 107 is performed in the Ml level.
  • the lines 131, 132, 133 and 134 can be made in the level Ml if the line 150 is made in the level Ml.
  • the lower parts of the elements 31, 32, 33 and 34 in contact with the metallizations 44, 42 or 45 may be made of a magneto-resistive material and their upper part of a material commonly used to form vias between two levels of metallization.
  • the high parts of the elements 31, 32, 33 and 34 in contact with the metallizations 41 and / or 43 will be formed at the same time as these metallizations, by means of the same material.

Abstract

L'invention concerne un dipôle passif résistif (30) réalisé sous forme monolithique constitué d'une association en série et/ou parallèle d'au moins deux éléments mémoire magnéto-résistifs (31, 32, 33, 34).

Description

RESISTANCE VARIABLE
Domaine de l'invention
La présente invention concerne la réalisation de résistances variables. Exposé de l'art antérieur Dans de nombreux dispositifs intégrés, il est néces¬ saire de disposer de résistances variables. En particulier, de telles résistances sont utilisées pour ajuster les performances de circuits intégrés. Par exemple, de telles résistances sont utilisées pour calibrer des amplificateurs différentiels. La figure 1 est un schéma électrique partiel d'un amplificateur comportant deux branches Bl et B2. Chaque branche Bl, B2 comporte, connectés en série entre deux rails d'alimentation haute V et basse GND, une source de courant 1 commune aux deux branches, un transistor bipolaire de type PNP Tl, T2, un transistor bipolaire de type NPN Ql, Q2 et une résistance variable Rl, R2. Les transistors Ql et Q2 sont montés de façon à former un miroir de courant 2, leur base commune étant connectée au collecteur du transistor Tl. Le collecteur du transistor T2 - collecteur du transistor Q2 - constitue la sortie OUT de l'amplificateur. Un signal différentiel est appliqué entre les bases II et 12 des transistors bipolaires Tl et T2 qui constituent un étage d'entrée 3. Les résistances Rl et R2 ont une même valeur initiale et sont utilisées pour compenser le décalage ou offset lié à des différences de caractéristiques intrinsèques des divers composants de l'amplificateur. Cette compensation est effectuée en appliquant entre les bornes II et 12 une différence de tension nulle et en ajustant le cas échéant les valeurs des résistances de façon que la sortie OUT soit identique à la tension présente sur la borne de collecteur-base du transistor Ql, d'environ 0,7 V.
La figure 2 illustre, schématiquement et partiel- lement, un mode de réalisation connu des résistances variables Rl et R2. Chaque résistance variable est constituée d'une résistance R en parallèle de laquelle est placé un réseau de plusieurs résistances R21, R22, R23. Chaque résistance R2i est connectée à un fusible correspondant, par exemple une diode Zener Zi, où i est 1, 2 ou 3. Le point milieu de cette connexion série R2i-Zi est appelé Fi.
Lors du calibrage, on mesure l'offset initial de l'amplificateur. En fonction de la valeur de l'offset, on sélectionne la (ou les) résistance (s) R2i à rajouter dans le circuit et on applique au(x) point (s) Fi correspondant (s) une tension élevée de façon à claquer la (es) diode (s) correspondante (s) Zi. Une fois une diode Zi claquée, la résistance R2i est insérée dans le réseau et la valeur de la résistance diminue. On mesure ensuite de nouveau la valeur de l'offset pour vérifier si elle est conforme à la spécification imposée pour ce paramètre. Le cas échéant, on recommence les opérations précé¬ dentes pour compenser un éventuel offset résiduel lié à des dérives des valeurs réelles des résistances introduites.
L'utilisation de telles résistances variables pour ajuster l'offset d'un amplificateur présente toutefois de nom¬ breux inconvénients .
En particulier, le phénomène est irréversible. En effet, une fois une diode Zi claquée, la résistance correspon¬ dante R2i est rajoutée dans le réseau et il est impossible de revenir en arrière. En cas d'erreur, la diminution de la résistance du réseau est irréversible. Le décalage de l'amplificateur est modifié de façon non corrigeable.
Un autre inconvénient réside dans le temps élevé d'ajustement du circuit. En effet, le cycle de calibrage exposé précédemment est relativement lent car le claquage d'un fusible donné prend environ dix millisecondes.
Un autre inconvénient réside dans l'application de la puissance élevée nécessaire pour faire claquer le fusible Zi. Ainsi, si le fusible est une diode Zener standard, il faut appliquer au point Fi une puissance de l'ordre du Watt. Pour ce faire, on applique une tension de l'ordre de 16 V et on force la circulation d'un courant de l'ordre de 100 mA. On observe alors des dysfonctionnements attribués à une altération des caracté¬ ristiques des autres composants du circuit dus à de tels tensions et courants élevés.
Un autre inconvénient d'un tel calibrage réside dans le fait que les dysfonctionnements précédents n'apparaissent pas uniquement lors de tests finaux, mais en fonctionnement du fait d'un vieillissement rapide des composants fragilisés lors du calibrage.
Un autre inconvénient d'une telle résistance variable réside dans le fait que pour faire varier de quelques pourcents la valeur de la résistance globale, il faut que les valeurs des résistances R2i soient relativement élevées. Ainsi, les résistances ont typiquement des valeurs allant de 100 à 500 k'C . La réalisation de telles résistances sous forme de pistes métalliques ou de caissons dans un substrat semiconducteur est particulièrement encombrante.
Un autre inconvénient réside dans le fait que l'ajustement du décalage (offset) n'est possible avec une telle résistance que lors d'un premier test du circuit effectué sur une plaquette entière et généralement appelé test EWS (Electrical Wafer Sorting) . En effet, il n'est pas possible d'effectuer le calibrage après encapsulation des puces car l'accès aux points Fi n'est plus possible. Il n'est donc pas possible de compenser un offset apparaissant soit à la fin de la fabrication, après la découpe de la plaquette et la mise en boîtier de la puce, soit en cours de fonctionnement du circuit en raison d'une usure (vieillissement) des divers composants. Modifier le boîtier standard pour pouvoir accéder aux points Fi constitue un surcoût important.
On a proposé d'autres modes de réalisation de résis¬ tances variables tels que le "laser trimming" . Selon ce procédé, chaque résistance variable est réalisée sous la forme d'une piste de siliciure. Pour modifier la valeur de la résistance, on coupe à l'aide d'un laser des portions de la piste. On obtient alors une diminution de la résistance. Un tel procédé présente les inconvénients d'être irréversible et de requérir une installation laser onéreuse. De plus, il impose d'introduire dans les procédés de fabrication la formation d'une piste résistive d'un type inhabituel, généralement un siliciure de chrome, la piste étant surmontée de couches transparentes, ce qui complique considérablement les procédés de fabrication d'un circuit intégré. En outre, si l'on souhaite calibrer l'ampli- ficateur après encapsulation ou permettre à un utilisateur final de modifier le calibrage, il faut prévoir un boîtier spécifique présentant une fenêtre propre à permettre l'exposition au laser.
D'autres résistances variables connues sont des lignes en silicium polycristallin. Pour modifier la valeur de la résistance, on soumet la ligne à un cycle de chauffage par application d'un courant ou d'une série d'impulsions de courant de fortes valeurs, suivies d'un refroidissement. Lors du refroidissement, la piste recristallise selon une structure différente qui dépend de façon connue du cycle thermique . Bien que réversible, ce mode de réalisation présente divers inconvé¬ nients. Parmi ceux-ci, le temps d'ajustement est relativement long, de l'ordre de quatre secondes, le calibrage n'est possible que sur plaquette (test EWS) et le courant élevé peut avoir des effets sur les autres composants de l'amplificateur. La présente invention vise par conséquent à proposer une résistance variable qui pallie tout ou partie des inconvénients des résistances variables connues.
En particulier, la présente invention vise à proposer une telle résistance dont la variation soit réversible.
La présente invention vise également à proposer une telle résistance dont la durée d'ajustement soit réduite.
La présente invention vise également à proposer une telle résistance dont l'encombrement soit réduit. La présente invention vise également à proposer une telle résistance dont la valeur puisse être modifiée par un utilisateur final.
La présente invention vise également à proposer une telle résistance dont l'ajustement soit sans effet sur les autres composants du circuit. Résumé de l'invention
Pour atteindre ces objets et d'autres, la présente invention prévoit un dipôle passif résistif réalisé sous forme monolithique constitué d'une association en série et/ou paral- lèle d'au moins deux éléments mémoire magnéto-résistifs.
Selon un mode de réalisation de la présente invention, l'association des éléments magnéto-résistifs est réalisée entre deux niveaux de métallisation successifs, les éléments étant du type transverse et formés dans un niveau intermédiaire séparant les deux niveaux qui comportent des lignes d'interconnexion et/ou d'entrée/sortie de l'association.
Selon un mode de réalisation de la présente invention, un premier niveau de métallisation immédiatement suivant ou précédent à l'un des deux niveaux dans lesquels est formée l'association comporte autant de lignes de polarisation individuelles que l'association comporte d'éléments magnéto-résistifs, chaque ligne de polarisation individuelle s 'étendant à l'aplomb d'un unique élément magnéto-résistif.
Selon un mode de réalisation de la présente invention, un deuxième niveau de métallisation immédiatement précédent ou suivant à l'un des deux niveaux dans lesquels est formée l'association et distinct du premier niveau comporte une ligne de polarisation commune s 'étendant au-dessus de toutes les éléments magnéto-résistifs dans une direction perpendiculaire à la direction des lignes de polarisation individuelles.
Selon un mode de réalisation de la présente invention, l'association des éléments magnéto-résistifs est réalisée entre deux niveaux de métallisation successifs, les éléments étant du type longitudinal et formés dans un niveau intermédiaire séparant les deux niveaux.
Selon un mode de réalisation de la présente invention, un premier des niveaux de métallisation comporte autant de lignes de polarisation individuelles que l'association comporte d'éléments magnéto-résistifs, chaque ligne de polarisation individuelle s 'étendant à l'aplomb d'un unique élément magnéto- résistif.
Selon un mode de réalisation de la présente invention, le deuxième des niveaux de métallisation comporte des lignes interconnectant en série les éléments magnéto-résistifs et un niveau de métallisation se trouvant de l'autre côté du deuxième niveau par rapport aux éléments comporte une ligne s 'étendant selon une direction perpendiculaire à celle des lignes de polarisation individuelles.
Selon un mode de réalisation de la présente invention, le deuxième des niveaux de métallisation comporte une ligne s 'étendant selon une direction perpendiculaire à celle des lignes de polarisation individuelles et deux rails distincts interconnectent les extrémités des éléments .
La présente invention prévoit également un amplifi- cateur différentiel dont des résistances de calibrage sont des dipôles selon l'un quelconque des modes de réalisation de la présente invention.
La présente invention prévoit également un procédé de calibrage d'un amplificateur selon un mode de réalisation de la présente invention consistant à appliquer une excitation magné- tique à proximité des résistances de calibrage de l'ampli¬ ficateur.
La présente invention prévoit également un procédé de modification du point de fonctionnement d'un circuit consistant à fournir un mot numérique à un circuit de production d'un champ d'excitation magnétique d'un dipôle selon l'un quelconque des modes de réalisation précédents. Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre, schématiquement et partiel- lement, un amplificateur différentiel connu ; la figure 2 illustre, schématiquement et partiel¬ lement, un mode de réalisation connu d'une résistance variable ; la figure 3 illustre, en vue en coupe partielle et schématique, un dipôle résistif passif à résistance variable selon un mode de réalisation de la présente invention ; la figure 4 illustre, en vue en coupe partielle et schématique, un dipôle résistif passif à résistance variable selon un autre mode de réalisation de la présente invention ; la figure 5 illustre, en vue en coupe partielle et schématique, un dipôle résistif passif à résistance variable selon un autre mode de réalisation de la présente invention ; la figure 6 illustre, en vue en coupe partielle et schématique, un dipôle résistif passif à résistance variable selon un autre mode de réalisation de la présente invention ; et la figure 7 illustre, en vue de dessus partielle et schématique, le dipôle de la figure 6. Description détaillée
Par souci de clarté, les mêmes éléments ont été dési¬ gnés par les mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les vues en coupe des figures 3 et 4 ne sont pas tracées à l'échelle.
Une caractéristique de la présente invention est d'utiliser des éléments mémoire magnéto-résistifs pour former des dipôles passifs résistifs propres à être utilisés dans des circuits analogiques.
Un élément mémoire magnéto-résistif est constitué d'une structure en couche mince constituée d'un empilement de matériaux particuliers qui dépendent du type d'élément réalisé Des exemples de tels matériaux sont décrits dans l'article Phys . Rev. Lett. Vol.74, pp3273-3275, 1995.
La valeur de résistance d'un élément mémoire magnéto- résistif est modifiable de façon stable et réversible lorsqu'il est soumis à une excitation magnétique H. Une telle excitation H est obtenue entre deux pistes perpendiculaires disjointes placées respectivement au-dessus et en dessous de l'élément mémoire magnéto-résistif et parcourues par un courant élec¬ trique. La modification de la résistance est obtenue en faisant circuler dans chacune des deux pistes des courants ayant les sens et intensités requises pour créer une excitation H recherchée. La résistance varie alors d'une fraction connue. Une fois l'excitation H interrompue, l'élément mémoire magnéto- résistif conserve sa valeur de résistance modifiée jusqu'à application d'une excitation inverse. De tels éléments mémoire magnéto-résistifs sont utilisés dans le domaine numérique pour la réalisation de dispo¬ sitifs mémoire pour constituer des points mémoire programmables de manière non volatile. Dans de tels dispositifs, chaque élément est accessible en lecture/écriture individuellement. Étant donné un tel élément mémoire magnéto-résistif dans une mémoire, il présente une extrémité individuelle libre par rapport aux autres points mémoire de la même ligne ainsi qu'une extrémité libre individuelle par rapport aux autres points mémoire de la même colonne. La présente invention propose d'utiliser comme résis¬ tance variable Rl et R2 de la figure 1 des associations en série et/ou parallèle d'éléments mémoire magnéto-résistifs. Chaque association comporte un unique point d'entrée et un unique point de sortie communs à tous les éléments.
La figure 3 illustre, en vue en coupe partielle et schématique, une résistance variable 30 réalisée par une association en série d'éléments mémoire magnéto-résistifs selon un mode de réalisation de la présente invention. La résistance variable 30 est réalisée dans quatre niveaux de métallisation successifs de l'amplificateur. La résistance 30 comporte plusieurs éléments mémoire magnéto-résistifs, par exemple quatre
31, 32, 33 et 34, associés en série au moyen de connexions métalliques 41, 42 et 43. Les connexions 41, 42 et 43 sont réalisés de façon alternée dans deux niveaux de métallisation successifs M2 et M3 séparés par un niveau intermédiaire ILD dans lequel sont généralement réalisés des vias. Les niveaux M2 et M3 comportent également des lignes d'entrée/sortie connectées aux éléments extrêmes. Par exemple, une ligne d'entrée/sortie 44 est connectée à l'élément 31 et une ligne 45 est connectée à l'élément 34. Les lignes 44 et 45 sont formées dans le niveau M2. Des niveaux de métallisation inférieur Ml et supérieur M4 comportent des lignes conductrices réparties de la façon suivante. Un niveau, par exemple le niveau supérieur M4, comporte une unique ligne conductrice 50. La ligne 50 s'étend au dessus de tous les éléments mémoire magnéto-résistifs, paral¬ lèlement aux connexions 41, 42, 43 et aux lignes d'entrée/sortie 44 et 45. Le niveau inférieur Ml comporte autant de lignes de polarisation individuelles distinctes 61, 62, 63 et 64 que la résistance 30 comporte d'éléments mémoire magnéto-résistifs 31,
32, 33 et 34. Chaque ligne 61, 62, 63, 64 est formée en dessous d'un élément correspondant 31, 32, 33 et 34. Les lignes 61, 62, 63 et 64 s'étendent dans la direction perpendiculaire à celle de la ligne 50. Pour modifier la valeur de résistance d'un élément, par exemple l'élément 31, il suffit de faire circuler un courant dans la ligne 50 et dans la ligne correspondante 61 de façon à placer une excitation magnétique H aux bornes de l'élément 31. La figure 4 illustre, en vue en coupe partielle et schématique, une résistance variable 70 réalisée par une association en parallèle d'éléments mémoire magnéto-résistifs selon un autre mode de réalisation de la présente invention. Les niveaux M2 et M3 comportent chacun une ligne conductrice 81, 83 interconnectant les extrémités basses ou hautes des éléments 31, 32, 33 et 34 formés dans le niveau ILD. Les lignes 81 et 83 sont également les lignes d'entrée/sortie de la résistance, destinées à être raccordées au circuit de la figure 1. La résistance 70 comporte dans le niveau de métallisation Ml des lignes de polarisation 61, 62, 63 et 64 qui s'étendent perpendiculairement aux lignes 81 et 83.
Selon un mode de réalisation de la présente invention, la ligne d'interconnexion 83 du niveau M3 sert de ligne de polarisation commune. Selon un autre mode de réalisation de la présente invention, non représenté, la ligne de polarisation 50 de la figure 3 est également prévue. De façon similaire, elle s'étend, dans un niveau de métallisation immédiatement supérieur au niveau M3, selon une direction parallèle aux lignes 81 et 83. Selon un autre mode de réalisation de la présente invention, non représenté, une résistance variable est constituée de la combinaison d'au moins une association en série similaire à celle de la figure 3 et d'au moins une association en parallèle similaire à celle de la figure 4. Dans le cas d'une telle combinaison, on prévoit la ligne de polarisation commune
50 de la figure 3.
Un avantage d'une résistance variable selon la présente invention réside dans le fait que sa valeur est modifiable de façon réversible. Un autre avantage de la présente invention réside dans un encombrement considérablement réduit par rapport aux résistances variables connues. Ainsi, pour former une résistance de 200 k'C , on utilise typiquement des matériaux ayant une résistance par carré de 1 k'C , ce qui conduit à un encombrement de l'ordre de 200 carrés. Par contre, avec une résistance selon la présente invention seuls quelques 5 à 10 carrés sont nécessaires .
Un autre avantage de la présente invention réside dans le fait que le calibrage est extrêmement rapide, la programmation par excitation magnétique d'un élément mémoire magnéto-résistif ne requérant que quelques nanosecondes.
Un autre avantage de la présente invention réside dans le caractère non perturbant de la programmation pour les autres éléments du circuit.
Dans le cas de la présence d'une ligne de polarisation commune distincte d'une ligne d'interconnexion, ce caractère non perturbant est évident. En effet, comme l'illustre la figure 3, les lignes de polarisation commune 50, et individuelles 61, 62, 63 et 64 sont alors distinctes des lignes d'entrée/sortie 44, 45 connectées au reste du circuit amplificateur de la figure 1.
Dans le cas d'une association strictement en parallèle comme cela a été décrit en relation avec la figure 4, la ligne d'interconnexion 83 est utilisée tant comme ligne de polari- sation commune que comme ligne d'entrée/sortie. Alors, les courant et tension de polarisation sont appliqués au circuit amplificateur. Toutefois, pour créer une excitation magnétique propre à modifier la résistance d'un élément mémoire magnéto- résistif, les tensions appliquées sur les lignes 83, 61, 62, 63, 64 sont de l'ordre de un à deux volts, alors que le courant passant dans les lignes 83, 61, 62, 63, 64 est de l'ordre de quelques milliampères, soit une puissance de quelques milliwatts. Des valeurs de tension et courant et des niveaux de puissance aussi faibles sont supportés sans contrainte par les autres éléments du circuit amplificateur de la figure 1. Un autre avantage de la présente invention réside dans le fait que l'ajout de la fonction de variabilité des résis¬ tances est obtenu sans modification importante des circuits intégrés. En effet, la réalisation des éléments mémoire magnéto- résistifs s'effectue à la fin de la fabrication des circuits intégrés dans les niveaux de métallisation. Elle ne requiert donc pas de modification des circuits les utilisant.
Un autre avantage de la présente invention est qu'un tel calibrage peut être effectué après fabrication, au cours d'une utilisation de l'amplificateur. En effet, lors du fonctionnement de l'amplificateur, les différents éléments le constituant vieillissent et un nouveau décalage (offset) est susceptible d'apparaître.
Dans les modes de réalisation des figures 3 et 4, les résistances variables selon la présente invention utilisent des éléments mémoire magnéto-résistifs dits de type transverse dans lesquels le courant doit circuler perpendiculairement aux éléments. Un exemple d'un tel élément transverse est un assemblage FeCo/Al203/FeCo décrit dans JJAP39, L439 (2000) . Toutefois la présente invention peut également utiliser des éléments mémoire magnéto-résistifs dits de type longitudinal dans lesquels le courant doit circuler parallèlement aux éléments. Un exemple d'un tel élément longitudinal est un assemblage Fe/Cr/Fe décrit dans Phys . Rev. Lett. 61, p. 2472 (1988) .
La figure 5 illustre, en vue en coupe partielle et schématique, une résistance variable 90 selon un mode de réalisation de la présente invention au moyen d'éléments longitudinaux associés en série. Des éléments mémoire magnéto-résistifs de type longitudinal distincts, par exemple quatre éléments 91, 92, 93 et 94, sont placés dans un niveau intermédiaire ILD. Un niveau de métallisation sous-jacent au niveau intermédiaire ILD, par exemple le niveau Ml, comporte autant de lignes de polarisation individuelles distinctes 95, 96, 97 et 98 que la résistance 90 comporte d'éléments mémoire magnéto-résistifs 91, 92, 93 et 94. Les éléments 91, 92, 93 et 94 sont associés en série au moyen de connexions métalliques 101, 102, 103, 104 et 105 formées dans un niveau de métallisation immédiatement supérieur au niveau ILD, par exemple le niveau M2. Un niveau de métallisation superposé au niveau intermédiaire ILD, par exemple le niveau M2, comporte une ligne de polarisation commune 107 s 'étendant perpen¬ diculairement à la direction des lignes de polarisation individuelles 95, 96, 97 et 98 du niveau Ml. Des éléments longitudinaux peuvent également être associés en parallèle pour former un dipôle résistif de résis¬ tance variable selon un autre mode de réalisation de la présente invention.
La figure 6 illustre, en vue en coupe partielle et schématique, un tel dipôle 110. La figure 7 illustre, en vue de dessus partielle et schématique, le dipôle 110. La figure 6 est une vue en coupe selon l'axe horizontal 6-6 de la figure 7.
Des éléments mémoire magnéto-résistifs de type longitudinal, par exemple quatre éléments 111, 112, 113 et 114, sont formés dans un niveau intermédiaire ILD. Les quatre éléments s'étendent en vue de dessus entre deux rails d'inter¬ connexion 121 et 122. Les rails 121 et 122 s'étendent dans le niveau de métallisation M2 superposé au niveau ILD et sont reliés à chacun des quatre éléments 111, 112, 113 et 114 par des vias individuels non représentés. Des lignes de polarisation individuelles 131, 132, 133 et 134 de chaque élément 111, 112, 113 et 114, respectivement, s'étendent dans un niveau de métal¬ lisation voisin du niveau ILD, par exemple le niveau Ml sous- jacent. Dans la vue de dessus de la figure 7, les lignes de polarisation 131, 132, 133 et 134 sont représentées en pointillés. Le dipôle 110 comporte également une ligne de polarisation commune 150 s 'étendant dans le niveau de métallisation M2 superposé au niveau ILD. La ligne 150 s'étend perpendiculairement aux lignes de polarisation individuelles 131, 132, 133 et 134 du niveau Ml. Selon un mode de réalisation de la présente invention, pour effectuer le calibrage après encapsulation, on prévoit un générateur de tension de référence et un circuit de commande. Le circuit de commande est propre à recevoir un mot d'autant de bits que d'éléments mémoire magnéto-résistifs programmables contenus dans la résistance variable. En fonction du mot reçu, le générateur de référence modifiera la valeur de résistance d'un élément mémoire magnéto-résistif considéré. Par exemple, dans le cas du mode de réalisation de la figure 3 ou 4 à quatre éléments mémoire magnéto-résistifs 31, 32, 33 et 34, le circuit de commande recevra un mot de quatre bits. Chaque position de bit est associée à un élément donné. Par exemple, pour modifier la valeur de la résistance 31 et ne pas modifier la valeur des résistances des éléments 32, 33 et 34, le circuit de commande recevra un mot tel que 1000 de façon à connecter le générateur de tension de référence à la seule ligne 61. Pour modifier la valeur de la résistance 32, le circuit recevra le mot 0100. La surface d'intégration d'un tel circuit de commande est négli¬ geable par rapport au gain de surface lié à l'utilisation du réseau qu'il commande.
La présente invention a été décrite et présentée dans le cas de la réalisation d'une résistance variable destinée à calibrer un amplificateur particulier représenté en figure 1.
Toutefois, les résistances variables selon la présente invention sont utilisables pour calibrer tout autre type d'amplificateur en technologie bipolaire, MOS, CMOS ou biCMOS .
De façon générale, les résistances variables selon la présente invention sont utilisables pour modifier le point de fonctionnement de tout type de circuit de façon réversible. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'homme de l'art saura choisir le nombre et la nature des éléments mémoire magnéto-résistifs nécessaires pour obtenir une plage de variation de la résistance recherchée. En effet, la possibilité de modifier la valeur de la résistance dépend de la possibilité de variation de chaque élément mémoire magnéto-résistif élémentaire. Comme cela a été indiqué précédemment, on désigne par "élément mémoire magnéto- résistif" un élément qui conserve sa valeur de résistance modifiée après interruption d'une excitation H jusqu'à application d'une excitation supplémentaire ou inverse. L'homme de l'art veillera à ne pas utiliser d'éléments magnéto-résistifs de type capteur dont la valeur de résistance modifiée n'est pas conservée après interruption d'une excitation H. L'homme de l'art saura également adapter la position de la résistance variable dans les niveaux de métallisation à la filière technologique utilisée. Ainsi, dans la figure 3, on a décrit la résistance comme étant formée entre les premier Ml et quatrième M4 niveaux de métallisation. Toutefois, elle pourrait être formée dans toute autre succession de quatre niveaux. De façon similaire, une association en parallèle d'éléments de type TRANSVERSE (figure 4) ou en série d'éléments de type longitudinal (figure 5) peut être réalisée dans toute succession de trois niveaux. De même, un dipôle résistif selon l'invention réalisé au moyen d'éléments mémoire magnéto-résistifs de type longitudinal associés en parallèle peut être formé dans toute succession de deux niveaux de métallisations successifs séparés par un niveau intermédiaire dans lequel peuvent être formés les éléments. De façon similaire, l'homme de l'art comprendra que les lignes de polarisation individuelles n'ont été réalisées au- dessous (niveau Ml) des éléments mémoire magnéto-résistifs qu'à titre d'exemple. De telles lignes pourraient être réalisées au- dessus, dans un niveau supérieur. A titre d'exemple, dans le cas de la figure 3, les lignes 61, 62, 63 et 64 sont réalisées dans le niveau M4 alors que la ligne 50 de la figure 3 est réalisée dans le niveau Ml. Dans le cas de la figure 4, la ligne inférieure 81 sert alors de ligne de polarisation commune au lieu de la ligne supérieure 83. De façon similaire, dans le cas de la figure 5, les lignes 95, 96, 97 et 98 peuvent être réalisées dans le niveau M3 si la ligne 107 est réalisée dans le niveau Ml. Dans le cas des figures 6 et 7, les lignes 131, 132, 133 et 134 peuvent être réalisées dans le niveau Ml si la ligne 150 est réalisée dans le niveau Ml. De plus, l'homme de l'art comprendra que seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés dans les figures. En particulier, la structure de l'amplificateur de la figure 1 a été simplifiée.
De plus, les différentes figures n'ont pas été réalisées à l'échelle. En particulier, l'homme de l'art comprendra que les dimensions des matériaux magnéto-résistifs sont réduites, en particulier inférieures à l'épaisseur d'un niveau interdiélectrique standard séparant deux niveaux de métal- lisation. L'homme de l'art devra alors par exemple veiller à utiliser un niveau intermédiaire ILD plus fin que des niveaux standard. Selon un autre exemple, l'homme de l'art prévoira un niveau ILD d'épaisseur standard mais veillera, si nécessaire, à ajuster les niveaux au moyen d'un quelconque matériau conducteur approprié. Par exemple, dans le cas de la figure 3, les parties inférieures des éléments 31, 32, 33 et 34 en contact avec les métallisations 44, 42 ou 45 pourront être constituées d'un matériau magnéto-résistif et leur partie haute d'un matériau couramment utilisé pour former des vias entre deux niveaux de métallisation. Selon une variante, toujours dans le cas de la figure 3, les parties hautes des éléments 31, 32, 33 et 34 en contact avec les métallisations 41 et/ou 43 seront formées en même temps que ces métallisations, au moyen du même matériau.
En outre, l'homme de l'art saura former un dipôle résistif de résistance variable en associant les dipôles 30 de la figure 3, 70 de la figure 4, 90 de la figure 5 et/ou 110 des figures 6 et 7.

Claims

REVENDICATIONS
1. Dipôle passif résistif (30 ; 70 ; 90 ; 110) réalisé sous forme monolithique constitué d'une association en série et/ou parallèle d'au moins deux éléments mémoire magnéto- résistifs (31, 32, 33, 34 ; 91, 92, 93, 94 ; 111, 112, 113, 114).
2. Dipôle (30 ; 70) selon la revendication 1, carac¬ térisé en ce que l'association des éléments magnéto-résistifs (31, 32, 33, 34) est réalisée entre deux niveaux de métallisation successifs (M2, M3), les éléments étant du type transverse et formés dans un niveau intermédiaire (ILD) séparant lesdits deux niveaux qui comportent des lignes d'interconnexion (41, 42, 43 ; 81, 83) et/ou d'entrée/sortie (44, 45) de 1 'association.
3. Dipôle selon la revendication 2, caractérisé en ce qu'un premier niveau de métallisation (Ml) immédiatement suivant ou précédent à l'un des deux niveaux (M2, M3) dans lesquels est formée l'association comporte autant de lignes de polarisation individuelles (61, 62, 63, 64) que l'association comporte d'éléments magnéto-résistifs (31, 32, 33, 34), chaque ligne de polarisation individuelle s 'étendant à l'aplomb d'un unique élément magnéto-résistif.
4. Dipôle selon la revendication 3, caractérisé en ce qu'un deuxième niveau de métallisation (M4) immédiatement précédent ou suivant à l'un des deux niveaux (M2, M3) dans lesquels est formée l'association et distinct dudit premier niveau comporte une ligne de polarisation commune (50) s 'étendant au-dessus de toutes les éléments magnéto-résistifs (31, 32, 33, 34) dans une direction perpendiculaire à la direction des lignes de polarisation individuelles (61, 62, 63, 64) .
5. Dipôle (90 ; 110) selon la revendication 1, caractérisé en ce que l'association des éléments magnéto- résistifs (91, 92, 93, 94 ; 111, 112, 113, 114) est réalisée entre deux niveaux de métallisation successifs (Ml, M2), les éléments étant du type longitudinal et formés dans un niveau intermédiaire (ILD) séparant lesdits deux niveaux.
6. Dipôle (90 ; 110) selon la revendication 5, dans lequel un premier (Ml) des niveaux de métallisation comporte autant de lignes de polarisation individuelles (95, 96, 97, 98 ; 131, 132, 133, 134) que l'association comporte d'éléments magnéto-résistifs (91, 92, 93, 94 ; 111, 112, 113, 114), chaque ligne de polarisation individuelle s 'étendant à l'aplomb d'un unique élément magnéto-résistif.
7. Dipôle (90) selon la revendication 6, dans lequel le deuxième (M2) des niveaux de métallisation comporte des lignes (101, 102, 103, 104, 105) interconnectant en série les éléments magnéto-résistifs (91, 92, 93, 94) et dans lequel un niveau de métallisation (M3) se trouvant de l'autre côté dudit deuxième niveau par rapport auxdits éléments comporte une ligne (107) s'étendant selon une direction perpendiculaire à celle des lignes de polarisation individuelles (95, 96, 97, 98) .
8. Dipôle (110) selon la revendication 6, dans lequel le deuxième (M2) des niveaux de métallisation comporte une ligne (150) s'étendant selon une direction perpendiculaire à celle des lignes de polarisation individuelles (131, 132, 133, 134) et dans lequel deux rails distincts (121, 122) interconnectent les extrémités des éléments (111, 112, 113, 114).
9. Amplificateur différentiel, dans lequel des résistances de calibrage (Rl, R2) dudit amplificateur sont des dipôles (30 ; 70 ; 90 ; 110) selon l'une quelconque des revendications 1 à 8.
10. Procédé de calibrage d'un amplificateur selon la revendication 9, caractérisé en ce qu'il consiste à appliquer une excitation magnétique à proximité des résistances de calibrage dudit amplificateur.
11. Procédé de modification du point de fonctionnement d'un circuit, caractérisé en ce qu'il consiste à fournir un mot numérique à un circuit de production d'un champ d'excitation magnétique d'un dipôle selon l'une quelconque des revendications 1 à 8.
PCT/FR2006/050778 2005-08-03 2006-08-03 Resistance variable WO2007015030A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0552424 2005-08-03
FR0552424A FR2889623A1 (fr) 2005-08-03 2005-08-03 Resistance variable

Publications (1)

Publication Number Publication Date
WO2007015030A1 true WO2007015030A1 (fr) 2007-02-08

Family

ID=36123413

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2006/050778 WO2007015030A1 (fr) 2005-08-03 2006-08-03 Resistance variable

Country Status (2)

Country Link
FR (1) FR2889623A1 (fr)
WO (1) WO2007015030A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005470A2 (fr) * 2000-07-11 2002-01-17 Integrated Magnetoelectronics Corporation Ajustage magnetoresistant de circuits a resistance magnetique geante
US20020191437A1 (en) * 2001-06-06 2002-12-19 Sanyo Electric Co., Ltd. Magnetic memory device
US20030223268A1 (en) * 2002-05-30 2003-12-04 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device having dummy cell
EP1398835A1 (fr) * 2001-06-19 2004-03-17 Matsushita Electric Industrial Co., Ltd. Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005470A2 (fr) * 2000-07-11 2002-01-17 Integrated Magnetoelectronics Corporation Ajustage magnetoresistant de circuits a resistance magnetique geante
US20020191437A1 (en) * 2001-06-06 2002-12-19 Sanyo Electric Co., Ltd. Magnetic memory device
EP1398835A1 (fr) * 2001-06-19 2004-03-17 Matsushita Electric Industrial Co., Ltd. Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci
US20030223268A1 (en) * 2002-05-30 2003-12-04 Mitsubishi Denki Kabushiki Kaisha Thin film magnetic memory device having dummy cell

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BAIBICH M N ET AL: "GIANT MAGNETORESISTANCE OF (001)FE/(001) CR MAGNETIC SUPERLATTICES", PHYSICAL REVIEW LETTERS, NEW YORK,NY, US, vol. 61, no. 21, 21 November 1988 (1988-11-21), pages 2472 - 2475, XP000909024, ISSN: 0031-9007 *
XIU-FENG HAN ET AL: "High-magnetoresistance tunnel junction using Co75-Fe25 ferromagnetic electrodes", JAPANESE JOURNAL OF APPLIED PHYSICS, PART 2 (LETTERS) JAPAN SOC. APPL. PHYS JAPAN, vol. 39, no. 5B, 15 May 2000 (2000-05-15), pages L439 - L441, XP002376785, ISSN: 0021-4922 *

Also Published As

Publication number Publication date
FR2889623A1 (fr) 2007-02-09

Similar Documents

Publication Publication Date Title
EP2047475B1 (fr) Circuit de lecture d'un element de retention de charges pour mesure temporelle
EP0718887B1 (fr) Circuit d'étalonnage de résistances
EP2050098B1 (fr) Circuit eeprom de retention de charges pour mesure temporelle
FR2787922A1 (fr) Cellule memoire a programmation unique en technologie cmos
EP3227889A1 (fr) Circuit de lecture pour mémoire résistive
EP1321752A1 (fr) Capteur de température à seuil comprenant des moyens de test à température ambiante
EP1580760B1 (fr) Mémoire vive magnétorésistive à haute densité de courant
FR2825806A1 (fr) Circuit de polarisation a point de fonctionnement stable en tension et en temperature
EP3608980B1 (fr) Dispositif mémoire
WO2007015030A1 (fr) Resistance variable
EP1476878B1 (fr) Cellule memoire a programmation unique non destructrice
EP3608979B1 (fr) Dispositif mémoire
EP1416497A2 (fr) Cellules mémoire multi-niveaux à programmation unique
EP2977988B1 (fr) Mémoire non volatile à résistance programmable
WO2006032823A2 (fr) Generation d'un identifiant d'un circuit integre
EP1416498B1 (fr) Compteur monotone à base de cellules mémoire
FR2897193A1 (fr) Circuit de fusible electrique procurant une fonction de lecture de marge
EP1420416A1 (fr) Cellule mémoire à trois états
EP1416637A1 (fr) Compteur monotone croissant en circuit intégré
EP1389782A1 (fr) Procédé de programmation d'un anti-fusible et circuit de programmation associé
EP1476872A1 (fr) Extraction d'un code binaire a partir de parametres physiques d'un circuit integre
EP3627512A1 (fr) Cellule à mémoire résistive
EP0298829A1 (fr) Procédé de commande de l'état de conduction d'un transistor MOS
EP0029378A1 (fr) Registre à décalage à propagation de domaines magnétiques et mémoire constituée par ces registres
FR2836750A1 (fr) Cellule memoire a programmation unique non destructrice

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06794519

Country of ref document: EP

Kind code of ref document: A1