WO2006126382A1 - Piezoelectric device - Google Patents

Piezoelectric device Download PDF

Info

Publication number
WO2006126382A1
WO2006126382A1 PCT/JP2006/309245 JP2006309245W WO2006126382A1 WO 2006126382 A1 WO2006126382 A1 WO 2006126382A1 JP 2006309245 W JP2006309245 W JP 2006309245W WO 2006126382 A1 WO2006126382 A1 WO 2006126382A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
resin
piezoelectric device
piezoelectric
resin layer
Prior art date
Application number
PCT/JP2006/309245
Other languages
French (fr)
Japanese (ja)
Inventor
Hayami Kudo
Hajime Yamada
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Publication of WO2006126382A1 publication Critical patent/WO2006126382A1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezo-electric or electrostrictive material
    • H03H9/56Monolithic crystal filters
    • H03H9/564Monolithic crystal filters implemented with thin-film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

A piezoelectric device which can be efficiently manufactured. A cover substrate (20) is bonded along the periphery of an element substrate (12) whereupon a piezoelectric element is formed, and the piezoelectric element is sealed. The main plane of the cover substrate (20) is provided with an external terminal (26) having solder as the main component, and an outermost layer (25) made of resin to cover portions other than the external terminal (26). A first assembled substrate to be the element substrate (12) of a plurality of piezoelectric devices (10) and a second assembled substrate to be the cover substrate (20) of the piezoelectric devices (10) are bonded so that each element substrate (12) and each cover substrate (20) are bonded, and then the bonded assembled substrates are cut along a cutting line into independent piezoelectric devices (10). On the second assembled substrate before cutting, a resin layer to be an outermost layer (25) is formed on the plane opposite to the plane whereupon the first assembled substrate is to be bonded. On the resin layer, a cutting section having no resin is formed along the cutting line before the second assembled substrate is cut.

Description

明 細 書  Specification
圧電デバイス  Piezoelectric device
技術分野  Technical field
[0001] 本発明は、圧電デバイスに関し、詳しくは、共振子やフィルタなどの圧電膜を用い た圧電素子を備えた圧電デバイスの薄型化に関する。  TECHNICAL FIELD [0001] The present invention relates to a piezoelectric device, and more particularly, to a reduction in thickness of a piezoelectric device including a piezoelectric element using a piezoelectric film such as a resonator or a filter.
背景技術  Background art
[0002] 近年、弾性表面波フィルタ(SAWフィルタ)やバルタ弾性波フィルタ(BAWフィルタ )などの圧電デバイスを小型化するため、素子チップサイズまでパッケージを小型化 するチップサイズパッケージ(CSP)の開発が進められて 、る。  In recent years, in order to reduce the size of piezoelectric devices such as surface acoustic wave filters (SAW filters) and Balta surface acoustic wave filters (BAW filters), development of chip size packages (CSPs) that reduce the size of packages to the element chip size has been developed. It is advanced.
[0003] CSPの圧電デバイスは、ウェハの状態で複数個分が同時に作製された後、個々の 圧電デバイスに切断される。切断に際しては、ウェハクラックなどのダメージ発生、気 密封止性の低下などのさまざまな問題を回避する必要がある。  [0003] A plurality of CSP piezoelectric devices are simultaneously fabricated in a wafer state, and then cut into individual piezoelectric devices. When cutting, it is necessary to avoid various problems such as the occurrence of damage such as wafer cracks and deterioration of hermetic sealing.
[0004] 例えば、特許文献 1には、ウェハ上に形成された封止榭脂の収縮により発生する反 りを低減するため、封止榭脂に切り込みを入れることが提案されている。  [0004] For example, Patent Document 1 proposes making a cut into the sealing resin in order to reduce warpage caused by the shrinkage of the sealing resin formed on the wafer.
[0005] また、特許文献 2及び 3には、ウエノ、に感光性榭脂を塗布し、感光性榭脂に開口部 又は溝を形成して、ウェハの境界線を露出させた状態で、ウェハのみを境界線に沿 つて切断することが開示されている。特許文献 2には、ウェハを接合して素子部を封 止し、ウェハ間の樹脂に開口部を設ける構成が開示されている。特許文献 3には、素 子部が形成されたウェハを封止榭脂で覆う構成において、封止榭脂に溝を形成する 構成が開示されている。  [0005] Also, in Patent Documents 2 and 3, a photosensitive resin is applied to a wafer and an opening or a groove is formed in the photosensitive resin to expose the wafer boundary. Cutting only along the boundary. Patent Document 2 discloses a configuration in which a wafer is bonded to seal an element portion, and an opening is provided in the resin between the wafers. Patent Document 3 discloses a configuration in which grooves are formed in the sealing resin in a configuration in which the wafer on which the element portion is formed is covered with the sealing resin.
特許文献 1:特開 2003— 218144号公報  Patent Document 1: Japanese Patent Laid-Open No. 2003-218144
特許文献 2:特開 2004— 129222号公報  Patent Document 2: Japanese Patent Application Laid-Open No. 2004-129222
特許文献 3:特開 2004— 79928号公報  Patent Document 3: Japanese Patent Laid-Open No. 2004-79928
発明の開示  Disclosure of the invention
発明が解決しょうとする課題  Problems to be solved by the invention
[0006] 特許文献 1〜3には、素子が形成されたウェハに接するように、榭脂が形成されて いる。特許文献 1のように、封止榭脂にダイシングにより封止榭脂厚み方向全てに切 込みを入れると、ウェハへのダメージが避けられず、ウェハと封止榭脂との界面にお ける封止性が低下する。また、榭脂形成後の反りの影響によって不良が発生しやすく なるので、次工程で、はんだ外部端子の形成などを実施することができない。あるい は、歩留まりが低下する。 [0006] In Patent Documents 1 to 3, a resin is formed so as to be in contact with a wafer on which an element is formed. As in Patent Document 1, the sealing resin is diced in all directions along the sealing resin thickness by dicing. If this is included, damage to the wafer is unavoidable, and the sealing performance at the interface between the wafer and the sealing resin decreases. In addition, since defects are likely to occur due to the influence of warpage after the formation of the grease, it is not possible to form solder external terminals in the next step. Or, the yield decreases.
[0007] また、基板と榭脂を同時に切断すると、榭脂によってブレードに目詰まりが生じ、作 業効率が低下する。  [0007] If the substrate and the resin are cut at the same time, the blade is clogged by the resin and the work efficiency is lowered.
[0008] 本発明は、力かる実情に鑑み、効率よく生産することができる、圧電デバイスを提供 しょうとするちのである。  [0008] The present invention is intended to provide a piezoelectric device that can be efficiently produced in view of the strong situation.
課題を解決するための手段  Means for solving the problem
[0009] 本発明は、上記課題を解決するため、以下のように構成した圧電デバイスを提供す る。 In order to solve the above-described problems, the present invention provides a piezoelectric device configured as follows.
[0010] 圧電デバイスは、 a)圧電素子が形成された素子基板と、 b)前記素子基板の周縁に 沿って接合され、前記圧電素子を封止する蓋基板と、 c)前記蓋基板の前記素子基 板とは反対側の主面に配設された、はんだを主成分とする外部端子と、 d)前記蓋基 板の前記素子基板とは反対側の主面にお!、て、前記外部端子以外の部分を覆う、 榭脂からなる最外層とを備える。複数の圧電デバイスの前記素子基板となる第 1の集 合基板と、複数の圧電デバイスの前記蓋基板となる第 2の集合基板とが、それぞれの 前記素子基板と前記蓋基板とが接合するように接合された後、切断線に沿って切断 されて個々の圧電デバイスに分離される。切断される前の前記第 2の集合基板は、 前記第 1の集合基板が接合される面とは反対側の面に、前記最外層となる榭脂層が 形成される。前記榭脂層には、前記第 2の集合基板が切断される前に、前記切断線 に沿って、榭脂のな!ヽ切り込み部が形成される。  [0010] The piezoelectric device includes: a) an element substrate on which a piezoelectric element is formed; b) a lid substrate that is bonded along the periphery of the element substrate and seals the piezoelectric element; and c) the lid substrate. An external terminal mainly composed of solder disposed on the main surface opposite to the element substrate; d) on the main surface opposite to the element substrate of the lid substrate; And an outermost layer made of a resin covering the portion other than the external terminals. A first assembly substrate that is the element substrate of a plurality of piezoelectric devices and a second assembly substrate that is the lid substrate of a plurality of piezoelectric devices are bonded to each other. After being bonded to each other, they are cut along a cutting line and separated into individual piezoelectric devices. The second aggregate substrate before being cut is formed with a resin layer as the outermost layer on the surface opposite to the surface to which the first aggregate substrate is bonded. Before the second aggregate substrate is cut, the resin layer should be free of grease along the cutting line! A ridge cut portion is formed.
[0011] 上記構成によれば、榭脂層には切り込み部が形成されているため、基板に榭脂層 による反りが生じないようにすることができる。これによつて、反りの影響を低減し、歩 留まりを向上することができる。  [0011] According to the above configuration, since the notched portion is formed in the resin layer, it is possible to prevent the substrate from being warped by the resin layer. As a result, the influence of warpage can be reduced and the yield can be improved.
[0012] また、基板同士の接合によって圧電素子を封止するので、基板に接する榭脂で封 止する場合と比べ、封止の信頼性が高い。  [0012] In addition, since the piezoelectric element is sealed by bonding the substrates, sealing reliability is higher than when sealing with a grease in contact with the substrates.
[0013] さらに、榭脂層には切断線に沿って切り込み部が形成されているので、榭脂層には まったぐ又はほとんど触れることなぐ集合基板を切断することができる。そのため、 切断に用いるブレードが榭脂層によって目詰まりすることを防止することができ、作業 効率を向上することができる。 [0013] Further, since the notched portion is formed along the cutting line in the resin layer, The collective substrate can be cut immediately or barely touched. Therefore, the blade used for cutting can be prevented from being clogged by the resin layer, and the working efficiency can be improved.
[0014] 好ましくは、前記最外層を形成する前記榭脂層は、ペースト状榭脂を塗布した後、 硬化させたものである。  [0014] Preferably, the resin layer forming the outermost layer is formed by applying a paste resin and then curing.
[0015] 上記構成によれば、蓋基板上に凹凸があっても、蓋基板に最外層を密着させること ができる。  [0015] According to the above configuration, the outermost layer can be brought into close contact with the lid substrate even if the lid substrate has irregularities.
[0016] 好ましくは、前記最外層を形成する前記榭脂層は、フィルム材を接着したものであ る。  [0016] Preferably, the resin layer forming the outermost layer is formed by bonding a film material.
[0017] 上記構成によれば、最外層にペースト状榭脂を用いる場合よりも、蓋基板に作用す る応力を弱くなり、反りが小さくなるようにすることができる。また、最外層の厚みを均 一にすることが容易である。  [0017] According to the above configuration, the stress acting on the lid substrate can be weakened and the warpage can be reduced as compared with the case where paste-like resin is used for the outermost layer. In addition, it is easy to make the thickness of the outermost layer uniform.
[0018] 好ましくは、前記ペースト状榭脂が感光性榭脂である。  [0018] Preferably, the pasty resin is a photosensitive resin.
[0019] 上記構成によれば、フォトリソグラフィ技術を用いて、基板にダメージを与えることな ぐ榭脂層に、榭脂のない切り込み部を形成することができる。  [0019] According to the configuration described above, it is possible to form a cut portion free of grease in the resin layer without damaging the substrate by using a photolithography technique.
[0020] 好ましくは、前記フィルム材が感光性フィルムである。 [0020] Preferably, the film material is a photosensitive film.
[0021] 上記構成によれば、フォトリソグラフィ技術を用いて、基板にダメージを与えることな ぐ榭脂層に、榭脂のない切り込み部を形成することができる。  [0021] According to the configuration described above, it is possible to form the notched portion without the resin in the resin layer without damaging the substrate by using the photolithography technique.
[0022] 好ましくは、前記榭脂層に形成される前記切り込み部が、大略、格子状である。 [0022] Preferably, the cut portion formed in the resin layer has a substantially lattice shape.
[0023] 上記構成によれば、格子状の切り込み部により、縦横両方の反りを緩和することが できる。 [0023] According to the above configuration, the vertical and horizontal warpage can be alleviated by the lattice-shaped cut portions.
[0024] 好ましくは、前記榭脂層に形成される前記切り込み部が、大略、前記圧電デバイス の外形に沿う。  [0024] Preferably, the cut portion formed in the resin layer generally follows the outer shape of the piezoelectric device.
[0025] 上記構成によれば、 1本の切り込み部から、隣接する圧電デバイスの外形を同時に 形成するよう、切り込み部の間隔を最小にすることにより、反りを低減することができる  [0025] According to the above configuration, warpage can be reduced by minimizing the interval between the notch portions so that the outer shape of the adjacent piezoelectric device is simultaneously formed from one notch portion.
[0026] 好ましくは、前記榭脂層に形成される前記切り込み部の幅は、前記第 2の集合基板 を切断するときに用いるダイシングブレードの幅以上である。 [0027] 上記構成によれば、榭脂層の切り込み部から、榭脂層にほとんど、又はまったく触 れることなぐ集合基板を切断することができる。 [0026] Preferably, a width of the cut portion formed in the resin layer is equal to or larger than a width of a dicing blade used when cutting the second aggregate substrate. [0027] According to the above configuration, it is possible to cut the aggregate substrate from which the resin layer is hardly or completely touched from the cut portion of the resin layer.
[0028] 好ましくは、前記榭脂層に、前記切り込み部の形成と同時に、前記榭脂層を厚み方 向に貫通する貫通孔が形成される。 [0028] Preferably, a through-hole penetrating the resin layer in the thickness direction is formed in the resin layer simultaneously with the formation of the cut portion.
[0029] 上記構成によれば、工程を少なくすることができ、特に、反りの影響を受ける工程を 少、なくすることができる。 [0029] According to the above configuration, the number of steps can be reduced, and in particular, the number of steps affected by warpage can be reduced.
発明の効果  The invention's effect
[0030] 本発明の圧電デバイスは、効率よく生産することができる。  [0030] The piezoelectric device of the present invention can be produced efficiently.
図面の簡単な説明  Brief Description of Drawings
[0031] [図 1]圧電デバイスの断面図である。(実施例) FIG. 1 is a cross-sectional view of a piezoelectric device. (Example)
[図 2]製造工程の説明図である。(実施例)  FIG. 2 is an explanatory diagram of a manufacturing process. (Example)
[図 3]切り込み部の断面図である。(実施例)  FIG. 3 is a cross-sectional view of a cut portion. (Example)
[図 4]切り込み部の断面図である。(比較例)  FIG. 4 is a cross-sectional view of a cut portion. (Comparative example)
符号の説明  Explanation of symbols
10 圧電デバイス  10 Piezoelectric devices
12 素子基板  12 Element substrate
14 下部電極膜  14 Lower electrode film
15 圧電膜  15 Piezoelectric film
16 上部電極膜  16 Upper electrode film
17 ノ ッド、  17 nodes,
18 接合層  18 Bonding layer
20 蓋基板  20 Lid substrate
21 スノレーホ一ノレ  21 Snoley Honore
25 最外層  25 outermost layer
26 はんだバンプ (外部端子)  26 Solder bump (external terminal)
30 集合基板 (第 2の集合基板)  30 collective board (second collective board)
32 感光性樹脂 (樹脂層)  32 Photosensitive resin (resin layer)
33 切り込み部 34 開口部(貫通孔) 33 Notch 34 Opening (through hole)
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
[0033] 以下、本発明の実施の形態として実施例を図 1〜図 4を参照しながら説明する。 Hereinafter, examples of the present invention will be described with reference to FIGS. 1 to 4.
[0034] 図 1は、圧電デバイス 10の断面図である。圧電デバイス 10は、 BAWフィルタであるFIG. 1 is a cross-sectional view of the piezoelectric device 10. Piezoelectric device 10 is a BAW filter
。圧電デバイス 10は、それぞれ、素子基板 12と蓋基板 20とが接合されている。 . In the piezoelectric device 10, the element substrate 12 and the lid substrate 20 are bonded to each other.
[0035] 素子基板 12には、絶縁膜 13、下部電極膜 14、圧電膜 15、上部電極膜 16が形成 されている。絶縁膜 13は、空隙 19を介して素子基板 12から浮いている。この部分に は、電極膜 14, 16の間に圧電膜 15が挟まれた振動部 11が形成され、素子基板 12 力も音響的に分離されている。電極膜 14, 16の上には、パッド 17が形成されている 。また、パッド 17より外側には、素子基板 12の周縁に沿って全周に接合層 18が形成 されている。 On the element substrate 12, an insulating film 13, a lower electrode film 14, a piezoelectric film 15, and an upper electrode film 16 are formed. The insulating film 13 floats from the element substrate 12 through the gap 19. In this portion, a vibrating portion 11 in which a piezoelectric film 15 is sandwiched between electrode films 14 and 16 is formed, and the element substrate 12 force is also acoustically separated. A pad 17 is formed on the electrode films 14 and 16. Further, a bonding layer 18 is formed on the entire periphery along the periphery of the element substrate 12 outside the pad 17.
[0036] 蓋基板 20は、素子基板 12に対向する側の面に、パッド 27が形成され、素子基板 1 2側のパッド 17に接合されている。また、蓋基板 20の周縁に沿って全周に接合層 28 が形成され、素子基板 12側の接合層 18に接合され、素子基板 12に形成された圧 電素子を封止するようになっている。蓋基板 20には、貫通穴、すなわちスルーホー ル 21が形成されている。スルーホール 21内には導電材 22が充填され、その上に、 外部端子接続電極 23が形成されて ヽる。  The lid substrate 20 has a pad 27 formed on the surface facing the element substrate 12 and joined to the pad 17 on the element substrate 12 side. In addition, a bonding layer 28 is formed on the entire periphery along the periphery of the lid substrate 20, and is bonded to the bonding layer 18 on the element substrate 12 side so as to seal the piezoelectric element formed on the element substrate 12. Yes. A through hole, that is, a through hole 21 is formed in the lid substrate 20. The through hole 21 is filled with a conductive material 22, and an external terminal connection electrode 23 is formed thereon.
[0037] 蓋基板 20及び外部端子接続電極 23の上には、はんだ食われ防止のため、榭脂か らなる最外層 25が形成されている。最外層 25には、外部端子接続電極 23が露出す る開口部 34が設けられ、アンダーバンプメタル 24が配置されている。アンダーバンプ メタル 24直上には、はんだバンプ 26が形成されている。開口部 34は、スルーホール 21の直上に形成しても、スルーホール 21から離れた位置に形成してもよい。  [0037] On the lid substrate 20 and the external terminal connection electrode 23, an outermost layer 25 made of grease is formed to prevent solder erosion. The outermost layer 25 is provided with an opening 34 through which the external terminal connection electrode 23 is exposed, and an under bump metal 24 is disposed. A solder bump 26 is formed immediately above the under bump metal 24. The opening 34 may be formed immediately above the through hole 21 or may be formed at a position away from the through hole 21.
[0038] 次に、図 1及び図 2〜図 4を参照しながら、圧電デバイス 10の製造工程について説 明する。圧電デバイス 10は、複数個の圧電デバイス 10に相当する部分を、例えば升 目状に二次元配置した集合基板の状態で製造する。  Next, the manufacturing process of the piezoelectric device 10 will be described with reference to FIGS. 1 and 2 to 4. The piezoelectric device 10 is manufactured in a state of a collective substrate in which portions corresponding to a plurality of piezoelectric devices 10 are two-dimensionally arranged in a grid, for example.
[0039] まず、素子基板 12となる第 1の集合基板に、絶縁膜 13、下部電極膜 14、圧電膜 1 5、上部電極膜 16を成膜し、少なくとも一つの振動部 11を形成する。そして、同じ導 電性接着材を用いて、パッド 17及び接合層 18を形成する。素子基板 12には、例え ば、厚さ 300 μ m〜500 μ mの Si基板を用いる。圧電膜 15には、例えば、 ZnO、 A1 N、 BaTiO、 KNbO、 PZTなどを用いる。各電極膜 14、 15には、例えば、 Al、 Au、 First, the insulating film 13, the lower electrode film 14, the piezoelectric film 15, and the upper electrode film 16 are formed on the first collective substrate that becomes the element substrate 12, and at least one vibrating portion 11 is formed. Then, the pad 17 and the bonding layer 18 are formed using the same conductive adhesive. For example, the element substrate 12 For example, a Si substrate having a thickness of 300 μm to 500 μm is used. For the piezoelectric film 15, for example, ZnO, A1 N, BaTiO, KNbO, PZT, or the like is used. For each electrode film 14, 15, for example, Al, Au,
3 3  3 3
Cu、 Ir、 Mo、 Ni、 Pd、 Pt、 Ta、 Wなどの金属を用いる。パッド 17と接合層 18には、 例えば、 Cu、 Au、 Ni、 Sn等の材料、あるいはそれらの積層体を用いる。  Use metals such as Cu, Ir, Mo, Ni, Pd, Pt, Ta, and W. For the pad 17 and the bonding layer 18, for example, a material such as Cu, Au, Ni, Sn, or a laminate thereof is used.
[0040] 一方、蓋基板 20となる第 2の集合基板に、同一材料の導電性接着材を用いて、パ ッド 27及び接合層 28を形成する。導電性接着材としては、 Cu、 Au、 Ni、 Sn等の材 料、あるいはそれらの積層体を用いる。蓋基板 20の厚さは、例えば、 300 m〜500 mである。蓋基板 20は、素子基板 12と同一材料力もなることが好ましい。同一材 料であれば、線膨張係数が同じになり、温度変化があっても、素子基板 12と蓋基板 2 0とのパッド 17, 27や接合層 18, 28などの接合部分に無理な力が発生しないので、 熱応力に強い圧電デバイス 10を形成することができるからである。  On the other hand, the pad 27 and the bonding layer 28 are formed on the second collective substrate to be the lid substrate 20 by using the same conductive adhesive material. As the conductive adhesive, materials such as Cu, Au, Ni, Sn, etc., or a laminate thereof are used. The thickness of the lid substrate 20 is, for example, 300 m to 500 m. The lid substrate 20 preferably has the same material force as the element substrate 12. If the same material is used, the linear expansion coefficient will be the same, and even if there is a temperature change, excessive force will be applied to the joint parts such as the pads 17, 27 of the element substrate 12 and lid substrate 20 and the bonding layers 18, 28. This is because the piezoelectric device 10 that is resistant to thermal stress can be formed.
[0041] 次いで、それぞれの素子基板 12と蓋基板 20のパッド 17, 27と接合層 18, 28の位 置合わせを行ない、第 1の集合基板と第 2の集合基板を加熱および加圧しながら、電 気的接合と封止接合を同時に行なう。  [0041] Next, the pads 17 and 27 and the bonding layers 18 and 28 of the element substrate 12 and the lid substrate 20 are aligned, and while heating and pressurizing the first collective substrate and the second collective substrate, Electrical bonding and sealing bonding are performed simultaneously.
[0042] 次 、で、第 1の集合基板と第 2の集合基板とが接合した状態のまま、第 2の集合基 板の第 1の集合基板とは反対側の面側を、研肖 ij、研磨、 RIE (反応性イオンエツチン グ)、ウエットエッチング等の方法で、または、それらの方法を組み合わせてカ卩ェし、 薄くする。例えば、研削で砲石ビリファイド # 360、レジン # 800、 # 2000等を用い て、接合前の厚みが 300 μ m〜500 μ mの蓋基板 20を、 100 μ m以下に薄くする。 なお、研削で薄くした蓋基板 20をさらに薄くする場合には、機械的負荷の小さい RIE 等を用いる。  [0042] Next, the surface side of the second collective substrate opposite to the first collective substrate is polished while the first collective substrate and the second collective substrate are joined. Thinning by polishing, polishing, RIE (reactive ion etching), wet etching, or a combination of these methods. For example, the lid substrate 20 having a thickness of 300 μm to 500 μm before bonding is thinned to 100 μm or less by grinding using a mortar billiform # 360, resin # 800, # 2000 or the like. When the lid substrate 20 thinned by grinding is further thinned, RIE or the like having a small mechanical load is used.
[0043] 次!、で、第 2の集合基板のパッド 27の直上部分に、 RIE、ウエットエッチング、レー ザ一加工等の方法で、スルーホール 21を形成する。 RIEを用いる場合には、第 2の 集合基板の表面に、レジスト、 Al、 SiO、 Al O等を加工マスクとして形成し、 RIE加  Next, through-holes 21 are formed in the portion immediately above the pads 27 of the second aggregate substrate by a method such as RIE, wet etching, or laser processing. When using RIE, resist, Al, SiO, AlO, etc. are formed on the surface of the second aggregate substrate as a processing mask, and RIE processing is performed.
2 2 3  2 2 3
ェを行ない、例えば直径 100 μ m以下のスルーホール 21を形成する。  For example, a through hole 21 having a diameter of 100 μm or less is formed.
[0044] 次いで、第 2の集合基板に形成したスルーホール 21の部分に、接続導体 22, 23を 形成する。すなわち、スルーホール 21の内部を、めっき、導電性ペーストなどの導電 材 22で充填して、その上に外部端子接続電極 23を形成する。微小なスルーホール 21を充填する場合には、めっきが望ましい。 Next, connection conductors 22 and 23 are formed in the portion of the through hole 21 formed in the second aggregate substrate. That is, the inside of the through hole 21 is filled with a conductive material 22 such as plating or conductive paste, and the external terminal connection electrode 23 is formed thereon. Minute through hole When 21 is filled, plating is desirable.
[0045] スルーホール 21に導電材 22を充填する代わりに、例えば、スパッタリング、蒸着、 めっきなどを用いて、スルーホール 21の側面に金属膜を形成すると同時に、第 2の 集合基板上のスルーホール 21近傍部分に外部端子接続電極 23を形成してもよい。  [0045] Instead of filling the through hole 21 with the conductive material 22, a metal film is formed on the side surface of the through hole 21 by using, for example, sputtering, vapor deposition, or plating. The external terminal connection electrode 23 may be formed in the vicinity of 21.
[0046] 次 、で、図 2 (a)に示すように、第 2の集合基板 30の外部端子接続電極 23を形成 した側の面 31に、最外層 25を形成するための感光性榭脂 32を塗布する。感光性榭 脂 32としては、感光性ポリイミドをスピンコータにより塗布する。感光性榭脂 32には、 感光性ポリイミド以外に、感光性エポキシ等の耐熱性の高いものでもよい。また、感光 性フィルムを接着してもよ 、。  Next, as shown in FIG. 2 (a), a photosensitive resin for forming the outermost layer 25 on the surface 31 of the second aggregate substrate 30 on the side where the external terminal connection electrodes 23 are formed. Apply 32. As the photosensitive resin 32, photosensitive polyimide is applied by a spin coater. The photosensitive resin 32 may be one having high heat resistance such as photosensitive epoxy in addition to photosensitive polyimide. You can also attach a photosensitive film.
[0047] 次 、で、フォトマスクを被せて露光を行 、、有機溶剤等により現像し、図 2 (b)に示 すように、榭脂のない切り込み部 33と、開口部 34とを形成する。切り込み部 33は、個 々の圧電デバイス 10に分離するため集合基板 30を切断する切断線 (ダイシングライ ン)に沿って、大略、格子状に形成する。開口部 34からは、外部端子接続電極 23が 露出する。感光性榭脂 32は、硬化後の膜厚が 2 m〜6 mとなるように形成する。  [0047] Next, exposure was performed with a photomask applied, and development was performed with an organic solvent or the like to form a notched portion 33 having no grease and an opening 34, as shown in FIG. 2 (b). To do. The notches 33 are generally formed in a lattice shape along cutting lines (dicing lines) for cutting the collective substrate 30 in order to separate the individual piezoelectric devices 10. The external terminal connection electrode 23 is exposed from the opening 34. The photosensitive resin 32 is formed so that the film thickness after curing is 2 m to 6 m.
[0048] 次いで、感光性榭脂 32に形成した開口部 34に、無電界めつきにより、 Au、 Ni等の 電極膜、すなわちアンダーバンプメタル 24を、感光性榭脂 32と略同じ厚みに形成す る。  [0048] Next, an electrode film made of Au, Ni, or the like, that is, an under bump metal 24, is formed in the opening 34 formed in the photosensitive resin 32 with substantially the same thickness as the photosensitive resin 32 by electroless contact. The
[0049] 次いで、第 1の集合基板の第 2の集合基板とは反対側の面を研肖 ij、研磨、 RIE、ゥ エツトエッチング等の方法で、または、それらの方法を組み合わせて、薄くする。例え ば、研削の場合、砥石ピリファイド # 360、レジン # 800、 # 2000等を用いて、厚み 3 00 μ m〜500 μ mの素子基板 12を、 100 μ m以下に薄くする。さらに薄くする場合 には、機械的負荷の小さい RIE等を用いる。  [0049] Next, the surface of the first collective substrate opposite to the second collective substrate is thinned by a method such as polishing ij, polishing, RIE, wet etching, or a combination of these methods. . For example, in the case of grinding, the element substrate 12 having a thickness of 300 μm to 500 μm is thinned to 100 μm or less by using a grinding wheel pyrifide # 360, resin # 800, # 2000 or the like. For further thinning, use RIE with a small mechanical load.
[0050] 次いで、第 2の集合基板に形成されたアンダーバンプメタル 24直上に、 Su-Ag- Cu等のはんだペーストを、メタルマスクを介して印刷し、はんだペーストが溶解する 温度、例えば約 260°C程度で加熱し、はんだをアンダーバンプメタル 24と固着させ、 フラックス洗浄剤によりフラックスを除去し、球状のはんだバンプ 26を形成する。  [0050] Next, a solder paste such as Su-Ag-Cu is printed directly on the under bump metal 24 formed on the second collective substrate through a metal mask, and a temperature at which the solder paste dissolves, for example, about 260 Heat at about ° C to fix the solder to the under bump metal 24, remove the flux with a flux cleaner, and form spherical solder bumps 26.
[0051] 最後に、ダイシング等の方法で集合基板を切断して個片化し、圧電デバイス 10が 完成する。 [0052] 圧電デバイス 10を上記のように製造することにより、以下の(1)〜(3)のように、効 率よく生産することができる。 [0051] Finally, the collective substrate is cut into pieces by a method such as dicing, and the piezoelectric device 10 is completed. [0052] By manufacturing the piezoelectric device 10 as described above, it can be efficiently produced as in the following (1) to (3).
[0053] (1)接合した集合基板 (接合ウェハ)とはんだ濡れ防止材料とを同時にダイシング すると、ブレードの目詰まりが発生し、 a)チッビングの発生により封止幅が狭くなるた め、気密封止性が低下する、 b)接合ウェハとはんだ食われ防止用の樹脂の両方を 同時にダイシングするためによる、ブレードの選択性が低下する、 c)ウェハクラックに より接合部分が破壊しやすいなどの、不具合が生じる。  [0053] (1) When dicing the bonded assembly board (bonded wafer) and the solder wetting prevention material at the same time, blade clogging occurs. A) Sealing width becomes narrow due to occurrence of chipping. B) Decrease of blade selectivity due to simultaneous dicing of both bonded wafer and resin to prevent solder erosion, c) Bonded portion easily breaks due to wafer cracking, etc. Trouble occurs.
[0054] 圧電デバイス 10は、最外層 25に感光性榭脂 32を用いるため、フォトリソグラフィ技 術を用いて切り込み部 33を形成することが可能である。このため、図 3に示したように 、厚み方向に全て、切り込み部 33を形成することが可能である。図 4に示したように、 感光性榭脂 32の除去が不十分な切込み部 33xの場合には、ブレードの目詰まりを なくすことができない。予め、ダイシングライン上の感光性榭脂 32を、ダイシングブレ ードの厚さ分全てを除去することによって、ブレードの目詰まりをなくし、ダイシングに おける上記問題を解決することができる。これにより、接合ウェハをはんだ食われ防 止用の榭脂と同時にダイシングした場合と比べ、歩留まりが 20%向上する。  In the piezoelectric device 10, since the photosensitive resin 32 is used for the outermost layer 25, the cut portion 33 can be formed using a photolithography technique. For this reason, as shown in FIG. 3, it is possible to form the cut portions 33 in all the thickness directions. As shown in FIG. 4, blade clogging cannot be eliminated in the case of the notch 33x where the photosensitive resin 32 is not sufficiently removed. By removing all the photosensitive resin 32 on the dicing line for the thickness of the dicing blade in advance, the clogging of the blade can be eliminated and the above-mentioned problem in dicing can be solved. As a result, the yield is improved by 20% compared to the case where the bonded wafer is diced at the same time as the solder erosion prevention resin.
[0055] (2)特許文献 1のように、はんだ外部端子形成後に封止榭脂に、榭脂のない切り込 み部を形成する場合には、封止榭脂形成後の工程で反りの影響を受ける。すなわち 、接合ウェハの片面を研磨により例えば 100 m以下にした後、研磨面に最外層榭 脂を形成すると、研磨によりウェハはすでに反っており、最外層榭脂を形成すること で、反りは一層大きくなる。そのため、ウェハは割れやすくなり、また最外層榭脂形成 後の工程への反りの影響も大きくなる。また、印刷工法によりはんだペーストを塗布し 、はんだ外部端子を形成する場合には、 a)印刷時の吸着不良、 b)印刷位置ズレ、 c) 印刷時のウェハの割れ等の問題が発生する。  [0055] (2) As in Patent Document 1, in the case where a notched portion having no grease is formed in the sealing resin after the formation of the solder external terminals, the warp is not warped in the process after the formation of the sealing resin. to be influenced. That is, when one surface of the bonded wafer is polished to, for example, 100 m or less and the outermost layer resin is formed on the polished surface, the wafer is already warped by the polishing, and the outermost layer resin is formed to further warp. growing. Therefore, the wafer is easily broken and the influence of the warpage on the process after the outermost layer resin formation is increased. Also, when solder paste is applied by the printing method to form solder external terminals, problems such as a) poor suction during printing, b) misalignment of printing, and c) cracking of the wafer during printing occur.
[0056] 圧電デバイス 10では、最外層 25となる榭脂 32の形成時に、開口部(ビアホール) 3 4の形成と同時に切り込み部 33を形成することで、最外層 25となる榭脂 32の反りの 影響を低減させ、次工程での反りの影響を低減することが可能である。  In the piezoelectric device 10, the warp of the resin 32 serving as the outermost layer 25 is formed by forming the notch 33 simultaneously with the formation of the opening (via hole) 34 when forming the resin 32 serving as the outermost layer 25. It is possible to reduce the influence of warpage in the next process.
[0057] 圧電デバイス 10は、例えば最外層榭脂厚 2〜6 μ m、接合ウェハ総厚み 180 μ mと した場合、最外層榭脂に、榭脂のない切り込み部 33を形成する場合のウェハの反り 量は、約 lmm程度ある。切り込み部 33を形成することで、反り量は約 20 m程度に 低減する。最外層榭脂に切り込み部を形成せずに印刷工法ではんだ外部端子を形 成した場合、反りの影響によりはんだ外部端子径のノ ラツキは ± 30%程度あるが、 切り込み部 33を入れることで ± 5%まで低減することができる。反りは凹形状のため、 ウェハ中心のメタルマスクとウェハの間に空間が形成されてしまい、中心部ではんだ にじみが発生し、はんだの量が多くなつてしまうためである。 [0057] Piezoelectric device 10 is a wafer in which, for example, when outermost layer resin thickness is 2 to 6 μm and bonded wafer total thickness is 180 μm, notch 33 having no resin is formed in outermost layer resin. Warping The amount is about lmm. By forming the notch 33, the amount of warpage is reduced to about 20 m. If the solder external terminal is formed by the printing method without forming the notch in the outermost layer resin, the deviation of the solder external terminal diameter is about ± 30% due to the effect of warping, but by inserting the notch 33 Can be reduced to ± 5%. This is because the warp has a concave shape, so that a space is formed between the metal mask at the center of the wafer and the wafer, solder bleeding occurs at the center, and the amount of solder increases.
[0058] (3)最外層榭脂への切り込み部 33と外部端子接続用の開口部 34とを同時に形成 することで、工程の簡略ィ匕を実現する。また、切り込み部 33を形成する方法としてフ オトリソグラフィ技術を用いた場合、ダイシングと比べ、加工費を 40%程度抑えること ができる。 (3) Simplification of the process is realized by simultaneously forming the notch 33 into the outermost layer resin and the opening 34 for connecting the external terminal. In addition, when the photolithography technique is used as a method of forming the cut portion 33, the processing cost can be reduced by about 40% as compared with dicing.
[0059] なお、本発明の圧電デバイスおよびその製造方法は、上記した実施の形態に限定 されるものではなぐ種々変更をカ卩ぇ得て実施可能である。  Note that the piezoelectric device and the manufacturing method thereof according to the present invention are not limited to the above-described embodiments, and can be implemented with various modifications.
[0060] 例えば、 BAWフィルタは、基板に設けた開口や音響反射層により、基板から音響 的に分離されるものであってもよい。 BAWフィルタ以外の圧電素子、例えば SAW( 弾性表面波)フィルタなどを形成してもよ 、。 [0060] For example, the BAW filter may be acoustically separated from the substrate by an opening or an acoustic reflection layer provided in the substrate. Piezoelectric elements other than BAW filters, such as SAW (surface acoustic wave) filters, may be formed.

Claims

請求の範囲 The scope of the claims
[1] 圧電素子が形成された素子基板と、  [1] an element substrate on which a piezoelectric element is formed;
前記素子基板の周縁に沿って接合され、前記圧電素子を封止する蓋基板と、 前記蓋基板の前記素子基板とは反対側の主面に配設された、はんだを主成分とす る外部端子と、  A lid substrate that is bonded along the periphery of the element substrate and seals the piezoelectric element, and an external body mainly composed of solder disposed on a main surface of the lid substrate opposite to the element substrate. A terminal,
前記蓋基板の前記素子基板とは反対側の主面にお!、て、前記外部端子以外の部 分を覆う、榭脂からなる最外層とを備え、  The main surface of the lid substrate opposite to the element substrate is provided with an outermost layer made of a resin covering a portion other than the external terminals,
複数の圧電デバイスの前記素子基板となる第 1の集合基板と、複数の圧電デバイ スの前記蓋基板となる第 2の集合基板とが、それぞれの前記素子基板と前記蓋基板 とが接合するように接合された後、切断線に沿って切断されて個々の圧電デバイスに 分離され、  The first collective substrate serving as the element substrate of a plurality of piezoelectric devices and the second collective substrate serving as the lid substrate of a plurality of piezoelectric devices are bonded to each other. Are cut along the cutting line and separated into individual piezoelectric devices,
切断される前の前記第 2の集合基板は、前記第 1の集合基板が接合される面とは 反対側の面に、前記最外層となる榭脂層が形成され、  The second aggregate substrate before being cut has a resin layer that is the outermost layer formed on the surface opposite to the surface to which the first aggregate substrate is bonded,
前記榭脂層には、前記第 2の集合基板が切断される前に、前記切断線に沿って、 榭脂のない切り込み部が形成されることを特徴とする圧電デバイス。  The piezoelectric device is characterized in that a cut portion having no grease is formed along the cutting line in the resin layer before the second aggregate substrate is cut.
[2] 前記最外層を形成する前記榭脂層は、ペースト状榭脂を塗布した後、硬化させた ものであることを特徴とする、請求項 1に記載の圧電デバイス。 [2] The piezoelectric device according to [1], wherein the resin layer forming the outermost layer is a paste resin applied and then cured.
[3] 前記最外層を形成する前記榭脂層は、フィルム材を接着したものであることを特徴 とする、請求項 1に記載の圧電デバイス。 [3] The piezoelectric device according to [1], wherein the resin layer forming the outermost layer is formed by bonding a film material.
[4] 前記ペースト状榭脂が感光性榭脂であることを特徴とする、請求項 2に記載の圧電 デバイス。 4. The piezoelectric device according to claim 2, wherein the pasty resin is a photosensitive resin.
[5] 前記フィルム材が感光性フィルムであることを特徴とする、請求項 3に記載の圧電デ バイス。  5. The piezoelectric device according to claim 3, wherein the film material is a photosensitive film.
[6] 前記榭脂層に形成される前記切り込み部が、大略、格子状であることを特徴とする [6] The cut portion formed in the resin layer has a substantially lattice shape.
、請求項 1に記載の圧電デバイス。 The piezoelectric device according to claim 1.
[7] 前記榭脂層に形成される前記切り込み部が、大略、前記圧電デバイスの外形に沿 うことを特徴とする、請求項 1に記載の圧電デバイス。 7. The piezoelectric device according to claim 1, wherein the cut portion formed in the resin layer substantially follows the outer shape of the piezoelectric device.
[8] 前記榭脂層に形成される前記切り込み部の幅は、前記第 2の集合基板を切断する ときに用いるダイシングブレードの幅以上であることを特徴とする、請求項 1に記載の 圧電デバイス。 [8] The width of the cut portion formed in the resin layer cuts the second aggregate substrate. The piezoelectric device according to claim 1, wherein the piezoelectric device has a width equal to or greater than a width of a dicing blade used sometimes.
前記榭脂層に、前記切り込み部の形成と同時に、前記榭脂層を厚み方向に貫通 する貫通孔が形成されたことを特徴とする、請求項 1に記載の圧電デバイス。  2. The piezoelectric device according to claim 1, wherein a through-hole penetrating the resin layer in a thickness direction is formed in the resin layer simultaneously with the formation of the cut portion.
PCT/JP2006/309245 2005-05-24 2006-05-08 Piezoelectric device WO2006126382A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-150669 2005-05-24
JP2005150669 2005-05-24

Publications (1)

Publication Number Publication Date
WO2006126382A1 true WO2006126382A1 (en) 2006-11-30

Family

ID=37451809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/309245 WO2006126382A1 (en) 2005-05-24 2006-05-08 Piezoelectric device

Country Status (1)

Country Link
WO (1) WO2006126382A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032974A (en) * 2007-07-27 2009-02-12 Seiko Epson Corp Manufacturing method and formation substrate of thin-film device, and manufacturing method of liquid injection head
JP2012114554A (en) * 2010-11-22 2012-06-14 Seiko Epson Corp Method for manufacturing piezoelectric vibrating reed

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096456A (en) * 2002-08-30 2004-03-25 Toyo Commun Equip Co Ltd Surface mounted type surface acoustic wave device and manufacturing method therefor
JP2004129223A (en) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd Piezoelectric component and manufacturing method thereof
JP2005094257A (en) * 2003-09-16 2005-04-07 Toyo Commun Equip Co Ltd Method of manufacturing surface acoustic wave device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004129223A (en) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd Piezoelectric component and manufacturing method thereof
JP2004096456A (en) * 2002-08-30 2004-03-25 Toyo Commun Equip Co Ltd Surface mounted type surface acoustic wave device and manufacturing method therefor
JP2005094257A (en) * 2003-09-16 2005-04-07 Toyo Commun Equip Co Ltd Method of manufacturing surface acoustic wave device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032974A (en) * 2007-07-27 2009-02-12 Seiko Epson Corp Manufacturing method and formation substrate of thin-film device, and manufacturing method of liquid injection head
JP2012114554A (en) * 2010-11-22 2012-06-14 Seiko Epson Corp Method for manufacturing piezoelectric vibrating reed

Similar Documents

Publication Publication Date Title
JP4638530B2 (en) Piezoelectric component and manufacturing method thereof
JP3929966B2 (en) Semiconductor device and manufacturing method thereof
JP5077714B2 (en) Elastic wave device and manufacturing method thereof
JP6288110B2 (en) Elastic wave device
US7259032B2 (en) Hermetically sealing a package to include a barrier metal
JP4952781B2 (en) Demultiplexer and manufacturing method thereof
WO2015098679A1 (en) Elastic wave device and method for manufacturing same
JP2011243596A (en) Manufacturing method of package component and package component
US20060192462A1 (en) Piezoelectirc device
US20110115339A1 (en) Acoustic Wave Device
JP2006173557A (en) Hollow type semiconductor apparatus and its manufacture
JP2007318058A (en) Electronic component and manufacturing method thereof
US10424715B2 (en) Elastic wave device and manufacturing method for same
JP5818946B2 (en) Elastic wave device
JP6026829B2 (en) Surface acoustic wave device
JP2007081555A (en) Surface acoustic wave device
CN112615595A (en) Filter wafer level packaging process and filter wafer level packaging structure
WO2006126382A1 (en) Piezoelectric device
JP4195605B2 (en) Surface acoustic wave device
JP5262553B2 (en) Elastic wave device
JP5252007B2 (en) Manufacturing method of electronic parts
JP4731026B2 (en) Manufacturing method of surface acoustic wave device
JP6185125B2 (en) Manufacturing method of surface acoustic wave device
WO2006123653A1 (en) Piezoelectric device
JP5446338B2 (en) Manufacturing method of surface acoustic wave element and surface acoustic wave element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06746076

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP