WO2006109481A1 - 平面回路、高周波回路装置および送受信装置 - Google Patents

平面回路、高周波回路装置および送受信装置 Download PDF

Info

Publication number
WO2006109481A1
WO2006109481A1 PCT/JP2006/305794 JP2006305794W WO2006109481A1 WO 2006109481 A1 WO2006109481 A1 WO 2006109481A1 JP 2006305794 W JP2006305794 W JP 2006305794W WO 2006109481 A1 WO2006109481 A1 WO 2006109481A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
unit cell
substrate
conductor
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/305794
Other languages
English (en)
French (fr)
Inventor
Seiji Hidaka
Shigeyuki Mikami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007512469A priority Critical patent/JP4525750B2/ja
Publication of WO2006109481A1 publication Critical patent/WO2006109481A1/ja
Priority to US11/868,074 priority patent/US7492243B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
    • H01P1/162—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion absorbing spurious or unwanted modes of propagation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/2013—Coplanar line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces

Definitions

  • Planar circuit, high-frequency circuit device, and transmission / reception device Planar circuit, high-frequency circuit device, and transmission / reception device
  • the present invention relates to a planar circuit having conductor films on both main surfaces of a substrate, and a high-frequency circuit device and a transmission / reception device including the planar circuit.
  • a grounded electrode having a substantially entire surface formed on one surface of a dielectric plate and a coplanar formed on the other surface, or a ground electrode formed on one surface of the dielectric plate,
  • Various transmission lines such as grounded slot lines with slots formed on the surface and planar dielectric lines (PDTL) with slots facing each other with the dielectric plate sandwiched on both sides of the dielectric plate It is used as a transmission line in the waveband.
  • PDTL planar dielectric lines
  • FIG. 1A shows a unit cell pattern formed on the substrate of Non-Patent Document 1.
  • FIG. 1 An example of a band gap by this planar circuit is shown in Fig. 1 (B).
  • the unit cell shown in FIG. 1A is arranged in a two-dimensional direction on the upper surface of the substrate, and the entire ground electrode is formed on the lower surface.
  • (B) in Fig. 1 shows ⁇ when the center of the unit cell is ⁇ , the end of the unit cell extending in the X-axis direction is X, and the end of the unit cell is X from the X to the ⁇ direction.
  • the frequency of each mode in wave number space is indicated by the path of X ——— ⁇ . is doing.
  • a unit cell with a dielectric size of about 3 mm square is arranged on the surface of a dielectric substrate with a relative permittivity of 10.2 and a thickness of about 0.6 mm, and the first mode fl and the second mode A band gap of about ll to 14 GHz (forbidden band and stop band) is formed between f2 and 18 to 22 GHz between the second mode f2 and the third mode f3.
  • the design is such that the band gap frequency is 10 GHz and the lattice size is as large as about 3 mm square, which makes it coexist with the circuit wiring pattern. Decrease the degree of freedom (layout)!
  • FIG. 1 shows an example of the unit cell of Patent Document 1.
  • a capacitive region C is arranged at the center of the unit cell, and a meander-line-like inductive region L is arranged around it.
  • the unit component of the capacitive region C and the inductance component of the inductive region L constitute a large unit cell, so that the / j / type Ich of the unit cell is achieved! /
  • Patent Document 2 discloses a planar circuit in which spurious mode propagation is prevented by a conductor line and a plurality of filters connected thereto.
  • FIG. 3 shows an example of the planar circuit of Patent Document 2.
  • This planar circuit has two conductor lines 7A and 7B that are parallel to each other.
  • two spiral lines 8A and 8B extend in parallel with each other from the root, and the ends 8C are connected to each other.
  • the root part of each resonator is connected to a plurality of locations on one transmission line 7A of the two conductor lines 7A and 7B.
  • Non-Patent Literature 1 T. Itoh, et. Al. Aperture-Coupled Patch Antenna on UC-PBGbuostra te, "IEEE Trans. Vol. 47, no. 11, pp. 2123— 2130, Nov. 1999.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-101301
  • Patent Document 2 JP 2003-258504 A
  • the band gap may be bottled depending on the direction of the wave propagating in the substrate as described later. There was a problem that the neck narrowed.
  • the planar circuit shown in Patent Document 2 is basically one-dimensionally arranged with filters made of conductor lines 7A and 7B and a resonator 8, as shown in FIG.
  • the electrical characteristics differ depending on the propagation direction due to geometric asymmetry (anisotropic). It is thought to be a thing. Also, even when applying a DC voltage bias, it is difficult to handle because the direction in which the wiring is connected in a DC direction is 45 ° diagonally.
  • an object of the present invention is to provide a planar circuit capable of generating a wide bandgap regardless of the direction of waves propagating in the substrate, a high-frequency circuit device including the same, and a transmission / reception device. It is in.
  • the present invention is configured as follows.
  • the planar circuit of the present invention is a planar circuit comprising a substrate and conductor films formed on both principal surfaces thereof.
  • the conductor film formed on at least one main surface of the substrate includes a pattern forming region in which unit lattices that are basic conductor patterns are patterned over a predetermined range with a two-dimensional periodicity! /! And
  • the unit cell is rotationally symmetric (e.g., approximately 3 times rotationally symmetric, approximately 4 times rotationally symmetric, approximately 6 times rotationally symmetric))
  • the center of the unit cell is one capacitive region in which a capacitance is generated between the conductive film formed on the opposite surface of the substrate, and the vicinity of the center of each side of the outer periphery is an inductive region.
  • the center ends of the two unit lattices are connected to each other at the center, and the outer peripheral ends are connected to the capacitive region.
  • a symmetrical multi-spiral conductor pattern is used.
  • the planar circuit of the present invention is a planar circuit comprising a substrate and conductor films formed on both principal surfaces thereof.
  • the conductor film formed on at least one main surface of the substrate includes a pattern formation region in which a basic conductor pattern serving as a unit cell is patterned over a predetermined range with a periodicity of a two-dimensional array! / ⁇ And
  • the unit cell is rotationally symmetric
  • the center of the unit cell is an inductive region, and at least near the center of each side of the outer periphery of the unit cell, a capacitance is generated between the conductor film formed on the opposing surface of the substrate.
  • the inductive regions are connected to each other at the center, and the outer peripheral edge is a multi-spiral conductor pattern force each connected to the capacitive region,
  • the capacitive regions are connected to each other at the center of the two unit cells.
  • a high-frequency circuit device includes the planar circuit, wherein a line conductor pattern is formed by a conductor film on one principal surface of a substrate of the planar circuit, and a conductor film on the other principal surface is grounded.
  • a conductor is formed to form a grounded waveguide, and a region of the conductor film that is a predetermined distance away from the electromagnetic wave guide region of the grounded waveguide is defined as the pattern formation region.
  • a high-frequency circuit device includes the planar circuit, and forms a plane-symmetric line conductor pattern facing each other with the substrate sandwiched between conductor films on both main surfaces of the substrate of the planar circuit.
  • a region of the conductor film that constitutes the waveguide and is a predetermined distance away from the electromagnetic wave waveguide region of the waveguide is defined as the pattern formation region.
  • a high-frequency circuit device includes the planar circuit, and the high-frequency circuit is configured on a substrate of the planar circuit.
  • a transmission / reception device includes the planar circuit or the high-frequency circuit device in a high-frequency signal processing unit.
  • the center of the unit cell is an inductive region, and at least the vicinity of the center of each side of the outer periphery of the unit cell has a capacity to generate capacitance between the conductor film formed on the opposite surface of the substrate. This is a quantitative region.
  • the inductive region is connected to each other at the center and the outer peripheral edge is a multi-spiral conductor pattern connected to the capacitive region, when attention is paid to two adjacent unit cells.
  • the capacitive regions are connected at the center of the two unit cells, the impedance ratio between the inductive region and the capacitive region becomes large, and the specific band becomes a wide band. That is, good single transmission characteristics with a wide band gap can be obtained.
  • a ground conductor is formed on one main surface of the substrate and a ground conductor is formed on the other main surface to form a grounded waveguide, and a predetermined distance from the electromagnetic wave guide region of the grounded waveguide.
  • the size can be reduced and the overall size can be reduced.
  • unnecessary coupling between the grounded waveguide and other high-frequency circuits such as other resonators provided on the substrate is suppressed, the distance between the high-frequency circuits can be shortened, and the overall size can be reduced.
  • a conductor is formed on both main surfaces of the substrate to form a plane-symmetric line conductor pattern facing each other across the substrate to form a waveguide, and at a predetermined distance from the electromagnetic wave guide region of the waveguide.
  • the planar circuit is provided and the high-frequency circuit is configured on the substrate, a spurious mode such as a parallel plate mode that attempts to propagate through the substrate is blocked, so that the high-frequency circuit is limited to a limited region.
  • the circuit can be highly integrated.
  • FIG. 1 is a diagram showing a unit cell of Non-Patent Document 1 and an analysis result thereof.
  • FIG. 2 is a diagram showing a configuration example of a unit cell according to Patent Document 1.
  • FIG. 3 is a diagram showing a configuration example of a band rejection filter according to a one-dimensional arrangement in Patent Document 2.
  • FIG. 4 is a diagram showing a configuration of a unit cell used in the planar circuit and the high-frequency circuit device according to the first embodiment and the circuit thereof.
  • FIG. 5 is a diagram showing a configuration of the high-frequency circuit device.
  • FIG. 6 is a diagram showing an example of a two-dimensional arrangement of a plurality of unit cells.
  • FIG. 7 is a diagram showing an example of a pattern at an outer peripheral boundary of a patterned conductor film.
  • FIG. 8 is a diagram showing an example of current distribution at a band gap frequency.
  • FIG. 9 is a diagram showing an analysis model using periodic boundary conditions.
  • FIG. 10 is a diagram showing a calculation example of a dispersion relation.
  • FIG. 11 is a diagram showing an analysis result at point M when the number n of conductor patterns in the inductive region is 6.
  • FIG. 12 is a diagram showing an analysis result at point M when the number n of conductor patterns in the inductive region is eight.
  • FIG. 13 is a diagram showing the analysis result at point M when the number n of conductor patterns in the inductive region is 10.
  • FIG. 14 is a diagram showing the line width dependence of an inductive region. [15] It is a diagram showing the line number dependence of the inductive region.
  • FIG. 16 is a diagram showing a configuration of a planar circuit and a high-frequency circuit device according to a second embodiment.
  • ⁇ 17 A diagram showing a configuration of a planar circuit and a high-frequency circuit device according to a third embodiment.
  • FIG. 18 is a diagram showing a difference in characteristics between a double-sided electrode formation model and a single-sided electrode formation model.
  • FIG. 19 is a diagram showing the dependency of the substrate thickness.
  • FIG. 21 is a diagram illustrating an example of how to cut out an analysis region.
  • FIG. 22 is a diagram showing examples of S parameters and band gaps when the number of lines n in the inductive region is 6 and the line Z space is 8 ⁇ m / 8 ⁇ m.
  • FIG. 23 is a diagram showing examples of S parameters and band gaps when the number of lines n in the inductive region is 8 and the line Z space is 5 ⁇ m / 5 ⁇ m.
  • FIG. 24 is a diagram showing examples of S parameters and band gaps when the number of lines in the inductive region is 10 and the line Z space is 5 ⁇ m / 5 ⁇ m.
  • FIG. 25 is a diagram showing an example of S parameters and band gaps when the inductive region is configured with meander lines.
  • FIG. 26 is a diagram showing a unit cell in a planar circuit and a high-frequency circuit device according to a fourth embodiment.
  • FIG. 27 is a diagram showing an example of frequency and Q value characteristics of the model using the unit cell shown in FIGS. 5 and 26.
  • FIG. 28 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the fifth embodiment.
  • FIG. 29 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the sixth embodiment.
  • FIG. 30 A diagram showing a configuration example of a unit cell in the planar circuit according to the seventh embodiment.
  • FIG. 31 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the eighth embodiment.
  • FIG. 32 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the ninth embodiment.
  • FIG. 33 An exploded perspective view of a communication device according to a tenth embodiment.
  • FIG. 34 is a block diagram showing an overall configuration of the communication apparatus.
  • FIG. 35 is a diagram showing an analysis path and a representative horizontal axis.
  • FIG. 36 is a diagram showing a configuration of a one-dimensional equivalent circuit having a periodic boundary condition.
  • FIG. 37 is a diagram showing a relationship between a distributed constant line connection matrix and an impedance ratio in a one-dimensional equivalent circuit.
  • FIG. 38 is a diagram showing a configuration of a high-frequency circuit device according to an eleventh embodiment and a unit cell applied thereto.
  • FIG. 40 is a diagram showing a configuration of a unit cell used in the planar circuit and the high-frequency circuit device according to the twelfth embodiment and the circuit thereof.
  • FIG. 41 is a diagram showing a configuration of the high-frequency circuit device.
  • FIG. 42 is a diagram showing an example of a two-dimensional arrangement of a plurality of unit cells.
  • FIG. 43 is a diagram showing an example of a pattern at an outer peripheral boundary of a patterned conductor film.
  • FIG. 44 is a diagram showing a calculation example of a dispersion relation.
  • FIG. 45 is a diagram showing an analysis result at point M when the number n of conductor patterns in the inductive region is 6.
  • FIG. 46 is a diagram showing an analysis result at point M when the number n of conductor patterns in the inductive region is eight.
  • FIG. 47 is a diagram showing an analysis result at point M when the number n of conductor patterns in the inductive region is 10.
  • FIG. 48 is a diagram showing the line width dependence of an inductive region.
  • FIG. 50 is a diagram showing differences in characteristics of various unit cells.
  • FIG. 51 is a diagram showing differences in characteristics of various unit cells.
  • ⁇ 52 A diagram showing a configuration of a planar circuit and a high-frequency circuit device according to a thirteenth embodiment. is there.
  • FIG. 53 is a diagram showing a configuration of a planar circuit and a high-frequency circuit device according to a fourteenth embodiment.
  • FIG. 54 is a diagram showing an example of how to cut out analysis areas.
  • FIG. 55 is a diagram showing examples of S parameters and band gaps when the number n of inductive regions is 6 and the line Z space is 11 m / ⁇ ⁇ ⁇ m.
  • FIG. 56 is a diagram showing examples of S parameters and band gaps when the number of lines n in the inductive region is 8 and the line Z space is 7 mZ7 m.
  • FIG. 57 is a diagram showing examples of S parameters and band gaps when the number of lines in the inductive region is 10 and the line Z space is 5 ⁇ m / 5 ⁇ m.
  • FIG. 58 is a diagram showing a unit cell in a planar circuit and a high-frequency circuit device according to a fifteenth embodiment.
  • FIG. 59 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the sixteenth embodiment.
  • FIG. 60 is a view showing a structural example of a unit cell in a planar circuit according to a seventeenth embodiment.
  • FIG. 61 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the eighteenth embodiment.
  • FIG. 62 is a diagram showing a configuration example of a unit cell and its two-dimensional arrangement in the planar circuit according to the nineteenth embodiment.
  • FIG. 63 is a diagram showing a configuration of a high-frequency circuit device according to a twentieth embodiment and a unit cell applied thereto.
  • FIG. 64 is a diagram showing a dispersion relationship and S parameters of the same high-frequency circuit device.
  • FIG. 4 shows the unit cell CL, which is the basic conductor pattern formed on the conductor film of the substrate, and its equivalent circuit.
  • the unit cell CL has a capacitive area CA in the center thereof and an inductive area LA in the vicinity of the center of each side of the outer periphery.
  • FIG. 4B is an equivalent circuit diagram of a circuit constituted by the unit grid shown in FIG. 4A and the ground conductor film on the back surface facing the substrate.
  • a capacitance component C is generated between the capacitive area CA and the ground conductor film, and an inductance component L is generated by the inductive area LA.
  • FIG. 5 shows an example applied to a substrate having a waveguide.
  • A is a top view
  • B is an enlarged view of the unit cell portion
  • C is a cross-sectional view of the A—A portion in (A)
  • D is a B—B portion in (B).
  • FIG. A line conductor 4 and a patterned conductor film 3 are formed on the upper surface of the substrate.
  • a ground conductor film 2 is formed on substantially the entire bottom surface of the substrate 1.
  • a plurality of unit lattices are two-dimensionally arranged as shown in (B) and (D).
  • a simple and continuous ground conductor film is formed without forming such a unit cell CL.
  • planar circuit 100 is constituted by the patterned conductor film 3, the ground conductor film 2 and the substrate 1.
  • a grounded coplanar line is constituted by the line conductor 4, the pattern conductor film 3 on both sides thereof (particularly, the non-turn forming region N) and the ground conductor film 2 on the lower surface.
  • the unit cell CL includes a square capacitive area CA in the center and an inductive area LA in the vicinity of the center of each side of the outer periphery.
  • These inductive regions LA are part of a multi-spiral conductor pattern formed with inductive regions of adjacent unit cells, as will be shown later.
  • FIG. 6 is a diagram showing the arrangement relationship of a plurality of unit cells. If we focus on the unit cell CLOO and the unit cell CLO 1 adjacent to the right in the figure, the center end Pc of the inductive region LA is connected to each other at the center of the two unit cells CLO 0 and CL01. The outer peripheral edge Po of the inductive area LA is connected to the capacitive area CA.
  • This inductive region LA is composed of a double helical conductor pattern that is rotationally symmetric twice.
  • the center end Pc of the inductive region LA is mutually connected at the center of the two unit cells CLOO and CL10.
  • the outer peripheral edge Po of the inductive area LA is connected to the capacitive area CA.
  • This inductive region LA is also composed of a double helical conductor pattern that is symmetric twice in rotation.
  • FIG. 7 shows an example of a pattern at the outer peripheral boundary of the pattern conductor film 3.
  • the outer peripheral area OA is a continuous ground conductor film, and a multi-spiral conductor pattern is formed in an area that would otherwise be an inductive area.
  • a relay area consisting of a continuous conductor film without wires is formed.
  • FIG. 8 shows a case where the inductive regions of two adjacent unit cells are configured with a double spiral conductor pattern and a case where the inductive region is configured with a meander line conductor pattern as in Patent Document 1.
  • the current vector and the current intensity distribution in the band gap are simply shown.
  • the current vector in the inductive region LA is as shown in (A) at one outer peripheral edge Po ⁇ center end Pc ⁇
  • the amplitude of the current in the inductive region LA flows along the path from one outer peripheral edge Po to the central edge Pc and the other outer peripheral edge Po. It is a distribution of belly nodes.
  • (C) in FIG. 8 is obtained by replacing the inductive region LA shown in (A) with a meander line.
  • the current flows in the inductive region from one outer edge Po ⁇ of the meander line to the center edge Pc ⁇ the other outer edge Po ', and the current amplitude in the inductive region is the one outer edge Po ⁇ —center edge Pc —
  • the distribution of nodes-abdomen-nodes follows the path of the other peripheral edge Pc.
  • the sinusoidal distribution does not always occur due to the line capacity between adjacent lines!
  • the entire patterned conductive film 3 conducts in a DC manner. This facilitates handling when applying a DC voltage bias.
  • Figure 9 shows the analysis model using periodic boundary conditions.
  • (A) is a perspective view thereof, and (B) is a top view thereof.
  • a model of the bottom conductor wall and the top open boundary is considered, and the relative permittivity of the substrate HI portion is 24, the relative permittivity of the upper space H2 is 1, and the conductivity of the conductor film on the top surface of the substrate is 53 MSZm.
  • the unit cell dimensions are variable, the phase difference between the unit cell boundaries in the X-axis direction is ⁇ x, and the phase difference between the unit cell boundaries in the y-axis direction is ⁇ y.
  • Fig. 35 (A) shows the analysis path.
  • Ka is a value obtained by monotonically increasing the angle as ⁇ X and ⁇ y increase or decrease.
  • the horizontal axis is Ka.
  • (B) of FIG. 10 is a diagram showing a dispersion relation in which the horizontal axis represents the analysis path ⁇ - ⁇ -M- ⁇ and the vertical axis represents the frequency.
  • the overall solid line FS is the same as that shown in Fig. 35 (C). The inside of this line FS is a slow wave, and the outside is a fast wave.
  • This slow Z first is a slow Z fast relative to the phase velocity of the wave propagating in the free medium chamber of the substrate dielectric constant.
  • (C) and (D) of FIG. 10 are examples of the inductive region configured by meander lines shown in contrast to (A) and (B).
  • the line Z space of the inductive region is 5 ⁇ m / 5 ⁇ m, and other conditions are the same as in (A).
  • (D) shows the dispersion relation.
  • the band gap is wide at the point X, but is narrowed like a bottleneck at the point M. Also, the flatness of the first mode fl and the third mode f3 inside the slow wave region is poor. This is because, when excited by a wave with a frequency of 110 GHz, the wave of the first mode fl is about 45 ° due to the dispersion relationship of the first mode fl. It is thought that it tends to propagate in the direction.
  • Figure 11 shows an example where the number of lines n in the inductive region is 6, where one side of the unit cell (lattice dimension) is A, the width of the capacitive region and inductive region is W, and the line width of the inductive region is The frequency change of five modes fl to f5 when L and the space width are S and the lattice size A is changed is shown.
  • the thickness HI of the substrate and the thickness H2 of the upper space are both constant at 0.3 mm.
  • W, L, and S are changed by changing the lattice size A while keeping the number n of inductive regions constant.
  • (C) shows an example in which the lattice dimension A is changed in the range of 0.052 mm to 0.234 mm.
  • the frequency of the first mode fl and the second mode f2 changes with the change of the lattice dimension A.
  • the frequency of the band gap generated between the two modes May adopt the design number No7 shown in (C).
  • the frequency of the first mode fl is 54.2 GHz
  • the frequency of the second mode f2 is 68.5 GHz
  • a band gap occurs between 54.2 GHz and 68.5 GHz.
  • the propagation force of the spurious mode at 60 GHz, which is the frequency used is blocked by this bad gap.
  • FIG. 12 shows an example in which the number of lines n in the inductive region is 8.
  • the unit cell of design number No. 4 should be adopted.
  • FIG. 13 shows an example in which the number n of lines in the inductive region is 10.
  • the unit cell of design number No. 2 should be adopted.
  • Figure 14 shows the band gap when the number of lines in the inductive region is 6, and the line width LZ space width S is changed from 5 ⁇ m / 5 ⁇ m force to 9 ⁇ m / 9 ⁇ m.
  • the frequency fo and the frequency width ⁇ f of the band gap are shown and shown.
  • (B) is the specific bandwidth ⁇ fZfo and small
  • the type index AZ ⁇ g ( ⁇ g: wavelength in the substrate) is shown.
  • the lattice dimension A is increased as the line LZ space S is increased.
  • lattice dimension A is 130 ⁇ m
  • lattice dimension A is 234 ⁇ m! .
  • the specific bandwidth A fZfo was about 23%
  • the miniaturization index AZg was about 21%.
  • FIG. 15 shows an example in which the line LZ space S in the inductive region is constant at 5 ⁇ m / 5 ⁇ m, and the number of lines n is changed to 6, 8, and 10.
  • the lattice dimension A is increased as the number of lines n is increased.
  • the grid dimension A is 130 m
  • the number of lines n 10
  • the grid dimension A is 210 m.
  • the lattice size A increased, the average frequency fo of the first mode and the second mode decreased.
  • the specific bandwidth A fZfo increased monotonically, and the miniaturization index AZ g monotonically decreased. Therefore, to increase the bandwidth, increase the number of lines, and to reduce the size, decrease the number of lines.
  • FIG. 36 is a circuit composed of the capacitive region and the inductive region, and is a one-dimensional equivalent circuit having a periodic boundary condition. Assume that the connection matrix of the two circuits Fl and F2 shown in Fig. 36 is expressed by equation (1).
  • Equation (2) Since the voltage and current at terminal Tl and terminal ⁇ 2 satisfy the periodic boundary condition, the relationship of Equation (2) is satisfied using two connection matrices.
  • ⁇ (rad) is a phase difference, and is expressed by equation (3) using wave number k (rad / m) and dimensions a (m) and b (m).
  • Equation (4) is a function of the wave vector (k), and the right side is
  • a distributed constant line is expressed by equation (5) using the characteristic impedance (Z) and propagation constant (y).
  • the condition for increasing the forbidden band (band gap) is that the absolute value of the right side has a value larger than 1 as much as possible.
  • the propagation constant (y) of the distributed constant line is the phase constant (j) 8). It can be seen that the factor for making the right side larger than 1 under this condition is the factor calculated by the impedance ratio shown in Eq. (7).
  • FIG. 37 is a graph of the Fz with the impedance ratio Z1 / Z2 as the horizontal axis.
  • the ground conductor film on both sides of the grounded conductor of the grounded coplanar line is shown as a pattern conductor film.
  • the waveguide is grounded. This is an example of a dead slot line.
  • (A) is a top view
  • (B) is an enlarged view of the unit cell part
  • (C) is a cross-sectional view of the A—A part in (A)
  • (D) is a B—B part in (B).
  • a patterned conductor film 3 is formed on the upper surface of the substrate 1 and a slot SL is formed.
  • a ground conductor film 2 is formed on substantially the entire bottom surface of the substrate 1.
  • a plurality of unit lattices are arranged two-dimensionally as shown in (B) and (D).
  • This unit cell CL is the same as that shown in the first embodiment. Further, in the non-pattern forming region N, such a unit cell CL is simply formed as a continuous ground conductor film without forming such a unit cell CL.
  • the slot SL, the patterned conductor film 3 on both sides thereof (particularly, the pattern non-forming region N) and the ground conductor film 2 on the lower surface constitute a grounded slot line. Even in such a slot line, similarly to the case of the first embodiment, it is possible to prevent the propagation of spurious modes such as a parallel plate mode which is to propagate in the substrate 1.
  • FIG. 17 On the upper surface of the substrate 1, a pattern conductor film 3 is formed and a slot SL is formed. A pattern conductor film 5 is formed on the lower surface of the substrate 1 and a slot SL is formed. Patterning In the pattern formation region P of the conductor films 3 and 5, a plurality of unit cells CL are two-dimensionally arranged as shown in (B) and (D). This unit cell CL is the same as that shown in the first and second embodiments.
  • the pattern of the unit cell formed on the patterned conductor film 5 on the bottom surface CA and the inductive region LA have a plane-symmetrical relationship with the pattern on the top surface.
  • CA patterns and inductive area LA patterns overlap.
  • the no-turn non-forming region N is simply a continuous ground conductor film that does not form such a unit cell CL. In this way, a double-sided slot line or PDTL (planar dielectric line) is formed!
  • the capacitive area CA of the upper and lower surfaces is shown. Ideally, the turns and the patterns in the inductive area LA should overlap exactly
  • the spiral direction of the inductive region may be reversed. In addition, even if there is a slight deviation when seen through, the characteristics will not be extremely deteriorated.
  • FIG. 18 shows the difference in characteristics between the case where both the conductive films on both sides of the substrate are formed of a patterned conductive film and the case where only one side of the conductive film is a patterned conductive film.
  • the dimensions of each part of the unit cell are as follows.
  • ( ⁇ ) shows the dispersion relationship of the double-sided electrode formation model
  • ( ⁇ ) shows the dispersion relation of the single-sided electrode formation model.
  • a band gap is confirmed around 60 GHz.
  • the single-sided electrode formation model as shown in (B), there is a dispersion relation in the fast wave region (outside the straight line FS) near the force 60 GHz where the band gap exists near the DC force 30 GHz.
  • pattern conductor films 3, 5 are formed on both sides of the substrate 1 as shown in FIG. 17 to form a double-sided slot line or PDTL (planar dielectric line). ) Must be configured.
  • FIG. 19 shows the substrate thickness dependency.
  • (A) shows the case where the substrate thickness is 0.6 mm
  • (B) shows the case where the substrate thickness is 0.4 mm
  • (C) shows the case where the substrate thickness is 0.2 mm.
  • the horizontal axis is the representative horizontal axis Ka.
  • FIG. 20A is a perspective view of the analysis model
  • FIG. 20B is a top view thereof
  • FIG. 20C is a front view thereof.
  • the four sides of the unit cell are port 1 to port 4.
  • the S-parameter analysis must be performed by specifying that the mode at the terminal (port) is a mode including a parallel plate mode component.
  • the parallel plate mode has an electric field component in the thickness direction (z direction) and a magnetic field component H in the horizontal direction (X or y direction) as shown in (C).
  • FIG. 21 shows an example of how to cut out the analysis region.
  • SA a square equivalent to twice the area of the unit cell CL. If the four sides of the unit cell CL are 4 terminals, it becomes a multi-conductor terminal where fine electrodes appear in the cross section, and excitation by a mode like a microstrip line cannot be performed.
  • FIGS. 22 to 25 show examples of the S parameter and the dispersion relationship when the number of lines n of the inductive region is changed.
  • the dimensions of each part of the unit cell are as follows.
  • Capacitive area width W 105 ⁇ m
  • FIG. 25 shows an example in which the inductive region has a meander line shape as a comparative example.
  • the band gap is shifted to the high frequency side as compared with the spiral type having the same lattice size. Therefore, in the case of the meander line type, the lattice size necessary for generating a band gap at a desired frequency is larger than that of the spiral type having the same lattice size.
  • S 11 is high in the band gap (reflection)
  • the force S21 to S41 showed a tendency to decrease. In this way, in the meander type, the effect of preventing propagation of spurious modes such as the parallel plate mode at the band gap frequency is small! / I can share things.
  • FIG. 26 is a plan view of the unit cell. Force with capacitive area CA in the center of unit cell CL Unlike the example shown in Fig. 5, the capacitive area CAs is extended to the space at the four corners of the unit cell!
  • the inductive region LA is the same as that shown in FIG.
  • FIG. 27 shows the difference in the planar circuit characteristics between the unit cell shown in FIG. 5 and the unit cell shown in FIG. (A) shows the frequency with respect to the representative horizontal axis Ka, and (B) shows the Q value (Qo) with respect to Ka.
  • the frequency can be lowered while the lattice size remains constant.
  • the band gap between the first mode (fl) and the second mode (f 2) can be increased. It can be seen that the Q value does not substantially deteriorate because it is a change that is proportional to the frequency.
  • FIG. 28 shows a portion in which a plurality of unit cells are two-dimensionally arranged.
  • the inductive region LA is composed of a quadruple spiral conductor pattern, the outer peripheral end Po is connected to the capacitive region CA, and the respective conductor patterns are connected to each other at the center end Pc.
  • the inductive region LA can be formed even if the number of multiple helixes is increased.
  • a hexagonal conductor pattern is also possible.
  • FIG. 6 is a part of a two-dimensional arrangement of multiple unit cells.
  • the conductor pattern of the inductive region LA is extended to the four corners of the unit cell CL, and the pitch of the conductor pattern in each side direction of the unit cell CL is increased. Even with such a conductor pattern shape, the same effects as those of the embodiments described above can be obtained.
  • FIG. 30 shows a configuration of a unit cell used in the planar circuit according to the seventh embodiment.
  • (A) is the basic form shown in FIG. 5 and the like, and (B) is a modification thereof.
  • the aspect ratio is changed from 1: 1 by changing the dimensions of one side a of the unit cell and side b perpendicular to it. In this way, it is also effective to make the unit cell a rectangle that is rotationally symmetric twice.
  • the band gap characteristics in the vertical and horizontal directions can be made anisotropic.
  • FIG. 31 shows an example of the configuration of the unit cell and its two-dimensional arrangement in the planar circuit according to the eighth embodiment!
  • a square or rectangular unit lattice is used, but in this example, the unit lattice CL is an equilateral triangle having a three-fold rotational symmetry, and these are arranged in a packed manner.
  • the unit cell CL has a capacitive area CA in the center and an inductive area LA in the vicinity of the center of each side of the outer periphery.
  • the two-fold rotationally symmetric double helix is formed in which the center ends Pc are connected to each other at the center of the two unit lattices and the outer peripheral end Po is connected to the capacitive area CA.
  • the inductive region LA is composed of the following conductor pattern. In this way, the same effect can be obtained even if the three-dimensionally symmetrical unit cell is arranged two-dimensionally.
  • FIG. 32 shows an example of the structure of the unit cell and its two-dimensional arrangement in the planar circuit according to the ninth embodiment.
  • six-fold rotationally symmetric regular hexagonal unit CL is two-dimensionally packed and arranged.
  • Each unit cell CL has a capacitive area CA in the center, and an inductive area LA in the vicinity of the center of each side of the outer periphery.
  • a double spiral conductor with two-fold rotation symmetry with the center ends Pc connected to each other at the center of the two unit cells and the outer periphery Po connected to the capacitive area CA, respectively.
  • make up the inductive region LA with a pattern In this way, the same effect can be obtained even if two-dimensionally arranged unit cells with 6-fold rotation symmetry.
  • FIG. 33 the configurations of the high-frequency circuit device according to the tenth embodiment and a communication device including the same will be described with reference to FIGS. 33 and 34.
  • FIG. 33 the configurations of the high-frequency circuit device according to the tenth embodiment and a communication device including the same will be described with reference to FIGS. 33 and 34.
  • FIG. 33 is an exploded perspective view of the transmission / reception device
  • FIG. 34 is a block diagram of the circuit.
  • the resin package 41 forming the outer shape of the communication device includes a box-shaped casing 42 having an upper surface opened and a substantially rectangular plate-shaped lid that covers the opening side of the casing 42. Consists of 4 and 3.
  • a substantially rectangular opening 43A is provided in the central portion of the lid 43, and a blocking plate 44 capable of transmitting electromagnetic waves is disposed in the opening 43A.
  • the dielectric substrate 45 accommodated in the casing 42 is composed of, for example, five divided substrates 45A to 45E, and both surfaces of these divided substrates 45A to 45E are covered with flat conductors 46 and 47, respectively. ing.
  • Each divided substrate 45A to 45E is provided with an antenna block 48, a duplexer block 49, a transmission block 50, a reception block 51, and an oscillator block 52, which will be described later, as functional blocks.
  • the antenna block 48 that transmits the transmission radio wave and receives the reception radio wave is provided on the divided substrate 45A located on the center side of the dielectric substrate 45, and forms a rectangular opening formed in the planar conductor 46. It consists of slot 48A. Further, the radiation slot 48A is connected to the duplexer block 49 by a transmission line 53 having a PD TL force.
  • the duplexer block 49 constituting the antenna duplexer is constituted by a resonator 49A having a square opening force formed on the planar conductor 46 of the divided substrate 45B.
  • the resonator 49A is connected to the antenna block 48, the transmission block 50, and the reception block 51 through a transmission line 53 that also has a PDTL force.
  • the transmission block 50 that outputs a transmission signal to the antenna block 48 is composed of electronic components such as a field effect transistor mounted on the divided substrate 45C, and an intermediate frequency is transmitted to the carrier wave output from the oscillator block 52. Mixing the signal IF and up-converting it to a transmission signal The power amplifier 50A, a band-pass filter 50B that removes transmission signal power noise from the mixer 50A, and a power amplifier 50C that amplifies the power of the transmission signal.
  • the mixer 50A, the bandpass filter 50B, and the power amplifier 50C are connected to each other by using the transmission line 53 made of PDTL, and the mixer 50A is connected to the oscillator block 52 by the transmission line 53.
  • the power amplifier 50C is connected to the duplexer block 49 by a transmission line 53! /.
  • the reception block 51 is provided on the division board 45D, receives the reception signal received by the antenna block 48, mixes the reception signal and the carrier wave output from the oscillator block 52, and lowers it to the intermediate frequency signal IF. Convert.
  • the reception block 51 includes a low noise amplifier 51 A that amplifies the reception signal with low noise, a band-pass filter 51 B that removes reception signal power noise from the low noise amplifier 51 A, and a carrier wave output from the oscillator block 52. And a mixer 51C that mixes the reception signal output from the band-pass filter 51B and down-converts it to an intermediate frequency signal IF.
  • the low noise amplifier 51A, the bandpass filter 51B, and the mixer 51C are connected to each other using the transmission line 53, and the low noise amplifier 51A is connected to the duplexer block 49 by the transmission line 53.
  • the mixer 51C is connected to the oscillator block 52 by a transmission line 53.
  • the oscillator block 52 is provided on the divided substrate 45E, and oscillates a signal having a predetermined frequency as a carrier wave (for example, a high-frequency signal such as a microwave or a millimeter wave).
  • the oscillator block 52 includes a voltage control oscillator 52A that oscillates a signal having a frequency corresponding to the control signal Vc, and a branch circuit 52B for supplying a signal from the voltage control oscillator 52A to the transmission block 50 and the reception block 51. It consists of and.
  • the voltage controlled oscillator 52A and the branch circuit 52B are connected to each other using a transmission line 53 such as a PDTL card.
  • the branch circuit 52B is connected to the transmission block 50 and the reception block 51 by the transmission line 53! /
  • a planar circuit 100 is configured at a location indicated by a net-like pattern on the surface side of each of the divided substrates 45A to 45E.
  • This planar circuit 100 is any planar circuit shown in the first to ninth embodiments, or any one of the planar circuits later shown in the twelfth to nineteenth embodiments.
  • the in this example, the radiation slot 48A, the resonator 49A, the band pass filter 50B, the band pass filter 51B, the voltage controlled oscillator 52A, the transmission line 53, and the like are arranged.
  • planar circuit 100 is provided on each of the divided substrates 45A to 45E in this way, unnecessary waves propagating between the planar conductors 46 and 47 of the dielectric substrate 45 can be blocked. For this reason, for example, spurious waves such as parallel plate mode can be prevented from being coupled between the divided substrates 45A to 45E, so that the isolation can be improved, power loss due to unnecessary waves can be suppressed, and high efficiency can be achieved. Noise caused by unnecessary waves can be reduced.
  • the communication device has been described as an example of the transmission / reception device.
  • the present invention is not limited to this, and can be widely applied to a transmission / reception device such as a radar device. .
  • FIG. 38A shows the shape and dimensions of the unit cell of the planar circuit
  • FIG. 38B shows the structure of the high-frequency circuit device.
  • the high-frequency circuit device has a relative dielectric constant of 24, a thickness of 0.3 mm, and a conductor pattern formed on a substrate of 5. Omm x 7.5 mm.
  • Fig. 39 shows the S parameter and dispersion relation.
  • the lower part of the figure shows the transmission characteristics S21, and the upper part shows the five modes and band gap BG.
  • CPW has a relatively flat insertion loss characteristic up to about 80 GHz.
  • ripples due to surface waves increase from around 80 GHz.
  • (2) CBCPW has many ripples due to parallel plate mode at about 20 GHz and above.
  • the insertion loss is improved by the band gap (BG).
  • Figure 40 shows the unit cell CL, which is the basic conductor pattern formed on the conductor film of the substrate, and its equivalent circuit.
  • the unit cell CL has an inductive region LA in the center thereof and a capacitive region CA in the vicinity of the center of each side of the outer periphery.
  • FIG. 40 (B) is an equivalent circuit diagram of a circuit constituted by the unit cell shown in FIG. 40 (A) and the ground conductor film on the back surface facing the substrate.
  • a capacitance component C is generated between the capacitive area CA and the ground conductor film, and a mutual induction reactance component M is generated by the inductive area LA.
  • FIG. 41 shows an example applied to a substrate having a waveguide.
  • A) is a top view
  • B) is an enlarged view of the unit cell portion
  • C is a cross-sectional view of the A—A portion in (A)
  • D is a B—B portion in (B).
  • FIG. A line conductor 4 and a patterned conductor film 3 are formed on the upper surface of the substrate.
  • a ground conductor film 2 is formed on substantially the entire bottom surface of the substrate 1.
  • a plurality of unit lattices are two-dimensionally arranged as shown in (B) and (D).
  • a simple and continuous ground conductor film is formed without forming such a unit cell CL.
  • the planar circuit 100 is constituted by the patterned conductor film 3, the ground conductor film 2, and the substrate 1.
  • a grounded coplanar line is constituted by the line conductor 4, the pattern conductor film 3 on both sides thereof (particularly, the non-turn forming region N) and the ground conductor film 2 on the lower surface.
  • the unit cell CL has an inductive region LA composed of a quadruple spiral conductor pattern in the center and a capacitive region CA near the center of each side of the outer periphery. It is prepared. These capacitive areas CA are continuous with the capacitive areas of adjacent unit cells, as will be described later.
  • This unit cell CL is four-fold rotationally symmetric.
  • FIG. 42 is a diagram showing an arrangement relationship of a plurality of unit cells.
  • the unit cells CLOO, CLOl, C L10, etc. all have the same basic conductor pattern force.
  • the outer peripheral edge of the quadruple helical conductor pattern of the inductive region LA arranged in the center of the unit cell CLOO is connected to the capacitive region of the outer periphery of the unit cell CL00.
  • the capacitive regions CA are arranged so that the capacitive region CA is arranged in the center of the two unit cells CLOO and CL01. Connect.
  • the center of the two unit cells CLOO, CLIO is the center of the two unit cells CL00, CL01.
  • the capacitive areas are connected to each other so that the capacitive area CA is arranged in the area.
  • FIG. 43 shows an example of a pattern at the outer peripheral boundary of the patterny conductor film 3.
  • the outer peripheral region OA of the patterned conductor film 3 is used as a continuous ground conductor film, and the capacitive region LA of the unit cell is directly connected to the outer peripheral region OA. If you do.
  • the entire pattern conductor film 3 is conductive in a direct current, and therefore, handling when applying a DC voltage noise is facilitated.
  • FIG. 44 to 51 the analysis of the characteristics of the planar circuit according to the present invention will be described with reference to FIGS. 44 to 51.
  • FIG. 44 A
  • H1 0.3 mm
  • H2 0.3 mm
  • the unit cell is 230 m square
  • the line Z space of the inductive region is 5 ⁇ m / 5 ⁇ m
  • the analysis path ⁇ -XM- ⁇ is shown in the figure.
  • (B) in FIG. 44 is a diagram showing a dispersion relationship in which the horizontal axis represents the analysis path ⁇ -X-M- ⁇ and the vertical axis represents the frequency.
  • the overall solid line FS is the same as that shown in Fig. 35 (C).
  • This slow Z first is a slow Z fast relative to the phase velocity of the wave propagating in the free medium chamber of the substrate dielectric constant.
  • FIG. 44 are examples of the unit cell and its characteristics shown in Patent Document 1 shown in comparison with (A) and (B).
  • the line Z space of the inductive region is 5 ⁇ m / 5 ⁇ m, and other conditions are the same as in the case of (A).
  • (D) shows the dispersion relation
  • the band gap is wide at the X point, but it is narrowed like a bottleneck at the M point. Also, the flatness of the first mode fl and the third mode f3 inside the slow wave region is poor. This is thought to be due to the tendency of the wave of the first mode fl to propagate in the direction of about 45 ° due to the dispersion relation of the first mode fl when excited by a wave of frequency 110 GHz.
  • Figure 45 shows an example where the number of lines n in the inductive region is 6, where one side of the unit cell (lattice dimension) is A, the width of the capacitive region and inductive region is W, and the line width of the inductive region is The frequency change of five modes fl to f5 when L and the space width are S and the lattice size A is changed is shown.
  • the thickness HI of the substrate and the thickness H2 of the upper space are both constant at 0.3 mm.
  • W, L, and S are changed by changing the lattice size A while keeping the number n of inductive regions constant.
  • (C) shows an example in which the lattice dimension A is changed in the range of 0.130 mm to 0.286 mm.
  • the frequency of the second mode f 2 and the third mode f 3 changes with the change of the lattice dimension A.
  • the frequency of the band gap generated between the two modes is 60 GHz.
  • the design number No. 6 shown in (C) may be adopted.
  • the frequency of the second mode f2 is 54.8 GHz
  • the frequency of the third mode f3 is 80.4 GHz, so a band gap occurs between 54.8 GHz and 80.4 GHz.
  • the propagation force of the spurious mode at 60 GHz, which is the frequency used is blocked by this band gap.
  • FIG. 46 shows an example in which the number n of lines in the inductive region is 8.
  • the second mode f2 In order to set the frequency of the band gap generated between the third mode f3 to 60 GHz, use the unit cell with design number No3.
  • FIG. 47 shows an example in which the number n of lines in the inductive region is 10.
  • the unit cell of the design number No4 should be adopted.
  • Figure 48 shows the band gap when the number of lines n in the inductive region is 6, and the line width LZ space width S is changed from 5 ⁇ m / 5 ⁇ m force to 9 ⁇ m / 9 ⁇ m.
  • the frequency fo and the frequency width ⁇ f of the band gap are shown and shown.
  • (B) shows the specific band ⁇ fZfo and the miniaturization index AZ g (g: wavelength in the substrate).
  • lattice dimension A is 130 ⁇ m
  • lattice dimension A is 234 ⁇ m!
  • the specific bandwidth A fZfo was about 37%
  • the miniaturization index AZg was about 28%.
  • FIG. 49 shows an example in which the line LZ space S in the inductive region is constant at 5 ⁇ m / 5 ⁇ m and the number of lines n is changed to 6, 8, and 10.
  • the lattice dimension A is increased as the number of lines n is increased.
  • the grid dimension A is 130 m
  • the number of lines n 10
  • the grid dimension A is 210 m.
  • the lattice size A increased, the average frequency fo of the first mode and the second mode decreased.
  • the specific bandwidth A fZfo increased monotonically, and the miniaturization index AZ g monotonically decreased. Therefore, to increase the bandwidth, increase the number of lines, and to reduce the size, decrease the number of lines.
  • FIGS. 50 and 51 (A) is the unit cell (L-branch type) shown in FIG. 40, and (B) is the capacitive region at the center of the unit cell and inductive at the outer periphery.
  • (D) shows the band gap frequency fo and the band gap frequency width ⁇ f when using the unit cells shown in (A), (B), and (C)!
  • Fig. 50 shows the case where the number of lines n in the inductive region is 8
  • Fig. 51 shows the case where the number of lines n in the inductive region is 10. Show me each! /
  • the impedance ratio between the inductive region and the capacitive region is increased, resulting in a ratio band of 40% or more.
  • excellent broadband characteristics can be obtained.
  • the band gap is wide, it can be seen that the single transmission characteristic is excellent. This shows the same tendency even if the number of lines changes.
  • the L-branch type of the present invention is inferior to the size reduction index in comparison with the C-branch type, but can be downsized compared to the conventional meander line type.
  • the ground conductor film on both sides of the ground conductor of the grounded coplanar line is shown as a pattern conductor film.
  • the waveguide is a rounded slot line. It is an example.
  • (A) is the top view
  • (B) is an enlarged view of the unit cell part
  • (C) is a cross-sectional view of the A—A part in (A)
  • (D) is the B—B part in (B).
  • a patterned conductor film 3 is formed on the upper surface of the substrate 1 and a slot SL is formed.
  • a ground conductor film 2 is formed on substantially the entire bottom surface of the substrate 1.
  • a plurality of unit lattices are two-dimensionally arranged as shown in (B) and (D).
  • This unit cell CL is the same as that shown in the first embodiment. Further, such a unit cell CL is formed in the non-pattern forming region N. It is a simple and continuous ground conductor film.
  • the slot SL, the patterned conductive film 3 on both sides thereof (particularly, the pattern non-forming region N) and the ground conductive film 2 on the lower surface constitute a grounded slot line. Even in such a slot line, similarly to the case of the first embodiment, it is possible to prevent the propagation of spurious modes such as a parallel plate mode which is to propagate in the substrate 1.
  • FIG. 53 On the upper surface of the substrate 1, a pattern conductor film 3 is formed and a slot SL is formed. A pattern conductor film 5 is formed on the lower surface of the substrate 1 and a slot SL is formed. Patterning In the pattern formation region P of the conductor films 3 and 5, a plurality of unit cells CL are two-dimensionally arranged as shown in (B) and (D). This unit cell CL is the same as that shown in the first and second embodiments.
  • the pattern of the unit cell formed on the patterned conductor film 5 on the bottom surface CA and the inductive region LA have a plane-symmetrical relationship with the pattern on the top surface.
  • CA patterns and inductive area LA patterns overlap.
  • the no-turn non-forming region N is simply a continuous ground conductor film that does not form such a unit cell CL. In this way, a double-sided slot line or PDTL (planar dielectric line) is formed!
  • FIG. 54 An example in which the planar circuit according to the present invention is analyzed with the 4-terminal S parameter will be described with reference to FIGS. 54 to 57.
  • FIG. 54 An example in which the planar circuit according to the present invention is analyzed with the 4-terminal S parameter will be described with reference to FIGS. 54 to 57.
  • the analysis model is as shown in Fig. 20.
  • FIG. 54 shows an example of how to cut out the analysis region.
  • S parameters with one unit cell CL as four terminals were obtained.
  • FIG. 55 to FIG. 57 show examples of the S parameter and the dispersion relationship when the number of lines n in the inductive region is changed.
  • the dimensions of each part of the unit cell are as follows.
  • Capacitive area width W 143 ⁇ m
  • Substrate thickness HI 300 ⁇
  • the dimensions of each part of the unit cell are as follows.
  • Capacitive area width W 119 ⁇ m
  • Capacitive area width W 105 ⁇ m
  • FIG. 58 is a plan view of a unit cell. Force with inductive region LA in the center of unit cell CL and capacitive region CA on each side of the outer periphery Unlike the example shown in Fig. 41, the capacitive region CA is extended to the space at the four corners of the unit cell. is doing. Figure for inductive region LA It is the same as that shown in 41. In this way, the area of the capacitive region may be increased.
  • Figure 59 shows a two-dimensional arrangement of multiple unit cells.
  • the inductive region LA is composed of a 12-fold spiral conductor pattern, the outer peripheral end Po is connected to the capacitive region CA, and the conductor patterns are connected to each other at the center end Pc.
  • the inductive region LA can be formed even if the number of multiplexed helices is increased.
  • an eight-fold spiral conductor pattern and a sixteen-fold spiral conductor pattern are also possible. If the line width of this spiral conductor pattern is narrower than the skin depth of the operating frequency, a loss reduction effect can be expected by mitigating the skin effect. In this way, by increasing the number of multi-helical lines in the inductive region, the inductive region acts as an inductive element with a higher Q value. However, if the number of multiple helix lines is increased, the size of the unit cell increases, and the current flowing through each helical conductor is not well balanced! In some cases, the Q value may deteriorate, so pay attention to this when designing the number of lines and the line width.
  • an integral capacitive region is formed at the center of the four sides of the outer periphery of the force unit cell CL, in which the capacitive region is separated for each line conductor in the inductive region.
  • FIG. 60 shows the structure of a unit cell used in the planar circuit according to the seventeenth embodiment.
  • (A) is the basic form shown in FIG. 41 and the like, and (B) is a modified example thereof.
  • the aspect ratio is changed from 1: 1 by changing the dimensions of one side a of the unit cell and side b perpendicular to it. In this way, it is also effective to make the unit cell a rectangular shape that is rotationally symmetric twice.
  • the band gap characteristics in the vertical and horizontal directions can be made anisotropic.
  • FIG. 61 shows an example of the configuration of the unit cell and its two-dimensional arrangement in the planar circuit according to the eighteenth embodiment!
  • a square or rectangular unit lattice is used, but in this example, the unit lattice CL is an equilateral triangle having a three-fold rotational symmetry, and these are arranged in a packed manner.
  • the unit lattice CL is an equilateral triangle having a three-fold rotational symmetry, and these are arranged in a packed manner.
  • LA In the center of the unit cell CL, there is an inductive region LA, A capacitive area CA is provided near the center of each side.
  • the capacitive regions are connected to each other at the center of the two unit cells. In this way, the same effect can be obtained even if the three-dimensional rotationally symmetric unit lattices are arranged two-dimensionally.
  • FIG. 62 shows an example of a unit cell configuration and its two-dimensional arrangement in the planar circuit according to the nineteenth embodiment.
  • six-fold rotationally symmetric regular hexagonal unit CL is two-dimensionally packed and arranged.
  • Each unit cell CL has an inductive region LA in the center, and a capacitive region CA in the vicinity of the center of each side of the outer periphery.
  • the capacitive regions are connected to each other at the center of the two unit cells. In this way, the same effect can be obtained even if the six-fold rotationally symmetric unit cell is arranged two-dimensionally.
  • FIG. 63A shows the shape and dimensions of the unit cell of the planar circuit
  • FIG. 63B shows the structure of the high-frequency circuit device.
  • the high-frequency circuit device has a relative dielectric constant of 24, a thickness of 0.3 mm, and a conductor pattern formed on a substrate of 5. Omm x 7.5 mm.
  • a normal coplanar line CPW without a ground conductor film on the back surface (2) a grounded coplanar line CBCPW with a ground conductor film on the back surface, (3)
  • the characteristics were determined for each of the two-dimensional high-frequency circuit devices. Specifically, for this high-frequency circuit device, unit grids are arranged in 8 rows by 29 columns on one side of the ground conductor film spreading on both sides of the coplanar line.
  • Fig. 64 shows the S parameter and the dispersion relation.
  • the lower part of the figure shows the transmission characteristics S21, and the upper part shows the five modes and band gap BG.
  • CPW has a relatively flat insertion loss characteristic up to about 80 GHz.
  • ripples due to surface waves increase from around 80 GHz.
  • the insertion loss is improved by the wide band gap (BG).

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

　基板の両主面に導体膜を形成して平面回路を構成する。一方の主面の導体膜には、基本導体パターンである単位格子（ＣＬ００），（ＣＬ０１），（ＣＬ１０）・・・を２次元配置の周期性をもって所定範囲に亘ってパターンニングする。各単位格子（ＣＬ）の中央は基板の対向面に形成した導体膜との間で容量が生じる容量性領域（ＣＡ）を備え、外周の各辺のそれぞれの中央付近には誘導性領域（ＬＡ）を備える。誘導性領域（ＬＡ）は、隣接する２つの単位格子に着目したとき、その２つの単位格子の中央で中心端（Ｐｃ）を互いに接続し、外周端（Ｐｏ）を容量性領域（ＣＡ）にそれぞれ接続した多重らせん状の導体パターンで構成する。

Description

明 細 書
平面回路、高周波回路装置および送受信装置
技術分野
[0001] この発明は、基板の両主面に導体膜を有する平面回路や、それを備えた高周波回 路装置および送受信装置に関するものである。
背景技術
[0002] 誘電体板の一方の面に略全面の接地電極を形成し、他方の面にコプレーナを形 成したグラウンデッドコプレーナ線路や、誘電体板の一方の面に接地電極を形成し、 他方の面にスロットを形成したグラウンデッドスロット線路や、誘電体板の両面に、誘 電体板を挟んで対向するスロットを形成した平面誘電体線路 (PDTL)などの各種伝 送線路がマイクロ波帯やミリ波帯における伝送線路として用いられて 、る。
[0003] これらの伝送線路は、 V、ずれも 2つの平行な平面導体を含む構造であるため、たと えば線路の入出力部やベンドなどで電磁界が乱れると、いわゆるパラレルプレートモ ード等のスプリアスモードの波が 2つの平行な平面導体間に誘起され、そのスプリア スモードの波（以下単に「不要波」 t 、う。）が平面導体間を伝搬すると!、う問題があつ た。このような不要波の伝搬 (漏れ)が生じると、隣接する線路間で上記不要波による 干渉が生じて、信号がリークするなどの問題が生じる。また、伝送波のエネルギの一 部が不要波として漏れて、伝送波として再変換されないので、伝送損失が生じる。
[0004] このような不要波の伝搬を防止するために、容量性領域と誘導性領域を含む単位 格子パターンを 2次元方向（縦横方向）に繰り返し配置したものが非特許文献 1およ び特許文献 1に開示されて ヽる。
[0005] ここで非特許文献 1の基板に形成される単位格子のパターンを図 1の (A)に示す。
また、この平面回路によるバンドギャップの例を図 1の（B)に示す。非特許文献 1の平 面回路は、基板の上面に図 1の (A)に示した単位格子を 2次元方向に配置し、下面 には全面のグラウンド電極を形成している。図 1の（B)は、単位格子の中心を Γ、そこ から X軸方向に延ばした単位格子の端を X、その Xから Υ方向に進んで単位格子の 端を Μとしたときの、 Γ X— Μ— Γの経路で波数空間での各モードの周波数を示 している。この例では比誘電率が 10. 2、厚さ約 0. 6mmの誘電体基板の表面に格 子サイズが約 3mm角の単位格子を配置していて、第 1のモード flと第 2のモード f2と の間に約 l l〜14GHzのバンドギャップ (禁止帯，阻止帯域）、および第 2のモード f2 と第 3のモード f3との間に約 18〜22GHzのバンドギャップがそれぞれ生じている。
[0006] この単位格子の線幅の細 、十字ストリップ部分が誘導性領域 (インダクタンス成分） として、中央および四隅に形成された矩形パターンの合成パターンが容量性領域 (キ ャパシタンス成分）として、それぞれ作用しているものと理解される。
[0007] しかし、このような単位格子を用いた平面回路では、バンドギャップの周波数が 10 GHzの設計として格子サイズが約 3mm角と大きぐこのことで、回路の配線パターン と共存させる場合の設計自由度 (レイアウト性)を低下させて!/、る。
[0008] 一方、特許文献 1の平面回路は、単位格子を小さくすることでレイアウト性を向上さ せるとともに、損失特性を低下させないものである。図 2は特許文献 1の単位格子の 例を示している。ここで単位格子の中央に容量性領域 Cを配置し、その周囲にメアン ダライン状の誘導性領域 Lを配置して 、る。このようして容量性領域 Cのキャパシタン ス成分と誘導性領域 Lのインダクタンス成分がともに大きな単位格子を構成すること によって単位格子の/ jヽ型ィヒを図って！/、る。
[0009] また、導体線路とそれに接続した複数のフィルタによってスプリアスモードの伝搬を 阻止するようにした平面回路が特許文献 2に示されている。図 3は特許文献 2の平面 回路の例を示している。この平面回路は、互いに平行な 2本の導体線路 7A, 7Bを備 え、各段の共振器は根本部から 2本のらせん状線路 8A, 8Bが互いに平行に延び、 且つ先端同士 8Cが接続されてなり、各共振器の根本部を 2本の導体線路 7A, 7Bの うち一方の伝送線路 7Aの複数箇所にそれぞれ接続されたものである。
非特干文献 1 :T. Itoh, et. al. Aperture-Coupled Patch Antenna on UC-PBGbuostra te," IEEE Trans. Vol.47, no. 11, pp.2123— 2130, Nov. 1999.
特許文献 1：特開 2000 - 101301号公報
特許文献 2：特開 2003 - 258504号公報
発明の開示
発明が解決しょうとする課題 [0010] ところが、特許文献 1に示されて ヽるように、単位格子の誘導性領域をメアンダラィ ン状にしたものでは、後に述べるように基板内を伝搬する波の方向によってはバンド ギャップがボトルネック状に狭くなるという問題があった。
[0011] 特許文献 2に示されている平面回路は、図 3に示すように、導体線路 7A, 7Bと共 振器 8とによるフィルタが基本的に 1次元配置されているものである。このように、導体 線路 7A, 7Bと共振器 8とによるフィルタが基本的に 1次元配置した構造では、幾何 学的な非対称性 (異方性)から、伝搬方向によって電気的特性に差が生じるものと考 えられる。また、直流電圧のバイアスを印加する場合においても、直流的に配線が接 続されて!ヽる方向が斜め 45° となるため取扱 ヽが難 ヽ。
[0012] そこで、この発明の目的は、基板内を伝搬する波の方向に関わらず広いバンドギヤ ップを生じさせるようにした平面回路、それを備えた高周波回路装置および送受信装 置を提供することにある。
課題を解決するための手段
[0013] 上述の問題を解消するために、この発明は次のように構成する。
[0014] (1)この発明の平面回路は、基板と、その両主面に形成された導体膜とによる平面 回路であって、
前記基板の少なくとも一方の主面に形成された導体膜は、基本導体パターンであ る単位格子が 2次元配置の周期性をもって所定範囲に亘つてパターンユングされた パターン形成領域を備えて!/ヽて、
前記単位格子は回転対称 (例えば略 3回回転対称、略 4回回転対称、略 6回回転 対称)のうちいずれか)であり、
前記単位格子の中央は、前記基板の対向面に形成された導体膜との間で容量が 生じる 1つの容量性領域であり、外周の各辺のそれぞれの中央付近は誘導性領域で あり、
前記誘導性領域は、隣接する 2つの単位格子に着目したときに、その 2つの単位格 子の中央で中心端が互いに接続され、外周端が前記容量性領域にそれぞれ接続さ れた 2回回転対称の多重らせん状の導体パターンとする。
[0015] (2)この発明の平面回路は、基板と、その両主面に形成された導体膜とによる平面 回路であって、
前記基板の少なくとも一方の主面に形成された導体膜は、単位格子となる基本導 体パターンが 2次元配列の周期性をもって所定範囲に亘つてパターンニングされた パターン形成領域を備えて!/ヽて、
前記単位格子は回転対称形であり、
前記単位格子の中央は誘導性領域であり、前記単位格子の外周の各辺のそれぞ れの少なくとも中央付近は、前記基板の対向面に形成された導体膜との間で容量が 生じる容量性領域であり、
前記誘導性領域は、中心で互いに接続され、外周端が前記容量性領域にそれぞ れ接続された多重らせん状の導体パターン力 なり、
隣接する 2つの単位格子に着目したときに、その 2つの単位格子の中央で前記容 量性領域同士が接続された構造とする。
[0016] (3)この発明の高周波回路装置は、前記平面回路を備え、その平面回路の基板の 一方の主面の導体膜で線路導体パターンを形成し、他方の主面の導体膜でグランド 導体を形成してグラウンデッド導波路を構成するとともに、グラウンデッド導波路の電 磁波導波領域から所定距離離れた前記導体膜の領域を前記パターン形成領域とす る。
[0017] (4)この発明の高周波回路装置は、前記平面回路を備え、その平面回路の基板の 両主面の導体膜で、基板を挟んで対向する面対称の線路導体パターンを形成して 導波路を構成するとともに、前記導波路の電磁波導波領域から所定距離離れた前 記導体膜の領域を前記パターン形成領域とする。
[0018] (5)この発明の高周波回路装置は、前記平面回路を備え、その平面回路の基板に 高周波回路を構成してなる。
[0019] (6)この発明の送受信装置は、前記平面回路または高周波回路装置を高周波信 号処理部に備えてなる。
発明の効果
[0020] (1)単位格子の誘導性領域が、隣接する 2つ単位格子に着目したときに、その 2つ の単位格子の中央で中心端が互いに接続され、外周端が容量性領域にそれぞれ接 続された 2回回転対称の多重らせん状の導体パターンとしたことにより、誘導性領域 における損失が低減され、得られるインダクタンス成分に対する誘導性領域の占有 面積が小さいので、単位格子の縮小化が可能であり、回路の配線パターンと共存さ せる場合に、損失特性を低下させることなくの設計自由度 (レイアウト性)が高まる。
[0021] (2)単位格子の中央は誘導性領域であり、単位格子の外周の各辺のそれぞれの 少なくとも中央付近は、基板の対向面に形成された導体膜との間で容量が生じる容 量性領域であり、誘導性領域は、中心で互いに接続され、外周端が容量性領域にそ れぞれ接続された多重らせん状の導体パターンとし、隣接する 2つの単位格子に着 目したときに、その 2つの単位格子の中央で容量性領域同士が接続された構成とし たことにより、誘導性領域と容量性領域のインピーダンス比が大きくなり、比帯域が広 帯域となる。すなわちバンドギャップが広ぐ良好な単一伝送特性が得られる。
[0022] (3)基板の一方の主面に線路導体パターンを形成し、他方の主面にグランド導体 を形成してグラウンデッド導波路を構成し、そのグラウンデッド導波路の電磁波導波 領域から所定距離離れた導体膜の領域を前記パターン形成領域としたことにより、基 板内を伝搬する平行平板モード等のスプリアスモードと導波路との結合を阻止できる 。また、逆に上記グラウンデッド導波路によって生じる平行平板モードの伝搬が阻止 できる。そのため、たとえば 2つのグラウンデッド導波路を近接させても、その間に設 けた前記パターン形成領域によって 2つのグラウンデッド導波路間の平行平板モード による結合が阻止でき、複数のグラウンデッド導波路の基板における占有面積が縮 小化でき、全体の小型化が図れる。また、グラウンデッド導波路と基板上に設けたそ の他の共振器等の高周波回路間の不要結合が抑制されるので、高周波回路間の距 離が短縮化でき、全体の小型化が図れる。
[0023] (4)基板の両主面の導体膜で、基板を挟んで対向する面対称の線路導体パターン を形成して導波路を構成するとともに、導波路の電磁波導波領域から所定距離離れ た導体膜の領域を前記パターン形成領域としたことにより、上記（2)と同様に、基板 内を伝搬する平行平板モード等のスプリアスモードと導波路との結合を阻止できる。 また、上記導波路によって生じる平行平板モードの伝搬が阻止できる。その結果、複 数の導波路の基板における占有面積が縮小化でき、全体の小型化が図れる。また、 導波路と基板上に設けたその他の高周波回路間の不要結合が抑制されるので、高 周波回路間の距離が短縮化でき、全体の小型化が図れる。
[0024] (5)前記平面回路を備えるとともに、その基板に高周波回路を構成したことにより、 基板内を伝搬しょうとする平行平板モード等のスプリアスモードが阻止されるので、限 られた領域に高周波回路を高集積ィ匕できるようになる。
[0025] (6)スプリアスモードの伝搬を阻止する前記平面回路を備えたことにより、スプリアス 波による電力損失を抑えて高効率ィ匕できるとともにスプリアス波による雑音を低減で きる。また、小型化 ·高集積化された前記高周波回路装置を高周波信号処理部に備 えたことにより、全体に小型化された送受信装置が構成できる。
図面の簡単な説明
[0026] [図 1]非特許文献 1の単位格子およびその解析結果を示す図である。
[図 2]特許文献 1に係る単位格子の構成例を示す図である。
[図 3]特許文献 2の 1次元配置による帯域阻止フィルタの構成例を示す図である。
[図 4]第 1の実施形態に係る平面回路および高周波回路装置で用いる単位格子の構 成およびその回路を示す図である。
[図 5]同高周波回路装置の構成を示す図である。
[図 6]複数の単位格子の 2次元配置の例を示す図である。
[図 7]パターンィ匕導体膜の外周境界におけるパターンの例を示す図である。
[図 8]バンドギャップの周波数における電流分布の例を示す図である。
[図 9]周期境界条件を用いた解析モデルを示す図である。
[図 10]分散関係の計算例を示す図である。
[図 11]誘導性領域の導体パターンの線数 nを 6としたときの M点における解析結果を 示す図である。
[図 12]誘導性領域の導体パターンの線数 nを 8としたときの M点における解析結果を 示す図である。
[図 13]誘導性領域の導体パターンの線数 nを 10としたときの M点における解析結果 を示す図である。
[図 14]誘導性領域の線幅依存性を示す図である。 圆 15]誘導性領域の線数依存性を示す図である。
圆 16]第 2の実施形態に係る平面回路および高周波回路装置の構成を示す図であ る。
圆 17]第 3の実施形態に係る平面回路および高周波回路装置の構成を示す図であ る。
[図 18]両面電極形成モデルと片面電極形成モデルの特性の違いを示す図である。
[図 19]基板厚みの依存性を示す図である。
圆 20]4端子 Sパラメータの解析モデルを示す図である。
圆 21]解析領域の切り出し方の例を示す図である。
[図 22]誘導性領域の線数 nを 6、ライン Zスペースを 8 μ m/8 μ mとしたときの Sパラ メータとバンドギャップの例を示す図である。
[図 23]誘導性領域の線数 nを 8、ライン Zスペースを 5 μ m/5 μ mとしたときの Sパラ メータとバンドギャップの例を示す図である。
[図 24]誘導性領域の線数 nを 10、ライン Zスペースを 5 μ m/5 μ mとしたときの Sパ ラメータとバンドギャップの例を示す図である。
[図 25]誘導性領域をメアンダラインで構成したときの Sパラメータとバンドギャップの例 を示す図である。
[図 26]第 4の実施形態に係る平面回路および高周波回路装置における単位格子を 示す図である。
[図 27]図 5と図 26に示した単位格子を用いたモデルの周波数および Q値の特性例を 示す図である。
[図 28]第 5の実施形態に係る平面回路における単位格子とその 2次元配置の構成例 を示す図である。
[図 29]第 6の実施形態に係る平面回路における単位格子とその 2次元配置の構成例 を示す図である。
圆 30]第 7の実施形態に係る平面回路における単位格子の構成例を示す図である。
[図 31]第 8の実施形態に係る平面回路における単位格子とその 2次元配置の構成例 を示す図である。 [図 32]第 9の実施形態に係る平面回路における単位格子とその 2次元配置の構成例 を示す図である。
圆 33]第 10の実施形態に係る通信装置の分解斜視図である。
[図 34]同通信装置の全体の構成を示すブロック図である。
圆 35]解析経路と代表横軸とについて示す図である。
[図 36]周期境界条件を持った 1次元等価回路の構成を示す図である。
[図 37]1次元等価回路におけるインピーダンス比に対する分布定数線路の接続行列 との関係を示す図である。
圆 38]第 11の実施形態に係る高周波回路装置とそれに適用した単位格子の構成を 示す図である。
圆 39]同高周波回路装置の Sパラメータと分散関係を示す図である。
圆 40]第 12の実施形態に係る平面回路および高周波回路装置で用いる単位格子 の構成およびその回路を示す図である。
圆 41]同高周波回路装置の構成を示す図である。
[図 42]複数の単位格子の 2次元配置の例を示す図である。
[図 43]パターンィ匕導体膜の外周境界におけるパターンの例を示す図である。
圆 44]分散関係の計算例を示す図である。
[図 45]誘導性領域の導体パターンの線数 nを 6としたときの M点における解析結果を 示す図である。
[図 46]誘導性領域の導体パターンの線数 nを 8としたときの M点における解析結果を 示す図である。
[図 47]誘導性領域の導体パターンの線数 nを 10としたときの M点における解析結果 を示す図である。
[図 48]誘導性領域の線幅依存性を示す図である。
圆 49]誘導性領域の線数依存性を示す図である。
[図 50]各種単位格子の特性の違いにっ 、て示す図である。
[図 51]各種単位格子の特性の違いにっ 、て示す図である。
圆 52]第 13の実施形態に係る平面回路および高周波回路装置の構成を示す図で ある。
[図 53]第 14の実施形態に係る平面回路および高周波回路装置の構成を示す図で ある。
[図 54]解析領域の切り出し方の例を示す図である。
[図 55]誘導性領域の線数 nを 6、ライン Zスペースを 11 m/Ι Ι μ mとしたときの S パラメータとバンドギャップの例を示す図である。
[図 56]誘導性領域の線数 nを 8、ライン Zスペースを 7 mZ7 mとしたときの Sパラ メータとバンドギャップの例を示す図である。
[図 57]誘導性領域の線数 nを 10、ライン Zスペースを 5 μ m/5 μ mとしたときの Sパ ラメータとバンドギャップの例を示す図である。
[図 58]第 15の実施形態に係る平面回路および高周波回路装置における単位格子を 示す図である。
[図 59]第 16の実施形態に係る平面回路における単位格子とその 2次元配置の構成 例を示す図である。
[図 60]第 17の実施形態に係る平面回路における単位格子の構成例を示す図である
[図 61]第 18の実施形態に係る平面回路における単位格子とその 2次元配置の構成 例を示す図である。
[図 62]第 19の実施形態に係る平面回路における単位格子とその 2次元配置の構成 例を示す図である。
[図 63]第 20の実施形態に係る高周波回路装置とそれに適用した単位格子の構成を 示す図である。
[図 64]同高周波回路装置の Sパラメータと分散関係を示す図である。
符号の説明
1一基板
2—グランド導体膜
3, 5 -パターン化導体膜
4 線路導体 100—平面回路
101—高周波回路装置
102—通信装置
N—パターン非形成領域
P—パターン形成領域
CA—容量性領域
LA—誘導性領域
CL—単位格子
OA—外周領域
JA—中継領域
Pc—中心端
Po—外周端
SL—スロット
SA—切り出し領域
発明を実施するための最良の形態
[0028] 《第 1の実施形態》
第 1の実施形態に係る平面回路および高周波回路装置の構成を図 4〜図 15,図 3 5を参照して説明する。
図 4は基板の導体膜に形成する基本導体パターンである単位格子 CLおよびその 等価回路を示している。単位格子 CLは、その中央に容量性領域 CAを備え、外周の 各辺のそれぞれの中央付近に誘導性領域 LAを備えて 、る。図 4の（B)は (A)に示 した単位格子と基板を挟んで対向する裏面のグランド導体膜とによって構成される回 路の等価回路図である。上記容量性領域 CAとグランド導体膜との間にキャパシタン ス成分 Cが生じ、誘導性領域 LAによってインダクタンス成分 Lが生じる。
[0029] 図 5は導波路を構成した基板に適用した例を示している。同図の (A)は上面図、（ B)はその単位格子部分の拡大図、（C)は (A)における A— A部分の断面図、（D)は (B)における B— B部分の断面図である。基板の上面には線路導体 4とパターンィ匕導 体膜 3を形成して 、る。基板 1の下面には略全面にグランド導体膜 2を形成して 、る。 ノターンィ匕導体膜 3のパターン形成領域 Pには (B) , (D)に示すように複数の単位格 子を 2次元状に配置している。また、パターン非形成領域 Nにはこのような単位格子 CLを形成することなぐ単純に連続したグランド導体膜としている。
[0030] このようにしてパターン化導体膜 3とグランド導体膜 2および基板 1とによって平面回 路 100を構成している。また、線路導体 4、その両脇のパターンィ匕導体膜 3 (特にその ノターン非形成領域 N)および下面のグランド導体膜 2によってグラウンデッドコプレ ーナ線路を構成している。
[0031] 単位格子 CLは、 (B)に示すように、その中央に正方形状の容量性領域 CA、外周 の各辺のそれぞれの中央付近に誘導性領域 LAをそれぞれ備えて 、る。これらの誘 導性領域 LAは、後に示すように、隣接する単位格子の誘導性領域とともに構成され る多重らせん状の導体パターンの一部である。
[0032] 図 6は複数の単位格子の配置関係を示す図である。ここで単位格子 CLOOと、図に ぉ 、て右方向に隣接する単位格子 CLO 1とに着目すると、この 2つの単位格子 CLO 0, CL01の中央で、誘導性領域 LAの中心端 Pcを互いに接続し、誘導性領域 LAの 外周端 Poを容量性領域 CAにそれぞれ接続している。そして、この誘導性領域 LA は 2回回転対称の二重らせん状の導体パターンで構成している。
[0033] 同様に、単位格子 CL00と、それに対して縦方向に隣接する単位格子 CL10とに着 目すると、この 2つの単位格子 CLOO, CL10の中央で、誘導性領域 LAの中心端 Pc を互いに接続し、誘導性領域 LAの外周端 Poを容量性領域 CAにそれぞれ接続して いる。この誘導性領域 LAも 2回回転対称の二重らせん状の導体パターンで構成して いる。
[0034] 他の縦方向および横方向に隣接する 2つの単位格子の関係も同様であり、このよう に単位格子を 2次元配置 (タイリング)することによって、図 5の (A)に示したパターン 化導体膜 3のパターン形成領域 Pを構成して ヽる。
[0035] 図 7は上記パターンィ匕導体膜 3の外周境界におけるパターンの例を示している。パ ターンィ匕導体膜 3の外周境界では、その外周境界付近の単位格子に外周端寄りの 誘導性領域が形成できない場合が生じる。このような場合は、外周領域 OAを連続し たグランド導体膜とし、本来なら誘導性領域となる領域に、多重らせん状の導体バタ ーンのない連続した導体中膜からなる中継領 八を形成する。
[0036] 図 8は、隣接する 2つの単位格子の誘導性領域を二重らせん状の導体パターンで 構成した場合と、特許文献 1のようにメアンダライン状の導体パターンで構成した場合 とについて、バンドギャップ (この第 1の実施形態に係る平面回路によって生じるバン ドギャップについては後に詳しく述べる。 )における電流のベクトルと電流強度分布を 単純ィ匕して示したものである。
[0037] 隣接する 2つの単位格子の誘導性領域を二重らせん状の導体パターンで構成した 場合、誘導性領域 LAにおける電流ベクトルは (A)のように一方の外周端 Po→中心 端 Pc→他方の外周端 Poの経路で流れ、誘導性領域 LAにおける電流の振幅は、一 方の外周端 Po—中心端 Pc—他方の外周端 Poの経路に沿って、（B)に示すように節 腹一節の分布となる。
[0038] ただし、隣接線路との線間容量により、必ずしも正弦波状とはならない。このようにし て、全ての容量性領域 CAが電流の節となることにより、波の伝搬しない遮断特性が 得られる。
[0039] 一方、図 8の（C)は (A)に示した誘導性領域 LAをメアンダライン状の線路に置換し たものである。この場合にも、メアンダラインの一方の外周端 Po^ →中心端 Pc → 他方の外周端 Po' の経路で流れ、誘導性領域 における電流の振幅は、一方 の外周端 Po^ —中心端 Pc —他方の外周端 Pc の経路に沿って、（D)に示すよ うに節—腹—節の分布となる。ただし、この場合も隣接線路との線間容量により、必 ずしも正弦波状の分布とはならな!、。
[0040] このようなメアンダライン状の線路では、隣接する線路同士で電流の向きが交互に 逆転するため、誘導性のエネルギが相殺され、得られるインダクタンス成分が小さぐ 逆に抵抗成分が大きくなる。これに対し、（A)に示したように誘導性領域 LAをらせん 状の導体パターンで構成すれば、 Q値の大きな動作が可能となる。なお、（A)に示し たように、二重らせん状の導体パターンであれば、隣接する線路に流れる電流の向き は交互に反転するため、高 Q動作を行うためには線数 (単位格子の中心を通る断面 に現れる導体線路の数)を少なく設計する。
[0041] 以上に示した構造によれば、パターンィ匕導体膜 3は、その全体が直流的に導通す るので直流電圧のバイアスを印加する際の取扱が容易となる。
[0042] さて、ここでこの発明に係る平面回路の特性の解析について図 9〜図 15を参照し て説明する。
図 9は周期境界条件を用いた解析モデルについて示している。 (A)はその斜視図 、 (B)はその上面図である。ここでは、底面導体壁、上面開放境界のモデルを考え、 基板 HI部分の比誘電率を 24、上部空間 H2の比誘電率を 1、基板上面の導体膜の 導電率を 53MSZmとする。また、単位格子寸法は可変とし、 X軸方向での単位格子 の境界間の位相差を Θ x、 y軸方向での単位格子の境界間の位相差を Θ yとする。
[0043] この解析経路と解析経路における周波数の変化のグラフ化について図 35を基に 説明する。
図 35の（A)は解析経路について示している。このシミュレーションでは、まず Θ yを 0に固定し、 0 xを 0力 180° まで増大させ、その後は 0 xを 180° に固定し、 θ γを 0° 力も 180° まで増大させ、さらにその後は 0 x, 0 yを共に減じて最後に元の位置 へ戻るという解析経路をとる。 Kaは θ Xと Θ yの増加減にともなって角度を単調増加さ せた値である。
[0044] 図 35の（B)にお!/、て、 Πま（0 x, 0 y) = (0° , 0° )の 、Χίま（0 χ, Θ y) = ( 18 0° , 0° )の点^は（ ， 0 y) = ( 18O° , 180° )の点である。
[0045] 図 35の（C)は、格子寸法（一辺の長さ） A= 208 m、比誘電率 ε r= 24としたとき の解析経路における周波数の変化の例である。このグラフ作成の便宜上、その横軸 を上記 Kaとしている。
[0046] 図 10の（A)に示す例では、 H1 = 0. 3mm、 H2 = 0. 3mm、単位格子を 160 m 角、誘導性領域のライン Zスペースを 5 μ m/5 μ mとして 、る。なお、図中に前記解 析経路 Γ— X— M— Γを示している。図 10の（B)は、その横軸に解析経路 Γ—Χ— M - Γをとり、縦軸に周波数を取った分散関係を示す図である。ここで全体に山型の 実線 FSは図 35の（C)に示したものに等しい。この線 FSの内側がスローウェーブ（slo w wave)であり、その外側がファーストウェーブ（fast wave)である。このスロー Zファー ストは、基板誘電率の自由媒室中を伝搬する波の位相速度に対する遅い Z速いで ある。スローウェーブは電力をパターン平面内で伝搬する波（=guided wave)であるが 、ファーストウェーブはパターン平面に垂直方向に波数ベクトルをもち、放射方向また は厚み方向で共振する波（=leakey wave)である。スローウェーブの領域内において 、この構造はバンドギャップ (禁止帯)をもって振る舞う。
[0047] ここで、 X点と M点の特性は次のとおりである。
[0048] X点特性
禁止帯 (fl- β)： 53.5-76.0GHz( Δ 22.5GHz)
比帯域 (fl-12) : 34.6%
M点特性
禁止帯 (fl- β)： 61.7-75.9GHz( Δ 14.2GHz)
比帯域 (fl-12) : 20.5%
である。
[0049] このように、図 10の（B)において X点， M点部分でそれぞれ 2つの矢印で挟んで示 すとおり、 Γ—Χ—Μ— Γの全経路に亘つてスローウェーブとなるモード flと、それよ り周波数の高いモード f 2との間にバンドギャップが生じていることが分かる。
[0050] 図 10の（C) , (D)は、（A) , (B)に対比して示した、誘導性領域をメアンダラインで 構成したものの例である。ここで、誘導性領域のライン Zスペースは 5 μ m/5 μ mで あり、その他の条件も (A)の場合と同様である。 （D)はその分散関係を示している。
[0051] ここで、 X点と M点の特性は次のとおりである。
[0052] X点特性
禁止帯 (fl- β)： 79.8-131.7GHz( Δ 51.9GHz)
比帯域 (fl-12) : 49.1%
M点特性
禁止帯 (fl- β)： 113.1- 128.9GHz( Δ 15.8GHz)
比帯域 (fl-β) : 13.1%である。
[0053] 図 10の（B)と対比すれば明らかなように、 X点でバンドギャップが広くなつているが、 M点ではボトルネック状に狭くなつている。また、スローウェーブの領域内部における 第 1のモード flと第 3のモード f3の平坦性が悪い。これは、周波数 110GHzの波で励 振した場合に、第 1モード flの分散関係から、この第 1モード flの波が約 45° の方 向に伝搬する傾向にあるものと考えられる。
[0054] 次に、誘導性領域の線数と所定の周波数にバンドギャップを生じさせるための設計 例を図 11〜13を参照して説明する。
図 11は誘導性領域の線数 nを 6とした場合の例であり、単位格子の一辺 (格子寸法 )を A、容量性領域および誘導性領域の幅を W、誘導性領域のライン幅を L、スぺー ス幅を Sとし、格子寸法 Aを変化させたときの 5つのモード fl〜f5の周波数変化を示 している。ここで基板の厚さ HIおよび上部空間の厚さ H2は共に 0. 3mmで一定とし て 、る。誘導性領域の線数 nを一定としつつ格子寸法 Aを変化させることに伴って W , L, Sを変化させている。（C)は格子寸法 Aを 0. 052mm〜0. 234mmの範囲で変 化させた例である。
[0055] このように格子寸法 Aの変化に伴って第 1のモード flと第 2のモード f2の周波数が 変化するが、この 2つのモードの間に生じるバンドギャップの周波数を 60GHzとする ためには、（C)に示した設計番号 No7を採用すればよい。この設計番号 No7の条件 で、第 1のモード flの周波数が 54. 2GHz、第 2のモード f2の周波数が 68. 5GHzで あるので、 54. 2GHz〜68. 5GHzの間にバンドギャップが生じる。すなわち使用周 波数である 60GHzのスプリアスモードの伝搬力 このバッドギャップによって阻止さ れる。
[0056] 図 12は誘導性領域の線数 nを 8とした場合の例である。この場合、第 1のモード flと 第 2のモード f 2との間に生じるバンドギャップの周波数を 60GHzとするためには、設 計番号 No4の単位格子を採用すればょ 、。
[0057] 図 13は誘導性領域の線数 nを 10とした場合の例である。この場合、第 1のモード fl と第 2のモード f 2との間に生じるバンドギャップの周波数を 60GHzとするためには、 設計番号 No2の単位格子を採用すればょ 、。
[0058] 次に、誘導性領域の線幅および線数の依存性について、図 14 ·図 15を参照して説 明する。
図 14の（A)は、誘導性領域の線数 nを 6として、ライン幅 LZスペース幅 Sを 5 μ m /5 μ m力ら 9 μ m/9 μ mまで変化させたときのバンドギャップの周波数 foおよびバ ンドギャップの周波数幅 Δ fにつ 、て示して 、る。また（B)は比帯域 Δ fZfoおよび小 型化指標 AZ λ g ( λ g：基板内での波長）を示して 、る。ここで、周期境界解析の条 件は、波数 X格子定数 = ( 180° , 180° )すなわち M点としている。
[0059] なお、ライン LZスペース Sを増大することに伴って格子寸法 Aを増大させている。
例えばライン LZスペース S = 5 m/5 μ mのとき、格子寸法 Aを 130 μ m、ライン L Zスペース S = 9 μ m/9 μ mのとき、格子寸法 Aを 234 μ mとして!/、る。この格子寸 法 Aの増大に伴い、第 1のモードと第 2のモードの平均周波数 fo (第 1のモードの周 波数を fl、第 2のモードの周波数を f2とすると、 fo = (fl+f2)Z2である。 )は低下し た。いずれのモデルも、比帯域 A fZfoは約 23%、小型化指標 AZ gは約 21 %と なった。
[0060] 図 15は誘導性領域のライン LZスペース Sを 5 μ m/5 μ mで一定とし、線数 nを 6, 8, 10と変化させた例を示している。なお、線数 nを増大することに伴い格子寸法 Aを 増大させている。例えば線数 n= 6のとき、格子寸法 Aを 130 m、線数 n= 10のとき 、格子寸法 Aを 210 mとしている。この格子寸法 Aの増大に伴い第 1のモードと第 2 のモードの平均周波数 foは低下した。また、比帯域 A fZfoは単調を増加し、小型化 指標 AZ gは単調減少した。したがって、比帯域を広くとるためには線数を多くし、 小型化するためには線数を少なくすればょ 、。
[0061] ここで、 1次元等価回路の解析により、バンドギャップ設計に関する考え方を図 36 · 図 37を参照して示す。
[0062] 図 36は、前記容量性領域と誘導性領域とで構成される回路であり、周期境界条件 をもった 1次元等価回路である。図 36に示す 2つの回路 Fl , F2の接続行列が式（1) で表されるとする。
[0063] (1)接続行列
[0064] [数 1]
Figure imgf000018_0001
[0065] 端子 Tl、端子 Τ2の電圧、電流は周期境界条件を満たすことから、 2つの接続行列 を用いて式 (2)の関係を満足する。
[0066] (2)周期境界条件 [0067] [数 2] 式（2)
Figure imgf000019_0001
[0068] ただし Θ (rad)は位相差であり、波数 k(rad/m)と寸法 a(m), b(m)を用いて式（3)で表さ れる。
[0069] (3)位相差
[0070] [数 3]
= k(a + b) 式 ）
[0071] 式（2)で電圧、電流がゼロでない解を持っためには、式 (4)の固有値方程式を満 足する必要がある。
[0072] (4)固有値方程式 (分散関係）
[0073] 画
Figure imgf000019_0002
cos Θ =— [A^ + DXD2 + Bf + CXB2 ) 式（4)
[0074] 式 (4)の左辺は波数ベクトル (k)の関数であり、右辺は
周波数（ω )の関数である。すなわち分散関係を表す式と
なっている。
[0075] 式 (4)において右辺の絶対値が 1以下となる場合は、位相差（ Θ )が実数解をもつ 条件となる。このとき波数ベクトル (k)は実数となり、伝搬することを意味する。逆に右 辺の絶対値力 を超える場合は波数ベクトル (k)が虚数となり、遮断 (cut off)状態と なる。すなわち、このような条件を満たす周波数の帯域が禁止帯 (バンドギャップ)と なる。
[0076] 図 36に示した 1次元等価回路を構成する 2つの回路が、分布定数線路である場合 を考える。分布定数線路は特性インピーダンス (Z)と伝搬定数 ( y )を用いてそれぞ れ式（5)で表される。
[0077] (5)分布定数線路の接続行列
[0078] [数 5]
Figure imgf000020_0001
式（5)
[0079] 式（5)の表現を式 (4)に代入することにより、式 (6)のような分散関係式が得られる
[0080] (6)分布定数線路の周期境界条件による分散関係
[0081] [数 6] s{k[a + b)) = cosh · cosh γ2ό +— ュ + ' sinh ' sinh 2b
2 1 ^ 2 ム 1
式（6)
[0082] 禁止帯 (バンドギャップ)を大きくするための条件は、右辺の絶対値ができる限り、 1 よりも大きな値をもつことである。分布定数線路の伝搬定数 ( y )は位相定数 (j )8 )で ある場合を考える。この条件で右辺を 1よりも大きくするための因子は、式（7)に示す インピーダンスの比で計算される因子であることがわかる。
[0083] [数 7]
F7 ≡ 式（7)
Figure imgf000020_0002
[0084] 図 37は、インピーダンスの比 Z1/Z2を横軸とする上記 Fzのグラフである。
[0085] 上記グラフから、インピーダンス比が 1のときに Fzは最小値 1をもつことがわかる。
[0086] 禁止帯 (バンドギャップ)を大きくするための条件は、 Fzができる限り大きい値をもつこ とであるから、線路条件に関していえば、低インピーダンス線路と高インピーダンス線 路のインピーダンス比を大きくすることである。
[0087] 1次元等価回路によるこれらの解析的な理解は、 2次元の回路設計においても有効 である。
[0088] 《第 2の実施形態》
次に、第 2の実施形態に係る平面回路および高周波回路装置の例を図 16を参照 して説明する。
第 1の実施形態ではグラウンデッドコプレーナ線路の線路導体両脇のグランド導体 膜をパターンィ匕導体膜とした例を示したが、この第 2の実施形態は導波路をグラウン デッドスロットラインとした例である。同図の (A)は上面図、（B)はその単位格子部分 の拡大図、（C)は (A)における A— A部分の断面図、（D)は（B)における B— B部分 の断面図である。基板 1の上面にはパターン化導体膜 3を形成するとともに、スロット SLを形成している。基板 1の下面には略全面にグランド導体膜 2を形成している。パ ターン化導体膜 3のパターン形成領域 Pには (B) , (D)に示すように複数の単位格子 を 2次元状に配置して 、る。この単位格子 CLは第 1の実施形態で示したものと同様 である。また、パターン非形成領域 Nにはこのような単位格子 CLを形成することなぐ 単純に連続したグランド導体膜として 、る。
[0089] このようにしてスロット SL、その両脇のパターンィ匕導体膜 3 (特にそのパターン非形 成領域 N)および下面のグランド導体膜 2によってグラウンデッドスロットラインを構成 している。このようなスロットラインにおいても、第 1の実施形態の場合と同様に、基板 1内を伝搬しょうとする平行平板モード等のスプリアスモードの伝搬を阻止できる。
[0090] 《第 3の実施形態》
次に、第 3の実施形態に係る平面回路および高周波回路装置について図 17〜図 25を参照して説明する。
図 17の (A)は上面図、（B)はその単位格子部分の拡大図、（C)は (A)における A —A部分の断面図、（D)は (B)における B— B部分の断面図である。基板 1の上面に はパターンィ匕導体膜 3を形成するとともに、スロット SLを形成している。基板 1の下面 にもパターンィ匕導体膜 5を形成するとともに、スロット SLを形成している。パターン化 導体膜 3, 5のパターン形成領域 Pには (B) , (D)に示すように複数の単位格子 CLを 2次元状に配置している。この単位格子 CLは第 1 ·第 2の実施形態で示したものと同 様である。下面のパターン化導体膜 5に形成した単位格子の容量性領域 CAと誘導 性領域 LAのパターンは上面のパターンと面対称の関係にあり、上面または下面から 透視すれば、上下面の容量性領域 CAのパターン同士、誘導性領域 LAのパターン 同士は重なる。また、ノターン非形成領域 Nは、このような単位格子 CLを形成するこ となぐ単純に連続したグランド導体膜としている。このようにして、両面スロット線路ま たは PDTL (平面誘電体線路）を構成して!/、る。
[0091] なお、基板 1を上面または下面力 透視したときに、上下面の容量性領域 CAのパ ターン同士、誘導性領域 LAのパターン同士がぴったり重なることが理想的であるが
、誘導性領域のらせんの巻く向きは逆向きであってもよい。また透視したときに多少 のずれがあっても特性が極端に劣化することはない。
[0092] 図 18は、基板の両面の導体膜を共にパターンィ匕導体膜で形成した場合と片面の 導体膜のみをパターン化導体膜とした場合とにつ 、て特性の違 、を示して 、る。ここ で単位格子の各部の寸法は次の通りである。
[0093] 格子寸法： Α=208 μ m
線数 n : 6
ライン L/スペース S： 8 μ m/8 μ m
容量性領域の幅 W : 104 μ m
基板厚さ HI : 300 m
上下空間 Η2 : 300 /ζ πι
図 18の (Α)は両面電極形成モデル、 (Β)は片面電極形成モデルの分散関係を示 している。この（Α)〖こ示すように、両面電極形成モデルでは、 60GHz前後にバンドギ ヤップが確認される。これに対し、片面電極形成モデルでは、（B)に示すように直流 力 30GHz付近でバンドギャップが存在する力 60GHz付近ではファーストゥエー ブ領域 (直線 FSの外側）内に分散関係が存在する。これは、波長が長いため、アン テナとして放射する力、遮蔽ケースで反射されることを意味している。したがって、こ の条件でスプリアスモードの伝搬を阻止するためには、図 17に示したように基板 1の 両面にパターンィ匕導体膜 3, 5を形成して両面スロット線路または PDTL (平面誘電 体線路)を構成する必要がある。
[0094] 図 19は基板の厚み依存性を示すものである。（A)は基板厚みを 0. 6mm、（B)は 基板厚みを 0. 4mm、（C)は基板厚みを 0. 2mmとした場合について示している。こ こで横軸は代表横軸 Kaである。
[0095] 基板厚み以外の単位格子の各部の寸法は次の通りである。
[0096] 格子寸法: Α=170 /ζ πι
線数 η : 8
ライン LZスペース S： 5 μ m/5 μ m 容量性領域の幅 W : 85 μ m
上下空間 Η2 : 300 /ζ πι
この図 19に示すように、基板厚みが 0. 6mmではバンドギャップが形成されず、基 板厚みが薄いほうが広いバンドギャップが得られる。また、片面のグランド導体膜をパ ターンィ匕しな 、場合の特性は、両面モデルの基板厚みを半分に読み変えた特性に 一致する。たとえば (A) , (B) , (C)は 0. 3mm, 0. 2mm, 0. 1mmの片面モデルに それぞれ相当する。したがって、基板両面のグランド導体膜をパターンィ匕することに よって、および基板厚みを薄くすることによって、広いバンドギャップが得られる。
[0097] 次に、この発明に係る平面回路を 4端子 Sパラメータで解析した例を図 20〜図 25を 参照して説明する。
図 20の (A)は解析モデルの斜視図、（B)はその上面図、（C)はその正面図である 。 （B)に示すように、単位格子の 4辺をポート 1〜ポート 4としている。 Sパラメータの解 析は、端子 (ポート）におけるモードが平行平板モードの成分を含んだモードであるこ とを特定して行う必要がある。ここで、平行平板モードは、（C)に示すように基板内部 において厚さ方向（z方向）に電界成分をもち、水平方向（Xまたは y方向）に磁界成 分 Hをもつ。
[0098] 図 21は解析領域の切り出し方の例を示している。ここでは SAで示す（単位格子 CL の二倍の面積に相当する正方形)を 4端子とする Sパラメータを求めた。もし単位格子 CLの 4辺を 4端子とすると、断面に微細電極の現れる多導体端子となり、マイクロスト リップラインのようなモードによる励振ができない。
[0099] 図 22〜図 25は、誘導性領域の線数 nを変えたときの Sパラメータと分散関係の例を 示している。
[0100] 図 22は、線数 n= 6、ライン LZスペース S = 8 μ m/8 μ mの例であり、
ここで単位格子の各部の寸法は次の通りである。
[0101] 格子寸法: Α=208 /ζ πι
容量性領域の幅 W : 104 μ m
基板厚さ HI : 300 m
上下空間 Η2 : 300 /ζ πι 図 23は、線数 n=8、ライン LZスペース S = 5 m/5 μ mの例であり、 ここで単位格子の各部の寸法は次の通りである。
[0102] 格子寸法:
Figure imgf000024_0001
容量性領域の幅 W: 85 μ m
基板厚さ HI :300 m
上下空間 Η2:300/ζπι
図 24は、線数 η=10、ライン LZスペース S = 5 m/5 μ mの例であり、 ここで単位格子の各部の寸法は次の通りである。
[0103] 格子寸法:
Figure imgf000024_0002
容量性領域の幅 W: 105 μ m
基板厚さ HI :300 m
上下空間 Η2:300/ζπι
このような条件で両面の導体膜をパターン化導体膜とすることによって、 60GHz前 後にバンドギャップが形成された。単位格子の対角線を一辺とする正方形で 4端子の Sパラメータを解析することにより、バンドギャップにおいて S 11は高く（反射が大きく） なり、 S21〜S41は減衰する傾向を確認した。また、パターンの対称性から、 S31と S 41は重なった。
[0104] 図 25は誘導性領域をメアンダライン状にした場合の例を比較例として示して 、る。
ここで、単位格子の各部の寸法は次の通りである。
[0105] 格子寸法:
Figure imgf000024_0003
ライン LZスペース S： 5 μ m/5 μ m
容量性領域の幅 W: 95 μ m
基板厚さ HI :300 m
上下空間 Η2:300/ζπι
このように、メアンダライン型の場合は、同じ格子寸法のらせん型に比べてバンドギ ヤップが高周波側にずれる。したがって、メアンダライン型の場合は、同じ格子寸法の らせん型に比べて所望の周波数にバンドギャップを生じさせるために必要な格子寸 法が大きい。また、メアンダライン型の場合、バンドギャップにおいて S 11は高く（反射 が大きく）なる力 S21〜S41の減衰は少ない傾向を示した。このように、メアンダラィ ン型の場合は、バンドギャップの周波数での平行平板モード等のスプリアスモードの 伝搬阻止効果が少な！/、ことが分力る。
[0106] 《第 4の実施形態》
次に、第 4の実施形態に係る高周波回路装置について図 26 ·図 27を参照して説明 する。
図 26は単位格子の平面図である。単位格子 CLの中央には容量性領域 CAを備え る力 図 5に示した例と異なり、単位格子の四隅部分の空間にも容量性領域 CAsを 延長して!/、る。誘導性領域 LAにつ ヽては図 5に示したものと同様である。
[0107] 図 27は図 5に示した単位格子と図 26に示した単位格子とによる平面回路の特性の 違いについて示している。（A)は代表横軸 Kaに対する周波数、（B)は Kaに対する Q 値 (Qo)を示して ヽる。このように単位格子の四隅に容量性領域を付加することにより 、格子寸法を一定のままで周波数を低下することができる。また、第 1のモード (fl)と 第 2のモード (f 2)との間のバンドギャップも増大できる。 Q値については、周波数に比 例する程度の変化であるので、実質的に劣化しないことが分かる。
[0108] 《第 5の実施形態》
次に、第 5の実施形態に係る平面回路について図 28を参照して説明する。 図 28は複数の単位格子を 2次元配置した部分を示している。この例では、誘導性 領域 LAを四重らせん状の導体パターンで構成し、外周端 Poを容量性領域 CAに接 続し、中心端 Pcで各導体パターンを互いに接続している。このように多重らせんの多 重数を増しても誘導性領域 LAを構成できる。同様にして六重らせん状の導体パター ン等も可能である。
[0109] このらせん状導体パターンの線幅が動作周波数の表皮深さよりも細い場合は、表 皮効果の緩和による損失低減効果が期待できる。このように誘導性領域の多重らせ んの線数を増すことにより、誘導性領域がより高い Q値を持つ誘導素子として作用す る。但し、多重らせんの線数を増せば単位格子の寸法が増大するので、また各らせ ん状の導体に流れる電流のバランスが悪 、場合には、却って Q値が劣化する場合も あるので、線数および線幅の設計にはそれの点に注意する。 [0110] 《第 6の実施形態》
次に、第 6の実施形態に係る平面回路の例を、図 29を参照して説明する。この図は 複数の単位格子を 2次元配置した部分の図である。この例では、単位格子 CLの四 隅部分にまで誘導性領域 LAの導体パターンを広げて配置し、単位格子 CLの各辺 方向の導体パターンのピッチを大きくしている。このような導体パターンの形状であつ ても、既に示した各実施形態の場合と同様の作用効果を奏する。
[0111] 《第 7の実施形態》
図 30は第 7の実施形態に係る平面回路で用いる単位格子の構成を示している。 ( A)は図 5等で示した基本形であり、（B)はその変形例である。ここでは単位格子の一 辺 aと、それに直交する辺 bの寸法を異ならせて縦横比を 1： 1から変えている。このよ うに単位格子を 2回回転対称形である長方形とすることも有効である。また、この縦横 比の設計自由度を積極的に利用することにより、その縦方向と横方向についてのバ ンドギャップの特性に異方性をもたせることもできる。
[0112] 《第 8の実施形態》
図 31は第 8の実施形態に係る平面回路における単位格子の構成およびその 2次 元配置の例を示して!/、る。これまでに示した実施形態では正方形または長方形の単 位格子を用いたが、この例では単位格子 CLを 3回回転対称形である正三角形とし、 それらを充填配置している。単位格子 CLの中央には容量性領域 CAを備え、外周の 各辺のそれぞれの中央付近に誘導性領域 LAを備えている。そして、隣接する 2つの 単位格子に着目したとき、その 2つの単位格子の中央で中心端 Pcを互いに接続し、 外周端 Poを容量性領域 CAにそれぞれ接続した 2回回転対称の二重らせん状の導 体パターンで誘導性領域 LAを構成して 、る。このように 3回回転対称の単位格子を 2次元配置しても同様の作用効果が得られる。
[0113] 《第 9の実施形態》
図 32は第 9の実施形態に係る平面回路における単位格子の構成およびその 2次 元配置の例を示している。この例では、 6回回転対称形である正六角形状の単位格 子 CLを 2次元状に充填配置している。各単位格子 CLの中央には容量性領域 CAを 備え、外周の各辺のそれぞれの中央付近に誘導性領域 LAを備えている。そして、 隣接する 2つの単位格子に着目したとき、その 2つの単位格子の中央で中心端 Pcを 互いに接続し、外周端 Poを容量性領域 CAにそれぞれ接続した 2回回転対称の二 重らせん状の導体パターンで誘導性領域 LAを構成して ヽる。このように 6回回転対 称の単位格子を 2次元配置しても同様の作用効果が得られる。
[0114] 《第 10の実施形態》
次に、第 10の実施形態に係る高周波回路装置およびそれを備えた通信装置の構 成を図 33 ·図 34を基に説明する。
図 33は送受信装置の分解斜視図、図 34はその回路のブロックである。図 33にお いて、通信装置の外形をなす榭脂パッケージ 41は、上面側が開口した箱形状のケ 一シング 42と、このケーシング 42の開口側を施蓋する略四角形の板状をなす蓋体 4 3とによって構成している。また、蓋体 43の中央部には、略四角形の開口部 43Aを設 け、この開口部 43A内に電磁波が透過可能な閉塞板 44を配設している。
[0115] ケーシング 42内に収容した誘電体基板 45は、例えば 5枚の分割基板 45A〜45E によって構成していて、これら分割基板 45A〜45Eの両面は平面導体 46, 47によつ てそれぞれ覆っている。そして、各分割基板 45A〜45Eには、機能ブロックとして、 後述するアンテナブロック 48、デュプレクサブロック 49、送信ブロック 50、受信ブロッ ク 51、発振器ブロック 52をそれぞれ設けている。
[0116] 送信電波を送信し、受信電波を受信するアンテナブロック 48は、誘電体基板 45の 中央部側に位置する分割基板 45Aに設け、平面導体 46に形成した四角形状の開 口をなす放射スロット 48Aによって構成している。また、この放射スロット 48Aは、 PD TL力もなる伝送線路 53によってデュプレクサブロック 49に接続している。
[0117] アンテナ共用器をなすデュプレクサブロック 49は、分割基板 45Bの平面導体 46に 形成した四角形状の開口力もなる共振器 49A等によって構成している。そして、共振 器 49Aは、 PDTL力もなる伝送線路 53によってアンテナブロック 48、送信ブロック 50 、受信ブロック 51にそれぞれ接続して 、る。
[0118] アンテナブロック 48へ送信信号を出力する送信ブロック 50は、分割基板 45Cに実 装した電界効果トランジスタ等の電子部品で構成して 、て、発振器ブロック 52から出 力される搬送波に中間周波信号 IFを混合して送信信号にアップコンバートするミキ サ 50Aと、そのミキサ 50Aによる送信信号力 雑音を除去する帯域通過フィルタ 50B と、送信信号の電力を増幅する電力増幅器 50Cとによって構成している。
[0119] これらのミキサ 50A、帯域通過フィルタ 50B、電力増幅器 50Cは、 PDTLからなる 伝送線路 53を用いて相互に接続するとともに、ミキサ 50Aは、伝送線路 53によって 発振器ブロック 52に接続していて、電力増幅器 50Cは、伝送線路 53によってデュプ レクサブロック 49に接続して!/、る。
[0120] 受信ブロック 51は、分割基板 45Dに設け、アンテナブロック 48によって受信した受 信信号を入力し、その受信信号と発振器ブロック 52から出力される搬送波とを混合し て中間周波信号 IFにダウンコンバートする。この受信ブロック 51は、受信信号を低雑 音で増幅する低雑音増幅器 51 Aと、該低雑音増幅器 51 Aによる受信信号力 雑音 を除去する帯域通過フィルタ 51Bと、発振器ブロック 52から出力される搬送波と該帯 域通過フィルタ 51Bから出力される受信信号とを混合して中間周波信号 IFにダウン コンバートするミキサ 51Cとによって構成している。
[0121] そして、これらの低雑音増幅器 51 A、帯域通過フィルタ 51B、ミキサ 51Cは、伝送 線路 53を用いて相互に接続していて、低雑音増幅器 51Aは、伝送線路 53によって デュプレクサブロック 49に接続していて、ミキサ 51Cは、伝送線路 53によって発振器 ブロック 52に接続している。
[0122] 発振器ブロック 52は、分割基板 45Eに設けていて、搬送波となる所定周波数の信 号 (例えばマイクロ波、ミリ波等の高周波信号)を発振する。この発振器ブロック 52は 、制御信号 Vcに応じた周波数の信号を発振する電圧制御発振器 52Aと、該電圧制 御発振器 52Aによる信号を送信ブロック 50と受信ブロック 51とに供給するための分 岐回路 52Bとによって構成して 、る。
[0123] これらの電圧制御発振器 52A、分岐回路 52Bは、 PDTLカゝらなる伝送線路 53を用 いて相互に接続している。また、分岐回路 52Bは、伝送線路 53によって送信ブロック 50と受信ブロック 51とに接続して！/、る。
[0124] 図 33中、各分割基板 45A〜45Eの表面側の網状のパターンで示す箇所に平面回 路 100を構成している。この平面回路 100は、第 1〜第 9の実施形態で示したいずれ 力の平面回路または後に第 12〜第 19の実施形態で示すいずれかの平面回路であ る。この例では、放射スロット 48A、共振器 49A、帯域通過フィルタ 50B、帯域通過フ ィルタ 51B、電圧制御発振器 52A、伝送線路 53等の周囲に配設している。
[0125] このように各分割基板 45A〜45Eに平面回路 100を設けたので、誘電体基板 45の 平面導体 46, 47間を伝搬する不要波を遮断できる。このため、例えば平行平板モー ド等のスプリアス波が分割基板 45A〜45E間で結合するのを防止してアイソレーショ ンを向上でき、不要波による電力損失を抑圧して高効率ィ匕できるとともに、不要波に よる雑音を低減することができる。
[0126] なお、この第 10の実施形態では、送受信装置として通信装置を例に挙げて説明し たが、本発明はこれに限らず、例えばレーダ装置等の送受信装置に広く適用できる ものである。
[0127] 《第 11の実施形態》
この発明の平面回路を備えた高周波回路装置の特性をシミュレーションにより求め た例を第 11の実施形態として示す。
[0128] 図 38の (A)は、平面回路の単位格子の形状と寸法、 (B)は高周波回路装置の構 造を示している。単位格子は (A)に示すパターンであり、ライン LZスペース S = 9 /z πιΖ9 /ζ m、線数 n=6で、一辺が 234 mの正方形である。高周波回路装置は、比 誘電率 24、厚み 0. 3mmで、 5. Omm X 7. 5mmの基板に導体パターンを形成した ものである。この例では、（1)裏面にグランド導体膜のない通常のコプレーナ線路 CP W、（2)裏面にグランド導体膜を設けたグラウンデッドコプレーナ線路 CBCPW、 (3) CBCPWのグランド導体膜部分に上記単位格子を 2次元配置した高周波回路装置、 それぞれについて特性を求めた。この高周波回路装置については、具体的には、コ プレーナ線路の両側に広がるグランド導体膜の片方で単位格子を 8行 X 29列配置 している。
[0129] 図 39は、その Sパラメータと分散関係を示している。図の下段は透過特性 S21、上 段は 5つのモードとバンドギャップ BGをそれぞれ表して!/、る。この結果力も次のことが 分かる。
[0130] (1) CPWは約 80GHzまで比較的平坦な挿入損失特性を持つ。
[0131] ただし、 80GHzを超える辺りから表面波によるリップルの発生が大きくなる。 [0132] (2) CBCPWには約 20GHz以上で平行平板モードによるリップルが多く見られる。
[0133] (3)格子配置モデルでは CBCPWに見られるようなリップルが抑圧できている。
[0134] 特に 60GHz付近ではバンドギャップ (BG)による挿入損失の改善効果が見られる。
[0135] また、約 90GHz付近では損失が大きいものの表面波によるリップルの平坦ィ匕が見ら れる。
[0136] このように、単位格子を 2次元配置した平面回路によって、平行平板モードが抑圧 され、平面波によるリップルも殆ど生じることがないので、広帯域にわたってリップルの 少な 、透過特性が得られる。
[0137] 《第 12の実施形態》
第 12の実施形態に係る平面回路および高周波回路装置の構成を図 40〜図 51を 参照して説明する。
図 40は基板の導体膜に形成する基本導体パターンである単位格子 CLおよびその 等価回路を示している。単位格子 CLは、その中央に誘導性領域 LAを備え、外周の 各辺のそれぞれの中央付近に容量性領域 CAを備えて 、る。図 40の（B)は (A)に示 した単位格子と基板を挟んで対向する裏面のグランド導体膜とによって構成される回 路の等価回路図である。上記容量性領域 CAとグランド導体膜との間にキャパシタン ス成分 Cが生じ、誘導性領域 LAによって相互誘導リアクタンス成分 Mが生じる。
[0138] 図 41は導波路を構成した基板に適用した例を示している。同図の (A)は上面図、（ B)はその単位格子部分の拡大図、（C)は (A)における A— A部分の断面図、（D)は (B)における B— B部分の断面図である。基板の上面には線路導体 4とパターンィ匕導 体膜 3を形成して 、る。基板 1の下面には略全面にグランド導体膜 2を形成して 、る。 ノターンィ匕導体膜 3のパターン形成領域 Pには (B) , (D)に示すように複数の単位格 子を 2次元状に配置している。また、パターン非形成領域 Nにはこのような単位格子 CLを形成することなぐ単純に連続したグランド導体膜としている。
[0139] このようにしてパターン化導体膜 3とグランド導体膜 2および基板 1とによって平面回 路 100を構成している。また、線路導体 4、その両脇のパターンィ匕導体膜 3 (特にその ノターン非形成領域 N)および下面のグランド導体膜 2によってグラウンデッドコプレ ーナ線路を構成している。 [0140] 単位格子 CLは、（B)に示すように、その中央に 4重らせん形状の導体パターンから なる誘導性領域 LA、外周の各辺のそれぞれの中央付近に容量性領域 CAをそれぞ れ備えている。これらの容量性領域 CAは、後に示すように、隣接する単位格子の容 量性領域に連続して 、る。この単位格子 CLは 4回回転対称形である。
[0141] 図 42は複数の単位格子の配置関係を示す図である。単位格子 CLOO, CLOl, C L10等はいずれも同一の基本導体パターン力も成る。単位格子 CLOOについて説明 すると、この単位格子 CLOOの中央に配置した誘導性領域 LAの 4重らせん状導体パ ターンの外周端は単位格子 CL00の外周の四辺の容量性領域に接続している。
[0142] ここで単位格子 CL00と、図において右方向に隣接する単位格子 CL01とに着目 すると、この 2つの単位格子 CLOO, CL01の中央に容量性領域 CAを配置するように 容量性領域同士を接続して 、る。
[0143] 同様に、単位格子 CL00と、それに対して縦方向に隣接する単位格子 CL10とに着 目すると、この 2つの単位格子 CLOO, CLIOの中央で、この 2つの単位格子 CL00, CL01の中央に容量性領域 CAを配置するように容量性領域同士を接続して 、る。
[0144] 他の縦方向および横方向に隣接する 2つの単位格子の関係も同様であり、このよう に単位格子を 2次元配置 (タイリング)することによって、図 41の (A)に示したパター ン化導体膜 3のパターン形成領域 Pを構成して ヽる。
[0145] 図 43は上記パターンィ匕導体膜 3の外周境界におけるパターンの例を示している。
各単位格子の外周の各辺に容量性領域を備えているので、パターン化導体膜 3の 外周領域 OAを連続したグランド導体膜とし、単位格子の容量性領域 LAをその外周 領域 OAにそのまま接続すればょ 、。
[0146] 以上に示した構造によれば、パターンィ匕導体膜 3が直流的に全体が導通している ので、直流電圧のノ ィァスを印加する際の取扱が容易となる。
[0147] さて、ここでこの発明に係る平面回路の特性の解析について図 44〜図 51を参照し て説明する。
周期境界条件を用いた解析モデルは図 9に示したとおりである。
[0148] また、その解析経路と解析経路における周波数の変化のグラフ化については既に 図 35を用いて説明した通りである。 [0149] 図 44の（A)に示す例では、 H1 = 0. 3mm、 H2 = 0. 3mm、単位格子を 230 m 角、誘導性領域のライン Zスペースを 5 μ m/5 μ mとして 、る。なお、図中に前記解 析経路 Γ -X-M- Γを示している。図 44の（B)は、その横軸に解析経路 Γ—X— M- Γをとり、縦軸に周波数を取った分散関係を示す図である。ここで全体に山型の 実線 FSは図 35の（C)に示したものに等しい。この線 FSの内側がスローウェーブ（slo w wave)であり、その外側がファーストウェーブ（fast wave)である。このスロー Zファー ストは、基板誘電率の自由媒室中を伝搬する波の位相速度に対する遅い Z速いで ある。スローウェーブは電力をパターン平面内で伝搬する波（=guided wave)であるが 、ファーストウェーブはパターン平面に垂直方向に波数ベクトルをもち、放射方向また は厚み方向で共振する波（=leakey wave)である。スローウェーブの領域内において 、この構造はバンドギャップ (禁止帯)をもって振る舞う。
[0150] ここで、 X点と M点の特性は次のとおりである。
[0151] X点特性 (fl- 12：バンドギャップなし）
禁止帯 (12- β)： 58.4- 85.4GHz( Δ 27.0GHz)
比帯域 (12-β) : 37.6%
Μ点特性 (fl-f2：バンドギャップなし）
禁止帯 (12- β)： 57.8- 83.9GHz( Δ 26.1GHz)
比帯域 (12-β) : 36.9%
である。
[0152] このように、図 44の（Β)において X点， Μ点部分でそれぞれ両端矢じりの 2つの矢 印で示すとおり、 Γ -Χ-Μ- Γの全経路に亘つてスローウェーブとなるモード f 2と、 それより周波数の高いモード f 3との間にバンドギャップが生じていることが分かる。
[0153] 図 44の（C) , (D)は、（A) , (B)に対比して示した、特許文献 1に示されて 、る単位 格子とその特性の例である。ここで、誘導性領域のライン Zスペースは 5 μ m/5 μ m であり、その他の条件も (A)の場合と同様である。（D)はその分散関係を示している
[0154] ここで、 X点と M点の特性は次のとおりである。
[0155] X点特性 禁止帯 (fl- β)： 79.8-131.7GHz( Δ 51.9GHz)
比帯域 (fl-12) :49.1%
M点特性
禁止帯 (fl- β)： 113.1- 128.9GHz( Δ 15.8GHz)
比帯域 (fl-β) : 13.1%である。
[0156] 図 44の（B)と対比すれば明らかなように、 X点でバンドギャップが広くなつているが、 M点ではボトルネック状に狭くなつている。また、スローウェーブの領域内部における 第 1のモード flと第 3のモード f3の平坦性が悪い。これは、周波数 110GHzの波で励 振した場合に、第 1モード flの分散関係から、この第 1モード flの波が約 45° の方 向に伝搬する傾向にあるものと考えられる。
[0157] 次に、誘導性領域の線数 (単位格子の中心を通る断面に現れる導体線路の数) nと 所定の周波数にバンドギャップを生じさせるための設計例を図 45〜49を参照して説 明する。
図 45は誘導性領域の線数 nを 6とした場合の例であり、単位格子の一辺 (格子寸法 )を A、容量性領域および誘導性領域の幅を W、誘導性領域のライン幅を L、スぺー ス幅を Sとし、格子寸法 Aを変化させたときの 5つのモード fl〜f5の周波数変化を示 している。ここで基板の厚さ HIおよび上部空間の厚さ H2は共に 0. 3mmで一定とし て 、る。誘導性領域の線数 nを一定としつつ格子寸法 Aを変化させることに伴って W , L, Sを変化させている。（C)は格子寸法 Aを 0. 130mm〜0. 286mmの範囲で変 化させた例である。
[0158] このように格子寸法 Aの変化に伴って第 2のモード f 2と第 3のモード f 3の周波数が 変化するが、この 2つのモードの間に生じるバンドギャップの周波数を 60GHzとする ためには、（C)に示した設計番号 No6を採用すればよい。この設計番号 No6の条件 で、第 2のモード f2の周波数が 54. 8GHz、第 3のモード f3の周波数が 80. 4GHzで あるので、 54. 8GHz〜80. 4GHzの間にバンドギャップが生じる。すなわち使用周 波数である 60GHzのスプリアスモードの伝搬力 このバンドギャップによって阻止さ れる。
[0159] 図 46は誘導性領域の線数 nを 8とした場合の例である。この場合、第 2のモード f2と 第 3のモード f 3との間に生じるバンドギャップの周波数を 60GHzとするためには、設 計番号 No3の単位格子を採用すればょ 、。
[0160] 図 47は誘導性領域の線数 nを 10とした場合の例である。この場合、第 2のモード f2 と第 3のモード f 3との間に生じるバンドギャップの周波数を 60GHzとするためには、 設計番号 No4の単位格子を採用すればょ 、。
[0161] 次に、誘導性領域の線幅および線数の依存性について、図 48 ·図 49を参照して説 明する。
図 48の（A)は、誘導性領域の線数 nを 6として、ライン幅 LZスペース幅 Sを 5 μ m /5 μ m力ら 9 μ m/9 μ mまで変化させたときのバンドギャップの周波数 foおよびバ ンドギャップの周波数幅 Δ fにつ 、て示して 、る。また（B)は比帯域 Δ fZfoおよび小 型化指標 AZ g ( g :基板内での波長）を示して 、る。ここで、周期境界解析の条 件は、波数 X格子定数 = (180° , 180° )すなわち M点としている。
[0162] なお、ライン LZスペース Sを増大することに伴って格子寸法 Aを増大させている。
例えばライン LZスペース S = 5 m/5 μ mのとき、格子寸法 Aを 130 μ m、ライン L Zスペース S = 9 μ m/9 μ mのとき、格子寸法 Aを 234 μ mとして!/、る。この格子寸 法 Aの増大に伴い、第 1のモードと第 2のモードの平均周波数 fo (第 1のモードの周 波数を fl、第 2のモードの周波数を f2とすると、 fo = (fl +f2) Z2である。 )は低下し た。いずれのモデルも、比帯域 A fZfoは約 37%、小型化指標 AZ gは約 28%と なった。
[0163] 図 49は誘導性領域のライン LZスペース Sを 5 μ m/5 μ mで一定とし、線数 nを 6, 8, 10と変化させた例を示している。なお、線数 nを増大することに伴い格子寸法 Aを 増大させている。例えば線数 n= 6のとき、格子寸法 Aを 130 m、線数 n= 10のとき 、格子寸法 Aを 210 mとしている。この格子寸法 Aの増大に伴い第 1のモードと第 2 のモードの平均周波数 foは低下した。また、比帯域 A fZfoは単調を増加し、小型化 指標 AZ gは単調減少した。したがって、比帯域を広くとるためには線数を多くし、 小型化するためには線数を少なくすればょ 、。
[0164] 次に、単位格子の中央部を誘導性領域、外周部を容量性領域としたことによる効 果について、図 50 ·図 51を参照して示す。 [0165] 図 50·図 51のそれぞれにおいて、（A)は、図 40に示した単位格子（L分岐型）、（B )は、単位格子の中央部を容量性領域、外周部を誘導性領域とした単位格子 (C分 岐型）、 (C)は (B)における誘導性領域をメアンダライン状にした単位格子 (メアンダ ライン型）の例である。（D)は (A) , (B) , (C)に示した各単位格子を用いた場合のバ ンドギャップの周波数 foおよびバンドギャップの周波数幅 Δ fにつ!/、て示して!/、る。ま た (E)は比帯域 Δ fZf oおよび小型化指標 AZ g ( g :基板内での波長）を示して いる。図 50は誘導性領域の線数 nが 8、図 51は誘導性領域の線数 nが 10の場合に つ！、てそれぞれ示して!/、る。
[0166] このように、同じ設計条件 (格子寸法、線数、線幅)で比較すると、誘導性領域と容 量性領域のインピーダンス比が大きくなることにより、比帯域が 40%以上にもなり、メ アンダライン型や C分岐型に比較して優れた広帯域特性が得られる。すなわちバンド ギャップが広いため、単一伝送特性に優れることが分かる。このことは線数が変わつ ても同様の傾向を示す。なお、この発明の L分岐型は C分岐型との比較では小型化 指標で劣るが、従来のメアンダライン型に比べて小型化できる。
[0167] ここで、 1次元等価回路の解析により、バンドギャップ設計を行う考え方は既に図 36 •図 37を用いて説明した通りである。
[0168] 《第 13の実施形態》
次に、第 13の実施形態に係る平面回路および高周波回路装置の例を、図 52を参 照して説明する。
第 12の実施形態ではグラウンデッドコプレーナ線路の線路導体両脇のグランド導 体膜をパターンィ匕導体膜とした例を示したが、この第 13の実施形態は導波路をダラ ゥンデッドスロットラインとした例である。同図の (A)は上面図、（B)はその単位格子 部分の拡大図、（C)は (A)における A— A部分の断面図、（D)は（B)における B— B 部分の断面図である。基板 1の上面にはパターン化導体膜 3を形成するとともに、ス ロット SLを形成している。基板 1の下面には略全面にグランド導体膜 2を形成してい る。パターン化導体膜 3のパターン形成領域 Pには (B) , (D)に示すように複数の単 位格子を 2次元状に配置して ヽる。この単位格子 CLは第 1の実施形態で示したもの と同様である。また、パターン非形成領域 Nにはこのような単位格子 CLを形成するこ となぐ単純に連続したグランド導体膜としている。
[0169] このようにしてスロット SL、その両脇のパターンィ匕導体膜 3 (特にそのパターン非形 成領域 N)および下面のグランド導体膜 2によってグラウンデッドスロットラインを構成 している。このようなスロットラインにおいても、第 1の実施形態の場合と同様に、基板 1内を伝搬しょうとする平行平板モード等のスプリアスモードの伝搬を阻止できる。
[0170] 《第 14の実施形態》
次に、第 14の実施形態に係る平面回路および高周波回路装置について図 53〜 図 57を参照して説明する。
図 53の (A)は上面図、（B)はその単位格子部分の拡大図、（C)は (A)における A —A部分の断面図、（D)は (B)における B— B部分の断面図である。基板 1の上面に はパターンィ匕導体膜 3を形成するとともに、スロット SLを形成している。基板 1の下面 にもパターンィ匕導体膜 5を形成するとともに、スロット SLを形成している。パターン化 導体膜 3, 5のパターン形成領域 Pには (B) , (D)に示すように複数の単位格子 CLを 2次元状に配置している。この単位格子 CLは第 1 ·第 2の実施形態で示したものと同 様である。下面のパターン化導体膜 5に形成した単位格子の容量性領域 CAと誘導 性領域 LAのパターンは上面のパターンと面対称の関係にあり、上面または下面から 透視すれば、上下面の容量性領域 CAのパターン同士、誘導性領域 LAのパターン 同士は重なる。また、ノターン非形成領域 Nは、このような単位格子 CLを形成するこ となぐ単純に連続したグランド導体膜としている。このようにして、両面スロット線路ま たは PDTL (平面誘電体線路）を構成して!/、る。
[0171] 次に、この発明に係る平面回路を 4端子 Sパラメータで解析した例を図 54〜図 57を 参照して説明する。
解析モデルについては図 20に示したとおりである。
[0172] 図 54は解析領域の切り出し方の例を示している。ここでは一つの単位格子 CLを 4 端子とする Sパラメータを求めた。
[0173] 図 55〜図 57は、誘導性領域の線数 nを変えたときの Sパラメータと分散関係の例を 示している。
[0174] 図 55は、線数 n=6、ライン LZスペース S= 11 mZl l mの例であり、 ここで単位格子の各部の寸法は次の通りである。
[0175] 格子寸法:
Figure imgf000037_0001
容量性領域の幅 W: 143 μ m
基板厚さ HI :300 μιη
上下空間 Η2:300/ζπι
図 56は、線数 η=8、ライン LZスペース S = 7 mZ7 mの例であり、 ここで単位格子の各部の寸法は次の通りである。
[0176] 格子寸法:
Figure imgf000037_0002
容量性領域の幅 W: 119 μ m
基板厚さ HI :300 m
上下空間 Η2:300/ζπι
図 57は、線数 η=10、ライン LZスペース S = 5;z m/5 μ mの例であり、 ここで単位格子の各部の寸法は次の通りである。
[0177] 格子寸法: A=210/zm
容量性領域の幅 W: 105 μ m
基板厚さ HI :300 m
上下空間 Η2:300/ζπι
このように、線数を変化させた場合でも、各条件で両面の導体膜をパターン化導体 膜とすることによって、 60GHz前後にパンドギャップが形成された。単位格子の対角 線を一辺とする正方形で 4端子の Sパラメータを解析することにより、バンドギャップに おいて S11は高 反射が大きく）なり、 S21〜S41は減衰する傾向を確認した。また 、パターンの対称性から、 S31と S41は重なった。
[0178] 《第 15の実施形態》
次に、第 15の実施形態に係る高周波回路装置について図 58を参照して説明する 図 58は単位格子の平面図である。単位格子 CLの中央には誘導性領域 LAを備え 、外周の各辺に容量性領域 CAを備える力 図 41に示した例と異なり、単位格子の 四隅部分の空間にも容量性領域 CAを延長している。誘導性領域 LAについては図 41に示したものと同様である。このようにして容量性領域の面積を広げてもよい。
[0179] 《第 16の実施形態》
次に、第 16の実施形態に係る平面回路について図 59を参照して説明する。
図 59は複数の単位格子を 2次元配置した部分を示している。この例では、誘導性 領域 LAを 12重らせん状の導体パターンで構成し、外周端 Poを容量性領域 CAに接 続し、中心端 Pcで各導体パターン同士を互いに接続している。このように多重らせん の多重数を増しても誘導性領域 LAを構成できる。
[0180] 同様にして、 8重らせん状の導体パターンや 16重らせん状の導体パターンも可能 である。このらせん状導体パターンの線幅が動作周波数の表皮深さよりも細 、場合 は、表皮効果の緩和による損失低減効果が期待できる。このように誘導性領域の多 重らせんの線数を増すことにより、誘導性領域がより高い Q値を持つ誘導素子として 作用する。但し、多重らせんの線数を増せば単位格子の寸法が増大するので、また 各らせん状の導体に流れる電流のバランスが悪！ヽ場合には、却って Q値が劣化する 場合もあるので、線数および線幅の設計にはそれの点に注意する。
[0181] なお、図 59に示した例では、容量性領域を誘導性領域の各線路導体毎に分離し た力 単位格子 CLの外周の 4辺の中央部で一体の容量性領域を構成してもよ!/、。
[0182] 《第 17の実施形態》
図 60は第 17の実施形態に係る平面回路で用いる単位格子の構成を示している。 ( A)は図 41等で示した基本形であり、（B)はその変形例である。ここでは単位格子の 一辺 aと、それに直交する辺 bの寸法を異ならせて縦横比を 1： 1から変えている。この ように単位格子を 2回回転対称形である長方形とすることも有効である。また、この縦 横比の設計自由度を積極的に利用することにより、その縦方向と横方向についての バンドギャップの特性に異方性をもたせることもできる。
[0183] 《第 18の実施形態》
図 61は第 18の実施形態に係る平面回路における単位格子の構成およびその 2次 元配置の例を示して!/、る。これまでに示した実施形態では正方形または長方形の単 位格子を用いたが、この例では単位格子 CLを 3回回転対称形である正三角形とし、 それらを充填配置している。単位格子 CLの中央には誘導性領域 LAを備え、外周の 各辺のそれぞれの中央付近に容量性領域 CAを備えている。そして、隣接する 2つの 単位格子に着目したとき、その 2つの単位格子の中央で容量性領域同士を互いに接 続して 、る。このように 3回回転対称の単位格子を 2次元配置しても同様の作用効果 が得られる。
[0184] 《第 19の実施形態》
図 62は第 19の実施形態に係る平面回路における単位格子の構成およびその 2次 元配置の例を示している。この例では、 6回回転対称形である正六角形状の単位格 子 CLを 2次元状に充填配置している。各単位格子 CLの中央には誘導性領域 LAを 備え、外周の各辺のそれぞれの中央付近に容量性領域 CAを備えている。そして、 隣接する 2つの単位格子に着目したとき、その 2つの単位格子の中央で容量性領域 同士を互いに接続して 、る。このように 6回回転対称の単位格子を 2次元配置しても 同様の作用効果が得られる。
[0185] 《第 20の実施形態》
この発明の平面回路を備えた高周波回路装置の特性をシミュレーションにより求め た例を第 20の実施形態として示す。
[0186] 図 63の (A)は、平面回路の単位格子の形状と寸法、 (B)は高周波回路装置の構 造を示している。単位格子は (A)に示すパターンであり、ライン LZスペース S = 9 /z πιΖ9 /ζ m、線数 n=6で、一辺が 234 mの正方形である。高周波回路装置は、比 誘電率 24、厚み 0. 3mmで、 5. Omm X 7. 5mmの基板に導体パターンを形成した ものである。この例では、（1)裏面にグランド導体膜のない通常のコプレーナ線路 CP W、（2)裏面にグランド導体膜を設けたグラウンデッドコプレーナ線路 CBCPW、 (3) CBCPWのグランド導体膜部分に上記単位格子を 2次元配置した高周波回路装置、 それぞれについて特性を求めた。この高周波回路装置については、具体的には、コ プレーナ線路の両側に広がるグランド導体膜の片方で単位格子を 8行 X 29列配置 している。
[0187] 図 64は、その Sパラメータと分散関係を示している。図の下段は透過特性 S21、上 段は 5つのモードとバンドギャップ BGをそれぞれ表して!/、る。この結果力も次のことが 分かる。 [0188] (1) CPWは約 80GHzまで比較的平坦な挿入損失特性を持つ。
[0189] ただし、 80GHzを超える辺りから表面波によるリップルの発生が大きくなる。
[0190] (2) CBCPWには約 20GHz以上で平行平板モードによるリップルが多く見られる。
[0191] (3)格子配置モデルでは CBCPWに見られるようなリップルが抑圧できている。
[0192] 特に 70-90GHZ付近では広帯域なバンドギャップ (BG)による挿入損失の改善効果が 見られる。
[0193] このように、単位格子を 2次元配置した平面回路によって、平行平板モードが抑圧 され、平面波によるリップルも殆ど生じることがないので、広帯域にわたってリップルの 少な 、透過特性が得られる。

Claims

請求の範囲
[1] 基板と、その両主面に形成された導体膜とによる平面回路であって、
前記基板の少なくとも一方の主面に形成された導体膜は、基本導体パターンであ る単位格子が 2次元配置の周期性をもって所定範囲に亘つてパターンユングされた パターン形成領域を備えて!/ヽて、
前記単位格子は回転対称であり、
前記単位格子の中央は、前記基板の対向面に形成された導体膜との間で容量が 生じる 1つの容量性領域であり、外周の各辺のそれぞれの中央付近は誘導性領域で あり、
前記誘導性領域は、隣接する 2つの単位格子に着目したときに、その 2つの単位格 子の中央で中心端が互いに接続され、外周端が前記容量性領域にそれぞれ接続さ れた 2回回転対称の多重らせん状の導体パターンである、
平面回路。
[2] 基板と、その両主面に形成された導体膜とによる平面回路であって、
前記基板の少なくとも一方の主面に形成された導体膜は、単位格子となる基本導 体パターンが 2次元配列の周期性をもって所定範囲に亘つてパターンニングされた パターン形成領域を備えて!/ヽて、
前記単位格子は回転対称形であり、
前記単位格子の中央は誘導性領域であり、前記単位格子の外周の各辺のそれぞ れの少なくとも中央付近は、前記基板の対向面に形成された導体膜との間で容量が 生じる容量性領域であり、
前記誘導性領域は、中心で互いに接続され、外周端が前記容量性領域にそれぞ れ接続された多重らせん状の導体パターン力 なり、
隣接する 2つの単位格子に着目したときに、その 2つの単位格子の中央で前記容 量性領域同士が接続された、
平面回路。
[3] 請求項 1または 2に記載の平面回路を備え、該平面回路の前記基板の一方の主面 の導体膜で線路導体パターンを形成し、他方の主面の導体膜でグランド導体を形成 してグラウンデッド導波路を構成するとともに、前記グラウンデッド導波路の電磁波導 波領域から所定距離離れた前記導体膜の領域を前記パターン形成領域とした高周 波回路装置。
[4] 請求項 1または 2に記載の平面回路を備え、該平面回路の前記基板の両主面の導 体膜で、基板を挟んで対向する面対称の線路導体パターンを形成して導波路を構 成するとともに、前記導波路の電磁波導波領域から所定距離離れた前記導体膜の 領域を前記パターン形成領域とした高周波回路装置。
[5] 請求項 1または 2に記載の平面回路を備えるとともに、前記基板に高周波回路を構 成してなる高周波回路装置。
[6] 請求項 1または 2に記載の平面回路または請求項 3〜5のいずれかに記載の高周 波回路装置を高周波信号処理部に備えた送受信装置。
PCT/JP2006/305794 2005-04-11 2006-03-23 平面回路、高周波回路装置および送受信装置 Ceased WO2006109481A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007512469A JP4525750B2 (ja) 2005-04-11 2006-03-23 平面回路、高周波回路装置および送受信装置
US11/868,074 US7492243B2 (en) 2005-04-11 2007-10-05 Planar circuit, high-frequency circuit device, and transmission and reception apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-113952 2005-04-11
JP2005113952 2005-04-11
JP2005113951 2005-04-11
JP2005-113951 2005-04-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/868,074 Continuation US7492243B2 (en) 2005-04-11 2007-10-05 Planar circuit, high-frequency circuit device, and transmission and reception apparatus

Publications (1)

Publication Number Publication Date
WO2006109481A1 true WO2006109481A1 (ja) 2006-10-19

Family

ID=37086769

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/305794 Ceased WO2006109481A1 (ja) 2005-04-11 2006-03-23 平面回路、高周波回路装置および送受信装置

Country Status (3)

Country Link
US (1) US7492243B2 (ja)
JP (1) JP4525750B2 (ja)
WO (1) WO2006109481A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236134A1 (en) * 2008-03-20 2009-09-24 Knecht Thomas A Low frequency ball grid array resonator
EP2479710B1 (en) 2008-04-25 2018-09-26 Aware, Inc. Biometric identification and verification
KR100969883B1 (ko) * 2009-02-20 2010-07-13 연세대학교 산학협력단 반사형 편파 변환기와 편파 발생 장치 및 무선 신호의 송수신 장치
KR101055483B1 (ko) * 2009-04-07 2011-08-08 포항공과대학교 산학협력단 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
TWI438959B (zh) * 2010-06-11 2014-05-21 Nat Univ Tsing Hua High frequency filter
TWI467186B (zh) * 2010-07-29 2015-01-01 Hon Hai Prec Ind Co Ltd 散射參數無源性分析系統及方法
JPWO2013011801A1 (ja) * 2011-07-21 2015-02-23 日本電気株式会社 電磁波伝播シート及び電磁波伝播シートを実装した陳列棚

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101301A (ja) * 1998-07-24 2000-04-07 Murata Mfg Co Ltd 高周波回路装置および通信装置
JP2003258504A (ja) * 2002-02-26 2003-09-12 Murata Mfg Co Ltd 高周波回路装置および送受信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026311A (en) * 1993-05-28 2000-02-15 Superconductor Technologies, Inc. High temperature superconducting structures and methods for high Q, reduced intermodulation resonators and filters
JP3452006B2 (ja) 1999-12-07 2003-09-29 株式会社村田製作所 フィルタ、デュプレクサおよび通信装置
JP3482958B2 (ja) 2000-02-16 2004-01-06 株式会社村田製作所 高周波回路装置および通信装置
JP2002335106A (ja) 2001-05-09 2002-11-22 Murata Mfg Co Ltd 高周波回路装置および通信装置
JP3603826B2 (ja) 2001-09-17 2004-12-22 株式会社村田製作所 スパイラル線路集合体素子、共振器、フィルタ、デュプレクサおよび高周波回路装置
WO2003063292A1 (en) * 2002-01-23 2003-07-31 E-Tenna Corporation Dc inductive shorted patch antenna
JP2004015778A (ja) 2002-06-12 2004-01-15 Nec Corp 裏面導体付コプレーナ導波路
WO2004013933A1 (en) * 2002-08-06 2004-02-12 E-Tenna Corporation Low frequency enhanced frequency selective surface technology and applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101301A (ja) * 1998-07-24 2000-04-07 Murata Mfg Co Ltd 高周波回路装置および通信装置
JP2003258504A (ja) * 2002-02-26 2003-09-12 Murata Mfg Co Ltd 高周波回路装置および送受信装置

Also Published As

Publication number Publication date
US7492243B2 (en) 2009-02-17
JP4525750B2 (ja) 2010-08-18
JPWO2006109481A1 (ja) 2008-10-23
US20080088391A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP3470884B2 (ja) フィルタ
JP3478219B2 (ja) 共振器、共振素子、共振器装置、フィルタ、デュプレクサおよび通信装置
CN113454848A (zh) 基于一种或多种超材料结构的天线阵列
US7764861B2 (en) Photonic crystal device
JP6723076B2 (ja) フィルタ
US7492243B2 (en) Planar circuit, high-frequency circuit device, and transmission and reception apparatus
Mishra et al. Implementation of defected ground structure for microstrip filtenna design
JP3786031B2 (ja) 高周波回路装置および送受信装置
KR20120050317A (ko) Ｓｒｒ 기반의 대역저지 여파기
JP4042800B2 (ja) 高周波回路装置および送受信装置
Salehi et al. Spurious‐response suppression of substrate integrated waveguide filters using multishape resonators and slotted plane structures
Yusuf et al. Integration of three‐dimensional high‐Q filters with aperture antennas and bandwidth enhancement utilising surface waves
JP3334680B2 (ja) 高周波回路装置および通信装置
JPWO2005020367A1 (ja) 平面誘電体線路、高周波能動回路および送受信装置
JP4077013B2 (ja) フォトニック結晶デバイス
KR102894539B1 (ko) 호이겐스 메타표면 기반의 도파관
Yousif Design and Implementation of Microstrip Fractal Band Pass Filter with Metamaterial Performance
Kanchana et al. A Miniaturized Broad-band Frequency Selective Surface with Square Loop Structure and its Complementary Pattern
Da et al. A Modified SRR Patch Antenna for Multiband Wireless Applications
Meka et al. Design of Conformal Dual Stop Band Frequency Selective Surface for Microwave Applications
Hajlaoui A new compact dual band printed monopole antenna using electromagnetic band gap structures
Almalkawi Computer aided design of microwave front-end components and antennas for ultrawideband systems
JP2002335106A (ja) 高周波回路装置および通信装置
Noor et al. Highly Selective, Closely Spaced Triple-Band Frequency Selective Surface for the Intensification in the Performance of WiMax and WLAN 2.5/3.5/5.5 GHz
Shen Applications of substrate integrated waveguide (siw) structure in microwave engineering

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007512469

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11868074

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06729761

Country of ref document: EP

Kind code of ref document: A1