WO2006043546A1 - 通信状態制御装置、および、通信状態制御方法 - Google Patents

通信状態制御装置、および、通信状態制御方法 Download PDF

Info

Publication number
WO2006043546A1
WO2006043546A1 PCT/JP2005/019115 JP2005019115W WO2006043546A1 WO 2006043546 A1 WO2006043546 A1 WO 2006043546A1 JP 2005019115 W JP2005019115 W JP 2005019115W WO 2006043546 A1 WO2006043546 A1 WO 2006043546A1
Authority
WO
WIPO (PCT)
Prior art keywords
communication
resistor
target
potential
pull
Prior art date
Application number
PCT/JP2005/019115
Other languages
English (en)
French (fr)
Inventor
Junpei Ito
Hiroshi Kawano
Hirokazu Inotani
Original Assignee
Pioneer Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corporation filed Critical Pioneer Corporation
Priority to JP2006542999A priority Critical patent/JPWO2006043546A1/ja
Publication of WO2006043546A1 publication Critical patent/WO2006043546A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/1675—Providing digital key or authorisation information for generation or regeneration of the scrambling sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4367—Establishing a secure communication between the client and a peripheral device or smart card
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Definitions

  • the data transmitted / received as SDA includes KSV (Key Selection Vector) data used for authentication processing (hereinafter referred to as HDCP authentication processing) of the output device and playback device 900 based on HDCP, and this KSV data.
  • KSV Key Selection Vector
  • HDCP authentication processing KSV data used for authentication processing
  • HDCP Key Selection Vector
  • HD for a given calculation result based on Examples include CP calculation data, EDID (Extend Display Identification Data) related to output device model and various setting values.
  • the HDMI transmitter 960 is connected to a connection point between the gate switch means 920 and the communication port of the CPU 980 and a TMDS input / output unit 912.
  • the HDMI transmitter 960 recognizes that the output device is connected, it transmits the KSV data of the playback device 900 to the CPU 980.
  • the HDMI transmitter 960 generates HDCP calculation data based on the KSV data of the output device acquired by the CPU 980 and transmits it to the CPU 980. Further, the HDMI transmitter 960 encrypts the content data processed by the content data processing unit 950 and outputs it to the output device.
  • CPU 980 obtains HDCP calculation data from the output device or HDMI transmitter 960 or EDID of the output device, and controls to output content data based on each data.
  • the CPU 980 then communicates with the communication target switching means 981 and the device authentication process. And a control means 982, an output control means 983, and the like.
  • the communication state control method of the present invention is a communication state control method for controlling the state of data communication, and is a communication unit that performs the communication, and is connected to the communication unit and is an object of the communication A target device connection means to which a communication target device can be connected; and a data processing means provided between the communication means and the target device connection means for performing the processing of the data, the communication means and the communication A potential corresponding to a signal waveform corresponding to the data in one of the first communication between the target devices and the second communication between the communication means and the data processing means. Is controlled to be lower than the potential in the other communication of the first communication and the second communication.
  • FIG. 5 is a block diagram showing a schematic configuration of a playback apparatus according to still another embodiment of the present invention.
  • the first adjusting means 131 includes a first communication side pull-up resistor 131A of, for example, 22 k ⁇ .
  • the resistance value of the first communication side pull-up resistor 131A is a value that adjusts the current to flow less than the pull-up resistor 941 of the conventional current adjustment unit 940, that is, the conventional pull-up resistor. As long as it is larger than the resistor 941 and has a resistance value, a deviation value may be used.
  • the first communication side pull-up resistor 131A is connected between the connection point of the communication port of the gate switch means 120 and the CPU 170 and the 3.3V reference power source Vc.
  • the content data processing unit 140 is connected to the connection point of the communication port of the CPU 170 and the first communication side pull-up resistor 131 A, the HDMI transmitter 150, and the like.
  • the content data processing unit 140 processes the content data in a state corresponding to various setting values of the output device and transmits the content data to the HDMI transmitter 150 by the control of the CPU 170 by internal communication.
  • the content data processing unit 140 includes a storage unit 141, a decoder 142, an IZP conversion image quality adjustment unit 143, a video converter 144, a pixel scaler 145, and the like.
  • each communication-side pull-up resistor 131A, 132A is 22 kQ during DDC communication when the second adjustment unit 211 is turned off. 2kQ during communication.
  • the playback device 200 can reduce current consumption during DDC communication compared to the conventional playback device 900.
  • the resistance value of the second target-side pull-up resistor 412A is set so that the combined resistance value is 1.8 k ⁇ .
  • the object side switching means 412B is connected to a connection point Q different from the connection point to which the second object side pull-up resistor 412A between the DDC input / output unit 111 and the gate switch means 120 is connected. Further, the target side switching means 412B is grounded.
  • the target side switching means 412B connects the second target side pull-up resistor 412A to the reference power source Vcc when the potential at the connection point Q becomes 1.5V between 1.5V and 3.5V, for example. To do.
  • the CPU 420 of the playback device 400 controls the gate switch unit 120 in the communication target switching unit 421 so as to enable DDC communication. Thereafter, the CPU 420 performs DDC communication at the device authentication processing means 172.
  • the second waveform adjustment means 412 is turned off when the potential at the connection point Q during DDC communication is less than 1.5V, and turned on when the potential is 1.5V or higher.
  • the CPU 420 controls the gate switch unit 120 by the communication target switching unit 421 so as to set the internal communication to be possible. Thereafter, the CPU 420 performs internal communication at the device authentication processing means 172.
  • the gate switch means 120 may not be provided. With such a configuration, the configuration of the playback apparatus 100, 200, 300, 400 can be simplified.
  • the communication state control device, the communication control device, and the communication processing device according to the present invention are applied to the playback device 100, 200, 300, 400.
  • the force shown in the f column is not limited to this.
  • the present invention may be applied to various devices that perform data communication as shown below.
  • a recording / playback device that records content such as video or music on a recording medium such as a DVD, HD, Blu-ray disc, or memory, and plays back the recorded content

Abstract

　再生装置１００は、ＨＤＭＩトランスミッタ１５０と、このＨＤＭＩトランスミッタ１５０に接続されたＣＰＵ１７０の機器認証処理手段１７２と、ＨＤＭＩトランスミッタ１５０およびＣＰＵ１７０の接続点にゲートスイッチ手段１２０を介して接続されたコネクタ１１０のＤＤＣ入出力部１１１と、を備えている。機器認証処理手段１７２は、ＤＤＣ入出力部１１１に接続された出力装置との間でＤＤＣ通信を実施するとともに、ＨＤＭＩトランスミッタ１５０との間で内部通信を実施する。再生装置１００の電流調整手段１３０および通信対象切換手段１７１は、ゲートスイッチ手段１２０およびＣＰＵ１７０の接続点でのＤＤＣ通信時におけるＳＤＡの信号波形に対応する電位を、内部通信時よりも低くする制御をする。

Description

明 細 書
通信状態制御装置、および、通信状態制御方法
技術分野
[0001] 本発明は、データの通信の状態を制御する通信状態制御装置、および、通信状態 制御方法に関する。
背景技術
[0002] 従来、テレビ番組や映画などのコンテンツをプロジェクタやテレビなどの出力装置で 出力させる再生装置が知られている。そして、このような再生システムにおいて、著作 権保護技術である HDCP (High- Bandwidth Digital Content Protection)を利用して、 CSS (Content Scramble System)や CPRM (Content Protection for Recordable Med ia)あるいは CPPM (Content Protection for Prerecorded Media)などにより出力が許 可されたコンテンツを適宜出力させる例えば図 1に示すような構成が知られている。
[0003] この図 1に示す再生装置 900は、 HDMI (High- Definition Multimedia Interface)規 格に対応している。そして、再生装置 900は、コネクタ 910と、ゲートスィッチ手段 920 と、波形電位調整手段 930と、電流調整手段 940と、コンテンツデータ処理部 950と 、 HDMIトランスミッタ 960と、メモリ 970と、 CPU (Central Processing Unit) 980と、な どを備えている。
[0004] コネクタ 910には、図示しない出力装置に接続される図示しないケーブルのコネク タが着脱可能に接続される。このコネクタ 910は、 I2C (Inter-Integrated Circuit)通信 を利用したシリアルクロック（以下、 SCLと称す)やシリアルデータ（以下、 SDAと称す )の送受信に利用される DDC (Display Data Channel)入出力部 911と、再生装置 90 0で暗号化されたある!/、は暗号化されて!/、な!/、コンテンツの音声データや画像デー タ（以下、コンテンツデータと称す）などの送受信に利用される TMDS (Transition Mi nimized Differential Signaling :商標登録）入出力部 912と、などを備えている。ここで 、 SDAとして送受信されるデータとしては、 HDCPに基づく出力装置および再生装 置 900の Authentication処理（以下、 HDCP認証処理と称す）に利用される KSV (Ke y Selection Vector)データ、この KSVデータに基づく所定の演算結果に関する HD CP演算データ、出力装置の型式や各種設定値などに関する EDID (Extend Display Identification Data)などが例示できる。
[0005] ゲートスィッチ手段 920は、 DDC入出力部 911および CPU980の図示しない通信 ポートに接続されている。また、ゲートスィッチ手段 920は、 CPU980の図示しない共 通スィッチポートに接続されている。このゲートスィッチ手段 920は、 CPU980の共通 スィッチポートから制御信号が入力されると、 CPU980および DDC入出力部 911を 各種情報の送受信が可能な状態に接続する。また、制御信号が入力されないと、 CP U980および DDC入出力部 911を接続しない。なお、以下において、 CPU980およ び出力装置間の各種データの送受信を DDC通信と、 CPU980およびコンテンツデ ータ処理部 950や HDMIトランスミッタ 960間の各種データの送受信を内部通信と適 宜称して説明する。
[0006] 波形電位調整手段 930は、 DDC通信時の HDMI規格に対応する機器からの SC Lや SDAの信号波形に対応する電位を CPU980で認識可能な状態に調整する。そ して、波形電位調整手段 930は、例えば 1. 8k Ωのプルアップ抵抗 931を備えている 。ここで、プルアップ抵抗 931の抵抗値は、 HDMI規格に準拠する 1. 5〜2. OkQの いずれの値であってもよい。このプルアップ抵抗 931は、 DDC入出力部 911および ゲートスィッチ手段 920の接続点と 5Vの基準電源 Vccとの間に接続されている。
[0007] 電流調整手段 940は、内部通信時や DDC通信時における SDAの信号波形に対 応する電位を調整することにより、ゲートスィッチ手段 920および CPU980の間に流 れる電流を調整する。そして、電流調整手段 940は、例えば 2k Ωのプルアップ抵抗 941を備えている。ここで、プルアップ抵抗 941の抵抗値は、内部通信の実施状態を 良好にするいずれの値であってもよい。このプルアップ抵抗 941は、ゲートスィッチ手 段 920および CPU980の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に接続 されている。
[0008] コンテンツデータ処理部 950は、ゲートスィッチ手段 920および CPU980の通信ポ ートの接続点と、 HDMIトランスミッタ 960と、などに接続されている。このコンテンツ データ処理部 950は、 CPU980の制御〖こより、コンテンツデータを EDIDに基づく出 力装置の各種設定値などに対応した状態に処理して HDMIトランスミッタ 960へ送 信する。そして、コンテンツデータ処理部 950は、記憶手段 951と、 MPEG (Moving Picture Experts Group)映像/音声や DTS (Digital Theater Systems)音声等のデコ ーダ 952と、 I (Interlace) ZP (Progressive)映像変換および画質調整部（以下、 I/P 変換画質調整部と称す） 953と、ビデオコンバータ 954と、画素スケーラ 955と、など を備えている。記憶手段 951は、コンテンツデータなどを適宜読み出し可能に記憶す る。デコーダ 952は、コンテンツデータを音声データおよび画像データに分離して、 音声データを HDMIトランスミッタ 960へ、画像データを IZP変換画質調整部 953へ 、それぞれ送信する。 IZP変換画質調整部 953は、デコーダ 952からの画像データ の IZP変換処理や画質調整処理を適宜実施する。ビデオコンバータ 954は、画像 データをデジタル力もアナログに適宜変換する。画素スケーラ 955は、 EDIDから取 得した出力装置の各種設定情報や、ユーザーが選択した設定などに基づいて画像 データのスケーラ処理を適宜実施して、 HDMIトランスミッタ 960へ送信する。なお、 記憶手段 951としては、 DVDDisc、ビデオテープ、ハードディスク、半導体メモリなど が例示される。再生装置 900は、 STB (Set- top Box;セットトップボックス）のような放 送波コンテンツをそのまま扱うものでもよ 、。
[0009] HDMIトランスミッタ 960は、ゲートスィッチ手段 920および CPU980の通信ポート の接続点と、 TMDS入出力部 912と、に接続されている。この HDMIトランスミッタ 96 0は、出力装置が接続されたことを認識すると、再生装置 900の KSVデータを CPU9 80へ送信する。また、 HDMIトランスミッタ 960は、 CPU980にて取得した出力装置 の KSVデータに基づいて、 HDCP演算データを生成して CPU980へ送信する。さ らに、 HDMIトランスミッタ 960は、コンテンツデータ処理部 950で処理されたコンテ ンッデータを暗号ィ匕して出力装置へ出力する。
[0010] メモリ 970は、 CPU980に接続され出力装置の EDIDを適宜読み出し可能に記憶 する。また、メモリ 970は、再生装置 900全体を動作制御する OS (Operating System) 上に展開される各種プログラムなどを記憶している。
[0011] CPU980は、出力装置や HDMIトランスミッタ 960からの HDCP演算データ、ある いは出力装置の EDIDを取得して、これら各データに基づいてコンテンツデータを出 力させる制御をする。そして、 CPU980は、通信対象切換手段 981と、機器認証処 理手段 982と、出力制御手段 983と、などを備えている。
[0012] 通信対象切換手段 981は、機器認証処理手段 982にて DDC通信が実施される旨 を、例えばコネクタ 910の DDC入出力部 911に DDCラインが接続されたことを検出 する 、わゆるホットプラグディテクトにて認識すると、制御信号をゲートスィッチ手段 9 20へ出力する。また、機器認証処理手段 982などにて内部通信が実施される旨を認 識すると、制御信号をゲートスィッチ手段 920へ出力しない。
[0013] 機器認証処理手段 982は、通信対象切換手段 981により DDC通信が可能な状態 に設定されたことを認識すると、 HDMI規格の推奨速度である例えば 100kHzの SC Lの速度（以下、 SCL速度と称す)で出力装置との DDC通信を適宜実施する。また、 機器認証処理手段 982は、通信対象切換手段 981により DDC通信が可能な状態に 設定されたことを認識すると、出力装置の電源がオフの状態であっても出力装置に 5 Vの電源を供給する。そして、 EEPROM (Electrically Erasable Programmable Read Only Memory) 830から EDIDを取得して、この EDIDをメモリ 970に適宜読み出し可 能に記憶させる。また、機器認証処理手段 982は、内部通信が可能な状態に設定さ れたことを認識すると、 DDC通信時よりも速 、例えば 400kHzの SCL速度でコンテ ンッデータ処理部 950や HDMIトランスミッタ 960などとの内部通信を実施する。さら に、機器認証処理手段 982は、各通信で取得した出力装置および HDMIトランスミツ タ 960の HDCP演算データに基づいて出力装置および再生装置 900を認証する。 そして、出力装置および再生装置 900を認証できた場合にその旨の認証信号を出 力制御手段 983へ送信し、認証できな 、場合にその旨の不認証信号を出力制御手 段 983へ送信する。
[0014] 出力制御手段 983は、機器認証処理手段 982から認証信号を取得すると、 CSSや CPRMあるいは CPPMなどの各著作権団体として出力許可されているコンテンツデ ータを出力させる制御をする。また、機器認証処理手段 982から不認証信号を取得 すると、出力許可されているコンテンツデータを出力しない制御をする。
発明の開示
発明が解決しょうとする課題
[0015] し力しながら、上述した図 1に示すような再生装置 900では、コネクタ 910に接続さ れる出力装置が例えば HDMI規格に準拠していない場合、 SDAの信号波形に対応 するローレベルの電位が中間電位となり消費電流が多くなるおそれがある。このため
、通信の際の消費電流を削減できる構成が望まれている。
[0016] 本発明の目的は、このような実情に鑑みて、所定の通信の際の消費電流を削減可 能な通信状態制御装置、および、通信状態制御方法を提供することである。
課題を解決するための手段
[0017] 本発明の通信状態制御装置は、データの通信の状態を制御する通信状態制御装 置であって、前記通信を実施する通信手段と、この通信手段に接続され前記通信の 対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段および 前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手段 と、前記通信手段および前記通信対象装置の間の第 1の前記通信と、前記通信手 段および前記データ処理手段の間の第 2の前記通信とのうちのいずれか一方の通 信における前記データに対応する信号波形に応じた電位を、前記第 1の通信と前記 第 2の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をす る波形電位制御手段と、を具備したことを特徴とする。
[0018] 本発明の通信状態制御方法は、データの通信の状態を制御する通信状態制御方 法であって、前記通信を実施する通信手段と、 この通信手段に接続され前記通信 の対象となる通信対象装置が接続可能な対象装置接続手段と、前記通信手段およ び前記対象装置接続手段間に設けられ前記データの処理を実施するデータ処理手 段と、を設け、前記通信手段および前記通信対象装置の間の第 1の前記通信と、前 記通信手段および前記データ処理手段の間の第 2の前記通信とのうちのいずれか 一方の通信における前記データに対応する信号波形に応じた電位を、前記第 1の通 信と前記第 2の通信とのうちのいずれか他方の通信における前記電位よりも低くする 制御をすることを特徴とする。
図面の簡単な説明
[0019] [図 1]従来の再生装置の概略構成を示すブロック図である。
[図 2]本発明の一実施の形態に係る再生装置の概略構成を示すブロック図である。
[図 3]本発明の他の実施の形態に係る再生装置の概略構成を示すブロック図である [図 4]本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図 である。
[図 5]本発明のさらに他の実施の形態に係る再生装置の概略構成を示すブロック図 である。
符号の説明
[0020] 100 通信状態制御装置としての再生装置
111 通信対象接続手段としての DDC入出力部
120 対象装置接続切換手段としてのゲートスィッチ手段
130, 210, 310 波形電位制御手段としての電流調整手段
131A 第 1の通信側プルアップ抵抗
132A 第 2の通信側プルアップ抵抗
132B 通信側抵抗値制御手段を構成する通信側切換手段としての PNPトランジ スタ
150 データ処理手段としての HDMIトランスミッタ
171, 221, 321 通信側抵抗値制御手段を構成する通信側切換制御手段として の通信対象切換手段
172 通信手段としての機器認証処理手段
211B, 313 通信側抵抗値制御手段を構成する通信側切換手段
410 波形電位制御手段としての波形電位調整手段
411 A 第 1の対象側プルアップ抵抗
412A 第 2の対象側プルアップ抵抗
412B 対象側切換制御手段としても機能する対象側切換手段
Vc, Vcc 基準電源
発明を実施するための最良の形態
[0021] 以下、本発明に係る一実施の形態を図面に基づいて説明する。本実施の形態で は、本発明の通信状態制御装置としての再生装置を例示して説明する。なお、以下 において、従来の再生装置 900と同一の構成要件については、同一の符号を付しそ の説明を省略または簡略化する。また、従来の再生装置 900と略同一の構成要件に ついては、同一名称を付しその説明を簡略ィ匕する。
[0022] 〔再生装置の構成〕
図 2において、 100は通信状態制御装置としての再生装置である。この再生装置 1 00は、 HDMI規格に対応している。また、この再生装置 100は、出力装置との間で データとしての KSVデータ、 HDCP演算データ、 EDID、ァクノリッジなどの SDAの DDC通信を適宜実施する。そして、この SDAに基づいて HDCP認証処理を適宜実 施する。また、再生装置 100は、著作権保護技術の HDCPを利用して、 CSSや CPR Mなどにより出力が許可されたテレビ番組や映画などのコンテンツを出力装置で適 宜出力させる処理をする。そして、再生装置 100は、コネクタ 110と、通信対象切換 手段としてのゲートスィッチ手段 120と、波形電位調整手段 930と、波形電位制御手 段としての電流調整手段 130と、コンテンツデータ処理部 140と、データ処理手段と しての HDMIトランスミッタ 150と、メモリ 160と、 CPU (Central Processing Unit) 170 と、などを備えている。なお、 CPU170および出力装置間で実施される DDC通信が 本発明の第 1の通信に対応し、 CPU 170およびコンテンッデータ処理部 140や HD Mlトランスミッタ 150間で実施される内部通信が本発明の第 2の通信に対応する。
[0023] コネクタ 110には、図示しない通信対象装置としての出力装置に接続される図示し ないケーブルのコネクタが着脱可能に接続される。このコネクタ 110は、対象装置接 続切換手段としての DDC (Display Data Channel)入出力部 111と、 TMDS (Transiti on Minimized Differential Signaling:商標登録）入出力部 112と、などを備えている。
[0024] ゲートスィッチ手段 120は、 DDC入出力部 111および CPU170の通信ポートと、 C PU170の共通スィッチポートと、に接続されている。このゲートスィッチ手段 120は、 CPU170から制御信号が入力されると CPU170および DDC入出力部 111を接続し 、制御信号が入力されないと CPU170および DDC入出力部 111を接続しない。この ゲートスィッチ手段 120としては、スイッチング素子や FET (Field Effect Transistor) などを備えた構成が例示できる。
[0025] 電流調整手段 130は、内部通信時や DDC通信時における SDAの信号波形に対 応する電位の調整により、ゲートスィッチ手段 120および CPU 170の接続点に流れ る電流を調整する。そして、電流調整手段 130は、第 1の調整手段 131と、第 2の調 整手段 132と、を備えている。
[0026] 第 1の調整手段 131は、例えば 22k Ωの第 1の通信側プルアップ抵抗 131Aを備え ている。ここで、第 1の通信側プルアップ抵抗 131Aの抵抗値は、従来の電流調整手 段 940のプルアップ抵抗 941よりも流れる電流を少なくする状態に調整する値、すな わち従来のプルアップ抵抗 941より大き 、抵抗値であれば 、ずれの値であってもよ い。この第 1の通信側プルアップ抵抗 131Aは、ゲートスィッチ手段 120および CPU 170の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に接続されている。
[0027] 第 2の調整手段 132は、例えば 2. 2k Ωの第 2の通信側プルアップ抵抗 132Aと、 通信側切換手段としての PNPトランジスタ 132Bと、所定の抵抗値の抵抗 132Cと、 所定の抵抗値の抵抗 132Dと、を備えている。第 2の通信側プルアップ抵抗 132Aお よび PNPトランジスタ 132Bのコレクタ、ェミッタの直列回路は、ゲートスィッチ手段 12 0および CPU170の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に、第 1の通 信側プルアップ抵抗 131 Aと並列に接続されている。ここで、第 2の通信側プルアツ プ抵抗 132Aの抵抗値は、第 1の通信側プルアップ抵抗 131 Aとの合成抵抗値が内 部通信の実施状態を良好にする値となるような 、ずれの値であってもよ 、。ここでは、 第 2の通信側プルアップ抵抗 132Aの抵抗値は、合成抵抗値が従来のプルアップ抵 抗 941と同じ 2kQとなるように設定されている。なお、各通信側プルアップ抵抗 131 A, 132Aが接続されるゲートスィッチ手段 120および CPU170の通信ポートの接続 点が、本発明の通信側の接続点に対応する。また、 PNPトランジスタ 132Bのベース は、抵抗 132Cを介して CPU170のスィッチポートに接続されている。さらに、 PNPト ランジスタ 132Bのェミッタおよびベースの間には、抵抗 132Dが接続されている。 P NPトランジスタ 132Bは、ベースに制御信号が入力されると、ェミッタおよびコレクタ 間に電流を流さずに第 2の通信側プルアップ抵抗 132Aを基準電源 Vcに接続しない 。また、ベースに制御信号が入力されないと、ェミッタおよびコレクタ間に電流を流し て第 2の通信側プルアップ抵抗 132Aを基準電源 Vc〖こ接続する。なお、以下におい て、第 2の通信側プルアップ抵抗 132Aが基準電源 Vcに接続された状態を第 2の調 整手段 132がオンされた状態と、接続されていない状態を第 2の調整手段 132がォ フされた状態と、適宜称して説明する。また、 PNPトランジスタ 132B、抵抗 132C, 1 32Dで構成される回路をデジタルトランジスタ (以下、デジトラと称す） 132Eと適宜称 して説明する。
[0028] コンテンツデータ処理部 140は、 CPU170の通信ポートおよび第 1の通信側プル アップ抵抗 131 Aの接続点と、 HDMIトランスミッタ 150と、などに接続されている。こ のコンテンツデータ処理部 140は、内部通信による CPU170の制御により、コンテン ッデータを出力装置の各種設定値などに対応した状態に処理して HDMIトランスミツ タ 150へ送信する。そして、コンテンツデータ処理部 140は、記憶手段 141と、デコー ダ 142と、 IZP変換画質調整部 143と、ビデオコンバータ 144と、画素スケーラ 145と 、などを備えている。ここで、記憶手段 141としては、 HD (Hard Disk)などの磁気ディ スク、 DVD (Digital Versatile Disc)などの光ディスク、光磁気ディスク、メモリカードな どの記録媒体に読み出し可能に記憶するドライブやドライバなどを備えた構成などが 例示できる。
[0029] HDMIトランスミッタ 150は、 CPU170の通信ポートおよび第 1の通信側プルアップ 抵抗 131 Aの接続点と、 TMDS入出カ部112と、に接続されている。ここで、 HDMI トランスミッタ 150が接続される CPU170の通信ポートおよび第 1の通信側プルアツ プ抵抗 131Aの接続点が、本発明の基準の接続点に対応する。この HDMIトランスミ ッタ 150は、再生装置 100や出力装置の KSVデータ、出力装置の KSVデータに基 づく HDCP演算データの送受信を内部通信により適宜実施する。さらに、 HDMIトラ ンスミッタ 150は、コンテンッデータ処理部 140で処理されたコンテンッデータを暗号 化して出力装置へ出力する。
[0030] メモリ 160は、 CPU170で取得されたり生成された各種情報を適宜読み出し可能 に記憶する。また、メモリ 160は、再生装置 100全体を動作制御する OS上に展開さ れる各種プログラムなどを記憶している。このメモリ 160としては、例えば停電などによ り突然電源が落ちた際にも記憶が保持される構成のメモリ、例えば CMOS (Complem entary Metal-Oxide Semiconductor)メモリや EEPROM (Electrically Erasable Progra mmable Read Only Memory)などを用いることが望ましい。なお、メモリ 160としては、 HD、 DVD,光ディスクなどの記録媒体に読み出し可能に記憶するドライブやドライ バなどを備えた構成としてもょ ヽ。
[0031] CPU170は、従来の再生装置 900の CPU980と同様にコンテンツデータを出力さ せる制御などをする。そして、 CPU170は、通信側切換制御手段としての通信対象 切換手段 171と、通信手段としての機器認証処理手段 172と、出力制御手段 173と 、などを備えている。なお、 PNPトランジスタ 132Bおよび通信対象切換手段 171に て、本発明の通信側抵抗値制御手段が構成されて!ヽる。
[0032] 通信対象切換手段 171は、ゲートスィッチ手段 120や第 2の調整手段 132を制御 する。具体的には、通信対象切換手段 171は、機器認証処理手段 172にて DDC通 信が実施される旨を例えば 、わゆるホットプラグディテクトにより認識すると、制御信 号をゲートスィッチ手段 120およびデジトラ 132Eへ出力する。また、通信対象切換 手段 171は、機器認証処理手段 172などにて内部通信が実施される旨を認識すると 、制御信号をゲートスィッチ手段 120およびデジトラ 132Eへ出力しな 、。
[0033] 機器認証処理手段 172は、 HDMI規格の推奨速度の例えば 100kHzの SCL速度 で KSVデータ、 HDCP演算データ、 EDID、ァクノリッジなどの SDAの DDC通信を 適宜実施する。そして、出力装置および再生装置 100の認証結果に基づいて、認証 信号または不認証信号を出力制御手段 173へ出力する。また、機器認証処理手段 1 72は、例えば 400kHzの SCL速度で KSVデータや HDCP演算データの内部通信 を適宜実施する。
[0034] 出力制御手段 173は、機器認証処理手段 172から認証信号を取得すると、 CSSや CPRMなどの各著作権団体で出力許可されているコンテンツデータを出力させる制 御をする。また、不認証信号を取得すると、出力許可されているコンテンツデータを 出力しない制御をする。
[0035] 〔再生装置の動作〕
次に、再生装置 100の動作について説明する。
[0036] (DDC通信処理）
まず、再生装置 100の動作として、 DDC通信処理について説明する。再生装置 10 0の CPU170は、例えば再生装置 100が出力装置に接続されたことを認識すると、 通信対象切換手段 171にて、ゲートスィッチ手段 120およびデジトラ 132Eへ制御信 号を出力する。ゲートスィッチ手段 120は、制御信号が入力されると、 CPU170およ び DDC入出力部 111を各種情報の送受信が可能な状態に接続する。そして、再生 装置 100は、機器認証処理手段 172における出力装置との DDC通信が実施可能な 状態となる。また、デジトラ 132Eは、ベースに制御信号が入力されると、第 2の通信 側プルアップ抵抗 132Aを基準電源 Vcに接続しない。そして、第 2の調整手段 132 は、オフされた状態となる。この後、 CPU170は、機器認証処理手段 172にて、 100 kHzの SCL速度で KSVデータや HDCP演算データなどの SDAの DDC通信を実 施する。
[0037] (内部通信処理）
次に、再生装置 100の動作として、内部通信処理について説明する。再生装置 10 0の CPU170は、例えば再生装置 100の KSVデータや HDCP演算データなどの H DMIトランスミッタ 150などとの間で内部通信を開始する旨を認識すると、通信対象 切換手段 171にて、ゲートスィッチ手段 120およびデジトラ 132Eへ制御信号を出力 しない。ゲートスィッチ手段 120は、制御信号が入力されないと、 CPU170および D DC入出力部 111の接続を解除する。そして、再生装置 100は、機器認証処理手段 172における出力装置との DDC通信が実施不可能な状態となり、内部通信のみが 実施可能な状態となる。また、デジトラ 132Eは、ベースに制御信号が入力されないと 、第 2の通信側プルアップ抵抗 132Aを基準電源 Vc〖こ接続する。そして、第 2の調整 手段 132は、オンされた状態となる。この後、 CPU170は、機器認証処理手段 172 にて、 400kHzの通信速度で内部通信を実施する。
[0038] 〔再生装置の作用効果〕
上述したように、上記実施の形態では、再生装置 100は、 CPU170の機器認証処 理手段 172と、 CPU170の通信ポートにゲートスィッチ手段 120を介して接続され出 力装置が接続可能なコネクタ 110の DDC入出力部 111と、 CPU170の通信ポート およびゲートスィッチ手段 120の接続点に接続された HDMIトランスミッタ 150と、な どを備えている。機器認証処理手段 172は、 DDC入出力部 111に接続された出力 装置との間で KSVデータ、 HDCP演算データ、 EDID、ァクノリッジなどの DDC通信 を実施するとともに、 HDMIトランスミッタ 150との間で KSVデータや HDCP演算デ ータなどの内部通信を実施する。そして、再生装置 100の電流調整手段 130および 通信対象切換手段 171は、 DDC通信時における SDAの信号波形に対応する電位 を内部通信時よりも低くする制御をする。具体的には、電流調整手段 130および通 信対象切換手段 171は、 DDC通信が実施されることを認識すると第 2の調整手段 1 32をオフし、内部通信が実施されることを認識すると第 2の調整手段 132をオンする 。そして、各通信側プルアップ抵抗 131 A, 132Aの合成抵抗値は、第 2の調整手段 132がオフされる DDC通信時に 22kQとなり、オンされる内部通信時に 2k Qとなる。 このような各通信側プルアップ抵抗 131 A, 132Aの合成抵抗値の制御により、内部 通信時の信号波形に対応する電位を従来の再生装置 900と略同一にするとともに、 DDC通信時の信号波形に対応する電位を内部通信時よりも低くする。
[0039] このため、再生装置 100は、内部通信時の信号波形に対応する電位を従来の再生 装置 900と略同一にすることにより、内部通信時の消費電流を従来の再生装置 900 と略同一にできる。さらに、 DDC通信時の信号波形に対応する電位を内部通信時よ りも低くすることにより、 DDC通信時の消費電流を内部通信時よりも低くできる。した がって、再生装置 100は、従来の再生装置 900と比べて DDC通信時における消費 電流を削減できる。
[0040] そして、 DDC通信時の信号波形に対応する電位を低くする構成としているので、 信号波形の中間電位を従来の再生装置 900と比べて低くできる。したがって、再生 装置 100は、信号波形の中間電位が DDC通信に及ぼす影響を最小限に抑えること ができ、 SDAの通信を良好にできる。
[0041] また、電流調整手段 130は、各通信側プルアップ抵抗 131A, 132Aを備えている 。そして、通信対象切換手段 171は、 DDC通信時の各通信側プルアップ抵抗 131A , 132Aの合成抵抗値を内部通信時よりも大きくする制御、すなわち DDC通信時に ゲートスィッチ手段 120および CPU170の通信ポートの接続点と基準電源 Vcとの間 に接続する抵抗の抵抗値を内部通信時よりも大きくする制御をする。このため、再生 装置 100は、ゲートスィッチ手段 120および CPU170の通信ポートの接続点と基準 電源 Vcとの間に接続する抵抗の抵抗値を大きくするだけの簡単な構成で、 DDC通 信時の信号波形に対応する電位を内部通信時よりも低くできる。したがって、再生装 置 100は、 DDC通信時における消費電流を簡単な構成で削減できる。
[0042] さらに、電流調整手段 130は、第 2の通信側プルアップ抵抗 132Aおよび基準電源 Vcの間にコレクタ、ェミッタが接続された PNPトランジスタ 132Bを備えている。そして 、通信対象切換手段 171は、 PNPトランジスタ 132Bの制御により、第 2の通信側プ ルアップ抵抗 132Aおよび基準電源 Vcの接続状態を切り換える。このため、再生装 置 100は、第 2の通信側プルアップ抵抗 132Aおよび基準電源 Vcの接続状態を切り 換えるだけで、各通信側プルアップ抵抗 131 A, 132Aの合成抵抗値を制御できる。 したがって、例えば各通信側プルアップ抵抗 131A, 132Aの両方に対する基準電 源 Vcとの接続状態を切り換える構成と比べて構成を簡略にできる。よって、再生装置 100は、 DDC通信時における消費電流をより簡単な構成で削減できる。
[0043] そして、第 2の通信側プルアップ抵抗 132Aおよび基準電源 Vcの接続状態を切り 換える通信側切換手段として、 PNPトランジスタ 132Bを用いている。このため、通信 対象切換手段 171は、 PNPトランジスタ 132Bのベースに制御信号を出力する力否 かを制御するだけの簡単な構成で、第 2の通信側プルアップ抵抗 132Aおよび基準 電源 Vcの接続状態を切り換えることができる。したがって、再生装置 100は、 DDC通 信時における消費電流をさらに簡単な構成で削減できる。
[0044] また、再生装置 100は、 DDC入出力部 111および CPU170の通信ポートと、 CPU 170の共通スィッチポートと、に接続されたゲートスィッチ手段 120を備えている。ま た、通信対象切換手段 171は、 DDC通信が実施される旨を認識すると制御信号を ゲートスィッチ手段 120および PNPトランジスタ 132Bへ出力し、内部通信が実施さ れる旨を認識すると制御信号をゲートスィッチ手段 120および PNPトランジスタ 132B へ出力しない。そして、ゲートスィッチ手段 120は、通信対象切換手段 171から制御 信号が入力されると CPU170および DDC入出力部 111を接続して、再生装置 100 を DDC通信が可能な状態にする。また、制御信号が入力されないと CPU170およ び DDC入出力部 111を接続せずに、再生装置 100を内部通信のみが可能な状態 にする。このため、通信対象切換手段 171は、 PNPトランジスタ 132Bを制御する制 御信号により、ゲートスィッチ手段 120を DDC通信または内部通信に適した状態に 制御できる。したがって、 PNPトランジスタ 132Bおよびゲートスィッチ手段 120を各 通信に適した状態に制御する構成を簡略にできる。また、ゲートスィッチ手段 120に て内部通信時に CPU170および DDC入出力部 111を接続しな 、構成として 、るの で、この内部通信時に通信内容を DDC入出力部 111を介して外部から観測できなく することができる。
[0045] そして、本発明の通信状態制御装置を HDMI規格に準拠する DDC通信や内部通 信を実施する再生装置 100に適用している。このため、 HDMI規格に準拠する DDC 通信時の消費電流を削減できる再生装置 100を提供できる。
[0046] 〔実施形態の変形〕
なお、本発明は、上述した各実施の形態に限定されるものではなぐ本発明の目的 を達成できる範囲で以下に示される変形をも含むものである。
[0047] すなわち、例えば図 3に示すような構成としてもよい。この図 3に示す再生装置 200 は、図 2に示す再生装置 100の電流調整手段 130の代わりに波形電位制御手段とし ての電流調整手段 210を、 CPU170の代わりに CPU220を、それぞれ備えている。 電流調整手段 210は、第 1の調整手段 131と、第 2の調整手段 211と、を備えている 。第 2の調整手段 211は、 2. 2k Ωの第 2の通信側プルアップ抵抗 132Aと、通信側 切換手段 211Bと、を備えている。ここで、通信側切換手段 211Bとしては、スィッチン グ素子や FETなどを備えた構成が例示できる。第 2の通信側プルアップ抵抗 132A および通信側切換手段 211Bの直列回路は、ゲートスィッチ手段 120および CPU22 0の通信ポートの接続点と 3. 3Vの基準電源 Vcとの間に接続されている。また、通信 側切換手段 211Bは、 CPU220の共通スィッチポートとは異なる図示しない単独スィ ツチポートに接続されている。そして、通信側切換手段 211Bは、単独スィッチポート カゝら制御信号が入力されると第 2の通信側プルアップ抵抗 132Aを基準電源 Vcに接 続し、制御信号が入力されないと第 2の通信側プルアップ抵抗 132Aを基準電源 Vc に接続しない。ここで、第 2の通信側プルアップ抵抗 132Aが基準電源 Vcに接続され た状態を第 2の調整手段 211がオンされた状態と、接続されていない状態を第 2の調 整手段 211がオフされた状態と、適宜称して説明する。
[0048] CPU220は、通信側切換制御手段としての通信対象切換手段 221と、機器認証 処理手段 172と、出力制御手段 173と、などを備えている。なお、通信側切換手段 2 1 IBおよび通信対象切換手段 221にて、本発明の通信側抵抗値制御手段が構成さ れている。通信対象切換手段 221は、 DDC通信が実施される旨を認識すると制御 信号をゲートスィッチ手段 120のみへ出力し、内部通信が実施される旨を認識すると 制御信号を通信側切換手段 211Bのみへ出力する。
[0049] この図 3に示すような構成にしても、各通信側プルアップ抵抗 131A, 132Aの合成 抵抗値は、第 2の調整手段 211がオフされる DDC通信時に 22kQとなり、オンされる 内部通信時に 2kQとなる。そして、このような各通信側プルアップ抵抗 131 A, 132 Aの合成抵抗値の制御により、 DDC通信時における信号波形に対応する電位を内 部通信時よりも低くできる。したがって、再生装置 200は、従来の再生装置 900と比 ベて DDC通信時における消費電流を削減できる。
[0050] また、例えば図 4に示すような構成としてもよい。この図 4に示す再生装置 300は、 図 3に示す再生装置 200の電流調整手段 210の代わりに波形電位制御手段として の電流調整手段 310を、 CPU220の代わりに CPU320を、それぞれ備えている。電 流調整手段 310は、 22k Qの第 1の通信側プルアップ抵抗 131Aと、例えば 2k Qの 第 2の通信側プルアップ抵抗 312Aと、通信側切換手段 313と、を備えている。第 1 の通信側プルアップ抵抗 131 Aおよび通信側切換手段 313の直列回路は、ゲートス イッチ手段 120および HDMIトランスミッタ 150の接続点と CPU320の通信ポートと の接続点 (以下、通信側の接続点と称す)と、 3. 3Vの基準電源 Vcと、の間に接続さ れている。また、第 2の通信側プルアップ抵抗 312Aは、 3. 3Vの基準電源 Vcおよび 通信側切換手段 313の間に、第 1の通信側プルアップ抵抗 131 Aと並列に接続され ている。通信側切換手段 313は、 CPU320の制御により各通信側プルアップ抵抗 1 31A, 312Aのうちのいずれか一方と、通信側の接続点と、を接続する状態に設けら れている。
[0051] CPU320は、通信側切換制御手段としての通信対象切換手段 321と、機器認証 処理手段 172と、出力制御手段 173と、などを備えている。なお、通信側切換手段 3 13および通信対象切換手段 321にて、本発明の通信側抵抗値制御手段が構成さ れている。通信対象切換手段 321は、 DDC通信が実施される旨を認識すると制御 信号をゲートスィッチ手段 120へ出力するとともに、第 1の通信側プルアップ抵抗 13 1 Aを通信側の接続点に接続する旨の接続選択制御信号を通信側切換手段 313へ 出力する。また、通信対象切換手段 321は、内部通信が実施される旨を認識すると 制御信号をゲートスィッチ手段 120へ出力せずに、第 2の通信側プルアップ抵抗 31 2Aを通信側の接続点に接続する旨の接続選択制御信号を通信側切換手段 313へ 出力する。
[0052] この図 4に示すような構成にしても、 DDC通信時に通信側の接続点と基準電源 Vc との間に接続する抵抗の抵抗値を内部通信時よりも小さくできる。そして、このような 抵抗値の制御により、 DDC通信時における信号波形に対応する電位を内部通信時 よりも低くできる。したがって、再生装置 300は、従来の再生装置 900と比べて DDC 通信時における消費電流を削減できる。
[0053] さらに、例えば図 5に示すような構成としてもよい。この図 5に示す再生装置 400は、 コネクタ 110と、ゲートスィッチ手段 120と、波形電位制御手段としての波形電位調整 手段 410と、電流調整手段 940と、コンテンツデータ処理部 140と、データ処理手段 としての HDMIトランスミッタ 150と、メモリ 160と、 CPU420と、などを備えている。波 形電位調整手段 410は、第 1の波形調整手段 411と、第 2の波形調整手段 412と、を 備えている。
[0054] 第 1の波形調整手段 411は、例えば 2. 2k Ωの第 1の対象側プルアップ抵抗 411A を備えている。ここで、第 1の対象側プルアップ抵抗 411 Aの抵抗値は、 HDMI規格 に準拠する抵抗値よりも大き
Figure imgf000018_0001
ヽ。この第 1 の対象側プルアップ抵抗 411Aは、 DDC入出力部 111およびゲートスィッチ手段 12 0の接続点と 5Vの基準電源 Vccとの間に接続されている。ここで、 DDC入出力部 11 1およびゲートスィッチ手段 120の接続点が、本発明の対象側の接続点に対応する。
[0055] 第 2の波形調整手段 412は、例えば 10k Ωの第 2の対象側プルアップ抵抗 412Aと 、対象側切換制御手段としても機能する対象側切換手段 412Bと、を備えている。第 2の対象側プルアップ抵抗 412Aおよび対象側切換手段 412Bの直列回路は、 DD C入出力部 111およびゲートスィッチ手段 120の接続点と 5Vの基準電源 Vccとの間 に、第 1の対象側プルアップ抵抗 411 Aと並列に接続されている。ここで、第 2の対象 側プルアップ抵抗 412Aの抵抗値は、第 1の対象側プルアップ抵抗 411 Aとの合成 抵抗値が HDMI規格に準拠する抵抗値となるような 、ずれの値であってもよ ヽ。ここ では、第 2の対象側プルアップ抵抗 412Aの抵抗値は、合成抵抗値が 1. 8k Ωとなる ように設定されている。また、対象側切換手段 412Bは、 DDC入出力部 111および ゲートスィッチ手段 120の間の第 2の対象側プルアップ抵抗 412Aが接続されている 接続点とは異なる接続点 Qに接続されている。さらに、対象側切換手段 412Bは、接 地されている。そして、対象側切換手段 412Bは、接続点 Qの電位が 1. 5Vないし 3. 5Vの間の例えば 1. 5Vとなった場合に、第 2の対象側プルアップ抵抗 412Aを基準 電源 Vccに接続する。なお、ここでは、接続点 Qの電位が 1. 5V〜3. 5Vの間の電位 となった場合に第 2の対象側プルアップ抵抗 412Aを基準電源 Vccに接続する構成 について例示する力 このような構成に限られない。すなわち、第 2の対象側ブルア ップ抵抗 412Aを基準電源 Vccに接続する際の接続点 Qの電位は、信号波形の立ち 上がりや立ち下がり具合などのタイミング、 CPU430の接続点におけるハイレベル、 ローレベルの閾値、接続状態切換手段 412Bにおけるハイレベル、ローレベルの閾 値の特性などにより、適宜他の値に設定される。
ここで、第 1の対象側プルアップ抵抗 411 Aの抵抗値をより大き 、値に、第 2の対象 側プルアップ抵抗 412Aの抵抗値をより小さい値に、それぞれ設定し、かつ、合成抵 抗値が 1. 8k Ωとなるように設定すると、信号波形の中間電位がより下がる。このため 、接続点 Qの電位が信号波形のローレベルに対応する 1. 5V未満のときに第 2の対 象側プルアップ抵抗 412Aを基準電源 Vccに接続して合成抵抗値を HDMI規格に 準拠する 1. 8k Qにすると、中間電位を下げることができない。また、 3. 5V以上のと きに第 2の対象側プルアップ抵抗 412Aを基準電源 Vccに接続せずに合成抵抗値を HDMI規格に準拠しない 2. 2k Qにすると、 1. 8k Ωの場合と比べてハイレベルの合 成抵抗値が HDMIの規格値 1. 5〜2. Ok Ω力 逸脱してしまう。このため、信号波形 の立ち上がりや立ち下がり特性、例えば第 2の対象側プルアップ抵抗 412Aに流れる 電流値が 1. 8k Ωのときとは異なる状態となり、所定の閾値に到達する時刻が遅れ D DC通信に影響を及ぼすことがある。これらのことにより、接続点 Qの電位が 1. 5Vな いし 3. 5Vの間の所定の電位になった場合に、第 2の対象側プルアップ抵抗 412A を基準電源 Vccに接続する構成としている。なお、以下において、第 2の対象側プル アップ抵抗 412Aが基準電源 Vccに接続された状態を第 2の波形調整手段 412がォ ンされた状態と、接続されていない状態を第 2の波形調整手段 412がオフされた状 態と、適宜称して説明する。
[0057] CPU420は、通信対象切換手段 421と、機器認証処理手段 172と、出力制御手段 173と、などを備えている。通信対象切換手段 421は、 DDC通信が実施される旨を 認識すると制御信号をゲートスィッチ手段 120へ出力し、内部通信が実施される旨を 認識すると制御信号をゲートスィッチ手段 120へ出力しな 、。
[0058] そして、再生装置 400の CPU420は、 DDC通信処理を実施する際、通信対象切 換手段 421にて、ゲートスィッチ手段 120を制御して DDC通信が可能な状態に設定 する。この後、 CPU420は、機器認証処理手段 172にて、 DDC通信を実施する。こ こで、第 2の波形調整手段 412は、 DDC通信時の接続点 Qの電位が 1. 5V未満の 場合にオフされ、 1. 5V以上の場合にオンされる。一方、 CPU420は、内部通信を 実施する際、通信対象切換手段 421にて、ゲートスィッチ手段 120を制御して内部 通信が可能な状態に設定する。この後、 CPU420は、機器認証処理手段 172にて、 内部通信を実施する。
[0059] この図 5に示すような構成にすれば、第 2の波形調整手段 412は、接続点 Qの電位 が信号波形の立ち上がりや立ち下がりに対応する 1. 5V未満の場合にオフされ、立 ち上がりや立ち下がりに対応しない 1. 5V以上の場合にオンされる。そして、各対象 側プルアップ抵抗 411A, 412Aの合成抵抗値は、第 2の波形調整手段 412がオフ される信号波形の立ち上がりなどに対応するタイミングにおいて従来のプルアップ抵 抗 931よりも大きい 2. 2k Qとなり、オンされる信号波形の立ち上がりなどに対応しな いタイミングにおいて従来のプルアップ抵抗 931と同じ 1. 8k Qとなる。このため、 DD C通信時の波形信号のローレベルに対応しない部分の第 2の対象側プルアップ抵抗 412Aに流す電流値を変えずに、ローレベルに対応する部分の第 2の対象側ブルア ップ抵抗 412Aに流す電流を減らすことができる。そして、このローレベルに対応する 部分の第 2の対象側プルアップ抵抗 412Aに流す電流を減らすことにより、信号波形 の中間電位を従来の再生装置 900と比べて下げることができる。したがって、再生装 置 400は、従来の再生装置 900と比べて DDC通信時における消費電流を削減でき る。また、再生装置 400は、信号波形の中間電位が DDC通信に及ぼす影響を最小 限に抑えることができ、 SDAの通信を良好にできる。なお、ここでは、各対象側プル アップ抵抗 411A, 412Aの合成抵抗値が、第 2の波形調整手段 412がオンされた際 に HDMI規格に準拠する抵抗値となり、オフされた際に準拠しない抵抗値となる構 成について例示したが、これに限らずオンされた際に準拠しない抵抗値となりオフさ れた際に準拠する抵抗値となる状態に各対象側プルアップ抵抗 411A, 412Aの抵 抗値を設定する構成としてもょ ヽ。
[0060] そして、本発明の波形電位制御手段として電流調整手段 130, 210, 310や波形 電位調整手段 410を設けた構成について例示したが、これに限らず例えば以下のよ うな構成などとしてもよい。すなわち、ゲートスィッチ手段 120および HDMIトランスミ ッタ 150の接続点と CPU170, 220, 320の通信ポートとの接続点である通信側の接 続点に、基準電源から電圧を印可する制御をする電圧印加制御手段を設ける。そし て、この電圧印加制御手段にて、 DDC通信時に通信側の接続点に印可する電圧を 内部通信時よりも小さく制御する構成としてもよい。このような構成にしても、 DDC通 信時における信号波形に対応する電位を内部通信時よりも低くできる。したがって、 再生装置 100, 200, 300は、従来の再生装置 900と比べて DDC通信時における 消費電流を削減できる。
[0061] さらに、本発明の波形電位制御手段としては、信号波形に応じた電位を調整する V、ずれの構成を適用してもょ 、。
[0062] また、例えば図 2に示す実施の形態の構成における電流調整手段 130の代わりに 、ゲートスィッチ手段 120および CPU170の通信ポートの接続点と基準電源 Vcとの 間に可変抵抗で構成される通信側プルアップ抵抗を接続する。そして、通信対象切 換手段 171にて、 DDC通信や内部通信に応じて通信側プルアップ抵抗を可変する 構成としてもよい。このような構成にしても、従来の再生装置 900と比べて DDC通信 時における消費電流を削減できる。
[0063] そして、図 2に示す実施の形態の構成における PNPトランジスタ 132Bの代わりに、 ベースに制御信号が入力された際に第 2の通信側プルアップ抵抗 132Aおよび基準 電源 Vcを接続する NPNトランジスタを接続する。そして、通信対象切換手段 171〖こ て、 DDC通信時に制御信号をゲートスィッチ手段 120のみへ出力し、内部通信時に 制御信号を NPNトランジスタのベースのみへ出力する構成としてもよい。このような 構成にしても、再生装置 100は、 NPNトランジスタのベースに制御信号を出力するか 否かを制御するだけの簡単な構成で、第 2の通信側プルアップ抵抗 132Aおよび基 準電源 Vcの接続状態を切り換えることができ、 DDC通信時における消費電流をさら に簡単な構成で削減できる。
[0064] また、図 2ないし図 5に示す実施の形態の構成において、ゲートスィッチ手段 120を 設けない構成としてもよい。このような構成にすれば、再生装置 100, 200, 300, 40 0の構成を簡略にできる。
[0065] さらに、例えば再生装置 100に設けられていない出力装置との DDC通信時すなわ ち本発明の第 1の通信時における信号波形に対応する電位を、再生装置 100に設 けられた HDMIトランスミッタ 150との内部通信時すなわち本発明の第 2の通信時よ りも低くする構成について例示したが、これに限らず内部通信時における信号波形 に対応する電位を DDC通信時よりも低くする構成としてもよい。
[0066] また、本発明の通信状態制御装置を HDMI規格に準拠する DDC通信や内部通 信を実施する再生装置 100, 200, 300, 400に適用した構成について例示した力 HDMI規格に準拠しな 、各種通信を実施する構成に適用してもよ!、。
[0067] そして、本発明の通信状態制御装置、通信制御装置、通信処理装置を再生装置 1 00, 200, 300, 400に適用した構成につ!/、て f列示した力 これに限らずデータの通 信を実施する例えば以下に示すような各種機器に適用してもよい。すなわち、 DVD 、 HD、ブルーレイディスク、メモリなどの記録媒体に映像や楽曲などのコンテンツを 記録したり記録されたコンテンツを再生する記録再生装置、記録のみを実施する記 録装置、再生のみを実施する再生装置に適用してもよい。また、テレビジョン装置な どに接続して追加機能を提供するいわゆるセットトップボックス、 D-VHS (Data Vide o Home System)方式に対応する記録装置や記録再生装置、 AV (Audio Visual)アン プ、 DV (Digital Video)方式や DVDレコーダ方式などのデジタル式の VTR (Videota pe Recorder)—体型カメラであるいわゆるカムコーダに適用するなどしてもよい。さら に、テレビチューナ、パーソナルコンピュータ、ゲーム機、移動体の移動を支援する ナビゲーシヨン装置、ストレージサーバに適用してもよい。
[0068] その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成 できる範囲で他の構造などに適宜変更できる。
[0069] 〔実施の形態の効果〕
上述したように、上記実施の形態では、再生装置 100は、 CPU170の機器認証処 理手段 172と、 CPU170の通信ポートにゲートスィッチ手段 120を介して接続され出 力装置が接続可能なコネクタ 110の DDC入出力部 111と、 CPU170の通信ポート およびゲートスィッチ手段 120の接続点に接続された HDMIトランスミッタ 150と、な どを備えている。機器認証処理手段 172は、 DDC入出力部 111に接続された出力 装置との間で SDAなどの DDC通信を実施するとともに、 HDMIトランスミッタ 150と の間で KSVデータや HDCP演算データなどの内部通信を実施する。そして、再生 装置 100の電流調整手段 130および通信対象切換手段 171は、ゲートスィッチ手段 120および CPU170の通信ポートの接続点での DDC通信時における SDAの信号 波形に対応する電位を内部通信時よりも低くする制御をする。
[0070] このため、再生装置 100は、内部通信時の信号波形に対応する電位を従来の再生 装置 900と略同一にすることにより、内部通信時の消費電流を従来の再生装置 900 と略同一にできる。さらに、 DDC通信時の信号波形に対応する電位を内部通信時よ りも低くすることにより、 DDC通信時の消費電流を内部通信時よりも低くできる。した がって、再生装置 100は、従来の再生装置 900と比べて DDC通信時における消費 電流を削減できる。
産業上の利用可能性
[0071] 本発明は、データの通信の状態を制御する通信状態制御装置、および、通信状態 制御方法に利用できる。

Claims

請求の範囲
[1] データの通信の状態を制御する通信状態制御装置であって、
前記通信を実施する通信手段と、
この通信手段に接続され前記通信の対象となる通信対象装置が接続可能な対象 装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実 施するデータ処理手段と、
前記通信手段および前記通信対象装置の間の第 1の前記通信と、前記通信手段 および前記データ処理手段の間の第 2の前記通信とのうちのいずれか一方の通信に おける前記データに対応する信号波形に応じた電位を、前記第 1の通信と前記第 2 の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をする波 形電位制御手段と、
を具備したことを特徴とした通信状態制御装置。
[2] 請求項 1に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信手段および前記対象装置接続手段間に前記第 1の通信および前記第 2 の通信の際に基準電源力 異なる電圧を印可させる制御をする電圧印加制御手段 を備えた
ことを特徴とした通信状態制御装置。
[3] 請求項 1に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記データ処理手段が接続された基準の前記接続点および前記通信手段の通信 側の前記接続点と基準電源との間に接続可能な通信側プルアップ抵抗と、
前記低くする制御として前記第 1の通信の際に前記通信側の接続点と前記基準電 源との間に接続する前記通信側プルアップ抵抗の抵抗値を前記第 2の通信の際に 前記接続する前記通信側プルアップ抵抗の抵抗値とは異なる抵抗値に設定する制 御をする通信側抵抗値制御手段と、
を備えた ことを特徴とした通信状態制御装置。
[4] 請求項 3に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源のいずれか一方に接続され所定の抵抗 値の第 1の前記通信側プルアップ抵抗と、
前記 、ずれか一方に前記第 1の通信側プルアップ抵抗と並列に接続され前記第 1 の通信側プルアップ抵抗の抵抗値とは異なる抵抗値の第 2の前記通信側プルアップ 抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第 1の通信側プルアップ抵抗および第 2の通信側プルアップ抵抗に直列に接 続され前記各通信側プルアップ抵抗と前記通信側の接続点および前記基準電源の いずれか他方との接続状態を切り換える通信側切換手段と、
前記低くする制御として前記通信側切換手段に前記接続状態を切り換えさせる制 御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
[5] 請求項 3に記載の通信状態制御装置であって、
前記波形電位制御手段は、
前記通信側の接続点および前記基準電源の間に接続された第 1の前記通信側プ ルアップ抵抗と、
前記通信側の接続点および前記基準電源のいずれか一方に前記第 1の通信側プ ルアップ抵抗と並列に接続された第 2の前記通信側プルアップ抵抗と、
を備え、
前記通信側抵抗値制御手段は、
前記第 2の通信側プルアップ抵抗に直列に接続され前記第 2の通信側プルアップ 抵抗と前記通信側の接続点および前記基準電源のいずれカゝ他方との接続状態を切 り換える通信側切換手段と、 前記低くする制御として前記通信側切換手段に前記接続状態を切り換えさせる制 御をする通信側切換制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
[6] 請求項 5に記載の通信状態制御装置であって、
前記通信側切換手段は、ェミッタおよびコレクタの直列回路が前記第 2の通信側プ ルアップ抵抗および前記 ヽずれか他方の間に接続されたトランジスタであり、 前記通信側切換制御手段は、前記トランジスタのベースへの制御信号の出力によ り前記接続状態を切り換えさせる制御をする
ことを特徴とした通信状態制御装置。
[7] 請求項 6に記載の通信状態制御装置であって、
前記基準の接続点および前記対象装置接続手段の間に接続され前記制御信号 が入力されると前記基準の接続点および前記対象装置接続手段を接続し、前記制 御信号が入力されないと前記基準の接続点および前記対象装置接続手段を接続し な ヽ対象装置接続切換手段を具備し、
前記いずれか一方の通信は、前記第 1の通信であり、
前記トランジスタは、前記制御信号がベースに入力されると前記第 2の通信側プル アップ抵抗と前記 ヽずれか他方とを接続せずに、前記制御信号が入力されな ヽと前 記第 2の通信側プルアップ抵抗と前記 1ゝずれか他方とを接続する PNP型であり、 前記通信側切換制御手段は、前記第 1の通信の際に前記ベースおよび前記対象 装置接続切換手段に前記制御信号を出力し、前記第 2の通信の際に前記ベースお よび前記対象装置接続切換手段に前記制御信号を出力しない制御をする
ことを特徴とした通信状態制御装置。
[8] 請求項 1な 、し請求項 7の 、ずれかに記載の通信状態制御装置であって、
前記いずれか一方の通信は、前記第 1の通信であり、
前記波形電位制御手段は、
前記基準の接続点および前記対象装置接続手段の対象側の前記接続点と基準 電源との間に接続可能な第 1の対象側プルアップ抵抗と、 前記対象側の接続点および前記基準電源のいずれか一方に前記第 1の通信側プ ルアップ抵抗と並列に接続された第 2の通信側プルアップ抵抗と、
この第 2の通信側プルアップ抵抗と直列に接続され前記第 2の通信側プルアップ抵 抗と前記対象側の接続点および前記基準電源のいずれカゝ他方との接続状態を切り 換える対象側切換手段と、
前記第 2の通信の際の前記対象側の接続点における前記電位に基づいて前記第 2の通信側プルアップ抵抗を前記いずれか他方に接続させる制御をする対象側切換 制御手段と、
を備えた
ことを特徴とした通信状態制御装置。
[9] 請求項 1な 、し請求項 5の 、ずれかに記載の通信状態制御装置であって、
前記波形電位制御手段は、前記第 1の通信における前記電位を前記第 2の通信に おける前記電位よりも低くする制御をする
ことを特徴とした通信状態制御装置。
[10] 請求項 1な!、し請求項 9の 、ずれかに記載の通信状態制御装置であって、
前記通信手段は、 HDMI規格に準拠する前記通信を実施し、
前記波形電位制御手段は、前記第 1の通信における前記電位を前記第 2の通信に おける前記電位よりも低くする制御をする
ことを特徴とした通信状態制御装置。
[11] データの通信の状態を制御する通信状態制御方法であって、
前記通信を実施する通信手段と、
この通信手段に接続され前記通信の対象となる通信対象装置が接続可能な対象 装置接続手段と、
前記通信手段および前記対象装置接続手段間に設けられ前記データの処理を実 施するデータ処理手段と、
を設け、
前記通信手段および前記通信対象装置の間の第 1の前記通信と、前記通信手段 および前記データ処理手段の間の第 2の前記通信とのうちのいずれか一方の通信に おける前記データに対応する信号波形に応じた電位を、前記第 1の通信と前記第 2 の通信とのうちのいずれか他方の通信における前記電位よりも低くする制御をする ことを特徴とする通信状態制御方法。
PCT/JP2005/019115 2004-10-19 2005-10-18 通信状態制御装置、および、通信状態制御方法 WO2006043546A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006542999A JPWO2006043546A1 (ja) 2004-10-19 2005-10-18 通信状態制御装置、および、通信状態制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-304789 2004-10-19
JP2004304789 2004-10-19

Publications (1)

Publication Number Publication Date
WO2006043546A1 true WO2006043546A1 (ja) 2006-04-27

Family

ID=36202961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019115 WO2006043546A1 (ja) 2004-10-19 2005-10-18 通信状態制御装置、および、通信状態制御方法

Country Status (2)

Country Link
JP (1) JPWO2006043546A1 (ja)
WO (1) WO2006043546A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271460A (ja) * 2007-04-25 2008-11-06 Sony Corp データ受信装置、データ送信装置、および情報処理方法、並びにコンピュータ・プログラム
CN100435574C (zh) * 2005-08-23 2008-11-19 南京Lg同创彩色显示系统有限责任公司 Tv中转换高分辨率多媒体接口输入的方法
US7523241B2 (en) 2006-06-06 2009-04-21 Onkyo Corporation Hot-plug signal detecting apparatus, source device and repeater device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03176227A (ja) * 1989-12-06 1991-07-31 Hitachi Ltd 表示輝度の制御装置
JPH06149429A (ja) * 1992-11-04 1994-05-27 Mitsubishi Electric Corp プルアップ抵抗切り替え回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03176227A (ja) * 1989-12-06 1991-07-31 Hitachi Ltd 表示輝度の制御装置
JPH06149429A (ja) * 1992-11-04 1994-05-27 Mitsubishi Electric Corp プルアップ抵抗切り替え回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435574C (zh) * 2005-08-23 2008-11-19 南京Lg同创彩色显示系统有限责任公司 Tv中转换高分辨率多媒体接口输入的方法
US7523241B2 (en) 2006-06-06 2009-04-21 Onkyo Corporation Hot-plug signal detecting apparatus, source device and repeater device
JP2008271460A (ja) * 2007-04-25 2008-11-06 Sony Corp データ受信装置、データ送信装置、および情報処理方法、並びにコンピュータ・プログラム

Also Published As

Publication number Publication date
JPWO2006043546A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
US8238726B2 (en) Audio-video data synchronization method, video output device, audio output device, and audio-video output system
US9247289B2 (en) Reproducing apparatus, display apparatus, reproducing method, and display method
JP6683276B2 (ja) インターフェース回路および情報処理システム
US20090269036A1 (en) Audio output system control method and audio output system
WO2008056718A1 (en) Electronic device, content reproducing method, and content decoding method
JPWO2006043547A1 (ja) 通信状態制御装置、通信制御装置、通信処理装置、通信状態制御方法
JP2011176526A (ja) 通信装置、通信制御方法、およびプログラム
US20080152322A1 (en) Audio and video reproducing apparatus and audio and video reproducing method
WO2006043546A1 (ja) 通信状態制御装置、および、通信状態制御方法
US20110242426A1 (en) Audio/video apparatus and signal control method thereof
JP2007184824A (ja) Ａｖ機器用リモコン及びそれを備えたｄｖｄプレーヤ
JP2009171351A (ja) データ伝送装置及びデータ伝送回路
JP6439797B2 (ja) インターフェース回路、伝送システム、伝送方向制御方法およびプログラム
US20100046917A1 (en) 3d enabled player/recorder
JP6973403B2 (ja) 送信装置、送信方法、受信装置および受信方法
KR20070013097A (ko) 에이치디엠아이기기의 신호출력장치 및 그 방법
JP2010114895A (ja) 映像機器、映像機器の制御方法、及び記録媒体
KR101311928B1 (ko) 디지털 컨텐츠 수신 장치 및 그의 입력 소스 전환 방법
JP6973402B2 (ja) 送信装置、送信方法、受信装置および受信方法
JP2002300494A (ja) 表示制御装置及びその方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006542999

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05795819

Country of ref document: EP

Kind code of ref document: A1