WO2006035758A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2006035758A1
WO2006035758A1 PCT/JP2005/017718 JP2005017718W WO2006035758A1 WO 2006035758 A1 WO2006035758 A1 WO 2006035758A1 JP 2005017718 W JP2005017718 W JP 2005017718W WO 2006035758 A1 WO2006035758 A1 WO 2006035758A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
liquid crystal
crystal display
signal input
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/017718
Other languages
English (en)
French (fr)
Inventor
Osamu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to US11/574,927 priority Critical patent/US20080062098A1/en
Publication of WO2006035758A1 publication Critical patent/WO2006035758A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0465Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness

Definitions

  • the present invention relates to a liquid crystal display device, and more particularly, a plurality of signal input terminals to which scanning signals or video signals are input are formed around a display unit of a liquid crystal display panel.
  • the number of signal wirings is reduced by connecting to a plurality of signal wirings in a divided manner, thereby reducing the area where the plurality of signal wirings are formed in the peripheral part of one substrate of the liquid crystal display panel, and remaining in the peripheral part
  • the present invention relates to a liquid crystal display device in which the wiring resistance of the common wiring formed in the remaining region is reduced by enlarging the region, and the size of the peripheral portion is reduced.
  • a liquid crystal display device includes a liquid crystal display panel configured by interposing a liquid crystal layer between a pair of substrates, and a driving IC (Integrated Circuit) that is a driving circuit for driving the liquid crystal display panel. Circuit).
  • a so-called COG (Chip On Glass) method in which a driving IC is directly arranged on one of a pair of substrates constituting a liquid crystal display panel is adopted. Therefore, the size of the configuration is reduced.
  • a liquid crystal display panel is configured by using a substrate larger than the other substrate as one of a pair of rectangular substrates constituting the liquid crystal display panel, and the other substrate on the one substrate
  • the driving IC is arranged around the overlapping area (display area), that is, on the peripheral edge of the substrate.
  • a plurality of signal input terminals for supplying a predetermined drive signal to the display unit are formed, and a plurality of drive ICs for generating and outputting a drive signal to be supplied to each signal input terminal are formed.
  • a plurality of signal wirings for connecting the signal output terminal and the plurality of signal input terminals are formed.
  • the plurality of signal input terminals are formed by extending the signal wiring in the display unit to the outside of the display unit. Are arranged in parallel to the sides of the rectangular display portion.
  • a scanning signal input terminal In the case of an active matrix liquid crystal display device, it is necessary to form three types of signal input terminals: a scanning signal input terminal, a display signal input terminal, and a common electrode drive signal input terminal. Therefore, in the active matrix liquid crystal display device, for example, a plurality of scanning signal input terminals are formed in parallel to a specific side of the rectangular display portion, and in parallel to a side adjacent to the specific side. A plurality of display signal input terminals are formed, and the scanning line signal lines and the display signal lines are formed in a grid pattern. Further, a common electrode drive signal input terminal is formed at the end of the scanning signal input terminal array or the display signal input terminal array.
  • FIG. 3 is a plan view showing a conventional example of a COG-type active matrix liquid crystal display device 31.
  • the liquid crystal display device 31 is a liquid crystal display in which a display portion is formed by superposing one substrate 32 and the other substrate 33 smaller than the one substrate 32, and interposing a liquid crystal layer at a portion where the two substrates 32 and 33 overlap.
  • a panel 34 and a drive signal for driving the liquid crystal display panel 34 are generated and output, and on the other hand, three drive ICs 35, 36, and 37 disposed on the substrate 32 are provided.
  • the liquid crystal display panel 34 is configured such that the small other substrate 33 is biased to one side of the large one substrate 32, and is arranged at a substantially intermediate position on the one side 32, whereby the one substrate 32 is arranged.
  • a plurality of scanning signal input terminals ta formed by being drawn out from the display portion are provided along the periphery of the display portion (side of the other substrate 33) on two opposing peripheral portions All and A12.
  • a plurality of display signal input terminals tb formed by being drawn from the display unit are arranged along the periphery of the display unit in the remaining one peripheral edge A13.
  • the driving ICs two scanning driving ICs 36 and 37 that generate and output scanning signals and one display driving IC 35 that generates and outputs display signals are arranged.
  • the three driving ICs 35 to 37 are arranged on the peripheral edge A13 where the display signal input terminal row on the one substrate 32 is formed.
  • a common for supplying a common drive signal to the common electrode formed on the other substrate 33 The drive signal input terminal tc is located on the outer peripheral side of the peripheral portions All, A12 where the scanning signal input terminal ta is formed.
  • a common terminal td to which a common drive signal supplied from an external control circuit force (not shown) is input is formed on the peripheral edge A13 where the driving ICs 35 to 37 are arranged.
  • the signal wiring for connecting the output terminal of the display driving IC 35 and the display signal input terminal tb is shown in the region R11 in FIG. Are formed linearly.
  • the scanning drive ICs 36 and 37 are not arranged at positions facing the scanning signal input terminal row, the signal wiring connecting the output terminal of the scanning driving ICs 36 and 37 and the scanning signal input terminal ta is From one end side of the scanning signal input terminal row, the peripheral portions All and A12 where the scanning signal input terminal ta is formed are routed around.
  • the signal wiring is first formed from the output terminals of the scanning drive ICs 36 and 37 to one end of the peripheral edge parts Al and A12 where the scanning signal input terminals ta are formed (regions R12L and R12R in FIG. 3). As shown in FIG. 3, the peripheral edges Al l and A12 are routed to the respective scanning signal input terminals ta (see regions R13L and R13R in FIG. 3).
  • the common wiring 38 that connects the common drive signal input terminal tc and the common terminal td has a scanning signal input terminal ta formed from the common terminal td. The region is formed up to the end, and then the region outside the regions R13L and R13R is routed to the common drive signal input terminal tc at the other end of the peripheral portions All and A12.
  • liquid crystal display device 31 in which a plurality of driving ICs 35 to 37 are arranged on one peripheral edge A 13 on one substrate 32 constituting the liquid crystal display panel 34 is described in, for example, Patent Document 1. ing.
  • FIG. 4 is an enlarged plan view showing the shape of the signal wiring at the peripheral edge A12 where the scanning signal input terminal ta is formed.
  • the peripheral portion A12 The signal wiring in will be described.
  • signal wirings si to s5 (referred to as reference sign s when collectively) connected to five scanning signal input terminals tal to ta5 (referred to as reference sign ta when collectively referred to). explain. First, the wiring portion si connected to the scanning signal input terminal tal located on the other end side of the scanning signal input terminal row will be described.
  • a wiring portion si from one end side of the scanning signal input terminal array to the scanning signal input terminal ta is directed from one end side to the other end side of the scanning signal input terminal array with respect to the arrangement direction of the scanning signal input terminals.
  • the first straight line portion sa 1 extending in parallel with the second straight line portion sb 1 extending at a predetermined angle with respect to the arrangement direction is connected.
  • the predetermined angle in the second straight line portion sbl is set to an angle at which the tip of the first straight line portion sal can be connected to the scanning signal input terminal tal to be connected.
  • the width of the second straight line portion sbl is larger than the width of the first straight line portion sal.
  • the other wiring portions s2 to s5 have the same shape as the wiring portion si. These wiring portions sl to s5 can be simultaneously formed in the same layer using a thin film forming technique.
  • the common wiring 38 includes a linear portion 38a extending parallel to the arrangement direction dl of the scanning signal input terminal tal by causing the force on one end side of the scanning signal input terminal row toward the other end side, and the scanning signal input terminal row. It is composed of a connection portion 38b having a substantially right triangle shape formed in the region on the other end side. Similarly to the wiring portions sl to s5, the common wiring 38 can be simultaneously formed in the same layer using a thin film forming technique.
  • the wiring part si from one end side of the scanning signal input terminal row to the signal input terminal connects the first straight line part sal and the second straight line part sbl wider than the first straight line part sal. Therefore, the wiring resistance is reduced immediately before the scanning signal input terminal, and the voltage drop of the scanning signal immediately before the scanning signal input terminal tal is prevented.
  • the common wiring 38 extending from the scanning signal input terminal row to the common drive signal input terminal tcl is configured by connecting the straight portion 38a and the wide portion 38b having a substantially right triangle shape. The wiring resistance is reduced immediately before the common drive signal input terminal, and the voltage drop of the common drive signal immediately before the common drive signal input terminal is prevented. Thus, since an appropriate scanning signal and common drive signal can be supplied to the display unit, the display quality of the liquid crystal display device 31 can be prevented from being deteriorated.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-241217 (Claims, paragraphs [0028] to [0036], FIGS. 1 to 7)
  • one of the problems is that a higher-definition image can be displayed.
  • it is necessary to increase the number of display lines in the display unit and increase the number of pixels in one display line.
  • it is necessary to increase the number of scanning signal input terminals ta and display signal input terminals tb.
  • the number of scanning signal input terminals ta increases, the number of signal wirings connecting the scanning drive ICs 36 and 37 and the scanning signal input terminal ta also increases, and the number of scanning signal input terminals ta is formed.
  • the width of the region for forming the signal wiring is increased, and the region for forming the common wiring 38 is narrowed.
  • the liquid crystal display device 31 it is one of the problems to further reduce the size of the configuration as the electronic equipment mounted becomes smaller.
  • One of the means for realizing the downsizing of the configuration is to make the substrate 32 smaller. However, if the substrate 32 is made smaller, the peripheral edges A1 and A12 around the display unit become smaller.
  • the number of signal lines is determined. For example, in FIG. 5, force signal lines sl to sM indicating the connection relationship between signal input terminals tal to taM and signal lines sl to sM of a conventional liquid crystal display panel are shown in FIG. The signal input terminals tal to taM and 1: 1 correspond to each other. In this case, as shown in FIG.
  • the signals are individually input to the signal input terminals tal to taM on the liquid crystal display panel. Therefore, there is a limit to narrowing the width of the signal wiring and the interval between the signal wirings, so that the area for forming the plurality of signal wirings in the peripheral portions A1 and A12 can be extremely small. On the other hand, when the substrate 32 is made smaller, the area for forming the common wiring 38 becomes smaller.
  • the inventors of the present application have made various studies in order to solve such problems in the prior art.
  • the problems in the prior art are related to the number of signal wires and the display section of the liquid crystal display panel. Therefore, the number of signal lines can be reduced by using a plurality of signal lines in a time-sharing manner, and the present invention is completed. It came to.
  • an object of the present invention is to reduce the number of signal wirings by sharing a plurality of signal wirings connected to a plurality of signal input terminals of a liquid crystal display panel in a time-sharing manner. This also reduces the wiring resistance by increasing the common wiring by reducing the area where multiple signal wirings are formed in the periphery of one substrate of the LCD panel and enlarging the remaining area in the periphery.
  • Another object of the present invention is to provide a liquid crystal display device in which the size of the peripheral portion is reduced.
  • the invention of the liquid crystal display device is a liquid crystal in which a display portion is formed by superposing one substrate and the other substrate smaller than the one substrate, and interposing a liquid crystal layer in a portion where the two substrates overlap.
  • a control signal from the outside is provided on the one substrate.
  • Wiring is provided, and the sum of the number of the plurality of driving wirings and the plurality of switching wirings is smaller than the number of the plurality of signal input terminals, and the plurality of signal input terminals Each of them is connected to the plurality of drive wirings via a switching element, and the plurality of drive wirings are switched and connected to the plurality of signal input terminals in a time division manner in synchronization with the switching signal by the switching element. It is characterized by that.
  • the plurality of signal wirings that are driven in a time division manner may be connected to either the video signal lines or the scanning signal lines of the liquid crystal display panel, but are supplied to the video signal lines. Since the signal to be processed is an analog gradation signal and the switching frequency at the time division becomes high, it is better to apply it to the signal wiring connected to the scanning signal line.
  • the invention according to claim 2 is the liquid crystal display device according to claim 1, wherein When the number of drive wirings is P and the number of the plurality of switching wirings is N, each of the plurality of signal input terminals is changed to a different driving wiring for each P through a switching element. Each of the N switching wirings is connected to a different driving wiring and connected to an input terminal of the P switching elements, and the driving circuit force is connected to the switching elements via the N switching wirings. And driving signals are supplied to the plurality of signal input terminals in a time-sharing manner by supplying driving signals to the P driving wirings.
  • the invention according to claim 3 is the liquid crystal display device according to claim 2, wherein each of the plurality of signals connected to different drive wirings via the switching element for each P.
  • the input terminals are adjacent to each other.
  • the invention according to claim 4 is characterized in that, in the liquid crystal display device according to any one of claims 1 to 3, the switching element is a thin film transistor (TFT).
  • TFT thin film transistor
  • the present invention has the following excellent effects.
  • the drive wiring and the switching wiring Since the number of the signal wirings can be made smaller than the number of the signal input terminals, the area for forming the plurality of signal wirings can be reduced. In addition, by expanding the remaining area in the peripheral area, the wiring resistance of the common wiring formed in the remaining area is reduced and the size of the peripheral area can be reduced. . [0030] According to the invention of claim 2, it is possible to drive in a time-division manner with a simple configuration by reducing the number of signal wirings that also serve as driving wirings and switching wirings.
  • the arrangement of the plurality of switching elements is simplified, and the number of the plurality of signal lines can be reduced without complicating the circuit configuration.
  • a thin film transistor as a switching element can be formed simultaneously with the formation of a TFT for driving a liquid crystal display panel, the number of man-hours for manufacturing can be reduced.
  • the number of signal wirings composed of drive wirings and switching wirings can be reduced as compared with the number of the signal input terminals, and the space utilization efficiency is improved.
  • FIG. 1 is a circuit diagram showing a connection relationship between signal input terminals and signal wirings of a liquid crystal display device according to an embodiment.
  • FIG. 2 is a timing chart showing the relationship between the input signal input to each signal wiring of FIG. 1 and the signal applied to the signal input terminal of the liquid crystal display panel.
  • FIG. 3 is a plan view showing a conventional example of a COG type active matrix liquid crystal display device.
  • FIG. 4 is an enlarged plan view showing the shape of a signal wiring at a peripheral edge A12 where a scanning signal input terminal ta is formed.
  • FIG. 5 is a diagram showing a connection relationship between signal input terminals and signal wirings of a conventional liquid crystal display panel.
  • FIG. 6 is a timing chart showing the relationship between an input signal input to a conventional liquid crystal display device and a signal applied to a signal input terminal of a liquid crystal display panel.
  • FIG. 1 is a circuit diagram showing a connection relationship between a plurality of signal input terminals and each signal wiring of the liquid crystal display device of the embodiment
  • FIG. 2 is a diagram showing an input signal input to each signal wiring of FIG. 1 and a liquid crystal display.
  • 5 is a timing chart showing the relationship of signals applied to signal input terminals tal to taM of the panel.
  • the plurality of signal wirings are composed of, for example, three switching wirings SW1 to SW3 and four driving wirings L1 to L4. Then, among the signal input terminals ta1 to taM of the liquid crystal display panel, each of the four adjacent signal input terminals ta1 to ta4 is connected to each drive wiring L1 to L4 via TFTtr1 to tr4 which are switching elements.
  • the input terminals (gate electrodes) of TFTtrl to tr4 are all connected to the switching wiring SW1.
  • the other signal input terminals ta5 to taM of the liquid crystal display panel are also connected to the drive lines L1 to L4 through the TFTs every four adjacent to each other, and the input terminals of these TFTs are connected to the switching lines SW2 or SW3. Connected!
  • TFTtrl to trM are adopting low temperature polysilicon (Low Temperature p—Si: LTPS) TFTs as driving TFTs for each pixel in active matrix liquid crystal display panels! Therefore, it can be formed at the same time as the switching wiring and driving wiring when the driving TFT for each pixel is formed.
  • Low Temperature p—Si: LTPS Low Temperature p—Si: LTPS
  • drive signals a, e, and i are supplied to the drive wiring L1
  • drive signals b, f, and j are supplied to the drive wiring L2
  • drive signals c, g, and k are supplied to the drive wiring L3, and the drive wiring L4 is supplied.
  • Drive signals d, h and 1 are output to the switching wiring SW1, and the output is generated only while the control signals a to d are input to the switching wiring SW1, and the control signals e to h are output to the switching wiring SW2.
  • the output is generated only during the input, and the output is generated only during the input of the control signals g to l to the switching wiring SW3.
  • the signal input terminals tal to ta4 of the liquid crystal display panel are respectively connected to the driving wiring L1.
  • the drive signals from the drive lines L1 to L4 are applied to the signal input terminals tal, so that the drive signal a is applied to the signal input terminals tal and the signal input terminals.
  • the drive signal is applied to ta2, the drive signal c is applied to the signal input terminal ta3, and the drive signal d is applied to the signal input terminal ta4.
  • a plurality of signal input terminals tal to taM to which scanning signals or video signals formed around the display unit of the liquid crystal display panel are input.
  • the drive signal can be applied normally with a total of seven signal wires, three of the switching wires SW1 to SW3 and four of the drive wires L1 to L4.
  • Number P 40
  • the number of drive wirings decreases significantly with the increase in the number of switching wirings. Can be reduced.
  • a liquid crystal display device having desired characteristics can be obtained by appropriately allocating the decrease in the number of signal lines between thickening the common line and narrowing the peripheral edge.
  • the plurality of drive wirings that are driven in a time-sharing manner may be connected to either the video signal lines or the scanning signal lines of the liquid crystal display panel, but are supplied to the video signal lines. Because the signal is an analog grayscale signal and the switching frequency is high when time division When switching, there is a great risk that the display image quality will deteriorate due to noise on the grayscale signal. V Good.
  • the tal and taM forces shown in FIG. 1 may be used as so-called dummy, not necessarily used for display.
  • the number of driving ICs placed on the substrate is not limited to three, one scanning driving IC and one display driving IC. A total of two IC powers may be used. Alternatively, a single IC may generate and output a scanning signal and a display signal. Further, in the conventional example of FIG. 3, there are three peripheral parts Al l, A12, A13 around the display part, and the scanning signal input terminals ta are arranged on the two opposing peripheral parts Al l, A12. It may be arranged only on the Al or A12 side, and the Al and A12 areas need not be equal.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

 液晶表示装置の複数の信号配線を複数N個のスイッチング配線SW1~SW3と複数P個の駆動配線L1~L4とから構成し、前記駆動配線L1~L4のそれぞれについて、P個のスイッチング素子tr1~tr4を介して前記複数の信号入力端子のうちのP個(例えばta1~ta4)に接続し、前記N個のスイッチング配線SW1~SW3をそれぞれ異なる駆動配線L1~L4に接続されているP個のスイッチング素子の入力端子(ゲート電極)に接続し、図示しない外部の制御回路からの信号により駆動回路を介して前記スイッチング素子を制御するとともに前記P個の駆動配線に駆動信号を供給するようにする。これにより、信号配線の一部を時分割に駆動して信号配線数を減少させて一方基板の周縁部内で信号配線を形成する領域を小さくし、コモン配線の配線抵抗を低下させるとともに、周縁部の大きさの低下を図った液晶表示装置を提供する。

Description

明 細 書
液晶表示装置
技術分野
[0001] 本発明は、液晶表示装置に関し、特に液晶表示パネルの表示部の周囲に走査信 号又は映像信号が入力される複数の信号入力端子が形成され、これらの信号入力 端子のそれぞれが時分割に複数の信号配線に接続されるようにして信号配線数を 減少させ、それによつて液晶表示パネルの一方基板の周縁部内で複数の信号配線 を形成する領域を小さくして周縁部内での残余の領域を拡大することにより残余の領 域に形成されるコモン配線の配線抵抗を低下させるとともに、周縁部の大きさの低下 を図った液晶表示装置に関する。
背景技術
[0002] 液晶表示装置は、各種電子機器の表示装置として使用されているが、近年、電子 機器の構成の小型化が要求されており、そのため表示装置として使用される液晶表 示装置についても、構成の小型化が要求されている。一般的に、液晶表示装置は、 一対の基板間に液晶層を介在させて構成される液晶表示パネルと、該液晶表示パ ネルを駆動するための駆動回路である駆動用 IC (Integrated Circuit:集積回路)とを 備えて構成される。このような液晶表示装置においては、たとえば、液晶表示パネル を構成している一対の基板のうちの一方基板上に駆動用 ICを直接配置するいわゆ る COG (Chip On Glass)方式を採用することによって、構成の小型化を図っている。
[0003] COG方式の液晶表示装置では、液晶表示パネルを構成する一対の矩形基板のう ちの一方基板として他方基板よりも大きい基板を使用して液晶表示パネルを構成し、 一方基板上で他方基板が重なり合う部分 (表示部)の周辺、すなわち一方基板上の 周縁部に駆動用 ICを配置している。そして、一方基板上には、表示部に所定の駆動 信号を供給するための複数の信号入力端子を形成するとともに、各信号入力端子に 供給する駆動信号を生成して出力する駆動用 ICの複数の信号出力端子と複数の信 号入力端子とを接続するための複数の信号配線を形成している。
[0004] 複数の信号入力端子は、表示部内の信号配線を表示部の外側まで延ばすことによ つて形成されており、矩形状の表示部の辺に対して平行に配列されている。たとえば アクティブマトリクス型の液晶表示装置の場合は、走査信号入力端子と、表示信号入 力端子と、共通電極駆動信号入力端子との 3種類の信号入力端子を形成する必要 がある。したがって、アクティブマトリクス型液晶表示装置では、たとえば、矩形状の表 示部の特定の一辺に対して平行に複数の走査信号入力端子が形成され、前記特定 の一辺に隣接する一辺に対して平行に複数の表示信号入力端子が形成され、走査 線信号配線と表示信号配線とが格子状に形成される。さらに走査信号入力端子列ま たは表示信号入力端子列の端に共通電極駆動信号入力端子が形成される。
[0005] 図 3は、 COG方式のアクティブマトリクス型液晶表示装置 31の従来例を示す平面 図である。液晶表示装置 31は、一方基板 32と該一方基板 32よりも小さい他方基板 3 3とを重ね合わせ、 2つの基板 32、 33が重なり合う部分に液晶層を介在させて表示 部が形成された液晶表示パネル 34と、液晶表示パネル 34を駆動する駆動信号を生 成して出力するとともに、一方基板 32上に配置される 3つの駆動用 IC35、 36、 37と を備えて構成される。
[0006] 液晶表示パネル 34は、小さい他方基板 33を大きい一方基板 32の一辺側に偏らせ るとともに、該一辺のほぼ中間位置に配置して構成されており、これによつて一方基 板 32上には表示部の周囲に 3つの周縁部 Al l、 A12、 A13が存在している。この液 晶表示パネル 34では、対向する 2つの周縁部 Al l, A12に、表示部から引き出され て形成された複数の走査信号入力端子 taが表示部の周辺 (他方基板 33の辺)に沿 つて配列されており、残りの 1つの周縁部 A13に、表示部から引き出されて形成され た複数の表示信号入力端子 tbが、表示部の周辺に沿って配列されている。
[0007] 駆動用 ICとしては、走査信号を生成して出力する 2つの走査駆動用 IC36, 37と、 表示信号を生成して出力する 1つの表示駆動用 IC35とが配置されている。 3つの駆 動用 IC35〜37は、一方基板 32上の表示信号入力端子列が形成されている周縁部 A13に配置されている。このように 1つの周縁部 A13にすベての駆動用 IC35〜37 を配置することによって、一方基板 32の幅方向の長さを短くして、液晶表示装置 31 の構成の小型化を図ることができる。
[0008] また、他方基板 33に形成されている共通電極にコモン駆動信号を供給するコモン 駆動信号入力端子 tcは、走査信号入力端子 taが形成されている周縁部 Al l, A12 の外周側に位置している。また、駆動用 IC35〜37が配置されている周縁部 A13に は、図示しない外部の制御回路力 供給されるコモン駆動信号が入力されるコモン 端子 tdが形成されている。
[0009] 表示駆動用 IC35は表示信号入力端子列に対向する位置に配置されているので、 表示駆動用 IC35の出力端子と表示信号入力端子 tbとを接続する信号配線は、図 3 の領域 R11内で、直線的に形成されている。一方、走査駆動用 IC36、 37は走査信 号入力端子列に対向する位置には配置されていないので、走査駆動用 IC36、 37の 出力端子と走査信号入力端子 taとを接続する信号配線は、走査信号入力端子列の 一方端側から、走査信号入力端子 taが形成されている周縁部 Al l、 A12を引き回さ れて形成されている。すなわち、信号配線は、まず走査駆動用 IC36、 37の出力端 子から、走査信号入力端子 taが形成されている周縁部 Al l、 A12の一方端部まで 形成され(図 3の領域 R12L、 R12R参照)、それ力 周縁部 Al l、 A12を引き回され て各走査信号入力端子 taまで形成されている(図 3の領域 R13L、 R13R参照)。
[0010] また、コモン駆動信号入力端子 tcとコモン端子 tdとを接続するコモン配線 38は、ま ずコモン端子 tdから走査信号入力端子 taが形成されて 、る周縁部 Al 1、 A12の一 方端部まで形成され、それから領域 R13L、 R13Rの外側の領域を引き回されて周 縁部 Al l、A12の他方端部のコモン駆動信号入力端子 tcまで形成されている。
[0011] このように、液晶表示パネル 34を構成する一方基板 32上の 1つの周縁部 A13に、 複数個の駆動用 IC35〜37を配置した液晶表示装置 31は、たとえば特許文献 1に 記載されている。
[0012] 図 4は、走査信号入力端子 taが形成されている周縁部 A12における信号配線の形 状を示す拡大平面図である。なお、図 3において、他方基板 33の左側に位置する周 縁部 Al lにおける信号配線と、他方基板 33の右側に位置する周縁部 A12における 信号配線とは、左右対称であるので、周縁部 A12における信号配線について説明 する。また、図 4では、 5個の走査信号入力端子 tal〜ta5 (総称するときは参照符号 t aを用いる)に接続される信号配線 si〜s5 (総称するときは参照符号 sを用いる)につ いて説明する。 [0013] まず、走査信号入力端子列の他端側に位置する走査信号入力端子 talに接続さ れる配線部分 siについて説明する。走査信号入力端子列の一方端側から走査信号 入力端子 taまでの配線部分 siは、走査信号入力端子列の一方端側から他方端側 に向力つて、該走査信号入力端子の配列方向に対して平行に延びる第 1直線部分 s a 1と、配列方向に対して所定の角度をもって延びる第 2直線部分 sb 1とを接続して構 成されている。第 2直線部分 sblにおける所定の角度は、第 1直線部分 salの先端と 接続すべき走査信号入力端子 talとを接続できる角度に設定されている。また第 2直 線部分 sblの幅は、第 1直線部分 salの幅よりも大きく形成されている。他の配線部 分 s2〜s5についても、配線部分 siと同様の形状である。これらの配線部分 sl〜s5 は、薄膜形成技術を利用して同一層で同時形成することができる。
[0014] コモン配線 38は、走査信号入力端子列の一方端側力も他方端側に向力つて走査 信号入力端子 talの配列方向 dlに平行に延びる直線部分 38aと、走査信号入力端 子列の他方端側の領域に形成される略直角三角形状の接続部分 38bとで構成され ている。コモン配線 38も、上記の配線部分 sl〜s5と同様に、薄膜形成技術を利用し て同一層で同時形成することができる。
[0015] 走査信号入力端子列の一方端側から信号入力端子までの配線部分 siは、第 1直 線部分 salと、第 1直線部分 salよりも幅が広い第 2直線部分 sblとを接続して構成さ れているので、走査信号入力端子直前では配線抵抗が小さくなり、走査信号入力端 子 talの直前での走査信号の電圧降下が防止される。同様に、走査信号入力端子 列の一方端側力もコモン駆動信号入力端子 tclまでのコモン配線 38は、直線部分 3 8aと、略直角三角形状の幅広部分 38bとを接続して構成されているので、コモン駆 動信号入力端子直前では配線抵抗が小さくなり、コモン駆動信号入力端子直前での コモン駆動信号の電圧降下が防止される。このように、表示部に適正な走査信号お よびコモン駆動信号を供給することができるので、液晶表示装置 31の表示品位の劣 化を防止することができる。
[0016] 特許文献 1 :特開 2003— 241217号公報 (特許請求の範囲、段落 [0028]〜[0036 ]、図 1〜図 7)
発明の開示 発明が解決しょうとする課題
[0017] 液晶表示装置 31においては、より高精細な画像表示ができることが課題の 1つであ る。高精細な画像表示を実現するためには、表示部の表示ライン数を増やすとともに 、 1表示ラインの画素数を増やす必要がある。表示ライン数や画素数を増やすために は、走査信号入力端子 taや表示信号入力端子 tbの数を増やす必要がある。走査信 号入力端子 taの数が増えると、走査駆動用 IC36、 37と走査信号入力端子 taとを接 続する信号配線の数も増えることになり、走査信号入力端子 taが形成されている周 縁部 Al l、 A12において、信号配線を形成するための領域の幅が大きくなり、コモン 配線 38を形成するための領域が狭くなつてしまう。
[0018] また、液晶表示装置 31においては、搭載される電子機器の小型化に伴って、より 構成の小型化を図ることも課題の 1つである。構成の小型化を実現するための手段 の 1つは、一方基板 32を小さくすることである。しかし、一方基板 32を小さくすると、 表示部の周囲の周縁部 Al l、 A12が小さくなる。また、信号配線の本数は決まって おり、例えば、図 5に従来の液晶表示パネルの信号入力端子 tal〜taMと信号配線 s l〜sMの接続関係を示す力 信号配線 sl〜sMは液晶表示パネルの信号入力端子 tal〜taMと 1 : 1に対応しており、この場合、図 6に示したように、 1フィールド期間内 に液晶表示装置 31に入力された入力信号、例えば a〜lは、それぞれ液晶表示パネ ルの信号入力端子 tal〜taMに個別に入力されるようになっている。したがって、信 号配線の幅と信号配線間の間隔とを狭めるのは限界があるので、周縁部 Al l、 A12 内で複数の信号配線を形成するための領域は、極端に小さくすることができず、一方 、基板 32を小さくすると、コモン配線 38を形成するための領域が小さくなつてしまう。
[0019] このようにコモン配線 38を形成するための領域が小さくなると、コモン配線 38にお ける直線部分の幅が小さくなり、その結果直線部分での配線抵抗が大きくなり、直線 部分におけるコモン駆動信号の電圧降下量が大きくなる。そのため、適正なコモン駆 動信号をコモン駆動信号入力端子 tcに供給することができなくなり、液晶表示装置 3 1の表示品位が劣化するという問題がある。
[0020] 本願の発明者は、このような従来技術における問題点を解決すべく種々検討を重 ねた結果、従来技術の問題点は複数の信号配線の数と液晶表示パネルの表示部に おける複数の信号入力端子との数が等 、ことから生じて 、ることから、複数の信号 配線を時分割で利用すれば信号配線の数を減らすことができると考え、本発明を完 成するに至ったのである。
[0021] すなわち、本発明は、液晶表示パネルの複数の信号入力端子に接続される複数の 信号配線を共用して時分割して駆動することにより信号配線の数を減らすことを目的 とする。またそれによつて液晶表示パネルの一方基板の周縁部内で複数の信号配線 を形成する領域を小さくして周縁部内での残余の領域を拡大することによりコモン配 線を太くすることによって配線抵抗を低下させるとともに、周縁部の大きさの低下を図 つた液晶表示装置を提供することを目的とする。
課題を解決するための手段
[0022] 本発明の上記目的は以下の構成により達成し得る。すなわち、請求項 1に係る液晶 表示装置の発明は、一方基板と該一方基板よりも小さい他方基板とを重ね合わせ、 2つの基板が重なり合う部分に液晶層を介在させて表示部が形成された液晶表示パ ネルと、前記表示部の周囲に形成された走査信号又は映像信号が入力される複数 の信号入力端子と、を備えた液晶表示パネルにおいて、前記一方基板上に、外部か らの制御信号を処理して前記液晶表示パネルを駆動するための駆動信号及びスイツ チング信号を生成する駆動回路、及び前記駆動回路からの駆動信号及びスィッチン グ信号がそれぞれ送出される複数の駆動配線及び複数のスイッチング配線を設け、 前記複数の駆動配線及び複数のスイッチング配線の数の和は前記複数の信号入力 端子の数よりも小さくし、前記複数の信号入力端子のそれぞれをスイッチング素子を 介して前記複数の駆動配線に接続し、前記複数の駆動配線を前記スイッチング素子 により前記スイッチング信号に同期して時分割に前記複数の信号入力端子に切換接 続するようにしたことを特徴とする。
[0023] この場合、前記時分割して駆動する複数の信号配線は、液晶表示パネルの映像信 号線及び走査信号線のいずれに接続されるものであってもよいが、映像信号線に供 給される信号はアナログ階調信号であるとともに時分割する際の切換周波数が高く なるため、走査信号線に接続される信号配線に適用した方がよい。
[0024] また、請求項 2に係る発明は、請求項 1に記載の液晶表示装置において、前記複 数の駆動配線の数を P個とし、前記複数のスイッチング配線の数を N個としたとき、前 記複数の信号入力端子のそれぞれを P個毎にスイッチング素子を介してそれぞれ異 なる駆動配線に接続し、 N個の前記スイッチング配線のそれぞれをそれぞれ異なる 駆動配線に接続されて 、る P個のスイッチング素子の入力端子に接続し、前記駆動 回路力 前記 N個のスイッチング配線を介して前記スイッチング素子を制御するととも に前記 P個の駆動配線に駆動信号を供給することにより、前記複数の信号入力端子 に時分割に駆動信号を供給するようにしたことを特徴とする。
[0025] また、請求項 3に係る発明は、前記請求項 2に記載の液晶表示装置において、前 記 P個毎にスイッチング素子を介してそれぞれ異なる駆動配線に接続されている前 記複数の信号入力端子は、互いに隣接していることを特徴とする。
[0026] また、請求項 4に係る発明は、前記請求項 1〜3のいずれかに記載の液晶表示装 置にお 、て、前記スイッチング素子が薄膜トランジスタ (TFT)であることを特徴とする
[0027] また、請求項 5に係る発明は、前記請求項 2に記載の液晶表示装置において、前 記複数の信号入力端子数を Mとしたとき、前記 Nと Pが MZN≤Pとなるように選択さ れていることを特徴とする。
[0028] この場合、 MZN = Pであれば、それぞれの駆動配線に接続されるスイッチング素 子の数 (すなわち入力端子の数)は全て均しいが、 MZNく Pであればそれぞれの駆 動配線に接続されるスイッチング素子の数が異なる場合が生じる。
発明の効果
[0029] 本発明は上記のような構成を備えることにより、以下のような優れた効果を奏する。
すなわち、請求項 1の発明によれば、複数の駆動配線を時分割に液晶表示パネルの 表示部の周囲に形成されている複数の信号入力端子に切換接続するようにしたため 、駆動配線及びスイッチング配線からなる信号配線の数を前記信号入力端子の数よ りも減少させることができるので、複数の信号配線を形成する領域を小さくすることが できる。またそれによつて周縁部内での残余の領域を拡大することにより残余の領域 に形成されるコモン配線の配線抵抗を低下させるとともに、周縁部の大きさの低下を 図ることがでさるよう〖こなる。 [0030] また、請求項 2の発明によれば、簡単な構成により駆動配線及びスイッチング配線 力もなる信号配線の数を減らして時分割して駆動することができるようになる。
[0031] また、請求項 3の発明によれば、複数のスイッチング素子の配置が簡単になり、回 路構成を複雑ィ匕せずに複数の信号配線の数を減らすことができるようになる。
[0032] また、請求項 4の発明によれば、液晶表示パネル駆動用の TFTの形成と同時にス イッチング素子としての薄膜トランジスタも形成できるので、製造に際する工数を低下 させることがでさる。
[0033] さらに、請求項 5の発明によれば、駆動配線及びスイッチング配線からなる信号配 線の数を前記信号入力端子の数よりも減少させることができ、スペースの利用効率が 向上する。
図面の簡単な説明
[0034] [図 1]実施例の液晶表示装置の信号入力端子と各信号配線の接続関係を示す回路 図である。
[図 2]図 1の各信号配線に入力された入力信号と液晶表示パネルの信号入力端子に 印加される信号の関係を示すタイミングチャートである。
[図 3]COG方式のアクティブマトリクス型液晶表示装置の従来例を示す平面図である
[図 4]走査信号入力端子 taが形成されている周縁部 A12における信号配線の形状を 示す拡大平面図である。
[図 5]従来の液晶表示パネルの信号入力端子と信号配線の接続関係を示す図であ る。
[図 6]従来の液晶表示装置に入力された入力信号と液晶表示パネルの信号入力端 子に印加される信号の関係を示すタイミングチャートである。
符号の説明
[0035] 32 一方基板
34 液晶表示パネノレ
35, 36, 37 駆動用 IC
38 コモン配線 SW1〜SW3 スイッチング配線
L1〜L4 駆動配線
trl〜trM TFT
A11、A12、A13 周縁咅
td コモン端子
tc コモン駆動信号入力端子
tal〜taM 信号入力端子
発明を実施するための最良の形態
[0036] 以下、図 1及び図 2を参照して本発明の実施例を説明するが、液晶表示パネル全 体の基本的構成は、図 3及び図 4に示した従来例のものと同様であるので、必要に応 じて図 3及び図 4を参照して説明する。なお、図 1は実施例の液晶表示装置の複数の 信号入力端子と各信号配線の接続関係を示す回路図であり、図 2は図 1の各信号配 線に入力された入力信号と液晶表示パネルの信号入力端子 tal〜taMに印加され る信号の関係を示すタイミングチャートである。
[0037] 本実施例の液晶表示装置は、図 1に示すように、複数の信号配線は、例えば 3個の スイッチング配線 SW1〜SW3と、 4個の駆動配線 L1〜L4とからなっている。そして、 液晶表示パネルの信号入力端子 ta 1〜taMのうち、隣接する 4個の信号入力端子 ta 1〜ta4のそれぞれがスイッチング素子である TFTtr 1〜tr4を介して各駆動配線 L 1 〜L4に接続されており、また、 TFTtrl〜tr4の入力端子(ゲート電極)は全てスイツ チング配線 SW1に接続されている。同様に、液晶表示パネルの他の信号入力端子 t a5〜taMもそれぞれ隣接する 4個ごとに TFTを介して駆動配線 L1〜L4に接続され 、これらの TFTの入力端子はスイッチング配線 SW2又は SW3に接続されて!、る。
[0038] この TFTtrl〜trMは、アクティブマトリクス型液晶表示パネルにおける各画素の駆 動用 TFTとして低温ポリシリコン(Low Temperature p— Si: LTPS)TFTが採用され るようになってきて!/、ることから、各画素の駆動用 TFTの形成時にスイッチング配線 や駆動配線とともに同時に形成することができる。
[0039] この場合、例えばスイッチング配線 SW1に信号が加えられて TFTtrl〜tr4がオン になると、信号入力端子 tal〜ta4はそれぞれ駆動配線 L1〜L4に接続されて、それ ぞれの信号入力端子 ta 1〜ta4には駆動ライン L 1〜L4からの入力信号が印加され る。その間、他の信号入力端子 ta5〜taMには、スイッチング配線 SW2及び SW3に は信号が印加されて ヽな 、ために TFTtr5〜trMがオフとなって!/、るので、何も信号 が印加されない。
[0040] 一方、スイッチング配線 SW2に信号が加えられてスイッチング配線 SW1に加えら れていた信号が消失すると、 TFTtr5〜tr8がオンになるとともに残余の TFTtrl〜tr 4及び tr9〜trMがオフ状態となるので、隣接する 4個の信号入力端子 ta5〜ta8の それぞれが各駆動配線 L 1〜L4に接続されるから、 4個の信号入力端子 ta5〜ta8に はそれぞれ各駆動配線 L1〜L4からの入力信号が印加され、残余の入力端子 tal〜 ta4及び ta9〜taMには何も信号が印加されないようになる。
[0041] 同様に、スイッチング配線 SW3に信号が入力されてスイッチング配線 SW1及び S W2に信号が印加されない場合は、 4個の信号入力端子 ta9〜taMに各駆動配線 L 1〜L4からの入力信号が印加され、残余の信号入力端子 tal〜ta8には何も信号が 印加されないようになる。
[0042] ここで、図 2のタイミングチャートを用いて各信号配線に入力された入力信号と液晶 表示パネルの信号入力端子 tal〜taMに印加される信号の関係を説明する。図示し ない外部の制御装置から 1フィールド期間に例えば a〜lの制御信号が入力されると、 液晶表示パネルの一方基板上に設けられている走査駆動 IC37 (図 3参照)は、スィ ツチング配線 SW1〜SW3及び駆動配線 L 1〜L4に、図 2に示したようなタイミングの 制御信号を生成する。
[0043] すなわち、駆動配線 L1には駆動信号 a、 e及び iを、駆動配線 L2には駆動信号 b、 f 及び jを、駆動配線 L3には駆動信号 c、 g及び kを、駆動配線 L4には駆動信号 d、 h及 び 1を出力し、また、スイッチング配線 SW1には制御信号 a〜dが入力されている間の み出力を発生させ、スイッチング配線 SW2には制御信号 e〜hが入力されて 、る間の み出力を発生させ、スイッチング配線 SW3には制御信号 g〜lが入力されて ヽる間の み出力を発生させる。
[0044] そうすると、スイッチング配線 SW1にスイッチング信号が加えられて TFTtrl〜tr4 がオンになると、液晶表示パネルの信号入力端子 tal〜ta4はそれぞれ駆動配線 L1 〜L4に接続されて、それぞれの信号入力端子 ta 1〜ta4には駆動ライン L 1〜L4か らの駆動信号が印加されるから、信号入力端子 talには駆動信号 aが、信号入力端 子 ta2には駆動信号 が、信号入力端子 ta3には駆動信号 cが、信号入力端子 ta4に は駆動信号 dが、それぞれ印加されることになる。
[0045] 同様にしてスイッチング配線 SW2及び SW3に順次出力が加えられると、液晶表示 パネルの信号入力端子 ta5〜taMにはそれぞれ対応する駆動信号 e〜lが印加され るよつになる。
[0046] そうすると、本実施例では、液晶表示パネルの表示部の周囲に形成された走査信 号又は映像信号が入力される複数の信号入力端子 tal〜taMには、例えば M= 12 の例では、スイッチング配線 SW1〜SW3の 3個及び駆動配線 L1〜L4の 4個、計 7 個の信号配線で正常に駆動信号を印加することができるようになる。
[0047] この場合、スイッチング配線の数を N、駆動配線の数を Pとし、液晶表示パネルの信 号入力端子の数を Mとすると、 MZN≤Pの関係が生じていれば無駄なく信号配線 を配置することができるようになり、信号配線の数 = N + Pく Mの関係を満たすように なる。
例えば、現在携帯電話によく用いられる Q— VGAタイプの液晶表示パネルの場合 は 320ドット X 240ドットであるから、例えば、スイッチング配線の数 N= 2とすれば走 查信号線に対応する 320ドット側(M = 320)を時分割で駆動するためには駆動配線 の数 P= 160、信号配線の数 =N + P= 162となり、同様にスイッチング配線の数 N =8とすれば駆動配線の数 P=40、信号配線の数 =N + P=48となり、スイッチング 配線の数の増大とともに大幅に駆動配線数は減少し、結果としてスイッチング配線及 び駆動配線力もなる信号配線の数も大幅に減少させることができる。
[0048] したがって、この信号配線数の減少分をコモン配線を太くすることと周縁部を狭くす ることとの間で適宜に割り振ることにより所望の特性の液晶表示装置を得ることができ る。
[0049] なお、時分割して駆動する複数の駆動配線は、液晶表示パネルの映像信号線及 び走査信号線のいずれに接続されるものであってもよいが、映像信号線に供給され る信号はアナログ階調信号であるとともに時分割する際の切換周波数が高くなるため 、切換の際にノイズが階調信号に乗ることによって表示画質が低下する恐れが大き Vヽので、デジタル信号が供給されて!ヽる走査信号線に接続される信号配線に適用し た方がよい。
[0050] また、入力端子の数 Mにおいて、例えば図 1に示した talと taM力 必ずしも表示に 利用されるものではなぐ所謂ダミーとして用いられるものであってもよい。
[0051] また、図 3の従来例で示すように基板上に載置される駆動用 ICは、 3つに限定され るものではなぐ 1つの走査駆動用 ICと 1つの表示駆動用 ICの、計 2つの IC力もなる ものでもよい。また 1つの ICで走査信号及び表示信号を生成して出力するものでもよ い。更には図 3の従来例では表示部の周囲に 3つの周縁部 Al l、 A12、 A13が存在 し、対向する 2つの周縁部 Al l、 A12に走査信号入力端子 taが配列されているが、 Al l或は A12側だけに配列されていてもよぐまた Al lと A12の面積が等しく形成さ れている必要はない。

Claims

請求の範囲
[1] 一方基板と該一方基板よりも小さ ヽ他方基板とを重ね合わせ、 2つの基板が重なり 合う部分に液晶層を介在させて表示部が形成された液晶表示パネルと、
前記表示部の周囲に形成された走査信号又は映像信号が入力される複数の信号 入力端子と、
を備えた液晶表示パネルにぉ 、て、
前記一方基板上に、外部からの制御信号を処理して前記液晶表示パネルを駆動 するための駆動信号及びスイッチング信号を生成する駆動回路、及び前記駆動回路 力 の駆動信号及びスイッチング信号がそれぞれ送出される複数の駆動配線及び 複数のスイッチング配線を設け、
前記複数の駆動配線及び複数のスイッチング配線の数の和は前記複数の信号入 力端子の数よりも小さくし、
前記複数の信号入力端子のそれぞれをスイッチング素子を介して前記複数の駆動 配線に接続し、
前記複数の駆動配線を前記スイッチング素子により前記スイッチング信号に同期し て時分割に前記複数の信号入力端子に切換接続するようにしたことを特徴とする液 晶表示装置。
[2] 前記複数の駆動配線の数を P個とし、前記複数のスイッチング配線の数を N個とし たとき、
前記複数の信号入力端子のそれぞれを P個毎にスイッチング素子を介してそれぞ れ異なる駆動配線に接続し、
N個の前記スイッチング配線のそれぞれをそれぞれ異なる駆動配線に接続されて V、る P個のスイッチング素子の入力端子に接続し、
前記駆動回路から前記 N個のスイッチング配線を介して前記スイッチング素子を制 御するとともに前記 P個の駆動配線に駆動信号を供給することにより、前記複数の信 号入力端子に時分割に駆動信号を供給するようにしたことを特徴とする請求項 1に記 載の液晶表示装置。
[3] 前記 P個毎にスイッチング素子を介してそれぞれ異なる駆動配線に接続されている 前記複数の信号入力端子は、互いに隣接していることを特徴とする請求項 2に記載 の液晶表示装置。
[4] 前記スイッチング素子が薄膜トランジスタであることを特徴とする請求項 1〜3のいず れかに記載の液晶表示装置。
[5] 前記複数の信号入力端子数を Mとしたとき、前記 Nと Pが MZN≤Pとなるように選 択されていることを特徴とする請求項 2に記載の液晶表示装置。
PCT/JP2005/017718 2004-09-30 2005-09-27 液晶表示装置 Ceased WO2006035758A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/574,927 US20080062098A1 (en) 2004-09-30 2005-09-27 Liquid Crystal Display Apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-286357 2004-09-30
JP2004286357A JP2006098880A (ja) 2004-09-30 2004-09-30 液晶表示装置

Publications (1)

Publication Number Publication Date
WO2006035758A1 true WO2006035758A1 (ja) 2006-04-06

Family

ID=36118903

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017718 Ceased WO2006035758A1 (ja) 2004-09-30 2005-09-27 液晶表示装置

Country Status (4)

Country Link
US (1) US20080062098A1 (ja)
JP (1) JP2006098880A (ja)
TW (1) TW200615633A (ja)
WO (1) WO2006035758A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017009716A (ja) * 2015-06-18 2017-01-12 株式会社ジャパンディスプレイ 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置
JPS61126595A (ja) * 1984-11-26 1986-06-14 キヤノン株式会社 アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法
JPH05313129A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 液晶表示装置
JPH07134306A (ja) * 1993-11-10 1995-05-23 Sharp Corp 表示装置およびその駆動方法およびその実装方法
JP2002215119A (ja) * 2000-12-26 2002-07-31 Hannstar Display Corp ゲート制御線駆動回路及びゲート制御線駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909975B1 (en) * 1992-12-10 2003-05-02 Sharp Kabushiki Kaisha Flat type display device and driving method and assembling method therefore
JP2625390B2 (ja) * 1994-10-27 1997-07-02 日本電気株式会社 液晶表示装置およびその駆動方法
JP2001147418A (ja) * 1999-11-18 2001-05-29 Fujitsu Ltd 液晶表示装置
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
US6845016B2 (en) * 2001-09-13 2005-01-18 Seiko Epson Corporation Electronic device and method of manufacturing the same, and electronic instrument
JP2003114657A (ja) * 2001-10-03 2003-04-18 Sharp Corp アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置
JPS61126595A (ja) * 1984-11-26 1986-06-14 キヤノン株式会社 アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法
JPH05313129A (ja) * 1992-05-07 1993-11-26 Fujitsu Ltd 液晶表示装置
JPH07134306A (ja) * 1993-11-10 1995-05-23 Sharp Corp 表示装置およびその駆動方法およびその実装方法
JP2002215119A (ja) * 2000-12-26 2002-07-31 Hannstar Display Corp ゲート制御線駆動回路及びゲート制御線駆動方法

Also Published As

Publication number Publication date
TW200615633A (en) 2006-05-16
JP2006098880A (ja) 2006-04-13
US20080062098A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
CN102792450B (zh) 信号分配电路、信号分配装置和显示装置
US7088328B2 (en) Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel
US6707441B1 (en) Active matrix type liquid crystal display device, and substrate for the same
RU2496154C1 (ru) Подложка устройства
JP4004994B2 (ja) 表示装置
US9842559B2 (en) Display device
US20050275610A1 (en) Liquid crystal display device and driving method for the same
EP1962270A1 (en) Display device with polarity inversion driving
JPH1010546A (ja) 表示装置およびその駆動方法
US7098901B2 (en) Display device and driver
CN115547194B (zh) 显示面板及显示装置
CN110174804B (zh) 一种阵列基板、显示面板、其驱动方法及显示装置
KR101293569B1 (ko) 연성부재와 이를 포함하는 액정표시장치
EP3790051B1 (en) Demultiplexer, array substrate comprising demultiplexer, and display device
JP4538712B2 (ja) 表示装置
JP4615245B2 (ja) カラー画像表示装置
JP2004037498A (ja) 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法
JP3491814B2 (ja) 集積回路装置およびそれを用いた液晶表示装置
JP4702114B2 (ja) デマルチプレクサ、電気光学装置および電子機器
JP2005136017A (ja) 表示装置
WO2006035758A1 (ja) 液晶表示装置
JP4698953B2 (ja) 表示装置
JP2004219823A (ja) 液晶表示装置
JP4357613B2 (ja) ドライバ一体型液晶表示パネル
CN101211529B (zh) 电阻分配电路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11574927

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05788417

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11574927

Country of ref document: US