WO2006034970A1 - Halbleiteranordnung mit tunnelkontakt und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung mit tunnelkontakt und verfahren zu deren herstellung Download PDF

Info

Publication number
WO2006034970A1
WO2006034970A1 PCT/EP2005/054655 EP2005054655W WO2006034970A1 WO 2006034970 A1 WO2006034970 A1 WO 2006034970A1 EP 2005054655 W EP2005054655 W EP 2005054655W WO 2006034970 A1 WO2006034970 A1 WO 2006034970A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
substrate
semiconductor device
manufacturing
contact
Prior art date
Application number
PCT/EP2005/054655
Other languages
English (en)
French (fr)
Inventor
Heinz Mitlehner
Dietrich Stephani
Original Assignee
Siced Electronics Development Gmbh & Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siced Electronics Development Gmbh & Co. Kg filed Critical Siced Electronics Development Gmbh & Co. Kg
Publication of WO2006034970A1 publication Critical patent/WO2006034970A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Definitions

  • the invention relates to a semiconductor device made of silicon carbide or similar material with a large Bandab ⁇ stand, according to the preamble of claim 1.
  • the invention also relates to an associated method for producing such a semiconductor device, in particular for use as specific switching elements.
  • Semiconductor arrangements usually consist of a wafer as substrate and semiconducting layers of predetermined doping located thereon. By suitable construction and with associated electrodes, a semiconductor switching element can be formed from the arrangement.
  • bipolar switches which build on the semiconductor material silicon carbide (SiC)
  • SiC silicon carbide
  • p-type substrates (wafers) - due to the crystal ⁇ breeding technique - have a poor specific conductivity in the order of a few ⁇ cm, such p-type wafers are not suitable for the construction of a switching element.
  • US Pat. No. 5,338,944 A in conjunction with silicon carbide, shows the competent means for realizing a tunneling contact which implements a so-called degenerate semiconductor junction.
  • DE 199 54 343 A contains an arrangement with a tunnel junction produced by double epitaxy. Essentially the same applies to the US 3,254,278 A. closing lent shows the publication "IEEE Transactions on Elec tron ⁇ Devices", ISSN 0018/9383 (1999), Vol. 46, No. 3, pages 542-545 a silicon carbide -MOSFET.
  • the invention provides an alternative possibility for semiconductor arrangements, in particular for use as bipolar switches, using n wafers as the starting substrate. In this case, be realized on the SiC semiconductor material Tun ⁇ neluttone. When using the tunnel junction according to the invention for components, however, this does not result in any reversal of the doping and thus also no reversal of the inherent voltages.
  • Figure Ia and Ib two alternatives for the implantation of either Al ions or N- / Al ions in a substrate
  • Figure 2 is a graphical representation of the Dotiansskonzentra ⁇ tion depending on the thickness
  • FIG. 3 shows the cell design of an IGBT-type semiconductor component
  • Figure 4 shows the design of Figure 3 with a structured p-emitter.
  • SiC silicon carbide
  • Ia, Ib and 2 be ⁇ uses the technology of Ionenimplan ⁇ tation. Is then apparent from Figures 3 and 4 whose application to a mecanicdem to corresponding electrodes SiC-layer structure, whereby an IGBT-like construction is realized ⁇ element.
  • 1 shows an n-type substrate 1 with a top layer 2 is provided ⁇ represents.
  • a flat implantation of Al ions 3 takes place with an energy of 25 kV and very high doses (> 10 13 / cm 2 ).
  • boron (B) ions may be suitable for implantation.
  • phosphorus (P) ions may also be used for implantation, with the second sub-step corresponding to the above statements being used. In both cases, it is thus possible to realize a SiC tunneling contact on the n-type wafer with an almost abrupt, symmetrical pn-junction whose behavior is explained with reference to FIG.
  • the n-substrate has a doping concentration of about 5-e 18 crrT 3
  • the p-epi 50 nm layer has a doping concentration of about 3-e 16 crrT 3
  • the Al 25 kV ion implantation has a dose of 5-e 14 crrT 2 .
  • the graph 21 first shows an increase in the doping concentration in the range of ⁇ 0.05 ⁇ m, ie in the range of less than 50 nm. Initially, the density of states increases. At 25 nm, there is approximately a maximum with 3-e 19 crrT 3 and then falls off again. At about 50 nm, the curve 21 breaks the surface of the epitaxially grown substrate sharp and then increases in a range of ⁇ 10 nm width back to the equilibrium concentration of aluminum.
  • the extrapolated dashed line 22 represents the course of the Al 25 kV implantation.
  • a tunneling contact is realized in which the charge carriers can tunnel quantum mechanically.
  • This function is essential for the construction of a bipolar switching element on Siliziumkar ⁇ bid (SiC) -N + substrates for the formation of a back-side pH emitter.
  • FIG. 3 shows an IGBT as a semiconductor switching element provides ones shown, which ⁇ Tenden layers consists of a wafer having thereon semiconducting: Specifically, 30 an n + denotes substrate, an ohmic contact is on the underside 31 of the IGBT the " On the n.sub .-- substrate 30 there is, on the one hand, a tunnel contact 50 and, further, semiconducting layers 32 to 40, which are described below.
  • the layer 32 represents a p + emitter produced by the above method.
  • On the p + layer 32 is an epitaxially produced n-type layer 33. Da ⁇ with a rear p-type emitter is realized, which represents the Grund ⁇ position for a bipolar device.
  • a p.sup. + Contact layer 34 is present in the center, which is shielded on both sides by a p-type region 35 (so-called P-well or “english", "well”.) Above the region 35 there is an n + Source 36 and depending ⁇ laterally a p-channel 37. In addition, a "gate oxide” - layer 38 is arranged, which in turn is covered by a “poly-Si gate” layer 39. Over this stepped arrangement, an insulating layer 40 is deposited and stepped to the center of a contact layer 41, which represents the "source contact" of the IGBT.
  • FIG. 4 shows a structure of an IGBT-type component that corresponds to FIG.
  • the p + -Emit- is structured ter 32 in Figure 3, so that individual preparation ⁇ that che 42, 42 give '....
  • anode shorts which as a result represent short-circuits of a certain strength, defined by the spatial distribution.
  • the epitaxy of the epi layers 32 and 33 and an etching before the epitaxial n-growth result in a structured pH emitter having regions 42 ', 42 ", so that distributed short circuits can occur.
  • Such short circuits are produced for example by etching the epi ⁇ tactical wafer layer.
  • the band bending can be further enlarged in accordance with the doping gradients.
  • the introduced during implantation high defect density improved by so-called.
  • "Trap assisted tunneling" the contact conductivity further by means of a drastic He heightening ⁇ the recombination of electrons and holes.
  • SiC silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Bei einer Halbleiteranordnung aus Siliciumcarbid oder dergleichen mit einem Wafer als Substrat ist ein hochleiterfähiger Tunnelkontakt vorhanden. Dazu wird ein n-Substrat (30) verwendet, wobei eine Umkehrung der Dotierung beim weiteren epitaktischen Wachstum erfolgt. Bei der Herstellung einer solchen Anordnung durch epitaktische Beschichtung eines n-dotierten Wafers als Substrat (30) mit einem p-dotierten Halbleitermaterial (32) (p-Epitaxie) wird zur Herstellung des Tunnelkontaktes vor der p-Epitaxie eine n-Implatation in der Wafer vorgenommen. Es können so insbesondere IGBT-artige Bauelemente hergestellt werden.

Description

Beschreibung
Halbleiteranordnung und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf eine Halbleiteranordnung aus Siliciumcarbid oder ähnlichem Material mit großem Bandab¬ stand, gemäß dem Oberbegriff des Patentanspruches 1. Daneben bezieht sich die Erfindung auch auf ein zugehöriges Verfahren zur Herstellung einer derartigen Halbleiteranordnung, insbe- sondere zur Verwendung als spezifische Schaltelemente.
Halbleiteranordnungen bestehen üblicherweise aus einem Wafer als Substrat und darauf befindlichen halbleitenden Schichten vorgegebener Dotierung. Durch geeigneten Aufbau und mit zuge- hörigen Elektroden kann aus der Anordnung ein Halbleiter¬ schaltelement gebildet werden.
Für eine Reihe von insbesondere bipolaren Schaltern, die auf dem Halbleitermaterial Siliciumcarbid (SiC) aufbauen, benö- tigt man eine p-leitende Rückseite des SiC-Materials . Da p-leitende Substrate (Wafer) - bedingt durch die Kristall¬ zuchttechnik - eine schlechte spezifische Leitfähigkeit in der Größenordnung von einigen Ωcm haben, sind solche p-Wafer zum Aufbau eines Schaltelementes nicht verwendbar.
Bekanntermaßen kann zwar der reale Widerstand des Substrates durch Dünnen des p-Wafers proportional mit der Dicke verrin¬ gert werden. Ein Einsatz derartiger Substrate in der Leis¬ tungselektronik wird allerdings durch die Defektdichte der p-Wafer, die deutlich über der von derzeit verfügbaren n-lei- tenden Substraten liegt, verhindert. Dies gilt bei der vor¬ handenen Defektdichte der p-Wafer insbesondere wegen der da¬ durch bedingten statischen Verluste aus technischen, sowie wegen der geringen Ausbeute aber auch aus wirtschaftlichen Gründen.
Letzteres Problem könnte nur durch einen Qualitätssprung in der Entwicklung zukünftiger p-Substrate gelöst werden. Aller- dings sprechen sowohl Entwicklungsprobleme wie auch geschätz¬ ter Marktbedarf gegen einen raschen Fortschritt aufgrund ei¬ ner derartigen Entwicklung. Im Übrigen werden bei Anwendungen solcher Substrate zusätzlich meist hohe Ströme mit entspre- chend großen Chipflächen gefordert.
Aus der WO 2004/075253 A2, der EP 0 864 180 Bl und der US 2003/0151042 Al sind Halbleiteranordnungen mit Tunnelkon¬ takten bekannt. Dabei beziehen sich allerdings die Halblei- teranordnungen auf solche Anordnungen, die andere Materialien als Siliciumcarbid als Basis haben. Die Veröffentlichung „Ap¬ plied Physics Letters", ISSN 0003 bis 6951 (1993), Vol. 62, No. 20, Seiten 2510 bis 2512 beinhaltet speziell Anordnungen mit Galliumarsenid und/oder Indium-Galliumarsenid als HaIb- leitermaterialien.
Daneben zeigt die US 5 338 944 A dagegen im Zusammenhang mit Siliciumcarbid die zuständigen Mittel, um einen Tunnelkontakt zu realisieren, welche einen so genannten entarteten (degene- rated) Halbleiterübergang realisieren.
Weiterhin beinhaltet die DE 199 54 343 A eine Anordnung mit einem durch Zweifachepitaxie hergestellten Tunnelkontakt. Im Wesentlichen gleiches gilt für die US 3 254 278 A. Schließ- lieh zeigt die Veröffentlichung „IEEE Transactions on Elec¬ tron Devices", ISSN 0018/9383 (1999), Vol. 46, No. 3, Seiten 542 bis 545 einen Siliciumcarbid-MOSFET.
Ausgehend von vorstehend abgehandeltem Stand der Technik ist es Aufgabe der Erfindung, eine alternative Realisierung von Halbleiteranordnungen für obigen Zweck anzugeben.
Die Aufgabe ist erfindungsgemäß durch die Merkmale des Pa¬ tentanspruches 1 gelöst. Ein Verfahren zur Herstellung einer solchen Halbleiteranordnung ist Gegenstand des Patentanspru¬ ches 9. Weiterbildungen der Anordnung und des zugehörigen Herstellungsverfahrens, insbesondere zur Ausbildung von Schaltelementen, sind in den Unteransprüchen angegeben.
Mit der Erfindung wird eine alternative Möglichkeit für HaIb- leiteranordnungen, insbesondere zwecks Einsatz als bipolare Schalter, unter Verwendung von n-Wafern als Ausgangssubstrat angegeben. Dabei werden auf dem SiC-Halbleitermaterial Tun¬ nelkontakte realisiert. Bei Anwendung des erfindungsgemäßen Tunnelkontaktes für Bauelemente hat dies jedoch keine Umkeh- rung der Dotierungen und damit auch keine Umkehrung der ge¬ wohnten Spannungen zur Folge.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungsbei- spielen anhand der Zeichnung in Verbindung mit den Patentan¬ sprüchen.
Es zeigen
Figur Ia bzw. Ib zwei Alternativen für die Implantation von entweder AI-Ionen oder N-/Al-Ionen in ein Substrat, Figur 2 eine graphische Darstellung der Dotierungskonzentra¬ tion in Abhängigkeit von der Dicke,
Figur 3 das Zelldesign eines IGBT-artigen Halbleiterbauele- mentes und
Figur 4 das Design nach Figur 3 mit einem strukturierten p- Emitter.
Es soll eine Halbleiteranordnung auf der Basis von Silicium- carbid (SiC) mit wenigstens einem Tunnelkontakt versehen wer¬ den. Dabei bedient man sich der Technologie der Ionenimplan¬ tation, was zunächst anhand der Figuren Ia, Ib und 2 be¬ schrieben wird. Anschließend wird anhand Figur 3 und 4 deren Anwendung bei einem mit entsprechenden Elektroden versehendem SiC-Schichtaufbau verdeutlicht, womit ein IGBT-artiges Bau¬ element realisiert ist. In Figur 1 ist ein n-Substrat 1 mit einer Deckschicht 2 dar¬ gestellt. Gemäß Figur Ia erfolgt eine flache Implantation von AI-Ionen 3 mit einer Energie von 25 kV und sehr hohen Dosen (> 1013/cm2) . Neben AI-Ionen kommen ggf. Bor (B) -Ionen für ei- ne Implantation in Frage.
In einer Alternative gemäß Figur Ib erfolgt zunächst eine flache Implantation von 25 kV N-Ionen mit sehr hohen Dosen (> 1013/cm2)4 in das Substrat 1, so dass sich eine Deck- schicht 2' bildet. Anschließend erfolgt entsprechend Figur Ia die Implantation von 25 kV AI-Ionen 3 mit sehr hohen Dosen (> 1013/cm2) .
Statt der N-Ionen im ersten Teilschritt kommen ggf. auch Phosphor (P) -Ionen zur Implantation in Frage, wobei im zweiten Teilschritt entsprechend obigen Ausführungen gearbeitet wird. In beiden Fällen lässt sich somit ein SiC-Tunnelkontakt auf dem n-Wafer realisieren mit nahezu abruptem, symmetrischem pn-Übergang, dessen Verhalten anhand von Figur 2 erläutert wird.
In Figur 2 ist in einer graphischen Darstellung mit einem Graphen 21 auf der Abszisse des Koordinatensystems die Dicke in μm bzw. nm und auf der Ordinate die Dotierungskonzentrati- on in cm"3 angegeben. Es wird eine Implantation von AI-Ionen in eine 50 nm dicke, epitaktisch aufgewachsene Schicht 2 auf einem n-Substrat 1 untersucht:
Beim angegebenen Beispiel hat das n-Substrat eine Dotierungs- konzentration von etwa 5-e18crrT3, die p-Epi-50 nm-Schicht eine Dotierungskonzentration von etwa 3-e16crrT3 und die Al 25 kV- Ionenimplantation eine Dosis von 5-e14crrT2.
In Figur 2 zeigt der Graph 21 zunächst eine Erhöhung der Do- tierungskonzentration im Bereich von < 0,05 μm, d.h. im Be¬ reich kleiner als 50 nm. Zunächst steigt die Zustandsdichte an. Bei 25 nm liegt in etwa ein Maximum mit 3-e19crrT3 vor und fällt dann wieder ab. Bei etwa 50 nm bricht die Kurve 21 auf der Oberfläche des epitaktisch aufgewachsenen Substrates scharf ein und steigt anschließend in einem Bereich von < 10 nm Breite wieder bis zur Gleichgewichtskonzentration von Aluminium an. Die extrapolierte, gestrichelte Linie 22 gibt dabei den Verlauf der Al 25 kV Implantation wieder.
Durch den scharfen Übergang der Zustandsdichte gemäß Figur 2, wird ein Tunnelkontakt realisiert, in dem die Ladungsträger quantenmechanisch tunneln können. Diese Funktion ist für den Aufbau eines bipolaren Schaltelementes auf Siliziumkar¬ bid (SiC)-N+ Substraten für die Ausformung eines rückseitigen pH—Emitters wesentlich.
In Figur 3 ist ein IGBT als Halbleiterschaltelement darge- stellt, das aus einem Wafer mit darauf befindlichen halblei¬ tenden Schichten besteht: Im Einzelnen kennzeichnet 30 ein n+-Substrat, auf dessen Unterseite sich ein ohmscher Kontakt 31 befindet, der beim IGBT den „Drain-Kontakt" realisiert. Auf dem n-\—Substrat 30 befindet sich einerseits ein Tunnel- kontakt 50 und weiterhin halbleitende Schichten 32 bis 40, welche nachfolgend beschrieben werden.
Die Schicht 32 stellt einen p+-Emitter dar, der nach obigem Verfahren hergestellt ist. Auf der p+-Schicht 32 befindet sich eine epitaktisch hergestellte n-leitende Schicht 33. Da¬ mit ist ein rückseitiger p-Emitter realisiert, der die Grund¬ lage für ein bipolares Bauelement darstellt.
Im aktiven Gebiet des Bauelementes ist im Zentrum eine p+- Kontaktschicht 34 vorhanden, die beiderseits durch einen p- Bereich 35 (sog. P-Wanne o. engl, „well") abgeschirmt sind. Über dem Bereich 35 befindet sich eine n+-Quelle 36 und je¬ weils seitlich ein p-Kanal 37. Darüber ist eine „Gate-Oxid"- Schicht 38 angeordnet, welche wiederum durch eine „Poly-Si- Gate"-Schicht 39 abgedeckt ist. Über dieser gestuften Anordnung ist eine Isolationsschicht 40 aufgebracht und abgestuft zum Zentrum eine Kontaktschicht 41, welche den „Source-Kontakt" des IGBTs darstellt.
Wesentlich ist, dass auf dem Wafer durch die spezifische Her¬ stellungsweise ein schmales Tunnelgebiet 50 zwischen ^-Sub¬ strat 30 und p+-Emitter 32 gebildet ist. Damit ist die Funk¬ tion der p-leitenden Rückseite auf dem Halbleitermaterial Si- liciumcarbid erfüllt .
In Figur 4 ist ein zu Figur 3 entsprechender Aufbau eines IGBT-artigen Bauelementes dargestellt. Dabei ist der p+-Emit- ter 32 aus Figur 3 strukturiert, so dass sich einzelne Berei¬ che 42, 42' ... ergeben. Es lassen sich somit so genannte „Anodenshorts" realisieren, welche im Ergebnis Kurzschlüsse bestimmter Stärke - definiert durch die räumliche Aufteilung - darstellen.
Durch die Epitaxie der Epi-Schichten 32 und 33 und eine Ät- zung vor dem epitaktischen n-Wachstum ergibt sich ein struk¬ turierter pH—Emitter mit Bereichen 42', 42'', so dass ver¬ teilte Kurzschlüsse auftreten können. Solche Kurzschlüsse („Anodenshorts") werden beispielsweise durch Ätzung der epi¬ taktischen Waferschicht hergestellt.
Bei den in den Figuren 3 und 4 angegebenen Beispielen können also vorteilhafterweise in guter Qualität zur Verfügung ste¬ hende n-Wafer verwendet werden. Damit wird die Tatsache be¬ rücksichtigt, dass die an sich benötigten p-Wafer hinreichen- der Qualität in der Praxis nicht zur Verfügung stehen.
Letzteres Problem wird bei obigen Beispielen durch die Her¬ stellung eines ohm' sehen Kontaktes 31 auf der Unterseite des n++-Substrates 30 und der auf der Oberseite liegenden, z.B. 50 nm dicken p-epi-Schicht 32 gelöst, die vor dem epitakti¬ schen Wachstum durch eine flache AI-Implantation an der Grenzfläche zum n-Wafer hoch dotiert wurde. Dadurch wird ein abrupter beidseitig hoch dotierter pn-Übergang ausgebildet, der so beschaffen ist, dass es besonders in SiC auf Grund des großen Bandabstandes zu einem sog. „Band-to-Band"- und/oder „Trap-assisted"-Tunneln der Ladungsträger mit einer vernach¬ lässigbaren Diffusionsspannung kommt.
Durch Einführung einer ebenfalls flachen n-Implantation mit maximaler Dosis in den n-Wafer 30 vor der p-Epitaxie kann die Bandverbiegung entsprechend den Dotiergradienten weiter ver¬ größert werden. Die bei der Implantation eingebrachte hohe Defektdichte verbessert durch sog. „Trap-assisted Tunneling" die Kontaktleitfähigkeit weiter mittels einer drastischen Er¬ höhung der Rekombinationsgeschwindigkeit von Elektronen und Löchern. Dabei wird Vorteilhafterweise ausgenutzt, dass in Siliciumcarbid (SiC) abrupte pn-Übergänge derart innerhalb eines Bereiches von 5 bis 20 nm möglich sind, da praktisch keine Diffusion während der nachfolgenden Prozessschritte er¬ folgt. Ein üblicher Ausheilschritt aktiviert elektrisch die implantierten Dotierstoffe im Kristallgitter, möglichst mit differenzierter Wirkung auf die Defekt-Niveaus.
Mit dem beschriebenen Verfahren ist es also möglich, auf ei¬ nem n++-Substrat einen p-Emitter zu erzeugen. Damit können z.B. mit bekannten Prozessen, insbesondere durch Verwendung einer dicken n-Epi-Schicht mit hoher Trägerlebensdauer, ver- besserte bipolare und hochsperrende Schalter mit der gewohn¬ ten Polarität aufgebaut werden. Die Verwendung des technisch i. AlIg. mangelhaften SiC-p-Substrates wird dabei umgangen.
Des Weiteren ist es entsprechend Figur 4 möglich, im Hinblick auf die gewünschten Emittereigenschaften den Emitter entspre¬ chend z.B. mit Anoden-Kurzschlüssen zu strukturieren. Damit werden Nachteile beseitigt, die bei epitaktischen Bauelemen¬ ten durch den vom Wafer gebildeten rückseitigen ganzflächi¬ gen, homogenen Emitter nicht umgangen werden können.

Claims

Patentansprüche
1. Halbleiteranordnung aus Siliciumcarbid oder ähnlichem Ma¬ terial mit hohem Bandabstand, mit einem n-Wafer (30) als Sub- strat, darauf befindlichen halbleitenden Schichten (31 bis 40) vorgegebener Dotierung, mit Kathode und Anode als erste und zweite Elektroden und wenigstens einem Tunnelkontakt (50) auf dem Substrat (30), dadurch gekennzeichnet, dass auf dem n-Wafer (30) eine epitaktisch aufgewachsene p-Schicht (32, 42) vorhanden ist, welche mit dem n-Wafer (30) einen Tunnel¬ kontakt (50) ausbildet.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeich¬ net, dass ein rückseitiger p-Emitter (32) gebildet ist.
3. Halbleiteranordnung nach Anspruch 1 oder Anspruch 2, da¬ durch gekennzeichnet, dass das Substrat ein n-Wafer (30) ist, wobei in den halbleitenden Schichten (32 bis 40), verglichen mit dem standardmäßigen Aufbau, eine Umkehrung der Dotierung erfolgt.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeich¬ net, dass die Kathode als erste Elektrode auf dem n-Wafer
(30) ein ohmscher Kontakt (31) ist.
5. Halbleiteranordnung nach einem der vorhergehenden Ansprü¬ che, dadurch gekennzeichnet, dass ein beidseitig hochdotier¬ ter pn-Übergang (30, 32, 33) gebildet ist, welcher den Tun¬ nelkontakt (50) ausbildet.
6. Halbleiteranordnung nach einem der vorhergehenden Ansprü¬ che, dadurch gekennzeichnet, dass weitere epitaktisch aufge¬ wachsene p-Schichten vorhanden sind, die der Bildung eines Schaltelementes dienen.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeich¬ net, dass das Schaltelement ein IGBT ist.
8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeich¬ net, dass der IGBT einen „Source"-Kontakt (41) und einen „Drain"-Kontakt (31) hat.
9. Verfahren zur Herstellung einer Halbleiteranordnung aus
Siliciumcarbid oder ähnlichem Material mit hohem Bandabstand, mit einem n-Wafer (30) als Substrat, darauf befindlichen halbleitenden Schichten (31 bis 40) vorgegebener Dotierung, mit Kathode und Anode als erste und zweite Elektroden und we- nigstens einem Tunnelkontakt (50) auf dem Substrat (30), da¬ durch gekennzeichnet, dass
- eine epitaktische Beschichtung eines n-dotierten Wafers als Substrat mit einem p-dotierten Halbleitermaterial (p-Epi- taxie) erfolgt, und - dabei zur Herstellung des Tunnelkontaktes vor der p-Epitaxie eine n-Implantation in den Wafer vorgenommen wird.
10. Herstellungsverfahren nach Anspruch 9, dadurch gekenn- zeichnet, dass ein hochleitendes n-Substrat verwendet wird, auf dem eine p-dotierte, dünne Epitaxialschicht aufgebracht wird und dass anschließend eine solche p-Implantation er¬ folgt, die eine hohe p-Dotierung an der Grenzfläche: Sub- strat/p-Epitaxie-Schicht bewirkt .
11. Herstellungsverfahren nach Anspruch 10, dadurch gekenn¬ zeichnet, dass für die p-Implantation vorzugsweise Alumini¬ um(Al) -Ionen implantiert werden.
12. Herstellungsverfahren nach Anspruch 9, dadurch gekenn¬ zeichnet, dass vor dem Aufbringen der p-dotierten, dünnen E- pitaxialschicht eine oberflächennahe n-dotierende Implantati¬ on erfolgt und dass die Konzentration der n-Dotierung an der Oberfläche des Substrates erhöht wird.
13. Herstellungsverfahren nach Anspruch 12, dadurch gekenn¬ zeichnet, dass für die n-Implantation vorzugsweise Stick¬ stoff (N) -Ionen implantiert werden.
14. Herstellungsverfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass der rückseitige p-dotierte Be¬ reich strukturiert wird, um Anodenkurzschlüsse zu bilden.
15. Herstellungsverfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass Halbleiterbauelemente, vorzugs¬ weise IGBT' s, erzeugt werden.
16. Herstellungsverfahren nach Anspruch 15, dadurch gekenn¬ zeichnet, dass die n-Implantation in den Wafer vor der p- Epitaxie mit maximaler Dosis zwecks Bandverbiegung erfolgt, wobei die Bandverbiegung entsprechend dem Dotiergradienten vergrößert wird.
17. Herstellungsverfahren nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, dass durch die n-Implantation auf dem Wafer ein beidseitig hoher pn-Übergang gebildet wird.
18. Herstellungsverfahren nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, dass der p+-Emitter mit Anoden- Kurzschlüssen strukturiert wird.
PCT/EP2005/054655 2004-09-29 2005-09-19 Halbleiteranordnung mit tunnelkontakt und verfahren zu deren herstellung WO2006034970A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004047313.7 2004-09-29
DE200410047313 DE102004047313B3 (de) 2004-09-29 2004-09-29 Halbleiteranordnung mit einem Tunnelkontakt und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
WO2006034970A1 true WO2006034970A1 (de) 2006-04-06

Family

ID=35406197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/054655 WO2006034970A1 (de) 2004-09-29 2005-09-19 Halbleiteranordnung mit tunnelkontakt und verfahren zu deren herstellung

Country Status (3)

Country Link
CN (1) CN101032029A (de)
DE (1) DE102004047313B3 (de)
WO (1) WO2006034970A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786621B2 (ja) * 2007-09-20 2011-10-05 株式会社東芝 半導体装置およびその製造方法
CN103151262A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 平面型绝缘栅双极型晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
WO1998049731A1 (en) * 1997-04-30 1998-11-05 Cree Research, Inc. Silicon carbide field conrolled bipolar switch
WO2004020706A1 (en) * 2002-08-30 2004-03-11 Okmetic Oyj Lightly doped silicon carbide wafer and use thereof in high power devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3254278A (en) * 1960-11-14 1966-05-31 Hoffman Electronics Corp Tunnel diode device
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
GB9524414D0 (en) * 1995-11-29 1996-01-31 Secr Defence Low resistance contact semiconductor device
DE19954343A1 (de) * 1999-11-11 2001-05-23 Infineon Technologies Ag Oberflächenemittierende Laserdiode
DE10134672C1 (de) * 2001-07-20 2003-01-09 Krohne Messtechnik Kg Magnetisch-induktives Durchflußmeßgerät
US7170097B2 (en) * 2003-02-14 2007-01-30 Cree, Inc. Inverted light emitting diode on conductive substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
WO1998049731A1 (en) * 1997-04-30 1998-11-05 Cree Research, Inc. Silicon carbide field conrolled bipolar switch
WO2004020706A1 (en) * 2002-08-30 2004-03-11 Okmetic Oyj Lightly doped silicon carbide wafer and use thereof in high power devices

Also Published As

Publication number Publication date
CN101032029A (zh) 2007-09-05
DE102004047313B3 (de) 2006-03-30

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE3122768C2 (de)
DE4202154C2 (de) Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006047244B4 (de) Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
EP1946377A2 (de) Sic-pn-leistungsdiode
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102009031314B4 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
EP1307923A1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69612605T2 (de) Bipolartransistor für hohe Spannungen unter Benutzung von feldabgeschlossenen Anschlusselektroden
WO2006034970A1 (de) Halbleiteranordnung mit tunnelkontakt und verfahren zu deren herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580032976.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase