WO2006028055A1

WO2006028055A1 - Ｄ級増幅器

Info

Publication number: WO2006028055A1
Application number: PCT/JP2005/016255
Authority: WO
Inventors: Akio Ozawa; Kazuyuki Kudo
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 2004-09-08
Filing date: 2005-09-05
Publication date: 2006-03-16
Anticipated expiration: 2007-03-08

Abstract

　本発明は、電源電圧の安定化と電力消費の低減化を行うＤ級増幅器を提供することを目的とする。　直流電圧源ＭＥから供給される直流電圧を所定の基準電圧Ｖrefに応じた出力電圧にて平滑化することにより、所定電圧の電源電圧（+Ｖs），（-Ｖs）を生成するＤＣ-ＤＣコンバータＣＯＶと、ＤＣ-ＤＣコンバータＣＯＶに接続された電源ラインＰ1，Ｇ1を通じて供給される電圧を、矩形波状の変調信号に基づいてスイッチ動作をすることにより出力信号Ｓoutを生成する電界効果トランジスタＱ1，Ｑ2とを備えるＤ級増幅器１０において、電源ラインＰ1，Ｇ1に生じる電圧を検出する電圧検出部１７，１８と、出力信号Ｓoutにオフセットが生じたことにより電源ライン１７，１８に電圧変動が生じたか否かを、電圧検出部１７，１８の出力電圧Ｖdp，Ｖdgに基づいて判断する電圧変動判断部１９，２０と、電圧変動判断部１９，２０が電圧変動の生じたことを判断すると、ＤＣ-ＤＣコンバータＣＯＶにスイッチングを停止させる制御信号ＣＮＴを生成する制御信号生成部２１とを具備して構成する。

Description

D級増幅器

技術分野

[0001] 本発明は、例えばパルス密度変調 (PDM)やパルス幅変調 (PWM)等された矩形波状の信号を増幅する D級増幅器に関する。

背景技術

[0002] 近年、ディジタル信号処理を行うオーディオシステム等にあっては、パルス密度変調やパルス幅変調等によって変調された矩形波状のオーディオ信号 ( 、わゆる 1ビットストリーム形式のオーディオ信号)を D級増幅器で増幅し、ローパスフィルタを介して直接スピーカに供給等する構成とすることにより、システム構成の簡素化、小型化、高効率ィ匕等が図られている。

[0003] 図 1 (a)は、こうしたディジタルオーディオシステムに適用された従来の一般的な D 級増幅器の構成を表したブロック図である。

[0004] 同図において、この D級増幅器 AMPは、電源回路 1から出力されるプラス電源電圧 (+Vs)とマイナス電源電圧 (-Vs)との 2電源電圧、すなわちグランド電位を基準にしてプラス電圧とマイナス電圧の絶対値が同じである 2電源電圧 (+Vs) , (-Vs)の下で動作する信号入力回路 2と変調回路 3と駆動回路 4及び電界効果トランジスタ Q1, Q2、ローパスフィルタとしてのコイル L及びコンデンサ COを有して構成されて!、る。

[0005] 電源回路 1は、図示しない直流電圧源から供給される直流電圧をプラス電源電圧（ +Vs)とマイナス電源電圧（-Vs)に電力変換して出力するいわゆる DC- DCコンパ一タ（直流-直流変換器)を有して形成されており、プラス電源電圧 (+Vs)の出力端子に第 1,第 2のプラス電源ライン PI, P2が接続され、マイナス電源電圧 (-Vs)の出力端子に第 1,第 2のマイナス電源ライン Gl, G2が接続されている。

[0006] そして、第 1のプラス電源ライン P1に電界効果トランジスタ Q1が接続され、第 1のマィナス電源ライン G1に電界効果トランジスタ Q2が接続され、第 2のプラス電源ライン P 2と第 2のマイナス電源ライン G2との間に、信号入力回路 2と変調回路 3及び駆動回路 4が接続されている。 [0007] 信号入力回路 2は、図示して、な、信号源力も供給される例えば音楽等のアナ口グ入力信号を電圧増幅して変調回路 3に供給し、変調回路 3は、その電圧増幅されたアナログ入力信号を 1ビットストリーム形式の信号 (以下「変調信号」と称する）に変調して、駆動回路 4に供給している。

[0008] 駆動回路 4は、変調信号を電圧増幅すると共に、電界効果トランジスタ Ql, Q2の動作バイアス点に合わせるべくレベルシフトを施して、電界効果トランジスタ Ql, Q2の各ゲートに供給することにより、プッシュプル動作を行わせる。

[0009] そして、電界効果トランジスタ Ql, Q2がプッシュプル動作をすることにより、変調信号を電力増幅した出力信号 Soutを発生し、更にその出力信号 Soutをコイル Lとコンデンサ COから成るローパスフィルタに通すことで、アナログ出力信号 Sspに戻して負荷 (スピーカ等） SPに供給するようになって、る。

[0010] 更に、第 1のプラス電源ライン P1とグランド GNDとの間と、第 1のマイナス電源ライン

G1とグランド GNDとの間とに、電源リップルを抑制するためのコンデンサ C1と C2が各々接続されている。

[0011] 更に、第 1のプラス電源ライン P1とグランド GNDとの間と、第 1のマイナス電源ライン G1とグランド GNDとの間に、ダミー抵抗と称される抵抗 R1と R2が各々接続されている。

[0012] ここで、ダミー抵抗 Rl, R2は、電気特性の揃えられている電界効果トランジスタ Q1 , Q2が、例えば温度変動等の悪影響を受けて特性バラツキ等を生じたり、入力回路 12や変調回路 13の異常により、出力信号 Soutとアナログ出力信号 Sspにオフセットが生じる事態を招いた場合に、第 1のプラス電源ライン P1又は第 1のマイナス電源ライン G1に電圧変動が生じることを抑制するために設けられて、る。

[0013] そして、ダミー抵抗 Rl, R2は、次に述べる原理に基づいて、第 1のプラス電源ライン P1と、第 1のマイナス電源ライン G1との電圧変動を抑制するようになっており、以下その原理を説明する。

[0014] まず、アナログ出力信号 Sspにオフセットが生じないいわゆる理想的な場合でのこの D級増幅器 AMPの動作を説明し、次に、アナログ出力信号 Sspにオフセットが生じることとなったときのダミー抵抗 R1と R2の機能について説明することとする。 [0015] アナログ出力信号 Sspにオフセットが生じない理想的な場合を説明するために、了ナログ入力信号の振幅が 0ボルトのとき、すなわち実質的にアナログ入力信号が変調回路 3に入力されていない無信号時の場合を述べると、無信号時では、変調回路 3 力デューティ比が 50%となる矩形波状の変調信号が出力され、駆動回路 4を介して電界効果トランジスタ Ql, Q2に供給される。

[0016] このため、図 1 (b)に示すように、 100%のデューティ比に相当する各周期 Tdの前半の前期間（TdZ2)において、電界効果トランジスタ Q1がオン状態 Ton(Ql)且つ電界効果トランジスタ Q2がオフ状態 Toff(Q2)となるのに従って、出力信号 Soutはプラス電源電圧 (+Vs)とほぼ等しい電圧となり、電界効果トランジスタ Q1がオフ状態 TolKQ 1)且つ電界効果トランジスタ Q2がオン状態 Ton(Q2)となる後半の後期間 (TdZ2)では、出力信号 Soutはマイナス電源電圧 (-Vs)とほぼ等ヽ電圧となる。

[0017] すなわち、無信号時であって且つ電界効果トランジスタ Ql, Q2の電気特性が揃つているときには、出力信号 Soutは、デューティ比が 50%となる。

[0018] 更に、無信号時であって且つ電界効果トランジスタ Ql, Q2の電気特性が揃っているときには、図 1 (d)に示すように、アナログ出力信号 Sspにオフセット電圧が生じないこのことから、電界効果トランジスタ Q1がオン状態 Ton(Ql)となる前期間 (TdZ2)では、出力電流 IIが、次式 (1)で表される電流変化率 Δ IIで流れることで、コイル Lに流れるコイル電流 Icは、図 1 (c)に示すように、マイナス方向力プラス方向へ変化すると共に、そのコイル電流 Icの平均電流値が 0アンペアになる。

[0019] [数 1]

Δ I 1 = ί+Vs/ L) X Ton(Ql) ··· (!)

[0020] 更に、電界効果トランジスタ Q2がオン状態 Ton(Q2)となる後期間（TdZ2)では、電界効果トランジスタ Q2に流れる電流（以下「シンク電流」と称する） 12力次式 (2)で表される電流変化率 Δ 12で流れることで、コイル Lに流れるコイル電流 Icは、図 1 (c)に示すように、プラス方向力マイナス方向へ変化すると共に、そのコイル電流 Icの平均電流値が 0になる。 [0021] [数 2]

Δ I 2= (~Vs/ L ) X Ton (Q2) " ' (2)

[0022] このように、コイル電流 Icの平均電流値力 Oアンペアであれば、出力電流 IIのコイル L側へ流れ込む方向と、シンク電流 12のコイル L側力流れてくる方向とが逆方向であることから、出力電流 IIとシンク電流 12の平均電流値も 0アンペアと見なすことができ、電源回路 1から電界効果トランジスタ Ql, Q2側を見ると、消費電流は 0アンペアとなる。このことから、アナログ出力信号 Sspにオフセットが生じない理想的な場合では、電源リップルを抑制するためのコンデンサ CI, C2の各々の電圧が変動しないため、抵抗 Rl, R2は、第 1のプラス電源ライン P1と第 1のマイナス電源ライン G1に接続されて、るだけの状態となる。

[0023] ところが、電気特性が揃えられている電界効果トランジスタ Ql, Q2が、例えば温度変動等の悪影響で特性バラツキを生じることとなった場合、図 1 (g)に例示するように、アナログ出力信号 Sspにオフセット電圧 Vofsetが生じることとなり、第 1のプラス電源ライン P1又は第 1のマイナス電源ライン P2に電圧変動が生じる。

[0024] すなわち、電界効果トランジスタ Ql, Q2に特性バラツキが生じると、図 1 (e)に示すように、例えば、電界効果トランジスタ Q1がオン状態 Ton(Ql)となる期間の方力電界効果トランジスタ Q2がオン状態 Ton(Q2)となる期間よりも長くなり、出力信号 Soutのデユーティ比が 50%とはならなくなる。

[0025] そして、出力信号 Soutのデューティ比が 50%とはならず、図 1 (g)に例示したように、アナログ出力信号 Sspにプラスのオフセット電圧 Vofsetが生じた場合、電界効果トランジスタ Q 1がオン状態 Ton(Q 1)となる期間での出力電流 IIは、次式 (3)で表される電流変化率 Δ Ι1で流れ、コイル電流 Icは、図 1 (f)に示すように、マイナス方向とプラス方向との対称性を有さない電流となる。このことから、出力電流 IIの平均電流値は 0 にはならず、プラスのオフセット電流が生じることとなる。

[0026] [数 3]

Δ I (+V s - Vofset) / L ) X T on (Ql) ' " (3) [0027] 更に、電界効果トランジスタ Q2がオン状態 Ton(Q2)となる期間でのシンク電流 12は、次式 (4)で表される電流変化率 Δ 12で流れ、コイル電流 Icは、図 1 (f)に示すように、プラス方向とマイナス方向との対称性を有さない電流となる。このことから、シンク電流 12の平均電流値は 0にはならず、プラスのオフセット電流が生じることとなる。つまり、図 1 (a)中の 12とは逆方向の電流が流れることになる。

[0028] [数 4]

Δ I 2 = (Vofset - (- Vs) ) / L ) X Ton (Q2) …（4)

[0029] このように、電界効果トランジスタ Ql, Q2に特性バラツキが生じた場合、電界効果トランジスタ Q1がオン状態 Ton(Ql)又は電界効果トランジスタ Q2がオン状態 Ton(Q2) になって、常にコイル Lを介して負荷 SPに電流を流して、ることになる。

[0030] そして、プラスのオフセット電圧により常に負荷 SPに電流が流れると、オフセット電圧 Vofsetが無いとき（0ボルトのとき）よりも、出力電流 IIが増加する一方で、シンク電流 12も逆方向で増加することとなり、更に、出力電流 IIの増加に従って電源回路 1から流出するプラス電源電流 +Isが増加し、シンク電流 12が逆方向電圧になることによつて電源回路 1に流入するマイナス電源電流- Isが減少することとなる。

[0031] そして、電源回路 1にとつてプラス電源電流 +Isが増加することは、電源能力を十分に有していることから問題とならないが、マイナス電源電流- Isが減少し、 12 >14になると信号入力回路 2等が接続されている第 2のマイナス電源ライン G2を通じて流れてくる電流 14と逆シンク電流 12との差分電流（一 12— 14)がコンデンサ C2に充電され、仮にダミー抵抗 R2が設けられていない場合には、その充電電圧は、オフセット電圧 Vofsetが無、ときのマイナス電源電圧（-Vs)よりも、更に低!、マイナス電圧となる。

[0032] このように、仮にダミー抵抗 R2が設けられてヽな、場合には、コンデンサ C2の充電電圧が、オフセット電圧 Vofsetが無いときのマイナス電源電圧（-Vs)よりも、更に低いマイナス電圧となることで、第丄のマイナス電源ライン G1に電圧変動が生じることとなる。

[0033] そこで、従来の D級増幅器 AMPでは、差分電流（一 12— 14)がコンデンサ C2に充電されないように、ダミー抵抗 R2が設けられており、第 1のマイナス電源ライン G1をマィナス電源電圧 (-Vs)に保つようにして!/、る。

[0034] なお、以上の説明では、図 1 (e)〜 (g)を参照して、アナログ出力信号 Sspにプラスのオフセット電圧 Vofsetが生じた場合でのダミー抵抗 R2の機能について述べたが、アナログ出力信号 Sspにマイナスのオフセット電圧 Vofsetが生じた場合には、ダミー抵抗 R1が同様の機能を発揮する。

[0035] つまり、マイナス電圧のオフセット電圧 Vofsetが生じた場合には、各周期（Td)において、電界効果トランジスタ Q1がオン状態 Ton (Ql)となる期間が短ぐ電界効果トランジスタ Q2がオン状態 Ton (Q2)となる期間が長くなり、出力電流 12が増加し、 IIが図 1 (a)中の IIとは、逆方向の電流となる。

[0036] このため、信号入力回路 2等が接続されてヽる第 2のプラス電源ライン P2に流れる電流 13と逆出力電流—IIとの差分電流（—11—13)がコンデンサ C1に充電され、仮にダミー抵抗 R1が設けられていない場合には、その充電電圧は、オフセット電圧 Vofset が無ヽときのプラス電源電圧 (+Vs)よりも、更に高、プラス電圧となる。

[0037] そこで、差分電流（—11— 13)がコンデンサ C1に充電されないように、ダミー抵抗 R1 が設けられており、そのダミー抵抗 R1が第 1のプラス電源ライン P1をプラス電源電圧 ( +Vs)に保つようにしている。

発明の開示

発明が解決しょうとする課題

[0038] ところで、上記従来の D級増幅器 AMPでは、ダミー抵抗 Rl, R2を設けることで、電界効果トランジスタ Ql, Q2に掛カゝるプラスとマイナスの電源電圧 (+Vs) , (-Vs)の安定ィ匕が図られているが、これらダミー抵抗 Rl, R2は、第 1のプラス電源ライン P1とダランド GND、及び第 1のマイナス電源ライン G1とグランド GNDとの間に常時接続されているため、電源電圧が変動した場合だけでなぐ常に電流が流れることとなる。

[0039] このため、ダミー抵抗 Rl, R2において常に電流が消費され、電力を無駄に消費するという問題があった。

[0040] また、 D級増幅器は理論上、電力消費の低減化、高効率ィ匕を図ることが可能な増幅器である力ダミー抵抗 Rl, R2において常に電流が消費されることで、 D級増幅器 AMPの全体の効率ィ匕が図られてヽなヽと、う課題があった。 [0041] 本発明は、こうした従来の問題点に鑑みて成されたものであり、電源電圧の安定ィ匕と電力消費の低減ィ匕を図ることが可能な D級増幅器を提供することを目的とする。課題を解決するための手段

[0042] 請求項 1に記載の発明は、直流電圧源から供給される直流電圧を所定の基準電圧に応じた周波数でスイッチングして平滑化することにより所定電圧の電源電圧を生成する直流-直流変換器に接続された電源ラインを通じて供給される電圧を、矩形波状の変調信号に基づいてスィッチ動作をすることにより出力信号を生成するスィッチ素子を備えた D級増幅器であって、前記電源ラインに生じる電圧を検出する電圧検出手段と、前記出力信号にオフセットが生じたことにより前記電源ラインに電圧変動が生じたか否かを、前記電圧検出手段の出力に基づ！ヽて判断する電圧変動判断手段と、前記電圧変動判断手段が前記電圧変動の生じたことを判断すると、前記直流-直流変換器の前記スイッチングを停止させる制御信号を生成する制御信号生成手段と、を具備することを特徴とする。

図面の簡単な説明

[0043] [図 1]従来の D級増幅器の構成及びその問題点を説明するための図である。

[図 2]本発明の実施形態に係る D級増幅器の構成を表したブロック図である。

[図 3]本発明の実施例に係る D級増幅器の構成を表した回路図である。

[図 4]本発明の他の実施例に係る D級増幅器の構成を表した回路図である。

発明を実施するための最良の形態

[0044] 発明を実施するための最良の形態について、図 2を参照して説明する。図 2は、本実施形態に係る D級増幅器の構成を表したブロック図である。

[0045] 同図において、この D級増幅器 10は、電源回路 11から出力されるプラス電源電圧

(+Vs)とマイナス電源電圧 (-Vs)との 2電源電圧の下で動作する信号入力回路 12と変調回路 13と駆動回路 14及びスィッチ手段としての電界効果トランジスタ Ql, Q2と

、ローパスフィルタ 15を有して構成されている。

[0046] 電源回路 11は、直流電圧源 MEに接続された DC- DCコンバータ（直流-直流変換器) COVと、直流電圧源 MEの出力電圧から直流の基準電圧 Vre 発生する基準電圧生成部 16とを有して形成されて!ヽる。 [0047] DC- DCコンバータ COVは、直流電圧源 MEから供給される直流電圧を、基準電圧 Vrefの値に比例した出力電圧になるようにスイッチングして平滑ィ匕することにより、基準電圧 Vrefに比例したプラス電源電圧 (+Vs)とマイナス電源電圧 (-Vs)を出力する。更に、 DC- DCコンバータ COVは、基準電圧 Vrefの値に比例した出力電圧になるようにスイッチングしている際に、後述の制御信号 CNTが供給されると、その制御信号 CNTが供給されている間だけスイッチングを停止する。

[0048] DC- DCコンバータ COVのプラス電源電圧（+Vs)の出力端子には、第 1,第 2のプラス電源ライン PI, P2が接続され、マイナス電源電圧 (-Vs)の出力端子には、第 1, 第 2のマイナス電源ライン Gl, G2が接続されている。そして、第 1のプラス電源ライン P1に電界効果トランジスタ Q 1が接続され、第 1のマイナス電源ライン G1に電界効果トランジスタ Q2が接続され、第 2のプラス電源ライン P2と第 2のマイナス電源ライン G2との間に、信号入力回路 2と変調回路 3及び駆動回路 4が接続されてヽる。

[0049] 電界効果トランジスタ Ql, Q2は、電気特性の揃ったものが用いられており、後述の出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じないときには、第 1のプラス電源ライン P1を通じて電界効果トランジスタ Q1に流れる出力電流 IIと第 2のプラス電源ライン P2に流れる電流 13との合計電流（プラス電源電流) +Isの絶対値と、電界効果トランジスタ Q2側から第 1のマイナス電源ライン G1に流れるシンク電流 12と第 2 のマイナス電源ライン G2に流れる電流 14との合計電流（マイナス電源電流） -Isの絶対値とが等しくなる。

[0050] 信号入力回路 2は、図示してヽなヽ信号源から供給されるアナログ入力信号を電圧増幅して変調回路 3に供給し、変調回路 3は、その電圧増幅されたアナログ入力信号を PDM変調や PWM変調により、 1ビットストリーム形式の変調信号に変調して駆動回路 4に供給する。

[0051] また、変調回路 3は、アナログ入力信号の振幅が 0ボルトのときには、デューティ比が 50%となる変調信号を出力し、アナログ入力信号の振幅が 0ボルトからプラス電圧側又はマイナス電圧側へ変化するのに応じて、デューティ比が 50%から変化する変調信号を出力する。

[0052] 駆動回路 4は、変調信号を電圧増幅すると共に、電界効果トランジスタ Ql, Q2の動作バイアス点に合わせるようにレベルシフトを施して、電界効果トランジスタ Ql, Q2の各ゲートに供給することにより、スイッチング動作 (プッシュプル動作)を行わせる。

[0053] そして、電界効果トランジスタ Ql, Q2が、プッシュプル動作をすることにより、変調信号を電力増幅した出力信号 Soutを発生し、更にその出力信号 Soutをローパスフィルタ 15に通すことで、アナログ出力信号 Sspに戻して負荷 (スピーカ等） SPに供給するようになっている。

[0054] 更に、第 1のプラス電源ライン P1とグランド GNDとの間と、第 1のマイナス電源ライン G1とグランド GNDとの間とに、電源リップルを抑制するためのコンデンサ C1と C2が各々接続されている。

[0055] 更に、第 1のプラス電源ライン P1とグランド GND間に、第 1の電圧検出部 17が設けられ、プラス電源電圧 (+Vs)よりも低、基準直流電圧 (+Vcc)と第 1のマイナス電源ライン G1間に、第 2の電圧検出部 18が接続されている。そして、第 1の電圧検出部 17 は、第 1のプラス電源ライン P1に生じる電圧を所定の分圧比で分圧することによって、第 1の分圧電圧 Vdpを発生して第 1の電圧変動判断部 19へ供給する。第 2の電圧検出部 18は、直流電圧 (+Vcc)と第 1のマイナス電源ライン G1間の電圧を所定の分圧比で分圧することによって、第 2の分圧電圧 Vdgを発生して第 2の電圧変動判断部 20へ供給する。

[0056] 第 1の電圧変動判断部 19は、第 1の分圧電圧 Vdpと基準電圧 Vrefとを逐一比較し、第 1の分圧電圧 Vdpの方が高電圧となったことを検出すると、第 1のプラス電源ライン P1の電圧がプラス電源電圧 (+Vs)よりも高い電圧に変動したことを示す検出信号 S dpを出力する。

[0057] 第 2の電圧変動判断部 20は、第 2の分圧電圧 Vdgと基準電圧 Vrefとを逐一比較し、第 2の分圧電圧 Vdgの方が低電圧となったことを検出すると、第 1のマイナス電源ライン G 1の電圧がマイナス電源電圧 (-Vs)よりも低、電圧に変動したことを示す検出信号 Sdgを出力する。

[0058] 制御信号生成部 21は、検出信号 Sdp, Sdgを合成することにより、第 1のプラス電源ライン P1の電圧がプラス電源電圧 (+Vs)よりも高い電圧に変動したこと、又は第 1のマイナス電源ライン G1の電圧がマイナス電源電圧 (-Vs)よりも低、電圧に変動したことを示す制御信号 CNTを生成して DC- DCコンバータ COVに供給する。そして、 D C- DCコンバータ COVは、制御信号 CNTが供給されると、その制御信号 CNTが供給されてヽる間だけスイッチング動作を停止するようになって!/ヽる。

[0059] 次に、力かる構成を有する D級増幅器 10の動作について説明する。

[0060] 変調回路 13から出力される変調信号が駆動回路 14を介して電界効果トランジスタ Ql, Q2に供給されると、電界効果トランジスタ Ql, Q2は、変調信号に応じてスィッチング動作 (プッシュプル動作)をすることによって、変調信号に対応した出力信号 Sou tを生成し、ローパスフィルタ 15を通じて負荷 SPに供給する。

[0061] ここで、電界効果トランジスタ Ql, Q2が、設計の際に決められた電気特性のまま揃つている場合には、出力信号 Soutとローパス 15から出力されるアナログ出力信号 Ss pにはオフセット電圧が生じない。このため、電界効果トランジスタ Q1がオン状態となるときに流れる出力電流 IIにはオフセット電流が発生せず、更に、電界効果トランジスタ Q2がオン状態となるときに流れるシンク電流 12にもオフセット電流が生じない。

[0062] このように、出力電流 IIとシンク電流 12にオフセット電流が生じないときには、電源回路 11から電界効果トランジスタ Ql, Q2側を見ると、消費電流は 0アンペアとみなされる。このことから、第 1のプラス電源ライン P1の電圧はプラス電源電圧 (+Vs)に維持され、第 1のマイナス電源ライン G1の電圧はマイナス電源電圧 (-Vs)に維持される。

[0063] そして、第 1の電圧検出部 17からは、プラス電源電圧 (+Vs)を分圧した第 1の分圧電圧 Vpdが出力され、第 1の電圧変動判断部 19が、このときの第 1の分圧電圧 Vpdと基準電圧 Vrefとを比較することにより、第 1のプラス電源ライン P 1に電圧変動が生じて!ヽなヽことを示す検出信号 Sdpを出力する。

[0064] また、第 2の電圧検出部 18からは、直流電圧 (+Vcc)とマイナス電源電圧 (-Vs)間の電圧を分圧した第 2の分圧電圧 Vpgが出力され、第 2の電圧変動判断部 20が、このときの第 2の分圧電圧 Vpgと基準電圧 Vrefとを比較することにより、第 1のマイナス電源ライン G1に電圧変動が生じて、な、ことを示す検出信号 Sdgを出力する。

[0065] そして、制御信号生成部 21が、検出信号 Sdp, Sdgを合成することにより、第 1のプラス電源ライン P1と第 1のマイナス電源ライン G1に電圧変動が生じて、な、ことを示す制御信号 CNTを生成し、 DC- DCコンバータ COVへ供給する。 [0066] したがって、出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じないときには、 DC- DCコンバータ COVでは、制御信号 CNTにしたがってスイッチング動作を停止させることはなぐ直流電圧源 MEから供給される直流電圧を、基準電圧 Vref の値に比例した周波数でスイッチングして平滑ィ匕する処理を継続する。このため、第 1のプラス電源ライン P1はプラス電源電圧（+Vs)に保持され、更に、第 1のマイナス電源ライン G1もマイナス電源電圧 (-Vs)に保持される。

[0067] 次に、例えば温度変動等の何らかの悪影響を受けて、電界効果トランジスタ Ql, Q 2の電気特性が変化した場合の動作について説明する。

[0068] 電界効果トランジスタ Ql, Q2の電気特性が変化した場合、出力信号 Soutとアナ口グ出力信号 Sspにオフセット電圧が生じることとなり、電界効果トランジスタ Q1の出力電流 II又は電界効果トランジスタ Q2のシンク電流 12にオフセット電流が生じることとなる。

[0069] ここで、アナログ出力信号 Sspにプラスのオフセット電圧が生じた場合には、出力電流 IIのオフセット電流が増加するのに伴って、電源回路 11から出力されるプラス電源電流 +Isが増加する力電圧能力が十分なため問題はない。

[0070] し力し、シンク電流 12には、逆方向の電流が流れるため、 12 > 14の場合、信号入力回路 12等力流れてくる電流 14と逆方向電流との差分電流（一 12— 14)がコンデンサ C2に充電されて、第 1のマイナス電源ライン G1の電圧がマイナス電源電圧（-Vs) よりも低電圧へと変動しょうとする。

[0071] このように、第 1のマイナス電源ライン G1の電圧がマイナス電源電圧（-Vs)より低電圧へと変動しょうとすると、第 2の電圧検出部 18から出力される分圧電圧 Vdgは低い電圧へと変化する。このため、第 2の電圧変動判断部 20から、第 1のマイナス電源ライン G1に電圧変動が生じたことを示す検出信号 Sdgが出力される。

[0072] そして、制御信号生成部 21が、検出信号 Sdp, Sdgを合成することにより、第 1のプラス電源ライン P1又は第 1のマイナス電源ライン G1に電圧変動が生じていることを示す制御信号 CNTを生成し、 DC- DCコンバータ COVへ供給する。

[0073] したがって、出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じているときには、 DC- DCコンバータ COVでは、制御信号 CNTにしたがってスイッチングを停止させ、直流電圧源 MEから供給される直流電圧を、基準電圧 Vrefの値に比例した出力電圧になるようにスイッチングして平滑ィ匕する処理を停止する。このため、第 1のプラス電源ライン P1の電圧変動は抑制されることとなる。

[0074] 次に、出力信号 Soutとアナログ出力信号 Sspにマイナスのオフセット電圧が生じた場合について述べると、マイナスのオフセット電圧が生じた場合にも、第 1のプラス電源ライン P1の電圧が変動しょうとする。

[0075] そして、第 1のプラス電源ライン P1の電圧が変動しょうとすると、第 1の電圧検出部 1 7から出力される分圧電圧 Vdpも変動し、その分圧電圧 Vdpが基準電圧 Vreはり高い電圧となると、第 1の電圧変動判断部 19から、第 1のプラス電源ライン P1に電圧変動が生じたことを示す検出信号 Sdpが出力される。

[0076] 更に、制御信号生成部 21が、検出信号 Sdp, Sdgを合成することにより、第 1のブラス電源ライン P1又は第 1のマイナス電源ライン G1に電圧変動が生じていることを示す制御信号 CNTを生成し、 DC- DCコンバータ COVへ供給する。

[0077] したがって、出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じているときには、 DC- DCコンバータ COVでは、制御信号 CNTにしたがってスイッチングを停止させ、直流電圧源 MEから供給される直流電圧を、基準電圧 Vrefの値に比例した出力電圧になるようにスイッチングして平滑ィ匕する処理を停止する。このため、第 1のプラス電源ライン P1の電圧変動は抑制されることとなる。

[0078] 以上説明したように、本実施形態の D級増幅器 10によれば、出力信号 Soutにオフセットが生じることに起因して電源ライン PI, G1の電圧が電源電圧 (+Vs) , (-Vs)力ら変動すると、電圧検出部 17, 18と電圧変動判断部 19, 18及び制御信号生成部 2 1がそれらの電圧変動を検出して、 DC- DCコンバータ COVのスイッチング動作を停止させるようにしたので、電界効果トランジスタ Ql, Q2に特性バラツキなどが生じて、出力信号 Soutにオフセットが生じた場合でも、電源ライン PI, G1の電圧変動を防止して、電源電圧 (+Vs) , (-Vs)に保持することができる。

[0079] 更に、図 1 (a)に示した従来技術のように、ダミー抵抗 Rl, R2によって電源ライン P1 , G1の電圧変動を常時抑制するのではないため、電力消費の低減ィ匕を図ることができる。 [0080] また、電源ライン PI, G1の電圧変動を防止することができるため、電界効果トランジスタ Ql, Q2に耐電圧以上の電圧が掛カることを防止することができ、電界効果トランジスタ Ql, Q2が破損等することを防止することができる。

実施例 1

[0081] 次に、図 2に示した実施形態のより具体的な実施例について、図 3を参照して説明する。なお、図 3は、本実施例の D級増幅器 10の構成を表した回路図であり、図 2と同一又は相当する部分を同一符号で示している。

[0082] 図 3において、この D級増幅器 10の特徴を述べると、図 2に示した第 1の電圧検出部 17が、第 1のプラス電源ライン P1とグランド GND間に直列接続された分圧抵抗 R1 p, R2pによって形成され、第 2の電圧検出部 18が、直流電圧 (+Vcc)と第 1のマイナス電源ライン G1とグランド GND間に直列接続された分圧抵抗 Rig, R2gによって形成されている。

[0083] 更に、図 2に示した第 1の電圧変動判断部 19は、第 1の分圧電圧 Vdpと基準電圧 V refとを比較する比較回路 CMpで形成され、第 1の分圧電圧 Vdpの方が基準電圧 Vre はり高電圧となると、第 1のプラス電源ライン P 1にプラス電源電圧 (+Vs)より高電圧となる電圧変動が生じたことを示す検出信号 Sdpを発生する。

[0084] 第 2の電圧変動判断部 20は、第 2の分圧電圧 Vdgと基準電圧 Vrefとを比較する比較回路 CMgで形成され、第 2の分圧電圧 Vdgの方が基準電圧 Vreはり低電圧となると、第 1のマイナス電源ライン G1にマイナス電源電圧 (-Vs)より低電圧となる電圧変動が生じたことを示す検出信号 Sdgを発生する。

[0085] 制御信号生成部 21は、比較回路 CMp, CMgの出力端に各々のアノードが接続されたダイオード Dp, Dgで形成されると共に、各々の力ソードが共通接続されることで形成されており、その共通に接続された接続点 ORが DC- DCコンバータ COVに接続されている。すなわち、ダイオード Dp, Dgの力ソードが共通接続されているため、ダイオード Dpを通過する検出信号 Sdpとダイオード Dgを通過する検出信号 Sdgとの合成信号に相当する制御信号 CNTが接続点 ORに発生するようになっている。

[0086] 次に、力かる構成を有する本実施例の D級増幅器 10を説明する。

[0087] 電界効果トランジスタ Ql, Q2の出力信号 Soutとローパス 15から出力されるアナ口グ出力信号 Sspにオフセット電圧が生じない場合には、第 1のプラス電源ライン PIの電圧はプラス電源電圧 (+Vs)に維持され、第 1のマイナス電源ライン G1の電圧はマイナス電源電圧 (-Vs)に維持される。

[0088] そして、分圧抵抗 Rip, R2pがプラス電源電圧 (+Vs)を分圧し、第 1の分圧電圧 Vpd を比較器 CMpに供給する。また、分圧抵抗 Rig, R2gが直流電圧 (+Vcc)とマイナス電源電圧 (-Vs)間の電圧分圧し、第 2の分圧電圧 Vpgを比較器 CMgに供給する。そして、第 1のプラス電源ライン P1と第 1のマイナス電源ライン G1に電圧変動が生じていないときには、第 1の分圧電圧 Vpdは基準電圧 Vreはり低電圧となり、第 2の分圧電圧 Vpgは基準電圧 Vreはり高電圧となるため、比較回路 CMp, CMgからは、電圧変動が生じていないことを示す検出信号 Spd, Spgが出力され、更にダイオード Dp, Dg の接続点 ORにも、電圧変動が生じてヽなヽことを示す制御信号 CNTが発生する。

[0089] このため、出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じないときには、 DC- DCコンバータ COVでは、制御信号 CNTにしたがってスイッチング動作を停止させることはなぐ直流電圧源 MEから供給される直流電圧を、基準電圧 Vrefの値に比例した周波数でスイッチングして平滑ィ匕する処理を継続する。このため、第 1 のプラス電源ライン P1はプラス電源電圧 (+Vs)に保持され、更に、第 1のマイナス電源ライン G1もマイナス電源電圧 (-Vs)に保持される。

[0090] 次に、例えば温度変動等の何らかの悪影響を受けて、電界効果トランジスタ Ql, Q 2の電気特性が変化し、出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じた場合には、電界効果トランジスタ Q1の出力電流 II又は電界効果トランジスタ Q2 のシンク電流 12にオフセット電流が生じることとなり、第 1のプラス電源ライン P1の電圧がプラス電源電圧 (+Vs)から変動、又は第 1のマイナス電源ライン G1の電圧がマイナス電源電圧 (-Vs)力ら変動することとなる。

[0091] こうして、第 1のプラス電源ライン P1の電圧又は第 1のマイナス電源ライン G1の電圧に電圧変動が生じると、比較回路 CMpには基準電圧 Vreはりも高電圧となる第 1の分圧電圧 Vdp、又は比較回路 CMgには基準電圧 Vreはりも低電圧となる第 2の分圧電圧 Vdgが供給される。このため、比較回路 CMp, CMgからは、第 1のプラス電源ライン P1に電圧変動が生じたことを示す検出信号 Spd又は第 1のマイナス電源ライン G 1に電圧変動が生じたことを示す検出信号 Spgが出力され、更にダイオード Dp, Dgの接続点 ORにも、電圧変動が生じたことを示す制御信号 CNTが発生する。

[0092] したがって、出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じたときには、 DC- DCコンバータ COVでは、制御信号 CNTにしたがってスイッチング動作を停止させ、直流電圧源 MEから供給される直流電圧を、基準電圧 Vrefの値に比例した出力電圧になるようにスイッチングして平滑化する処理を停止する。このため、第 1 のプラス電源ライン P1の電圧変動は抑制されることとなる。

[0093] 以上説明した本実施例の D級増幅器 10によれば、出力信号 Soutにオフセットが生じることに起因して電源ライン PI, G1の電圧が電源電圧 (+Vs) , (-Vs)カゝら変動すると、 DC- DCコンバータ COVのスイッチング動作を停止させるようにしたので、電界効果トランジスタ Ql, Q2に特性バラツキなどが生じて、出力信号 Soutにオフセットが生じた場合でも、電源ライン PI, G1の電圧変動を防止して、電源電圧 (+Vs) , (-Vs)に保持することができる。

[0094] 更に、図 1 (a)に示した従来技術のように、ダミー抵抗 Rl, R2によって電源ライン P1 , G1の電圧変動を抑制するのではないため、電力消費の低減ィ匕を図ることができる

[0095] また、電源ライン PI, G1の電圧変動を防止することができるため、電界効果トランジスタ Ql, Q2に耐電圧以上の電圧が掛カることを防止することができ、電界効果トランジスタ Ql, Q2が破損等することを防止することができる。

[0096] 更に、出力信号 Soutのオフセット電圧に起因して電源ライン PI, G1に電圧変動が生じたか否かを検出するために、比較回路 CMp, CMgにおいて、 DC- DCコンパ一タ COVが電源電圧 (+Vs) , (-Vs)を生成する際に基準として!/ヽる基準電圧 Vrefと、第 1,第 2の分圧電圧 Vdp, Vdgとを比較するようになっている。

[0097] このように、基準電圧 Vre 利用して（共用して)電源ライン PI, G1に電圧変動が生じたか否かの検出をすると、 DC- DCコンバータ COVが電源電圧（+Vs) , (-Vs)を生成するための基準と、比較回路 CMp, CMgが電圧変動の有無を検出するための基準とを同じにすることができ、電圧変動の発生の有無を検出するための検出精度を向上させることができるという優れた効果を発揮する。実施例 2

[0098] 次に、図 2に示した実施形態のより具体的な他の実施例について、図 4を参照して説明する。なお、図 4は、本実施例の D級増幅器 10の構成を表した回路図であり、図 2、図 3と同一又は相当する部分を同一符号で示している。

[0099] 図 4において、図 3に示した実施例との相違点を説明すると、本実施例の D級増幅器 10では、第 1の電圧検出部 17を構成している分圧抵抗 Rip, R2pに、更に分圧抵抗 Rft)を直列接続して第 1のプラス電源ライン P1に接続し、第 2の電圧検出部 18を構成している分圧抵抗 Rig, R2gに、更に分圧抵抗 Rfgを直列接続して第 1のマイナス電源ライン G1に接続した回路構成を有しており、分圧抵抗 Ripと Rft)との接続点に生じる電圧 Vft)と、分圧抵抗 R2gと Rfgとの接続点に生じる電圧 Vfgとが、 DC- DCコンパータ COVに供給されて、る。

[0100] 電圧 Vft), Vfgが供給される DC- DCコンバータ COVでは、電圧 Vft)と所定の第 1の閾値とを逐一比較し、基準電圧 Vrefに基づいて設定する出力電圧値を、電圧 Vft)と第 1の閾値との差分に応じて微調整することにより、一定のプラス電源電圧 (+Vs)を発生するように動作すると共に、電圧 V¾と所定の第 2の閾値とを逐一比較し、基準電圧 Vrefに基づいて設定する出力電圧値を、電圧 Vfgと第 2の閾値との差分に応じて微調整することにより、一定のマイナス電源電圧 (_Vs)を発生するように動作する。

[0101] 力かる構成を有する本実施例の D級増幅器 10によれば、電界効果トランジスタ Q1 , Q2が例えば温度変動等の悪影響を受けて特性バラツキを生じることとなった結果、出力信号 Soutにオフセット電圧が発生し、第 1のプラス電源ライン P1の電圧がプラス電源電圧 (+Vs)から変動、又は第 1のマイナス電源ライン G1の電圧がマイナス電源電圧 (-Vs)から変動すると、分圧抵抗 Rft), Rip, R2pに生じる電圧 Vft), Vdpが変動、又は分圧抵抗 Rfg, Rig, R2gに生じる電圧 Vfg, Vdgが変動することとなる。

[0102] そして、電圧 Vft), Vdpが変動すると、比較回路 CMpからは、電圧変動が生じたことを示す検出信号 Sdpが出力されると共に、制御信号 CNTも電圧変動が生じたことを示す信号となり、 DC- DCコンバータ COVでは、電圧 Vft)に従って出力電圧を微調整する他、制御信号 CNTに従ってスイッチング動作を停止する処理を行う。このため、第 1のプラス電源ライン P1の電圧をプラス電源電圧 (+Vs)に保持することが可能となっている。

[0103] また、電圧 Vfg, Vdgが変動すると、比較回路 CMgからは、電圧変動が生じたことを示す検出信号 Sdgが出力されると共に、制御信号 CNTも電圧変動が生じたことを示す信号となり、 DC- DCコンバータ COVでは、電圧 V¾に従って出力電圧を微調整する他、制御信号 CNTに従ってスイッチング動作を停止する処理を行う。このため、第 1のマイナス電源ライン G1の電圧をマイナス電源電圧 (-Vs)に保持することが可能となっている。

[0104] このように、本実施例の D級増幅器 10は、出力信号 Soutにオフセットが生じることに起因して電源ライン PI, G1の電圧が電源電圧（+Vs) , (-Vs)カゝら変動すると、 DC -DCコンバータ COVの出力電圧を微調整する他、スイッチング動作を停止させるようにしたので、電界効果トランジスタ Ql, Q2に特性バラツキなどが生じて、出力信号 So utにオフセットが生じた場合でも、電源ライン PI, G1の電圧変動を防止して、電源電圧 (+Vs) , (-Vs)に保持することができる。

[0105] 更に、図 1 (a)に示した従来技術のように、ダミー抵抗 Rl, R2によって電源ライン P1 , G1の電圧変動を抑制するのではないため、電力消費の低減ィ匕を図ることができる

[0106] また、電源ライン PI, G1の電圧変動を防止することができるため、電界効果トランジスタ Ql, Q2に耐電圧以上の電圧が掛カることを防止することができ、その結果、電界効果トランジスタ Ql, Q2の破損等を防止することができる。

[0107] 更に、出力信号 Soutのオフセット電圧に起因して電源ライン PI, G1に電圧変動が生じた力否かを検出するために、比較回路 CMp, CMgが、基準電圧 Vrefと第 1,第 2 の分圧電圧 Vdp, Vdgとを比較するようになっている。

[0108] このため、 DC- DCコンバータ COVが電源電圧（+Vs) , (-Vs)を生成するための基準と、比較回路 CMp, CMgが電圧変動の有無を検出するための基準とを同じにすることができ、電圧変動の発生の有無を検出するための検出精度を向上させることができる。

[0109] 更に又、本実施例の D級増幅器 10では、第 1のプラス電源ライン P1とグランド GND との間に直列接続させた分圧抵抗 Rft), Rip, Rigによって、 DC- DCコンバータ CO Vに対して出力電圧を微調整させるための電圧 Vft)と、電圧変動を検出するための電圧 Vdpとを発生させ、更に、直流電圧 (+Vcc)と第 1のマイナス電源ライン G1との間に直列接続させた分圧抵抗 Rig, R2g, Rfgによって、 DC- DCコンバータ COVに対して出力電圧を微調整させるための電圧 Vfgと、電圧変動を検出するための電圧 Vdgとを発生させるようにしている。

このため、第 1のプラス電源ライン P1の電圧をプラス電源電圧（+Vs)に保持すべく出力電圧を微調整するための条件とスイッチング動作を停止するための条件とを合わせる（基準を合わせる）ことができると共に、第 1のマイナス電源ライン G1の電圧をマイナス電源電圧 (-Vs)に保持すべく出力電圧を微調整するための条件とスィッチング動作を停止するための条件とを合わせる（基準を合わせる）ことができる。そして、これらの条件合わせが可能となることで、より高精度で電源ライン PI, G1の電圧変動を検出して抑制することができるという優れ効果を発揮する。

Claims

請求の範囲

[1] 直流電圧源から供給される直流電圧を所定の基準電圧に応じた周波数でスィッチングして平滑ィ匕することにより所定電圧の電源電圧を生成する直流-直流変^^に接続された電源ラインを通じて供給される電圧を、矩形波状の変調信号に基づヽてスィッチ動作をすることにより出力信号を生成するスィッチ素子を備えた D級増幅器であって、

前記電源ラインに生じる電圧を検出する電圧検出手段と、

前記出力信号にオフセットが生じたことにより前記電源ラインに電圧変動が生じたか否かを、前記電圧検出手段の出力に基づいて判断する電圧変動判断手段と、前記電圧変動判断手段が前記電圧変動の生じたことを判断すると、前記直流-直流変換器の前記スイッチングを停止させる制御信号を生成する制御信号生成手段とを具備することを特徴とする D級増幅。

[2] 電圧検出手段は、前記電源ラインに接続されると共に、前記電源ラインに生じる電圧を分圧して検出する分圧抵抗で形成されて!ヽることを特徴とする請求項 1に記載の D級増幅器。

[3] 電圧変動判断手段は、前記基準電圧と前記電圧検出手段が検出した電圧とを比較することにより、前記電圧変動の生じたことを判断する比較回路で形成されていることを特徴とする請求項 1又は 2に記載の D級増幅器。

[4] 更に、前記電圧検出手段と前記電源ライン間に、前記電圧検出手段と直列接続した抵抗を有し、該抵抗に生じる電圧に応じて、前記直流-直流変換器の前記スィッチングを微調整することを特徴とする請求項 1〜3の何れか 1項に記載の D級増幅器。