明 細 書
D級増幅器
技術分野
[0001] 本発明は、例えばパルス密度変調 (PDM)やパルス幅変調 (PWM)等された矩形 波状の信号を増幅する D級増幅器に関する。
技術背景
[0002] 近年、ディジタル信号処理を行うオーディオシステム等にあっては、パルス密度変 調やパルス幅変調等によって変調された矩形波状のオーディオ信号 ( 、わゆる 1ビッ トストリーム形式のオーディオ信号)を D級増幅器で増幅し、ローパスフィルタを介して 直接スピーカに供給等する構成とすることにより、システム構成の簡素化、小型化、 高効率ィ匕等が図られている。
[0003] 図 1 (a)は、こうしたディジタルオーディオシステムに適用された従来の一般的な D 級増幅器の構成を表したブロック図である。
[0004] 同図において、この D級増幅器 AMPは、電源回路 1から出力されるプラス電源電 圧 (+Vs)とマイナス電源電圧 (-Vs)との 2電源電圧、すなわちグランド電位を基準し てプラス電圧とマイナス電圧の絶対値が同じである2電源電圧 (+Vs) , (-Vs)の下で 動作する信号入力回路 2と変調回路 3と駆動回路 4及び電界効果トランジスタ Ql, Q 2と、ローパスフィルタとしてのコイル L及びコンデンサ COを有して構成されて!、る。
[0005] 更に、電界効果トランジスタ Q1には、第 1のプラス電源ライン P1を通じてプラス電源 電圧 (+Vs)が供給され、電界効果トランジスタ Q2には、第 1のマイナス電源ライン G1 を通じてマイナス電源電圧 (-Vs)が供給され、信号入力回路 2と変調回路 3及び駆 動回路 4には、第 2のプラス電源ライン P2と第 2のマイナス電源ライン G2を通じてプラ ス電源電圧 (+Vs)とマイナス電源電圧 (-Vs)が各々供給されて!ヽる。
[0006] 信号入力回路 2は、図示して 、な 、信号源力も供給される例えば音楽等のアナ口 グ入力信号を電圧増幅して変調回路 3に供給し、変調回路 3は、その電圧増幅され たアナログ入力信号を 1ビットストリーム形式の信号 (以下「変調信号」と称する)に変 調して、駆動回路 4に供給している。
[0007] 駆動回路 4は、変調信号を電圧増幅すると共に、電界効果トランジスタ Ql, Q2の動 作バイアス点に合わせるべくレベルシフトを施して、電界効果トランジスタ Ql, Q2の 各ゲートに供給することにより、プッシュプル動作を行わせる。
[0008] そして、電界効果トランジスタ Ql, Q2がプッシュプル動作をすることにより、変調信 号を電力増幅した出力信号 Soutを発生し、更にその出力信号 Soutをコイル Lとコン デンサ COから成るローパスフィルタに通すことで、アナログ出力信号 Sspに戻して負 荷 (スピーカ等) SPに供給するようになって 、る。
[0009] 更に、第 1のプラス電源ライン P1とグランド GNDとの間と、第 1のマイナス電源ライン
G1とグランド GNDとの間とに、電源リップルを抑制するためのコンデンサ C1と C2が 各々接続されている。
[0010] 更に、第 1のプラス電源ライン P1とグランド GNDとの間と、第 1のマイナス電源ライン G1とグランド GNDとの間に、ダミー抵抗と称される抵抗 R1と R2が各々接続されてい る。
[0011] ここで、ダミー抵抗 Rl, R2は、電気特性の揃えられている電界効果トランジスタ Q1 , Q2が、例えば温度変動等の悪影響を受けて特性バラツキ等を生じたり、また、入力 回路 2や変調回路 3等の異常により、出力信号 Soutとアナログ出力信号 Sspにオフセ ットが生じる事態を招いた場合に、第 1のプラス電源ライン P1の電圧変動と、第 1のマ ィナス電源ライン G1の電圧変動が生じることを抑制するために設けられて 、る。
[0012] そして、ダミー抵抗 Rl, R2は、次に述べる原理に基づいて、第 1のプラス電源ライン P1と、第 1のマイナス電源ライン G1との電圧変動を抑制するようになっており、以下そ の原理を説明する。
[0013] まず、アナログ出力信号 Sspにオフセットが生じないいわゆる理想的な場合におけ る、この D級増幅器 AMPの動作を説明し、次に、アナログ出力信号 Sspにオフセット が生じることとなったときのダミー抵抗 R1と R2の機能について説明することとする。
[0014] アナログ出力信号 Sspにオフセットが生じない理想的な場合を説明するために、ァ ナログ入力信号の振幅が 0ボルトのとき、すなわち実質的にアナログ入力信号が変調 回路 3に入力されていない無信号時の場合を述べると、無信号時では、変調回路 3 力 デューティ比が 50%となる矩形波状の変調信号が出力され、駆動回路 4を介し
て電界効果トランジスタ Ql, Q2に供給される。
[0015] このため、図 1 (b)に示すように、 100%のデューティ比に相当する各周期 Tdの前 半の前期間(TdZ2)において、電界効果トランジスタ Q1がオン状態 Ton(Ql)且つ電 界効果トランジスタ Q2がオフ状態 ToiKQ2)となるのに従って、出力信号 Soutは論理" H"となり、電界効果トランジスタ Q1がオフ状態 TolKQl)且つ電界効果トランジスタ Q2 がオン状態 Ton(Q2)となる後半の後期間 (TdZ2)では、出力信号 Soutは論理" L"と なる。
[0016] すなわち、無信号時であって且つ電界効果トランジスタ Ql, Q2の特性が揃ってい るときには、出力信号 Soutは、デューティ比が 50%となる。
[0017] 更に、無信号時であって且つ電界効果トランジスタ Ql, Q2の特性が揃っているとき には、図 1 (d)に示すように、アナログ出力信号 Sspにオフセット電圧が生じない。この ことから、電界効果トランジスタ Q1がオン状態 Ton(Ql)となる前期間 (TdZ2)では、 出力電流 IIが、次式 (1)で表される電流変化率 Δ IIで流れることで、コイル Lに流れる コイル電流 Icは、図 1 (c)に示すように、マイナス方向力 プラス方向へ変化すると共 に、そのコイル電流 Icの平均電流値が 0アンペアになる。
[0018] [数 1]
(+Vs/ L ) X Ton (Ql) …ひ)
[0019] 更に、電界効果トランジスタ Q2がオン状態 Ton(Q2)となる後期間 (TdZ2)では、電 界効果トランジスタ Q2に流れる電流(以下「シンク電流」と称する) 12力 次式 (2)で表 される電流変化率 Δ 12で流れることで、コイル Lに流れるコイル電流 Icは、図 1 (c)に 示すように、プラス方向力 マイナス方向へ変化すると共に、そのコイル電流 Icの平 均電流値が 0になる。
[0020] [数 2]
Δ I 2= ("Vs/ D X Ton (Q2) … )
[0021] このように、コイル電流 Icの平均電流値力 ^アンペアであれば、出力電流 IIのコイル L側へ流れ込む方向と、シンク電流 12のコイル L側力 流れてくる方向とが逆方向で
あることから、出力電流 IIとシンク電流 12との平均電流値も 0アンペアとみなすことが でき、電源回路 1から電界効果トランジスタ Ql, Q2側を見ると、消費電流は 0アンべ ァとなる。このことから、アナログ出力信号 Sspにオフセットが生じない理想的な場合 では、電源リップルを抑制するためのコンデンサ CI, C2の各々の電圧が変動しない ため、抵抗 Rl, R2は、第 1のプラス電源ライン P1と第 1のマイナス電源ライン G1に接 続されて!ヽるだけの状態となる。
[0022] ところが、電気特性が揃えられている電界効果トランジスタ Ql, Q2が、例えば温度 変動等の影響で特性バラツキを生じることとなった場合、図 1 (g)に例示するように、 アナログ出力信号 Sspにオフセット電圧 Vofsetが生じることとなり、第 1のプラス電源ラ イン P1又は第 1のマイナス電源ライン P2に電圧変動が生じる。
[0023] すなわち、電界効果トランジスタ Ql, Q2に特性バラツキが生じると、図 1 (e)に示す ように、例えば、電界効果トランジスタ Q1がオン状態 Ton(Ql)となる期間の方力 電界 効果トランジスタ Q2がオン状態 Ton(Q2)となる期間よりも長くなり、出力信号 Soutのデ ユーティ比が 50%とはならなくなる。
[0024] そして、出力信号 Soutのデューティ比が 50%とはならず、図 1 (g)に例示したように 、アナログ出力信号 Sspにプラスのオフセット電圧 Vofsetが生じた場合、電界効果トラ ンジスタ Q 1がオン状態 Ton(Q 1)となる期間での出力電流 IIは、次式 (3)で表される電 流変化率 Δ Ι1で流れ、コイル電流 Icは、図 1 (f)に示すように、マイナス方向とプラス 方向との対称性を有さない電流となる。このことから、無信号時であっても、出力電流 IIの平均電流値は 0にはならず、プラスのオフセット電流が生じることとなる。
[0025] [数 3]
Δ I 1 = (+Vs— Vofset) / L ) X Ton (Ql) …(3)
[0026] 更に、電界効果トランジスタ Q2がオン状態 Ton(Q2)となる期間でのシンク電流 12は 、次式 (4)で表される電流変化率 Δ 12で流れ、コイル電流 Icは、図 1 (f)に示すように、 プラス方向とマイナス方向との対称性を有さない電流となる。このことから、シンク電流 12の平均電流値は 0にはならず、プラスのオフセット電流が生じることとなる。つまり、 図 1 (a)中の 12とは逆方向の電流が流れることになる。
[0027] [数 4]
Δ I 2= (Vofset- (-Vs) ) / L) X Ton (Q2) "' (4)
[0028] このように、電界効果トランジスタ Ql, Q2に特性バラツキが生じた場合、電界効果ト ランジスタ Q1がオン状態 Ton(Ql)又は電界効果トランジスタ Q2がオン状態 Ton(Q2) になって、常にコイル Lを介して負荷 SPに電流を流して 、ることになる。
[0029] そして、プラスのオフセット電圧により、常に負荷 SPに電流が流れると、オフセット電 圧 Vofsetが無いとき(0ボルトのとき)よりも、出力電流 IIが増加する一方で、シンク電 流 12も逆方向で増加することとなり、更に、出力電流 IIの増加に従って電源回路 1か ら流出するプラス電源電流 +Isが増加し、シンク電流 12が逆電流になることによって電 源回路 1に流入するマイナス電源電流- Isが減少することとなる。
[0030] そして、電源回路 1にとつてプラス電源電流 +Isが増加することは、電源能力を十分 に有していることから問題とならないが、マイナス電源電流- Isが減少し、 12 >14に なると、信号入力回路 2等が接続されている第 2のマイナス電源ライン G2を通じて流 れてくる電流 14と逆方向電流 12との差分電流(一 12— 14)がコンデンサ C2に充電さ れ、仮にダミー抵抗 R2が設けられていない場合には、その充電電圧は、オフセット電 圧 Vofsetが無 、ときのマイナス電源電圧(-Vs)よりも、更に低!、マイナス電圧となる。
[0031] このように、仮にダミー抵抗 R2が設けられて ヽな 、場合には、コンデンサ C2の充電 電圧が、オフセット電圧 Vofsetが無いときのマイナス電源電圧(-Vs)よりも、更に低い マイナス電圧となることで、第丄のマイナス電源ライン G1に電圧変動が生じることとな る。
[0032] そこで、従来の D級増幅器 AMPでは、差分電流(一 12— 14)がコンデンサ C2に充 電されないように、ダミー抵抗 R2が設けられており、第 1のマイナス電源ライン G1をマ ィナス電源電圧 (-Vs)に保つようにして!/、る。
[0033] なお、以上の説明では、図 1 (e)〜 (g)を参照して、アナログ出力信号 Sspにプラス のオフセット電圧 Vofsetが生じた場合でのダミー抵抗 R2の機能について述べたが、 アナログ出力信号 Sspにマイナスのオフセット電圧 Vofsetが生じた場合には、ダミー 抵抗 R1が同様の機能を発揮する。
[0034] つまり、マイナス電圧のオフセット電圧 Vofsetが生じた場合には、各周期(Td)にお いて、電界効果トランジスタ Q1がオン状態 Ton (Ql)となる期間が短ぐ電界効果トラ ンジスタ Q2がオン状態 Ton (Q2)となる期間が長くなり、出力電流 12が増加し、 IIが図 1 (a)中の IIとは逆方向の電流となる。
[0035] このため、信号入力回路 2等が接続されて ヽる第 2のプラス電源ライン P2に流れる 電流 13と逆方向電流 IIとの差分電流(一 II 13)がコンデンサ C1に充電され、仮に ダミー抵抗 R1が設けられていない場合には、その充電電圧は、オフセット電圧 Vofset が無 ヽときのプラス電源電圧 (+Vs)よりも、更に高 、プラス電圧となる。
[0036] そこで、差分電流(—11— 13)がコンデンサ C1に充電されないように、ダミー抵抗 R1 が設けられており、第 1のプラス電源ライン P1をプラス電源電圧 (+Vs)に保つようにし ている。
発明の開示
発明が解決しょうとする課題
[0037] ところで、上記従来の D級増幅器 AMPでは、ダミー抵抗 Rl, R2を設けることで、電 界効果トランジスタ Ql, Q2に掛力る電源電圧 (+Vs) , (-Vs)の安定ィ匕が図られてい る力 これらダミー抵抗 Rl, R2は、第 1のプラス電源ライン P1とグランド GND、及び第 1のマイナス電源ライン G1とグランド GNDとの間に常時接続されているため、電源電 圧が変動した場合だけでなぐ常に電流が流れることとなる。
[0038] このため、ダミー抵抗 Rl, R2において常に電流が消費され、電力を無駄に消費す るという問題があった。
[0039] また、 D級増幅器は理論上、電力消費の低減化、高効率ィ匕を図ることが可能な増 幅器である力 ダミー抵抗 Rl, R2において常に電流が消費されることで、 D級増幅 器 AMPの全体の効率ィ匕が図られて ヽな ヽと 、う課題があった。
[0040] 本発明は、こうした従来の問題点に鑑みて成されたものであり、電源電圧の安定ィ匕 と電力消費の低減ィ匕を図ることが可能な D級増幅器を提供することを目的とする。 課題を解決するための手段
[0041] 請求項 1に記載の発明は、所定電圧の電源電圧を出力する電源に接続された電 源ラインを通じて供給される電圧を、矩形波状の変調信号に基づ!ヽてスイッチングす
ることにより出力信号を生成するスィッチ素子を備えた D級増幅器であって、前記出 力信号にオフセットが生じることにより前記電源ラインの電圧が前記電源電圧力 変 動したか否か検出し、電圧が変動したことを検出すると検出信号を発生する電圧検 出手段と、前記検出信号の発生に応じて、前記電源ラインに流れる電流を低減又は 増加することにより、前記電源ラインの電圧を前記電源電圧に維持する電流制御手 段と、を具備することを特徴とする。
図面の簡単な説明
[0042] [図 1]従来の D級増幅器の構成及びその問題点を説明するための図である。
[図 2]本発明の実施形態に係る D級増幅器の構成を表したブロック図である。
[図 3]本発明の実施例に係る D級増幅器の構成を表した回路図である。
発明を実施するための最良の形態
[0043] 発明を実施するための最良の形態について、図 2を参照して説明する。図 2は、本 実施形態に係る D級増幅器の構成を表したブロック図である。
[0044] 同図において、この D級増幅器 10は、電源回路 11から出力されるプラス電源電圧
(+Vs)とマイナス電源電圧 (-Vs)との 2電源電圧の下で動作する信号入力回路 12と 変調回路 13と駆動回路 14及びスィッチ手段としての電界効果トランジスタ Ql, Q2と 、ローパスフィルタ 15を有して構成されている。ここで、電源電圧(+Vs) , (-Vs)は、 グランド GNDの電位を中心として、電圧の絶対値が等しくなつている。
[0045] 電界効果トランジスタ Q1には、第 1のプラス電源ライン P1を通じてプラス電源電圧( +Vs)が供給され、電界効果トランジスタ Q2には、第 1のマイナス電源ライン G1を通じ てマイナス電源電圧 (-Vs)が供給され、信号入力回路 2と変調回路 3及び駆動回路
4には、第 2のプラス電源ライン P2と第 2のマイナス電源ライン G2を通じてプラス電源 電圧 (+Vs)とマイナス電源電圧 (-Vs)が各々供給されて!ヽる。
[0046] また、電界効果トランジスタ Ql, Q2は、電気特性の揃ったものが用いられており、 後述の出力信号 Soutとアナログ出力信号 Sspにオフセット電圧が生じないときには、 第 1のプラス電源ライン P 1を通じて電界効果トランジスタ Q 1に流れる出力電流 11と第 2のプラス電源ライン P2に流れる電流 13との合計電流(プラス電源電流) +Isと、電界 効果トランジスタ Q2側から第 1のマイナス電源ライン G1に流れるシンク電流 12と第 2の
マイナス電源ライン G2に流れる電流 14との合計電流(マイナス電源電流) -Isの絶対 値とが等しくなる。
[0047] 信号入力回路 2は、図示して ヽな ヽ信号源から供給されるアナログ入力信号を電 圧増幅して変調回路 3に供給し、変調回路 3は、その電圧増幅されたアナログ入力 信号を PDM変調や PWM変調により、 1ビットストリーム形式の変調信号に変調して 駆動回路 4に供給する。
[0048] また、変調回路 3は、アナログ入力信号の振幅が 0ボルトのときには、デューティ比 が 50%となる変調信号を出力し、アナログ入力信号の振幅が 0ボルトからプラス電圧 側又はマイナス電圧側へ変化するのに応じて、デューティ比が 50%から変化する変 調信号を出力する。
[0049] 駆動回路 4は、変調信号を電圧増幅すると共に、電界効果トランジスタ Ql, Q2の動 作バイアス点に合わせるようにレベルシフトを施して、電界効果トランジスタ Ql, Q2の 各ゲートに供給することにより、スイッチングによるプッシュプル動作を行わせる。
[0050] そして、電界効果トランジスタ Ql, Q2が、プッシュプル動作をすることにより、変調 信号を電力増幅した出力信号 Soutを発生し、更にその出力信号 Soutをローパスフィ ルタ 15に通すことで、アナログ出力信号 Sspに戻して負荷 (スピーカ等) SPに供給す るようになっている。
[0051] 更に、第 1のプラス電源ライン P1とグランド GNDとの間と、第 1のマイナス電源ライン G1とグランド GNDとの間とに、電源リップルを抑制するためのコンデンサ C1と C2が 各々接続されている。
[0052] 更に、第 1のプラス電源ライン P1とグランド GNDの間に、第 1の電圧検出部 16pと第 1の電流制御部 17pが接続され、第 1のマイナス電源ライン G 1とグランド GNDの間に 、第 2の電圧検出部 16gと第 2の電流制御部 17gが接続されて ヽる。
[0053] ここで、第 1の電圧検出部 16pは、第 1のプラス電源ライン P1の電圧を逐一調べ、プ ラス電源電圧 (+Vs)より高い電圧となったカゝ否か検出する。更に、第 1のプラス電源ラ イン P1の電圧がプラス電源電圧 (+Vs)より高いことを検出すると、第 1のプラス電源ラ イン P 1の電圧を示す検出信号 Dpを第 1の電流制御部 17pに供給する。
[0054] 第 1の電流制御部 17pは、検出信号 Dpが供給されると、その検出信号 Dpで示され
る第 1のプラス電源ライン PIの電圧に応じて、第 1のプラス電源ライン P1からグランド GND側へ電流を放流する。つまり、第 1の電流制御部 17pは、第 1のプラス電源ライ ン P1の電圧がプラス電源電圧 (+Vs)より高いときには、検出信号 Dpに従って、第 1の プラス電源ライン P1からグランド GND側へ電流を放流し、検出信号 Dpが供給されな くなるとその電流の放流を停止し、再び検出信号 Dpが供給されることとなると、第 1の プラス電源ライン P1からグランド GND側へ電流を放流し、そして検出信号 Dpが供給 されなくなるとその電流の放流を停止するという処理を繰り返す。これにより、第 1のプ ラス電源ライン P1の電圧をプラス電源電圧 (+Vs)より高電圧となるのを防止すると共 に、プラス電源電圧 (+Vs)に維持する。
[0055] 第 2の電圧検出部 16gは、第 1のマイナス電源ライン G1の電圧を逐一調べ、マイナ ス電源電圧 (-Vs)より低い電圧となった力否力検出する。更に、第 1のマイナス電源 ライン G1の電圧がマイナス電源電圧 (-Vs)より低いことを検出すると、第 1のマイナス 電源ライン G1の電圧を示す検出信号 Dgを第 2の電流制御部 17gに供給する。
[0056] 第 2の電流制御部 17gは、第 2の電圧検出部 16gからの検出信号 Dgの供給を受け て、その検出信号 Dgで示される第 1のマイナス電源ライン G1の電圧に応じて、グラン ド GND側から第 1のマイナス電源ライン G1へ電流を流す。つまり、第 2の電流制御部 17gは、第 1のマイナス電源ライン G1の電圧がマイナス電源電圧(-Vs)より低いとき には、検出信号 Dgに従って、グランド GND側力も第 1のマイナス電源ライン G1へ電 流を放流 (別言すれば、流入)し、検出信号 Dgが供給されなくなるとその電流の流入 を停止し、再び検出信号 Dgが供給されることとなると、検出信号 Dgに従って、グラン ド GND側から第 1のマイナス電源ライン G 1へ電流を流入し、そして検出信号 Dgが供 給されなくなるとその電流の流入を停止するという処理を繰り返す。これにより、第 1の マイナス電源ライン G1の電圧をマイナス電源電圧(-Vs)より低電圧となるのを防止す ると共に、マイナス電源電圧 (-Vs)に維持する。
[0057] 次に、力かる構成を有する D級増幅器 10の動作例について説明する。
[0058] 変調回路 13から出力される変調信号が駆動回路 14を介して電界効果トランジスタ Ql, Q2に供給されると、電界効果トランジスタ Ql, Q2がプッシュプル動作をすること により、変調信号に対応した出力信号 Soutを生成し、ローパスフィルタ 15を通じて負
荷 SPに供給する。
[0059] ここで、電界効果トランジスタ Ql, Q2が、設計の際に決められた電気特性のまま揃 つている場合には、出力信号 Soutとローパス 15から出力されるアナログ出力信号 Ss pにはオフセット電圧が生じない。このため、電界効果トランジスタ Q1がオン状態とな るときに流れる出力電流 IIにはオフセット電流が発生せず、更に、電界効果トランジ スタ Q2がオン状態となるときに流れるシンク電流 12にもオフセット電流が生じない。
[0060] このように、出力電流 IIとシンク電流 12にオフセット電流が生じないときには、電源回 路 1から電界効果トランジスタ Ql, Q2側を見ると、消費電流は 0アンペアとみなされる 。このことから、第 1のプラス電源ライン P1の電圧はプラス電源電圧 (+Vs)に維持され 、第 1のマイナス電源ライン G1の電圧はマイナス電源電圧 (-Vs)に維持される。
[0061] そして、第 1の電圧検出部 16pが、第 1のプラス電源ライン P1の電圧がプラス電源 電圧 (+Vs)に維持されていることを検出すると、電流制御部 17bへ検出信号 Dpを供 給せず、更に、電流制御部 17bが電流を流さないため、第 1のプラス電源ライン P1の 電圧をプラス電源電圧 (+Vs)のままに保持する。
[0062] 更に、第 2の電圧検出部 16gが、第 1のマイナス電源ライン G1の電圧がマイナス電 源電圧 (-Vs)に維持されていることを検出すると、電流制御部 17gへ検出信号 Dgを 供給せず、更に、電流制御部 17gが電流を流さないため、第 1のマイナス電源ライン G1の電圧をマイナス電源電圧 (-Vs)のままに保持する。
[0063] 次に、例えば温度変動等の何らかの悪影響を受けて、電界効果トランジスタ Ql, Q 2の電気特性が変化した場合の動作について説明する。
[0064] 電界効果トランジスタ Ql, Q2の電気特性が変化した場合、出力信号 Soutとアナ口 グ出力信号 Sspにオフセット電圧が生じることとなり、電界効果トランジスタ Q1の出力 電流 II又は電界効果トランジスタ Q2のシンク電流 12にオフセット電流が生じることとな る。
[0065] ここで、アナログ出力信号 Sspにプラスのオフセット電圧が生じた場合には、出力電 流 IIのオフセット電流が増加するのに伴って、電源回路 11から出力されるプラス電源 電流 +Isが増加するが電源能力が十分なため問題はない。しかし、シンク電流 12には 逆方向の電流が流れるため、 12 >14の場合、信号入力回路 12等から流れてくる電
流 14と逆方向電流 12との差分電流(一 12— 14)がコンデンサ C2に充電されて、第 1 のマイナス電源ライン G1の電圧がマイナス電源電圧 (-Vs)よりも低電圧へと変動しよ うとする。
[0066] このように、第 1のマイナス電源ライン G1の電圧がマイナス電源電圧(-Vs)より低電 圧へと変動しょうとすると、電圧検出部 16gが低くなつた電圧を検出して検出信号 Dg を出力し、更に電流制御部 17gが検出信号 Dgを受けて、上述の差分電流(一 12— 14 )に相当する電流をグランド GND側力 第 1のマイナス電源ライン G1へ流入させる。 このため、電圧検出部 16gと電流制御部 17gは、コンデンサ C2の充電電圧がマイナ ス電源電圧 (-Vs)より低電圧へと変動することを抑止して、第 1のマイナス電源ライン G1の電圧をマイナス電源電圧 (-Vs)に保持する。
[0067] 以上説明したように、本実施形態の D級増幅器 10によれば、出力信号 Soutにオフ セットが生じることにより電源ライン PI, G1の電圧が電源電圧 (+Vs) , (- Vs)から変動 したか否か検出し、電圧が変動したことを検出すると検出信号 Dp, Dgを発生する電 圧検出部 16p, 16gと、検出信号 Dp, Dgの発生に応じて、電源ライン PI, G1に流れ る電流を低減又は増加することにより、電源ライン PI, G1の電圧を電源電圧 (+Vs) , (-Vs)に維持する電流制御部 17p, 17pを設けたので、電界効果トランジスタ Ql, Q2 に特性バラツキなどが生じて、出力信号 Soutにオフセットが生じた場合でも、電源電 圧 (+Vs) , (-Vs)の安定化と電力消費の低減ィ匕を図ることができる。
[0068] また、電源ライン PI, G1の電圧変動を防止することができるため、電界効果トランジ スタ Ql, Q2に耐電圧以上の電圧が掛カることを防止することができ、電界効果トラン ジスタ Ql, Q2が破損等することを防止することができる。
実施例
[0069] 次に、図 2に示した実施形態のより具体的な実施例について、図 3を参照して説明 する。なお、図 3は、本実施例の D級増幅器 10の構成を表した回路図であり、図 2と 同一又は相当する部分を同一符号で示している。
[0070] 図 3において、この D級増幅器 10の特徴を述べると、図 2に示した第 1の電圧検出 部 16pが、第 1のプラス電源ライン P1とグランド GNDの間に直列接続されたツエナー ダイオード ZDpと抵抗 Ripによって形成され、第 1の電流制御部 17pが、第 1のプラス
電源ライン PIとグランド GNDの間に直列接続された抵抗 R3pと NPNトランジスタ Qp によって形成されている。更に、ツエナーダイオード ZDpと抵抗 Ripとの接続点に生じ る検出信号 Dpを NPNトランジスタ Qpのベースに供給するための抵抗 R2pが設けら れている。
[0071] また、図 2に示した第 2の電圧検出部 16gが、第 1のマイナス電源ライン G1とグランド GNDの間に直列接続されたツエナーダイオード ZDgと抵抗 Rigによって形成され、 第 2の電流制御部 17gが、第 1のマイナス電源ライン G1とグランド GNDの間に直列接 続された抵抗 R3gと PNPトランジスタ Qgによって形成されている。更に、ツエナーダイ オード ZDgと抵抗 Rigとの接続点に生じる検出信号 Dgを PNPトランジスタ Qgのべ一 スに供給するための抵抗 R2gが設けられて 、る。
[0072] また、図 2に示したローパスフィルタ 15力 コイル Lとコンデンサ COによって形成され 、出力信号 Soutをアナログ出力信号 Sspに変換して負荷 (スピーカ) SPに供給するよ うになつている。
[0073] 更に、本実施例の D級増幅器 10では、コイル Lとコンデンサ COとの接続点と、ダラ ンド GNDとの間に、コンパレータ等で形成されたオフセット検出回路 18と、常開スィ ツチ等で形成された保護回路 19が接続されている。
[0074] そして、オフセット検出回路 18は、アナログ出力信号 Sspに過大なプラス電圧又は マイナス電圧のオフセット電圧が生じたか否かを逐一検出し、該過大なオフセット電 圧が生じたことを検出すると、異常が発生したことを示す検出信号 Dcを保護回路 19 に供給する。
[0075] 保護回路 19は、オフセット検出回路 18から検出信号 Dcが供給されないときには動 作せず、検出信号 Dcが供給されると、駆動回路 14に制御信号 Sigを送り、スィッチン グ動作を停止させる。
[0076] このように、オフセット検出回路 18と保護回路 19は、アナログ出力信号 Sspに過大 なオフセット電圧が生じた場合に、スイッチング動作を停止させ、つまり、 Ql、 Q2共に OFFにし、スピーカ等の負荷 SPを破損から防止する。
[0077] 次に、力かる構成を有する D級増幅器 10の動作について説明する。なお、出力信 号 Soutとアナログ出力信号 Sspにオフセット電圧が生じた場合の動作について説明
する。
[0078] 変調回路 13から出力される変調信号が駆動回路 14を介して電界効果トランジスタ Ql, Q2に供給されると、電界効果トランジスタ Ql, Q2がプッシュプル動作をすること により、変調信号に対応した出力信号 Soutを生成し、ローパスフィルタ 15を通じて負 荷 SPに供給する。
[0079] ここで、電界効果トランジスタ Ql, Q2が、設計の際に決められた電気特性のまま揃 つている場合には、出力信号 Soutとローパス 15から出力されるアナログ出力信号 Ss pにはオフセット電圧が生じない。このため、電界効果トランジスタ Q1がオン状態とな るときに流れる出力電流 IIにはオフセット電流が発生せず、更に、電界効果トランジ スタ Q2がオン状態となるときに流れるシンク電流 12にもオフセット電流が生じない。
[0080] このように、出力電流 IIとシンク電流 12にオフセット電流が生じないときには、電源回 路 1から電界効果トランジスタ Ql, Q2側を見ると、消費電流は 0アンペアとみなされる 。このことから、第 1のプラス電源ライン P1の電圧はプラス電源電圧 (+Vs)に維持され 、第 1のマイナス電源ライン G1の電圧はマイナス電源電圧 (-Vs)に維持される。
[0081] そして、第 1のプラス電源ライン P1の電圧がプラス電源電圧 (+Vs)に維持されてい ると、ッヱナ一ダイオード ZDpはオフ状態のままとなり、検出信号 Dpの電圧はグランド GNDと同じ 0ボルトとなる。更に、 NPNトランジスタ Qpのベース電位も 0ボルトとなる ため、 NPNトランジスタ Qpは電流を流さないオフ状態となり、第 1のプラス電源ライン P1の電圧をプラス電源電圧 (+Vs)に保持する。
[0082] また、第 1のマイナス電源ライン G1の電圧がマイナス電源電圧 (-Vs)に維持されて いると、ツエナーダイオード ZDgはオフ状態のままとなり、検出信号 Dgの電圧はダラ ンド GNDと同じ 0ボルトとなる。更に、 NPNトランジスタ Qgのベース電位も 0ボルトとな るため、 PNNトランジスタ Qgは電流を流さないオフ状態となり、第 1のマイナス電源ラ イン G1の電圧をマイナス電源電圧 (-Vs)に保持する。
[0083] 次に、例えば温度変動等の何らかの悪影響を受けて、電界効果トランジスタ Ql, Q 2の電気特性が変化した場合、出力信号 Soutとアナログ出力信号 Sspにオフセット電 圧が生じることとなり、電界効果トランジスタ Q1の出力電流 II又は電界効果トランジス タ Q2のシンク電流 12にオフセット電流が生じることとなる。
[0084] ここで、アナログ出力信号 Sspにプラスのオフセット電圧が生じた場合には、出力電 流 IIのオフセット電流が増加するのに伴って、電源回路 11から出力されるプラス電源 電流 +Isが増加するが電源能力が十分なため問題はない。しかし、シンク電流 12と、 信号入力回路 12等力も流れてくる電流 14は互いに逆方向の電流であるため、各電 流の流れる方向を考えると、各値が 12 >14の場合、電流 12と電流 14との差分電 流(一12—14)がコンデンサ C2に充電されて、第 1のマイナス電源ライン G1の電圧が マイナス電源電圧 (-Vs)よりも低電圧へと変動しょうとする。
[0085] このように、第 1のマイナス電源ライン G1の電圧がマイナス電源電圧(-Vs)より低電 圧へと変動しょうとすると、ツエナーダイオード ZDgはオン状態となり、検出信号 Dgの 電圧は、グランド GND側からツエナーダイオード ZDg側へ流れる電流と抵抗 Rigとの 積に相当する電圧となる。更に、 PNPトランジスタ Qgのベースに検出信号 Dpが供給 されることにより、 PNPトランジスタ Qgはオン状態となり、グランド GND力 第 1のマイ ナス電源ライン G1へ電流を流すことで、第 1のマイナス電源ライン PGの電圧を低!ヽ 電圧へと変動することを抑止して、第 1のマイナス電源ライン G1の電圧をマイナス電 源電圧 (-Vs)に保持する。
[0086] 以上説明したように、本実施例の D級増幅器 10によれば、出力信号 Soutにオフセ ットが生じることにより電源ライン PI, G1の電圧が電源電圧 (+Vs) , (-Vs)力も変動し たか否か検出し、電圧が変動したことを検出すると検出信号 Dp, Dgを発生する電圧 検出部 16p, 16gと、検出信号 Dp, Dgの発生に応じて、電源ライン PI, G1に流れる 電流を低減又は増加することにより、電源ライン PI, G1の電圧を電源電圧 (+Vs) , (- Vs)に維持する電流制御部 17p, 17pを設けたので、電界効果トランジスタ Ql, Q2に 特性バラツキなどが生じて、出力信号 Soutにオフセットが生じた場合でも、電源電圧 (+Vs) , (-Vs)の安定化と電力消費の低減ィ匕を図ることができる。
[0087] また、電源ライン PI, G1の電圧変動を防止することができるため、電界効果トランジ スタ Ql, Q2に耐電圧以上の電圧が掛カることを防止することができ、電界効果トラン ジスタ Ql, Q2が破損等することを防止することができる。
[0088] また、電圧検出部 16p, 16gと電流制御部 17p, 17pが簡素な構成であるため、部 品点数の低減が可能であり、且つ回路規模が大きくしなくて済むという効果が得られ
る。
また、オフセット検出回路 18と保護回路 19が設けられることにより、アナログ出力信 号 Sspに過大なオフセット電圧が生じた場合に、駆動回路 14を停止させることにより、 スピーカ等の負荷 SPを破損力も防止することができる。