WO2006013626A1 - Ｉｃカードおよび半導体装置 - Google Patents

Ｉｃカードおよび半導体装置 Download PDF

Info

Publication number
WO2006013626A1
WO2006013626A1 PCT/JP2004/011169 JP2004011169W WO2006013626A1 WO 2006013626 A1 WO2006013626 A1 WO 2006013626A1 JP 2004011169 W JP2004011169 W JP 2004011169W WO 2006013626 A1 WO2006013626 A1 WO 2006013626A1
Authority
WO
WIPO (PCT)
Prior art keywords
antenna
power
card
writer
reader
Prior art date
Application number
PCT/JP2004/011169
Other languages
English (en)
French (fr)
Inventor
Takayuki Nagasawa
Shinji Yajima
Toshiyuki Teramoto
Shunsuke Fueki
Hiroshi Okubo
Masayoshi Isobe
Takeshi Kikuchi
Andrzej Radecki
Original Assignee
Fujitsu Limited
Ffc Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited, Ffc Limited filed Critical Fujitsu Limited
Priority to PCT/JP2004/011169 priority Critical patent/WO2006013626A1/ja
Publication of WO2006013626A1 publication Critical patent/WO2006013626A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

　交流の電力がリーダライタから無線によって供給され動作するＩＣカードにおいて、電力を整流するブリッジ接続されたスイッチ素子の電圧降下を抑制し、電力低下を防止する。 　アンテナ（１ａ）は、リーダライタから電力を受信する。スイッチ素子（ＳＷ１）～（ＳＷ４）は、ブリッジ接続され、アンテナ（１ａ）によって受信される電力を整流する。アンテナ（１ｂ），（１ｃ）は、アンテナ（１ａ）の両端に直列接続され電力を受信し、スイッチ素子（ＳＷ３），（ＳＷ４）をオン／オフする。これによって、スイッチ素子（ＳＷ３），（ＳＷ４）には、十分にオンすることができる電力が供給されるので、スイッチ素子（ＳＷ３），（ＳＷ４）の電圧降下を抑制でき、電力低下を防止できる。                                                                                 

Description

明 細 書
ICカードおよび半導体装置
技術分野
[0001] 本発明は icカードおよび半導体装置に関し、特に交流の電力がリーダライタから無 線によって供給され動作する ICカードおよび半導体装置に関する。
背景技術
[0002] 現在、 ICカードは、定期券や物品を識別するタグ、住民基本台帳カード、クレジット カードなどに用いられている。 ICカードは、記憶する情報のセキュリティを確保するた め、メモリだけでなく CPU等を搭載し、高機能化が進んでいる。 ICカードの回路規模 は、大きくなり、必要とする電力も大きくなつてきている。 ICカードには、接触型と非接 触型とがある。非接触型の ICカードは、リーダライタから無線で電力が供給されて動 作し、データの送受信を行っている（例えば、特許文献 1， 2参照）。
[0003] 図 5は、従来の ICカードの回路図である。
図に示すように ICカードは、アンテナ 101、信号調整回路 102、全波整流回路 103 、電源端子 104a, 104b、および接触端子 105a, 105bを有している。
[0004] アンテナ 101は、リーダライタと信号の送受信を行う。また、アンテナ 101は、リーダ ライタから交流の電力を受信する。
信号調整回路 102は、アンテナ 101で受信される信号および電力を共振させる。ま た、信号調整回路 102は、アンテナ 101で受信される信号および電力の過電圧を防 止する。信号調整回路 102は、例えば、アンテナ 101のインダクタンスと共振するコン デンサと、アンテナ 101の受信する信号および電力の過電圧を防止するッヱナーダ ィオードなどで構成される。
[0005] 全波整流回路 103は、 NMOSのトランジスタであるスィッチ素子 SW101— SW10 4を有している。全波整流回路 103は、アンテナ 101によって受信された電力を全波 整流し、電源端子 104a, 104bに出力する。電源端子 104a, 104bに出力された電 力は、 ICカードに搭載されているメモリや CPU、各回路に供給される。
[0006] 接触端子 105a, 105bは、例えば、 ICカードを接触型として使用する場合に、リー ダライタと接触して電力を受信する。受信した電力は、電源端子 104a, 104bに出力 され、 ICカードに搭載されているメモリや CPU、各回路に供給される。
[0007] アンテナ 101の両端からは、 Vantl , Vant2の電圧が出力され、電源端子 104a,
104b力らは、全波整流回路 103によって正の電圧 DC ( + )、グランドレベル電圧（0
V) DC (-)が出力されるとする。
[0008] 他の ICカードの例について説明する。
図 6は、従来の ICカードの他の回路図である。
図に示すように ICカードは、アンテナ 1 11、信号調整回路 112、全波整流回路 113 、電源端子 114a, 114b,および接触端子 1 15a, 115bを有している。アンテナ 111 、信号調整回路 112、電源端子 114a, 114b,および接触端子 115a， 115bは、図 5 のアンテナ 101、信号調整回路 102、電源端子 104a, 104b,および接触端子 105 a, 105bと同じであり、その説明を省略する。
[0009] 全波整流回路 113は、 NMOSのトランジスタである NMOSトランジスタ M101 , M る。全波整流回路 113は、アンテナ 111によって受信された電力を全波整流し、電源 端子 114a, 114bに出力する。電源端子 114a, 114bに出力された電力は、 ICカー ドに搭載されているメモリや CPU、各回路に供給される。
[0010] PMOSトランジスタ M103, M104の詳細について説明する。
図 7は、図 6に示す全波整流回路の PMOSトランジスタの断面図である。 図に示すように PMOSトランジスタ M103は、 P型サブストレート 121の上に、 Nゥェ ノレ 122力 S形成され、その Nウエノレ 122に P型のドレイン 123、ソース 124、および N + 領域 125がドーピングによって形成されている。なお、 PMOSトランジスタ M104も図 7と同様にして形成され、 PMOSトランジスタ M103と同じ構成を有している。
[0011] PMOSトランジスタ M103、 M104は、整流の動作をするとき、ソース 124からドレイ ン 123に電流が流れる。このとき、 PMOSトランジスタ M103， M104には、ドレイン 1 23とソース 124力ェミッタ、 Nゥエル 122がベース、 P型サブストレート 121がコレクタと なる寄生トランジスタが形成される。この寄生トランジスタのェミッタ—ベース間の電圧 力ある電圧以上になると、寄生トランジスタはオン状態となり、 P型サブストレート 121 に電流が流れる。
特許文献 1：特開 2003 - 296681号公報（段落番号〔0026〕一〔0027〕、図 1) 特許文献 2 :特開 2000-151480号公報（段落番号〔0013〕一〔0014〕、図 1) 発明の開示
発明が解決しょうとする課題
[0012] ところで、 ICカードは、上記で述べたように高機能化が進み、回路規模も大きぐ必 要とする電力も大きくなつている。
し力し、図 5に示す全波整流回路 103では、スィッチ素子 SW103, SW104を、ゲ 一トードレイン間を短絡してダイオード接続としているため、アンテナ 101から得られる 電圧が大きく降下し、得られる電力が小さくなるという問題点があった。
[0013] これは、 Vantl >Vant2の場合、スィッチ素子 SW102,スィッチ素子 SW103はォ ン状態、スィッチ素子 SW101，スィッチ素子 SW104はオフ状態となる。スィッチ素子 SW102は、ゲート—ソース間にアンテナ 101から得られる最大の電位差の Vantl— V ant2が印加され、飽和領域で動作するのに対し、スィッチ素子 SW103は、ゲート— ソース間に Vantl— DC ( + )と小さな電位差が印加され、能動領域で動作するためで ある。
[0014] Vantlく Vant2の場合、スィッチ素子 SW102, SW103はオフ状態、スィッチ素子 SW101 , SW104はオン状態となる。スィッチ素子 SW101は、ゲート—ソース間に比 較的大きな電位差の Vant2-DC (—）が印加されるのに対し、スィッチ素子 SW104 は、ゲート ソース間の電圧がスィッチ素子 SW104のスレツショルド電圧なので、ゲ ートに誘電される電荷が少なぐゲート ドレイン間に流れる電流が少なくなるためで ある。
[0015] また、図 6に示す全波整流回路 113は、 PMOSトランジスタ M103, M104を使用 するため、図 5のようにアンテナ 101から得られる電圧が降下するということはないが、 図 7に示したように P型サブストレート 121に電流が流れるため、 PMOSトランジスタ M103, M104を形成している半導体を劣化させてしまうという問題点があった。
[0016] 本発明はこのような点に鑑みてなされたものであり、電力を整流するスィッチ素子の 電圧降下を抑制し、電力低下を防止した ICカードおよび半導体装置を提供すること を目的とする。
[0017] また、本発明では、 PMOSトランジスタを形成している半導体のサブストレートへの 電流の流れを防止し、半導体の劣化を防止した ICカードおよび半導体装置を提供 することを目的とする。
課題を解決するための手段
[0018] 本発明では上記問題を解決するために、図 1に示すような交流の電力がリーダライ タから無線によって供給され動作する ICカードにおいて、リーダライタから電力を受 信する第 1のアンテナ laと、第 1のアンテナ laによって受信される電力を整流する、 ブリッジ接続されたスィッチ素子 SW1— SW4と、第 1のアンテナ laの両端に直列接 続されリーダライタから電力を受信し、スィッチ素子 SW3, SW4をオン/オフする第 2のアンテナ lb, lcと、を有することを特徴とする ICカードが提供される。
[0019] このような ICカードによれば、スィッチ素子 SW1— SW4は、第 1のアンテナ laによ つて受信される電力を整流する。第 2のアンテナ lb, lcは、第 1のアンテナ laの両端 に直列接続され電力を受信し、スィッチ素子 SW3, SW4をオン/オフする。これによ つて、スィッチ素子 SW3, SW4には、十分にオンすることができる電力が供給される
[0020] また、本発明では、交流の電力カ^ーダライタから無線によって供給され動作する I Cカードにおいて、リーダライタから電力を受信するアンテナと、電力を整流するブリツ トランジスタのソース一バックゲートおよびドレイン一バックゲートに、バックゲートに向 力 方向を順方向として接続されたダイオードと、を有することを特徴とする ICカード が提供される。
[0021] このような ICカードによれば、ブリッジ接続される 2つの PMOSトランジスタのソース —バックゲートおよびドレイン—バックゲートに接続されたダイオードによって、 PMOS トランジスタを形成している半導体のサブストレートに電流が流れることがない。
発明の効果
[0022] 本発明の ICカードでは、整流される電力を受信する第 1のアンテナの両端に第 2の アンテナを接続し、第 2のアンテナで受信される電力によって、電力を整流するブリツ ジ接続されたスィッチ素子をオン/オフするようにした。これによつて、スィッチ素子に は、十分にオンすることができる電力が供給されるので、スィッチ素子での電圧降下 を抑制し、電力低下を防止することができる。
[0023] また、本発明の ICカードでは、ブリッジ接続される 2つの PMOSトランジスタのソー ス—バックゲートおよびドレイン—バックゲートにダイオードを接続するようにした。これ によって、 PMOSトランジスタを形成している半導体のサブストレートに電流が流れる ことがなぐ半導体の劣化を防止することができる。
[0024] 本発明の上記および他の目的、特徴および利点は本発明の例として好ましレ、実施 の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
図面の簡単な説明
[0025] [図 1]第 1の実施の形態に係る ICカードの回路図である。
[図 2]第 2の実施の形態に係る ICカードの回路図である。
[図 3]図 2の全波整流回路の PMOSトランジスタの断面図である。
[図 4]全波整流回路の電圧降下のシミュレーション結果を示した図である。
[図 5]従来の ICカードの回路図である。
[図 6]従来の ICカードの他の回路図である。
[図 7]図 6に示す全波整流回路の PMOSトランジスタの断面図である。
発明を実施するための最良の形態
[0026] 以下、本発明の第 1の実施の形態を、図面を参照して詳細に説明する。
図 1は、第 1の実施の形態に係る ICカードの回路図である。
図に示すように ICカードは、アンテナ la— lc、信号調整回路 2a, 2b、全波整流回 路 3、電源端子 4a, 4b、および接触端子 5a, 5bを有している。アンテナ la— lc、信 号調整回路 2a， 2b、全波整流回路 3、電源端子 4a， 4b、および接触端子 5a， 5bは 、例えば、半導体チップに形成され、半導体チップが ICカードに搭載される。
[0027] アンテナ la— lcは、コイルによって構成されている。アンテナ la— lcは、無線でリ 一ダライタと信号の送受信を行う。また、アンテナ la— lcは、無線でリーダライタから 交流の電力を受信する。
[0028] 信号調整回路 2aは、アンテナ laの両端に接続されている。信号調整回路 2aは、ァ ンテナ laで受信される信号および電力を共振させる。また、信号調整回路 2aは、ァ ンテナ laで受信される信号および電力の過電圧を防止する。信号調整回路 2aは、 例えば、アンテナ laのインダクタンスと共振するコンデンサと、アンテナ laの受信する 信号および電力の過電圧を防止するッヱナ一ダイオードなどで構成される。
[0029] アンテナ lb, lcの一端は、アンテナ laの一端と他端に接続されている。信号調整 回路 2bは、アンテナ lb， lcの他端に接続されている。信号調整回路 2bは、アンテナ lb, lcの他端に出力される信号および電力の位相を、アンテナ laの両端に出力さ れる信号および電力の位相と一致するようにする。また、信号調整回路 2bは、アンテ ナ lb, lcで受信される信号および電力の過電圧を防止する。信号調整回路 2bは、 例えば、アンテナ lb, lcのインダクタンスと共振するコンデンサと、アンテナ laの受 信する信号および電力の過電圧を防止するッヱナ一ダイオードなどで構成される。
[0030] 全波整流回路 3は、 NMOSのトランジスタであるスィッチ素子 SW1 SW4を有して レヽる。スィッチ素子 SW1— SW4は、ブリッジ接続されている。スィッチ素子 SW1のゲ ートは、アンテナ laの他端に接続され、ドレインは、アンテナ laの一端に接続され、ソ ースは、スィッチ素子 SW2のドレインに接続されている。スィッチ素子 SW2のゲート は、アンテナ laの一端に接続され、ソースは、アンテナ laの他端に接続されている。 スィッチ素子 SW3のゲートは、アンテナ lbの他端に接続され、ドレインは、アンテナ 1 bの一端に接続され、ソースは、スィッチ素子 SW4のドレインに接続されている。スィ ツチ素子 SW4のゲートは、アンテナ lcの他端に接続され、ソースは、アンテナ lcの 一端に接続されている。スィッチ素子 SW1— SW4は、アンテナ laによって受信され た電力を全波整流し、電源端子 4a， 4bに出力する。
[0031] スィッチ素子 SW3のソース、スィッチ素子 SW2のドレインから出力される全波整流 された電力は、電源端子 4a, 4bに出力される。電源端子 4a, 4bに出力された電力 は、 ICカードに搭載されているメモリや CPU、各回路に供給される。
[0032] 接触端子 5a， 5bは、例えば、 ICカードを接触型として使用する場合に、リーダライ タと接触して電力が供給される。供給された電力は、電源端子 4a， 4bに出力され、 I Cカードに搭載されているメモリや CPU、各回路に供給される。
[0033] ここで、アンテナ laの一端、他端に出力される電圧を Vantl, Vant2、アンテナ lb , lcの他端に出力される電圧を Vantgl, Vantg2とする。電源端子 4aに出力される 正の電圧を DC ( + )、電源端子 4bに出力されるグランドレベルの電圧を DC (-)とす る。なお、 Vantl >Vant2のとき Vantgl >Vantlとなるようにアンテナ lbはアンテ ナ laに接続され、 Vantlく Vant2のとき Vantg2 >Vant2となるようにアンテナ lcは アンテナ laに接続されている。
[0034] Vantl >Vant2の場合、スィッチ素子 SW2は、ゲート—ソース間にアンテナ laから 得られる最大の電位差の Vantl— Vant2が印加され、オン状態となる。スィッチ素子 SW3は、ゲート—ソース間に Vantgl_DC ( + )の電圧が印加され、オン状態となる。 これは、図 5で示したスィッチ素子 SW103のゲート—ソース間の電位差 Vantl_DC ( + )より大きレ、（Vantgl >Vantl)。スィッチ SW3は、十分にオンすることができ、多 くの電流をドレイン一ソース間に流すことができる。
[0035] Vantlく Vant2の場合、スィッチ素子 SW1は、ゲート—ソース間に Vant2_DC (― )の電位差が印加され、オン状態となる。スィッチ素子 SW4は、ゲート ソース間に Va ntg2— Vant2の電圧が印加され、オン状態となる。図 5で示したスィッチ素子 SW10 4では、ゲート—ソース間の電位差がスィッチ素子 SW104のスレツショルド電圧であつ たのに対し、スィッチ素子 SW4では、 Vantg2— Vant2の電位差が印加されており、 この電圧は、スィッチ SW4のスレツショルド電圧よりも大きレ、。従って、スィッチ素子 S W4は、十分オンすることができ、多くの電流をドレイン ソース間に流すことができる
[0036] このように、整流される電力を受信するアンテナ laの両端にアンテナ lb, lcを接続 し、アンテナ lb, lcで受信される電力によって、ブリッジ接続されたスィッチ素子 SW 3, SW4をオン Zオフするようにした。これによつて、スィッチ素子 SW3， SW4には、 十分にオンすることができる電力が供給されるので、スィッチ素子 SW3, SW4での電 圧降下を抑制し、電力低下を防止することができる。
[0037] なお、アンテナ lb， lcの調整によっては、スィッチ素子 SW3, SW4を飽和領域で 動作させることもできる。
次に、本発明の第 2の実施の形態を、図面を参照して詳細に説明する。
[0038] 図 2は、第 2の実施の形態に係る ICカードの回路図である。 図に示すように ICカードは、アンテナ 11、信号調整回路 12、全波整流回路 13、電 源端子 14a， 14b、および接触端子 15a， 15bを有している。アンテナ 11、信号調整 回路 12、全波整流回路 13、電源端子 14a, 14b、および接触端子 15a, 15bは、例 えば、半導体チップに形成され、半導体チップが ICカードに搭載される。
[0039] アンテナ 11は、コイルによって構成されている。アンテナ 11は、無線でリーダライタ と信号の送受信を行う。また、アンテナ 11は、無線でリーダライタから交流の電力を 受信する。
[0040] 信号調整回路 12は、アンテナ 11の両端に接続されている。信号調整回路 12は、 アンテナ 11で受信される信号および電力を共振させる。また、信号調整回路 12は、 アンテナ 11で受信される信号および電力の過電圧を防止する。信号調整回路 12は 、例えば、アンテナ 11のインダクタンスと共振するコンデンサと、アンテナ 11の受信す る信号および電力の過電圧を防止するッヱナ一ダイオードなどで構成される。
[0041] 全波整流回路 13は、 NMOSのトランジスタである NMOSトランジスタ Ml, M2、 P MOSのトランジスタである PMOSトランジスタ M3, M4、およびショットキーダイォー ド D1— D4を有している。 NMOSトランジスタ Ml, M2および PMOSトランジスタ M3 , M4は、ブリッジ接続されている。 NMOSトランジスタ Mlのゲートは、アンテナ 11の 他端に接続され、ドレインは、アンテナ 11の一端に接続され、ソースは、 NMOSトラ ンジスタ M2のドレインに接続されている。 NMOSトランジスタ M2のゲートは、アンテ ナ 11の一端に接続され、ソースは、アンテナ 11の他端に接続されている。 PMOSト ランジスタ M3のゲートは、アンテナ 11の他端に接続され、ソースは、アンテナ 11の 一端に接続され、ドレインは、 PMOSトランジスタ M4のソースに接続されている。 PM OSトランジスタ M4のゲートは、アンテナ 11の一端に接続され、ドレインは、アンテナ 11の他端に接続されている。
[0042] PMOSトランジスタ M3のバックゲートとソース、バックゲートとドレインの間には、シ ヨットキーダイオード Dl， D2が接続されている。 PMOSトランジスタ M4のバックゲー トとソース、バックゲートとドレインの間には、ショットキーダイオード D3， D4が接続さ れている。ショットキーダイオード D1 D4は、バックゲートに向力、う方向を順方向とし て接続されている。 NMOSトランジスタ Ml , M2および PMOSトランジスタ M3, M4 は、アンテナ 11によって受信された電力を全波整流し、電源端子 14a, 14bに出力 する。
[0043] PMOSトランジスタ M3のドレイン、 NMOSトランジスタ M2のドレインから出力され る全波整流された電力は、電源端子 14a, 14bに出力される。電源端子 14a， 14bに 出力された電力は、 ICカードに搭載されているメモリや CPU、各回路に供給される。
[0044] 接触端子 15a， 15bは、例えば、 ICカードを接触型として使用する場合に、リーダラ イタと接触して電力が供給される。供給された電力は、電源端子 14a， 14bに出力さ れ、 ICカードに搭載されているメモリや CPU、各回路に供給される。
[0045] ここで、アンテナ 11の一端に出力される電圧を Vantl、他端に出力される電圧を V ant2とする。電源端子 14aに出力される正の電圧を DC ( + )、電源端子 14bに出力 されるグランドレベルの電圧を DC (—）とする。
[0046] Vantl >Vant2の場合、 NMOSトランジスタ M2は、ゲート—ソース間に飽和領域 で動作するのに十分な Vantl— Vant2の電位差が印加され、オン状態となる。 PMO Sトランジスタ M3は、ゲート ソース間に飽和領域で動作するのに十分な Vant2— Va ntlの電位差が印加され、オン状態となる。
[0047] Vantlく Vant2の場合、 NMOSトランジスタ Mlは、ゲート—ソース間に飽和領域 で動作するのに十分な Vant2— DC (—）の電位差が印加され、オン状態となる。 PM OSトランジスタ M4は、ゲート ソース間に飽和領域で動作するのに十分な Vantl— DC ( + )の電位差が印加され、オン状態となる。
[0048] PMOSトランジスタ M3, M4の詳細について説明する。
図 3は、図 2の全波整流回路の PMOSトランジスタの断面図である。
図に示すように PMOSトランジスタ M3は、 P型サブストレート 21の上に、 Nウエノレ 2 2が形成され、その Nゥヱル 22に P型のドレイン 23、ソース 24、および N +領域 25, 2 6がドーピングによって形成されている。 N +領域 25, 26の上には、金属の電極 28, 27が接合されている。なお、 PMOSトランジスタ M4も図 3と同様にして形成され、 P MOSトランジスタ M3と同じ構成を有している。図に示す電極 27、 N +領域 25が、 P MOSトランジスタ M3に接続されているショットキーダイオード D1に対応し、電極 28 、 N +領域 26が、ショットキーダイオード D2に対応する。また、電極 27、 N +領域 25 、 PMOSトランジスタ M4に接続されているショットキーダイオード D3に対応し、電 極 28、 N+領域 26が、ショットキーダイオード D4に対応する。
[0049] PMOSトランジスタ M3, M4が整流の動作をすると、図 7で説明したように、ドレイン 23とソース 24力ェミッタ、 Nゥエル 22がベース、 P型サブストレート 21がコレクタとなる 寄生トランジスタが形成される。ショットキーダイオード D1— D4は、ドレイン 23と Nゥ ェノレ 22、ソース 24と Nゥエル 22の間に接続されているので、寄生トランジスタのベー スに向かう方向を順方向にして、ベース—ェミッタ間に接続されていることになる。よつ て、寄生トランジスタをオン状態にすることはなぐドレイン 23、ソース 24から P型サブ ストレート 21に電流が流れることはなレ、。なお、ショットキーダイオード D1 D4の順 電圧は、寄生トランジスタをオン状態とするベースーェミッタ間の電圧より十分小さい。
[0050] 次に、図 2の全波整流回路 13と図 5の全波整流回路 103における電圧降下のシミ ユレーシヨン結果にっレ、て説明する。
図 4は、全波整流回路の電圧降下のシミュレーション結果を示した図である。
[0051] 図に示す表 31の本発明の欄には、図 2の全波整流回路 13の PMOSトランジスタ M3, M4のソース ドレイン間の抵抗値および 10mAの負荷電流が流れたときの電 圧降下が示してある。従来の欄には、図 5の全波整流回路 103の NMOSトランジスタ であるスィッチ素子 SW103, SW104のソース—ドレイン間の抵抗値および 10mAの 負荷電流が流れたときの電圧降下が示してある。
[0052] 表 31に示すように、図 2の全波整流回路 13の PMOSトランジスタ M3, M4のソー ス ドレイン間の抵抗値は、 180 Ωとなった。図 5の全波整流回路 103のスィッチ素子 SW103, SW104のソース—ドレイン間の抵抗値は、 390 Ωとなった。また、図 2の全 波整流回路 13の PMOSトランジスタ M3， M4のソース—ドレイン間の電圧降下は、 1 . 8Vとなった。図 5の全波整流回路 103のスィッチ素子 SW103, SW104のソース— ドレイン間の電圧降下は、 3. 9Vとなった。このように、図 2に示す本発明の ICカード の電圧降下は、シミュレーションの結果図 4に示すように、従来の ICカードの電圧降 下に対し、 1Z2となった。
[0053] このように、ブリッジ接続された 2つの PMOSトランジスタ M3, M4のソース—バック ゲートおよびドレイン—バックゲートに、ショットキーダイオード D1— D4を接続するよう にした。これによつて、 PMOSトランジスタ M3, M4を形成している半導体のサブスト レートに電流が流れることがなぐ半導体の劣化を防止することができる。
[0054] 上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が 当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用 例に限定されるものではなぐ対応するすべての変形例および均等物は、添付の請 求項およびその均等物による本発明の範囲とみなされる。
符号の説明
[0055] la— lc, 11 アンテナ
2a, 2b, 12 信号調整回路
3, 13 全波整流回路
SW1— SW4 スィッチ素子
Ml , M2 NMOSトランジスタ
M3, M4 PMOSトランジスタ
21 P型サブストレート
22 Nゥエル
23 ドレイン
24 ソース
25, 26 N +領域
27, 28 電極

Claims

請求の範囲
[1] 交流の電力力 sリーダライタから無線によって供給され動作する ICカードにおいて、 前記リーダライタから前記電力を受信する第 1のアンテナと、
前記第 1のアンテナによって受信される前記電力を整流する、ブリッジ接続されたス イッチ素子と、
前記第 1のアンテナの両端に直列接続され前記リーダライタから前記電力を受信し 、前記スィッチ素子をオン/オフする第 2のアンテナと、
を有することを特徴とする ICカード。
[2] 前記第 1のアンテナによって受信される前記電力の位相と前記第 2のアンテナによ つて受信される前記電力の位相とを調整する位相調整回路を有することを特徴とす る請求の範囲第 1項記載の ICカード。
[3] ブリッジ接続された 4つの前記スィッチ素子の 2つは、前記第 1のアンテナによって 受信される前記電力によってオン/オフされ、残りの 2つの前記スィッチ素子は、前 記第 2のアンテナによって受信される前記電力によってオン/オフされることを特徴と する請求の範囲第 1項記載の ICカード。
[4] 交流の電力力 Sリーダライタから無線によって供給され動作する ICカードにおいて、 前記リーダライタから前記電力を受信するアンテナと、
前記電力を整流するブリッジ接続された 2つの NMOSトランジスタと 2つの PMOSト ランジスタと、
2つの前記 PMOSトランジスタのソース一バックゲートおよびドレイン一バックゲートに 、バックゲートに向力 方向を順方向として接続されたダイオードと、
を有することを特徴とする ICカード。
[5] リーダライタから無線によって交流の電力が供給され動作する半導体装置において 前記リーダライタから前記電力を受信する第 1のアンテナと、
前記第 1のアンテナによって受信される前記電力を整流する、ブリッジ接続されたス イッチ素子と、
前記第 1のアンテナの両端に直列接続され前記リーダライタから前記電力を受信し 、前記スィッチ素子をオン/オフする第 2のアンテナと、
を有することを特徴とする半導体装置。
[6] リーダライタから無線によって交流の電力が供給され動作する半導体装置において 前記リーダライタから前記電力を受信するアンテナと、
前記電力を整流するブリッジ接続された 2つの NMOSトランジスタと 2つの PMOSト ランジスタと、
2つの前記 PMOSトランジスタのソース一バックゲートおよびドレイン一バックゲートに 、バックゲートに向力 方向を順方向として接続されたダイオードと、
を有することを特徴とする半導体装置。
PCT/JP2004/011169 2004-08-04 2004-08-04 Ｉｃカードおよび半導体装置 WO2006013626A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/011169 WO2006013626A1 (ja) 2004-08-04 2004-08-04 Ｉｃカードおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/011169 WO2006013626A1 (ja) 2004-08-04 2004-08-04 Ｉｃカードおよび半導体装置

Publications (1)

Publication Number Publication Date
WO2006013626A1 true WO2006013626A1 (ja) 2006-02-09

Family

ID=35786927

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011169 WO2006013626A1 (ja) 2004-08-04 2004-08-04 Ｉｃカードおよび半導体装置

Country Status (1)

Country Link
WO (1) WO2006013626A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371195A (zh) * 2020-03-17 2020-07-03 江苏方天电力技术有限公司 一种用于lcc-s无线电能传输系统的电力变换电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255471A (ja) * 1991-02-06 1992-09-10 Toshiba Corp 光給電装置
JPH10210751A (ja) * 1997-01-22 1998-08-07 Hitachi Ltd 整流回路および半導体集積回路並びにｉｃカード
JPH11233730A (ja) * 1998-02-17 1999-08-27 Nippon Steel Corp 整流回路及びバイアス供給回路付きｍｏｓｆｅｔ
WO2002007225A1 (fr) * 2000-07-14 2002-01-24 Yamatake Corporation Dispositif a semi-conducteur a grille isolee destine a un redresseur
JP2003296681A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 半導体集積回路、無線タグ、および非接触型ｉｃカード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04255471A (ja) * 1991-02-06 1992-09-10 Toshiba Corp 光給電装置
JPH10210751A (ja) * 1997-01-22 1998-08-07 Hitachi Ltd 整流回路および半導体集積回路並びにｉｃカード
JPH11233730A (ja) * 1998-02-17 1999-08-27 Nippon Steel Corp 整流回路及びバイアス供給回路付きｍｏｓｆｅｔ
WO2002007225A1 (fr) * 2000-07-14 2002-01-24 Yamatake Corporation Dispositif a semi-conducteur a grille isolee destine a un redresseur
JP2003296681A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 半導体集積回路、無線タグ、および非接触型ｉｃカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371195A (zh) * 2020-03-17 2020-07-03 江苏方天电力技术有限公司 一种用于lcc-s无线电能传输系统的电力变换电路

Similar Documents

Publication Publication Date Title
US6134130A (en) Power reception circuits for a device receiving an AC power signal
EP1607900B1 (en) Rectifier circuit and radio communication device
TWI292249B (en) Rectifier utilizing a grounded antenna
CN102543993B (zh) 用于无线通信的半导体装置
US7491611B2 (en) Method and apparatus for controlling a circuit with a high voltage sense device
US8292185B2 (en) Circuits for preventing overvoltage conditions on antenna terminals and method
US7158009B2 (en) Electronic circuit for contactless tag, and contactless tag
US20110038191A1 (en) Rectifier circuit and radio communication device using the same
US6424203B1 (en) Power supply circuit and method
Bakhtiar et al. A high-efficiency CMOS rectifier for low-power RFID tags
US20080259665A1 (en) Rectifier Circuit, Circuit Arrangement and Method for Manufactiring a Rectifier Circuit
JP3871667B2 (ja) 非接触ｉｃカード
JP4929003B2 (ja) 半導体集積回路装置
US7317303B1 (en) Rectified power supply
Myny et al. 16.3 Flexible thin-film NFC tags powered by commercial USB reader device at 13.56 MHz
US20120081935A1 (en) Semiconductor device
JP2000299440A (ja) 電界効果トランジスタ及びそれを用いた集積化電圧発生回路
WO2006013626A1 (ja) Ｉｃカードおよび半導体装置
US8254152B2 (en) High-voltage-resistant rectifier with standard CMOS transistors
JP2010259206A (ja) 倍電圧整流回路およびそれを用いた非接触式ｉｃカード
KR20060043472A (ko) 정류 회로
WO2013140505A1 (ja) 半導体集積回路装置
KR100730490B1 (ko) 비접촉식 아이씨 카드를 위한 아이씨 칩 내 전력 공급 회로
JPH08186229A (ja) 整流回路およびそれを搭載したｉｃカードシステム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP