WO2005008577A1 - Carte a puce anti-intrusion - Google Patents

Carte a puce anti-intrusion Download PDF

Info

Publication number
WO2005008577A1
WO2005008577A1 PCT/FR2004/001756 FR2004001756W WO2005008577A1 WO 2005008577 A1 WO2005008577 A1 WO 2005008577A1 FR 2004001756 W FR2004001756 W FR 2004001756W WO 2005008577 A1 WO2005008577 A1 WO 2005008577A1
Authority
WO
WIPO (PCT)
Prior art keywords
track
card according
chip
active face
conductive track
Prior art date
Application number
PCT/FR2004/001756
Other languages
English (en)
Inventor
François Launay
Original Assignee
Oberthur Card Systems Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Card Systems Sa filed Critical Oberthur Card Systems Sa
Priority to US10/563,365 priority Critical patent/US7243854B2/en
Publication of WO2005008577A1 publication Critical patent/WO2005008577A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Definitions

  • a smart card generally consists of an electronic module M bonded, in practice by means of a resin or an adhesive, in a cavity of a body, or support, of plastic card S, as shown schematically in FIG. 1.
  • the electronic module M is a microcircuit comprising one or more microprocessors (or more generally electronic "chips"), noted (s) MP, electrically connected to a printed circuit Cl (or to a conductive grid) carrying the external electrical contacts of the chip, noted C.
  • connection modes are: • wire soldering (see Figure 2): the MP chip is connected to the external contacts C by gold connection wires F or aluminum, embedded in the protective resin R, • and the so-called "Flip chip” assembly (see Figure 3): the MP chip is connected to the external contacts C by conductive bosses B, in practice embedded in the resin or glue protection R, in high connection metric with metallization zones Z arranged opposite the external contacts and extending over the internal wall of through channels CT until it connects to these external contacts.
  • the face A of the chip carrying in particular its connection pads and its memory blocks that is to say the face on which have been in practice previously carried out all the operations for producing the microcircuit constituting the microprocessor, which is called “active face” is located opposite the printed circuit in the case of a wire soldering (down in the figure 2) and opposite the printed circuit in the case of a “Flip chip” type connection (therefore upwards in FIG. 3).
  • the chip is connected not only to the external contacts, but also to the ends of an ANT antenna internal to the card body (fig. 4).
  • the plastic support it carries the printed image of the card and sometimes (in particular in the case of bank or identity cards) of security elements (holograms, "invisible” inks, complex patterns to be printed, ... ), making it difficult to reproduce the map.
  • security elements holograms, "invisible” inks, complex patterns to be printed, ...
  • many fraud techniques exist, some of which involve an analysis of the behavior of the chip in operation. It is thus possible, for example, for the fraudster to disturb, by optical means (flash, laser, etc.) applied to selected areas of the active face, the operation of the microprocessor and to analyze the response of the microprocessor to this disturbance. This technique requires visual access to the chip while maintaining the integrity of the electrical connections in order to allow its operation.
  • Said visual access is obtained either by removing the part of the plastic support constituting the bottom of the cavity in which the module is glued in the case of a chip connected by wire welding (dotted area in fig. 5), or by removing the part of the printed circuit facing the chip in the case of a chip connected by "Flip chip” (dotted area in fig. 6).
  • the methods used include milling or countersinking, acid attack or the use of solvents.
  • Visual access is thus obtained directly if the resin or glue located between the wires or between the bosses ("Flip chip” connection is transparent.
  • the resins or glues contain pigments making them visually opaque, it is possible: either d '' use lasers operating at specific wavelengths for which these resins or adhesives are transparent, or to locally dissolve said resins or adhesives using acids or solvents which do not affect the active face of the microprocessor and its electrical connections (fig. 7A or f ⁇ g.7B where the attack is represented by an arrow)
  • the advantage for the fraudster to leave the module in the card is to be able to possibly reuse this card after analysis, with the security elements of the support plastic, the "hole" having been concealed beforehand.
  • the subject of the present invention is a smart card structure for which any intrusion intended to create direct visual access to the active face of the microprocessor leads to the irreversible disconnection of the microcircuit although the module remains stuck in its plastic support, as a result of which it is no longer possible to operate the chip in its support by disturbing the active face in a controlled manner by optical means.
  • the invention provides a smart card comprising: a plastic body, a module integral with this body and comprising a support carrying external pads of electrical connection, - at least one electronic chip carried by this support and having a face called “active face” carrying internal electrical connection pads, and connections electrically connecting, respectively, said external and internal areas of electrical connection, characterized in that at least one of these connections comprises a conductive track which is shaped and arranged so as to overhang the active face by visually concealing a significant part by at least a large width portion and has at least a small width portion adapted to imply easy disconnection by rupture in the event of displacement of this track or elimination of all or part of this track with respect to this active face.
  • the invention proposes to make one or more of the electrical connections between the microprocessor and the printed circuit by opaque conductive tracks visually concealing a significant part of said microprocessor in such a way that direct visual observation and optical disturbances of the active face of said microprocessor require the prior destruction of said tracks, thereby disconnecting said microprocessor and rendering it inoperative.
  • a significant part of the active face designates " a sufficiently large part, in the area of this active face or in kind of components thereof, to minimize the optical access to this active face to cause untimely operation of (or) chip (s).
  • connection include conductive tracks having shaped shapes and arranged so as to complement each other to conceal most of this active face; there are therefore at least two conductive tracks which, over part of their length, have shapes which complement each other (however without contact) so as to mask a large part of the active face ( by major part, one designates more than 50%, even more than 75% of the surface of the active face), * at least this conductive track consists of alternating patterns of large surface p to conceal a part visually significant of said at least one electronic chip and of smaller surface patterns to break easily in the event of an attempt to move this track or an attempt to eliminate all or part of this track with respect to this chip; in this way each track has several privileged breaking points in the event of an attempt to move this track or an attempt to eliminate all or part of this track with respect to the active face, * this at least one electronic chip has its active face facing the bottom of the cavity of the plastic body, and at least this conductive track is made at the bottom of said cavity and over
  • FIG. 1 is a block diagram of a smart card
  • Figure 2 is a block diagram on a larger scale, of the module map 'of Figure 1, in the case of connections by wire welding
  • 3 is another block diagram, large-scale, of the module of the card of FIG. 1, in the case of connections by bosses
  • FIG. 4 is a block diagram of a smart card with internal antenna
  • FIG. 5 is a diagram similar to that of FIG. 1 in the case of a module with connections by wire welding, showing an intrusion
  • FIG. 6 is another diagram similar to that of FIG. 1 in the case of a module with connections by bosses, showing an intrusion
  • FIG. 7A is a diagram similar to that of FIG. 5, showing an attack to release the active face
  • FIG. 7B is another diagram similar to that of FIG. 6, showing an attack to release the active face
  • FIG. 8 is a diagram of the principle of connection of a module of a conventional smart card, showing in bottom view of the wire connections between metallization zones of the chip and external contacts of the module,
  • FIG. 9 is a diagram of the connection principle of the module of a chip card according to the invention, showing a view from below of the connections between a metallization zone of the chip and an external contact of the module, via intermediate pads , and by a conductive track formed at the bottom of the cavity of the card holder "FIG. 10 is a partial view of this card, in exploded section along the track of FIG. 9,
  • Figure 11 is a diagram similar to that of Figure 9, with as many metallization zones and external contacts as in the diagram of Figure 8, • Figure 12 is a top view showing an embodiment of the four tracks of figure 11,
  • FIG. 13 is another top view of another embodiment of a track in FIGS. 9 or 11,
  • FIG. 14 is another top view of a pair of tracks conforming to the embodiment of FIG. 13,
  • FIG. 15 is a block diagram of the connection of a module of a conventional smart card, showing a top view of the boss connections between metallization zones of the chip (seen by transparency) and external contacts of the module,
  • FIG. 16 is a similar diagram showing the connection tracks, within a module according to the invention
  • Figure 17 is a sectional view of a smart card similar to that of Figure 10 but having an antenna, partly in section along a track and partly outside this track
  • Figure 18 is a partial view of another card, according to an alternative embodiment of FIG. 10.
  • FIG. 8 shows the conventional wired connection mode where the internal connection areas of the microprocessor MP (numbered Z1, Z2, Z3, Z4, Z5) are connected by conductive wires to the external connection areas (numbered X1, X2, X3, X4, X5) via through holes made in the support of the printed circuit (see also fig. 2).
  • the printed circuit and its support are not differentiated.
  • the internal and external connection pads are in practice produced by metallization.
  • FIG. 9 schematically shows an embodiment of the invention in which there is a connection by wire welding of a metallization area Z1 to a first internal intermediate area Z1 ′ (not through), connected to a second internal intermediate area X1 ', itself electrically connected to the external area X1 to which the metallization area Z1 of the microprocessor in FIG. 8 is directly connected.
  • the connection between the 2 internal intermediate areas is provided by a conductive track made on the bottom of the cavity (see fig. 10) by crossing it directly below the MP microprocessor so as to conceal it visually, at least partially.
  • the intermediate areas Z1 ′ and X1 ′ are both produced on the internal face of the support Cl of the module, opposite metallized areas 11 and 12 formed on plates made at the periphery of the cavity 13, connected by the conductive track descending from these plates along one edge of the cavity, extending over the bottom (here in a curved line) until ascending on another edge to the other plate.
  • the conductive track a is embedded in the card body, under the bottom of the cavity, and it is connected to the plates 11 and 12 by wells P and R.
  • this track has , parallel to the faces of the card body, is carried by an inlet integrated in the plastic structure of the card body, and the wells P and R extend from this track a to the level of the plates 11 and 12 (these are by example of the wells dug during the counterbore of the cavity then filled with glue or conductive adhesive).
  • Figures 11 to 13 show possible, but not exhaustive, configurations of tracks made on (or under) the bottom of the cavity capable of satisfactorily concealing the microprocessor while being easily disconnected automatically in the event of an attempted displacement or an attempted elimination of all or part of one of these tracks in order to provide visual or optical access to the active face of the microprocessor.
  • An attempt to eliminate all or part of a track may consist in removing a piece of track facing a part of the active face on which an optical attack is to be applied. This can be achieved by applying a dissolving chemical, a milling machine or just a cutter to the track.
  • four of the electrical connections of the microprocessor are made by tracks a, b, ç and passing through the bottom of the cavity. Insofar as they are arranged so as to pass through a central zone of the bottom of the cavity, the removal of the bottom of the cavity to provide visual access to the active face of the microprocessor in principle results in degradation by rupture of at least one of these tracks.
  • each track here comprises a massive portion having the overall shape of an isosceles right triangle, while presenting a notch locally reducing the width of this track into this massive portion.
  • These tracks are here arranged so that the peaks of the massive portions are in the immediate vicinity (without touching each other to avoid any short circuit). Together these tracks thus form a square adapted to mask the major part of the microprocessor, in any case its central part (only the corners remain clear, but they do not, in practice contain important components).
  • the tracks therefore ensure both the masking of the active face while having weak points causing disconnection in the event of an intrusion attempt by moving these tracks to remove these masking zones.
  • the track a connecting the areas Z1 'and X1' not shown is produced by a track crossing the bottom of the card but its shape alternates large areas of surface (to conceal the microprocessor) and small width portions (to make breaking easier).
  • the track presents a succession of transversal rectangles each connected to the next (or to the previous one) by a short connection strand, at a location in the transverse direction which varies randomly from one strand to the other, which makes impossible to foresee how to attempt an intrusion through the track without risking degrading it, in particular by breaking one of the strands.
  • Figure 14 is similar to Figure 13, but with two connections a and d made by tracks crossing the base map, here along paths that are in broken line.
  • FIG. 16 presents an analogous configuration, but applied to a module with a reverse-mounted chip (or "Flip chip"), the conventional connection mode of which is recalled in FIG. 15.
  • the conductive tracks a, b, ç, d and e are not no longer here deposited on the bottom of the cavity but on the internal face of the module support. As before, these tracks are arranged and shaped so as to hide most of the active face of the microprocessor.
  • Each of tracks a, b, ç and e presents, as in the aforementioned examples, an alternation of massive portions and narrow portions, leading both to a masking of a large fraction of the area of the active face and to a very high probability of rupture in the event of an attempt to move one of the tracks or an attempt to eliminate all or part of this track to clear access to this active face.
  • a direct connection shown diagrammatically in this FIG. 16 corresponds in practice to a direct connection of a boss of FIG.
  • the arrangement of the conductive tracks a, b, ç and e implies to dissociate the zone Z of this FIG. 3 into a first intermediate range Z1 ', Z2', Z3 ', or Z5' in contact with the boss B1, B2, B3 or B5, and in a second intermediate area X1 ', X2', X3 'or X5' in contact with the external contact areas X1, X2, X3 and X5 shown in dotted lines.
  • connection tracks between said intermediate connection pads also by photoengraving, during the same operation.
  • the intermediate internal areas can also be produced by photoengraving.
  • the tracks connecting these areas must be produced on the bottom of the cavity, for example by embossing a metal sheet or else by pad printing with a conductive ink; we can refer in this regard to the documents (see patents EP0688051 - FR-2736740 - FR-2769389 - FR-2780847 of the applicant).
  • the electrical connection between the internal intermediate pads and the tracks intended to connect these pads can be ensured, for example, by means of a conductive adhesive or also by an anisotropic adhesive. It should be noted that these types of connection are used in the context of the production of "Duals Interface" cards mentioned at the start of this application (see also, for example, patents FR-2716281 - DE 19647845).
  • the additional cost associated with the use of conductive adhesives associated with the present invention disappears because said adhesives are used anyway for the electrical connections between the printed circuit and the antenna; as shown in FIG. 17, the same adhesive or conductive or anisotropic resin R is used to connect an internal connection area ZC to the antenna ANT, and to connect an internal intermediate area, such as Z ′ to a mounted area on a plate 11, as in FIG. 10.
  • the present invention automatically ensures the electrical disconnection of the module in the event of separation of said module from the plastic support. This characteristic responds to a certain demand for security, in particular in the areas of banking and identity, concerning the fact that the module must not be able to be separated from its plastic support while remaining functional.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Une carte à puce comportant : un corps en matière plastique, un module solidaire de ce corps et comprenant un support portant des plages externes de connexion électrique, au moins une puce électronique portée par ce support et ayant une face dite 'face active' portant des plages internes de connexion électrique, et des liaisons connectant électriquement, respectivement, lesdites plages externes et internes de connexion électrique, caractérisée en ce que l'une au moins de ces liaisons comporte une piste conductrice qui est conformée et disposée en sorte de surplomber la face active en en dissimulant visuellement une partie significative par au moins une portion de grande largeur et présente au moins une portion de faible largeur adaptée à impliquer une déconnexion facile par rupture en cas de déplacement de cette piste ou d'élimination de tout ou partie de cette piste vis à vis de cette face active.

Description

Carte à puce anti-intrusion
Art antérieur
Une carte à puce est généralement constituée d'un module électronique M collé, en pratique au moyen d'une résine ou d'une colle, dans une cavité d'un corps, ou support, de carte plastique S, ainsi que cela est schématisé sur la figure 1. Le module électronique M est un microcircuit comprenant un ou plusieurs microprocesseurs (ou plus généralement " puces " électroniques), noté(s) MP, connecté(s) électriquement à un circuit imprimé Cl (ou à une grille conductrice) portant les contacts électriques externes de la puce, notés C. Les deux modes de connexions les plus fréquents sont : • la soudure filaire (voir la figure 2) : la puce MP est reliée aux contacts externes C par des fils de connexion F en or ou aluminium, noyés dans la résine de protection R, • et le montage dit " Flip chip " (voir la figure 3) : la puce MP est reliée aux contacts externes C par des bossages conducteurs B, en pratique noyés dans la résine ou colle de protection R, en liaison électrique avec des zones Z de métallisation disposées à l'opposé des contacts externes et s'étendant sur la paroi interne de canaux traversants CT jusqu'à se raccorder à ces contacts externes. Il est à noter que la face A de la puce portant notamment ses plots de connexion et ses blocs mémoire (non représentés), c'est à dire la face sur laquelle ont été en pratique préalablement effectuées toutes les opérations de réalisation du microcircuit constituant le microprocesseur, laquelle est appelée" face active", se situe à l'opposé du circuit imprimé dans le cas d'une soudure filaire (vers le bas sur la figure 2) et en vis à vis du circuit imprimé dans le cas d'une connexion de type " Flip chip " (donc vers le haut sur la figure 3). Il est aussi à noter que dans certaines cartes (notamment celles du type " Dual Interface "), la puce est connectée non seulement aux contacts externes, mais aussi aux extrémités d'une antenne ANT interne au corps de carte (fig. 4). Quant au support plastique, il porte l'image imprimée de la carte et parfois (en particulier dans le cas des cartes bancaires ou d'identité) des éléments de sécurité (hologrammes, encres " invisibles ", motifs complexes à imprimer,...), rendant difficile une reproduction de la carte. Mais de nombreuses techniques de fraude existent, dont certaines font appel à une analyse du comportement de la puce en fonctionnement. Il est ainsi possible, par exemple, pour le fraudeur de perturber, par des moyens optiques (flash, laser, ...) appliqués sur des zones choisies de la face active, le fonctionnement du microprocesseur et d'analyser la réponse du microprocesseur à cette perturbation. Cette technique nécessite un accès visuel à la puce tout en maintenant l'intégrité des connexions électriques afin de permettre son fonctionnement. Ledit accès visuel est obtenu, soit par enlèvement de la partie du support plastique constituant le fond de la cavité dans laquelle le module est collé dans le cas d'une puce connectée par soudure filaire (zone en pointillés sur la fig. 5), soit par enlèvement de la partie du circuit imprimé faisant face à la puce dans le cas d'une puce connectée par " Flip chip " (zone en pointillés sur la fig. 6). Les méthodes utilisées comprennent le fraisage ou lamage, l'attaque acide ou l'utilisation de solvants. L'accès visuel est ainsi obtenu directement si la résine ou la colle située entre les fils ou entre les bossages (connexion " Flip chip) est transparente. Si les résines ou colles comprennent des pigments les rendant visuellement opaques, il est possible : soit d'utiliser des laser fonctionnant à des longueurs d'onde spécifiques pour lesquelles ces résines ou colles sont transparentes, soit de dissoudre localement lesdites résines ou colles à l'aide d'acides ou de solvants n'affectant pas la face active du microprocesseur et ses connexions électriques (fig. 7A ou fιg.7B où l'attaque est schématisée par une flèche). L'intérêt pour le fraudeur de laisser le module dans la carte est de pouvoir éventuellement réutiliser cette carte après analyse, avec les éléments sécuritaires du support plastique, le " trou " ayant été dissimulé préalablement. Problème technique de l'invention
La présente invention a pour objet une structure de carte à puce pour laquelle toute intrusion visant à créer un accès visuel direct à la face active du microprocesseur entraîne la déconnexion irréversible du microcircuit bien que le module reste collé dans son support plastique, en conséquence de quoi il n'est ainsi plus possible de faire fonctionner la puce dans son support en en perturbant la face active de façon contrôlée par des moyens optiques.
Solution technique apportée par l'invention
L'invention propose à cet effet une carte à puce comportant : un corps en matière plastique, un module solidaire de ce corps et comprenant un support portant des plages externes de connexion électrique, - au moins une puce électronique portée par ce support et ayant une face dite "face active" portant des plages internes de connexion électrique, et des liaisons connectant électriquement, respectivement, lesdites plages externes et internes de connexion électrique, caractérisée en ce que l'une au moins de ces liaisons comporte une piste conductrice qui est conformée et disposée en sorte de surplomber la face active en en dissimulant visuellement une partie significative par au moins une portion de grande largeur et présente au moins une portion de faible largeur adaptée à impliquer une déconnexion facile par rupture en cas de déplacement de cette piste ou d'élimination de tout ou partie de cette piste vis à vis de cette face active. Ainsi, l'invention propose de réaliser une ou plusieurs des connexions électriques entre le microprocesseur et le circuit imprimé par des pistes conductrices opaques dissimulant visuellement une partie significative dudit microprocesseur de telle façon que l'observation visuelle directe et les perturbations optiques de la face active dudit microprocesseur nécessitent la destruction préalable desdites pistes, déconnectant ainsi ledit microprocesseur et le rendant inopérant. Dans ce contexte, une partie significative de la face active désigne " une partie suffisamment importante, en aire de cette face active ou en nature de composants de celle-ci, pour minimiser l'accès optique à cette face active pour provoquer un fonctionnement intempestif de la (ou des) puce(s). Selon les dispositions préférées de l'invention, éventuellement combinées : * certaines au moins des liaisons comportent des pistes conductrices ayant des formes conformées et disposées en sorte de se compléter pour dissimuler conjointement la majeure partie de cette face active ; il y a donc au moins deux pistes conductrices qui, sur une partie de leur longueur, ont des formes qui se complètent (toutefois sans contact) en sorte d'assurer un masquage d'une partie importante de la face active (par majeure partie, on désigne plus de 50%, voire plus de 75 % de la surface de la face active), * au moins cette piste conductrice est constituée d'une alternance de motifs de large surface pour dissimuler visuellement une partie significative de ladite au moins une puce électronique et de motifs de plus faible surface pour se rompre facilement en cas de tentative de déplacement de cette piste ou de tentative d'élimination de tout ou partie de cette piste vis-à-vis de cette puce ; de la sorte chaque piste comporte plusieurs point de rupture privilégiés en cas de tentative de déplacement de cette piste ou de tentative d'élimination de tout ou partie de cette piste vis-à-vis de la face active, * cette au moins une puce électronique a sa face active faisant face au fond de la cavité du corps en matière plastique, et au moins cette piste conductrice est réalisée au fond de ladite cavité et surplombe ladite face active en en dissimulant une partie significative à une observation visuelle ; cette forme de réalisation est donc une variante du cas précité de connexion par soudure filaire ; cette piste peut être réalisée sur le fond et sur des parois latérales de la cavité, ou au contraire sous le fond de celle-ci (elle est par exemple portée par un inlet noyé dans le corps et raccordé à des puits conducteurs), * cette au moins une puce électronique a sa face active faisant face au support du module à l'opposé des plages externes de connexion, et au moins cette piste conductrice est réalisée sur une face interne du support à l'aplomb de cette face active en en dissimulant une partie significative à une observation visuelle ; cette forme de réalisation est donc une variante du cas précité de connexion du type "Flip chip", * au moins cette piste conductrice est réalisée sur le fond et des parois latérales de ladite cavité en étant reliée électriquement : à une première plage intermédiaire réalisée sur une face interne du support du module et reliée électriquement à l'une des plages internes de connexion, et à une seconde plage intermédiaire reliée électriquement à une plage externe de connexion ; il est à noter que cette conformation de la piste peut être utilisée quelle que soit l'orientation de la face active : elle est proposée ci-dessus dans le cas où la face active fait face au fond de la cavité, mais elle peut aussi être utilisée dans le cas où la face active fait face à la face interne du support, avec des liaisons entre des plages internes de connexion et des zones intermédiaires, elles- mêmes connectées à des plages externes par l'intermédiaire de pistes disposées sur le fond et des côtés de la cavité : on obtient ainsi une protection de la puce sur les deux faces de celle-ci, • au moins cette piste conductrice est réalisée par photogravure, ou en variante par dépôt d'une encre conductrice, ou encore en variante par emboutissage ou embossage d'une feuille métallique ; ces diverses techniques peuvent bien entendu coexister au sein d'une même carte, même si, pour des raisons de simplicité de fabrication, il est en pratique préféré de n'utiliser qu'un seul type de matérialisation des pistes, • cette carte comporte une antenne interne reliée électriquement à cette puce (ou à ces puces), par exemple au sein d'une carte du type "dual interface" précité.
Liste des figures L'invention sera mieux comprise à la lumière des explications suivantes, données à titre d'exemple illustratif non limitatif, en regard des dessins annexés sur lesquels : • la figure 1 est un schéma de principe d'une carte à puce, • la figure 2 est un schéma de principe, à plus grande échelle, du module de la carte' de la figure 1 , dans le cas de connexions par soudure filaire, • la figure 3 est un autre schéma de principe, à grande échelle, du module de la carte de la figure 1 , dans le cas de connexions par bossages, • la figure 4 est un schéma de principe d'une carte à puce à antenne interne, • la figure 5 est un schéma analogue à celui de la figure 1 dans le cas d'un module à connexions par soudure filaire, montrant une intrusion, • la figure 6 est un autre schéma analogue à celui de la figure 1 dans le cas d'un module à connexions par bossages, montrant une intrusion, • la figure 7A est un schéma semblable à celui de la figure 5, montrant une attaque pour dégager la face active,
• la figure 7B est un autre schéma semblable à celui de la figure 6, montrant une attaque pour dégager la face active, « la figure 8 est un schéma de principe de connexion d'un module d'une carte à puce classique, montrant en vue de dessous les connexions filaires entre des zones de métallisation de la puce et des contacts externes du module,
• la figure 9 est un schéma de principe de connexion du module d'une carte à puce selon l'invention, montrant en vue de dessous les connexions entre une zone de métallisation de la puce et un contact externe du module, via des plages intermédiaires, et par une piste conductrice ménagée au fond de la cavité du support de carte « la figure 10 est une vue partielle de cette carte, en coupe éclatée selon la piste de la figure 9,
• la figure 11 est un schéma analogue à celui de la figure 9, avec autant de zones de métallisation et de contacts externes que dans le schéma de la figure 8, • la figure 12 est une vue de dessus montrant une forme de réalisation des quatre pistes de la figure 11 ,
• la figure 13 est une autre vue de dessus d'une autre forme de réalisation d'une piste des figures 9 ou 11 ,
• la figure 14 est une autre vue de dessus d'une paire de pistes conformes à la forme de réalisation de la figure 13,
• la figure 15 est un schéma de principe de connexion d'un module d'une carte à puce classique, montrant en vue de dessus les connexions par bossages entre des zones de métallisation de la puce (vues par transparence) et des contacts externes du module,
• la figure 16 est un schéma analogue montrant les pistes de connexion, au sein d'un module selon l'invention, • la figure 17 est une vue en coupe d'une carte à puce analogue à celle de la figure 10 mais comportant une antenne, en coupe en partie le long d'une piste et en partie en dehors de cette piste, et • la figure 18 est une vue partielle d'une autre carte, selon une variante de réalisation de la figure 10.
Description détaillée de l'invention
La figure 8 montre le mode de connexion filaire classique où les plages internes de connexion du microprocesseur MP (numérotées Z1 , Z2, Z3, Z4, Z5) sont reliées par des fils conducteurs aux plages externes de connexion (numérotées X1 , X2, X3, X4, X5) via des trous débouchants réalisés dans le support du circuit imprimé (voir aussi fig. 2). Sur les dessins, le circuit imprimé et son support ne sont pas différentiés. Les plages internes et externes de connexion sont en pratique réalisées par métallisation. La figure 9 montre schématiquement un exemple de réalisation de l'invention dans lequel il y a une connexion par soudure filaire d'une plage de métallisation Z1 à une première plage intermédiaire interne Z1' (non débouchante), connectée à une seconde plage intermédiaire interne X1 ', elle- même reliée électriquement à la plage externe X1 à laquelle est reliée directement la plage de métallisation Z1 du microprocesseur à la figure 8. La connexion entre les 2 plages intermédiaires internes est assurée par une piste conductrice a réalisée sur le fond de la cavité (voir la fig. 10) en le traversant à l'aplomb du microprocesseur MP de façon à le dissimuler visuellement, au moins partiellement. On observe sur cette figure que les plages intermédiaires Z1' et X1' sont toutes deux réalisées sur la face interne du support Cl du module, en regard de plages métallisées 11 et 12 ménagées sur des plateaux ménagés à la périphérie de la cavité 13, reliées par la piste conductrice descendant de ces plateaux le long d'un bord de la cavité, s'étendant sur le fond (ici en ligne courbe) jusqu'à remonter sur un autre bord jusqu'à l'autre plateau. Dans la variante représentée à la figure 8, la piste conductrice a est noyée dans le corps de carte, sous le fond de la cavité, et elle est raccordée aux plateaux 11 et 12 par des puits P et R. Plus précisément, cette piste a, parallèle aux faces du corps de carte, est portée par un inlet intégré dans la structure plastique du corps de carte, et les puits P et R s'étendent depuis cette piste a jusqu'au niveau des plateaux 11 et 12 (ce sont par exemple des puits creusés lors du lamage de la cavité puis remplis de colle ou d'adhésif conducteur). Les figures 11 à 13 présentent des configurations possibles, mais non exhaustives, des pistes réalisées sur (ou sous) le fond de la cavité susceptibles de dissimuler de façon satisfaisante le microprocesseur tout en étant facilement déconnectable automatiquement en cas de tentative de déplacement ou de tentative d'élimination de tout ou partie de l'une de ces pistes en vue de dégager un accès visuel ou optique à la face active du microprocesseur. Une tentative d'élimination de tout ou partie d'une piste peut consister à enlever un morceau de piste faisant face à une partie de la face active sur laquelle veut appliquer une attaque optique. Cela peut être réalisé en appliquant sur la piste un produit chimique dissolvant, une fraiseuse ou tout simplement un cutter. Dans la figure 11 , quatre des connexions électriques du microprocesseur sont réalisées par des pistes a, b, ç et traversant le fond de cavité. Dans la mesure où elles sont disposées en sorte de passer par une zone centrale du fond de la cavité, l'enlèvement du fond de la cavité pour dégager un accès visuel à la face active du micro-processeur entraîne en principe une dégradation par rupture de l'une au moins de ces pistes. La figure 12 présente une forme possible de l'une des pistes sur le fond de cavité de la carte visant à optimiser la surface du microprocesseur dissimulée à l'observation visuelle. Il y a une alternance de portions massives et de portions étroites faciles à rompre au moindre effort mécanique. Plus précisément, chaque piste comporte ici une portion massive ayant globalement la forme d'un triangle rectangle isocèle, tout en présentant une entaille réduisant localement la largeur de cette piste en cette portion massive. Ces pistes sont ici disposées en sorte que les sommets des portions massives soient à proximité immédiate (sans se toucher pour éviter tout court- circuit). Conjointement ces pistes forment ainsi un carré adapté à masquer la majeure partie du micro-processeur, en tout cas sa partie centrale (seuls les coins restent dégagés, mais ils ne comportent pas, en pratique de composants importants). En raison des entailles, toute tentative d'intrusion par le fond de la cavité entraîne quasi-immanquablement la rupture d'au moins l'une des pistes. Les pistes assurent donc à la fois le masquage de la face active tout en présentant des points faibles provoquant la déconnexion en cas de tentative d'intrusion en déplaçant ces pistes pour écarter ces zones de masquage. Dans la figure 13, une seule des connexions est représentée : la piste a connectant les plages Z1' et X1' non représentées est réalisée par une piste traversant le fond de carte mais sa forme alterne des plages de surface importantes (pour dissimuler le microprocesseur) et des portions de faible largeur (pour rendre la rupture plus facile). Plus précisément la piste présente une succession de rectangles transversaux raccordés chacun au suivant (ou au précédent) par un court brin de connexion, en un emplacement dans le sens transversai qui varie de façon aléatoire d'un brin à l'autre, ce qui rend impossible de prévoir comment tenter une intrusion au travers de la piste sans risquer de dégrader celle-ci, notamment en rompant l'un des brins. La figure 14 est similaire à la figure 13, mais avec deux connexions a et d réalisées par des pistes traversant le fond de carte, ici selon des parcours qui sont en ligne brisée. La figure 16 présente une configuration analogue, mais appliquée à un module à puce montée retournée (ou " Flip chip ") dont le mode de connexion classique est rappelé en figure 15. Les pistes conductrices a, b, ç, d et e ne sont plus ici déposées sur le fond de cavité mais sur la face interne du support du module. Comme précédemment, ce pistes sont disposées et conformées en sorte de masquer la majeure partie de la face active du microprocesseur. Ghacune des pistes a, b, ç et e présente comme dans les exemples précités, une alternance de portions massives et de portions étroites, conduisant à la fois à un masquage d'une fraction importante de l'aire de la face active et à une très forte probabilité de rupture en cas de tentative de déplacement de l'une des pistes ou de tentative d'élimination de tout ou partie de cette piste pour dégager un accès à cette face active. En fait, une liaison directe schématisée sur cette figure 16 correspond en pratique à une connexion directe d'un bossage de la figure 3 contre la zone Z connectée à un contact externe par un trou traversant T (ce bossage et ce contact externe sont notés B4 et X4 à la figure 16). Par contre, l'aménagement des pistes conductrices a, b, ç et e implique de dissocier la zone Z de cette figure 3 en une première plage intermédiaire Z1', Z2', Z3', ou Z5' en contact avec le bossage B1 , B2, B3 ou B5, et en une seconde plage intermédiaire X1', X2', X3' ou X5' en contact avec les plages externes de contact X1 , X2, X3 et X5 représentés en pointillés. Il va de soi qu'une grande variété de configurations existe quant à la forme et au positionnement des pistes de connexion des plages intermédiaires. Les règles de conception desdites pistes visent en principe à accroître leur sensibilité à la déconnexion tout en maximisant leur capacité de dissimulation visuelle du microprocesseur. L'alternance de sections larges et étroites et / ou des configurations en zig-zag pourront être combinées, de façon non exhaustive, la présente invention visant avant tout le principe de protection visuelle du microprocesseur par pistes conductrices facilement déconnectables. II existe plusieurs techniques pour réaliser les pistes de connexion des plages intermédiaires. Dans le cas d'un module à puce montée retournée, les plages de connexion internes et externes sont avantageusement réalisées par photogravure sur le film constituant le support du module. Il est de même facile de créer les pistes de connexion entre lesdites plages de connexion intermédiaires, également par photogravure, au cours de la même opération. On peut ainsi utiliser un jeu de masques unique et le surcoût de réalisation de la présente invention est alors nul ou négligeable par rapport au coût de réalisation d'un module standard tel que décrit fig. 3 et 15. Dans le cas d'un module à soudure filaire, les plages internes intermédiaires peuvent être également réalisées par photogravure. Par contre, les pistes reliant ces plages doivent être réalisées sur le fond de cavité, par exemple par embossage d'une feuille métallique ou encore par tampographie d'une encre conductrice ; on peut se référer à cet égard aux documents (voir brevets EP0688051 - FR-2736740 - FR-2769389 - FR-2780847 de la demanderesse). La connexion électrique entre les plages intermédiaires internes et les pistes destinées à relier ces plages peut être assurée, par exemple, par l'intermédiaire d'une colle conductrice ou encore par un adhésif anisotrope. Il est à noter que ces types de connexion sont utilisés dans le cadre de la réalisation des cartes "Duals Interface" mentionnées au début de la présente demande (voir aussi, par exemple les brevets FR-2716281 - DE 19647845). Dans ce dernier cas, le surcoût lié à l'utilisation d'adhésifs conducteurs lié à la présente invention disparaît car lesdits adhésifs sont utilisés de toute façon pour les connexions électriques entre le circuit imprimé et l'antenne ; ainsi que cela ressort de la figure 17, la même colle ou résine conductrice ou anisotrope R est utilisée pour connecter une plage interne de connexion ZC à l'antenne ANT, et pour connecter une plage intermédiaire interne, telle que Z' à un plage montée sur un plateau 11 , comme sur la figure 10. Il est à noter enfin que dans le cas d'un module à soudure filaire, la présente invention assure de façon automatique la déconnexion électrique du module en cas de séparation dudit module du support plastique. Cette caractéristique répond à une certaine demande de sécurité, en particulier dans les domaines bancaire et de l'identité, concernant le fait que le module ne doit pas pouvoir être séparé de son support plastique tout en restant fonctionnel.

Claims

REVENDICATIONS 1. Une carte à puce comportant : un corps en matière plastique, un module solidaire de ce corps et comprenant un support portant des plages externes de connexion électrique, au moins une puce électronique portée par ce support et ayant une face dite "face active" portant des plages internes de connexion électrique, et des liaisons connectant électriquement, respectivement, lesdites plages externes et internes de connexion électrique, caractérisée en ce que l'une au moins de ces liaisons comporte une piste conductrice qui est conformée et disposée en sorte de surplomber la face active en en dissimulant visuellement une partie significative par au moins une portion de grande largeur et présente au moins une portion de faible largeur adaptée à impliquer une déconnexion facile par rupture en cas de déplacement de cette piste ou d'élimination de tout ou partie de cette piste vis à vis de cette face active.
2. - Carte à puce selon la revendication 1 , caractérisée en ce que certaines au moins des liaisons comportent des pistes conductrices ayant des formes conformées et disposées en sorte de se compléter pour dissimuler conjointement la majeure partie de cette face active.
3. Carte à puce selon la revendication 1 ou la revendication 2, caractérisée en ce qu'au moins cette piste conductrice est constituée d'une alternance de motifs de large surface pour dissimuler visuellement une partie significative de ladite au moins une puce électronique et de motifs de plus faible surface pour se rompre facilement en cas de tentative de déplacement de cette piste ou de tentative d'élimination de tout ou partie de cette piste vis-à-vis de cette puce.
4. Carte à puce selon l'une quelconque des revendications 1 à 3, caractérisée en ce que, cette au moins une puce électronique ayant sa face active faisant face au fond de la cavité du corps en matière plastique, au moins cette piste conductrice est réalisée au fond de ladite cavité et surplombe ladite face active en en dissimulant une partie significative à une observation visuelle.
5. Carte à puce selon la revendication 4, caractérisée en ce que cette piste conductrice est réalisée sur le fond et sur des parois latérales de ladite cavité.
6. Carte à puce selon la revendication 4, caractérisée en ce que cette piste conductrice est noyée dans le corps en matière plastique.
7. Carte à puce selon la revendication 6, caractérisée en ce que cette piste conductrice est portée par un inlet noyé dans le corps en matière plastique et est raccordé à des puis conducteurs (P, R).
8. Carte à puce selon l'une quelconque des revendications 1 à 3, caractérisée en ce que, cette au moins une puce électronique ayant sa face active faisant face au support du module à l'opposé des plages externes de connexion, au moins cette piste conductrice est réalisée sur une face interne du support à l'aplomb de cette face active en en dissimulant une partie significative à une observation visuelle.
9. Carte à puce selon l'une quelconque des revendications 1 à 8, caractérisée en ce qu'au moins cette piste conductrice est réalisée au fond de ladite cavité en étant reliée électriquement : à une première plage intermédiaire réalisée sur une face interne du support du module et reliée électriquement à l'une des plages internes de connexion, et à une seconde plage intermédiaire reliée électriquement à une plage externe de connexion.
10. Carte à puce selon l'une quelconque des revendications 1 à 9, caractérisée en ce qu'au moins cette piste conductrice est réalisée par photogravure.
11. - Carte à puce selon l'une quelconque des revendications 1 à 9, caractérisée en ce qu'au moins cette piste conductrice est réalisée par dépôt d'une encre conductrice.
12. - Carte à puce selon l'une quelconque des revendications 1 à 9, caractérisée en ce qu'au moins cette piste conductrice est réalisée par emboutissage ou embossage d'une feuille métallique.
13. - Carte à puce selon l'une quelconque des revendications précédentes, caractérisée en ce qu'elle comporte une antenne interne reliée électriquement à cette au moins une puce.
PCT/FR2004/001756 2003-07-11 2004-07-06 Carte a puce anti-intrusion WO2005008577A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/563,365 US7243854B2 (en) 2003-07-11 2004-07-06 Anti-intrusion smart card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/08551 2003-07-11
FR0308551A FR2857483B1 (fr) 2003-07-11 2003-07-11 Carte a puce anti-intrusion

Publications (1)

Publication Number Publication Date
WO2005008577A1 true WO2005008577A1 (fr) 2005-01-27

Family

ID=33522983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/001756 WO2005008577A1 (fr) 2003-07-11 2004-07-06 Carte a puce anti-intrusion

Country Status (3)

Country Link
US (1) US7243854B2 (fr)
FR (1) FR2857483B1 (fr)
WO (1) WO2005008577A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892544A1 (fr) * 2005-10-25 2007-04-27 Gemplus Sa Detection de tentative d'effraction sur une puce a travers sa structure support

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2869706B1 (fr) * 2004-04-29 2006-07-28 Oberthur Card Syst Sa Entite electronique securisee, telle qu'un passeport.
EP1691413A1 (fr) * 2005-02-11 2006-08-16 Axalto SA Composant électronique protégé contre les attaques.
DE102009043617A1 (de) * 2009-09-29 2011-03-31 Giesecke & Devrient Gmbh Chipmodul und tragbarer Datenträger mit einem Chipmodul
FR2957443B1 (fr) * 2010-03-12 2016-01-01 Oberthur Technologies Carte a microcircuit(s) avec contremesure pour attaques en faute par rayonnement lumineux
FR2962577B1 (fr) 2010-07-09 2012-08-03 Oberthur Technologies Dispositif connectable portable a microcircuit(s) avec contre-mesure integree contre les attaques en faute ou ema
FR2963137B1 (fr) * 2010-07-20 2016-02-19 Oberthur Technologies Insert a transpondeur et dispositif comprenant un tel insert
FR3038103B1 (fr) * 2015-06-29 2017-08-25 Oberthur Technologies Module a puce electronique anti-intrusion
FR3079645B1 (fr) 2018-04-03 2021-09-24 Idemia France Document electronique dont une liaison electrique entre un port de puce et une plage externe de contact electrique est etablie via un inlay

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0414316A2 (fr) * 1989-08-24 1991-02-27 Philips Patentverwaltung GmbH Circuit intégré
FR2801999A1 (fr) * 1999-12-01 2001-06-08 Gemplus Card Int Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
WO2003015169A1 (fr) * 2001-08-07 2003-02-20 Renesas Technology Corp. Dispositif semi-conducteur et carte ci

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412318A (en) * 1992-03-17 1995-05-02 Landis & Gyr Business Support Ag Device for detecting attempts at fraud on an apparatus for reading and writing on a chip card
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
JP3484356B2 (ja) * 1998-09-28 2004-01-06 新光電気工業株式会社 Ｉｃカード及びｉｃカード用アンテナ並びにｉｃカード用アンテナフレーム
FR2829857B1 (fr) * 2001-09-14 2004-09-17 A S K Carte a puce sans contact ou hybride contact-sans contact a tenue renforcee du module electronique
DE10304824A1 (de) * 2003-01-31 2004-08-12 Varta Microbattery Gmbh Dünne elektronische Chipkarte
US7028909B2 (en) * 2004-08-13 2006-04-18 Ge Identicard Systems, Inc. Laminate tabbed pouch identification card with an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0414316A2 (fr) * 1989-08-24 1991-02-27 Philips Patentverwaltung GmbH Circuit intégré
FR2801999A1 (fr) * 1999-12-01 2001-06-08 Gemplus Card Int Procede de protection physique de puces electroniques et dispositifs electroniques ainsi proteges
WO2003015169A1 (fr) * 2001-08-07 2003-02-20 Renesas Technology Corp. Dispositif semi-conducteur et carte ci

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892544A1 (fr) * 2005-10-25 2007-04-27 Gemplus Sa Detection de tentative d'effraction sur une puce a travers sa structure support
WO2007048701A1 (fr) * 2005-10-25 2007-05-03 Gemplus Detection de tentative d'effraction sur une puce a travers sa structure support

Also Published As

Publication number Publication date
FR2857483A1 (fr) 2005-01-14
FR2857483B1 (fr) 2005-10-07
US7243854B2 (en) 2007-07-17
US20060151361A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
CA1083714A (fr) Carte portative pour systeme de traitement de signaux electriques et procede de fabrication de cette carte
EP2146562B1 (fr) Dispositif de protection d'un composant électronique
FR2932910A1 (fr) Carte sans contact avec logo securitaire
WO2005008577A1 (fr) Carte a puce anti-intrusion
EP0307773A1 (fr) Procédé de fabrication de modules électroniques, notamment pour cartes à microcircuits
FR2502816A1 (fr) Carte d'identification comportant un module de circuit integre
FR2727227A1 (fr) Dispositif de securite actif a memoire electronique
CA2585335A1 (fr) Structure comportant un dispositif electronique pour la fabrication d'un document de securite
EP2220916B1 (fr) Dispositif de protection des broches d'un composant electronique
CA2654060C (fr) Dispositif de protection contre les intrusions d'appareils electroniques
FR2909469A1 (fr) Agencement de securite contre la fraude pour connecteur electrique pour carte a puce
FR2906623A1 (fr) Dispositif de protection pour carte electronique
EP2350929B1 (fr) Carte a puce comportant un module electronique porte par un corps de carte pourvue de moyens d'authentification de l'appairage du module avec le corps
CH656285A5 (fr) Procede de fabrication en continu d'un circuit imprime et utilisation de ce circuit.
WO2014191428A1 (fr) Procédé de fabrication d'un circuit imprimé, circuit imprimé obtenu par ce procédé et module électronique comportant un tel circuit imprimé
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
EP0072759A2 (fr) Module électronique pour carte de transactions automatiques et carte équipée d'un tel module
WO2005116920A1 (fr) Enite electronique securisee, telle qu'un passeport
EP3291655B1 (fr) Circuit imprimé flexible et procédé de connexion sécurisée correspondant
EP0996930B1 (fr) Support pour un circuit electronique, comprenant des moyens anti-arrachement
FR2863747A1 (fr) Fiabilisation des cartes dual interface par grille continue
FR3079645A1 (fr) Document electronique dont une liaison electrique entre un port de puce et une plage externe de contact electrique est etablie via un inlay
EP1021833B1 (fr) Dispositif a circuit integre securise et procede de fabrication
FR2848025A1 (fr) Protection d'un composant par nappe conductrice a contact aleatoire
EP2405385B1 (fr) Dispositif connectable portable à microcircuit(s) avec contre-mesure integrée contre les attaques en faute ou EMA

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006151361

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10563365

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10563365

Country of ref document: US

122 Ep: pct application non-entry in european phase