WO2004088337A1 - 電子機器システム - Google Patents

電子機器システム Download PDF

Info

Publication number
WO2004088337A1
WO2004088337A1 PCT/JP1994/000748 JP9400748W WO2004088337A1 WO 2004088337 A1 WO2004088337 A1 WO 2004088337A1 JP 9400748 W JP9400748 W JP 9400748W WO 2004088337 A1 WO2004088337 A1 WO 2004088337A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
signal
bus
warning information
reference voltage
Prior art date
Application number
PCT/JP1994/000748
Other languages
English (en)
French (fr)
Inventor
Shigeo Tanaka
Original Assignee
Shigeo Tanaka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5242531A external-priority patent/JPH06230822A/ja
Application filed by Shigeo Tanaka filed Critical Shigeo Tanaka
Priority to US08/424,507 priority Critical patent/US5757777A/en
Publication of WO2004088337A1 publication Critical patent/WO2004088337A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/20—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver
    • H04B1/205—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver with control bus for exchanging commands between units

Definitions

  • the present invention relates to an electronic device system suitable for inspecting AV equipment (audio Z video equipment) and inspecting a connection state thereof, an electronic device applied to the system, an inspection device thereof, and a state setting device.
  • AV equipment audio Z video equipment
  • Te Rebiji ® down receiver the inspection of the board-level, are performed using and pin jigs, for example, an internal bus such as I 2 C bus. Inspection after assembly is also performed using an I 2 C bus.
  • each AV device is connected to a system such as a D2B bus so that each system can be organically controlled.
  • the connection is made with an external bus.
  • each AV device has a built-in circuit as shown in Fig. 16, for example.
  • each AV device has two sockets (11) and (12) for connecting to the D2B bus.
  • the socket (11) is a balanced signal line (13), a balanced signal line (14), and a ground line.
  • the socket (12) also has terminals (12a) and (12) connected to the balanced signal line (13), the balanced signal line (14), and the ground line (15), respectively.
  • the current control circuit (19) of the D 2 BIC (24) is connected between a predetermined voltage source and a balanced signal line (13), and a transmission / reception buffer (22) A positive balance signal is output to the balance signal line (13) by the control of the control unit (23) via the control unit.
  • a current control circuit (20) is connected between the balanced signal line (14) and the ground potential. The current control circuit (20) is controlled by the control section (23) and outputs a negative balanced signal to the balanced signal line (14).
  • the comparison circuit (21) is connected to the balanced signal line (13).
  • a positive / negative balanced signal supplied to (14) is detected, and the detection result is output to a control unit (23) via a transmission / reception buffer (22).
  • the control unit (23) of D2BIC (4) is connected to CPU (25) that controls the operation of the AV equipment.
  • a resistor (16) is connected between the balanced signal lines (13) and (14) via the switch (17) or the switch (18). I have.
  • the switch (17) is always on, so that when the socket of the D2B bus (2) is connected to the socket (11), the switch (17) is turned off. Also, the switch (18) is always on, so that when a plug is connected to the socket (12), it turns off.
  • FIG. 17 shows a connection state of an AV center (for example, a television receiver) (31) and a VTR (32) as a system.
  • the terminals (11a) to (11c) of the socket (11) of the AV center (31) are connected to the terminals (1 1) of the socket (11) of the VTR (32).
  • 1a) to (11c) are connected via a D2B bus (2).
  • the resistor (16) of the AV center (31) is connected to the terminal (11a) of the socket (11), the D2B bus (2), and the socket of the VTR (32).
  • the terminal (11b) of the socket (11) of (31) is connected to the connection path of the switch (18).
  • FIG. 18 shows a state where VTR (32) is connected to AV sensor (31) and VTR (33) is further connected. That is, in this example, the VTR (32) is connected to the AV center (31) in the same manner as shown in Fig. 17 and the socket of the AV center (31) is connected.
  • the terminals (1 2a) to (1 2c) of the socket (1 2) are connected to the socket (1 2a) of the socket (1 2) of the VTR (33) via the D 2 B bus (2).
  • the switches (17) and (18) of the AV center (31) are both turned off.
  • the switch (17) is turned off and the switch (18) is turned on.
  • the switch (18) is off.
  • FIG. 19 shows a state where VTR (32) is connected to the AV center (31), and VTR (33) is further connected to this VTR (32).
  • VTR (3) is the AV center
  • the switch (17) is off and the switch (18) is on.
  • VTR (32) both the switch (17) and the switch (18) are off.
  • the switch (17) is turned on and the switch (18) is turned off.
  • a connection path is formed between the terminal (lib), the D2B bus (2), the socket (11) of the socket (11) of the AV center (31), and the switch (18).
  • the two AV devices at the ends connected to the D2B bus (2) (in the case of FIG. 17, the AV center (31) and VTR (32), in the example of Fig. 18, VTR (32) and VTR (33), in the example of Fig. 19, the AV center (31) and VTR (33) )) Resistors (16) are connected in parallel.
  • the CPU (2 5) outputs a signal corresponding to the command signal to the control unit (23).
  • the control unit (23) controls the current control circuits (19) and (20) via the transmission / reception buffer (22), and connects the current control circuits (19) and (20) to the balanced signal lines (13) and (14). ,, And output balanced signals PS, and PS 2 of opposite polarities as shown in Fig. 21 respectively.
  • the balanced signal is supplied from the AV center (31) to the VTRs (32) and (33) via the D2B bus (2).
  • the magnitudes of the voltages of the balanced signals PS, PS2 supplied to the balanced signal lines (13) and (14) are compared by the comparison circuit (21). Compare.
  • the comparison circuit (2 1) outputs a logic 0 when the levels are substantially equal to each other, and outputs a logic 1 when the level is larger than a predetermined reference value.
  • the control unit (23) reads the data (logic) output from the comparison circuit (21) via the transmission / reception buffer (22) and reads the data (logic).
  • the CPU (25) outputs a control signal corresponding to the read result to each unit.
  • a jig is attached to the internal bus. If connected, the additional impedance may increase and the operation may become unstable. In addition, routing a wire to the outside of the internal bus is not preferable in terms of maintaining performance. In addition, it is difficult to perform the inspection using the internal bus in the inspection after covering the back cover.
  • the D2B bus (2) when connecting the D2B bus (2) to control each AV device, the D2B bus (2) may be connected in an incorrect manner.
  • Figure 22 shows that, as shown in Figure 17, the AV center (31) and VTR (32) should be connected via the D2B bus (2). 1) Not only are they connected, but also the sockets (12) of both are erroneously connected by the D2B bus (2).
  • FIG. 23 shows that, as shown in FIG. 18, VTR (3) and VTR (33) are connected to the AV center (31) via the D2B bus (2). After making such a connection, the VTR (32) socket (12) and the VTR (33) socket (11) are connected to the D2B bus. (2) indicates a state in which connection was made by mistake.
  • FIG. 24 originally shows that the VTR (32) is connected to the AV center (31) and the VTR (32) is connected to the VTR (32) as shown in FIG. This shows a situation in which the 3) should be connected, and the VTR (3) was incorrectly connected to the AV center (3).
  • the absolute value of the level of the balanced signal flowing through the D 2 B bus (2) is a regular value because the two resistors (16) that should be connected are not connected.
  • the comparison circuit (2 1) may not be able to detect the command signal correctly. Disclosure of the invention
  • the present invention has been made in view of such a situation, and an electronic device capable of performing inspection and state setting without making operation unstable even after covering the back cover.
  • the inspection device and the state setting device are provided.
  • the present invention provides an electronic device capable of preventing erroneous connection of the D2B bus (2).
  • a signal transmitter for transmitting an interlock signal to a bus of another device, a signal receiver for receiving a signal from a bus of another device, and analyzing a signal from the signal receiver.
  • An electronic device inspection device comprising a state analysis unit, wherein the state analysis unit determines a state of the other device based on a signal obtained from the signal receiver. This makes it possible to determine the status of other devices connected via the bus.
  • the second invention provides a signal transmitter for transmitting a signal to a bus of another device.
  • An electronic device state setting device for setting the state of another device by a signal transmitted from the signal transmitter. In this way, the status of other devices connected via the bus can be set.
  • a third invention is a device including an external bus, a control unit for performing a process for receiving a signal from the external bus, and a storage unit for storing the content of the signal, wherein the control unit transmits the received signal.
  • the electronic device is configured to store information corresponding to the received signal in the storage unit when the signal is determined and the signal is a state setting signal. As a result, the state of the electronic device is set by the setting device connected via the bus.
  • the storage unit is a nonvolatile memory. As a result, the set state is stored and maintained.
  • an electronic device state setting including a signal transmitter for transmitting a signal to a bus of another device, wherein a state of the other device is set by a signal transmitted from the signal transmitter.
  • a device having an apparatus, an external bus, a control unit for performing processing for receiving a signal from the external bus, and a storage unit for storing the content of the signal the control unit determines the received signal and determines the signal.
  • An electronic device status setting system comprising: an electronic device that stores information corresponding to the received signal in the storage unit when is a status setting signal. This constitutes a system that can set the status of the electronic devices connected via the bus using the setting device.
  • a sixth invention is the system according to the fifth invention, wherein the bus is a serial nos. As a result, the status is set by serial communication.
  • an external bus and a signal amplitude of the external bus are detected.
  • warning information generating means is an electronic device that generates warning information when the amplitude is outside a predetermined range. This makes it possible to warn of external bus conditions.
  • An eighth invention is the electronic device according to the seventh invention, wherein the bus is a serial bus, and signal detection is performed by a transmission signal line. As a result, the transmission signal line can be detected.
  • the bus is a serial ⁇ bus, and signal detection is performed by a reception signal line. As a result, the reception signal line can be detected.
  • the warning information is generated by comparing a reference voltage and a bus line voltage. This allows accurate warning information to be generated.
  • the warning information is generated by comparing a reference voltage with a bus line voltage. This allows accurate warning information to be generated.
  • warning information is generated after integrating the comparison result.
  • warning information can be generated according to the tendency of the bus line voltage.
  • warning information is generated after integrating the comparison result.
  • warning information can be generated according to the tendency of the bus line voltage.
  • a display is provided, and when warning information is generated, the warning information is displayed. is there. This can warn you.
  • the signal amplitude is detected again after the warning information is generated, and the warning display is stopped when the signal amplitude is within a predetermined range. This ensures that warnings only occur when needed.
  • a first reference voltage and a second reference voltage are provided when the predetermined range of the amplitude is determined, and the signal voltage is equal to the first reference voltage. It is set to be within a predetermined range when the voltage is equal to or less than the second reference voltage. This provides a good comparison for generating warning information.
  • the bus line voltage is integrated and then compared with a reference voltage.
  • warning information can be generated according to the tendency of the bus line voltage. .
  • the bus line voltage is integrated and then compared with a reference voltage.
  • warning information can be generated according to the tendency of the bus line voltage.
  • the nineteenth invention includes an external bus, means for detecting a signal amplitude of the external bus, a terminating resistor, and a control unit for controlling whether or not the terminating resistor is connected to the bus line,
  • the control unit is an electronic device configured to connect the terminal resistor when the detected signal amplitude is out of a predetermined range. As a result, the connection of the terminating resistor to the bus line can be controlled well.
  • a 20th invention is the electronic device according to the 7th invention, further comprising: a terminating resistor; and a control unit that controls whether or not the terminating resistor is connected to the bus line. When it occurs The above-mentioned terminating resistor is connected. This makes it possible to control the connection of the terminating resistor to the bus line well.
  • a display is shown, and when warning information is generated, the warning information is displayed, and then a terminating resistor is connected. This allows the termination resistor to be connected if a warning message is issued.
  • the signal amplitude is detected again after connecting the terminating resistor, and the warning display is stopped when the signal amplitude is within a predetermined range. This provides a good warning display.
  • FIG. 1 is a block diagram showing a configuration of an embodiment of an electronic device system of the present invention.
  • FIG. 2 is a front view showing an operation example of the television receiver in the embodiment of FIG.
  • FIG. 3 is a block diagram showing a configuration example of a circuit built in an electronic device constituting the electronic device system of the present invention.
  • FIG. 4 is a circuit diagram showing a configuration example of the comparison circuit (51) of FIG.
  • FIG. 5 is a block diagram showing a connection example of an electronic device system incorporating the circuit shown in FIG.
  • FIG. 6 is a flowchart for explaining the operation of the embodiment shown in FIG. 5, and FIG. 7 is a waveform chart for explaining the operation of the comparison circuit (51) in FIG. 3 in a correct connection state.
  • FIG. 8 is a block diagram showing an incorrect connection state.
  • FIG. 9 is a waveform diagram illustrating the operation of the comparison circuit (51) in FIG. 3 in an incorrect connection state.
  • FIG. 10 is a block diagram showing another configuration example of the circuit built in the electronic device system of the present invention.
  • FIG. 11 is a block diagram showing another configuration example of a circuit built in the electronic device system of the present invention.
  • FIG. 12 is a block diagram showing another configuration example of the circuit built in the electronic device system of the present invention.
  • FIG. 13 is a block diagram showing another configuration example of a circuit built in the electronic device system of the present invention.
  • FIG. 14 is a block diagram showing a connection example of an electronic device system incorporating the circuit of the embodiment shown in FIG.
  • FIG. 15 is a flowchart for explaining the operation of the embodiment shown in FIG. 14.
  • FIG. 16 is a block diagram showing a configuration example of a circuit included in a conventional electronic device system.
  • FIG. 17 is a diagram showing a connection example of an electronic device system incorporating the circuit shown in FIG.
  • FIG. 18 is a diagram showing another connection example of an electronic device system incorporating the circuit shown in FIG.
  • FIG. 19 is a diagram showing another connection example of an electronic device system incorporating the circuit shown in FIG.
  • FIG. 20 is a diagram showing an equivalent circuit in a correct connection state.
  • FIG. 21 is a diagram for explaining the balanced signals output to the balanced signal lines (13) and (14) in the circuit shown in FIG.
  • Figure 22 is a block diagram showing an example of incorrect connection.
  • FIG. 23 is a block diagram showing another example of incorrect connection.
  • FIG. 24 is a block diagram showing another example of incorrect connection.
  • BEST MODE FOR CARRYING OUT THE INVENTION FIG. 1 shows the configuration of an embodiment of an electronic device inspection system according to the present invention.
  • TV 3) is connected to an inspection jig (4) via a D 2 B bus (2) as an external bus.
  • the television receivers (TV 1), (TV 2) and (TV 3) have D 2 B control signal terminals near their AV terminals on their back covers.
  • the inspection jig (4) is an inspection command that combines a normal D2B command and a positioning (or request) command, or a jig-specific command that is a status setting command.
  • D2B bus format to the television receiver (TV1), (TV2) or (TV3) via the D2B bus (2).
  • D2B sent from the B protocol signal transmitter (4S) and the television receiver (TVI), (TV2) or (TV3) via the D2B bus (2)
  • the D2B protocol signal receiver (4R) that receives the format reply and the television receiver that has transmitted the reply from the reply received by this receiver (4R).
  • a state analyzer (4A) that determines whether the state of (TV1), (TV2) or (TV3) is normal or abnormal, and a D2B protocol signal transmitter
  • FIG. 2 shows an operation example of the television receiver in the embodiment of FIG. First, the D2B protocol signal transmitter of the inspection jig (4)
  • step S 1 determines whether the received command is a normal command or a jig-specific command (In step S 1), if it is a normal command, processing corresponding to the command is performed, and a reply indicating the result is transmitted to the inspection jig (4) (step S 2)
  • the D2B protocol receiver (4R) of the inspection jig (4) receives this reply and sends it to the state analysis unit (4A).
  • the state analysis unit (4A) analyzes the reply and determines whether the state of the television receiver (TV1) is normal or abnormal.
  • the D2B processing microcomputer of the television receiver determines that the received command is a jig dedicated command, that is, a status setting command (NO in step S1). ), And determines whether the command is an NVRAM (non-volatile RAM) value setting command (Step S3). If so, the destination setting value, specification setting value, and channel indicated by the command are determined. Set the channel setting value or various initial values to VRAM (Step S4).
  • NVRAM non-volatile RAM
  • the D2B protocol signal transmitter (4S) of the inspection jig (4) checks with the television receiver (TV1) whether the NVRAM status has been set correctly.
  • the D2B protocol signal receiver (4R) of the inspection jig (4) receives a reply from the television receiver (TV1), and the state analysis unit (4A) receives the reply. Is analyzed to determine whether the status has been set correctly.
  • the state of the television receiver is checked and the state is set using the external AV bus called the D2B path, so that the internal state is checked with the back cover put on. Click to set the status.
  • D2B bus is an external bus specification, there is no risk of unstable operation even if various types of inspection equipment such as inspection jigs are connected.
  • the inspection command is configured by combining ordinary D2B commands and inquiry commands, there is no need to create special inspection software as in the past, and external jigs are used. Will reduce the burden on the software for internal testing of the television receiver because the software will be responsible for the inspection software. Can be.
  • the inspection If an inspection software for the fixture is created, the same inspection jig can be used to inspect the interior of any D2B-compatible television receiver.
  • the above embodiment can be applied not only to inspection at the production line but also to inspection at the time of service.
  • an inspection jig at the store it is possible to check for defective parts.
  • a modem it is possible to check for defective parts and set initial values from a remote location.
  • three television receivers are connected to the D2B bus (2).
  • up to eight AV devices of the same type are connected to the D2B bus. You can connect up to
  • D 2 to B bus (2) also c can be connected Terebiji ® down receiver up to 8, in the above embodiment has been inspected te Rebiji ® down receiver, the present invention is te Rebiji ® down It can be applied to the inspection of other AV equipment other than the receiver, such as VTR (Video Tape Recorder) and LDP (Video Disc Player).
  • VTR Video Tape Recorder
  • LDP Video Disc Player
  • the television receiver and the inspection jig are connected by the D2B bus, but another external AV bus may be used.
  • FIG. 3 shows a configuration example of a circuit that functions as at least an AV center and is built into an AV device such as a television receiver, among AV devices used in such a system.
  • the basic configuration is the same as the example shown in FIG. 16, but in the present embodiment, the balanced signal line (13) is connected to the comparison circuit (51).
  • the comparison circuit (51) is also supplied with the reference voltage output from the reference voltage generation circuit (52).
  • the comparison circuit (51) compares the voltage of the balanced signal line (13) with the magnitude of the reference voltage output from the reference voltage generation circuit (52), and uses the voltage of the balanced signal line (13) as a basis. When the voltage is higher than the reference voltage, for example, a high-level signal is output. When the voltage of the balanced signal line (13) is lower than the reference voltage, a low-level signal is output.
  • the output of the comparison circuit (51) is integrated by an integration circuit (55) composed of a resistor (53) and a capacitor (54), and is supplied to CPU (25).
  • the CPU (25) causes a predetermined message to be displayed on the display (56) in response to the output of the integration circuit (55).
  • a display such as a CRT or LCD can be used as the display section (56).
  • lamps, LEDs, and the like can be used.
  • FIG. 4 shows a configuration example of the comparison circuit (51).
  • the output voltage of the balanced signal line (13) is connected via a resistor (61) to the base of an NPN transistor (62) having a predetermined reference voltage supplied to the collector. Is supplied.
  • the emitter of the NPN transistor (62) is grounded via a feeder diode (63) as a reference voltage generating circuit (52). Then, the signal output from the collector of the NPN transistor (62) is supplied to a subsequent integration circuit (55).
  • FIG. 5 shows an example of the configuration of a system to which an AV device having a built-in circuit as shown in FIG. 3 is connected.
  • the basic connection state is This is the same as the case shown in FIG.
  • the socket (11) of the AV center (television receiver) (31) is connected to the socket (11) of the VTR (32) via the D2B bus (2). Have been.
  • the socket (12) of VTR (32) is further connected to the socket (12) of VTR (33) via a D2B node (2).
  • One terminal of the socket (71) of the AV center (31) is connected to the terminal of the socket (71) of the VTR (32) via an AV signal line (72). I have.
  • the other terminal of the socket (71) of the AV center (31) is connected to the terminal of the socket (71) of the VTR (33) via the AV signal line (72). ing.
  • audio and video signals can be transmitted and received between the AV center (31) and the VTR (32) and between the AV center (31) and the VTR (33). ing.
  • the circuit shown in FIG. 3 is built in the AV center (31).
  • VTR (32) and VTR (33) are not provided with the circuit shown in FIG. 3, but may be provided.
  • the PU (25) monitors the output voltage of the balanced signal line (13) via the comparison circuit (51) and determines whether an abnormal voltage has been detected. That is, for example, when the CPU (25) outputs a predetermined command signal, the CPU (25) and the current control circuit (19) and the current control circuit ( 20), and supply currents of opposite polarities to the balanced signal line (13) and the balanced signal line (14), respectively.
  • the CPU (25) outputs a predetermined command signal
  • the CPU (25) and the current control circuit (19) and the current control circuit ( 20) and supply currents of opposite polarities to the balanced signal line (13) and the balanced signal line (14), respectively.
  • the AV center (31), VTR (32), (33) are correctly connected by the D2B bus (2)
  • balanced signals PS 1,..., PS 2 as shown in FIG. 7 are supplied to VTR (3) and VTR (33) via a D2B bus (2).
  • the output voltage of the balanced signal line (13) is, for example, 2.5 V when outputting logic 0, but is larger than 2.5 V by, for example, 0.2 V when outputting logic 1.
  • the value is set to 2.7 V.
  • the output voltage of the balanced signal line (14) is set to 2.5 V when outputting logic 0, but it is only 0.2 V from 2.5 V when outputting logic 1. Small, set to a value of 2.3 V.
  • VTR (3 2) the comparator circuit (3 3) (2 1) is balanced signal PS supplied via a D 2 B bus (2), to compare the voltage of the PS 2, the difference between both values Is 0 (or a predetermined reference value (for example, 0.02 V or less)), it is determined to be logic 0. When the value is larger than the reference value (0.12 V), it is determined as logic 1.
  • the CPU (25) decodes the logic output by the comparison circuit (21) via the transmission / reception buffer (22) and the control unit (23), and processes the command corresponding to the logic. Execute
  • the reference voltage V, decisively from the reference voltage generation circuit (52) is a voltage (2) representing the logic 1 of the balanced signal line (1 3) as shown in FIG. ⁇
  • the value is set to a value larger than 7 V. Therefore, the comparison circuit (51) outputs, for example, a low-level signal at this time (when the D2B bus 2 is correctly connected).
  • the two resistors (16) shown in Fig. 20 are connected to the balanced signal line.
  • the voltage of the balanced signal lines (13) and (14) is the maximum voltage (as shown in Fig. 9). 5 V) or the lowest voltage (0 V in the embodiment).
  • the reference voltage V 1 H output by the reference voltage generation circuit (52) is It is set to a value smaller than the large voltage. That is, this reference voltage
  • V 1H is set to an intermediate value between the voltage at logic 1 shown in FIG. 7 and the voltage at logic 1 shown in FIG. For this reason, the comparison circuit (51) outputs a ⁇ level signal at the timing when the logical 1 balanced signal is output to the balanced signal line (13). This signal is integrated by the integration circuit (55) and supplied to the CPU (25). As described above, in step S11, when a higher level signal is input from the integration circuit (55). Proceeding to step S12, the CPU (25) causes the display (56) to display a predetermined warning. This warning can be, for example, a message such as "Bus line connection is abnormal.”
  • the user checks the connection of the D2B bus (2), and if an incorrect connection is made, correct the connection. Try to reconnect.
  • step S13 it is determined whether an abnormal voltage is still detected. If a signal of a higher level than the comparison circuit (51) is still being output, the flow returns to step S12 and the warning display is continued. Then, in step S13, when it is determined that the output of the comparison circuit (51) has returned to the low level, the process proceeds to step S14, in which the warning display performed in step S12 is erased, and instead, To display the connection ⁇ K. That is, the CPU (25) controls the display unit (56), and displays, for example, a message that "the connection of the bus line is ⁇ K".
  • the voltage of the balanced signal line (13) is monitored by the comparison circuit (51).
  • the voltage of the balanced signal line (14) is monitored.
  • the reference voltage The reference voltage output from the circuit (52) is set to the value indicated by V1L in FIGS. That is, the voltage at logic 1 of the balanced signal line (14), which is set to a value between the value when a correct connection is made and the value when an incorrect connection is made. What.
  • the output of the comparison circuit (51) is integrated by the integration circuit (55).
  • the integration circuit (55) can be integrated by the integrating circuit (55) and then supplied to the comparing circuit (51) to be compared with the reference voltage output from the reference voltage generating circuit (52). .
  • the reference voltage output from the reference voltage generation circuit (52) is different from the value output from the integration circuit (55) when the correct connection is made and the value when the incorrect connection is made. It is set to a value that is halfway between the values in the case described.
  • the voltage of the balanced signal line (14) can be integrated by the integration circuit (55) and then supplied to the comparison circuit (51).
  • FIG. 13 shows still another embodiment.
  • a resistor (82) is connected between the balanced signal lines (13) and (14) via a switch (81). Then, this switch (81) is turned on or off by CPU (25).
  • Other configurations are the same as those in FIG.
  • Fig. 14 shows a connection example in which the circuit shown in Fig. 13 is built in the AV center (31). The connection status is the same as that shown in FIG.
  • step S21 it is determined whether an abnormal voltage has been detected. That is, as in the case described above, when an incorrect connection is made, the comparison circuit (51) outputs a high-level signal. At this time, the process proceeds to step S22, and for example, a warning such as "bus line connection is abnormal" appears on the display (56).
  • step S23 CPU 25 turns on switch (81) and connects resistor (82) between balanced signal lines (13) and (14).
  • the value of this resistor (82) is set to a value corresponding to the parallel combined value of the two resistors (16) shown in FIG. Therefore, the voltage output to the balanced signal lines (13) and (14) has the same value as that in the case where the correct connection is made. As a result, it is possible to correctly detect the transmitted command signal even when an incorrect connection is made. As a result, even in an erroneous connection state, each AV device can be operated correctly, and malfunction can be prevented.
  • step S24 it is further determined whether or not a high-level signal is continuously output from the comparison circuit (51).
  • Normal case-The switch (81) is turned on, and the resistor (82) is connected between the balanced signal line (13) and (14), so that the output of the comparison circuit (51) is output. Signal changes to a low level.
  • the process proceeds to step S25, and the warning displayed in step S22 is deleted.
  • step S25 If the output of (51) remains at the high level, the processing of step S25 is skipped because other abnormalities are considered. That is, the warning displayed in step S22 is continuously displayed as it is. ⁇ Therefore, the user checks the connection status of the D2B bus (2) and makes a mistake. If there is a connection, correct it to the correct connection.
  • the present invention is not limited to AV devices, but can be applied to any electronic device to which an external bus can be connected.
  • the electronic device is inquired via the external bus to check the status of the electronic device, so that even after the back cover is covered, The inspection can be performed without making the operation unstable.
  • the status can be set without making the operation unstable even after the back cover is put on.
  • the level of the command signal transmitted to the external bus is detected.
  • a predetermined warning is issued in response to the detection result. If there is an incorrect connection, the user is notified and notified. You can be encouraged to connect correctly.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Selective Calling Equipment (AREA)
  • Small-Scale Networks (AREA)

Description

明 細 書
発明の名称 電子機器システム
技術分野
本発明は、 AV機器 （オーディオ Zビデオ機器） を検査したり、 その接続状態を検査する場合に用いて好適な電子機器システムお よびそのシステムに適用される電子機器とその検査装置， 状態設 定装置に関する。 背景技術
従来、 テ レビジ ョ ン受像機の製造時において、 基板レベルの検 査を、 ピン治具や、 例えば I 2 Cバスのような内部バスを使用し て行っている。 また、 組立後の検査も、 I 2 Cバスを使用して行 つている。
また、 例えばテレビジョ ン受像機を A Vセンタ として、 VTR、 その他の A V機器をシステムとして接続した場合、 各システムを 有機的に制御できるように、 各 A V機器を、 例えば D 2 Bバスの ような外部バスで接続するようにしている。 このため、 各 A V機 器には、 例えば図 1 6に示すような回路が内蔵されている。
即ち、 各 A V機器は、 D 2 Bバスに接続するための 2つのソケ ッ ト （ 1 1 ) , ( 1 2 ) を有している。 そして、 ソケッ ト ( 1 1 ) は、 平衡信号線 ( 1 3 ) 、 平衡信号線 （ 1 4 ) 、 および接地線
( 1 5 ) にそれぞれ接続されている端子 ( 1 1 a ) , ( l i b) および ( 1 1 c ) を有している。 同様に、 ソケッ ト ( 1 2 ) も、 それぞれ平衡信号線 （ 1 3 ) 、 平衡信号線 （ 1 4 ) 、 および接地 線 （ 1 5 ) に接続されている端子 （ 1 2 a ) , ( 1 2 b ) および
( 1 c ) を有している。
D 2 B I C ( 2 4 ) の電流制御回路 （ 1 9 ) は、 所定の電圧源 と平衡信号線 （ 1 3 ) との間に接続され、 送受信バッ フ ァ （ 2 2 ) を介して制御部 （ 2 3 ) の制御により、 平衡信号線 （ 1 3 ) に対 して正の平衡信号を出力するようになされている。 また、 平衡信 号線 （ 1 4 ) と接地電位との間には、 電流制御回路 （ 2 0 ) が接 続されている。 この電流制御回路 （ 2 0 ) は、 制御部 （ 2 3 ) に より制御され、 平衡信号線 （ 1 4 ) に負の平衡信号を出力するよ うになされている。 比較回路 （ 2 1 ) は、 平衡信号線 （ 1 3 ) と
( 1 4 ) に供給される正負の平衡信号を検出し、 その検出結果を、 送受信バッ ファ （ 2 2 ) を介して制御部 （ 2 3 ) に出力するよう になされている。 D 2 B I C ( 4 ) の制御部 （ 2 3 ) は、 A V 機器の動作を制御する C P U ( 2 5 ) に接続されている。
平衡信号線 （ 1 3 ) と （ 1 4 ) の間には、 抵抗 （ 1 6 ) が、 ス イ ッチ （ 1 7 ) またはスィ ッチ （ 1 8 ) を介して接続されるよう になされている。 スィ ッチ ( 1 7 ) は常時オンしており、 ソケッ ト ( 1 1 ) に D 2 Bバス ( 2 ) のブラグが接続されると、 ォフす るようになされている。 また、 スィ ッチ ( 1 8 ) も常時ォ ンして おり、 ソケッ ト ( 1 2 ) にプラグが接続されると、 オフするよう にな d "れこい 。
図 1 7 は、, A Vセ ンタ (例えば、 テレビジョ ン受像機） ( 3 1 ) と V T R ( 3 2 ) のシステムとしての接続状態を表している。 こ の例においては、 A Vセンタ （ 3 1 ) のソケッ ト ( 1 1 ) の端子 ( 1 1 a ) 乃至 ( 1 1 c ) が、 V T R ( 3 2 ) のソケッ ト ( 1 1 ) の端子 （ 1 1 a ) 乃至 （ 1 1 c ) に、 D 2 Bバス （ 2 ) を介して 接続されている。
この図 1 7の例においては、 A Vセンタ ( 3 1 ) のソケッ ト ( 1 1 ) に D 2 Bバス （ 2 ) が接続されているため、 A Vセンタ ( 3 1 ) のスィ ッチ （ 1 7 ) がオフ している。 ソケッ ト （ 1 2 ) には、 D 2 Bバス （ 2 ) が接続されていないため、 スィ ッチ （ 1 8 ) はオンしたままとなっている。 同様に、 V T R ( 3 2 ) 側においても、 ソケッ ト （ 1 1 ) には D 2 Bバスが接続されているため、 スィ ッチ （ 1 7 ) はオフして いるが、 ソケッ ト （ 1 2 ) には、 D 2 Bバス （ 2 ) が接続されて いないため、 スィ ッチ （ 1 8) はオンしたままとなっている。
即ち、 この例においては、 A Vセンタ （ 3 1 ) の抵抗 （ 1 6 ) が、 ソケッ ト （ 1 1 ) の端子 （ 1 1 a ) 、 D 2 Bバス （ 2 ) 、 V T R ( 3 2 ) のソケッ ト （ 1 1 ) の端子 （ 1 1 a ) 、 抵抗 （ 1 6 ) スィ ッチ （ 1 8 ) 、 ソケッ ト （ 1 1 ) の端子 （ 1 1 b ) 、 D 2 B バス （ 2 ) 、 A Vセンタ （ 3 1 ) のソケッ ト （ 1 1 ) の端子 （ 1 1 b ) 、 スィ ッチ （ 1 8 ) の接続経路で接続されている。
図 1 8は、 A Vセン夕 ( 3 1 ) に対して、 V T R ( 3 2 ) を接 続するとともに、 VTR ( 3 3) をさ らに接続した状態を表して いる。 即ち、 この例においては、 AVセンタ （ 3 1 ) に対して V T R ( 3 2 ) が. 図 1 7に示した場合と同様に接続されていると ともに、 A Vセ ンタ ( 3 1 ) のソケ ッ ト ( 1 2 ) の端子 ( 1 2 a ) 乃至 ( 1 2 c ) が、 D 2 Bバス （ 2 ) を介して、 V T R ( 3 3 ) のソケッ ト ( 1 2 ) の端子 ( 1 2 a ) 乃至 ( 1 c ) に接続され
Cい ^ ) o
従って、 この例の場合、 AVセンタ ( 3 1 ) のスィ ッチ ( 1 7 ) と （ 1 8 ) が両方ともオフする。 また、 V T R ( 3 2 ) において は、 図 1 7に示した場合同様に、 スィ ッチ （ 1 7 ) がオフすると ともに、 スィ ッチ ( 1 8 ) がオンする。 また、 V T R ( 3 3 ) に おいては、 ソケッ ト ( 1 1 ) には D 2 Bバス ( 2 ) が接続されて いないため、 スィ ッチ （ 1 7 ) がオンしており、 ソケッ ト （ 1 2 ) には D 2 Bバス （ 2 ) が接続されているため、 スィ ッチ （ 1 8 ) がオフしている。
従って、 この例の場合、 VTR ( 3 2 ) の抵抗 （ 1 6 ) 、 ソケ ッ ト （ 1 1 ) の端子 （ 1 1 a ) 、 D 2 Bバス （ 2 ) 、 A Vセンタ ( 3 1 ) のソケッ ト （ 1 1 ) の端子 （ 1 1 a ) 、 ソケッ ト （ 1 2 ) の端子 （ 1 2 a ) 、 D 2 Bバス （ 2 ) 、 V T R ( 3 3 ) のソケッ ト （ 1 2 ) の端子 （ 1 2 a ) 、 抵抗 （ 1 6 ) 、 スィ ッチ （ 1 7 ) 、 ソケッ ト （ 1 2 ) の端子 （ 1 2 b ) 、 D 2 Bバス （ 2 ) 、 A Vセ ンタ （ 3 1 ) のソケッ ト （ 1 2 ) の端子 （ 1 2 b ) 、 ソケッ ト
( 1 1 ) の端子 （ 1 1 b ) 、 D 2 Bバス （ 2 ) 、 V T R ( 3 2 ) のソケッ ト （ 1 1 ) の端子 （ 1 1 b ) 、 スィ ッチ （ 1 8 ) の接続 経路が構成される。
図 1 9 は、 AVセンタ （ 3 1 ) に对して V T R ( 3 2 ) を接続 するとともに、 さら、 この V T R ( 3 2 ) に対して V T R ( 3 3 ) を接続した状態を表している。 V T R ( 3 ) は、 A Vセンタ
( 3 1 ) に対して、 図 1 7に示した場合と同様に接続されており、 V T R ( 3 2 ) のソケッ ト ( 1 2 ) の端子 ( 1 2 a ) 乃至 ( 1 2 c ) には、 D 2 Bバス ( 2 ) を介して V T R. ( 3 3 ) のソケッ ト ( 1 2 ) の端子 ( 1 2 a ) 乃至 ( 1 2 c ) が、 それぞれ接続され ている。
従って、 この例の場合、 A Vセンタ ( 3 1 ) においては、 スィ ツチ ( 1 7 ) がオフし、 スィ ッチ ( 1 8 ) がオンしている。 V T R ( 3 2 ) においては、 スィ ッチ ( 1 7 ) とスィ ッチ ( 1 8 ) の 両方がォフしている。 また、 V T R ( 3 3 ) においては、 スイ ツ チ ( 1 7 ) がオンし、 スィ ッチ ( 1 8 ) か'ォフ している。
その結果、 この例の場合、 A Vセンタ ( 3 1 ) の抵抗 （ 1 6 ) 、 ソケッ ト ( 1 1 ) の端子 ( 1 1 a ) 、 D 2 Bバス （ 2 ) 、 V T R ( 3 2 ) のソケッ ト ( 1 1 ) の端子 （ 1 1 a ) 、 ソケッ ト （ 1 2 ) の端子 （ 1 2 a ) 、 D 2 Bバス （ 2 ) 、 V T R ( 3 3 ) のソケッ ト （ 1 2 ) の端子 （ 1 2 a ) 、 抵抗 （ 1 6 ) 、 スィ ッチ （ 1 7 ) 、 ソケッ ト （ 1 2 ) の端子 （ 1 2 b ) 、 D 2 Bバス （ 2 ) 、 V T R ( 3 2 ) のソケッ ト （ 1 2 ) の端子 （ 1 2 b ) 、 ソケッ ト （ 1 1 ) の端子 （ l i b) 、 D 2 Bバス （ 2 ) 、 A Vセンタ （ 3 1 ) のソ ケッ ト （ 1 1 ) の端子 （ l i b) 、 スィ ッチ （ 1 8) の接続経路 が形成される。
以上のように、 いずれの例の場合も、 図 2 0に示すように、 D 2 Bバス （ 2 ) に接続されている端部の 2つの A V機器 （図 1 7 の例の場合、 AVセンタ （ 3 1 ) と VTR ( 3 2 ) 、 図 1 8の例 の場合、 VTR ( 3 2 ) と VTR ( 3 3 ) 、 図 1 9の例の場合、 AVセンタ （ 3 1 ) と VTR ( 3 3 ) ) の抵抗 （ 1 6 ) が並列に 接続される。
このような状態において、 所定の AV機器が、 D 2 Bバス （ 2 ) を介して他の A V機器に所定のコマン ド信号 ( リ クエス ト信号な どを含む） を出力するとき、 C P U ( 2 5 ) が制御部 （ 2 3) に、 コマン ド信号に対応する信号を出力する。 このとき、 制御部 ( 2 3 ) は、 送受信バッフ ァ ( 2 2 ) を介して電流制御回路 ( 1 9 ) と （ 2 0 ) を制御し、 平衡信号線 ( 1 3 ) と （ 1 4 ) に、， それぞ れ図 2 1に示すような逆極性の平衡信号 P S , と P S 2 を出力さ せる。 この平衡信号が、 D 2 Bバス ( 2 ) を介して、 例えば A V センタ ( 3 1 ) から V T R ( 3 2 ) , ( 3 3 ) に供給される。
V T R ( 3 ) または V T R ( 3 3 ) においては、 平衡信号線 ( 1 3 ) と （ 1 4 ) に供給された平衡信号 P S , , P S 2 の電圧 の大きさを、 比較回路 ( 2 1 ) において比較する。 比較回路 （ 2 1 ) は、 両者のレベルがほぼ等しいとき、 論理 0を出力し、 その レベルが予め設定した所定の基準値より大きいとき、 論理 1を出 力する。 制御部 （ 2 3 ) は、 送受信バッ ファ （ 2 2 ) を介して比 較回路 （ 2 1 ) の出力するデータ （論理） を読み取り、 C P U
( 2 5 ) に出力する。 C P U ( 2 5 ) は、 この読み取り結果に対 応する制御信号を各部に出力する。
しかしながら、 上述した従来技術において、 内部バスに治具を 接続すると、 付加ィ ン ピ一ダンスが大きく なつて、 動作が不安定 になる場合がある。 また、 内部バスの外部への線の引き回しは、 性能維持の点で好ま しく ない。 さ らに、 裏カバ一をかぶせた後の 検査では、 内部バスを使用して検査を行うのが困難である。
また、 D 2 Bバス （ 2 ) を接続して、 各 A V機器を制御するよ うにする場合、 D 2 Bバス （ 2 ) を誤った方法で接続してしまう 場合がある。
図 2 2は、 本来、 図 1 7 に示すように、 A Vセ ンタ （ 3 1 ) と V T R ( 3 2 ) を D 2 Bバス （ 2 ) を介して接続すべきところ、 両者のソケッ ト （ 1 1 ) 同士を接続するだけでなく、 両者のソケ ッ ト （ 1 2 ) をも D 2 Bバス （ 2 ) により誤って接続した状態を 表している。
さらにまた、 図 2 3は、 本来、 図 1 8に示すように、 A Vセ ン タ （ 3 1 ) に対して、 V T R ( 3 ) と V T R ( 3 3 ) を D 2 B バス （ 2 ) を介して接続すべきと ころ、 そのような接続を行った 後、 さ らに V T R ( 3 2 ) のソケッ ト （ 1 2 ) と V T R ( 3 3 ) のソケッ ト （ 1 1 ) を、 D 2 Bバス （ 2 ) により誤って接続して しまつた状態を表している。
さ らにまた、 図 2 4は、 本来、 図 1 9 に示すように、 A Vセ ン タ （ 3 1 ) に対して V T R ( 3 2 ) を接続し、 V T R ( 3 2 ) に 対して V T R ( 3 3 ) を接続すべきところ、 さ らに、 V T R ( 3 3 ) を、 AVセ ンタ （ 3 1 ) に対して誤って接続してしまった状 態を示している。
このように、 誤った接続を行うと、 図 2 0 に示したように、 平 衡信号線 （ 1 3 ) と （ 1 4 ) の間に、 2つの抵抗 （ 1 6 ) が接続 されないことになる。 例えば図 2 2の例においては、 A Vセ ンタ ( 3 1 ) と V T R ( 3 2 ) の両方において、 スィ ッ チ （ 1 7 ) と スィ ッ チ （ 1 8 ) の両方がォフしてしまうため、 抵抗 （ 1 6 ) が 平衡信号線 （ 1 3 ) と （ 1 4 ) の間に接続されないことになる。 また、 図 2 3の例においても、 AVセ ンタ （ 3 1 ) 、 V T R ( 3 2 ) 、 V T R ( 3 3 ) のすべてにおいて、 そのスィ ッチ （ 1 7 ) とスィ ッ チ （ 1 8 ) の両方がォフしてしまうため、 この場合 も、 抵抗 （ 1 6 ) が平衡信号線 （ 1 3 ) と （ 1 4 ) の間に接続さ れない状態となっている。 このことは、 図 2 4においても同様で ある。
このような状態になると、 本来接続されるべき 2つの抵抗 （ 1 6 ) が両方とも接続されていないため、 D 2 Bバス （ 2 ) に流れ る平衡信号のレベルの絶対値が、 正規の値より異常に大き く なり . 比較回路 ( 2 1 ) がコマン ド信号を正しく検出することができな い恐れがある。 発明の開示
本発明はこのような状況に鑑みてなされたものであり、 裏カバ 一をかぶせた後であっても、 動作を不安定にさせることなく、 検 査ゃ状態設定を行うことができる電子機器とその検査装置及び状 態設定装置を提供するものである。
さ らにまた、 本発明は、 D 2 Bバス （ 2 ) の誤接続を防止する ことができるようにする電子機器を提供するものである。
第 1の発明は、 他の機器のバスに間い合わせ信号を発信する信 号送信器と、 他の機器のバスから信号を受信する信号受信器と、 上記信号受信器からの信号を分析する状態分析部からなり、 上記 状態分析部は上記信号受信器から得られた信号によって上記他の 機器の状態を判別するようにした電子機器検査装置である。 この ことによって、 バスを介して接続された他の機器の状態を判別す ることができる。
第 2の発明は、 他の機器のバスに信号を発信する信号送信器を 有し、'上記信号送信器から発信された信号により他の機器の状態 を設定せしめるようにした電子機器状態設定装置である。 このこ とによつてバスを介して接続された他の機器の状態を設定するこ とができる。
第 3の発明は、 外部バスと、 外部バスから信号を受信する為の 処理を行う制御部と、 信号の内容を記憶する記憶部とを有する機 器において、 上記制御部は上記受信した信号を判別しその信号が 状態設定信号であつたときには上記記憶部に上記受信した信号に 対応する情報を記憶せしめるようにした電子機器である。 このこ とによってバスを介して接続された設定装置によって、 電子機器 の状態が設定される。
第 4の発明は、 第 3の発明の電子機器において、 記憶部は不揮 発性メ モ リ としたものである。 このことによって、 設定された状 態が記憶されて維持される。
第 5の発明は、 他の機器のバスに信号を発信する信号送信器を 有し、 上記信号送信器から発信された信号により他の機器の状態 を設定せしめることを特徴とする電子機器状態設定装置と、 外部 バスと、 外部バスから信号を受信する為の処理を行う制御部と、 信号の内容を記憶する記憶部とを有する機器において、 上記制御 部は上記受信した信号を判別しその信号が状態設定信号であつた ときには上記記憶部に上記受信した信号に対応する情報を記憶せ しめる電子機器とからなる電子機器状態設定システムである。 こ のことによって、 バスを介して接続された電子機器を設定装置に よって状態設定できるシステムが構成される。
第 6の発明は、 第 5の発明のシステムにおいて、 バスはシ リ ア ル . ノ スと したものである。 このことによってシ リ アル通信によ り状態設定が行われる。
第 7の発明は、 外部バスと、 上記外部バスの信号振幅を検出す る手段と、 警告情報発生手段とからなり、 上記警告情報発生手段 は上記振幅が所定の範囲外である際には警告情報を発生する電子 機器である。 このことによって、 外部バスの状態により警告する ことが可能になる。
第 8の発明は、 第 7の発明の電子機器において、 バスはシリア ル · バスであり、 信号検出は送信信号ラィ ンで行うようにしたも のである。 このことによって、 送信信号ラィ ンの検出ができる。 第 9の発明は、 第 7の発明の電子機器において、 バスはシ リ ア ル ♦ バスであり、 信号検出は受信信号ライ ンで行うようにしたも のである。 このことによって、 受信信号ラ イ ンの検出ができる。 第 1 0の発明は、 第 8の発明の電子機器において、 警告情報は 基準電圧とバスラィ ン電圧の比較によつて発生されるようにした ものである。 このことによって、 正確な警告情報を発生させるこ とができる。
第 1 1の発明は、 第 9の発明の電子機器において、 警告情報は 基準電圧とバスラィ ン電圧の比較によつて発生されるようにした ものである。 このことによって、 正確な警告情報を発生させるこ とができる。
第 1 2の発明は、 第 1 0の発明の電子機器において、 比較結果 を積分してから警告情報を発生するようにしたものである。 この ことによって、 バス ラ イ ン電圧の傾向によつて警告情報を発生さ せることができる。
第 1 3の発明は、 第 1 1の発明の電子機器において、 比較結果 を積分してから警告情報を発生するようにしたものである。 この ことによって、 バスラィ ン電圧の傾向によつて警告情報を発生さ せることができる。
第 1 4の発明は、 第 7の発明の電子機器において、 表示器を有 し、 警告情報が発生した際にはこれを表示するようにしたもので ある。 このことによって警告することができる。
第 1 5の発明は、 第 1 4の発明の電子機器において、 警告情報 を発生した後再度信号振幅を検出し、 所定範囲内にあるときは警 告表示をやめるようにしたものである。 このことによって、 警告 が必要なときだけ行われるようになる。
第 1 6の発明は、 第 7の発明の電子機器において、 振幅の所定 範囲を決定する際に、 第 1の基準電圧と第 2の基準電圧とを設け、 信号電圧が上記第 1の基準電圧以下であり且つ上記第 2の基準電 圧以上である際に所定範囲内とするようにしたものである。 この ことによって、 警告情報を発生させるための比較が良好に行われ る。
第 1 7の発明は、 第 1 0の発明の電子機器において、 バスライ ン電圧は積分してから基準電圧と比較されるようにしたものであ る。 このことによって、 バスラィ ン電圧の傾向によつて警告情報 を発生させることができる。 .
第 1 8の発明は、 第 1 1の発明の電子機器において、 バスライ ン電圧は積分してから基準電圧と比較されるようにしたものであ る。 このことによって、 バスライ ン電圧の傾向によって警告情報 を発生させることができる。
第 1 9の発明は、 外部バスと、 上記外部バスの信号振幅を検出 する手段と、 終端抵抗と、 上記終端抵抗を上記バスライ ンに接続 するかしないかを制御する制御部とを有し、 上記制御部は上記検 出した信号振幅が所定範囲外である際には上記 端抵抗を接続せ しめるようにした電子機器である。 このことによって、 バスライ ンへの終端抵抗の接続制御が良好にできる。
第 2 0の発明は、 第 7の発明の電子機器において、 終端抵抗と 上記終端抵抗を上記バスラィ ンに接続するかしないかを制御する 制御部とを有し、 上記制御部は上記警告情報が発生された際には 上記終端抵抗を接続せしめるようにしたものである。 このことに よって、 バスラィ ンへの終端抵抗の接続制御が良好にできる。 第 2 1の発明は、 第 2 0の発明の電子機器において、 表示器を 示し、 警告情報が発生した際にはこれを表示して、 その後終端抵 抗を接続するようにしたものである。 このことによって、 警告表 示が行われた場合に終端抵抗が接続されるようになる。
第 2 2の発明は、 第 2 1の発明の電子機器において、 終端抵抗 を接続した後再度信号振幅を検出し、 所定範囲内にあるときは警 告表示をやめるようにしたものである。 このことによって、 良好 な警告表示が行われる。 図面の簡単な説明
図 1 は本発明の電子機器システムの一実施例の構成を示すブ口 ッ ク図である。
図 2 は図 1の実施例のうちテレビジョ ン受像機の一動作例を示 すフ口一チヤ一トである。
図 3は本発明の電子機器システムを構成する電子機器に内蔵さ れる回路の構成例を示すプロ ッ ク図である。
図 4は図 3の比較回路 ( 5 1 ) の構成例を示す回路図である。 図 5 は図 3に示す回路を内蔵する電子機器システムの接続例を 示すプロ ッ ク図である。
図 6 は図 5に示す実施例の動作を説明するフローチャー トであ 図 7 は正しい接続状態における図 3の比較回路 （ 5 1 ) の動作 を説明する波形図である。
図 8は誤った接続状態を示すプロ ッ ク図である。
図 9 は誤った接続状態における図 3の比較回路 （ 5 1 ) の動作 を説明する波形図である。 図 1 0は本発明の電子機器システムに内蔵される回路の他の構 成例を示すプロ ック図である。
図 1 1 は本発明の電子機器システムに内蔵される回路の他の構 成例を示すプロ ッ ク図である。
図 1 2は本発明の電子機器システムに内蔵される回路の他の構 成例を示すプロ ッ ク図である。
図 1 3は本発明の電子機器システムに内蔵される回路の他の構 成例を示すプロ ッ ク図である。
図 1 4は図 1 3に示す実施例の回路を内蔵する電子機器システ 厶の接続例を示すブロ ッ ク図である。
図 1 5は図 1 4に示す実施例の動作を説明するフロ ーチャー ト 図 1 6 は従来の電子機器システムに含まれる回路の構成例を示 すブロ ッ ク図である。
図 1 7は図 1 6 に示す回路を内蔵する電子機器システムの接続 例を示す図である。
図 1 8は図 1 6 に示す回路を内蔵する電子機器システムの他の 接続例を示す図である。
図 1 9 は図 1 6 に示す回路を内蔵する電子機器システムの他の 接続例を示す図である。
図 2 0 は正しい接続状態における等価回路を示す図である。 図 2 1 は図 2 0 に示す回路において、 平衡信号線 （ 1 3 ) と ( 1 4 ) に出力される平衡信号を説明する図である。
図 2 2は誤った接続例を示すプロ ッ ク図である。
図 2 3は誤った他の接続例を示すプロ ッ ク図である。
図 2 4は誤った他の接続例を示すプロ ック図である。 発明を実施するための最良の形態 図 1 は、 本発明の電子機器検査システムの一実施例の構成を示 す。 3つのテレビジ ョ ン受像機 （T V I ) , (T V 2 ) および
(T V 3 ) は、 外部バスとしての D 2 Bバス （ 2 ) を介して、 検 査治具 （ 4 ) に接続されている。 テ レビジ ョ ン受像機 （TV 1 ) , (T V 2 ) および （T V 3 ) には、 これらの裏カバーの A V端子 付近に、 D 2 B制御信号端子が配設されている。
検査治具 （ 4 ) は、 通常の D 2 Bコマンドおよび間い合わせ (すなわちリ ク エス ト） コ マ ン ドを組み合わせた検査コマ ン ド、 または状態設定コマン ドである治具専用コ マ ン ドを、 D 2 Bバス フ ォ ーマ ツ 卜 に従って、 D 2 Bバス ( 2 ) を介して、 テレビジ ョ ン受像機 (T V 1 ) , (T V 2 ) または （ T V 3 ) に送信する D 2 Bプロ ト コル信号送信機 （ 4 S ) と、 テ レビジョ ン受像機 （T V I ) , (TV 2 ) または （T V 3 ) から、 D 2 Bバス （ 2 ) を 介して送られてく る D 2 Bフ ォ ーマツ トの返事を受信する D 2 B プロ トコル信号受信器 （ 4 R) と、 この受信器 （ 4 R) によって 受信された返事から、 返事を送信してきたテレビジョ ン受像機
(T V 1 ) ， (TV 2 ) または （TV 3 ) の状態が正常か異常か 判断する状態分析部 （ 4 A) と、 D 2 Bプロ トコル信号送信器
( 4 S ) 、 D 2 Bプロ トコル信号受信器 ( 4 R) および状態分析 部 ( 4 A) を制御する制御部 ( 4 C ) とを備えている。
図 2は、 図 1の実施例のうち、 テ レビジ ョ ン受像機の一動作例 を示す。 まず、 検査治具 （ 4 ) の D 2 Bプロ トコル信号送信器
( 4 S ) は、 例えばテ レビジョ ン受像器 (T V 1 ) をア ド レス指 定して D 2 Bコ マ ン ドを送信する。 この D 2 Bコ マ ン ドを受信し たテレビジョ ン受像機 （T V 1 ) の D 2 B処理マイ コ ンは、 受信 コマ ンドが通常コマン ドか治具専用コマ ン ドかを判断し （ステツ プ S 1 ) 、 通常コ マ ン ドであれば、 それに応じた処理を行って、 その結果を示す返事を検査治具 （ 4 ) に送信する （ステップ S 2 ) 検査治具 （ 4 ) の D 2 Bプロ トコル受信器 （ 4 R) は、 この返事 を受信して、 状態分析部 （ 4 A) に送る。 状態分析部 （4 A) は、 返事を分析して、 テ レビジ ョ ン受像器 （TV 1 ) の状態が正常か 異常かを判別する。
テレビジ ョ ン受像機 （T V 1 ) の D 2 B処理マイ コ ンは、 受信 コマ ンドが治具専用コ マ ン ド、 すなわち状態設定コマ ン ドである と判断すると （ステ ッ プ S 1の NO) 、 そのコ マ ン ドが NVRA M (不揮発性 RAM) の値設定コマンドか判断し （ステ ッ プ S 3 ) そうならば、 そのコマ ン ドが示す仕向地設定値、 仕様設定値、 チ ヤ ンネル設定値、 または各種初期値を： VRAMに設定する （ス テ ツ プ S 4 ) 。
その後、 検査治具 （4) の D 2 Bプ π トコ ル信号送信器 （ 4 S) は、 N V R AMへの状態設定が正しく行われたかをテレビジョ ン 受像器 （T V 1 ) に間い合わせ、 検査治具 （ 4 ) の D 2 Bプロ ト コル信号受信器 （ 4 R) は、 テレビジョ ン受像機 （T V 1 ) から の返事を受信し、 状態分析部 （ 4 A) は、 この返事を分析して正 しく状態設定が行われたかを判断する。
上記実施例においては、 D 2 Bパスという外部 A Vバスを使用 して、 テレビジョ ン受像機の状態をチエッ ク し、 状態を設定する ので、 裏カバーをかぶせた状態で、 内部の状態をチェ ック し、 状 態を設定することができる。
また、 D 2 Bバスは、 外部バス用仕様のため、 検査治具等の各 種検査機器を接続しても、 動作が不安定になるおそれがない。
また、 通常の D 2 Bコマンドおよび問い合わせコマン ドを組み 合わせて検査コ マ ン ドを構成しているため、 従来のように特別の 検査用ソフ トゥ ァを作成する必要がなくなるとともに、 外部治 具が検査用ソフ ト ウヱァを受け持つようになるので、 テレビジョ ン受像器の内部テス ト用のソ フ トウ二ァの負担を減少させること ができる。
なお、 D 2 Bプロ トコル仕様では、 各テレビジョ ン受像機毎に 細部の I C等までのチヱ ッ クはできないが、 D 2 Bプロ トコル仕 様は、 標準化されているため、 一旦、 検査治具側の検査ソフ トゥ ユアを作成すれば、 D 2 B対応テレビジ ョ ン受像機であれば、 ど のようなものでも、 同じ検査治具によって内部を検査することが できる。
上記実施例は、 製造ラ イ ンにおける検査だけでなく、 サービス の時の検査にも適用できる。 また、 店頭でも、 検査治具があれば、 不良箇所のチェックを行うことができる。 また、 検査治具にモデ ムを内蔵させることにより、 遠隔地からでも不良箇所のチエ ッ ク や初期値設定等を行う ことができる。
なお、 上記実施例では、 3つのテ レビジョ ン受像機が、 D 2 B バス （ 2 ) に接続されているが、 D 2 Bプロ ト コルでは、 D 2 B バスに同種の A V機器を最大 8個まで接続することができるので、
D 2 Bバス ( 2 ) に、 テレビジ ョ ン受像機を 8個まで接続できる c また、 上記実施例においては、 テ レビジ ョ ン受像機を検査対象 としたが、 本発明は、 テ レビジ ョ ン受像機以外の例えば V T R (ビデオテープレコーダ) 、 L D P (ビデオディ ス ク プレーヤ） 等、 他の A V機器の検査にも適用できる。
また、 上記実施例においては、 テ レビジ ョ ン受像機と検査治具 とを D 2 Bバスで接続したが、 他の外部 A Vバスを使用すること もできる。
次に、 外部バスにより接続された A V機器の誤つた接続を検査 可能なシステムについて説明する。 図 3 は、 このよ う なシステム に用いられる A V機器のうち、 少なく とも A Vセ ンタ として機能 する、 例えばテレビジョ ン受像機などの A V機器に内蔵される回 路の構成例を示している。 その基本的な構成は、 図 1 6に示した例と同様であるが、 本実 施例においては、 平衡信号線 （ 1 3 ) が比較回路 （ 5 1 ) に接続 されている。 比較回路 （ 5 1 ) にはまた、 基準電圧発生回路 （ 5 2 ) が出力する基準電圧が供給されている。 比較回路 （ 5 1 ) は、 平衡信号線 （ 1 3 ) の電圧と、 基準電圧発生回路 （ 5 2 ) が出力 する基準電圧の大きさを比較し、 平衡信号線 （ 1 3 ) の電圧が基 準電圧より大きいとき、 例えば高レベルの信号を出力し、 平衡信 号線 （ 1 3 ) の電圧が基準電圧より小さいとき、 低レベルの信号 を出力する。
比較回路 （ 5 1 ) の出力は、 抵抗 （ 5 3 ) とコ ンデンサ （ 5 4 ) よりなる積分回路 （ 5 5 ) により積分され、 C P U ( 2 5 ) に供 給されている。 C P U ( 2 5 ) は、 積分回路 （ 5 5 ) の出力に対 応して、 表示部 （ 5 6 ) に所定のメ ッ セ一ジを表示させる。 表示 部 （ 5 6 ) としては、 この回路を内蔵する装置が、 例えばテレビ ジ ョ ン受像機である場合においては その C R T、 L C Dなどの ディスプレイを用いることができる。 この他、 ラ ンプ、 L E Dな どを用いることも可能である。
図 4は、 比較回路 （ 5 1 ) の構成例を示している。 この実施例 においては、 抵抗 ( 6 1 ) を介して、 そのコ レクタに所定の基準 電圧が供給されている N P N ト ラ ンジスタ ( 6 2 ) のベースに、 平衡信号線 ( 1 3 ) の出力電圧が供給されるようになされている。 この N P N ト ラ ンジスタ ( 6 2 ) のェ ミ ッ タ は、 基準電圧発生回 路 ( 5 2 ) としてのッヱナ一ダィォ一 ド ( 6 3 ) を介して接地さ れている。 そして、 N P N ト ラ ンジスタ ( 6 2 ) のコ レクタより 出力される信号が、 後段の積分回路 （ 5 5 ) に供給されるように なされている。
図 5 は、 図 3に示すような'回路を内蔵する A V機器が接続され たシステムの構成例を示している。 その基本的な接続状態は、 図 1 9 に示した場合と同様である。
即ち、 A Vセンタ （テレビジョ ン受像機） （ 3 1 ) のソケッ ト ( 1 1 ) が、 D 2 Bバス （ 2 ) を介して、 V T R ( 3 2 ) のソケ ッ ト （ 1 1 ) に接続されている。 また、 V T R ( 3 2 ) のソケッ ト （ 1 2 ) が、 V T R ( 3 3 ) のソケッ ト （ 1 2 ) に、 D 2 Bノ ス （ 2 ) を介してさらに接続されている。
また、 A Vセンタ （ 3 1 ) のソケッ ト （ 7 1 ) の 1つの端子は、 V T R ( 3 2 ) のソケッ ト （ 7 1 ) の端子と、 A V信号線 （ 7 2 ) を介して接続されている。 同様に、 AVセンタ （ 3 1 ) のソケッ ト （ 7 1 ) の他の端子が、 AV信号線 （ 7 2 ) を介して、 V T R ( 3 3 ) のソケッ ト ( 7 1 ) の端子に接続されている。 これによ り、 AVセンタ （ 3 1 ) と V T R ( 3 2 ) の間、 および A Vセン タ ( 3 1 ) と V T R ( 3 3 ) の間において、 オーディオおよびビ デ才信号を送受できるようになされている。
そして、 この実施例においては、. AVセ ンタ （ 3 1 ) に、 図 3 に示した回路が内蔵されている。 この実施例においては、 V T R ( 3 2 ) と V T R ( 3 3 ) に、 図 3に示した回路を内蔵させない ようにしたが、 内蔵させることも可能である。
次に、 図 5 に示す実施例の動作について、 図 6 に示すフローチ ャ一 トを参照して説明する。 最初にステップ S 1 1 において、 C
P U ( 2 5 ) は、 比較回路 ( 5 1 ) を介して平衡信号線 ( 1 3 ) の出力電圧をモニタ し、 異常電圧が検出されたか否かを判定する。 即ち、 例えば C P U ( 2 5 ) は、 所定のコマン ド信号を出力す るとき、 制御部 （ 2 3 ) と送受信バッ ファ （ 2 2 ) を介して電流 制御回路 （ 1 9 ) と電流制御回路 （ 2 0 ) とを制御し、 平衡信号 線 （ 1 3 ) と平衡信号線 （ 1 4 ) に、 それぞれ逆極性の電流を供 給する。 その結果、 A Vセンタ （ 3 1 ) 、 V T R ( 3 2 ) , ( 3 3 ) が D 2 Bバス （ 2 ) により正しく接続されている場合におい ては、 図 7 に示すような平衡信号 P S , , P S 2 が、 D 2 Bバス ( 2 ) を介して V T R ( 3 ) と V T R ( 3 3 ) に供給される。 即ち、 平衡信号線 （ 1 3 ) の出力電圧は、 論理 0を出力すると き、 例えば 2. 5 Vとされるが、 論理 1を出力するとき、 2. 5 Vより例えば 0. 2 Vだけ大きい値、 即ち、 2. 7 Vに設定され る。 同様にして、 平衡信号線 （ 1 4 ) の出力電圧は、 論理 0を出 力するとき、 2. 5 Vとされるが、 論理 1を出力するとき、 2. 5 Vより 0. 2 Vだけ小さい、 2. 3 Vの値に設定される。
V T R ( 3 2 ) , ( 3 3 ) の比較回路 （ 2 1 ) は、 D 2 Bバス ( 2 ) を介して供給される平衡信号 P S , ， P S 2 の電圧を比較 し、 両者の値の差が 0 (あるいは所定の基準値 （例えば、 0. 0 2 V) 以下） のとき、 論理 0 と判定する。 また、 基準値 （ 0. 1 2 V ) より大きいとき、 論理 1 と判定する。 C P U ( 2 5 ) は、 送受信バッ ファ ( 2 2 ) と制御部 ( 2 3 ) を介して比較回路 ( 2 1 ) が出力する論理を解読し、 その論理により表されるコマン ド に対応する処理を実行する。
基準電圧発生回路 ( 5 2 ) (ッヱナ一ダイオー ド （ 6 3 ) ) が 出力する基準電圧 V ,„は、 図 7 に示すように、 平衡信号線 ( 1 3 ) の論理 1を表わす電圧 ( 2 · 7 V ) より大きい値に設定されてい る。 従って、 比較回路 （ 5 1 ) は、 このとき ( D 2 Bバス 2が正 しく接続されているとき） 、 例えば低レベルの信号を出力する。 これに対して、 例えば図 8に示すように、 誤った接続が行われ ている場合、 図 2 0に示した 2つの抵抗 ( 1 6 ) が平衡信号線
( 1 3 ) と （ 1 4 ) の間に接続されない状態となるため、 平衡信 号線 （ 1 3 ) と （ 1 4 ) の電圧は、 図 9 に示すように、 最大の電 圧 （実施例の場合、 5 V) または最低の電圧 （実施例の場合、 0 V) となる。
基準電圧発生回路 （ 5 2 ) が出力する基準電圧 V 1 Hは、 この最 大の電圧よりも小さい値に設定されている。 即ち、 この基準電圧
V 1Hは、 図 7 に示す論理 1 における電圧と、 図 9に示す論理 1 に おける電圧との中間の値に設定されている。 このため、 比較回路 ( 5 1 ) は、 平衡信号線 （ 1 3 ) に論理の 1の平衡信号が出力さ れたタイ ミ ングにおいて、 髙レベルの信号を出力する。 この信号 は、 積分回路 （ 5 5 ) により積分され、 C P U ( 2 5 ) に供給さ 以上のようにして、 ステップ S 1 1 において、 積分回路 （ 5 5 ) より高レベルの信号が入力されると、 ステップ S 1 2に進み、 C P U ( 2 5 ) は、 表示部 （ 5 6 ) に所定の警告を表示させる。 こ の警告は、 例えば 「バスライ ンの接続が異常です」 などのメ ッセ —ジとすることができる。
表示部 ( 5 6 ) にこのような警告が表示されるので、 使用者は、 D 2 Bバス ( 2 ) の接続を確認し、 誤った接続が行われている場 合においては、 正しい接続に、 接続をやり直すようにする。
次にステップ S 1 3に進み、 異常電圧がまだ検出されているか 否かを判定する。 比較回路 （ 5 1 ) より高レベルの信号がまだ出 力されているとき、 ステップ S 1 2 に戻り、 警告表示を継続する。 そしてステップ S 1 3において、 比較回路 ( 5 1 ) の出力が低レ ベルに戻ったと判定されたとき、 ステップ S 1 4に進み、 ステツ プ S 1 2で行った警告表示を消去し、 それに代わって、 接続〇 K の表示をさせる。 即ち、 C P U ( 2 5 ) は、 表示部 ( 5 6 ) を制 御し、 例えば 「バスラィ ンの接続は〇 Kです」 のメ ッセージを表 示させる。
以上の実施例においては、 平衡信号線 （ 1 3 ) の電圧を比較回 路 （ 5 1 ) によりモニタするようにしたが、 例えば図 1 0 に示す ように、 平衡信号線 （ 1 4 ) の電圧を比較回路 （ 5 1 ) によりモ ニタすることも可能である。 この場合においては、 基準電圧発生 回路 （ 5 2 ) が出力する基準電圧は、 図 7 と図 9 において、 V 1 L で示す値に設定される。 即ち、 平衡信号線 （ 1 4 ) の論理 1 にお ける電圧であつて、 正しい接続が行われている場合における値と、 誤った接続が行われている場合における値の中間の値に設定され な。
また、 図 3に示す実施例においては、 比較回路 （ 5 1 ) の出力 を、 積分回路 （ 5 5 ) により積分するようにしたが、 例えば図 1 1 に示すように、 平衡信号線 （ 1 3 ) の電圧を積分回路 （ 5 5 ) により積分した後、 比較回路 （ 5 1 ) に供給し、 基準電圧発生回 路 （ 5 2 ) が出力する基準電圧と比較するようにすることも可能 である。 この場合においては、 基準電圧発生回路 （ 5 2 ) の出力 する基準電圧は、 積分回路 （ 5 5 ) が出力する値のうち、 正しい 接続が行われている場合における値と、 誤った接続が行われてい る場合における値の中間の値に設定される。
この場合においても、. 例えば図 1 2 に示すように、 平衡信号線'
( 1 3 ) ではなく、 平衡信号線 （ 1 4 ) の電圧を、 積分回路 （ 5 5 ) により積分した後、 比較回路 （ 5 1 ) に供給するようにする こともできる。
図 1 3は、 さ らに他の実施例を表している。 この実施例におい ては、 平衡信号線 ( 1 3 ) と （ 1 4 ) の間に、 スィ ッチ （ 8 1 ) を介して、 抵抗 ( 8 2 ) が接続されるようになされている。 そし て、 このスィ ッチ ( 8 1 ) が、 C P U ( 2 5 ) により、 オ ンまた はオフされるようになされている。 その他の構成は、 図 3におけ る場合と同様である。
図 1 4は、 A Vセンタ （ 3 1 ) に、 図 1 3に示す回路を内蔵さ せた場合における接続例を示している。 接続の状態は、 図 5 に示 した場合と同様である。
次に、 図 1 4の実施例における動作を、 図 1 5のフローチヤ一 トを参照して説明する。 最初にステップ S 2 1 において、 異常電 圧が検出されたか否かを判定する。 即ち、 上述した場合と同様に して、 誤った接続が行われている場合、 比較回路 （ 5 1 ) が高レ ベルの信号を出力する。 このとき、 ステップ S 2 2に進み、 表示 部 （ 5 6 ) に、 例えば 「バス ラ イ ンの接続が異常です」 の警告が
3¾ dれる o
さらにステップ S 2 3に進み、 C P U 2 5 はスィ ッチ （ 8 1 ) をォンし、 抵抗 （ 8 2 ) を、 平衡信号線 （ 1 3 ) と （ 1 4 ) の間 に接続させる。 この抵抗 （ 8 2 ) の値は、 図 2 0に示した 2つの 抵抗 ( 1 6 ) の並列合成値に対応した値に設定されている。 従つ て、 平衡信号線 （ 1 3 ) と （ 1 4 ) に出力される電圧は、 正しい 接続が行われている場合における値と同一の値となる。 その結果、 誤った接続が行われている場合においても、 伝送されてきたコマ ン ド信号を正しく検出することが可能となる。 その結果、 誤った 接続状態においても-, 各 A V機器を正しく動作させることが可能 となり、 誤動作を防止することができる。
次にステ ッ プ S 2 4に進み、 比較回路 ( 5 1 ) より高レベルの 信号が出力され続けているか否かをさ らに判定する。 通常の場合- スィ ッ チ （ 8 1 ) をオ ン し、 抵抗 ( 8 2 ) を平衡信号線 ( 1 3 ) と （ 1 4 ) の間に接続することにより、 比較回路 ( 5 1 ) の出力 する信号は、 低レベルに変化する。 このとき、 ステップ S 2 5 に 進み、 ステップ S 2 2で表示した警告を消去する。
これに対して、 スィ ッ チ ( 8 1 ) をオ ン し、 抵抗 ( 8 2 ) を平 衡信号線 （ 1 3 ) と （ 1 4 ) の間に接続しても、 まだ比較回路
( 5 1 ) の出力が高レベルのままであるときは、 さ らに他の異常 が考えられるため、 ステップ S 2 5の処理はスキップする。 即ち- ステ ッ プ S 2 2で表示した警告を、 そのまま継続的に表示させる < 従って、 使用者は、 D 2 Bバス （ 2 ) の接続状態を確認し、 誤つ た接続がある場合においては、 これを正しい接続に修正する。
なお、 本発明は、 A V機器に限定されず、 外部バスを接続でき るあらゆる電子機器に適用できる。
このように、 本発明によれば、 電子機器に対して、 外部バスを 介して問い合わせを行って電子機器の状態をチユ ックするように したので、 裏カバーをかぶせた後であっても、 動作を不安定にさ せることなく、 検査を行うことができる。
また、 電子機器に対して、 外部バスを介して状態設定を行うよ うにしたので、 裏カバーをかぶせた後であっても、 動作を不安定 にさせることなく、 状態設定を行うことができる。
さらに、 外部バスに伝送されるコマン ド信号のレベルを検出し. その検出結果に対応して、 所定の警告を発生するようにしたので. 誤接続がある場合、 使用者にこれを知らしめ、 正しく接続するこ とを促すことができる。

Claims

請 求 の 範 囲
1. 他の機器のバスに問い合わせ信号を発信する信号送信器と、 他の機器のバスから信号を受信する信号受信器と、
上記信号受信器からの信号を分析する状態分析部からなり、 上記状態分析部は上記信号受信器から得られた信号によって 上記他の機器の状態を判別することを特徴とする電子機器検査
2. 他の機器のバスに信号を発信する信号送信器を有し、
上記信号送信器から発信された信号により他の機器の状態を 設定せしめることを特徴とする電子機器状態設定装置。
3. 外部バスと、
外部バスから信号を受信する為の処理を行う制御部と、 信号の内容を記憶する記憶部とを有する機器において、 上記制御部は上記受信した信号を判別しその信号が状態設定 信号であったときには
上記記憶部に上記受信した信号に対応する情報を記憶せしめ ることを特徴とする電子機器。
4. 請求項 3記載の電子機器において、
記憶部は不揮発性メモリ とした電子機器。
5. 他の機器のバスに信号を発信する信号送信器を有し、
上記信号送信器から発信された信号により他の機器の状態を 設定せしめる電子機器状態設定装置と、
外部バスと、
外部バスから信号を受信する為の処理を行う制御部と、 信号の内容を記憶する記憶部とを有する機器において、 上記制御部は上記受信した信号を判別しその信号が状態設定 信号であつたときには、 上記記憶部に上記受信した信号に対応 する情報を記憶せしめる電子機器とからなる電子機器状態設定 システム。
6. 請求項 5記載の電子機器状態設定システムにおいて、
バスはシリ アル . バスであるような電子機器状態設定システ ム0
7. 外部バス と、
上記外部バスの信号振幅を検出する手段と、
警告情報発生手段とからなり、
上記警告情報発生手段は上記振幅が所定の範囲外である際に は警告情報を発生することを特徴とする電子機器。
8. 請求項 7記載の電子機器において、
バスはシリ アル · バスであり、
信号検出は送信信号ラィ ンで行うようにした電子機器。
9. 請求項 7記載の電子機器において、
バスはシリ アル . パスであり、
信号検出は受信信号ラィ ンで行うようにした電子機器。
10. 請求項 8記載の電子機器において、
警告情報は基準電圧とバスラィ ン電圧の比較によって発生さ れるようにした電子機器。
11. 請求項 9記載の電子機器において、
警告情報は基準電圧とバスラィ ン電圧の比較によって発生さ れるようにした電子機器。
12. 請求項 1 0記載の電子機器において、
比較結果を積分してから警告情報を発生する電子機器。
13. 請求項 1 1記載の電子機器において、
比較結果を積分してから警告情報を発生する電子機器。
14. 請求項 7記載の電子機器において、
表示器を有し、
上記警告情報が発生した際にはこれを表示するような電子機 §^ o
15. 請求項 1 4記載の電子機器において、
警告情報を発生した後再度信号振幅を検出し、
所定範囲内にあるときは警告表示をやめるようにした電子機
16. 請求項 7記載の電子機器において、
振幅の所定範囲を決定する際に、
第 1の基準電圧と第 2の基準電圧とを設け、
信号電圧が上記第 1の基準電圧以下であり且つ上記第 2の基 準電圧以上である際に所定範囲内とするようになされた電子機
17. 請求項 1 0記載の電子機器において、
バスライ ン電圧は積分してから基準電圧と比較されるような 電子機器。
18. 請求項 1 1記載の電子機器において、
バスライ ン電圧は積分してから基準電圧と比較されるような 電子機器。
19. 外部バス と、
上記外部バスの信号振幅を検出する手段と、
終端抵抗と、
上記終端抵抗を上記バスラィ ンに接続するかしないかを制御 する制御部とを有し、
上記制御部は上記検出した信号振幅が所定範囲外である際に は、 上記終端抵抗を接続せしめることを特徴とする電子機器。
20. 請求項 7記載の電子機器において、
上記終端抵抗を上記バスラィ ンに接続するかしないかを制御 する制御部を有し、
上記制御部は上記警告情報が発生された際には、 上記終端抵 抗を接続せしめることを特徴とする電子機器。
21. 請求項 2 0記載の電子機器において、
¾ ? ¾ff ^ 1¾ し、
上記警告情報が発生した際にはこれを表示して、 その終端抵 抗を接続するような電子機器。
22. 請求項 2 1記載の電子機器において、
終端抵抗を接続した後再度信号振幅を検出し、
所定範囲内にあるときは警告表示をやめるようにした電子機
PCT/JP1994/000748 1993-09-29 1994-05-09 電子機器システム WO2004088337A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/424,507 US5757777A (en) 1993-09-29 1994-05-09 Apparatus for inspecting and setting the state of electronics audio/video devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5/242531 1993-09-29
JP5242531A JPH06230822A (ja) 1992-11-13 1993-09-29 電子機器検査システム

Publications (1)

Publication Number Publication Date
WO2004088337A1 true WO2004088337A1 (ja) 2004-10-14

Family

ID=17090504

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/000748 WO2004088337A1 (ja) 1993-09-29 1994-05-09 電子機器システム

Country Status (2)

Country Link
US (1) US5757777A (ja)
WO (1) WO2004088337A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128285A (en) * 1997-01-24 2000-10-03 At&T Corp. Monitoring of a packet telephony device via a control device
JP5419331B2 (ja) * 2007-07-12 2014-02-19 キヤノン株式会社 通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273653U (ja) * 1985-10-28 1987-05-12
JPH01169938A (ja) * 1987-12-24 1989-07-05 Sharp Corp 半導体集積回路の試験方法
JPH0522303A (ja) * 1991-07-10 1993-01-29 Matsushita Electric Works Ltd 集線装置の誤接続検出装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769593A (en) * 1972-03-08 1973-10-30 Stewart Warner Corp Battery conservation circuit
US4194090A (en) * 1976-11-27 1980-03-18 Nippon Electric Co., Ltd. Decentralized-control type electronic switching system
DE2908264A1 (de) * 1979-03-02 1980-09-11 Hoechst Ag Verfahren zur herstellung von phosphin- und phosphonsaeureanhydriden
US4507652A (en) * 1982-02-04 1985-03-26 Baker Industries, Inc. Bidirectional, interactive fire detection system
US4916432A (en) * 1987-10-21 1990-04-10 Pittway Corporation Smoke and fire detection system communication
FR2634608B1 (fr) * 1988-07-22 1994-05-06 Etat Francais Cnet Reseau domotique cable multipoints reconfigurable de distribution simultanee et/ou alternative de plusieurs types de signaux, notamment de signaux d'images en bande de base, et procede de configuration d'un tel reseau
US4952646A (en) * 1989-07-20 1990-08-28 Akzo America Inc. Epoxy resin compositions containing a polyphosphoric/polyphosphonic anhydride curing agent
US5325376A (en) * 1990-02-23 1994-06-28 Canon Kabushiki Kaisha Communication system for detecting a communication error in information transmitted between a plurality of units and a main control unit
US5111497A (en) * 1990-09-17 1992-05-05 Raychem Corporation Alarm and test system for a digital added main line
US5073919A (en) * 1990-10-10 1991-12-17 Teradyne, Inc. Automatically testing telephone lines
EP0597205B1 (en) * 1992-09-07 2003-04-09 Hitachi, Ltd. Multiprocessor system and method of communication among processors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273653U (ja) * 1985-10-28 1987-05-12
JPH01169938A (ja) * 1987-12-24 1989-07-05 Sharp Corp 半導体集積回路の試験方法
JPH0522303A (ja) * 1991-07-10 1993-01-29 Matsushita Electric Works Ltd 集線装置の誤接続検出装置

Also Published As

Publication number Publication date
US5757777A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
US8185669B2 (en) Signal output device of HDMI device and method thereof
US8325236B2 (en) Methods and systems for cable-connection detection
KR20110023441A (ko) 이더넷 지원하는 디지털 인터페이스 시스템 및 그 케이블 연결 상태 표시 방법
US20090248909A1 (en) Method and Apparatus for Simulating Consumer Electronic Control Functionality for Devices
CN103678082A (zh) 具有自诊断功能的电子设备和使用该设备的自诊断方法
US20080304194A1 (en) Power supply control apparatus having a function supplying power supply voltage
JP3557335B2 (ja) インターフェイス回路
WO2004088337A1 (ja) 電子機器システム
US8203364B2 (en) Method of transmitting audio and video signals using one connector and electronic device using same
US11584316B2 (en) Communication system and vicarious inputting and outputting unit
US20030151934A1 (en) Disconnection detecting circuit detecting disconnection based on a change in detection signal
JPH06230822A (ja) 電子機器検査システム
US20080126660A1 (en) Apparatus and method for interfacing electronic devices
KR100465788B1 (ko) 컴퓨터 시스템 및 그 네트워크 커넥터의 연결 확인 방법
US11223797B2 (en) Video device and connection determination method
US20080165021A1 (en) Apparatus and method for determining the voltage level of an input signal
KR100716161B1 (ko) 텔레비전의 범용 에이/브이 입력 장치
US6310660B1 (en) Video signal dropout detector
KR101437165B1 (ko) 에이치디엠아이 입출력 포트 자동 설정장치 및 방법
US6653845B2 (en) Addressable open connector test circuit
KR100903903B1 (ko) 비디오 스위칭 시스템
US20080091385A1 (en) Cable use tracking apparatus
JP3427061B2 (ja) 表示装置
US20080055486A1 (en) Video transmission apparatus and connector module thereof
CN117939039A (zh) 车载监控电路、信号切换控制方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 08424507

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): US