WO2004023554A1

WO2004023554A1 - 半導体集積回路のテスト方法及び半導体集積回路のテスト支援方法

Info

Publication number: WO2004023554A1
Application number: PCT/JP2002/008758
Authority: WO
Inventors: Masahiro Sakaguchi; Hideyuki Aoki; Keiko Kirino
Original assignee: Renesas Technology Corp; Hitachi ULSI Systems Co Ltd
Current assignee: Renesas Technology Corp; Hitachi Solutions Technology Ltd
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2004-03-18
Anticipated expiration: 2005-02-28
Also published as: JPWO2004023554A1

Description

半導体集積回路のテスト方法及び半導体集積回路のテスト支援方法

技術分野

本発明は、半導体集積回路のテスト方法及びテスト支援方法に関し、例えば、テストプログラムを実行して半導体メモリのテストを行なう方明

法に適用して有効な技術に関する。

細背景技術

製造された半導体集積回路の不良を検出するテストにはテス夕が用いられる。テス夕にテストプログラムを実行させてテストを行なう。例えば半導体メモリの場合には、所定の順序でメモリセルを選択しながらテストパターンを書き込み、書き込んだデ一夕を読み出してテストパ夕 —ンと比較するテスト動作を繰り返して、デバイスのフェイル又はパスを判定する。このときの印加電圧や電流、信号印加のインターバルなども所望に設定してバーン ·ィンテストを兼ね、更には種々の動作モードを切換えて機能チェックなども行なったリする。テスト動作の具体的内容はテスト対象半導体集積回路の構成や機能にしたがって決定される。上記テス夕で実現するテストの内容は、例えば半導体集積回路の設計者がテスト仕様の一部をテスト図面形式で表現したテストプログラム作成指示書等によって指示される。テストプログラムは、テスト技術者が上記テスト図面を見て仕様を理解し、テキストエディ夕を用いてテス夕固有のテス夕専用プログラム言語により記述される。テス夕専用プログラム言語は、一般的なアセンブラ言語に似た言語仕様であり、かつテス夕のハードウエアに依存した記述形式であり、テス夕メーカ/テス夕の機種により異なる場合が多い。

しかしながら、テスト図面はテス卜条件パラメ一夕を羅列したものであり、テスト手順の指示が無いために自製品や他製品で発生した不良テストなどをフィードバックする場合に、そのときのテスト仕様を把握するのが難しく、テストプログラム変更の迅速な対応が遅れるという問題点のある事が本発明者によって見出された。

また、テストプログラム作成指示書にテスト手順の指示が無い場合には、半導体集積回路の設計者とテスト技術者との間でテスト手順に関する思い違いや、それに起因してプログラム記述にミスを生じたりして、テスト品質の低下やデバッグ工数の増加を招く虞もある。

更に、テスト図面形式は、テスト技術者によるテストプログラム作成が容易になる形式であるため、テス夕専用プログラム言語を知らない人にとつては図面作成工数増大となり、プログラム作成効率が低下し、テストプログラムコ一ディングミスも生じ、設計仕損となる。

また、半導体集積回路を製造するビジネス形態も、設計から製造を一貫する旧来の形態の他に、半導体集積回路の設計を請け負うファブレス、半導体集積回路の製造を請け負うフアブ、更には、半導体集積回路のテストを請け負うフアブ（テストフアブ若しくはテストハウス）、設計部品としての検証済み回路の回路データ（ I Pモジュールデータ等とも称する）を流通させる I Pベンダ、フアブとファブレスの間を仲介するサ —ビスプロバイダ等が介在する新たなビジネス形態が予想されるに至り、テストプログラムの作成指示若しくはテスト手順の指示についてもそのようなビジネス形態に対応することの必要性が本発明者によって見出された。

本発明の目的は、テストプログラムの作成指示にテスト手順の指示が明確化されていないことによる不都合を除去することができる、半導体集積回路のテスト方法、更には半導体集積回路のテスト支援方法を提供することにある。

本発明の別の目的は、テスト品質及びテスト効率の双方を向上させることができる、半導体集積回路のテスト方法、更には半導体集積回路のテスト支援方法を提供することにある。

本発明のその他の目的は、ファブレス、フアブ、テストフアブ、 I P ベンダ、又はサービスプロバイダ等が介在する半導体集積回路の製造に関する新たなビジネス形態において、テストプログラムの作成指示若しくはテスト手順の指示を明確化することができる半導体集積回路のテスト方法、更には半導体集積回路のテスト支援方法を提供することにある。

本発明の上記並びにその他の目的と新規な特徴は本明細書の以下の記述と添付図面から明らかにされるであろう。発明の開示

〔 1〕本発明に係る半導体集積回路のテスト方法は、半導体集積回路のテスト工程を規定する所要のテストライブラリを選択する処理（S 1 ) と、選択されたテストライブラリが規定するテスト工程に対してテスト対象の半導体集積回路の動作形態に応ずるテストの個別条件を指定する処理（S 3、 S 5 ) と、前記個別条件が指定されたテスト工程をテス夕で実現するためのテストプログラムを生成する処理（ S 6 ) と、生成されたテストプログラムを用いて半導体集積回路のテストを行なう処理（S 7 ) と、を含む。

前記テストライブラリは、例えばテスト対象の半導体集積回路の所要の動作形態に対する、テスト準備、テスト実行、及びテスト終了の手順を規定するデ一夕から成る。前記テストプログラムを生成する処理は、例えばテス夕の動作制御シ —ケンスを規定する複数のプログラムモジュールの組み合わせとプログラムモジュ一ルに対するパラメ一夕設定とにより行われる。

上記半導体集積回路のテスト方法によれば、前記テストライブラリは、半導体集積回路のテスト動作毎のテスト工程を指示するテンプレートとして位置付けられる。テス卜に際して必要なテストプログラムを取得するとき、前記テストの個別条件を特定する処理により、選択したテンプレートで規定されるテスト工程に対して、テス夕の制約を満足させ且つテストに必要な印加電圧等のテストの条件を満足させるというカス夕マイズが実現される。要するに、テストライブラリに個別条件が組み込まれることによって具体的なテスト実行手順が規定される。カス夕マィズされたテストライブラリのデータに基づいてテス夕のテストプログラムが生成されることにより、そのテスト工程と個別条件を満足して半導体集積回路のテストが可能になる。半導体集積回路の設計者は、テスト仕様をテストライブラリとテストの個別条件の組合せによりテスト技術者に指示すればよい。テスト技術者はそのテスト仕様をテストプログラムに変換して、所要のテストプログラムを入手することができる _c また、テスト技術者側に予め各種テストライブラリを備えておけば、半導体集積回路の設計者にはテスト工程に対するテストの個別条件を支給するだけでよい。

テスト仕様は標準化されたテストライブラリのテスト工程指示デー夕を用いて作成されるから、上記テスト方法は製品若しくはテス夕固有ではなく汎用的な展開も可能になる。

テスト手順（テスト工程）と使用するテスト条件（テストの個別条件）とを分けて、夫々設定可能とされるから、テス卜仕様の作成合理化と修正指示のミス低減とに寄与する。更に、作成されたテストプログラムも標準化の傾向を採るので、プログラムを得る為のコーディング工数の低減も可能になると予想される。そして、テスト仕様として再利用できるものを明確化すれば、製品展開時のテスト検討が容易になり、また、不良に対するスクリーニングの対応も容易化でき、テスト品質の向上に寄与する。

〔2〕次に、半導体集積回路の製造とテストの双方を請け負うフアブ、又は半導体集積回路のテストを請け負うフアブ等による半導体集積回路のテスト方法に着目する。この場合のテスト方法は、ネヅトワーク（ 2 5 ) に接続されるコンピュータ装置を介して、半導体集積回路のテスト工程を示すテストライブラリと前記半導体集積回路の動作形態に応ずるテストの個別条件を受領する処理と、前記受領した個別条件が指定され前記受領したテストライブラリが規定するテスト工程をテス夕で実現するためのテストプログラムを生成する処理と、生成されたテストプログラムを用いて半導体集積回路のテストを行なう処理と、を含む。これにより、フアブやファブレス等が介在するビジネス形態においても、テストプログラムの作成指示もしくはテスト手順の指示を明確化でき、半導体集積回路のテスト品質及びテスト効率の双方を向上させることが可能になる。

〔3〕次に、半導体集積回路の製造部門やテスト部門を持たないファプレスと前記フアブとの間の取り引きを仲介するサービスプロバイダ等による半導体集積回路のテスト支援方法に着目する。このテスト支援方法は、ネットワークに接続されるコンビュ一夕装置を介して、半導体集積回路のテスト工程を規定するテストライブラリを送出する第 1送出処理と、前記テストライブラリが規定するテスト工程に対してテスト対象の半導体集積回路の動作形態に応ずるテストの個別条件を受領する処理と、受領したテストの個別条件を前記テストライブラリとの対応関係を把握可能に送出する第 2送出処理と、を含む。前記テストライブラリは例えば I Pモジュールとしての回路デ一夕に付随して送出される。上記方法においてサービスプロバイダ等による前記第 1送出処理は、ファブレスに対する設計支援などの目的で I Pモジュールと共に、それを利用して設計した半導体集積回路のテスト工程検討用にテストライブラリを提供しょうとする処理である。ファプレスは、設計した半導体集積回路の製造をフアブに依頼し、そのテストをフアブ或はテストハウス（テストフアブ）に依頼することになる。このとき、ファブレスはその仲介を行なうサービスプロバイダにテスドライブラリが規定するテスト工程に対するテス卜の個別条件を与える。サービスプロバイダは前記受領処理によりそのテストの個別条件を受領し、受領した前記個別条件を前記第 2送出処理にて、テストライブラリとの対応関係を把握可能に送出する。送出先は、サービスプロバイダがそのファブレスに斡旋若しくは紹介するフアブである。

これにより、フアブやファブレスの間にサービスプロバイダ等が介在するビジネス形態においても、テストプログラムの作成指示もしくはテスト手順の指示を明確化でき、半導体集積回路のテスト品質及びテスト効率の双方を向上させることが可能になる。

〔4〕更に別のテスト支援方法は、前記サービスプロバイダ等が介在する場合に前記第 2送出処理に着目する。このテスト支援方法は、ネットワークに接続されるコンピュータ装置を介して、半導体集積回路のテスト工程を示す複数のテストライブラリと、前記半導体集積回路の動作形態に応ずるテストの個別条件とを送出する処理を含み、前記送出されるテス卜の個別条件は前記テストライブラリとの対応関係が把握可能にされる。送出先は、例えばサービスプロバイダがファブレスに斡旋若しくは紹介するフアブである。これにより、フアブやファブレスの間にサ一ビスプロバイダ等が介在するビジネス形態においても、テストプログラムの作成指示もしくはテスト手順の指示を明確化でき、半導体集積回路のテスト品質及びテスト効率の双方を向上させることが可能になる。図面の簡単な説明

第 1図は本発明に係る半導体集積回路のテスト方法を例示する説明図である。

第 2図はフラッシュメモリの標準テストライブラリデ一夕べ一スを階層的に例示する説明図である。

第 3図はテストライブラリが規定するテスト工程の内容を標準テンプレートとの関係を考慮して例示した説明図である。

第 4図はテストカスタマイズの具体的内容を例示する説明図である。第 5図はフラッシュメモリのテストを想定した場合におけるテスト実行手順とそれに基づいて生成されるプログラムを例示的に示す説明図である。

第 6図はテス夕にテストプログラムを実行させてメモリ L S Iをテストするときの状態を模式的に示す説明図である。

第 7図は本発明に係る半導体集積回路のテスト方法の別の例を示す説明図である。

第 8図は半導体集積回路の設計及び製造を一貫メーカで行なう場合の処理フローを例示する説明図である。

第 9図は設計部門又は製造部門からテスト部門が分離しテストライブラリやテスト条件をィン夕一ネット等のネヅトワークを介してデー夕ファイル等で媒介させるビジネス形態が例示される説明図である。第 1 0図はフアブとファブレスの間にサービスプロバイダが介在してテストライブラリやテスト条件をィン夕ーネヅト等のネットワークを介してデ一夕ファイル等で媒介させるビジネス形態が例示される説明図である。

第 1 1図は第 9図と第 10図で説明したテスト支援方法によるィンタフエースと支援業務内容を整理して示す説明図である。

第 12図は第 9図及び第 10図のビジネス形態におけるフアブ、ファプレス及びサービスプロバイダがネットワークに接続された状態を例示する説明図である。発明を実施するための最良の形態

第 1図には本発明に係る半導体集積回路のテスト方法が例示される。同図に示されるテスト方法では、テスト工程を規定する複数のデータラィブラリがデータベース化された標準テストライブラリデータべ一ス

1を用いる。この標準テストライブラリデ一夕ベース 1はテスト標準化手段 2によって基本テンプレートから展開された、テスト対象半導体集積回路の動作形態毎にそのテスト手順が設定された複数のテストライブラリが定義されている。

電気的に書換え可能な不揮発性メモリ、例えばフラッシュメモリの標準テストライブラリデ一夕ベース 1は、第 2図に階層的に例示されるように、消去、読み出し、及び書込み（プログラム）動作毎に、その動作のテスト工程を規定するテストライブラリが複数用意されている。第 2 図には、レディ一/ビジ一信号出力端子（RB)をオープン状態にしてテストを行なう場合のテスト工程を規定するテストライブラリ E R S — RBOPEN， RD- BOPEN, PGM— RBOPENと、不良セクタをテスト対象にするテスト工程を規定するテストライブラリ E RS-BADSCT, RD-BAD S CT, PGM— BADS CTが例される。

前記テストライブラリが規定するテスト工程の内容は第 3図に例示される。特に第 3図では標準テンプレートからの展開の様子が明示されている。テスト工程はテスト準備、テスト実行、及びテスト終了の手順に大別される。基本テンプレートでは、テスト準備は、（ 1 ) フェイルメモリ初期化、（ 2 ) 電源電圧設定、（ 3 ) 信号電圧等の電圧条件設定、 (4) タイミング条件設定、（5)インピーダンスなどのピン条件設定、 (6)信号などの投入順序設定、（7) 出力負荷などの負荷条件設定、 (8) テストパターンなどのパターン設定とされる。テスト実行は、 (9)テスト実行とされる。テスト終了は、（10)電圧条件解除、（1 1)電源条件解除、（12) フェイル結果の処理とされる。基本テンプレートはフラッシュメモリに限らずその他のメモリなどに対しても適用可能とされる性質の内容を有している。フラッシュメモリに特化して展開された一つのリード用のテストライブラリ RD— RBOPENは、テスト準備として（5) RBピンオープンとしてピン条件を設定するというテスト工程等が含まれる。フラッシュメモリに特化して展開されたリード用の他のテストライブラリ RD— BAD S C Tは、テスト準備として（6) レジス夕に不良セクタ（SCT)設定パターンを設定するというテスト工程等が含まれる。要するに、展開されたテストライブラリは半導体集積回路の機能と動作形態に即したテスト工程を規定することになる。

第 1図のテスト方法の説明に戻る。前記標準テストライブラリデ一夕ペース 1からテストに必要なテストライブラリを選択する（S 1)。例えばフラッシュメモリに対して信号 RBをオープン状態でテストする場合には第 2図のテストライブラリ ERS— RBOPEN，RD— RB OPEN, PGM— RBOPENを選択する。次に、選択されたテストライブラリが規定するテスト工程に対してテスト対象の半導体集積回路の動作形態に応ずるテストの個別条件を指定する（S 2 , S 3 ) 。すなわち、製品動作仕様デ一夕ペース 3にはテスト対象とされる半導体集積回路の動作電圧や動作周波数などの動作仕様デ一夕が格納され、それを参照してテスト条件を選定する（S 2 ) 。例えば動作電圧を選定する場合には、バーンインを考慮した電圧を選定する。テストパターンを選定する場合には回路構成や印加電圧などに起因して生ずる虞のあるディスターブの影響を考慮したりする。選定されたテスト条件によってテストライブラリが規定するテスト工程をカス夕マイズする（S 3 ) 。ここまでの処理内容は、テス夕の機能や能力を考慮していない。換言すれば、テス夕の具体的な機能や能力に依存しない処理となる。

次に、前記個別条件が指定されたテスト工程をテス夕で実現するためのテストプログラムを生成する処理が行われる（S 4〜S 6 ) 。すなわち、前記ステップ S 3でカス夕マイズされた結果に対してテス夕制約条件が与えられ（S 4 ) 、テスト条件の確認が行なわれる（S 5 ) 。要するに、テスト条件が供給電圧/電流や動作周波数の点で、利用しようとするテス夕の能力を超えることにならないかの判定が行われる。能力を超えている場合にはテスト条件の修正が行われる（S 5 ) 。テスト条件の確認が完了した後、テスト条件とテストライブラリに基づいてテストプログラムを生成する（S 6 ) 。前記テストプログラムを生成する処理は、テスタの動作制御シーケンスを規定する複数のプログラムモジュ一ルの組み合わせとプログラムモジュールに対するパラメ一夕設定とによって行われる。プ口グラムモジュールはテス夕固有のプログラム言語を用いて記述されており、テストシーケンスデータべ一ス 4から選択して用いる。これによつてテス夕に対応するテストプログラム 5が生成され、これを実行して半導体集積回路のテストが行われる（S 7) 。第 4図には前記テストカス夕マイズの具体的内容が例示される。例えば標準テストライブラリから 1つのテストライブラリ RD- RB OP E

Nを選択し、テスト条件 RD— CD Tを組み込む。テスト条件が組み込まれたテストライブラリデ一夕は実際のリードテスト実行手順を具体的に規定し、 RD— SQCとして図示される。

前述のようなテスト条件（テストの個別条件）は半導体集積回路の設計者がデータシート等の製品動作仕様から、テストに関する規格、動作定義を抽出し、不良品スクリーニングのための微調整を行った後、テストライブラリ R D -R B 0 P E Nにおける変数記号へ直値を代入して、記述される。

RD— S Q Cに代表されるテスト条件が組み込まれ具体的なテスト実行手順を規定するテストライブラリ（単にテスト実行手順とも称する）は、特に制限されないが、テスト番号（No. )、ライブラリ名（例えば RD— RBOPENの識別名）、及びテスト条件名（例えばテスト条件 RD— CDTの識別名）の相関リスト（テストラベル） RD— LS Tで管理される。

前記テストラベルをテス卜の実施順に並べて、半導体集積回路のテスト動作を規定することになる。第 5図のフラッシュメモリのテストを想定した場合、消去（ERASE)、書き込み（PROGRAM)、及びベリフアイのための読み出し（READ)の一連の動作が基本単位とされて、個々のテストを構成する。個々のテストの読み出し（READ) には具体的なテスト条件が組み込まれたテスト実行手順 RD— S Q C を用い、同様に、書き込み（PROGRAM) 及び消去（ERASE) にも夫々詳細な説明を省略する具体的なテスト条件が組み込まれたテスト実行手順 P GM— SQC， ERS— SQCを用いる。テスト実行手順は前記リード動作の相関リスト（テストラベル） RD— L S Tで特定される。同様に、書き込み（PROGRAM)及び読み出し（READ) のテスト実行手順 p GM- S Q C ERS-S Q Cは書き込み動作のテストラベル： P GM— L S T及び読み出し動作のテストラベル RD— L S Tで特定される。

前記テスト実行手順 P GM— S Q C, ER S- S QC, RD-S QC が、個々の試験装置（テスタ）毎に設定されている制約事項に合致するかのチェックは前記ステツプ S 5で行われる。テス夕制約のチェックは、例えば、電圧設定値、波形タイミング設定値、ファイルメモリ最大容量、テストピン数等が制限内で有るかどうかをテス夕制約ファイルに記載された値とチェックすることによって行われる。

前記テスト実行手順 PGM— S QC, ER S- S Q C, RD— S Qは、前記ステツプ S 6のテストプログラムの生成処理において対応するテストプログラムモジュールを前記テストシーケンスデ一夕べ一ス 4から参照するのに用いられると共に、参照されたテストプログラムモジュールに代入する個々のテスト条件値を提供する。例えば第 5図では、 I Dリ一ド、 Xテスト、 Yテスト、及び Xテストから成るテストプログラム T— PGMの一部を構成するプログラム PGMi (Yテスト）がテスト実行手順 P GM— S Q C；， ER S— S QC， RD— S Qに基づいて生成される。テストプログラム T— P GMにはテス夕による同時試験実行制御、製品ハンドラ装置との通信制御、試験結果のホスト転送等の試験全体を上位で制御するためのプログラムを組み込むことも可能である。第 6図にはテス夕にテストプログラムを実行させてメモリ L S Iをテストするときの状態が模式的に示される。同図においてはテス夕 1 0 とテス夕 1 1で夫々異なるメモリ L S I 1 2， 1 3のテストを可能にしている。各テス夕 1 0 , 1 1には、テストプログラム格納部 1 0 A, 1 1 A、テスト実行制御部 1 0 B , 1 1 B、測定及び特性判定部 1 0 C， 1 1 C、フェールメモリとしてのテスト結果格納部 1 0 D , 1 1 Dを有する。テストプログラム 5はテスト更新手段 1 4を介してテス夕 1 0 , 1 1のテストプログラム格納部 1 0 A， 1 1 Aに供給される。供給されたテストプログラムが実行され、それによつて得られる内部状態に対して測定及び特性判定部 1 0 C， 1 1 Cがテスト結果を取得し、そのテスト結果はテスト結果格納部 1 0 D , 1 1 Dに一時的に蓄えられて、テスト結果データペース 1 5に蓄積される。テストプログラム更新手段 1 4 は、テスト結果等に応じてテストプログラムを部分的に修正したりする必要性に応ずる。

第 7図には本発明に係る半導体集積回路のテスト方法の別の例が示される。第 1図の基づいて説明したテスト方法との相違点は、標準テストライブラリ 1にテスト条件を組み込んだテスト実行手順をデ一夕べース（テスト実行手順データベース） 1 8に保管して、テスト条件をまとめて最後に確認するようにした。この方法によれば、テスト条件修正時にはテストカスタマイズ設定処理 S 3にて実施し、修正後のテスト実行手順をテスト実行手順データベース 1 8に再登録する。実際に使用するテス夕に依存しないテスト実行手順をデータベース化することができるので、これを各種仕様のテス夕に対して汎用的に展開して利用させることも可能になる。

第 8図には半導体集積回路の設計及び製造の一貫メ一力（単に製造メ —力と称する）で行なう場合の処理フローが例示される。例えば半導体集積回路の製造メーカ 2 0は設計部門、製造部門、及びテスト部門を持ち、設計処理、ウェハプロセス処理、組立て、テスト、完成チップの出荷を行なう。

以上説明した半導体集積回路のテスト方法によれば、前記テストライブラリは、半導体集積回路のテスト動作毎のテスト工程を指示するテンプレートとして位置付けられ、テストに際して必要なテストプログラムを取得するとき、前記テストの個別条件を特定する処理により、選択したテンプレートで規定されるテスト工程に対して、テスタの制約を満足させ且つテストに必要な印加電圧等のテストの条件を満足させるというカス夕マイズを実現することができる。これによつてカス夕マイズされたテストライブラリのデ一夕（テスト実行手順）に基づいてテス夕のテストプログラムが生成されることにより、そのテスト工程と個別,条件を満足して半導体集積回路のテストが可能になる。したがって、半導体集積回路の設計者は、テスト仕様をテストライブラリとテス卜の個別条件の組合せによりテスト技術者に指示すればよい。テスト技術者はそのテスト仕様をテストプログラムに変換して、所要のテストプログラムを入手することができる。

テスト仕様は標準化されたテストライブラリのテスト工程指示デ一タを用いて作成されるから、上記テスト方法は製品若しくはテスタ固有ではなく汎用的な展開も可能になる。テスト工程と使用するテスト条件とを分けて、夫々設定可能とされるから、テスト仕様の作成合理化と修正指示のミス低減とに寄与する。更に、作成されたテストプログラムも標準化の傾向を採るので、プログラムを得る為のコ一ディング工数の低減も可能になると予想される。そして、テスト仕様として再利用できるものを明確化すれば、製品展開時のテスト検討が容易になり、また、不良に対するスクリーニングの対応も容易化でき、テスト品質の向上に寄与する。

第 9図には設計部門又は製造部門からテスト部門が分離し、前記テストライブラリゃテスト条件をィン夕ーネット等のネットワークを介してデータファイルで媒介させるビジネス形態が例示される。例えばファブレス 2 1は半導体集積回路の設計部門を持つ。ファプ 2 2は、フアブレス 2 1からの依頼に応じて、ウェハプロセス処理、組立て、テストを行なって、完成チップをファブレス 2 1に供給する。別のフアブ（ゥェハフアブ） 2 3はファブレス 2 1からの依頼に応じて、ウェハプロセス処理を行なう。テスト部門を持つフアブ（テストフアブ） 2 4は、ファブレス 2 1からの依頼に応じて、フアブ 2 3で製造されたウェハの供給を受けて、組立て、テストを行い、完成チヅプをファブレス 2 1に供給する。

第 9図のビジネス形態における前記テスト方法について説明する。例えばファブレス 2 1 とフアブ 2 2 - 2 4はネットワーク 2 5を介して接続され、ファブレス 2 1がファプ 2 2又は 2 4にテストを依頼する形態を想定する。この依頼形態において必要なテストのための情報イン夕フエースは第 9図の経路 Aで行われる。

テスト部門を持つフアブ 2 2 , 2 4による半導体集積回路のテストでは、ネヅトワーク 2 5に接続されるフアブ 2 2 , 2 4は、その通信端末コンピュータ装置（図示を省略する）を介して、対象とする半導体集積回路に応ずる前記テストライブラリとその半導体集積回路の動作形態に応ずるテストの個別条件（テスト条件）をファブレス 2 1から受領する。フアブ 2 2又は 2 4は、前記受領した個別条件が組み込まれ、前記受領したテストライブラリが規定するところの前記テスト実行手順を生成し、これを所要のテス夕で実現するためのテストプログラムを生成する。このテストプログラムの生成処理は第 1図のステップ S 3〜S 6 の処理と同様である。生成されたテストプログラムを用いて半導体集積回路のテス卜が行なわれる。これにより、フアブやファブレス等が介在するビジネス形態においても、テストプログラムの作成指示もしくはテスト手順の指示を明確化でき、半導体集積回路のテスト品質及びテスト効率の双方を向上させることが可能になる。

第 1 0図にはフアブとファブレスの間にサービスプロバイダが介在して、前記テストライブラリゃテスト条件をイン夕一ネット等のネットワークを介してデ一夕ファイルで媒介させる、ビジネス形態が例示される。

サ一ビスプロバイダ 2 7は前記ファブレス 2 1とフアブ 2 8との間の取り引きを仲介する。第 1 0図ではファプ 2 8はウェハフアブ 2 8 A、組立てフアブ 2 8 B、テストフアブ 2 8 C等を総称する。ここでは、前記テストライブラリがテスト I Pモジュールとして、ファブレス 2 1、サービスプロパイダ（例えば I Pプロバイダ若しくは I Pベンダ） 2 7、フアブ 2 8の間で流通するようになる場合を想定する。例えばテストフアブ 2 8 Cがビジネスとして成立すると、カス夕マであるファブレス 2 1に対するテスト品質を維持した上でテストフアブ 2 8 C自らの努力工夫により、テストコストを削減するようになることは必然である。この際、カス夕マであるファブレス 2 1が指示したテスト条件は変更できないので、テストフアブ 2 8 Cは所有するテスタを最大限活用するようにテスト時間の短縮等を行うことになる。例としてテストピンの電圧を設定する時に複数ピン間で一定の時間を空けて順番に電圧投入するテス卜手順を変更してテスト時間短縮を行うことがある。そのような場合に、テスト手順に関する前記テスト方法を流用する。これは、サービスプロバイダ等による半導体集積回路のテスト支援方法として位置付けることができる。

先ず、ファブレス 2 1とサービスプロバイダ 2 7との間における経路 Bのィン夕フエ一スにおけるサービスプロバイダ 2 7による半導体集積回路のテスト支援方法に着目する。

サービスプロバイダ 2 7は回路設計やプロセス設計などのチップ設計に関するフロントエンドと、テストに関するバックェンドを有する。バックェンドでは前記テスト I Pモジュールの提供を行なう。当然、サ —ビスプロバイダ 2 7は、 I Pモジュール毎に最適なフアブを斡旋することになる。バックエンドのテスト I Pモジュールの提供はテストの支援として位置付けられる。

サービスプロバイダ 2 7が主体となるテスト支援方法は、ネットヮークに接続されるコンピュータ装置を介して、半導体集積回路のテストェ程を規定するテストライブラリを送出する第 1送出処理と、前記テストライブラリが規定するテスト工程に対してテスト対象の半導体集積回路の動作形態に応ずるテストの個別条件を受領する処理と、受領したテス卜の個別条件を前記テストライブラリとの対応関係を把握可能に送出する第 2送出処理と、を含む。前記テストライブラリは例えば I Pモジュールとしての回路データに付随して送出される。

上記方法においてサービスプロバイダ 2 7等による前記第 1送出処理は、ファブレス 2 1に対する設計支援などの目的で I Pモジュールと共に、それを利用して設計した半導体集積回路のテスト工程検討用にテストライブラリを提供しょうとする処理である。ファブレス 2 1は、設計した半導体集積回路の製造をフアブ 2 8に依頼し、そのテストをテストフアブ 2 8 Cに依頼することになる。このとき、ファブレス 2 1はその仲介を行なうサービスプロバイダ 2 7にテストライブラリが規定するテスト工程に対するテストの個別条件を与える。サービスプロバイダ 2 7はそのテストの個別条件を受領し、受領した前記個別条件を前記第 2送出処理にて、テストライブラリとの対応関係を把握可能に送出する ₍ この送出先は、サービスプロバイダ 2 7がそのファブレス 2 1に斡旋若しくは紹介するファプである。

これにより、フアブ 2 8やファブレス 2 1の間にサービスプロバイダ 2 7等が介在するビジネス形態においても、テストプログラムの作成指示もしくはテスト手順の指示を明確化でき、半導体集積回路のテスト品質及びテスト効率の双方を向上させることが可能になる。

サ一ビスプロバイダ 2 7によるバックエンドのテスト I Pモジュ一ルの提供というテスト支援は、見方を変えればテストフアブ 2 8 Cに対するテストライブラリやテスト条件を与えることになる。この観点によるテスト支援方法は、前記サービスプロバイダ 2 7等が介在する場合に前記第 2送出処理に着目するのと等価である。すなわち、そのテスト支援方法は、ネットワークに接続されるコンビュ一夕装置を介して、半導体集積回路のテスト工程を示す複数のテストライブラリと、前記半導体集積回路の動作形態に応ずるテストの個別条件と、を送出する処理を含み、前記送出されるテストの個別条件は前記テストライブラリとの対応関係が把握可能にされる。送出先は、例えばサービスプロバイダ 2 7がファプレスに斡旋若しくは紹介するフアブである。この時のフアブにおけるテスト処理は第, 9図の経路 Aのィン夕フエースでテストライブラリとテスト条件を受けるフアブ 2 2 , 2 4の処理と同じである。例えばこれによりフアブは R E A Dテスト実行手順中における『投入間隔 5 0 m s』とう定義で、投入間隔時間を最適化し、投入間隔時間を短縮することでテスト時間を削減する工夫が実現可能になる。

上記ビジネス形態により、フアブやファブレスの間にサービスプロバィダ等が介在するビジネス形態においても、テストプログラムの作成指示もしくはテスト手順の指示を明確化でき、半導体集積回路のテスト品質及びテスト効率の双方を向上させることが可能になる。

第 1 1図には第 9図と第 1 0図で説明したテスト支援方法によるィン夕フヱース（ I / F ) と支援業務内容についての具体例を整理してある。第 1 2図には第 9図及び第 1 0図のビジネス形態におけるファプ 2 2 , 2 3， 2 4， 2 8、ファブレス 2 1、サービスプロバイダ 2 7がネットワーク 2 5に接続された状態が例示される。 3 0はネヅトワークに接続する通信端末コンピュータ装置を意味するコンピュータ装置である。特に図示はしないが、前記コンビユー夕装置はフアブ 2 2 , 2 3 , 2 8、ファブレス 2 1、サービスプロバイダ 2 7も夫々保有している。 3 1はサービスプロバイダ 2 7又はファブレス 2 1から受領したテストライブラリとテスト条件等を一時的に蓄積する受信バッファである。以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

例えば、第 4図に例示したフラッシュメモリのテスト手順は一例であり、本発明はテスト手順の具体的内容を限定する趣旨はない。半導体集積回路の種類や機能などに則して適宜決定されればよい。また、本発明はメモリ L S Iに限定されず、論理 L S Iのテストにも適用可能である < また、 B I S T (Built In Self Test) 回路を有す半導体集積回路に対しても B I S Tでカバ一していない範囲のテストを行なう場合に本発明は適用可能である。本発明は組立て後のテストに限らずウェハ段階のテストにも適用可能である。要するに第 9図で言えばフアブ 2 3も本発明のテスト方法を実施して有効な場合がある。また、テスト技術者側に予め各種テストライブラリを備えておけば、半導体集積回路の設計者にはテスト工程に対するテストの個別条件を支給するだけでよい。産業上の利用可能性

本発明は、フラッシュメモリやダイナミック ·ランダム ·アクセス · メモリなどのメモリ L S I更には論理 L S I等の半導体集積回路のデバイステスト等に広く適用することができる。

Claims

請求の範囲

1 .半導体集積回路のテスト工程を規定する所要のテストライブラリを選択する処理と、

選択されたテストライブラリが規定するテスト工程に対してテスト対象の半導体集積回路の動作形態に応ずるテストの個別条件を指定する処理と、

前記個別条件が指定されたテスト工程をテス夕で実現するためのテストプログラムを生成する処理と、

生成されたテストプログラムを用いて半導体集積回路のテストを行なう処理と、を含むことを特徴とする半導体集積回路のテスト方法。

2 . 前記テストライブラリは、テスト対象の半導体集積回路の所要の動作形態に対する、テスト準備、テスト実行、及びテスト終了の手順を規定するデ一夕から成ることを特徴とする請求の範囲第 1項記載の半導体集積回路のテスト方法。

3 . 前記テストプログラムを生成する処理は、テス夕の動作制御シーケンスを規定する複数のプログラムモジユールの組み合わせとプログラムモジュールに対するパラメ一夕設定とにより行われることを特徴とする請求の範囲第 1項記載の半導体集積回路のテスト方法。

4 . ネットワークに接続されるコンピュータ装置を介して、半導体集積回路のテスト工程を示すテストライブラリと前記半導体集積回路の動作形態に応ずるテストの個別条件を受領する処理と、

前記受領した個別条件が指定され前記受領したテストライブラリが規定するテスト工程をテス夕で実現するためのテストプログラムを生成する処理と、

5 . 前記コンピュータ装置は、半導体集積回路の製造とテストの双方を請け負うフアブ、又は半導体集積回路のテストを請け負うフアブが保有するものであることを特徴とする請求の範囲第 4項記載の半導体集積回路のテスト方法。

6 . 前記テストライブラリは、テスト対象の半導体集積回路の所要の動作形態に対する、テスト準備、テスト実行、及びテスト終了の手順を規定するデータから成ることを特徴とする請求の範囲第 4項記載の半導体集積回路のテスト方法。

7 . ネットワークに接続されるコンピュータ装置を介して、半導体集積回路のテスト工程を規定するテストライブラリを送出する処理と、前記テストライブラリが規定するテスト工程に対してテスト対象の半導体集積回路の動作形態に応ずるテストの個別条件を受領する処理と、受領したテス卜の個別条件を前記テストライブラリとの対応関係を把握可能に送出する処理と、を含むことを特徴とするデータ処理方法。

8 .前記テストライブラリは I Pモジュールとしての回路データに付随して送出されることを特徴とする請求の範囲第 7項記載の半導体集積回路のテスト支援方法。

9 . 前記コンピュータ装置は、半導体集積回路の製造及びテストを請け負うファブ又は半導体集積回路のテストを請け負うフアブと、半導体集積回路の設計を請け負うファブレスと、の間の取り引きを仲介するサ一ビスプロバイダが保有するものであることを特徴とする請求の範囲第 7項記載の半導体集積回路のテスト支援方法。

1 0 . ネヅトワークに接続されるコンピュータ装置を介して、半導体集積回路のテスト工程を示す複数のテストライブラリと、前記半導体集積回路の動作形態に応ずるテストの個別条件とを送出する処理を含み、前記送出されるテストの個別条件は前記テストライブラリとの対応関係が把握可能にされることを特徴とする半導体集積回路のテスト支援方法。

1 1 .前記コンピュータ装置は、半導体集積回路の製造及びテストを請け負うフアブ又は半導体集積回路のテストを請け負うフアブと、半導体集積回路の設計を請け負うファブレスと、の間の取り引きを仲介するサ —ビスプロバイダが保有するものであることを特徴とする請求の範囲第 1 0項記載の半導体集積回路のテスト支援方法。