WO2004021154A1 - Mobile electronic device - Google Patents

Mobile electronic device Download PDF

Info

Publication number
WO2004021154A1
WO2004021154A1 PCT/JP2003/010819 JP0310819W WO2004021154A1 WO 2004021154 A1 WO2004021154 A1 WO 2004021154A1 JP 0310819 W JP0310819 W JP 0310819W WO 2004021154 A1 WO2004021154 A1 WO 2004021154A1
Authority
WO
WIPO (PCT)
Prior art keywords
cpu
portable electronic
electronic device
circuit
power switch
Prior art date
Application number
PCT/JP2003/010819
Other languages
French (fr)
Japanese (ja)
Inventor
Yuuichi Inoue
Original Assignee
Seiko Instruments Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc. filed Critical Seiko Instruments Inc.
Priority to AU2003261743A priority Critical patent/AU2003261743A1/en
Priority to JP2004532722A priority patent/JPWO2004021154A1/en
Publication of WO2004021154A1 publication Critical patent/WO2004021154A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Definitions

  • Method 1 Remove the battery from the portable electronic device and connect the battery to the device again.

Abstract

There is provided a mobile device which can easily reset a CPU when software in operation runs away in a computer system. When a push type power switch (1) is continuously pushed for a predetermined period of time, this is detected by a continuous push detection circuit (2), which outputs to a CPU (3) a reset signal for initializing the operation of the software which has run away.

Description

明 細 書 携帯型電子機器 技術分野  Description Portable electronic equipment Technical field
本発明は、 携帯型電子機器のリセッ ト方法に係り、 特に小型な携帯型 電子機器のように、 その構造に制限がある場合の携帯型電子機器のリセ ッ ト方法に係る。 背景技術  The present invention relates to a method for resetting a portable electronic device, and more particularly to a method for resetting a portable electronic device having a limited structure, such as a small portable electronic device. Background art
ソフ トウェアが動作する携帯型電子機器、 例えば携帯電話や P D A等 の携帯可能なコンピュータ ' · システムにぉぃて、 動作中の Vフ ドウェア' が暴走してしまい全ての操作ボタンゃキーが操作不能となってしまう場 合がある。 そのような場合、 ソフ トゥヱァに従って動作する,コンビユ ー タ ' システムや C P Uとは関係の無いハードウエア回路で C P Uをリセ ッ ト (以降ハ一 ドウエアリセッ トという) する必要がある。 従来のハー ドウヱァリセッ トの方法は主に次の 3つである力5'、 いずれの方法も課題 力?めつた。 Portable electronic devices on which the software operates, for example, portable computers such as mobile phones and PDAs' · The operating V software runs out of control and all operation buttons and keys are inoperable In some cases. In such a case, it is necessary to reset the CPU with a hardware circuit that operates according to the software and has nothing to do with the computer's system or the CPU (hereinafter referred to as hardware reset). Conventional hardware reset methods are mainly the following three: force 5 ', which method is a challenge? I got it.
(方法 1 ) 電池を携帯型電子機器から取り外し、 再度電池を機器に接続 する。  (Method 1) Remove the battery from the portable electronic device and connect the battery to the device again.
(方法 2 ) 操作面の裏面などに配置された沈頭型リセッ トスィツチを針 金等の細いもので押す。  (Method 2) Press the sinking reset switch, which is placed on the back of the operation surface, with a thin object such as a wire.
(方法 3 ) 携帯型電子機器の複数の押しボタンを同時に押す。  (Method 3) Press multiple push buttons on the portable electronic device at the same time.
従来の携帯電話等では、 電池を機器から外しておき再接続することで ハー ドウヱァリセッ トする方法があった。 図 2は、 従来の携帯型電子機 器の第 1のハー ドウヱァリセッ ト方法を示すプロック図である。 使用者 が電池を機器から取り外し可能な構造であり、 電池 6 を機器に再接続す る際に、 電源電圧の急激な上昇を検出することで電源が投入されたこと を検出するパヮ一オンリセッ ト回路 9 5が動作し、 C P U 3にリセッ ト 信号を出力するので、 ソフ トゥヱァが暴走している場合でも C P U 3 を ハー ドゥヱァリセッ トすることが可能であった。 (方法 1 ) In conventional mobile phones, there was a method of resetting the hardware by removing the battery from the device and reconnecting it. FIG. 2 is a block diagram showing a first hardware reset method of a conventional portable electronic device. User Is a structure that allows the battery to be removed from the device. When reconnecting the battery 6 to the device, the power-on reset circuit 9 detects that the power has been turned on by detecting a sudden rise in the power supply voltage. 5 operates and outputs a reset signal to the CPU 3, so that it is possible to hard reset the CPU 3 even when the software runs out of control. (Method 1)
また、 従来の P D A等では、 表示面や操作面の裏側に設置された沈頭 型のリセッ トスイ ツチを針金等の細いもので押すことでハー ドゥエァリ セッ ト していた。 図 3は、 従来の携帯型電子機器の第 2のハードウェア リセッ ト方法を示すブロック図である。 沈頭型のリセッ トスイッチ 1 5 の出力信号がソフ トウェアの動作とは関係なしに C P U 3のリセッ ト端 子に入力されているので、 ソフ トウェアが暴走している場合でも C P II 3 をハー ドウェアリセッ トすることが可能であった。 (方法 2 ) ' ' さらに、 防水構造を有するデジタル式腕時計等では、 4つあるいは 3 つの全ての押しボタンを同時に押すことでハー ドウエアリセッ ト してい た。 図 4は、 従来の携帯型電子機器の第 3のハー ドウユアリセッ ト方法 を示すブロック図である。 各ボタ ン 1 0 1 、 1 0 2 、 1 0 3の出力信号 は、 チャタリ ング防止回路 (図示せず) に入力され、 ボタンが開閉する と きに生じるチャタリ ングを除去し、 4つあるいは 3つの全てのボタン が押されていることを検出する A N D回路 1 0 4に入力される。 A N D 回路 1 0 4は全てのボタンが押されていることを検出すると、 C P U 3 にリセッ ト信号を出力するので、 ソフ トウェアが暴走している場合でも C P Uをハー ドウェアリセッ トすることが可能であった。 (方法 3 ) しかし、 これら従来のハ一 ドウヱァリセッ ト方法には、 それぞれ以下 のような課題があった。  Also, in conventional PDAs and the like, hard reset was performed by pressing a sunk type reset switch installed on the back side of the display surface or operation surface with a thin object such as a wire. FIG. 3 is a block diagram showing a second hardware reset method of a conventional portable electronic device. Since the output signal of the squat-type reset switch 15 is input to the reset terminal of the CPU 3 regardless of the operation of the software, even if the software runs away, the CP II 3 It was possible to reset the hardware. (Method 2) '' Furthermore, in digital wristwatches with a waterproof structure, hardware reset was performed by pressing all four or three push buttons simultaneously. FIG. 4 is a block diagram showing a third hardware reset method of a conventional portable electronic device. The output signals of the buttons 101, 102, and 103 are input to a chattering prevention circuit (not shown), which removes chattering that occurs when the buttons are opened and closed. Input to AND circuit 104 that detects that all three buttons are pressed. When the AND circuit 104 detects that all the buttons are pressed, it outputs a reset signal to the CPU 3, so it is possible to reset the CPU hardware even if the software runs away. Was. (Method 3) However, each of these conventional hardware reset methods has the following problems.
(課題 1 ) 方法 1 と方法 2では、 携帯型電子機器を防水構造とすること が 難であった。 (課題 2 ) 方法 2では、 針金等の特殊なものが必要であった。 (Issue 1) In methods 1 and 2, it was difficult to make the portable electronic device waterproof. (Issue 2) Method 2 required special items such as wires.
(課題 3 ) 方法 2 と方法 3では、 使用者がハー ドウヱァリセッ トの方法 を理解していなければ用いることができなかった。  (Problem 3) Method 2 and Method 3 cannot be used unless the user understands the hardware reset method.
電池を機器から外しておく ことでハー ドウヱァリセッ トする方法 (前 記方法 1 ) の場合、 携帯型電子機器を防水構造とすることが非常に困難 である。 使用者が電池を機器から外しておぐことでハ一ドウ.ヱァリセッ トが可能で、 かつ防水可能な携帯犁電子機器の電池取り外し構造を実現 しょうとすると、 防水構造が非常に複雑で大き く、 重く なり'、 また製造 コス トが上がってしまう という課題を有していた。  In the case of the method of resetting the battery by removing the battery from the device (Method 1 above), it is very difficult to make the portable electronic device waterproof. When the user removes the battery from the device, the battery can be reset and the battery removal structure of the portable electronic device that can be waterproofed is very complicated and large. However, there is a problem that the weight increases and the manufacturing cost increases.
沈頭型のリセッ. トスイ ッチでハー ドゥヱァリセッ トする方法 (前記方 法 2 ) の場合、 操作面のキーやボタンを防水構造とするのは当然である が、 操作面の裏面に配置された沈頭型リセッ トスイッチも防水構造とす る必要がある。 防水構造を有する可動部が機器の表裏それぞれに必要と -なるため、 機器が大き く なり、 また製造ュス トが上がってしまう いう /課題を有していた。 また、 ソフ トウェアが暴走してしまつだ場合、 沈頭 : 型リセッ トスィ ツチを押すための針金等の細いものが使用者の手元にあ - ¾とは限らず、 すぐにハードウェアリセッ トできないという課題もあつ た。さらに、沈頭型リセッ トスィ ツチを頻繁に操作することは無いので、 使用者によっては、 沈頭型リセッ トスィ ツチの目的や使用方法を理解し ' ていないためにハー ドウエアリセッ トできないとレ、う課題もあった。  In the case of the hard reset with the sunk type reset switch (Method 2 above), it is natural that the keys and buttons on the operation surface have a waterproof structure, but they are arranged on the back of the operation surface. The sunken reset switch must also be waterproof. Since movable parts having a waterproof structure are required on each of the front and back sides of the equipment, the equipment becomes large, and the manufacturing cost increases. Also, if the software runs away and runs out of control, it will not be possible to reset the hardware immediately, because a thin object such as a wire to press the type reset switch is not always available to the user. There were also issues. In addition, since the squeezed reset switch is not frequently operated, some users may not be able to reset the hardware because they do not understand the purpose and use of the sunk reset switch. There were also issues.
防水構造を有するデジタル式腕時計等でよ く用いられるハー ドウェア リセッ トの方法と して、 .4つあるいは 3つの全ての押しボタンを同時に 押すことでハー ドウヱァリセッ トする方法 (前記方法 3 ) の場合、 通常 の操作において 2つ以上のボタンを同時に押すことはないので、 使用者 がハー ドウェアリセッ トの方法を知らない場合がほとんどである。 使用 者は、 ソフ トゥヱァの暴走という問題が発生してから取扱説明初を読み はじめてハー ドウェアリセッ トの方法を理解するので、 その間機器を使 用できないという課題があった。 As a hardware reset method that is often used in digital wristwatches with a waterproof structure, the method of resetting the hardware by simultaneously pressing all four or three push buttons (method 3 above) However, since two or more buttons are not pressed simultaneously in normal operation, the user often does not know how to reset the hardware. The user should read the first instruction manual after the problem of runaway There was a problem that the equipment could not be used during that time because it was the first time that you understood how to reset the hardware.
本発明は、 上記のような従来技術の問題点を解決するためになされた ものであり、 コンピュータ · システムにおいて動作中のソフ トウエアが 暴走した場合に、 簡単な操作で確実に C P Uをリセッ トできる携帯型電 子機器を提供することを目的とする。  SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the related art. When software running in a computer system runs away, the CPU can be reliably reset by a simple operation. The purpose is to provide portable electronic devices.
■ 発明の開示 ■ Disclosure of the invention
上記の目的を達成するために本発明は、 ソフ トゥヱァが暴走していて も C P Uをリセッ ト可能なハードウヱァリセッ ト回路を携帯型電子機器 に組み込んだ。 ハー ドウェアリセッ ト回路-は、 プッシュ式電源スィ ッチ In order to achieve the above object, the present invention incorporates a hardware reset circuit capable of resetting the CPU in a portable electronic device even when the software runs away. The hardware reset circuit is a push-type power switch.
• 1 (以降; '電源スィ ッチと言う) を一定時間以上押し続けることを検出 する検出回路 2 (以降、 検出回路と言う) で検出し、 暴走している C P Uヘリセッ ト信号を出力する構成とした。 . .. . 図面の簡単な説明 : . • A configuration in which the detection circuit 2 (hereinafter referred to as the detection circuit) that detects that 1 (hereinafter referred to as the 'power switch) is kept pressed for more than a certain period of time and outputs a runaway CPU helicopter signal And ... Brief description of drawings:.
図 1は、 本発明による携帯型電子機器の第 1実施例を示すプロック図 である。  FIG. 1 is a block diagram showing a first embodiment of a portable electronic device according to the present invention.
図 2は、 従来の携帯型電子機器の第 1のハー ドウエアリセッ ト方法を 示すブロック図である。  FIG. 2 is a block diagram showing a first hardware reset method of a conventional portable electronic device.
図 3は、 従来の携帯型電子機器の第 2のハ一 ドウエアリセッ ト方法を 示すブロック図である。  FIG. 3 is a block diagram showing a second hardware reset method of a conventional portable electronic device.
図 4は、 従来の携帯型電子機器の第 3のハー ドウ アリセッ ト方法を 示すブロック図である。  FIG. 4 is a block diagram showing a third hardware reset method of a conventional portable electronic device.
図 5は、 本発明による携帯型電子機器の第 2実施例を示すブロック図 である。 図 6は、 本発明による検出回路とヮンパルス発生回路の実施例を示す 回路図である。 FIG. 5 is a block diagram showing a second embodiment of the portable electronic device according to the present invention. FIG. 6 is a circuit diagram showing an embodiment of a detection circuit and a pulse generation circuit according to the present invention.
図 7は、 図 6の検出回路とヮンパルス発生回路の各信号線の電位を示 すタイ ミング図である。  FIG. 7 is a timing chart showing the potential of each signal line of the detection circuit and the pulse generation circuit of FIG.
図 8は、 本発明による検出回路の実施例を示す回路図である。  FIG. 8 is a circuit diagram showing an embodiment of the detection circuit according to the present invention.
図 9は、 本発明による携帯型電子機器の第 3実施例を示すブロック図 である。 .  FIG. 9 is a block diagram showing a third embodiment of the portable electronic device according to the present invention. .
図 1 0は、図 9の各信号線の電位を示す夕ィ ミ ング図の第 1例である。 図 1 1は、図 9の各信号線の電位を示すタイ ミ ング図の第 2例である。 図 1 2は、図 9の各信号線の電位を示すタイ ミング図の第 3例である。 図 Γ 3は、図 9の各信号線の電位を示すタイ.ミング図の第 4例である。 ' 図 1 4は、 本発明によるプッシュ式電源スイ ッチの防水構造を示す断 面図である。 ' '  FIG. 10 is a first example of a evening diagram showing the potential of each signal line in FIG. FIG. 11 is a second example of a timing diagram showing the potential of each signal line in FIG. FIG. 12 is a third example of a timing chart showing the potential of each signal line in FIG. FIG. 3 is a fourth example of a timing diagram showing the potential of each signal line in FIG. FIG. 14 is a cross-sectional view showing the waterproof structure of the push-type power switch according to the present invention. ''
図.1 5は、.本発明による腕時計型携帯型電子機器の外観図である.。 . ' 図 1 6は、本発明による第 4実施例の改善例を示すプロック図である。 図 1 7は、 本発明による電圧変換回路の実施例を示すブロック図であ る。 + · 図 1 8は、 図 1 7の各信号線の電位を示すタイ ミ ング図の第 1例であ 図 1 9は、 図 1 7の各信号線の電位を示すタイ ミ ング図の課題例であ る  FIG. 15 is an external view of a wristwatch-type portable electronic device according to the present invention. 'FIG. 16 is a block diagram showing an improved example of the fourth embodiment according to the present invention. FIG. 17 is a block diagram showing an embodiment of the voltage conversion circuit according to the present invention. + · Fig. 18 is the first example of the timing diagram showing the potential of each signal line in Fig. 17 Fig. 19 is the problem of the timing diagram showing the potential of each signal line in Fig. 17 Is an example
図 2 0は、 本発明による携帯型電子機器の第 5実施例を示すブロック 図である。  FIG. 20 is a block diagram showing a fifth embodiment of the portable electronic device according to the present invention.
図 2 1は、 図 2 0の各信号線の電位を示すタイ ミ ング図の例である。 発明を実施するための最良の形態 以下本発明の実施例を、 図面をもとに説明する。 本発明による第 1の 実施例を、 図 1 と図 1 5を用いて説明する。 FIG. 21 is an example of a timing diagram showing the potential of each signal line in FIG. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. First Embodiment A first embodiment according to the present invention will be described with reference to FIGS.
図 1 5は、 L C D等の表示装置 5、 電源スイッチ 1 と操作ボタン 4の 配置などを示す腕時計型携帯型電子機器の外観図である。 図 1は、 主に 二次電池などの電池 6 (図示せず) で駆動される携帯型電子機器の全体 構成を示すブロック図である。  FIG. 15 is an external view of a wristwatch-type portable electronic device showing an arrangement of a display device 5 such as an LCD, a power switch 1 and an operation button 4, and the like. FIG. 1 is a block diagram showing an overall configuration of a portable electronic device driven mainly by a battery 6 (not shown) such as a secondary battery.
C P U 3はメモリ 3 2に記憶されたソフ ト ウェアに従って動作し、 L C D等の表示装置 5は C P U 3から出力される表示データを使用者が見 られるように表示し、 操作ボタン 4は使用者の操作を電気信号に変換し C P U 3へ出力し、 電池.6は携帯型電子機器全体へ電力を供給し、 電源 : スィ ツチ 1は電気的接点を開閉し、 検出回路 2は電源スィ ツチ 1-が一定 時間 ( t'2 ) 以上押しつづけられているか否かを検出し、 検出回路 2は 一定時間 ( t 2 ) 以上の押し続けを検出すると C P U 3のソフ トゥヱァ + .動作を初期化するために、 C P Uにリセッ ト信号を出力する。 :  The CPU 3 operates according to the software stored in the memory 32, the display device 5 such as an LCD displays the display data output from the CPU 3 so that the user can see it, and the operation button 4 is used by the user. The operation is converted into an electric signal and output to the CPU 3, the battery .6 supplies power to the entire portable electronic device, and the power supply: the switch 1 opens and closes the electrical contacts, the detection circuit 2 the power switch 1- The detection circuit 2 detects whether or not is pressed for more than a certain time (t'2). When the detection circuit 2 detects that it is kept pressed for more than a certain time (t2), it initializes the software 3 + operation of the CPU 3. Output a reset signal to the CPU. :
電源スィ 、シチ 1の電気的接点の開閉状態.を C P U 3の入力ポー 卜で入 力し一定時間 ( t 1 ) 以上押しつづけられているか否かを、 ソフ ドゥエ ァに従って動作する C P U 3が検出し、 電源オンの状態で電源スィ ッチ 1がー定時間 ( t 1 ) 以上押し続けられていると検出すると、 C P U 3 は携帯型電子機器を電源オフする。 検出回路 2は一定時間 ( t 2 ) 以上 押し続けられているか否かをソフ トウェアに従って動作する C P U 3と は関係なくハ一ドウヱァ回路で検出し、 一定時間 ( t 2 ) 以上の押し続 .けを検出すると C P U 3のソフ トゥェァ動作を初期化するためのリセッ ト信号を出力する。  CPU 3 that operates according to the soft duer detects whether or not the electrical contacts of power switch and switch 1 are opened and closed via the input port of CPU 3 for a certain period of time (t 1). However, if it is detected that the power switch 1 is kept pressed for a fixed period of time (t 1) while the power is on, the CPU 3 turns off the portable electronic device. The detection circuit 2 detects with a hardware circuit whether or not the button 3 has been pressed for a certain time (t 2) regardless of the CPU 3 operating according to the software. When a is detected, a reset signal for initializing the software operation of CPU 3 is output.
C P U 3で動作中のソフ トウェアが暴走した場合、 電源スィッチ 1が —定時間 ( t 1 ) 以上押し続けられていても C P U 3が携帯型電子機器 の電源をオフする動作は保証されないが、 C P U 3とは関係なくハード ゥヱァ回路で検出し一定時間 ( t 2 ) 以上の押し続けを検出するとリセ ッ ト信号を出力する動作は保証される。 一定時間 ( t 1 ) と ( t 2 ) の 大小関係は、 当然 t 1 < t 2である。 仮に t l 〉 t 2 とすると、 ソフ ト ゥエアが暴走していない場合でも、 C P U 3は携帯型電子機器を電源ォ フする前にリセッ ト信号が出力されてしまう。 If the software running on CPU 3 runs away, the operation of CPU 3 to turn off the power of the portable electronic device is not guaranteed even if power switch 1 is kept pressed for a fixed period of time (t 1). Hard regardless of 3 The operation of outputting a reset signal is guaranteed if the key circuit detects and keeps pressing for a certain time (t2) or more. The magnitude relationship between the fixed time (t1) and (t2) is naturally t1 <t2. If tl> t2, the reset signal is output from the CPU 3 before the portable electronic device is turned off, even if the software-air does not run away.
次に、 本発明による第 2の実施例を図 5から図 8を用いて説明する。 図 5は、 図 1のプロック図にヮンパルス発生回路 9を追加した構成を 示すブロック図である。  Next, a second embodiment according to the present invention will be described with reference to FIGS. FIG. 5 is a block diagram showing a configuration in which an impulse generation circuit 9 is added to the block diagram of FIG.
検出回路 2から C P U 3へのリセッ ト信号が長い時間出力され続けて C P U 3がリセッ ト状態であり続けるのを避けるために,、 ワンパルス発 生回路 9を検出回路 2 と C P U 3の間に追加した。. ヮンパルス発生回路 ' ' 9を追加することで、 リセッ ト信号が長い時間' C P U 3へ出'力され続け ないので、 C P U 3はリセッ ト信号解除後の初期化処理を開始する。 C : P U 3が初期化処理をすぐに開始するので、 使用者は携帯型電子機器が 正常に動作し始めたことをすぐに確認できる。  A one-pulse generation circuit 9 is added between the detection circuit 2 and the CPU 3 to prevent the reset signal from the detection circuit 2 to the CPU 3 from being output for a long time and the CPU 3 from remaining in the reset state. did. By adding the pulse generation circuit '' 9, the reset signal does not continue to be output to 'CPU 3' for a long time, so CPU 3 starts initialization processing after reset signal release. C: Since PU3 immediately starts the initialization process, the user can immediately confirm that the portable electronic device has started to operate normally.
図 6は、 本発明による検出回路 2 とヮンパルス発生回路 9の実施例を 示す回路図である。  FIG. 6 is a circuit diagram showing an embodiment of the detection circuit 2 and the pulse generation circuit 9 according to the present invention.
使用者が電源スィ ツチ 1 を押すと電気的接点が導通し、 離すと電気的 _ 接点 1 1が非導通となる。 離した状態では電気的接点 1 1が非導通なの で信号線 2 1は抵抗 1 2 を介して電池の負極に接続される。 押した状態 では電気的接点 1 1が導通するので信号線 2 1 は電池の正極に接続され る。 抵抗 2 4 とコンデンサ 2 6で積分回路を形成し、 この積分回路で電 源スィ ッチ 1 を押し続ける時間を設定する。 また、 C P U 3の入力ポー トに信号線 2 1 を接続し、 C P U 3は、 電源スィ ッチ 1が使用者に押ざ れているか否かをいつでも確認できる。 また、 信号線 2 1の立ち上がり や立ち下がりなどで C P U 3に割り込み信号を供給することもできる。 図 7は、 図 6の検出回路とヮンパルス発生回路の各信号線の電位を示 すタイ ミ ング図である。 When the user presses the power switch 1, the electrical contacts become conductive, and when released, the electrical contacts 11 become non-conductive. In the separated state, the electrical contact 11 is non-conductive, so that the signal line 21 is connected to the negative electrode of the battery via the resistor 12. In the pressed state, the electrical contact 11 is conducted, so that the signal line 21 is connected to the positive electrode of the battery. A resistor 24 and a capacitor 26 form an integration circuit, and the integration circuit sets the time to keep pressing power switch 1. Also, the signal line 21 is connected to the input port of the CPU 3, and the CPU 3 can check at any time whether the power switch 1 is pressed by the user. Also, an interrupt signal can be supplied to the CPU 3 when the signal line 21 rises or falls. FIG. 7 is a timing chart showing the potential of each signal line of the detection circuit and the impulse generation circuit of FIG.
信号線 2 1 は、 電源スィツチ 1 を押すと電池の正極電位、 離すと電池 の負極電位となる。 電源スィ ツチ 1 を押し続けると抵抗 2 4 を介してコ ンデンサ 2 6に電荷がたまるので、 信号線 2 2の電位は図 7に示すよ う に徐々に高く なる。 信号線 2 2の電位がヒステリ.シス特性をもつたィン バータ 2 7のしきい値電圧を越えると、 図 7のように信号線 2 3の電位 が反転する。 ワンパルス発生回路 9は、 コンデンサ 9 2と抵抗 9 3で微 分回路を形成しているので、 信号線 2 3の電位が高い電位から低い電位 に急激に落ちると、 信号線 ·9 1 には、 図 7に示すようなワンパルスが発 生する。 このワ パルスが C P U 3 にリ セ ト信号と して供給される。  The signal line 21 has the positive electrode potential of the battery when the power switch 1 is pressed and the negative electrode potential of the battery when the power switch 1 is released. When the power switch 1 is kept depressed, charges accumulate in the capacitor 26 via the resistor 24, so that the potential of the signal line 22 gradually increases as shown in FIG. When the potential of the signal line 22 exceeds the threshold voltage of the inverter 27 having a hysteresis characteristic, the potential of the signal line 23 is inverted as shown in FIG. Since the one-pulse generation circuit 9 forms a subdivided circuit by the capacitor 92 and the resistor 93, when the potential of the signal line 23 rapidly drops from a high potential to a low potential, the signal line 91 One pulse as shown in Fig. 7 is generated. This wapulse is supplied to CPU3 as a reset signal.
また、 電源スィッチ 1 を離したときの動作は以下である。 電源スイツ ' チ 1 を離すと、 抵抗 1 ·2 とダイオー ド 2 5に電流が流れるので.コンデン - .サ,2 6に溜まった電荷は放電する。 抵抗 1 ·2の抵抗値.を比較的小さく設 定しておけば、 信号線 2 2の電位は図 7に示すように急激に降下する。 信号線 2 2の電位が急降下すれば、 イ ンバ タ 2 7の出力端子である信 号線 2 3の電位が低電位から高電位へ反転する。 ワンパルス発生回路 9 の出力端子である信号線 9 1 は抵抗 9 3で高い電位にブルアップされた 状態からさらに高い電位になろう とする力 、 ダイオー ド 9 4の順方向電 圧 ( V f )まで電位が上昇するとダイォー ド 9 4に電流が流れこむので、 図 7に示すように V f 以上に電位は上がらない。 ·  The operation when power switch 1 is released is as follows. When the power switch 1 is released, a current flows through the resistors 1 and 2 and the diode 25, so that the electric charge accumulated in the capacitor and the capacitor 26 is discharged. If the resistance values of the resistors 1 and 2 are set relatively small, the potential of the signal line 22 drops sharply as shown in FIG. If the potential of the signal line 22 drops sharply, the potential of the signal line 23 which is the output terminal of the inverter 27 is inverted from a low potential to a high potential. The signal line 91, which is the output terminal of the one-pulse generation circuit 9, is forced to rise to a higher potential from the state in which it has been pulled up to a higher potential by the resistor 93, and the forward voltage (Vf) of the diode 94. When the potential rises to this point, current flows into the diode 94, so that the potential does not rise above V f as shown in FIG. ·
電源スィ ツチ 1 を押し続けると、 C P U 3で動作するソフ トウエアに 関係なく C P U 3にハ一 ドゥエァリセッ トをかける回路例の動作を図 6 と図 7を用いて説明した。 図 6の回路例は、 発振回路など常時動作する 回路がないので低い消費電力を実現可能である。 しかし、 積分回路と微 分回路を抵抗とコンデンサなどで構成しているので、 基盤上にコンデン サなど複数の電子部品を配置する必要がある。 そこでコンデンサなどの 電子部品を使用しないで、 カウンタと発振回路などを用いた回路例を図The operation of the circuit example in which the hardware reset is performed on the CPU 3 when the power switch 1 is kept pressed regardless of the software operating on the CPU 3 has been described with reference to FIGS. 6 and 7. The circuit example in Fig. 6 can achieve low power consumption because there is no circuit that always operates, such as an oscillation circuit. However, since the integration circuit and the differentiation circuit are composed of resistors and capacitors, capacitor It is necessary to arrange a plurality of electronic components, such as a sensor. Therefore, a circuit example using a counter and an oscillation circuit without using electronic components such as capacitors is shown in the figure.
8に示した。 カウ ンタなどの回路を C P Uと同一チップに集積すれば、 基盤上の実装面積を増加することなく実現可能である。 Figure 8 If circuits such as counters are integrated on the same chip as the CPU, it can be realized without increasing the mounting area on the board.
図 8の動作を簡単に説明する。  The operation of FIG. 8 will be described briefly.
. .発振回路 2 8は、 C P U 3のソフ トウヱァ動作に関係なく常時発振し、 カウンタ 2 9にク ロックを常に供給する。 電源スイッチ 1が押されてい ない場合、 イ ンバータ 1 5の出力信号 1 6がカウ ンタ 2 9を常にリセッ ト しているのでカウンタ 2 9 は計数動作しない。 よって、 カウンタの出 力信号 3 0は C P U 3にリセッ ト信号 3 0を出力しない。 一方、 電源ス イ ッチ 1が押されると、 ィンバータ 1 5の出力信号 1 6が力ゥンタ 2 9 をリセッ ト しないのでカウンタ 2 9は計数動作を開始する。 一定時間が 経過すると、 カウンタの出力信号 3 0は C P U 3 にリセッ ト信号 3 0を 出力し、 C P Uがハー ドウェアリセッ トざれる。 .  The oscillation circuit 28 always oscillates regardless of the software operation of the CPU 3 and always supplies the clock to the counter 29. When the power switch 1 is not pressed, the counter 29 does not count because the output signal 16 of the inverter 15 always resets the counter 29. Therefore, the counter output signal 30 does not output the reset signal 30 to CPU3. On the other hand, when the power switch 1 is pressed, the counter 29 starts counting because the output signal 16 of the inverter 15 does not reset the power counter 29. After a certain period of time, the counter output signal 30 outputs a reset signal 30 to CPU 3, and CPU is reset by hardware. .
次に本発明による第 3の実施例を図 1 6.から図 1 9を用いて説明する。 - 本発明による第 4の実施例を、図 1 6と図 1 7-を用いて説明する.。図 1 6は、 携帯型電子機器の全体構成を示すブロック図であり、 第 1図に示した第 1実施 例の応用例である。 第 1実施例では C P U 3のみにリセッ ト信号を出力してい たが、 図 1 6の実施例では、 C P U 3に加えてメモリ 3 2と表示装置 5にもリ セッ ト信号を出力し、 システムをより確実にリセッ トしている。 また、 C P U とメモリなどの複数の I Cチップにリセッ ト信号を出力する場合、 I Cチップ それぞれの電源電圧が異なるなどの理由により供給すべきリセッ ト信号の電圧 レベルも異なる場合がある。'図 1 6の電圧変換回路 5 5は、 検出回路 2から出 力されるリセッ ト信号を 2つの異なる電圧に変換し、 C P U 3、 表示装置 5と メモリ 3 2に供給する。 図 1 7は、本発明による電圧変換回路 5 5の実施例を示すプロック図である。 マイナス電位側を各 I Cチップの共通.電源 (グランド) としプラス電位側が V aと V bの異なる電位を有する 2つの電源が用いられる場合の実施例である。 また、 各 I Cチップのリセッ ト入力端子は、 マイナス電位側が供給されるとリ セッ ト状態となり、 プラス電位側力供給された状態では非リセッ ト状態となる 場合の例である。 ヒステリシス特性をもったバッファ 2 7 1は、 信号線 2 2の 緩やかな電位上昇や下降をある電位レベルを境界にして急峻な電位変化へと変 えるためのバッファである。 Next, a third embodiment of the present invention will be described with reference to FIGS. -A fourth embodiment according to the present invention will be described with reference to FIGS. 16 and 17-. FIG. 16 is a block diagram showing the overall configuration of the portable electronic device, which is an application example of the first embodiment shown in FIG. In the first embodiment, the reset signal was output only to the CPU 3, but in the embodiment of FIG. 16, the reset signal was output to the memory 3 2 and the display device 5 in addition to the CPU 3, and the system was reset. Has been reset more reliably. Also, when outputting reset signals to multiple IC chips such as a CPU and a memory, the voltage level of the reset signal to be supplied may be different due to different power supply voltages of the IC chips. 'The voltage conversion circuit 55 in FIG. 16 converts the reset signal output from the detection circuit 2 into two different voltages and supplies them to the CPU 3, the display device 5, and the memory 32. FIG. 17 is a block diagram showing an embodiment of the voltage conversion circuit 55 according to the present invention. This is an example in which two power supplies having different potentials of Va and Vb are used on the plus potential side with the minus potential side being a common power supply (ground) for each IC chip. Also, this is an example where the reset input terminal of each IC chip is reset when a negative potential is supplied, and is in a non-reset state when a positive potential is supplied. The buffer 271, which has a hysteresis characteristic, is a buffer for changing a gradual rise or fall of the potential of the signal line 22 into a steep potential change at a certain potential level as a boundary.
電源スィッチ 1の電気的接点 1 1がオフの状態では、 オープンドレイントラ ンジス夕 2 7 3がォフなので、各 I Cチップへ供給されるリセット信号 5 5 4、 5 5 5は、 それぞれプルアップ抵抗 5 5 2、 5 5 3により異なる電位を有する 電源 (V aおよび V b ) のプラス電位側へ接続される。 .  When the electrical contact 11 of the power switch 1 is off, the open drain transistor 273 is off, so the reset signals 555, 555 supplied to each IC chip are pulled up by a pull-up resistor, respectively. It is connected to the positive potential side of the power supply (V a and V b) having different potentials depending on 55 2 and 55 3. .
ダイォード 5 5 1の向きとオープンドレイントランジスタ 2 7 3の'ドレイン 端子の接続先は、 V aと V bの電位で決める。 す.なわち、 オープンドレイント ランジスタ 2 7 3がォフの時にブルアップ抵抗 5 5 2、 5' 5 3とダイオード 5 5 1を介して電源 V a'と V b間に電流が流れない方向にダイォ ドの向きを決 める。 例えば、 図 1 7の例では V a電位が V b電位より大きい (V a > V b ) 場合を示している。  The direction of the diode 551 and the connection of the 'drain terminal of the open drain transistor 273 are determined by the potentials of Va and Vb. In other words, when the open drain transistor 2 73 is off, no current flows between the power supply V a 'and V b via the bull-up resistor 5 52, 5' 5 3 and the diode 5 51 Determine the direction of the diode. For example, the example of FIG. 17 shows a case where the Va potential is higher than the Vb potential (Va> Vb).
オープンドレイントランジスタ 2 7 3がォフでは、 リセッ ト信号 5 5 4、 5 5 5は、 それぞれプルアップ抵抗 5 5 2、 5 5 3により異なる電位を有する電 源 (V aおよび V b ) のプラス電位を保持している。 従ってオープンドレイン トランジスタ 2 7 3がォフでは、 リセッ ト信号 5 5 5は V b電位となるので C P U 3のリセット端子へは V b電位が供給され C P U 3は通常状態、 つまり非 リセッ ト状態となる。 また、 リセッ ト信号 5 5 4は V a電位となるので表示装 置 5とメモリ 3 2のリセッ ト端子へは V a電位が供給されそれぞれ通常状態、 つまり非リセッ ト状態となる。 一方、 オープンドレイントランジスタ 2 7 3がオンすると、 トランジスタの ドレイン端子がマィナス電位側 (グランド) に接続されるので、 抵抗 5 5 2に 電流が流れリセッ ト信号 5 5 4がマィナス側電位 (グランド) となる。 また、 ダイオード 5 5 1と抵抗 5 5 3にも電流が流れリセッ ト信号 5 5 5もマイナス 側電位 (グランド) となる。 When the open drain transistor 273 is off, the reset signals 554 and 555 are added to the power sources (V a and V b) having different potentials by the pull-up resistors 555 and 553, respectively. Holds potential. Therefore, when the open-drain transistor 273 is off, the reset signal 555 has the Vb potential, so the Vb potential is supplied to the reset terminal of the CPU 3, and the CPU 3 is in the normal state, that is, the non-reset state. Become. Further, since the reset signal 554 has the potential Va, the potential Va is supplied to the reset terminal of the display device 5 and the reset terminal of the memory 32, and each of them becomes a normal state, that is, a non-reset state. On the other hand, when the open drain transistor 273 is turned on, the drain terminal of the transistor is connected to the negative potential (ground), so that a current flows through the resistor 552 and the reset signal 554 becomes the negative potential (ground). It becomes. Also, current flows through the diode 55 1 and the resistor 55 3, and the reset signal 55 5 also has a negative potential (ground).
.図 1 8は、 図 1 7の各信号線の電位を示すタイミング図である。 図 7のタイ ミング図と同様に、 信号線 2 1は、 電源スィッチ 1を押すと電池のプラス側電 位、 離すと電池のマイナス側電位となる。 電源スィッチ 1を押し続けると抵抗 2 4を介してコンデンサ 2 6に電荷が徐々にたまるので、 信号線 2 2の電位は 徐々に高くなる。 信号線 2の電位がヒステリシス特性をもったバッファ 2 7 1のしきい値電圧を越えると、 信号線 2 7 2の電位がマイナス電位側 (グラン •ド) -からプラス側電位と.変ィ匕し、 ォ一プンドレィ''ントランジスタ 2 7 3がォフ からオンへ急峻に変化する。. '  FIG. 18 is a timing chart showing the potential of each signal line in FIG. Similarly to the timing diagram of FIG. 7, the signal line 21 has a positive potential of the battery when the power switch 1 is pressed, and a negative potential when the power switch 1 is released. When the power switch 1 is kept pressed, the electric charge is gradually accumulated in the capacitor 26 via the resistor 24, so that the potential of the signal line 22 gradually increases. When the potential of the signal line 2 exceeds the threshold voltage of the buffer 271, which has hysteresis characteristics, the potential of the signal line 272 changes from the negative potential side (ground) to the plus potential side. Then, the open-drain transistor 2 7.3 changes sharply from off to on. '
図 1 7のブロック図に示すように、 C P U 3、 表示装置 5とメモリ 3 2.など の複数の I Cチップにリセッ ト信号を供給する場合、 'オープンドレイントラン ジスタ 2 7 3がオフからオンへ急峻に変化することが重要となる b その理由に ついて説明するために、. 図 1 7と図 1 9を用いて、 オープンドレイントランジ スタ 2 7 3がオフからオンへ緩やかに変化する場合の問題点について説明する。 図 1 7のブロック図において、 ヒステリシス特性をもったバッファ 2 7 1が無 い場合を仮に想定するとその動作は、 図 1 9に示すタイミング図となる。 ·信号 線 2 2の電位力徐々に高くなると、 オープンドレイントランジスタ 2 7 3が完 全なオフから徐々にオンし、 プルァップ抵抗 5 5 2に電流が流れ始める。 抵抗 5 5 2に電流が流れるに従い、 図 1 9の 5 5 aのタイミングで示すように、 信 号線 5 5 4の電位が V aから徐々に低下し始める。 信号線 5 5 4の電位が更に 低下すると、プルァップ抵抗 5 5 3とダイオード 5 5 1にも電流が流れ始める。 抵抗 5 5 3とダイオード 5 5 1に電流が流れるに従い、 図 1 9の 5 5 bのタイ ミングに示すように、 信号線 555の電位が Vbから徐々に低下し始める。 こ こで、 CPU3のリセッ ト端子の入力回路が反応する電位を仮に V 30 1とし、 表示装置 5とメモリ 32のリセッ ト端子の入力回路が反応する電位を仮に V 5 01とすると、 信号線 301と信号線 501、 信号線 32 1はそれぞれ図 19 のタイミング図に示す 55 cと 55 dのタイミングで有効となる。 55 cから 55 dまでの期間を t LCD 0 f f とする。 t LCD 0 f f の期間では、 表示 装置 5とメモリ 32がリセッ トされた状態で、 C P U 3にはリセッ トがかかつ ていない状態となってしまう。 仮に、 このような状態で電源スィッチ 1がオン 状態からオフ状態に変化すると、 システムの一部にのみリセッ トがかかった状 態となり不都合が生じる。 例えば、 図 1 9のタイミング 55 eで電源スィッチ 1がオンからオフに変化すると、 図 19に示す様に表示装置 5とメモリ 32の リセ;ノ ト端子の信号 501と 32 1は出力されるが、 CPU 3のリセッ ト端子 の信号 301は出力されない。 As shown in the block diagram of Figure 17, when supplying reset signals to multiple IC chips such as CPU 3, display device 5 and memory 32, open-transistor transistor 27 3 turns off to on. It is important to make a rapid change b. To explain the reason, use Fig. 17 and Fig. 19 to explain the problem when the open drain transistor 273 changes slowly from off to on. The points will be described. In the block diagram of FIG. 17, assuming that there is no buffer 271 having a hysteresis characteristic, the operation is as shown in a timing diagram of FIG. · When the potential of the signal line 22 gradually increases, the open drain transistor 273 gradually turns on from completely off, and current starts to flow through the pull-up resistor 552. As the current flows through the resistor 552, the potential of the signal line 554 starts to gradually decrease from Va, as shown by the timing 55a in FIG. When the potential of the signal line 554 further decreases, current also starts flowing through the pull-up resistor 553 and the diode 551. As current flows through the resistor 553 and the diode 551, the tie of 55b in Fig. 19 As shown in the timing chart, the potential of the signal line 555 starts to gradually decrease from Vb. Here, assuming that the potential at which the input circuit of the reset terminal of the CPU 3 reacts is V301 and the potential at which the input circuit of the reset terminal of the display device 5 and the memory 32 reacts is V501, the signal line The signal 301, the signal line 501, and the signal line 321 are valid at timings 55c and 55d shown in the timing chart of FIG. 19, respectively. The period from 55c to 55d is defined as tLCD0ff. During the period of tLCD0ff, the display device 5 and the memory 32 are reset, and the CPU 3 is not reset. If the power switch 1 changes from the on-state to the off-state in such a state, only a part of the system is reset, which causes inconvenience. For example, when the power switch 1 changes from ON to OFF at the timing 55e in FIG. 19, the signals 501 and 321 of the reset terminals of the display device 5 and the memory 32 are output as shown in FIG. However, the signal 301 of the reset terminal of the CPU 3 is not output.
以上のような問題が発生しないように、 ヒステリシス特性をもったバッファ 271を用い、 オープンドレイントランジスタ 273が急峻に変化するように 标成する 0 . '■ ' - なお図 1 7において、 電源スィツチ 1を離したときの動作は図 7のタイミン グ図と同様に、 電源スィッチ 1を離すとコンデンサ 26に溜まった電荷力放電 し、 信号線 22の電位は比較的急峻に降下し、 オープンドレイントランジスタ 273がオンからオフに急峻に変化する。 オープンドレイントランジスタ.27 3がオフするのでリセッ ト信号 554と 555は、 それぞれプルアップ抵抗 5 52と 553により、 異なる電位を持つ電源 V aと Vbに接続され、 リセッ ト 状態が解除される。 As it is not generated above problems, using a buffer 271 having a hysteresis characteristic, an open drain transistor 273 is标成to vary steeply 0 '■' -. In FIG. 1 7, power Suitsuchi 1 When the power switch 1 is released, the charge accumulated in the capacitor 26 is discharged, the potential of the signal line 22 drops relatively steeply, and the open drain transistor 273 is released. Changes sharply from on to off. Since the open drain transistor .273 is turned off, the reset signals 554 and 555 are connected to the power sources Va and Vb having different potentials by the pull-up resistors 552 and 553, respectively, and the reset state is released.
次に、本発明による第 4の実施例を図 9から図 1 3を用いて説明する。 図 9は、 電源スイッチ 1 による電源制御回路 8の動作と、 電源スィ ッ チ 1 による検出回路 2の動作を説明するための図である。 電源スィ ツチ 1の出力信号 1 7は、 検出回路 2 と〇 R回路 7に接続さ れ、 電源スィ ッチ 1が押されると出力信号 1 7は高い電位 (論理 1 ) を 出力する。 0 R回路 7の別の入力端子には C P U 3のソフ トゥヱァで制 御される出力信号 3 1が接続され、 0 R回路 7はいずれか 1つの入力が ?¾理 1である時に出力信号 7 1 を制御し電源制御回路 8·を電源オンする c 電源制御回路 8が電源オンするとその出力信号 8 1が出力され C P U 3 が動作する。 検出回路 2は、 電源スィ ッチ 1がー定時間 ( t 2 ) 以上押 し続けられたことを検出するとその出力信号である C P Uへのリセッ ト 信号 1 8を出力し、 C P U 3を初期化する。 Next, a fourth embodiment according to the present invention will be described with reference to FIGS. FIG. 9 is a diagram for explaining the operation of the power supply control circuit 8 by the power switch 1 and the operation of the detection circuit 2 by the power switch 1. The output signal 17 of the power switch 1 is connected to the detection circuit 2 and the 〇R circuit 7, and when the power switch 1 is pressed, the output signal 17 outputs a high potential (logic 1). 0 Output signal 31 controlled by the software of CPU 3 is connected to another input terminal of R circuit 7, and 0 R circuit 7 outputs output signal 7 when any one input is processing 1. 1 to turn on the power supply control circuit 8. C When the power supply control circuit 8 is turned on, the output signal 81 is output and the CPU 3 operates. When the detection circuit 2 detects that the power switch 1 has been pressed for a certain period of time (t2) or more, the detection circuit 2 outputs a reset signal 18 to the CPU, which is an output signal thereof, and initializes the CPU 3. I do.
図 1 0を用いて、 携帯型電子機器の電源オフの状態で電源スィ ッチ 1 が押され、 一定時間 ( t 1 o n) が経過する前に離しだ時の動作を説明 する。 ' ' . ■  The operation when the power switch 1 is pressed with the power of the portable electronic device turned off and released before a certain time (t1on) elapses will be described with reference to FIG. ''.
. 電源オフの状態で電源スイ ッチ 1が押されると 0 R回路 7の 1つの入 力が論理 1 となり.、 即座に電源制御回路 8が電源オンし C P U.3が動作 開始する。 C P U 3は動作開始から一定時間 ( t l o n) をソフ トゥヱ ァで計数開始する。 一定時間 ( t 1 0 η')'を C P U 3が計数完了する以 前に電源スィ ッチ 1が離れると、 0 R回路 7の 2つの入力が共に論理 0 となり、 即座に電源制御回路 8が電源オフし C P U 3への電源供給が遮 断され動作停止する。  If the power switch 1 is pressed while the power is off, 0 one input of the R circuit 7 becomes logic 1. The power control circuit 8 is turned on immediately and the CPU 3 starts operating. The CPU 3 starts counting for a certain time (tlon) from the start of operation by a soft tuner. If the power switch 1 is released before the CPU 3 completes the counting for a certain time (t 1 0 η ')', both inputs of the 0 R circuit 7 become logic 0, and the power control circuit 8 immediately The power is turned off, the power supply to CPU 3 is cut off, and the operation stops.
: 図 1 1 を用いて、 携帯型電子機器の電源オフの状態で電源スィ ッチ 1 が押され、 一定時間 ( t l o n) が経過した後に離した時の動作を説明 する。 ― . : The operation when the power switch 1 is pressed while the power of the portable electronic device is off and released after a certain time (tlon) has been described with reference to Fig. 11. -.
電源オフの状態で電源スィ ツチ 1が押される'と O R回路 7の 1つの入 力が論理 1 となり、 即座に電源制御回路 8が電源オンし C P U 3が動作 開始する。 C P U 3は動作開始から一定時間 ( t 1 0 n) をソフ トゥェ ァで計数開始する。一定時間( t I o n) を C P U 3が計数完了すると、 C P U 3 のソフ トゥエアで制御される出力信号.3 1 を論理 0から 1 に変 更する。 その後に電源スイッチ 1が離れても出力信号 3 1が論理 1 なの で、 電源制御回路 8は電源オフせず C P U 3への電源供給が遮断されず C P U 3は動作継続する。 When the power switch 1 is pressed while the power is off, one input of the OR circuit 7 becomes logic 1, the power control circuit 8 is immediately turned on and the CPU 3 starts operating. The CPU 3 starts counting for a certain time (t10n) from the start of the operation by software. When CPU 3 completes counting for a certain time (t I on), Changes the output signal .31 from the logic 0 to 1 controlled by the software 3 of the CPU 3. After that, even if the power switch 1 is released, the output signal 31 is at logic 1, so that the power supply control circuit 8 does not turn off the power and the power supply to the CPU 3 is not interrupted, so that the CPU 3 continues to operate.
図 1 2 を用いて、 携帯型電子機器の電源オンの状態で電源スィ ッチ 1 が押され、一定時間( t 1 )が経過した後に離した時の動作を説明する。 電源オンの状態で電源スィ ッチ 1が押されると、 C P U 3は電源スィ ツチ 1が押されてから一定時間( t ί )をソフ トウェアで計数開始する。 一定時間 ( t 1 ) を C P U 3が計数完了すると、 C P U 3のソフ トゥェ ァで制御される出力信号 3 1 を論理 1から 0に変更する。 その後に電源 スイツチ.1が離れると、 0 R回路 7の 2つの入力が共に論理 0どなり、 即座に電源制御回路 8が電源オフし C P U 3への電源供給が遮断され動 作停止する。 - 図 1 3 を用いて、 携帯型電子機器のソフ トウエアが暴走した状態で電 源スィ ッチ 1が押され、 一定時間 ( t 2 ) が経過した後に離した時の動 作を説明する。 · '  The operation when the power switch 1 is pressed while the power of the portable electronic device is turned on and released after a certain time (t 1) will be described with reference to FIGS. If the power switch 1 is pressed while the power is on, the CPU 3 starts counting software for a certain time (tί) after the power switch 1 is pressed. When the CPU 3 completes counting for a predetermined time (t 1), the output signal 31 controlled by the software of the CPU 3 is changed from logic 1 to 0. Thereafter, when the power switch .1 is released, both inputs of the 0 R circuit 7 become logic 0, the power control circuit 8 is immediately turned off, the power supply to the CPU 3 is cut off, and the operation is stopped. -Using Fig. 13, the operation when the power switch 1 is pressed while the software of the portable electronic device runs away and released after a certain time (t2) has elapsed. · '
電源オンの状態で電源スィ ツチ 1が押さ.れても C P U 3が暴走してい ると、 電源スィ ツチ 1が押されてから一定時間 ( t 1 ) をソフ ト ウェア で計数できない。 検出回路 2がー定時間 ( t 2 ) 以上押し続けられたこ とを検出するとその出力信号であるリセッ ト信号 1 8を出力し、 ' C P U 3を初期化する。 - If the power switch 1 is pressed while the power switch is on and the CPU 3 runs out of control, the software cannot count a certain time (t1) after the power switch 1 is pressed. When detecting that the detection circuit 2 is pressed for more than a fixed time (t 2), it outputs a reset signal 18 as an output signal thereof, and initializes the CPU 3. -
C P U 3の初期化処理は 2種類ある。 ハー ドウヱァ初期化とソフ ト ゥ エア初期化である。 リセッ ト信号 1 8を C P Uが受け付けると、 C P U は最初にハー ドゥヱァ初期化し次にソフ ドウヱァ初期化する。 C P Uや その出力ポー トによ りハードウェア初期化の内容は異なる。 しかし、 ノヽ 一ドウヱァ初期化によ り出力信号 3 1がどのような状態に設定されても、 ソフ トウェア初期化において出力信号 3 1を論理 0に確実に変更すれば 何の問題もない。 一定時間 ( t 2) でリセッ ト信号 1 8が出力された後 に、 電源スィ ッチ 1が離れるとリセッ ト信号 1 8が解除され、 電源制御 回路 8が電源オフする。 There are two types of CPU 3 initialization processing. Hardware initialization and software-air initialization. When the CPU receives the reset signal 18, the CPU first initializes the hardware and then initializes the software. The content of hardware initialization differs depending on the CPU and its output port. However, no matter what state the output signal 31 is set by the initial window initialization, There is no problem if the output signal 31 is surely changed to logic 0 in software initialization. When the power switch 1 is released after the reset signal 18 is output for a fixed time (t2), the reset signal 18 is released and the power control circuit 8 is turned off.
· 使用者にとって図 1 2における電源オフ操作と図 1 3におけるリセッ ト操作は、 ほとんど同じである。 使用者が電源スイ ッチ 1 を押している. 一定時間 ( t 1 ) と ( t 2) が異なるだけである。 そして携帯型電子機 器の携帯方法や使用目的に従って一定時間 ( t 1 ) と ( t 2) を機器の 設計時に設定すればよい。 使用者が一定時間 ( t 1 ) と ( t 2) を変更 できる構成とする必要は特にない。 . · For the user, the power-off operation in Fig. 12 and the reset operation in Fig. 13 are almost the same. The user is pressing the power switch 1. The only difference between (t1) and (t2) is the fixed time. Then, the fixed time (t 1) and (t 2) may be set at the time of designing the device according to the method of carrying the portable electronic device and the purpose of use. There is no particular need for the user to be able to change the time (t 1) and the time (t 2). .
例えば、.携帯電話な:どのよ う に、 通常待ち受け状態の電源オン状態で あり、 時々混雑した電車に乗る時などに電源オフし、 胸ボケッ ドなどに 携帯し誤って電源スィ ツチを短い時間押してしまう可能性があるふた無 ·、'' し形状の場合、 一定時間 ·( t 1 0 n) と .(t 1 ) をある程度長い時間、 .. 例えば 3秒、 一定時間 ( t 2 ) を 4秒以上 6秒以下などに設定する。  For example, a mobile phone: How is the power on in a normal standby state, sometimes turning off the power when getting on a crowded train, etc. In the case of a lid-like or '' -like shape that can be pushed, for a certain period of time · (t10n) and. (T1) for a certain period of time, .. 3 seconds, for a certain period of time (t2) Set it to 4 seconds or more and 6 seconds or less.
上記の例では一定時間 ( t 2) を 4秒以上 6秒以下と したが、 これは · 図 6に示すように検出回路 2の積分回路を抵抗とコンデンサなどで構成 しており、 コンデンサなどの容量値のばらつきがあることを想定してい るからである。 無論、 図 8に示すように検出回路 2を精度の良い発振回 路 2 8 とカウンタ 2 9などで構成すれば、'一定時間 ( t 2 ) をほぼ正確 に 4秒に設定することも可能である。  In the above example, the fixed time (t2) was set to 4 seconds or more and 6 seconds or less.This is because the integration circuit of the detection circuit 2 is composed of a resistor and a capacitor as shown in Fig. 6, This is because it is assumed that the capacitance value varies. Of course, if the detection circuit 2 is composed of a high-precision oscillation circuit 28 and a counter 29 as shown in Fig. 8, it is possible to set the fixed time (t2) to almost exactly 4 seconds. is there.
また別の例と して、 ふた付きの P D Aなどのように、 通常ふたを閉め て電源オフ状態であり、 時々鞠から取り出しふたを開けて電源オンし使 用するような機器の場合、 ふたを閉めておけば誤って電源スィ ツチを押 してしまう可能性がないので、 またふたを開けてから即座に電源オンし 使用したいので、 一定時間 ( t 1 0 n) を短い時間、 例えば 0. 1秒、 一定時間 ( t 1 ) を比較的短い時間、 例えば 1秒、 一定時間 ( t 2 ) を 2秒以上などに設定する。 As another example, in the case of a device such as a PDA with a lid that normally closes the lid and the power is off, and occasionally removes the lid from the ball and opens the lid to turn on the power, use the lid. If you close it, there is no possibility of accidentally pressing the power switch, and you want to turn on the power immediately after opening the lid, so you can use a fixed time (t10n) for a short time, for example, 0. 1 second, Set the fixed time (t 1) to a relatively short time, for example, 1 second, and the fixed time (t 2) to 2 seconds or more.
また別の例と して、 腕時計型の携帯電話などを考えた場合、 通常待ち 受け状態の電源オン状態であり、 時々混雑した電車に乗る時などに電源 オフし、 手首に携帯し電源スィッチの配置と構造によっては、 誤って電 源スィツチを短い時間押してしまう可能性がほとんどない場合、 一定時 間 ( t 1 0 n ) と ( t 1 ) を比較的長い時間、 例えば 2秒、 一定時間 ( t 2 ) を 3秒以上などに設定する。  As another example, consider a wristwatch-type mobile phone, etc., which is usually in a standby state where the power is turned on, sometimes turned off when getting on a crowded train, etc. Depending on the arrangement and structure, if it is unlikely that the power switch will be accidentally pressed for a short period of time, set the fixed time (t10n) and (t1) to a relatively long time, for example, 2 seconds, a fixed time ( Set t 2) to 3 seconds or more.
いずれの場合も、 使用者は、 電源スィ ツチ 1 を 1秒から 3秒間押し続 ける通常の操作によ り携帯型電子機器の電源をオフする。 そしてごく ま れに発生するソフ トウヱァの暴走によ り動作が異常だと感じたときに、 いつたん携帯型電子機器の電源をオフしてみよう どいう 自然な発想があ れば、'使用者は特にソフ トウヱァが暴走した時にリセッ ト操作す'る必要 があるという専^的な知識が無くても、 通常の操作である電源.オフ操作 .をするつも りで電源スィ ツチを 2秒から 4秒以上押し続けることで自然 にリセッ ト操作することが可能である。 · * .  In either case, the user turns off the portable electronic device by the normal operation of holding down the power switch 1 for 1 to 3 seconds. And if there is a natural idea of turning off the power of the portable electronic device whenever you feel that the operation is abnormal due to the software runaway that occurs infrequently, Even if you do not have the specialized knowledge that you need to reset the software especially when the software runs away, you can turn off the power switch from 2 seconds with the intention of performing the normal operation of turning off the power. By holding down the switch for more than 4 seconds, the reset operation can be performed naturally. · *.
、 図 1 4は、 電源スィ ッチ 1の防水構造を示す断面図である。 . FIG. 14 is a cross-sectional view showing the waterproof structure of the power switch 1. As shown in FIG. .
防水ケース 1 1 0に円形の穴をあけ、 パッキン 1 1 2 を取付けたスィ ツチ可動部 1 1 1 を防水ケース 1 1 0に取付けている。 スィ ツチ可動部 1 1 1の先端には溝 1 1 3 とつめ 1 1 4がある。 溝 1 1 3によ りつめ Γ 1 4はバネ性をもち、 つめ 1 1 4がケース 1 1 0にひっかかり抜けない ような構造である。  A circular hole is made in the waterproof case 110, and the switch movable part 111 with the packing 111 mounted is attached to the waterproof case 110. At the end of the switch movable part 1 1 1 there is a groove 1 13 and a pawl 1 1 4. The pawl Γ 14 has a spring property due to the groove 1 13, and the pawl 114 is not caught by the case 110 so as not to come off.
ポリ ドーム 1 1 5は、 スイ ツチ可動部 1 1 1 の先端と フレキシブル基 盤 1 1 6の間にあり、 スイ ツチ可動部 1 1 1 を押上げている。 使用者が スィ ッチ可動部 1 1 1 を押し下げると、 ポリ ドーム 1 1 5がつぶれ、 ポ リ ドーム 1 1 5 と フレキシブル基板 1 1 6の電気的接点が導通する。 ま た、 使用者がスィツチ可動部 1 1 1から指を離すと、 ポリ ドーム 1 1 5 がドーム状の元の形に戻り電気的接点が非導通となる。 The poly dome 115 is located between the tip of the switch movable part 111 and the flexible board 116, and pushes up the switch movable part 111. When the user depresses the switch movable part 1 1 1, the poly dome 1 15 is crushed, and the electrical contact between the poly dome 1 15 and the flexible substrate 1 16 is conducted. Ma When the user removes his / her finger from the switch movable portion 111, the poly dome 115 returns to its original dome shape, and the electrical contacts become non-conductive.
次に、 本発明による第 5の実施例を、 図 2 0を用いて説明する。  Next, a fifth embodiment according to the present invention will be described with reference to FIG.
図 2 0は、図 9に示した実施例の一部を変更した例である。電源スィツチ 1、 検出回路 2、 O R回路 7、 電源制御回路 8および C P U 3の機能と動作は、 図 9に示した実施例と同等である。  FIG. 20 shows an example in which a part of the embodiment shown in FIG. 9 is modified. The functions and operations of the power switch 1, the detection circuit 2, the OR circuit 7, the power control circuit 8, and the CPU 3 are the same as those of the embodiment shown in FIG.
図 1 0を用いて、 図 9の実施例における携帯型電子機器の電源オフの状態で 電源スイッチ 1が押され、 一定時間 ( t 1 0 n ) が経過する前に離した時の動 作を説明したカ^ 図 2 0の実施例においても同じ動作である。  Using FIG. 10, the operation when the power switch 1 is pressed in the embodiment of FIG. 9 in the power-off state of the portable electronic device and is released before a certain time (t 10 n) elapses. The same operation is performed in the embodiment shown in FIG.
図 1 1 .を用いて、 図 9の実施例における携帯型電子機器の電源オフの状態で 電源スィッチ 1力押され、 一定時間 (t 1 o n ) 力 ま過した後に離した時の動 ' 作を説明したが、 図 2· 0の実施例においても同じ動作である。 '  Using FIG. 11, the operation when the power switch of the portable electronic device in the embodiment of FIG. 9 is turned off and the power is released for a certain period of time (t 1 on) in the embodiment of FIG. However, the same operation is also performed in the embodiment of FIG. '
' 図 1 2を用いて、 図 9の実施例における携帯型電子機器の電源オンの状態で . 電源スィッチ 1が押され、.一定時間 (t 1 ) が経過した後に離レた時の動作を 説明したが、 図 2 0の実施例においても同じ動作である。  '' Using Fig. 12 and Fig. 9, the operation when the power switch 1 is pressed while the portable electronic device is powered on in the embodiment of Fig. 9 and released after a certain time (t1) has elapsed. As described above, the same operation is performed in the embodiment of FIG.
図 2 1を用いて、'携帯型電子機器のソフ トウェアが暴走した状態で電源スィ - ツチ 1が押され、一定時間( t 2 )が経過した後に離した時の動作を説明する。  The operation when the power switch 1 is pressed while the software of the portable electronic device is out of control and released after a certain time (t 2) will be described with reference to FIG.
電源ォンの状態で電源スイッチ 1力 s押されても C P U 3力暴走していると、 電 源スイッチ 1が押されてから一定時間( t 1 )をソフトゥヱァで計数できない。 検出回路 2がー定時間 ( t 2 ) 以上押し続けられたことを検出するとその出力 信号である信号 1 8を出力し、 オープンドレイントランジスタ 2 7 3をオンす る。 オープンドレイントランジスタ 2 7 3がオンすると、 抵抗 7 2に電流が流 れ信号線 7 3は、 マイナス電位側 (グランド) の電位を示し、 電源制御回路 8 がオフ状態となり出力端子 8 1の電位が低下する。 出力端子 8 1の電位を監視 している電圧検出回路 8 2が電位低下を検出すると、 C P U 3を初期化すべく 信号線 8 4を出力する。 産業上の利用可能性 Even if the power switch is pressed for 1 second for a while and the CPU is running out of control, the software cannot count the fixed time (t1) after the power switch 1 is pressed. When detecting that the detection circuit 2 is kept pressed for a fixed time (t 2) or more, it outputs a signal 18 as an output signal thereof and turns on the open drain transistor 273. When the open drain transistor 27 3 is turned on, a current flows through the resistor 72 and the signal line 73 indicates a potential on the negative potential side (ground), the power supply control circuit 8 is turned off, and the potential of the output terminal 81 is reduced. descend. When the voltage detection circuit 82 monitoring the potential of the output terminal 81 detects a potential drop, it outputs a signal line 84 to initialize the CPU 3. Industrial applicability
以上説明したように、 本発明によれば、 防水型の携帯型電子機器で動 作するソフ トゥヱァが暴走してしまい全ての操作ボタンゃキーが操作不 能とな'つてしまう場合でも、 機器から電池を取り外す必要が.ないので、 使用者が電池を取り外し可能でかつ防水可能な構造を有する必要がない ( また、 プッシュ式の電源スィ ツチを押し続けることでハ一 ドウヱァリ セ-ッ トするので、 針金等の特殊なものが必要ない さらに、 使用者が通 常よ く使う電源ォン · オフの操作とハー ドウエアリセッ トの操作がよ く 似ているので、 使用者はハー ドウェアリセッ ドの操作方法を特に学習す る必要がない。 ソフ トゥヱァが暴走しているとか'、 ノヽー ドウエアリセッ ドとかの専門的知識がない場合でも、 ソフトウェアが動作'しない (暴走 した) ので電源を一度ォフしてみるというごく自然の操作でハ一 ドウヱ ァリセッ トすることができる。 As described above, according to the present invention, even if the software operated by the waterproof portable electronic device runs away and all the operation buttons and keys become inoperable, the device can be operated from the device. There is no need to remove the battery, so there is no need for the user to have a structure in which the battery can be removed and waterproofed (and since the hardware is reset by holding down the push-type power switch, it is not necessary to remove the battery). No special items such as wires are required.Moreover, since the operation of turning the power on and off, which is usually used by the user, is very similar to the operation of the hardware reset, the user can operate the hardware reset There is no need to learn the software. Even if there is no software runaway or no specialized knowledge such as hardware reset, the software does not work. Therefore, the hardware can be reset by a very natural operation of turning off the power once.

Claims

請求の範囲 The scope of the claims
1. ソフ トウヱァに従って動作する C P Uから構成される携帯型電子機 器において、 前記携帯型電子機器に設けられたプッシュ式スィッチが予 め定められた時間( t 2 )以上押しつづけられていることを検出すると、 前記 C P Uの動作を初期化するリセッ ト信号を出力する検出回路を有す ることを特徴とする携帯型電子機器。  1. In a portable electronic device including a CPU that operates according to software, a push-type switch provided in the portable electronic device must be pressed and held for a predetermined time (t 2) or more. A portable electronic device having a detection circuit for outputting a reset signal for initializing the operation of the CPU when detected.
2. 前記プッシュ式スィ ッチは、 予め定められた時間 ( t 1 ) 以上押し 続けることで前記携帯型電子機器をオン又はオフする電源スィツチであ り、 時間 ( t 2 ) は、 時間 ( t 1 ) よ り も長いことを特徴とする請求 項 1記載の携帯型電子機器。  2. The push switch is a power switch that turns on or off the portable electronic device by pressing and holding the switch for a predetermined time (t 1) or more, and the time (t 2) is the time (t 1) The portable electronic device according to claim 1, wherein the portable electronic device is longer than 1).
3. 前記電源スィ ツチ ( 1 ) の開閉状態を C P U (3 の入力ポー トか - ■ +ら入力し、 一定時間 ( t 1 ) 以上押しつづ'けちれるか否かをソフ トウェ ァに従って動作する C P U (3) が検出し、 電源オンの状態で一定時間 . ( t .1 ):以上押し続けられていると検出すると C P U (3 ) は携帯型電 子機器の全部または一部の電源をオフし、 前記検出回路 (2 ) はソフ ト ゥ iァに従って動作する C P U (3 ) とは関係なく一定時間 ( t 2) 以 上押し続けられるか否かをハー ドウヱァ回路で検出し、 前記検出回路 ( 2 ) は一定時間 ( t 2 ) 以上の押し続けを検出すると C P U ( 3 ) の ソフ ト ゥヱァ動作を初期化するためのリセッ ト信号を出力するこ とを特 徴とする請求項 2記載の携帯型電子機器。  3. Input the open / closed state of the power switch (1) from the CPU (3 input port or-++), and operate according to the software to determine whether the power switch (1) is pressed and held for more than a certain time (t1). When the CPU (3) detects that the power is on for a certain period of time (t.1): If the CPU (3) detects that the key is pressed for more than a certain period of time, the CPU (3) turns off all or part of the power of the portable electronic device The detection circuit (2) detects by a hardware circuit whether or not it can be kept pressed for a certain period of time (t2) irrespective of the CPU (3) operating according to the software. 3. The method according to claim 2, wherein (2) outputs a reset signal for initializing a software operation of the CPU (3) upon detecting a press and hold for a predetermined time (t2) or more. Portable electronic devices.
4. メモリ に記憶されたソフ ト ウェアに従って動作する C P U (3 ) と、 C P U (3) から出力される表示データを使用者が見られるよう に表示 する表示装置 ( 5) と、 使用者の操作を C P U (3) へ出力する操作ボ タ ン (4 ) と、 携帯型電子機器を駆動する電池 ( 6) と、 電気的接点を 開閉する前記プッシュ式電源スィ ッチ ( 1 ) と、 プッ シュ式電源スイ ツ チ ( 1 ) がー定時間 ( t 2 ) 以上押しつづけられるか否かを検出する前 記検出回路 (2 ) とで構成されることを特徴とする請求項 3記載の携帯 型電子機器。 4. A CPU (3) that operates according to the software stored in the memory, a display device (5) that displays display data output from the CPU (3) so that the user can view the data, and a user operation. Button (4) that outputs the data to the CPU (3), a battery (6) that drives the portable electronic device, the push-type power switch (1) that opens and closes the electrical contacts, and a push button. Type power switch (1)-before detecting if it is kept pressed for more than a fixed time (t2) 4. The portable electronic device according to claim 3, comprising a detection circuit.
5. 少なく と も 2つの条件の内いずれか 1つの条件が成りたつとき出力 を有効にする O R回路(7) と、 O R回路 ( 7) の出力によ り C P U (3) の電源を制御する電源制御回路 (8) とで構成され、 O R回路 ( 7) の 2つの条件の内の 1つの条件 ( j 1 ) はプッシュ式電源スィッチ ( 1 ) を押すことで成立し、 他の条件 ( j 2 ) はソフ トゥヱァに従って動作す る C P U(3 )の出力ポートが 1か 0の論理値を出力することで成立し、 条件 ( j 2 ) が成立している時にプッシュ式電源スィ ッチ ( 1 ).の開閉 状態を C P U (3) の入力ポー トで入力し一定時間 ( t 1 ) 以上押しつ づけられるか否かをソフ トウェ に従って動作する' C P U (3 ) が検出 し、 プッシュ式電源スィッチ ( 1 ) がー定時間 ( t 1 ) 以土 し続けら れていると検出すると C P U (3 ) は条件 ( j 2 )'が成立した状態から 成立しない状態.へ切替えるべく C P U (3 ) の出力ポー トの論理値を制 御し、 検出回路 (2 ) は一定時間 ( t 2) 以上押し続けられるか否かを ソフ トゥヱァに従って動作する C P U (3 ) とは関係なくハー ドウ主ァ 回路で検出し、 検出回路 .(2 ) は一定時間 ( t.2 ) 以上の押し続けを検 出すると C P U (3 ) のソフ トゥェァ動作を初期化するためのリセッ ト 信号を出力することを特徴とする請求項 2記載の携帯型電子機器。  5. The output is enabled when at least one of the two conditions is met. An OR circuit (7) and the output of the OR circuit (7) controls the CPU (3) power supply. A power control circuit (8), and one of the two conditions of the OR circuit (7) (j1) is satisfied by pressing the push-type power switch (1), and the other condition (j 2) is established when the output port of the CPU (3) operating according to the software outputs a logical value of 1 or 0, and when the condition (j2) is satisfied, the push-type power switch (1) is activated. ) .Open / close state is input at the input port of the CPU (3), and the CPU (3) that operates according to the software detects whether or not it can be kept pressed for a certain period of time (t1). If it is detected that (1) has continued for more than the fixed time (t1), the CPU (3) satisfies condition (j2) '. The logic value of the output port of the CPU (3) is controlled to switch from the state to the state that does not hold. The detection is performed by the hardware main circuit irrespective of the CPU (3), and the detection circuit. (2) initializes the software operation of the CPU (3) when detecting the pressing and holding for a certain time (t.2) or more. 3. The portable electronic device according to claim 2, wherein the portable electronic device outputs a reset signal for resetting.
6'. メモリに記憶されたソフ トウエアに従って動作する C P ϋ ( 3 ) と、 携帯型電子機器を駆動する電池 ( 6 ) と、 電気的接点を開閉するプッシ ュ式電源スィ ッチ ( 1 ) と、 プッシュ式電源スィ ッチ ( 1 ) がー定時間 ( t 2 ) 以上押しつづけられるか否かを検出する検出回路 (2 ) とで構 成されることを特徴とする請求項 5記載の携帯型電子機器。 6 '. CP ϋ (3), which operates according to the software stored in memory, a battery (6), which drives a portable electronic device, and a push-type power switch (1), which opens and closes electrical contacts. 6. The mobile phone according to claim 5, further comprising a detection circuit (2) for detecting whether or not the push-type power switch (1) is kept pressed for a predetermined time (t2) or more. Type electronic equipment.
7. プヅシュ式電源スイ ッチ( 1 )はプル抵抗と電気的接点で構成され、 OR回路 (7) は 2個のダイオー ドで構成されることを特徴とする請求 項 6記載の携帯型電子機器。 7. The push-type power switch (1) is composed of a pull resistor and an electrical contact, and the OR circuit (7) is composed of two diodes. Item 6. The portable electronic device according to Item 6.
8. プッ シュ式電源スィ ッチ ( 1 ) の押しつづけ時間について、 ソフ ト ゥヱァに従って動作する C P U (3)が検出する一定時間 ( t 1 ) よ り、 検出回路 (2 ) が検出する一定時間 ( t 2 ) のほうが長いことを特徴と 5 する請求項 1から請求項 7記載の携帯型電子機器。  8. Regarding the time for which the push-type power switch (1) is kept pressed, the detection circuit (2) detects the fixed time (t1) rather than the fixed time (t1) detected by the CPU (3) operating according to the software. 8. The portable electronic device according to claim 1, wherein (t 2) is longer.
9..プッシュ式電源スイッチ (1) の可動部分が防水構造であることを特徴ど する請求項 1から請求項 8記載の携帯型電子機器。  9. The portable electronic device according to claim 1, wherein the movable part of the push-type power switch (1) has a waterproof structure.
1 0. 前記検出回路 (2 ) の出力信号線 2 2の緩やかな電位上昇や下降 をある電位レベルを境界にして急峻な電位変化へと変えるためのヒステ 10. Hysteresis for changing the gradual rise or fall of the potential of the output signal line 22 of the detection circuit (2) into a sharp potential change at a certain potential level as a boundary.
10 リ シス特性をもつたバッ ファ 2 7 1を有することを特徴とする請求項 1 から請求項 8記載の携帯型電子機器。 9. The portable electronic device according to claim 1, further comprising a buffer 271, which has 10 lysis characteristics.
1 1. 少なくとも 2つの条件の内いずれか 1つの条件が成りたつとき出力を有 効にする OR回路 (7) と、' OR回路 (7) の出力により C PU (3) の電源 1 1. The output of the OR circuit (7) that enables the output when at least one of the two conditions is satisfied, and the power of the CPU (3) by the output of the OR circuit (7)
.. を制御する電源制御回路 .(8) と、 電源制御回路 (8) の出力電圧を監視す,る i5 電圧検出回路 (82) どで構成され、 OR回路 (7) の 2つの条件の内の 1つ の条件 ( j 1 )· はプッシュ式電源スイッチ ( 1 ) を押すこどで成立し、 他の条 件 (j 2) はソフトウェアに従って動作する C PU (3) の出力ポートが 1力、 0の論理値を出力することで成立し、 条件 (j 2) が成立している時にプッシ ュ式電源スィッチ (1) の開閉状態を CPU (3) の入力ポートで入力し一定 0 時間 (t 1) 以上押しつづけられるか否かをソフ トゥ iァに従って動作する C PU (3) が検出し、 プッシュ式電源スィッチ (1) がー定時間 (t 1) 以上 押し続けられていると検出すると CPU (3) は条件 (j 2) が成立した状態 から成立しない状態へ切替えるべく CPU (3) の出力ポートの論理値を制御 し、 検出回路 (2) は一定時間 (t 2) 以上押し続けられるか否かをソフトゥ 5 ヱァに従って動作する C PU (3) とは関係なくハードウェア回路で検出し、 検出回路 (2) は一定時間 (t 2) 以上の押し続けを検出すると電源制御回路 (8) の出力電圧を低下させ、 電圧検出回路 (82) は電源制御回路 (8) の 出力電圧の低下を検出した時点で CPU (3) のソフトゥヱァ動作を初期化す るためのリセッ ト信号を出力することを特徴とする請求項 2記載の携帯型電子 機 ¾·。 A power supply control circuit that controls .. (8) and an i5 voltage detection circuit (82) that monitors the output voltage of the power supply control circuit (8), and an OR circuit (7) One of the conditions (j1) · is satisfied when the push-type power switch (1) is pressed, and the other condition (j2) is when the output port of the CPU (3) that operates according to the software is 1 The condition is satisfied by outputting a logic value of 0 and 0, and when the condition (j 2) is satisfied, the open / close state of the push-type power switch (1) is input at the input port of the CPU (3) for a fixed time of 0 hours. The CPU (3) operating according to the software detects whether or not the push-type power switch (1) is pressed and held for more than (t1). Upon detection, the CPU (3) controls the logical value of the output port of the CPU (3) so as to switch from the state where the condition (j 2) is satisfied to the state where the condition (j 2) is not satisfied. The detection circuit (2) detects by a hardware circuit whether or not the button is kept pressed for a certain period of time (t 2) irrespective of the CPU (3) operating according to the soft-to-five function, and the detection circuit (2) The power supply control circuit detects the pressing and holding for more than a certain time (t2). The voltage detection circuit (82) lowers the output voltage of (8), and the voltage detection circuit (82) outputs a reset signal for initializing the soft-fuser operation of the CPU (3) when detecting the reduction of the output voltage of the power supply control circuit (8). 3. The portable electronic device according to claim 2, wherein the output is performed.
PCT/JP2003/010819 2002-08-27 2003-08-27 Mobile electronic device WO2004021154A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003261743A AU2003261743A1 (en) 2002-08-27 2003-08-27 Mobile electronic device
JP2004532722A JPWO2004021154A1 (en) 2002-08-27 2003-08-27 Portable electronic devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002247314 2002-08-27
JP2002-247314 2002-08-27

Publications (1)

Publication Number Publication Date
WO2004021154A1 true WO2004021154A1 (en) 2004-03-11

Family

ID=31972464

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010819 WO2004021154A1 (en) 2002-08-27 2003-08-27 Mobile electronic device

Country Status (3)

Country Link
JP (1) JPWO2004021154A1 (en)
AU (1) AU2003261743A1 (en)
WO (1) WO2004021154A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164302A (en) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd Portable information terminal
JP2008003768A (en) * 2006-06-21 2008-01-10 Sharp Corp Electronic device and electronic circuit having function of releasing freezing state
JP2010267188A (en) * 2009-05-18 2010-11-25 Toshiba Corp Electronic device
US20150123495A1 (en) * 2013-11-06 2015-05-07 Merry Electronics (Suzhou) Co., Ltd. Reset unit and portable electronic device having same
EP2608628A4 (en) * 2010-08-18 2016-04-13 Huizhou Tcl Mobile Comm Co Ltd Mobile terminal, shutdown device and method thereof
JP2018013648A (en) * 2016-07-21 2018-01-25 日本精機株式会社 Display device for vehicle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236225A (en) * 1993-02-09 1994-08-23 Sanyo Electric Co Ltd Electronic equipment
JPH10125176A (en) * 1996-10-21 1998-05-15 Saitama Nippon Denki Kk Waterproof structure for slide switch
JPH1195875A (en) * 1997-09-19 1999-04-09 Hitachi Device Eng Co Ltd Reset method for cpu
JP2001306192A (en) * 2000-04-21 2001-11-02 Funai Electric Co Ltd Power on/off circuit device
JP2003015780A (en) * 2001-07-02 2003-01-17 Seiko Epson Corp Power source controller and power source control method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236225A (en) * 1993-02-09 1994-08-23 Sanyo Electric Co Ltd Electronic equipment
JPH10125176A (en) * 1996-10-21 1998-05-15 Saitama Nippon Denki Kk Waterproof structure for slide switch
JPH1195875A (en) * 1997-09-19 1999-04-09 Hitachi Device Eng Co Ltd Reset method for cpu
JP2001306192A (en) * 2000-04-21 2001-11-02 Funai Electric Co Ltd Power on/off circuit device
JP2003015780A (en) * 2001-07-02 2003-01-17 Seiko Epson Corp Power source controller and power source control method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164302A (en) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd Portable information terminal
US8571597B2 (en) * 2005-12-09 2013-10-29 Kyocera Corporation Mobile information terminal executing application program
JP2008003768A (en) * 2006-06-21 2008-01-10 Sharp Corp Electronic device and electronic circuit having function of releasing freezing state
JP2010267188A (en) * 2009-05-18 2010-11-25 Toshiba Corp Electronic device
EP2608628A4 (en) * 2010-08-18 2016-04-13 Huizhou Tcl Mobile Comm Co Ltd Mobile terminal, shutdown device and method thereof
US20150123495A1 (en) * 2013-11-06 2015-05-07 Merry Electronics (Suzhou) Co., Ltd. Reset unit and portable electronic device having same
JP2018013648A (en) * 2016-07-21 2018-01-25 日本精機株式会社 Display device for vehicle

Also Published As

Publication number Publication date
AU2003261743A1 (en) 2004-03-19
JPWO2004021154A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
US20120331312A1 (en) Usb charging circuit for a computer
US8102154B2 (en) Energy source isolation and protection circuit for an electronic device
US8253530B2 (en) Keyboard for powering on or off computer
EP1397862B1 (en) Optimized on/off control circuit
US7383452B2 (en) Electronic device and method for initiating powering-up of a processor in the electronic device
US8445798B2 (en) USB connector cover and electronic device using the same
US20080070617A1 (en) Reset circuit and method of mobile phone
CA2541889C (en) Device and method for powering a peripheral device
US8200997B2 (en) Computer wake up circuit includes a switch configured to prevent a control signals from an I/O controller being transmitted to south-bridge
WO2004021154A1 (en) Mobile electronic device
US20100293395A1 (en) Central processing unit start-up circuit of portable electronic devices
TWI463797B (en) Power switching circuit
TW201519558A (en) Portable electronic device and its reset unit
CN204808301U (en) Terminal
CN110989817A (en) Electronic equipment and electronic equipment starting management method
CN213879789U (en) Switch holding circuit with high integration level
JP2004126922A (en) Power supply for arithmetic section having low-voltage operation mode and method for controlling power feeding to the arithmetic section
CN207184438U (en) ON-OFF control circuit, on-off circuit and electronic equipment
CN107579562B (en) Mobile terminal and battery cell protection circuit
US10104479B2 (en) Method for operating a hearing device and a hearing device optimized for being powered by a mercury-free battery
CN113347011B (en) Communication device, system and communication method
CN111628541B (en) Electronic equipment&#39;s shutdown power supply circuit and electronic equipment
JP2012130188A (en) Device for corresponding to instantaneous power interruption
CN115373499B (en) Reset circuit and electronic device
CN106484064B (en) Power supply control circuit of singlechip system

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004532722

Country of ref document: JP

122 Ep: pct application non-entry in european phase