WO2004012440A1

WO2004012440A1 - ラインセンサ

Info

Publication number: WO2004012440A1
Application number: PCT/JP2003/009411
Authority: WO
Inventors: Kazuhisa Miyaguchi
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2002-07-26
Filing date: 2003-07-24
Publication date: 2004-02-05
Anticipated expiration: 2005-01-26
Also published as: JP2004064320A; JP3980959B2; AU2003252262A1

Description

系田技術分野

【 0 0 0 1】本発明は、 2個以上の画素部が一方向に配列されたラインセンサに関するものである。

背景技術

【 0 0 0 2】ラインセンサは、撮像部と電荷出力部とを有している。撮像部は複数の画素部を有しており、複数の画素部それぞれは 1つの感応部を有している。撮像部が有する複数個の感応部それぞれは、エネルギ線の入射に感応して電荷を発生し蓄積する。電荷出力部は、複数個の感応部それぞれで発生し蓄積された電荷を入力し、入力した電荷を順次出力する。発明の開示

【0 0 0 3】ラインセンサの感度は、感応部の面積に依存する。感度を向上させるためには、感応部の面積を大きくすればよい。しかし、このラインセンサでは、感度を向上できるものの、ノイズが増加してしまうという問題がある。 .

【0 0 0 4】本発明は、上記問題点を解消する為になされたものであり、感度を向上させ、ノイズの増加を抑制したラインセンサを提供することを目的とする。

【0 0 0 5】本発明に係るラインセンサは、 N ( Nは 2以上の整数）個の画素部が一方向に配列されたラインセンサであって、エネルギ線の入射に感応して電荷を発生し蓄積する M個の感応部（Mは 2以上の整数）を各々含む N個の画素部を有し、 N偶の画素部それぞれが有する M個の感応部で発生し蓄積された電荷を出力する撮像部と、 N個の集積部を有し、撮像部の第 n番目の（nは 1以上 N以下の任意の整数）の画素部が有する M個の感応部で発生し蓄積された電荷を入力して第 n番目の集積部で集積して蓄積し、 N個の集積部それぞれで集積して蓄積した電荷を一括して出力する電荷集積部と、 N個の出力部を有し、電荷集積部の第 n番目の集積部から —括して出力された電荷を入力して第 n番目の出力部で蓄積し、 N個の出力部それぞれで蓄積した電荷を順次出力する電荷出力部と、を備えることを特徴とする。

【 0 0 0 6】このラインセンサによれば、撮像部にエネルギ線が入射することにより、 N個の画素部それぞれに含まれる M個の感応部で電荷が発生し蓄積される。そして、第 n番目の画素部に含まれる M個の感応部で発生し蓄積された電荷は、撮像部から出力され、電荷集積部に含まれる第 n 番目の集積部に集積して蓄積され、その後、一括して第 n番目の集積部から出力される。第 n番目の集積部から出力された電荷は、電荷出力部の第 n番目の出力部に蓄積され、その後、第 N番目の出力部から順次出力される。従って、このラインセンサは、感度が向上し、ノイズの増加を抑制でさる。

【0 0 0 7】また、本発明に係るラインセンサでは、第 n番目の集積部の飽和電荷量は、第 n番目の画素部が有する M個の感応部それぞれの飽和電荷量の総和よりも大きく、第 n番目の出力部の飽和電荷量は、第 η番目の集積部の飽和電荷量よりも大きいか、または、第 η番目の集積部の飽和電荷量とほぼ等しい、ことが好適である。

【 0 0 0 8】この場合には、第 η番目の集積部は、第 11番目の画素部に含まれる Μ個の感応部それぞれで発生し蓄積された電荷を集積して蓄積でき、第 η番目の出力部は、第 η番目の集積部から一括して出力された電荷を蓄積できる。

【 0 0 0 9】また、本発明に係るラインセンサでは、撮像部は、第（m 一 1 ) の感応部（mは 2以上 M以下の任意の整数）で発生し蓄積された電荷を第 mの感応部から第（M— 1 ) の感応部までの（M— m ) 個の感応部を経由して第 Mの感応部に転送するとともに、 M個の感応部それぞれで発生し蓄積された電荷を第 Mの感応部で発生し蓄積された電荷から順次に電荷集積部に出力するのが好適である。この場合には、 M個の感応部それぞれで発生し蓄積された電荷を順次に電荷集積部に出力でき、ラインセンサの構成を簡素化することができる。

図面の簡単な説明

【 00 1 0】図 1は本実施形態に係るラインセンサ 1 00の構成を示す図である。

【00 1 1】図 2は本実施形態に係るラインセンサ 1 00が有する読出部 40の構成を説明する図である。

【00 1 2】図 3A は、電荷を転送する素子 20 0の構成を示す図であり、図 3 Bはポテンシャル図である。

【00 1 3】図 4A、図 4 B、図 4 Cは、電荷を転送する素子 200における時刻 t_a， t_b， t。での電荷の様子を示すポテンシャル図である。【00 14】図 4 Dは電荷を転送する素子 2 00の電極 20 2 a〜 20

2 dに入力されるク口ック信号 P 1 , P 2の論理レベルを示すタイミングチャートである。

【00 1 5】図 5 A、図 5 B、図 5 C、図 5 Dは本実施形態に係るラインセンサ 1 00が有する撮像部 1 0と電荷集積部 2 0との動作を説明するタイミングチャートである。

【0 0 1 6】図 5 E、図 5 F、図 5 G、図 5 Hは本実施形態に係るラインセンサ 1 00が有する電荷出力部 30と読出部 40との動作を説明するタイミングチヤ一トである。

【0 0 1 7】図 6 A、図 6 B、図 6 Cは本実施形態に係るラインセンサ 1 00の撮像部 1 0、電荷集積部 20および電荷出力部 3 0の動作を説明するタイミングチャートである。発明を実施するための最良の形態

【00 1 8】以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素または相当する要素には同一の符号を付し、重複する説明は省略する。

【00 1 9】先ず、本発明に係るラインセンサの実施形態について説明する。

【 00 20】図 1は、本実施形態に係るラインセンサ 1 00の構成を示す図である。

【 00 2 1】このラインセンサ 1 00は、その上にイメージが入射する撮像部 1 0と、撮像部 1 0に隣接しており撮像部 1 0で発生した電荷を集積する電荷集積部 2 0と、電荷集積部 2 0に隣接しており集積された電荷を転送する電荷出力部 3 0と、電荷出力部 30の末端に設けられた読出部 40とを有している。また、これらの要素は、半導体基板 1上に設けられている。

【00 2 2】撮像部 1 0は、第 1の画素部 1 1 iから第 Nの画素部 1 1_N (Nは 2以上の整数）までの N個の画素部 1 1₁〜 1 1_N (垂直シフトレジスタ）を有している。この N個の画素部 1 1 〜 1 1_Nは、一方向に配列されている。

【00 2 3】第 n番目の画素部 1 l_n (nは 1以上 N以下の任意の整数）には、第 1の感応部 1 2 から第 Mの感応部 1 2_M,_nまでの M個の感応部 1

2_Μ,_η (Μは²以上の整数）が配列されている。つまり、この撮像部 1 0は、 Μ行 Ν列に配置された MxN個の感応部 1 2_1;1〜 1 2_Μ,_Νを有している。以下、第 1の画素部 1 から第 Νの画素部 1 1 _Nに向かう方向を水平方向とし、第 n番目の画素部 1 l_nが有する第 1の感応部 1 2_1>nから第 Mの感応部 1 2_M,_nに向かう方向を垂直方向とする。

【 0 0 24】この MxN個の感応部 1 2い〜 1 2_M,_Nそれぞれは、ェネルギ線（X線、可視光、赤外線、紫外線など）の入射に感応して電荷を発生し、その発生した電荷を蓄積する。また、 MxN個の感応部 1 2_1Λ〜1 2_Μ,_Ν それぞれには、 2相のクロック信号 Ρ 1 V， Ρ 2 Vが入力される。クロック信号 Ρ I Vは、ラインセンサ 1 0 0とは別に設けられた信号出力部（図示せず）により出力され、半導体基板 1の端子 2 aに入力し、端子 2 aを介して MxN個の感応部 1 2_i 〜 l 2_M,_Nそれぞれに入力される。同様に、ク口ック信号 P 2 Vは、ラインセンサ 1 00とは別に設けられた信号出力部（図示せず）により出力され、半導体基板 1の端子 2 bに入力し、端子 2 bを介して MxN個の感応部 1 2_l 〜 1 2_M,_Nそれぞれに入力される。

【 00 2 5】また、第 n番目の画素部 1 1„が有する第（m— 1) の感応部 1 (mは 2以上 M以下の任意の整数）は、電荷を転送できるように第 mの感応部 1 2_m,_nと接続されており、クロック信号 P I V， P 2Vの論理レベルがハイ（H) レベルとロウ（L) レベルとで切り替えられることにより、自己で発生し蓄積された電荷を第 mの感応部 1 2_m，_nに転送する。そして、 MxN個の感応部 1 2u〜 1 2_M,_Nそれぞれで発生し蓄積された電荷は、クロック信号 P I V， P 2 Vの論理レベルが Hレベルと Lレベルとで切り替えられることにより、順次に垂直方向に転送されて、撮像部 1 0 から電荷集積部 20に出力される。なお、電荷の出力については、図 5 A を用いて後述する。

【 00 2 6】電荷集積部 20は、第 1の集積部 2 から第 Nの集積部 2 1_Nまでの N個の集積部 2 〜 2 1_Nを有している。電荷集積部 20の第 n 番目の集積部 2 l_nは、電荷を入力できるように撮像部 1 0の第 n番目の画素部 1 l_nと接続されており、撮像部 1 0の第 n番目の画素部 1 l_nから出力された電荷を入力して蓄積する。第 n番目の集積部 2 1 _nの飽和電荷量は、第 n番目の画素部 1 1 _nが有する M個の感応部 1 2_1>n〜 1 2_M,_nそれぞれの飽和電荷量の総和よりも大きい。また、電荷集積部 20は、アルミニウム等の金属で遮光されている。

【 00 2 7】第 n番目の集積部 2 1„は、第 n番目の画素部 1 l_nが有する M個の感応部 1 S^ l 2_M,_nそれぞれで発生し蓄積された電荷すベてを蓄積する。すなわち、第 ri番目の集積部 2 l_nは、第 _n番目の画素部 1 l_n から出力された電荷を集積して蓄積する。

【0 0 2 8】 N個の集積部 2 1 i〜 2 1 _Nそれぞれは、クロック信号 P 1 V,,， P 2 V,を入力する。なお、ク口ック信号 p 1 V,は、ラインセンサ 1 00とは別に設けられた信号出力部（図示せず）により出力され、端子 3 aに入力し、端子 3 aを介して N個の集積部 2 1₁〜 2 1_Nそれぞれに入力される。同様に、ク口ック信号 P 2 V_mは、ラインセンサ 1 00とは別に設けられた信号出力部（図示せず）により出力され、端子 3 bに入力し、端子 3 bを介して N個の集積部 2 1 i〜 2 1_Nそれぞれに入力される。

【 0 02 9】 N個の集積部 2 lt S 1_Nそれぞれに集積され蓄積された電荷は、クロック信号 P l V_m， P 2 V_m の論理レベルが Hレベルと Lレべノレとで切り替えられることによって、垂直方向に転送されて、電荷集積部

20から電荷出力部 30に一括して出力される。詳細については、図 5 A を用いて後述する。

【 00 3 0】電荷出力部 3 0は、第 1の出力部 3 1 iから第 Nの出力部 3 1_Nまでの N個の出力部 3 :ΐ^〜 3 1_Νを有している。電荷出力部 30の第 η 番目の出力部 3 1_ηは、電荷を入力できるように第 η番目の集積部 2 1_ηと接続されており、第 η番目の集積部 2 1_ηから一括して出力された電荷を入力して蓄積する。また、電荷出力部 30は、アルミユウム等の金属で遮光されている。

【 0 0 3 1】第 η番目の出力部 3 1_ηの飽和電荷量は、第 η番目の集積部 1 _ηから入力した電荷を蓄積できるように、第 η番目の集積部 2 1_ηの飽和電荷量よりも大きいか、または、第 η番目の集積部 2 1_ηの飽和電荷量とほぼ等しい。特に、第 n番目の出力部 3 1„の飽和電荷量が第 n番目の集積部 2 l_nの飽和電荷量とほぼ等しい場合には、第 n番目の出力部 3 l_nの飽和電荷量が第 11番目の集積部 2 1„ の飽和電荷量よりも大きい場合に比べて、電荷出力部 30の面積を小さくすることができる。

【 0 0 3 2】また、 N個の出力部 3 1 1_Nそれぞれは、クロック信号 P 1 H， P 2 Hを入力する。なお、クロック信号 P 1 Hは、ラインセンサ 1 0 0とは別に設けられた信号出力部（図示せず）により出力され、端子 4 aに入力し、端子 4 aを介して N個の出力部 3 1 i〜 3 1 _Nそれぞれに入力される。同様に、クロック信号 P 2 Hは、ラインセンサ 1 00とは別に設けられた信号出力部（図示せず）により出力され、端子 4 bに入力し、端子 4 bを介して N個の出力部 3 li S 1_Nそれぞれに入力される。

【 00 3 3】また、第（X — 1) の出力部 3 1 ( Xは 2以上 N以下の任意の整数）は、電荷を転送できるように第 Xの出力部 3 l_xと接続されており、クロック信号 P 1 H， P 2 Hの論理レベルが Hレベルと Lレベルとで切り替えられることにより、自己が入力した電荷を第 Xの出力部 3 1 _x に転送する。そして、 N個の出力部 3 1 t〜 3 1_Nそれぞれが入力して蓄積した電荷は、クロック信号 P 1 H, P 2 Hの論理レベルが Hレベルと Lレベルとで切り替えられることによって、水平方向に転送されて電荷出力部 30から読出部 40に順次に出力される。詳細については、図 5 Bを用いて後述する。

【 00 34】読出部 40は、電荷出力部 30が出力した電荷の量に応じた電圧値を有する電気信号を出力する。次に、読出部 40について詳細に説明する。

【 00 3 5】図 2は、本実施形態に係るラインセンサ 1 00が有する読出部 40の構成を説明する図である。読出部 40は、サミングゲート部 4 1 とアウトプットゲート部 42とフローティングディフュージョン 4 3と電荷リセット用 MO S F E T 44と電荷電圧変換用 MO S F ET 4 5とを含む。

【 0 0 3 6】サミングゲ一ト部 4 1は、電荷出力部 3 0が有する第 Nの出力部 3 1,と接続されており、第 Nの出力部 3 1_Nから出力された電荷を入力して蓄積する。このサミングゲート部 4 1を制御するサミングゲート電極 5 1は、端子 S Gに接続されている。端子 S Gは、ラインセンサ 1 0 0とは別に設けられたク口ック信号 P 1 H_SGを出力する信号出力部（図示せず）と接続されている。この読出部 4 0の動作は、図 5 Bを用いて後述する。

【 0 0 3 7】また、サミングゲート部 4 1は、 N個の集積部 2 ：^〜 2 1 _Nそれぞれと同様に、 N個の出力部 3 3 1_Nから出力される電荷を集積可能となっている。たとえば、サミングゲート部 4 1は、第 1の出力部 3 1 iおよび第 2の出力部 3 1 _zそれぞれに入力された電荷を集積し、第 3の出力部 3 1₃およぴ第 4の出力部 3 1₄それぞれに入力された電荷を集積し、他の出力部 3 1₅~ 3 1_Nそれぞれに入力された電荷についてもこれと同様に集積する。このように、第 n番目の集積部 2 l_nだけでなくサミングゲート部 4 1で電荷を集積することによって、撮像部 1 0が有する MxN個の感応部 1 S^ l 2_M,_Nで発生し蓄積された電荷を垂直方向に集積するだけでなく、水平方向にも集積できるようにしている。

【 0 0 3 8】また、サミングゲート部 4 1が入力して蓄積した電荷は、ク口ック信号 P 1 H_SGの論理レベルが Hレベルと Lレベルとで切り替えられることによって、サミングゲ一ト部 4 1からァゥトプットザ、一ト部 4 2 に出力される。

【0 0 3 9】アウトプットゲート部 4 2は、サミングゲート部 4 1 と接続されており、サミングゲート部 4 1から出力された電荷を入力する。このアウトプットグート部 4 2を制御するァゥトプットゲート電極 5 2は、端子〇Gと接続されており、端子 OGから一定の電圧値を有する電圧が入力される。また、アウトプットゲート部 4 2は、自己に入力されている一定の電圧値を有する電圧により、電荷の逆流を防止する。

【 0040】サミングゲート部 4 1から出力された電荷は、このアウトプットゲート部 42を通過し、フローティングディフュージョン 43に到達する。

【 004 1】このフローティングディフュージョン 4 3は、電荷が流入していない場合には一定の電位を有し、電荷が流入することでその電位が変化する。また、フローティングディフュージョン 4 3は、接続点 Aに接続されている。この接続点 Aは、電荷リセット用 MO S F E T 44のソース.端子に接続されている。

【 004 2】この電荷リセット用 MO S F E T 44のゲート端子は、端子 RGと接続されている。端子 RGは、リセット信号 P_RGを入力する。なお、リセット信号 P_KGは、ラインセンサ 1 00とは別に設けられたリセット信号 P_RGを出力する信号出力部（図示せず）によって端子 RGに出力され、端子 RGを介して電荷リセット用 MO S F ET 44のゲート端子に入力される。

【0043】この信号出力部は、論理レベルが Hレベルと Lレベルとのうちどちらかのリセット信号 P_RGを出力する。論理レベルが Lレベルであるリセット信号 P_RGが電荷リセット用 MO S F ET 44のゲート端子に入力されているときは、電荷リセット用 MO S F ET 44は非導通状態となり、論理レベルが Hレベルであるリセット信号出力部 P_RSが電荷リセット用 M〇 S F E T 44のゲート端子に入力されているときは、電荷リセット用 MO S F E T 44は導通状態となる。

【0044】端子 R Dは、電荷リセット用 MO S F ET 44のドレイン端子に接続されており、一定の正の電圧値を有する電圧が入力される。この電荷リセット用 MO S F E T 44が導通状態にあるときは、フローティングディフュージョン 4 3に流入した電荷を排出することができ、フローティングディフュージョン 4 3をもとの一定の電位にもどすことができる _c 【 0045】また、接続点 Aは、電荷電圧変換用 MO S F E T 45のゲート端子に接続されている。フローティングディフュージョン 4 3が一定の電位の時には、電圧値 V_ccを有する電圧が、電荷電圧変換用 MO S F E T 45のゲート端子に入力され、フローティングディフュージョン 4 3に電荷が流入したときには、流入した電荷の量に応じた電圧値 V _eが電圧値 V _ccから減じられ、その減じられた電圧値（v_cc— v_e) を有する電圧が、電荷電圧変換用 MO S FET45のゲート端子に入力される。

【 0046】電荷電圧変換用 M〇 S F ET 4 5のドレイン端子は、端子

ODに接続されており、この端子 ODは、一定の正の電圧値を有する電圧が入力されている。電荷電圧変換用 MO S F E T 4 5のソース端子は、接続点 Bに接続されており、接続点 Bは、抵抗 46の一端に接続されている。抵抗 46の他端は接地されている。また、接続点 Bは、端子 O Sに接続されている。出力としての電気信号 V_osは、この端子 O Sから出力される。【 004 7】次に、本実施形態に係るラインセンサ 1 00における動作について説明するが、その前に、電荷の転送について、電荷転送方式が 2 相方式である素子を例にとって説明する。

【 0048】なお、図 3A, 3 Bを用いた説明では、電荷が転送されて蓄積される様子を説明しているだけであり、本発明は図 3 A, 3 Bを用いた説明に何ら限定されるものではない。

【 0049】図 3 Aは、電荷を転送する素子 20 0の構成を示す図であり、図 3 Bはポテンシャル図である。図 3 Aに示される素子 20 0は、例えば表面に n型層が形成された！)型シリコン基板 2 0 1の表面上に絶縁膜を介して電極 2 02 ；！〜 202 dが形成されている。また、電極 20 2 a , 2 0 2 bは、端子 2 0 3を介して論理レベルが Hレベルまたは Lレベルであるクロック信号 P 1が入力され、電極 2 0 2 c， 2 0 2 dは、端子 2 0 を介して論理レベルが Hレベルまたは Lレベルであるク口ック信号 P 2 が入力される。また、表面に n型層が形成された p型シリコン基板 2 0 1 は、電極 2 0 2 a下の n型層に p型不純物又は n型不純物が拡散又はィォン注入されたバリァ領域 2 0 5 aを有し、電極 2 0 2 b下の n型層には不純物を拡散又は注入されていない領域 2 0 5 bを有し、電極 2 0 2 c下の _n型層に p型不純物又は _n型不純物が拡散又はイオン注入されたバリァ領域 2 0 5 cを有し、電極 2 0 2 d下の n型層には不純物を拡散又は注入されていない領域 2 0 5 dを有している。

【 0 0 5 0】例えば、クロック信号 P I , P 2が共に Lレベルで保持されている場合における図 3 Aの電荷転送素子のポテンシャルプロファイルを図 3 Bに示す。この状態では、バリア領域 2 0 5 a， 2 0 5 cにポテンシャル井戸は発生せず、不純物が拡散又は注入されていない領域 2 0 5 b， 2 0 5 dに、 Lレベルの電圧 V_Lに従ったポテンシャノレの比較的浅いポテンシャル井戸が発生する。この為、ノリア領域 2 0 5 a， 2 0 5 じよりも、不純物が拡散又は注入されていない領域 2 0 5 b， 2 0 5 dの方がポテンシャルが高くなつている。

【 0 0 5 1】この電荷を転送する素子 2 0 0は、本実施形態に係るラインセンサ 1 0 0の撮像部 1 0が有する第 n番目の画素部 1 1 _nの第 mの感応部 1 2_ra，_n、電荷集積部 2 0が有する第 n番目の集積部 2 l_nおよび電荷出力部 3 0が有する第 n番目の出力部 3 1_πのいずれかに対応している。端子 2 0 3から電極 2 0 2 a , 2 0 2 bに入力されるク口ック信号 P 1および端子 2 0 4力ら電極 2 0 2 c , 2 0 2 dに入力されるク口ック信号 P 2は、 MxN個の感応部 1 2 〜 1 2_M,_Nそれぞれに入力されるク口ック信号 P 1 V, P 2 V、 N個の集積部 2 1 〜 2 1_Nそれぞれに入力されるクロック信号 P 1 V_ra) P 2 V_mおよび N個の出力部 3 l i S 1_Nそれぞれに入力されるクロック信号 P 1 H, P 2 Hのいずれかに対応している。

【 0 0 5 2】次に、図 4 Aおよび図 4 Bを用いて説明する。図 4Aは、電荷を転送する素子 2 0 0における時刻 t _a, t _b, t。での電荷の様子を示すポテンシャル図であり、図 4 Bは、電荷を転送する素子 2 0 0の電極 2 0 2 a〜 2 0 2 dに入力されるク口ック信号 P 1 , P 2の論理レベルを示すタイミングチャートである。

【0 0 5 3】先ず、時刻 t_aにおいて、端子 2 0 3に入力するクロック信号 P 1の論理レベルが Hであり、端子 2 0 4に入力するク口ック信号 P 2 の論理レベルが Lである。このとき、領域 2 0 5 a , 2 0 5 bのポテンシャルが高くなる。そして、電荷は、領域 2 0 5 a , 2 0 5 bのなかでもバリァ領域が形成されていないポテンシャルの高い領域 2 0 5 bに蓄積される。

【 0 0 5 4】次に、端子 2 0 3に入力されるクロック信号 P 1および端子 2 0 4に入力されるク口ック信号 P 2それぞれの論理レベルが切り替えられる。その切り替えの際の時刻 t _bでは、蓄積されていた電荷は、そのまま領域 2 0 5 bに蓄積されている。なお、ノリァ領域 2 0 5 a , 2 0 5 c はポテンシャルが低いため、電荷は転送方向と逆方向、たとえば、領域 2 0 5 a側に移動することはない。

[ 0 0 5 5 ] 次に、時刻 t。において、端子 2 0 3に入力するクロック信号 P 1の論理レベルが Lであり、端子 2 0 4に入力するクロック信号 P 2 の論理レベルが Hである。このとき、領域 2 0 5 c , 2 0 5 dのポテンシャルが高くなる。そして、電荷は、領域 2 0 5 c， 2 0 5 dのなかでもバリァ領域が形成されていないポテンシャルの高い領域 2 0 5 dに転送されて蓄積される。

【 0 0 5 6】以後、このようにクロック信号 P 1 , P 2の論理レベルが Hレベルと Lレベルとで切り替えられることによって、蓄積された電荷は順次転送方向に転送されて蓄積される。

【00 5 7】次に、本実施形態に係るラインセンサ 1 00における動作について説明する。

【 00 5 8】図 5 A、図 5 B、図 5 C、図 5 Dは、本実施形態に係るラインセンサ 1 00が有する撮像部 1 0と電荷集積部 20との動作を説明するタイミングチャートであり、図 5 E、図 5 F、図 5 G、図 5 Hは、本実施形態に係るラインセンサ 1 00が有する電荷出力部 3 0と読出部 40との動作を説明するタイミングチヤ一トである。

【 00 5 9】まず、図 5 A〜図 5 Dを用いてラインセンサ 1 00の動作を説明する。但し、時刻 1^以前に撮像部 1 0へのエネルギ線の入射が行われ、 MxN個の感応部 1 2u〜l 2_M,_Nそれぞれは、エネルギ線の入射に感応して電荷を発生し蓄積しているものとする。

【 00 60】先ず、時刻 t Lでは、 MxN個の感応部 1 1 2_M,_Nそれぞれに入力するクロック信号 P 1 Vの論理レベルが Lであり、 MxN個の感応部 1 2u〜 1 2_M._Nそれぞれに入力するクロック信号 P 2 Vの論理レべルが Hである。このとき、 MxN個の感応部 1 2 ^〜 1 2_M,_Nそれぞれで発生し蓄積された電荷は、クロック信号 P 2 V (論理レベルが H) によって形成されたポテンシャルの高い領域に蓄積されている。

【 00 6 1】そして、時刻 t _i でクロック信号 P 1 V, P 2Vの論理レベルの切り替えが行われ、 MxN個の感応部 1 2_{1 1}〜1 2_M,_Nそれぞれに入力するク口ック信号 P 1 Vの論理レベルが Hとなり、 MxN個の感応部 1 2_Χ,! - 1 2_Μ,_Νそれぞれに入力するク口ック信号 Ρ 2 Vの論理レベルが Lとなる。これにより、第 1の感応部 1 2_1>ηで発生し蓄積された電荷は、第 2 の感応部 1 2₂，_ηに転送されて蓄積され、第 2の感応部 1 2₂，_ηで発生し蓄積された電荷は、第 3の感応部 1 2_3>I 転送されて蓄積される。他の（M— 3) 個の感応部 1 2₃,_n〜l に転送されて蓄積された電荷も同様に転送されて蓄積される。また、第 Mの感応部 1 2_M,_nで発生し蓄積された電荷は、電荷集積部 20に出力される。

【 00 6 2】次に、時刻 t _1>2でクロック信号 P 1 V， P 2 Vの論理レべルの切り替えが行われ、 MxN個の感応部 1 2_1Λ〜 1 2_M,_Nそれぞれに入力するクロック信号 P 1 Vの論理レベルが Lとなり、 MxN個の感応部 1 2 〜 1 2_Μ,_Νそれぞれに入力するクロック信号 Ρ 2 Vの論理レベルが Ηとなる。これにより、時刻 t において、感応部 1 2_2il〜 1 2_M,_Nそれぞれに転送されて蓄積された電荷は、クロック信号 P 2 V (論理レベルが H) によつて形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送された（（M— 1) XN) 個の感応部 1 ？^〜丄 2_M,_Nそれぞれのなかでの移動である。

【 00 6 3】そして、時刻 t _1ι3でクロック信号 P 1 V， P 2 Vの論理レベルの切り替えが行われ、 MxN個の感応部 1 2_1;1〜 Γ2_Μ,_Νそれぞれに入力するクロック信号 Ρ 1 Vの論理レベルが Ηとなり、 MxN個の感応部 1

2_2ι1 - 1 2_M,_Nそれぞれに入力するク口ック信号 P 2 Vの論理レベルが Lとなる。これにより、時刻 t uにおいて第 2の感応部 .1 2₂,_nに転送されて蓄積された電荷は、第 3の感応部 1 2₃,_nに転送されて蓄積され、時刻 t_ltlにおいて第 3の感応部 1 2₃,„に転送されて蓄積された電荷は、第 4の感応部 1 2₄,_nに転送されて蓄積される。時刻 tuにおいて他の（M— 4) 個の感応部 1 2₄,_n〜 1 2_M__1>nに転送されて蓄積された電荷も同様に転送されて蓄積される。また、時刻 t _i において、第 Mの感応部 1 2_M,_nに転送されて蓄積された電荷は、電荷集積部 2 0に出力される。

【 00 64】以後、同様に、クロック信号 P I V， P 2 Vの論理レベルの切り替えが行われ、電荷は電荷集積部 20に順次出力される。そして、時刻に到達する。【 0 0 6 5】時刻 t_li2M— ₂では、 MxN個の感応部 1 1 2_M,_Nそれぞれに入力するク口ック信号 P 1 Vの論理レベルが Lとなり、 MxN個の感応部 1 2u~ l 2 _M,_Nそれぞれに入力するクロック信号 P 2 Vの論理レベルが Hとなる。この時には、時刻 t i以前に MxN個の感応部 1 2u〜 1 2_M,_N で発生し蓄積された電荷のうち第 1の感応部 1 2^で発生し蓄積された電荷のみが第 Mの感応部 1 2_M,_nに蓄積されているだけである。なお、第 M の感応部 1 2_M._nに残っている電荷は、クロック信号 P 2 V (論理レベルが H) によって形成されたポテンシャルの高い領域に移動する。これは、第 Mの感応部 1 2_M,„のなかでの移動である。

【 00 6 6】そして、時刻 t でクロック信号 P 1 V， P 2Vの論理レベルの切り替えが行われ、 MxN個の感応部 1 2_1;1〜 1 2_M，_Nそれぞれに入力するク口ック信号 P 1 Vの論理レベルが Hとなり、 MxN個の感応部 1 2u〜 1 2_M,_Nそれぞれに入力するク口ック信号 P 2 Vの論理レベルが L となる。この入力により、時刻 t において、第 Mの感応部 1 2_M,_nに残つていた電荷は、電荷集積部 2 0の第 η番目の集積部 2 1 に出力される。【 006 7】次に、時刻 t ₂でクロック信号 P 2 Vの論理レベルが Lになり、クロック信号 P I V, P 2 Vの論理レベルが双方とも Lになる。この入力により、 MxN個の感応部 1 2u〜 l 2_M,_Nそれぞれは、次のエネルギ線の入射に備える状態になる。

【 00 6 8】このようにして、撮像部 1 0は、第（m— 1 ) の感応部 1

2_ffl-1,_nで発生し蓄積された電荷を第 mの感応部 1 2_ra,_nから第（M— 1) の感応部 1 2_M— _linまでの（M— in) 個の感応部 1 2_m,_n〜 1 を経由して第 Mの感応部 1 2_M,_nに転送するとともに、 M個の感応部 1 2_1ιη〜 1 2_Μ,_Πそれぞれで発生し蓄積された電荷を第 Μの感応部 1 2_Μ,_ηで発生し蓄積された電荷から順次に電荷集積部 20に出力する。

【 00 6 9】また、時刻 1^から時刻 t₂までの期間では、 N個の集積部 2 1 i〜 2 1_Nそれぞれに入力されるク口ック信号 P 1 V_n, P 2 V_mの論理レベルの切り替えが行われない。すなわち、電荷集積部 20は、電荷出力部 30に電荷を出力しない。よって、時刻から時刻 t₂までの期間では、第 η番目の画素部 1 1_ηの Μ個の感応部 1 2^"^ 1 2_Μ,_ηそれぞれで発生し蓄積された電荷は、電荷集積部 20の第 η番目の集積部 2 1_ηに集積されて蓄積される。

【 00 70】また、時刻 t₂では、第 _n番目の集積部 2 l_nに集積されて蓄積された電荷は、クロック信号 P l V_m (論理レベルが H) によって形成された第 n番目の集積部 2 1 _η内のポテンシャルの高い領域に集積されて蓄積されている。

【 007 1】その後、時刻 t_2ilでクロック信号 Ρ 1 V_m， P 2 V_mの論理レベルの切り替えが行われ、 N個の集積部 2 1 t〜 2 1 _Nそれぞれに入力するクロック信号 P 1 V_mの論理レベルが Lとなり、 N個の集積部 21 i~ 2 1 _Nそれぞれに入力するクロック信号 P 2 V_mの論理レベルが Hとなる。これにより、 N個の集積部 2 1 〜 2 1_Nそれぞれに集積されて蓄積されていた電荷は、クロック信号 P 2 V (論理レベルが H) によって形成されたポテンシャルの高い領域に移動する。これは、 N個の集積部 2 1 i〜 2 1_Nそれぞれのなかでの移動である。

【 0072】そして、時刻でクロック信号 P 1 V_m， P 2 V_mの論理レベルの切り替えが行われ、 N個の集積部 2 1 _L〜 2 1_Nそれぞれに入力するク口ック信号 P 1 V_mの論理レベルが Hとなり、 N個の集積部 2 1 i~ 2 1_N それぞれに入力するク口ック信号 P 2 V_mの論理レベルが Lとなる。これにより、時刻 t ₂において、第 n番目の集積部 2 l_nに集積され蓄積されていた電荷は、第 n番目の出力部 3 1„に一括して出力される。

【 007 3】図 5 E〜図 5 Hを用いて説明する。なお、ここでは、クロック信号 P 1 H_SGが入力される端子 S Gとクロック信号 P 1 Hが入力される端子 4 a とが短絡されているものとする。

【 0 0 7 4】先ず、時刻 t ₃では、 N個の出力部 3 1 〜 3 1_Nそれぞれに入力するク口ック信号 P 1 Hの論理レベルが Lであり、 N個の出力部 3 1！〜 3 1_Nそれぞれに入力するク口ック信号 P 2 Hの論理レベルが Hである。従って、 N個の出力部 3 1 i〜 3 1_Nそれぞれに入力された電荷は、クロック信号 P 2 H (論理レベルが H) によって形成されたポテンシャルの高い領域に蓄積されている。

【 0 0 7 5】そして、時刻 t _3ι1でクロック信号 P 1 H， P 2Hの論理レベルの切り替えが行われ、 N個の出力部 3 ；^〜 3 1_Nそれぞれに入力するクロック信号 P 1 Hの論理レベルが Hとなり、 N個の出力部 3 1 〜 3 1 _N それぞれに入力するク口ック信号 P 2 Hの論理レベルが Lとなる。これにより、時刻 t ₃において第 1の出力部 3 1 iに蓄積されていた電荷は、第 2 の出力部 3 1₂に転送されて蓄積され、時刻 t₃において第 2の出力部 3 1₂ に蓄積されていた電荷は、第 3の出力部 3 1₃に転送されて蓄積される。また、時刻 t ₃において他の（N— 3) 個の出力部 3 1₃〜 3 1 に蓄積されていた電荷も同様に転送されて蓄積される。また、時刻 t 3において、第 N の出力部 3 1_Nに蓄積されていた電荷は、読出部 4 0に出力され、読出部 4 0のサミングゲ一ト 4 1に入力される。 '

【0 0 7 6】また、時刻 t ₃, _tにおいて電荷リセット用 MO S F E T 4 4 のゲート端子に入力するリセット信号 P_RGの論理レベルが Hとなる。これによりフローティングディフュージョン 4 3に流入していた電荷は排出され、もとの一定の電位にもどり、接続点 Aの電圧は、電圧値 V_ccを有するようになる。その後、電荷リセット用 MO S F E T 4 4のゲート端子に入力するリセット信号 P_BGの論理レベルが Lとなる。なお、このときに電気信号 V。_sが変化するのは、端子 RDに入力されている一定の正の電圧値を有する電圧が、電荷電圧変換用 MO S F ET 4 5のゲート端子に入力されるためである。

【 0 0 77】次に、時刻 t ₃,₂でクロック信号 P 1 H， P 2Hの論理レべルの切り替えが行われ、 N個の出力部 3 1 !~ 3 1_Nそれぞれに入力するク口ック信号 P 1 Hの論理レベルが Lとなり、 N個の出力部 3 1 〜 3 1 _Nそれぞれに入力するクロック信号 P 2 Hの論理レベルが Hとなる。これにより、時刻 ΐ_3>1において（Ν— 1 ) 個の出力部 3 1₂〜 3 1_Νそれぞれに転送されて蓄積された電荷は、クロック信号 Ρ 2 Η (論理レベルが Η) によつて形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送されて蓄積された（Ν— 1 ) 個の出力部 3 1₂〜3 1_Νそれぞれのなかでの移動である。

【 0 0 7 8】また、時刻 t ₃,₂ではク口ック信号 P 1 Hと同じ信号（ク口ック信号 P 1 H_SG) がサミングゲート部 4 1に入力され、時刻においてサミングゲ一ト部 4 1に蓄積された電荷が、ァゥトプットゲート部 4 2 に出力される。そして、この電荷は、ァゥトプットゲート部 4 2を通過し、フローティングディフュージョン 4 3に流入する。

【 00 7 9】このとき、フローティングディフュージョン 4 3が有する電位が変化し、流入した電荷の量に応じた電圧値 V_eが、電圧値 V_ccから減じられて、その減じられた電圧値（V_cc— V_a) を有する電圧が、電荷電圧変換用 MO S F E T 4 5のゲート端子に入力される。これにより、電気信号 V。_sは、電荷電圧変換用 MO S F E T 4 5のゲート端子に電圧値 V_ccを有する電圧が入力されているときよりもその電圧値が低くなる。

【 008 0】そして、時刻 t ₃,₃でクロック信号 P 1 H， P 2 Hの論理レベルの切り替えが行われ、 N個の出力部 3 ]^〜3 1_Nそれぞれに入力するク口ック信号 P 1 Hの論理レベルが Hとなり、 N個の出力部 3 1 i〜 3 1 _N それぞれに入力するクロック信号 P 2 Hの論理レベルが L ^なる。これにより、時刻 t_3>1 において第 2の出力部 3 1₂に転送されて蓄積された電荷は、第 3の出力部 3 1₃に転送されて蓄積され、時刻 t_3>1 において第 3の出力部 3 1₃に転送されて蓄積された電荷は、第 4の出力部 3 1₄に転送されて蓄積される。時刻 t_{3 1}において他の（N— 4) 個の出力部 3 1₄~ 3 1 _N_!に転送されて蓄積された電荷についても同様に転送されて蓄積される。また、時刻 t_3>1において、第 Nの出力部 3 1 _Nに転送されて蓄積された電荷は、読出部 4 0に出力され、読出部 40のサミングゲート部 4 1に入力される。

【 00 8 1】また、時刻 t ₃,₃において電荷リセット用 MO S F ET 44 のゲート端子に入力するリセット信号 P_RGの論理レベルが Hとなる。これによりフローティングディフュージョン 43に流入していた電荷は排出され、もとの一定の電位にもどり、接続点 Aの電圧は、電圧値 V_ccを有するようになる。その後、電荷リセット用 MO S F E T 44のゲート端子に入力するリセット信号 P_RGの論理レベルが Lとなる。なお、このときに電気信号 V。_sが変化するのは、端子 RDに入力されている一定の正の電圧値を有する電圧が、電荷電圧変換用 MO S F E T 45のゲート端子に入力されるためである。

【 00 8 2】次に、時刻 t ₃,₄でクロック信号 P 1 H， P 2 Hの論理レべルの切り替えが行われ、 N個の出力部 3 !^ S 1_Nそれぞれに入力するク口ック信号 P 1 Hの論理レベルが Lとなり、 N個の出力部 3 :^ 3 1_Nそれぞれに入力するクロック信号 P 2 Hの論理レベルが Hとなる。これにより、時刻 t ₃,₃において（N— 2) 個の出力部 3 1₃〜3 1_Nそれぞれに転送されて蓄積された電荷は、クロック信号 P 2 H (論理レベルが H) によつて形成されたポテンシャルの高い領域に移動する。なお、この移動は、電荷を転送されて蓄積された（N— 2) 個の出力部 3 1₃~ 3 1_Nそれぞれのなかでの移動である。

【 00 8 3】また、時刻 t ₃，₃においてサミングゲ一ト部 4 1に入力し蓄積されていた電荷は、クロック信号 P 1 Hと同じ信号（クロック信号 P 1 H_SG)が入力されるためァゥトプットゲート部 42に出力される。そして、この電荷は、アウトプットゲート部 4 2を通過し、フローティングディフユージョン 43に流入する。

【 00 84】このとき、フローティングディフュージョン 4 3が有する電位が変化し、流入した電荷の量に応じた電圧値 V_eが、電圧値 V_ccから減じられて、その減じられた電圧値（V_cc— V_e) を有する電圧が、電荷電圧変換用 MO S F E T 4 5のゲート端子に入力される。これにより、電気信号 V。_sは、電荷電圧変換用 MO S F E T 4 5のゲート端子に電圧値 V_cc を有する電圧が入力されているときょりもその電圧値が低くなる。

【 008 5】そして時刻 t ₃,₅に到達する。時刻 t ₃,₅以降では、時刻 t ₃,₃ から時刻 t₃,₅までに行われた動作と同様の動作が繰り返され、電荷出力部

3 0の N個の出力部 3 1^〜3 1_Nそれぞれに入力された電荷を読出部 40 に順次出力し、読出部 40が入力した電荷を電気信号として順次出力する。【 00 86】以上より、本実施形態に係るラインセンサ 1 00は、第 n 番目の画素部 1 lJ M個の感応部 1 1 2_M,_nを備え、第 n番目の画素部 1 l_nが有する M個の感応部 1 2_1>n〜 l 2 _M，_nそれぞれで発生し蓄積された電荷を第 η番目の集積部 2 1 _ηで集積して蓄積するので、感度が向上し、ノィズの増加を抑制できる。

【 00 8 7】また、本実施形態に係るラインセンサ 1 00は、撮像部 1 0へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまでの時間を短縮することができる。この時間の短縮を図 6を用いて説明する。

【 00 88】図 6 Α、図 6 Β、図 6 Cは、本実施形態に係るラインセンサ 1 00の撮像部 1 0、電荷集積部 20および電荷出力部 3 0の動作を説明するタイミングチヤ一トである。ラインセンサ 1 0 0の撮像部 1 0にェネルギ線が常に入射している。エネルギ線が入射すると、撮像部 1 0の N 個の画素部 1 1 1 1_Nが有する MxN個の感応部 1 2_1;1 1 2_M,_Nそれぞれは電荷を発生させる。そして、 MxN個の感応部 1 ^〜丄 2_M,_Nそれぞれは、その発生した電荷を蓄積していく。

【 0 0 89】時刻 t。から時刻までの期間に、 MxN個の感応部 1 2u 1 2_M,_Kそれぞれで発生し蓄積された電荷は、電荷集積部 20に順次出力される。そして、 MxN個の感応部 1 S^ l 2_M,_Nそれぞれで発生し蓄積された電荷すべてが、時刻までに電荷集積部 20に集積して蓄積される。その後、時刻から時刻 t₂までの期間に、電荷集積部 20により、集積して蓄積した電荷が電荷出力部 3 0に一括して出力される。

【 00 90】次に、時刻 t₂から時刻 t₃までの期間に、電荷出力部 3 0 により、 N個の出力部 3 1 i~ 3 1_Nそれぞれに入力された電荷が、読出部 40に順次出力される。そして、電荷出力部 3 0は、時刻 t₃までに入力した電荷すベてを読出部 40に出力する。

【 009 1】また、時刻 t ₂から時刻 t ₃までの期間には、 MxN個の感応部 1 2^ 1 2_M,_Nで発生し蓄積された電荷すべてが電荷集積部 20に出力される。つまり、エネルギ線の入射により電荷が MxN個の感応部 1 2_1;1 ~ 1 2_M,_Nそれぞれで発生し蓄積され、撮像部 1 0がその電荷を電荷集積部 20 出力する期間（時刻 t ₂から時刻 t ₃までの期間）に、電荷出力部 3 0は読出部 4 0へ電荷を出力する。

【 00 92】その後、時刻 t₃から時刻 t₄までの期間に、電荷集積部 2 0により、集積して蓄積した電荷が電荷出力部 3 0に一括して出力される。そして、時亥 ij t₄力ら時亥 ij t₅までの期間に、電荷出力部 30により、 N個の出力部 3 1 t 3 1_Nそれぞれに入力された電荷が、読出部 40に順次出力され、時刻 t₅までに入力した電荷すべてが読出部 40に出力される。また、時刻 t から時刻 t ₅までの期間に、 MxN個の感応部 1 2u 1 2_M,_N で発生し蓄積された電荷すべてが電荷集積部 2 0に出力される。以後、ラインセンサ 1 0 0は、時刻 t ₂から時刻 t ₅までの期間に行われた動作を繰り返す。

【 0 0 9 3】このように、本実施形態に係るラインセンサ 1 0 0では、時刻 t₂から時刻 t₃までの期間などに、エネルギ線の入射および MXN個の感応部 1 2u〜 l 2_M，_Nそれぞれで発生し蓄積された電荷を電荷集積部 2 0に出力する動作を行いながら、 N個の出力部 3 l^ S 1_Nそれぞれに蓄積されている電荷を読出部 4 0に順次出力する動作を行うので、このラインセンサ 1 0 0は、撮像部 1 0へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻 t。から時刻 t₂まで、時刻 t₂から時刻 t₄まで）の時間を短縮することができる。

【 0 0 9 4】たとえば、第（XQ— 1 ) の感応部 1 2^,。カ、自己に蓄積されている電荷を第 mの感応部 1 2_ra,_nに転送するのに 5ps (マイクロ秒）の時間がかかるとし、また、第 Μの感応部 1 2_Μ,_ηが、自己に蓄積されている電荷を電荷集積部 2 0に出力するのにも 5μ sの時間がかかるとする。また、第（X — 1 ) の出力部 3 1 が、自己に蓄積されている電荷を第 X の出力部 3 1_χに転送するのに 0. Ipsの時間がかかるとし、第 Nの出力部 3 1_Nが、自己に蓄積されている電荷を読出部 4 0に出力するのにも 0. 1μ sの時間がかかるとする。

【0 0 9 5】今、仮に、 M= l 2 8であり、 N= l 0 2 4であるとする。この場合には、 1 2 8x 1 0 24個の感応部 1 2u〜l 2₁₂₈, _lfl24それぞれに蓄積されている電荷すベてを撮像部 1 0から電荷集積部 2 0に出力するのにかかる時間は、 1 2 8 (個） X 5 (μ s ) = 6 4 0μ₃ となる。

【 0 0 9 6】また、 1 0 2 4個の出力部 3 1 i〜 3 1₁₍₎₂₄それぞれに蓄積されている電荷すベてを読出部 4 0に出力するのにかかる時間は、 1 0 2 4 (個） xO . 1 (μ s ) = 1 0 2. 4μ ₃ となる。しかし、本実施形態に係るラインセンサ 1 0 0は、図 6を用いて説明したように、エネルギ線の入射および 1 2 8 x 1 0 2 4個の感応部 1 2 u 1 2₁₂₈,₁₀₂₄それぞれで発生し蓄積された電荷を電荷集積部 2 0に出力する動作を行いながら、 1 0 2 4個の出力部 3 1 i 3 1₁₀₂₄それぞれに蓄積されている電荷を読出部 4

0に順次出力する動作を行っているので、撮像部 1 0へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻 t。から時刻 t ₃まで、時刻 t ₃から時刻 ₆まで）の時間は、（ 6 5 5 + Τ) μ sである。なお、電荷集積部 2 0から電荷出力部 3 0に電荷を一括して出力する時間を 1 5μ s とし、 1回のエネルギ線の入射時間を Τμ s とする。

【 0 0 9 7】エネルギ線の入射および 1 2 8 x 1 0 2 4個の感応部 1 2 1 2₁₂₈ 。₂₄それぞれで発生し蓄積された電荷を電荷集積部 2 0に出力する動作を行った後に、 1 0 2 4個の出力部 3 1 i 3 1₁₀₂₄それぞれに蓄積されている電荷を読出部 4 0に順次出力する動作を行わざるをえない場合は、（ 7 5 7. 4 + Τ) μ sの時間がかかってしまう。

【 0 0 9 8】このように、エネルギ線の入射および MxN個の感応部 1 ² 〜 1 2_M,_Nそれぞれで発生し蓄積された電荷を電荷集積部² 0に出力する動作を行いながら、 N個の出力部 3 1 ι 3 1 _Nそれぞれに蓄積されている電荷を読出部 4 0に順次出力する動作を行うことで、撮像部 1 0へのェネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻 t。力ゝら時刻 t ₃まで、時刻 1₃力、ら時刻 t ₆まで）の時間を短縮することことができる。

【 0 0 9 9】また、 M= 1 6であり、 N= 1 0 2 4であるとすると、撮像部 1 0から電荷すベてを出力するのにかかる時間は、 8 Op s となり、電荷出力部 3 0に蓄積されている電荷すぺてを出力するのにかかる時間は、 1 0 2. 4p s となり、両者は、ほぼ同じ時間となる。この場合には、ェネルギ線の入射および MxN個の感応部 1 2 u〜 l 2_M>Nそれぞれで発生し蓄積された電荷を電荷集積部 2 0に出力する動作を行いながら、 N個の出力部 3 1 _t〜 3 1 _Nそれぞれに蓄積されている電荷を読出部 4 0に順次出力する動作を行うことで、撮像部 1 0へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻 t。力ゝら時刻 t ₃まで、時刻 t ₃カゝら時刻 t _eまで）の時間を無駄無く、より効率的に短縮することができる。

【 0 1 0 0】以上、本実施形態に係るラインセンサ 1 0 0によれば、 M xN個の感応部 1 2 _i ~ l 2_N,_Mがエネルギ線の入射により電荷を発生し蓄積して、撮像部 1 0がその電荷を電荷集積部 2 0に出力する間に、電荷出力部 3 0が読出部 4 0へ電荷を出力するので、撮像部 1 0へのエネルギ線の入射が開始されてから電荷を転送して次にエネルギ線の入射が開始されるまで（たとえば、時刻 t。力ゝら時刻 t ₃まで、時刻 t ₃力、ら時刻 t ₆まで）の時間を短縮することことができる。

【 0 1 0 1】以上のように、上述のラインセンサ 1 0 0は、複数の垂直シフトレジスタ 1 1 〜 1 1 _Nを水平方向に配列してなる撮像部 1 0と、垂直シフトレジスタ 1 1 〜 1 1 _Nのそれぞれの末端の感応部 1 2_{M 1}〜 1 2 _MNの配列方向に延びた水平シフトレジスタからなる電荷出力部 3 0と、撮像部 1 0及ぴ電荷出力部 3 0間に位置し各々の垂直シフトレジスタ 1 1丄〜 1 1 _Nから出力された電荷を垂直シフトレジスタ 1 l 〜 l 1 _N毎に対応する蓄積領域 2 1ェ〜2 1 _N内に集積（加算）する電荷集積部 2 0とを備え、各々の蓄積領域 2 1 〜 2 1 _Nは蓄積された電荷を水平シフトレジスタ 3 0の各出力部 3 1 〜 3 1 _Nに同時に転送する。

【 0 1 0 2】このラインセンサ 1 0 0では、飽和電荷量の小さな感応部 1 2 i i〜 1 2 _MNを二次元状に配置して撮像部 1 0を構成することで個々の感応部 1 2 n〜 l 2 _MNにおけるノイズ発生量を抑制する一方で、飽和電荷容量の大きな電荷集積部 2 0においてラインビニング（l i ne- bi nning) 動作を行う。電荷集積部 2 0に一時的に電荷を蓄積しておくことで、撮像部

1 0における電荷の垂直転送期間と水平シフトレジスタ 3 0の電荷の水平転送期間を重複させることができ、撮像時間を短縮することができる。'

【 0 1 0 3】換言すれば、このラインセンサ 1 0 0は、二次元状の撮像部 1 0で発生した電荷分布を一方向（垂直方向）に沿って空間的に圧縮して一時的に蓄積する電荷蓄積部 2 0と、電荷蓄積部 2 0に隣接し流入した電荷を水平方向に時系列に転送する水平シフトレジスタ 3 0とを備えている。

【 0 1 0 4】以上、詳細に説明したとおり、本発明に係るラインセンサは、 N個の画素部それぞれが複数個の感応部を有し、第 n番目の画素部が有する複数個の感応部それぞれで発生し蓄積した電荷が第 n番目の集積部で集積されて蓄積されるので、感度を向上させ、ノイズの増加を抑制できる。

産業上の利用分野

【 0 1 0 5】本発明は、 2個以上の画素部が一方向に配列されたラインセンサに利用することができる。

Claims

請求の範匪

1 . N個の画素部（Nは 2以上の整数）がー方向に配列されたラィンセンサであって、

エネルギ線の入射に感応して電荷を発生し蓄積する M個の感応部（Mは 2以上の整数）を各々含む前記 N個の画素部を有し、前記 N個の画素部それぞれが有する前記 M個の感応部で発生し蓄積された電荷を出力する撮像部と、

N個の集積部を有し、前記撮像部の第 ri番目の画素部（nは 1以上 N以下の任意の整数）が有する前記 M個の感応部で発生し蓄積された電荷を入力して第 ri番目の集積部で集積して蓄積し、前記 N個の集積部それぞれで集積して蓄積した電荷を一括して出力する電荷集積部と、

N個の出力部を有し、前記電荷集積部の前記第 n番目の集積部から出力された電荷を入力して第 n番目の出力部で蓄積し、前記 N個の出力部それぞれで蓄積した電荷を順次出力する電荷出力部と、

を備えることを特徴とするラインセンサ。

2 . 前記第 n番目の集積部の飽和電荷量は、前記第 n番目の画素部が有する前記 M個の感応部それぞれの飽和電荷量の総和よりも大きく、前記第 n番目の出力部の飽和電荷量は、前記第 n番目の集積部の飽和電荷量よりも大きいか、または、前記第 ri番目の集積部の飽和電荷量とほぼ等しい、ことを特徴とする請求の範囲第 1項記載のラインセンサ。

3 . 前記撮像部は、第（m— 1 ) の感応部（mは 2以上 M以下の任意の整数）で発生し蓄積された電荷を第 mの感応部から第（M— 1 ) の感応部までの（M— ; m ) 個の感応部を経由して第 Mの感応部に転送するとともに、前記 M個の感応部それぞれで発生し蓄積された電荷を前記第 Mの感応部で発生し蓄積された電荷から順次に前記電荷集積部に出力することを特徴とする請求の範囲第 1項記載のラインセンサ。

4 . 複数の垂直シフトレジスタを水平方向に配列してなる撮像部と、前記垂直シフトレジスタのそれぞれの末端の配列方向に延びた水平シフトレジスタからなる電荷出力部と、前記撮像部及び前記電荷出力部間に位置し各々の前記垂直シフトレジスタから出力された電荷を前記垂直シフトレジスタ毎に対応する蓄積領域内に集積する電荷集積部とを備え、各々の前記蓄積領域は蓄積された電荷を前記水平シフトレジスタに同時に転送することを特徴とするラインセンサ。

5 . 二次元状の撮像部で発生した電荷分布を一方向に沿って空間的に圧縮して一時的に蓄積する電荷蓄積部と、前記電荷蓄積部に隣接し流入した電荷を水平方向に時系列に転送する水平シフトレジスタとを備えることを特徴