WO2003025857A2 - Verfahren und anorndung zur signalverarbeitung, insbesondere der bildsignalverarbeitung - Google Patents

Verfahren und anorndung zur signalverarbeitung, insbesondere der bildsignalverarbeitung Download PDF

Info

Publication number
WO2003025857A2
WO2003025857A2 PCT/EP2002/010602 EP0210602W WO03025857A2 WO 2003025857 A2 WO2003025857 A2 WO 2003025857A2 EP 0210602 W EP0210602 W EP 0210602W WO 03025857 A2 WO03025857 A2 WO 03025857A2
Authority
WO
WIPO (PCT)
Prior art keywords
stage
polynomial
signal processing
arrangement
polynomials
Prior art date
Application number
PCT/EP2002/010602
Other languages
English (en)
French (fr)
Other versions
WO2003025857A3 (de
Inventor
Marco Winzker
Original Assignee
Liesegang Electronics Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liesegang Electronics Gmbh filed Critical Liesegang Electronics Gmbh
Priority to AU2002337121A priority Critical patent/AU2002337121A1/en
Priority to US10/490,352 priority patent/US20050047668A1/en
Priority to EP02772332A priority patent/EP1430445A2/de
Publication of WO2003025857A2 publication Critical patent/WO2003025857A2/de
Publication of WO2003025857A3 publication Critical patent/WO2003025857A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G06F17/12—Simultaneous equations, e.g. systems of linear equations

Definitions

  • the invention relates to a method and an arrangement for signal processing, in particular image signal processing according to the preamble of claims 1 and 5, respectively.
  • Transformed coordinates are required if discrete signal processing is to generate and / or compensate for a distortion of the spatial and / or temporal dimension of a signal. Such signal processing works sequentially with variable coordinates. Transformed coordinates must be calculated for these input coordinates. Transformed coordinates are used to read data for signal processing and / or to store processing results.
  • Transformed coordinates must be calculated for each sample of an input or output signal. Very high computing power is required for this, in particular with image data. This high computing power can be made available efficiently by an arithmetic processing unit.
  • a very flexible definition of a coordinate transformation is possible using a polynomial-based formula.
  • a fourth-order polynomial with an input coordinate "x" is shown as an example, which is as follows:
  • the coefficients "c" determine the function of the polynomial. For a transformation of several coordinates "(x, y, z, ...)" into transformed coordinates "(x t , y t , z t , ...)", several polynomials with different coefficients have to be calculated.
  • the object of the invention is to provide a method and an arrangement of the type mentioned at the outset which reduce the computation effort required.
  • the invention has a number of advantages.
  • the number of multiplications required is kept low and the complexity of the circuit arrangement according to the invention is reduced.
  • the coordinate transformation is designed to be practically universally configurable, so that a large number of applications are supported.
  • Figure 2 shows a sub-module of a circuit arrangement according to the invention according to Figure 3 or Figure 4;
  • Figure 3 shows a first embodiment of a circuit arrangement according to the invention.
  • Figure 4 shows a second embodiment of a circuit arrangement according to the invention.
  • f (x, y) coo + corx + C ⁇ o -y + co2-x 2 + c ⁇ rx- y + c 2 oy 2 + c 0 3-x 3 + C12 -x 2 -y + C2i-x- y 2 + c 30 -y 3
  • Equation 4 A circuit architecture that implements this calculation directly is shown in FIG. 1.
  • the modules marked with MULT carry out a multiplication
  • the modules marked with ADD carry out an addition.
  • the MULT modules for multiplication are particularly complex.
  • Nine multiplication modules are required to calculate Equation 4.
  • Image processing applications often contain an inherent symmetry. This symmetry results, for example, from projection or image acquisition using a lens system. There is an optical axis that is in the center of the lens and therefore in the center of the image. Interference from the lens is then symmetrical about this axis. An axis of symmetry can also result from the arrangement of a projection system in relation to the surface to be projected on. This symmetry or redundancy is used and the number of multiplications is reduced. For this it may be necessary to shift the input coordinates in such a way that the axis of symmetry coincides with the zero point of the coordinates.
  • the symmetries can also be determined by calculation, it being determined which coefficients c are set to zero, so that the corresponding (“second”) partial polynomials are not used in the calculation of a polynomial.
  • Equation 5 use Equation 5, which requires three multiplications to calculate.
  • Equation 6 results for the example from equation 6
  • An efficient circuit architecture for calculating polynomial-based multidimensional coordinate transformations is based on a sub-module called PE, which is shown in FIG. 2.
  • the sub-module PE receives as input the coordinates shifted on the symmetry axes, shown in the figure for two coordinates “x s ” and “y s ”.
  • a coordinate is selected via a multiplexer (MUX) and made available as a multiplicand to a multiplication submodule (MULT).
  • the multiplier is formed with an adder (ADD) from the sum of other inputs. These inputs are a fixed constant (const) and output signals of previous stages.
  • FIG. 3 shows the circuit architecture for calculating coordinate transformations.
  • the circuit architecture consists of subtractors (OFFSET) for calculating the shifted coordinates X_S, Y_S as the difference between the input coordinates X, Y and a programmable constant D_X, D_Y.
  • the shifted coordinates are guided to sub-modules PE, which are arranged cascaded (stage 0, stage 1, stage 2, stage n-1, stage n).
  • the outputs of a sub-module PE are connected to the inputs of one or more sub-modules PE of a subsequent stage. If a sub-module PE is connected to several subsequent sub-modules PE, these connecting lines can be configured using switches (SWITCH).
  • SWITCH switches
  • SWITCH pass on output signals of a PE or replace them with the value zero.
  • the results of the last stage on sub-modules PE (stage 1) are combined with a final adder (ADD_F) together with another constant (const) (stage 0) and form the transformed coordinate F_OUT.
  • the number of stages determines the degree of the polynomial that can be calculated with the overall circuit.
  • the number of sub-modules PE per stage determines the number of non-zero coefficients that can be selected per degree of the polynomial, and thus the number of “first partial polynomials” that are calculated. “Second partial polynomials” for which the coefficients are set to zero , are not calculated due to symmetries.
  • FIG. 4 shows an architecture which calculates a 5th order polynomial in accordance with equation 8.
  • f (x s , ys) coo + C01 -x s + c ⁇ 0 -ys + c 02 -x s 2 + Cn x s -y s + c 20 -ys 2 +
  • stage 0 processes the results of the previous stage and adds the constant c 0 o from equation 8.
  • stage 1 contains two sub-modules PE, which calculate the terms of the 1st degree (x s , y s ) corresponding to c 0 ⁇ and c ⁇ 0 .
  • stage 2 contains three sub-modules PE, which calculate the terms of the 2nd degree (x s 2 , x s -y s , y s 2 ) corresponding to c 02 , cn, c 2 o.
  • stage 3 contains two sub-modules PE, which calculate the terms of the 3rd degree (x s 3 , x s 2 -y s , Xs7s 2 y s 3 ) corresponding to c 0 , c «, Q21, c 3 o. Since only 2 sub-modules PE are available, only 2 of the coefficients of this degree can be freely selected, ie 2 "first sub-polynomials" are calculated. The other coefficients are chosen to be zero ("second sub-polynomials).
  • stage 4" contains two sub-modules PE, which have the terms of the 4th degree (x s 4 , Xs 3- y s , x s 2, ys 2. S ⁇ s 3 , y s 4 ) corresponding to c 04 ( C ⁇ 3 , Calculate C22, c 31 , c 4 o.
  • the previous stage (stage 2) there are only 2 sub-modules PE, only 2 of the coefficients can be freely selected (2 "first sub-polynomials"); while the other coefficients are chosen to be zero ("Second partial polynomials").
  • the stage "stage 5" contains three sub-modules PE which contain the terms of the 5th degree (x s 5 , x s 4 -y s , s 3 -ys 2 , x s 2 -y s 3 , Xs'y s 4 , y s 5 ) according to c 0 5, C ⁇ 4 , c 2 3, c 2, c 4 ⁇ , c 5 o calculate.
  • 3 sub-modules PE 3 of the coefficients can be selected for values not equal to zero (three "first partial polynomials"). Since this stage is not preceded by another stage, the unused inputs of the sub-module PE are connected to the value zero.
  • the adders of the sub-modules PE can then omitted and the signal denoting the constant is fed directly to the multiplication sub-module of the sub-module.
  • a sub-module PE from the "stage 5" stage can not only be connected to the input of a sub-module PE ⁇ from the immediately following stage (stage 4), but also with sub-module (PE) inputs of further subsequent stages ( in Figure 3, "stage 3" and "stage 2") are connected.
  • PE sub-module
  • the arrangement or circuit arrangement described above with reference to FIGS. 3 and 4 can be controlled in such a way that the calculation of a polynomial is carried out by successive multiplications of first partial polynomials and second partial polynomials are not used in the calculation of the polynomial.
  • CT computer-related circuit arrangement
  • DE 100 52 263 A1 appliance: Liesegang electronics GmbH, Hanno- ver / Germany
  • arrangement for image processing with simultaneous coordinate transformation can be part (“CT”) of the device described in DE 100 52 263 A1 (applicant: Liesegang electronics GmbH, Hanno- ver / Germany) disclosed arrangement for image processing with simultaneous coordinate transformation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Operations Research (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Signalverarbeitung, insbesondere der Bildsignalverarbeitung, wobei insbesondere für Abtastwerte von Eingangs- und/oder Ausgangswerten Polynome berechnet und ausgehend von Eingangskoorodinaten(x, y) Koordinatentransformationen durchgeführt und transformierte Koordinaten gebildet (F_OUT) werden. Erfindungsgemäss ist vorgesehen, dass die Berechnung eines Polynoms durch sukzessive Mulitplikationen erster Teilpolynome erfolgt und dass zweite Teilpolynome bei der Berechnung des Polynoms nicht verwendet werden. Die Anordnung weist konfigurierbare Verarbeitungseinheiten (PE) auf, mit denen die ersten Teilpolynome berechnet werden.

Description

Verfahren und Anordnung zur Signalverarbeitung, insbesondere der
Bildsignalverarbeitung
Technisches Gebiet
Die Erfindung betrifft ein Verfahren und eine Anordnung zur Signalverarbeitung, insbesondere der Bildsignalverarbeitung nach dem Oberbegriff der Ansprüche 1 bzw. 5.
Transformierte Koordinaten werden benötigt, wenn eine diskrete Signalverarbeitung eine Verzerrung der räumlichen und/oder zeitlichen Dimension eines Signals erzeugen und/oder ausgleichen soll. Eine solche Signalverarbeitung arbeitet sequentiell mit variablen Koordinaten. Für diese Eingangskoordinaten müssen transformierte Koordinaten berechnet werden. Transformierte Koordinaten werden dazu verwendet, Daten für die Signalverarbeitung zu lesen und/oder Verarbeitungsergebnisse abzulegen.
Die Berechnung transformierter Koordinaten muss für jeden Abtastwert eines Eingangsoder Ausgangssignals erfolgen. Insbesondere bei Bilddaten ist hierfür eine sehr hohe Rechenleistung erforderlich. Diese hohe Rechenleistung kann durch eine arithmetische Verarbeitungseinheit effizient zur Verfügung gestellt werden.
Eine sehr flexible Definition einer Koordinatentransformation ist durch eine polynombasierte Formel möglich. Exemplarisch sei ein Polynom 4-ter Ordnung mit einer Eingangskoordinaten „x" dargestellt, welches wie folgt lautet:
f(x) = Co + ci-x + c2 -x2 + c3-x3 +c4-x4 (Gleichung 1 )
Die Koeffizienten "c" legen die Funktion des Polynoms fest. Für eine Transformation mehrerer Koordinaten "(x, y, z,...)" in transformierte Koordinaten "(xt, yt, zt,...)" müssen mehrere Polynome mit unterschiedlichen Koeffizienten berechnet werden.
Stand der Technik
Eine direkte Umsetzung der Berechnung von Gleichung 1 ist sehr aufwendig. Insbesondere die hohe Anzahl an Multiplikationen führt zu einer sehr komplexen Schaltungsumsetzung.
Eine effizientere Berechnung ist möglich, wenn die Multiplikationen zur Berechnung der Potenzen der Eingangskoordinaten „x" mit den Multiplikationen der Koeffizienten "cn" kombiniert werden. Dies stellt eine sukzessive Multiplikation von Teilpolynomen dar, entsprechend der Gleichung:
f(x) = C0 + X- (Ci + X- ( C2 + X- (C3 + X- C4 ) ) )
(Gleichung 2)
Praktische Aufgabenstellungen, insbesondere der Bildverarbeitung, erfordern jedoch selbst bei einer Schaltungsumsetzung entsprechend Gleichung 2 einen sehr hohen Aufwand.
Aufgabe
Aufgabe der Erfindung ist es, ein Verfahren und eine Anordnung der eingangs genannten Art anzugeben, die den erforderlichen Rechenaufwand verringern.
Lösung
Die Lösung dieser Aufgabe wird mit den Merkmalen der Ansprüche 1 und 5 gelöst. Dabei wird die Koordinatentransformation durch sukzessive Multiplikation von Teilpolynomen durchgeführt; durch Ausnutzen von Symmetrien werden einige Koeffizienten zu Null gesetzt.
Die Erfindung ist mit einer Mehrzahl von Vorteilen verbunden.
Die Anzahl der erforderlichen Multiplikationen wird gering gehalten und die Komplexität der erfindungsgemäßen Schaltungsanordnung wird verringert. Zugleich wird die Koordinatentransformation praktisch universell konfigurierbar ausgestaltet, so dass eine Vielzahl von Anwendungen unterstützt wird.
Die Erfindung wird nun anhand der Figuren beschrieben.
Es zeigt
Figur 1 eine Schaltungsanordnung zur Berechnung eines Polynoms 3-ter Ordnung nach dem Stand der Technik;
Figur 2 ein Untermodul einer erfindungsgemäßen Schaltungsanordnung nach Figur 3 oder Figur 4;
Figur 3 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung; und
Figur 4 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung.
Ausführungsbeispiel
Für die Berechnung einer Koordinatentransformation mit zwei Eingangskoordinationen
"x" und "y" und einem Polynom 3-ter Ordnung gilt die Gleichung:
f(x,y) = coo + corx + Cιo -y + co2-x2 + cιrx- y + c2o-y2 + c03-x3 + C12 -x2 -y + C2i-x- y2 + c30-y3
(Gleichung 3)
Diese kann mit folgender Berechnungsweise effizienter umgesetzt werden:
f(x,y) = coo +
X-( C01 + X- (C02 + X" C03 ) ) +
Figure imgf000005_0001
+ y •( c20 + x-ci2 + y-c30 ) )
(Gleichung 4) Eine Schaltungsarchitektur, die diese Berechnung direkt umsetzt, ist in Figur 1 dargestellt. Die mit MULT gekennzeichneten Module führen eine Multiplikation, die mit ADD gekennzeichneten Module eine Addition durch. Besonders aufwendig sind die Module MULT zur Multiplikation. Zur Berechnung von Gleichung 4 werden neun Multiplikations- module benötigt.
Anwendungen der Bildverarbeitung enthalten oftmals eine ihnen innewohnende Symmetrie. Diese Symmetrie ergibt sich zum Beispiel durch Projektion oder Bilderfassung mittels eines Linsensystems. Dabei gibt es eine optische Achse, die sich in der Mitte der Linse und damit in der Mitte des Bildes befindet. Störungen durch die Linse sind dann symmetrisch zu dieser Achse. Eine Symmetrie-Achse kann sich auch aus der Anordnung eines Projektionssystems zu der Fläche, auf die projektiert werden soll, ergeben. Diese Symmetrie bzw. Redundanz wird genutzt und die Anzahl der Multiplikationen reduziert. Dazu kann es erforderlich sein, die Eingangskoordinaten derart zu verschieben, dass die Symmetrieachse mit dem Nullpunkt der Koordinaten zusammenfällt.
Die Bestimmung der Symmetrien kann auch rechnerisch erfolgen, wobei bestimmt wird, welche Koeffizienten c auf Null gesetzt werden, so dass die entsprechenden („zweiten") Teilpolynome bei der Berechnung eines Polynoms nicht verwendet werden.
Als Beispiel diene Gleichung 5, zu deren Berechnung drei Multiplikationen nötig sind.
f(x, y) = 20 - 2 x - 10 -y+ 2-x-y = 20 + x •(- 2 + 2 -y) - 10 -y (Gleichung 5)
Gleichung 5 enthält eine Symmetrie bezüglich x = 5 und y = 1. Durch Subtraktion dieser Werte ergibt sich folgende äquivalente Gleichung:
f(x, y) = 10 + 2-(x-5)-(y-1)
(Gleichung 6)
Zur Berechnung von Gleichung 6 sind lediglich zwei (statt drei) Multiplikationen (wie in Gleichung 5) erforderlich, so dass eine Einsparung des Schaltungsaufwandes erzielt wird. Die Verschiebung der Koordinaten durch Subtraktion kann gemeinsam für jede Verwendung einer Koordinate erfolgen. Dies bedeutet, dass zunächst verschobene Koordinaten „xs" und „ys" berechnet werden. Das Polynom zur Koordinatentransformation basiert dann auf diesen verschobenen Koordinaten. Für das Beispiel aus Gleichung 6 ergibt sich damit Gleichung 7
f(Xs, ys) = 10 + 2-xs-ys mit xs = x -5; ys = y -1 (Gleichung 7)
Eine effiziente Schaltungsarchitektur zur Berechnung polynombasierter mehrdimensionaler Koordinatentransformationen basiert auf einem PE genannten Untermodul, welches in Figur 2 dargestellt ist.
Das Untermodul PE erhält als Eingang die auf die Symmetrieachsen verschobenen Koordinaten, in der Figur für zwei Koordinaten „xs" und „ys" dargestellt. Über einen Multi- plexer (MUX) wird eine Koordinate ausgewählt und als Multiplikand einem Multiplikationsuntermodul (MULT) zur Verfügung gestellt. Der Multiplikator wird mit einem Addierer (ADD) aus der Summe anderer Eingange gebildet. Diese Eingänge sind eine feste Konstante (const) sowie Ausgangssignale vorangegangener Stufen.
Figur 3 stellt die Schaltungsarchitektur zur Berechnung von Koordinatentransformationen dar. Die Schaltungsarchitektur besteht aus Subtrahierern (OFFSET) zur Berechnung der verschobenen Koordinaten X_S, Y_S als Differenz der Eingangskoordinaten X, Y und einer programmierbaren Konstante D_X, D_Y. Die verschobenen Koordinaten werden an Untermodule PE geführt, die kaskadiert angeordnet sind (stage 0, stage 1, stage 2, stage n-1, stage n). Die Ausgänge eines Untermoduls PE sind dabei mit den Eingängen eines Untermoduls oder mehrerer Untermodule PE einer nachfolgenden Stufe verbunden. Ist ein Untermodul PE mit mehreren nachfolgenden Untermodulen PE verbunden, können diese Verbindungsleitungen über Schalter (SWITCH) konfiguriert werden. Die Schalter (SWITCH) leiten Ausgangssignale eines PE weiter oder ersetzen sie durch den Wert Null. Die Ergebnisse der letzten Stufe an Untermodulen PE (stage 1) werden mit einem abschließenden Addierer (ADD_F) zusammen mit einer anderen Konstanten (const) zusammengefasst (stage 0) und bilden die transformierte Koordinate F_OUT.
Die Anzahl der Stufen bestimmt den Grad des Polynoms, der mit der Gesamtschaltung berechnet werden kann. Die Anzahl der Untermodule PE je Stufe bestimmt die Anzahl der Koeffizienten ungleich Null, die pro Grad des Polynoms gewählt werden können, und damit die Anzahl „erster Teilpolynome", die berechnet werden. „Zweite Teilpolynome", für die die Koeffizienten gleich Null gesetzt werden, werden aufgrund von Symmetrien nicht berechnet.
In Figur 4 ist eine Architektur dargestellt, welche ein Polynom 5-ter Ordnung, entsprechend Gleichung 8 berechnet. f(xs,ys) = coo + C01 -xs + cι0-ys + c02-xs 2 + Cn xs -ys + c20-ys2 +
C03-Xs3 + C12 -Xs2-ys + C21 -Xs-ys2 + C3θ-yS 3 + co4-χ s 4 + C13 -χ s 3-ys + c22-χs2-ys2 + c3ι-χs-ys 3 + c40-ys4 + c05-χs5 + C14 -χ s 3-ys + c32-χ s 3-ys2 + c23-χ s 2-ys3 + c4rx5-ys 4 + c50-ys5 mit xs= x - dx ; ys = y - dy
(Gleichung 8)
Die unterste Stufe (stage 0) verarbeitet die Ergebnisse der vorangegangenen Stufe und addiert die Konstante c0o aus Gleichung 8.
Die Stufe "stage 1" enthält zwei Untermodule PE, welche die Terme 1-ten Grades (xs, ys) entsprechend c0ι und cι0 berechnen.
Die Stufe "stage 2" enthalt drei Untermodule PE, welche die Terme 2-ten Grades (xs 2, xs-ys, ys 2) entsprechend c02, cn, c2o berechnen.
Die Stufe "stage 3" enthält zwei Untermodule PE, welche die Terme 3-ten Grades (xs 3, xs 2-ys, Xs7s2 ys 3) entsprechend c0 , c«, Q21, c3o berechnen. Da lediglich 2 Untermodule PE vorhanden sind, können nur 2 der Koeffizienten dieses Grades frei gewählt werden, es werden also 2 „erste Teilpolynome" berechnet. Die anderen Koeffizienten werden zu Null gewählt („zweite Teilpolynome).
Die Stufe "stage 4" enthalt zwei Untermodule PE, welche die Terme 4-ten Grades (xs 4, Xs3-ys, xs 2,ys2. sΥs3, ys 4) entsprechend c04( Cι3, C22, c31, c4o berechnen. Da wie in der vorangegangenen Stufe (stage 2) lediglich 2 Untermodule PE vorhanden sind können nur 2 der Koeffizienten frei gewählt werden (2 „erste Teilpolynome"); während die anderen Koeffizienten zu Null gewählt werden („zweite Teilpolynome").
Die Stufe "stage 5" enthalt drei Untermodule PE, welche die Terme 5-ten Grades (xs 5, xs 4-ys, s 3-ys2, xs 2-ys 3, Xs'ys 4,ys 5) entsprechend c05, Cι4, c23, c 2, c4ι, c5o berechnen. Mit den 3 Untermodulen PE können 3 der Koeffizienten zu Werten ungleich Null gewählt werden (drei „erste Teilpolynome"). Da dieser Stufe keine weitere Stufe vorangeht, werden die unbenutzten Eingange des Untermoduls PE mit dem Wert Null verbunden. Die Addierer der Untermodule PE können dann entfallen und das Signal, das die Konstante bezeichnet, wird dem Multiplikationsuntermodul des Untermoduls direkt zugeführt.
Durch die mit "bypass" gekennzeichnete Verbindung kann ein Untermodul PE aus der Stufe "stage 5" nicht nur mit dem Eingang eines Untermoduls PEβ aus der direkt nachfolgenden Stufe (stage 4), sondern auch mit Untermodul(PE)-Eingängen weiterer nachfolgender Stufen (in Figur 3, "stage 3" und "stage 2") verbunden werden. Anstelle eines Termes 5-ter Ordnung kann damit ein weiterer Term 4-ter oder 3-ter Ordnung implementiert werden.
Die vorstehend anhand der Figuren 3 und 4 beschriebene Anordnung bzw. Schaltungsanordnung ist in der Weise steuerbar, dass die Berechnung eines Polynoms durch sukzessive Multiplikationen erster Teilpolynome erfolgt, und zweite Teilpolynome bei der Berechnung des Polynoms nicht verwendet werden.
Die vorstehend beschriebene Anordnung bzw. Schaltungsanordnung kann Teil („CT") der in der DE 100 52 263 A1 (Anmelder: Liesegang electronics GmbH, Hanno- ver/Deutschland) offenbarten Anordnung zur Bildverarbeitung mit gleichzeitiger Koordinatentransformation sein.
Bezuαszeichenliste
x, y Eingangskoordinaten χ s, ys Verschobene Koordinaten
F_ OUT Transformierte Koordinaten cO, ... Koeffizienten const feste Konstante
D_X, D_Y programmierbare Konstante
MULT Multiplikationsmodul
ADD Additionsmodul
MUX Multiplexer
OFFEST Subtrahierer
PE Untermodul stage 0, ... Untermodulstufe Um¬
SWITCH schalter

Claims

Patentansprüche
1. Verfahren zur Signalverarbeitung, insbesondere der Bildsignalverarbeitung, wobei insbesondere für Abtastwerte von Eingangs- und/oder Ausgangswerten Polynome berechnet und ausgehend von Eingangskoordinaten (x, y) Koordinatentransformationen durchgeführt und transformierte Koordinaten gebildet (F_OUT) werden, dadurch gekennzeichnet, dass a) die Berechnung eines Polynoms durch sukzessive Multiplikationen erster Teilpolynome erfolgt, und b) zweite Teilpolynome bei der Berechnung des Polynoms nicht verwendet werden.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die zweiten Teilpoly- nome aufgrund von Symmetrien des Polynoms bestimmt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Eingangskoordinaten (x, y) durch Subtraktionen von Konstanten (const, D_X; D_Y) verschoben werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass für jede Eingangskoordinate (x, y) jeweils die gleiche Konstante (const) subtrahiert wird und die Subtraktionen zusammengefasst werden.
5. Anordnung zur Signalverarbeitung, insbesondere der Bildsignalverarbeitung, nach einem Verfahren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Anordnung in der Weise steuerbar ist, dass die Berechnung eines Polynoms durch sukzessive Multiplikationen erster Teilpolynome erfolgt, und dass zweite Teilpolynome bei der Berechnung des Polynoms nicht verwendet werden.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Anordnung konfigurierbare Verarbeitungseinheiten (PE) aufweist, mit denen die ersten Teilpolynome berechnet werden.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass die konfigurierbaren Verarbeitungseinheiten (PE) in mindestens zwei Stufen (stage 0, stage 1 , stage 2, stage n-1 , stage n) kaskadiert sind und in der Weise angeordnet sind, dass Ausgangssignale einer Stufe in einer oder in mehreren nachgeschalteten Stufen weiterverarbeitet werden.
8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass eine konfigurierbare Verarbeitungseinheit (PE) eine Multiplexereinrichtung (MUX), eine Additionseinrichtung ( ADD) und eine Multiplikationseinrichtung (MULT) aufweist, dass die Multiplexereinrichtung (MUX) eine Koordinate (X_S, Y_S) auswählt; dass die Additionseinrichtung (ADD) mindestens ein Ausgangssignal mindestens einer vorgeschalteten Stufe und mindestens eine Konstante (const) addiert, und dass die Multiplikationseinrichtung (MULT) Ausgangssignale der Multiplexereinrichtung (MUX) und der Additionseinrichtung (ADD) multipliziert.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass der konfigurierbaren Verarbeitungseinheit (PE) eine Subtrahiereinrichtung (OFFSET) vorgeschaltet ist, die aus einer Eingangskoordinate (x, y) und aus einer programmierbaren Konstante (D_X, D_Y) die von der Multiplexereinrichtung (MUX) auszu- wählende Koordinate (X_S, Y_S) bildet.
10. Anordnung nach einem oder mehreren der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass Ausgangssignale mindestens einer Stufe durch Schalter (SWITCH) nicht durchgeschaltet werden.
11. Anordnung nach einem oder mehreren der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass sie weniger konfigurierbare Verarbeitungseinheiten (PE) ausweist, als zur Berechnung eines vollständigen Polynoms benötigt werden.
PCT/EP2002/010602 2001-09-20 2002-09-20 Verfahren und anorndung zur signalverarbeitung, insbesondere der bildsignalverarbeitung WO2003025857A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2002337121A AU2002337121A1 (en) 2001-09-20 2002-09-20 Method and arrangement for signal processing in particular image signal processing
US10/490,352 US20050047668A1 (en) 2001-09-20 2002-09-20 Method and arrangement for signal processing particular image signal processing
EP02772332A EP1430445A2 (de) 2001-09-20 2002-09-20 Verfahren und anorndung zur signalverarbeitung, insbesondere der bildsignalverarbeitung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10146416.9 2001-09-20
DE10146416A DE10146416A1 (de) 2001-09-20 2001-09-20 Verfahren und Anordnung zur effizienten Berechnung polynombasierter Koordinatentransformationen

Publications (2)

Publication Number Publication Date
WO2003025857A2 true WO2003025857A2 (de) 2003-03-27
WO2003025857A3 WO2003025857A3 (de) 2004-01-15

Family

ID=7699698

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/010602 WO2003025857A2 (de) 2001-09-20 2002-09-20 Verfahren und anorndung zur signalverarbeitung, insbesondere der bildsignalverarbeitung

Country Status (6)

Country Link
US (1) US20050047668A1 (de)
EP (1) EP1430445A2 (de)
AU (1) AU2002337121A1 (de)
DE (1) DE10146416A1 (de)
TW (1) TWI233296B (de)
WO (1) WO2003025857A2 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502141A (en) * 1981-09-11 1985-02-26 Nippon Electric Co., Ltd. Circuit for checking bit errors in a received BCH code succession by the use of primitive and non-primitive polynomials
US5261034A (en) * 1990-08-21 1993-11-09 Fuji Xerox Co., Ltd. Graphics microcomputer for generating geometric figures
DE10052263A1 (de) * 2000-10-21 2002-05-08 Liesegang Electronics Gmbh Verfahren und Anordnung zur Bildverarbeitung mit gleichzeitiger Koordinatentransformation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502141A (en) * 1981-09-11 1985-02-26 Nippon Electric Co., Ltd. Circuit for checking bit errors in a received BCH code succession by the use of primitive and non-primitive polynomials
US5261034A (en) * 1990-08-21 1993-11-09 Fuji Xerox Co., Ltd. Graphics microcomputer for generating geometric figures
DE10052263A1 (de) * 2000-10-21 2002-05-08 Liesegang Electronics Gmbh Verfahren und Anordnung zur Bildverarbeitung mit gleichzeitiger Koordinatentransformation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WINZKER M ET AL: "VLSI CHIP SET FOR 2D HDTV SUBBAND FILTERING WITH ON-CHIP LINE MEMORIES" IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE INC. NEW YORK, US, Bd. 28, Nr. 12, 1. Dezember 1993 (1993-12-01), Seiten 1354-1361, XP000435910 ISSN: 0018-9200 *

Also Published As

Publication number Publication date
DE10146416A1 (de) 2003-04-17
US20050047668A1 (en) 2005-03-03
WO2003025857A3 (de) 2004-01-15
TWI233296B (en) 2005-05-21
EP1430445A2 (de) 2004-06-23
AU2002337121A1 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
DE2810430C3 (de) Verfahren und Schaltung zur selektiven Korrektur derFarben eines zu reproduzierenden Bildes
DE102009039428B4 (de) Digitalfilter
DE3240906A1 (de) Digitale filteranordnung mit zwei ausgaengen
EP2052550A2 (de) Bildverarbeitungsvorrichtung für farb-bilddaten und verfahren zur bildverarbeitung von farb-bilddaten
DE4437385A1 (de) Verfahren und Vorrichtung zur Bildkorrektur
DE4344157A1 (de) Funkgerät
DE102018115991B4 (de) Digitale schaltung zur korrektur eines vignettierungseffekts in werten von pixeln eines bildes einer elektronischen kamera
EP0669585B1 (de) Iterativer Interpolator
EP1430445A2 (de) Verfahren und anorndung zur signalverarbeitung, insbesondere der bildsignalverarbeitung
EP1672480B1 (de) Verfahren und Vorrichtung zur Durchführung einer Multiplikations- oder Divisionsoperation in einer elektronischen Schaltung
DE3512681C2 (de)
EP0148528B1 (de) Verfahren und Schaltungsanordnung zum Erhöhen der Auflösung eines digitalisierten, zeitabhängigen Signals
DE10221389A1 (de) Verfahren zur Ermittlung eines Pixelwertes eines Pixel aufweisenden Bildes, Gewichtungsmatrix und Recheneinrichtung
DE10200133A1 (de) Verfahren und Vorrichtung zur Berechnung von Modulo-Operationen
EP0629943B1 (de) Multiplizierer für reelle und komplexe Zahlen
WO2003021424A2 (de) Verfahren und vorrichtung zum modularen multiplizieren
DE19630435C1 (de) Schaltungsanordnung zur Multiplikation einer ersten komplexen Eingangsgröße mit einer zweiten komplexen Eingangsgröße
DE69930815T2 (de) Verfahren und Gerät zur Grössenänderung eines Videobildes
DE3505989C2 (de)
DE69722719T2 (de) Interpolationsfilter
CH651682A5 (de) Koordinatenwandler zur umwandlung von kartesischen vektorgroessen in polare vektorgroessen.
DE4126953C2 (de) Schaltungsanordnung zur Durchführung des CORDIC-Algorithmus
EP1826664B1 (de) Verfahren und Schaltungsanordnung zum Berechnen eines Betrags eines komplexen Signals
EP1898352B1 (de) Verfahren und Vorrichtung zur Erhöhung der Auflösung einer Datenfolge
DE19718657A1 (de) Verfahren und Anordnung zur Bildpunktwertberechnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BY BZ CA CH CN CO CR CU CZ DE DM DZ EC EE ES FI GB GD GE GH HR HU ID IL IN IS JP KE KG KP KR LC LK LR LS LT LU LV MA MD MG MN MW MX MZ NO NZ OM PH PL PT RU SD SE SG SI SK SL TJ TM TN TR TZ UA UG US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ UG ZM ZW AM AZ BY KG KZ RU TJ TM AT BE BG CH CY CZ DK EE ES FI FR GB GR IE IT LU MC PT SE SK TR BF BJ CF CG CI GA GN GQ GW ML MR NE SN TD TG AE AG AL AM AT AZ BA BB BG BR BY BZ CA CH CN CO CR CZ DE DK DM DZ EC EE ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KR KZ LK LR LS LT LU LV MA MD MG MK MN MX MZ NO NZ OM PH PL PT RO RU SD SE SI SK SL TJ TM TN TR TT TZ UA UG UZ VC YU ZA ZM ZW GH GM KE LS MW MZ SL SZ TZ UG ZM ZW

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002772332

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002772332

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10490352

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP