WO2002073684A1 - Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats - Google Patents

Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats Download PDF

Info

Publication number
WO2002073684A1
WO2002073684A1 PCT/EP2002/002796 EP0202796W WO02073684A1 WO 2002073684 A1 WO2002073684 A1 WO 2002073684A1 EP 0202796 W EP0202796 W EP 0202796W WO 02073684 A1 WO02073684 A1 WO 02073684A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass
substrate
semiconductor
flat substrate
substrates
Prior art date
Application number
PCT/EP2002/002796
Other languages
English (en)
French (fr)
Inventor
Hans-Joachim Quenzer
Arne Veit Schulz
Bernd Wagner
Peter Merz
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26008793&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2002073684(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from DE10118529A external-priority patent/DE10118529C1/de
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to US10/471,581 priority Critical patent/US7416961B2/en
Priority to JP2002572631A priority patent/JP4480939B2/ja
Priority to EP02727409A priority patent/EP1371092B2/de
Publication of WO2002073684A1 publication Critical patent/WO2002073684A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • C03B19/02—Other methods of shaping glass by casting molten glass, e.g. injection moulding
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Definitions

  • the invention relates to a method for structuring a flat substrate consisting of glass-like material.
  • Glass or glass-like materials as a material in modern microelectronics or micromechanics have numerous advantages over other materials, in particular plastics, in terms of their low thermal expansion coefficient, which is comparable to that of semiconductor materials, and also have great mechanical and chemical stability, which means that these materials are used in many technical areas are of great importance.
  • microstructure bodies are used in all z.
  • Currently known methods made of plastic For example, DE 4307 869 A1 describes a method in which microstructure bodies made of plastic or sintered materials are molded using a mold insert.
  • the micro-structured mold insert is made from a solid body made of metal, ceramic, glass, stone or single-crystal material by precision mechanical processing, additive or subtractive structuring.
  • the mold insert is then filled with flowable material, covered and after it has solidified, the material is separated from the mold insert.
  • the microstructure body produced in this way also has the disadvantage that it is made from a material with a large coefficient of thermal expansion and has a lower mechanical and chemical stability than glass-like materials.
  • WO 97/19027 A1 explains a basic substrate and a method for its production which has a trench structure into which biological sample material is introduced.
  • the base substrate To structure the base substrate, it is heated in such a way that it can be easily deformed and, when the required temperature is reached, a stamp unit, which consists of a non-deformable material, is applied to the base substrate. The base substrate is then cooled and the stamp unit is removed again.
  • a stamp unit which consists of a non-deformable material
  • composite materials made of silicon and glass play a major role.
  • Such composite elements can take advantage of the complementary properties of both materials.
  • glass has a very low electrical and thermal conductivity compared to silicon, but is, in contrast to silicon, optically transparent in the visible wavelength range.
  • glass or glass-like materials play an important role in the implementation of micromechanical components. Glass is often used as an electrically insulating material, particularly with regard to encapsulating the components at wafer level. But also in this context one encounters the above-mentioned limits in microstructuring.
  • the invention is based on the object of specifying a method for structuring a flat substrate consisting of glass-like material in such a way that the structuring of glass or glass-like materials, preferably in the form of a flat substrate with structural dimensions in the micro and sub-micro range, is to be carried out almost arbitrarily.
  • the material glass in microelectronics and also micromechanics should achieve a significance comparable to that of semiconductor materials with regard to processability and range of applications.
  • the method is also intended to permit the precise and cost-effective production of such structured glass-like flat substrates as well as. That too should In principle, methods offer the possibility of bringing semiconductor substrates and glass-like sheet materials into intimate contact with one another and structuring them in a composite manner in the desired manner.
  • claim 21 is a glass-like flat substrate produced and structured using this method. Preferred uses of the products that can be produced by the method are also specified.
  • the method according to the invention makes use of the shaping methods customary in semiconductor processing.
  • Shaping processes in particular for single-crystal silicon, are widespread in semiconductor technology and are part of the standard processes.
  • the combination of lithography processes with wet-chemical isotropic as well as anisotropic etching processes and various dry etching processes means that a large number of options are available for producing almost any structured silicon surface. Because of the mass application in semiconductor technology, these methods are available at low cost.
  • a semiconductor surface substrate consisting of a semiconductor material is provided, for example in the form of a silicon wafer, which is structured in a subsequent step using the known techniques.
  • conventional lithography processes for example, digital or continuous structures are transferred into a photosensitive varnish, for example on a Silicon substrate, preferably single-crystalline silicon wafer, is applied.
  • contact or projection exposure customary in the semiconductor industry, standard methods for the transmission of digital structures are available.
  • gray-tone lithography surfaces of almost any shape can be imaged.
  • the unexposed coating volume is removed in a developer bath.
  • the topography of the lacquer is transferred into the silicon by etching processes.
  • Both wet chemical etching processes KOH processes
  • plasma etching processes plasma etching processes
  • RIE reactive ion etch
  • a borosilicate glass (Pyrex TM, Borofloat TM) is used as the glass-like surface substrate, the thermal expansion coefficient of which is largely matched to that of silicon.
  • the two disc-shaped materials are stacked on top of one another as a vertical composite (single or multiple).
  • the actual structure-transferring step now takes place from the pre-structured semiconductor flat substrate to the glass-like flat substrate, by means of a tempering process of the connected flat substrates.
  • a tempering process of the connected flat substrates In a furnace process in which the glass-like material is heated into the plastic region above the glass temperature T G , the glass material completely fills the structural openings or the depressions within the semiconductor flat substrate.
  • T G glass temperature
  • the glass-like surface substrate After appropriate cooling of the two intimately connected surface substrates, the thermal expansion behavior of which is comparable or even identical, as a result of which little or no thermal stress occurs, the glass-like surface substrate has the structure of the semiconductor surface substrate in the negative form.
  • the surface of the glass-like surface substrate is then ground back to the pre-structured semiconductor surface and polished, e.g. by chemical-mechanical polishing, so that after completion of this processing step, a composite surface substrate is obtained, in which glass or glass-like material is formed with structural dimensions that were previously reserved only for semiconductor materials and, above all, single-crystal silicon.
  • the back of the semiconductor flat substrate is now processed by the excess semiconductor material, for example silicon, also being removed by grinding and polishing. That leaves one Substrate left, which consists of semiconductor material in certain areas and the glassy material in others.
  • the excess semiconductor material for example silicon
  • the surface topography of a structured semiconductor flat substrate for example in the form of a silicon master, can thus be transferred exactly into glass-like materials. This results in considerable advantages in manufacturing and in terms of precision. In this way, the advantages of silicon technology (precise shaping processes down to the sub- ⁇ m range, variety of structuring options) and the good material properties of glass can be combined.
  • a particularly important aspect here is the very good thermal compatibility of both materials, for example silicon and glass (borosilicate glasses such as Pyrex ® , Tempax ® or Borofloat glass). Due to the almost perfect agreement of the thermal expansion coefficients between silicon and Pyrexglas ® , a thermally homogeneous substrate can be produced. In particular, there are no effects that can be attributed to thermally induced stress, such as a tendency to crack or bend the substrates.
  • the thickness of both surface substrates is typically between 0.1 mm and 1 mm. It will be emphasized at this point that the lateral geometry of the segmentation of the semiconductor and glass-like surface substrate is not subject to any fundamental restriction.
  • the areas of different materials can be contiguous or non-contiguous.
  • the minimum dimensions of the areas depend on the precision of the primary semiconductor structuring method and the mechanical stability of the wafer or chip.
  • anisotropic dry etching (“Deep RIE"), an aspect ratio (height: width) of approximately 10: 1 can be achieved with the silicon structures. This would, for example, result in openings or holes with a diameter of 50 ⁇ m in a 500 ⁇ m thick glass wafer.
  • the finest glass structures can have smaller dimensions, since it is possible to etch very fine holes in silicon, for example using pore etching.
  • FIG. 4 top view of a semiconductor surface substrate with insulated electrical feedthroughs. WAYS OF CARRYING OUT THE INVENTION, INDUSTRIAL APPLICABILITY
  • FIG. 1 The process steps according to the invention are shown in a schematic sequence in FIG. 1.
  • the illustrations shown in FIGS. 1a to 1f have hatched surface areas which correspond to the glass-like surface substrate, for example a single-crystal silicon wafer.
  • the areas of black design relate to the semiconductor area substrate, which is structured in a predetermined manner.
  • the glass-like surface substrate is intimately disposed on the already pre-structured semiconductor surface substrate by way of anodic bonding.
  • Both surface substrates include intermediate volumes, which are predetermined by the geometry of the depressions within the surface of the semiconductor surface substrate.
  • the two surface substrates are advantageously joined together under vacuum conditions, so that after anodic bonding has been carried out according to FIG.
  • the annealing process which is preferably carried out in an oven process, is carried out under normal pressure conditions or under elevated pressure conditions.
  • the driving force with which the plastic glass material is driven into the structural openings is in principle the vacuum enclosed within the structural openings, but the process can be supported by any overpressure conditions within the tempering furnace. At constant temperature and corresponding process time, however, the material properties of the glass-like flat substrate have a decisive influence on the form and accuracy of the structural impression.
  • the semiconductor surface substrate can be removed from below according to FIG. 1c, so that a glass-like Surface substrate is formed in which finely structured semiconductor regions are contained, or else the glass-like surface substrate is removed from above in accordance with method step Fig. 1d in such a way that the glass-like surface substrate is flush with the structured surface of the semiconductor surface substrate (see here Fig. 1d ).
  • FIG. 1e finally shows the result of a further material removal process, which eliminates the corresponding surface substrate portions that project beyond the structured areas (see FIGS. 1c, 1d).
  • a finely structured glass-like flat substrate is obtained, which is completely interspersed with a large number of semiconductor openings.
  • Such a composite component can, as will be explained below, serve for the selective electrical contacting of microelectronic components.
  • FIG. 1f shows a glass-like surface substrate provided with perforations or complete openings, which is obtained after an etching process in which the semiconductor material regions shown in FIG. 1 are removed.
  • the pre-structured semiconductor flat substrate can be reused by applying suitable separating layers, as a result of which the process costs can be considerably reduced.
  • suitable separating layers it is necessary that one or more separating layers are introduced between the two surface substrates before the connection of the two surface substrates.
  • a carbon layer (also diamond or diamond-like, SiC) is applied to the semiconductor surface substrate, for example Si wafer, which prevents the glass from sticking to the silicon.
  • the connection of the Si wafer to the glass wafer is achieved by a ring made of a solder, which connects the two wafers at the wafer edge in a vacuum-tight manner.
  • the solder becomes liquid at the process temperature at which the glass flows, the poor wetting of the uncoated glass or carbon layers prevents the solder from penetrating too far between the wafers.
  • the separation of the two wafers can either be done purely mechanically, the solder ring can also be removed by etching or the carbon layer is removed between the two substrates by an oxidation process (approx. 400 - 500 ° C under oxygen).
  • these layers may have to be applied again.
  • An adhesion-promoting layer made of a suitable metal is applied to the Si wafer, e.g. Tantalum. Another metal is applied to this layer, e.g. Tin. Tin also prevents the glass from sticking to the silicon and is liquid during the glass flow process. The separation of the two wafers can either take place purely mechanically during a further tempering step above the melting point of tin, or the metal is selectively etched out of the silicon and glass.
  • a second layer is applied to the silicon wafer, with which the glass wafer can be connected directly (e.g. by anodic bonding). Examples of this would be silicon, titanium, aluminum or tantalum. At the end of the entire process, this sacrificial layer is selectively removed from the glass or silicon by etching. In order to avoid attacking the original Si wafer, the wafer can also be provided with suitable layers, e.g. Silicon nitride or silicon carbide.
  • the manufacturing process can be modified so that the silicon wafer can be used several times. Under certain circumstances, the separating layers have to be applied again before being used again.
  • the structured glass wafer obtained after the silicon wafer has been separated off only has to be ground down on the back in order to obtain complete openings.
  • chips are electrically contacted via pads lying on the edge of the chips.
  • this is disadvantageous and is therefore not desired.
  • the electrical feedthrough offers lower series resistance, lower stray capacitance and lower inductance than contacting over the edge.
  • the top level can consist of sensors (e.g. optical) and the signal processing electronics can be found in the chip underneath.
  • Probe cards consist of micro contact arrays for automated electrical testing of chips, wafers or printed circuit boards. In this case, a through-connection is desired for electrical reasons, for larger probe cards also for reasons of space.
  • Figure 2 shows a schematic plan view of a processed glass wafer (white area), which is interspersed with electrical contacts (black areas).
  • a such a structure is obtainable in the process step according to FIG. 1e.
  • the electrical contacts through the glass wafer can consist of high-flying silicon (process without a separating layer) or of metals (process with a separating layer and subsequent metallization of the free openings in the glass wafer).
  • micromechanical component micro-mechanical switch
  • FIGS. 3 a) and b A specific example of this can be seen in FIGS. 3 a) and b).
  • a micromechanical component micro-mechanical switch
  • FIGS. 3 a) and b A specific example of this can be seen in FIGS. 3 a) and b).
  • a micromechanical component micro-mechanical switch
  • FIGS. 3 a) and b A specific example of this can be seen in FIGS. 3 a) and b).
  • a micromechanical component micro-mechanical switch
  • FIGS. 3 a) and b A specific example of this can be seen in FIGS. 3 a) and b).
  • a micromechanical component micro-mechanical switch
  • FIGS. 3 a) and b A specific example of this can be seen in FIGS. 3 a) and b).
  • the entire structure is hermetically sealed with a lid wafer by means of a soldering process, the electrical contacts between the two wafers also being produced.
  • the electrical contact areas shown in FIG. 2 also serve for targeted heat dissipation. Areas of application are conceivable for applications in which heat has to be dissipated in certain areas in a glass substrate.
  • the silicon or metal bushings are used here as heat conduction paths.
  • FIG. 4 shows an exemplary embodiment of a silicon wafer (black areas) which has annular glass areas (white areas) for the purpose of isolated electrical feedthroughs.
  • a silicon wafer black areas
  • annular glass areas white areas
  • Such a structure can also be obtained in a somewhat modified form in the course of the method step according to FIG. 1e.
  • Such silicon wafers, in which glass is incorporated in certain areas for electrical, thermal or optical reasons, are suitable for a large number of different applications:
  • Silicon wafers with thermally insulated areas are suitable for these applications.
  • Thermally insulated areas on silicon wafers are particularly useful in thermal Sensors are required, for example with thermopiles, bolometers or pyroelectric sensors. So far, membrane structures have been produced in or on the chip for these sensor types in order to ensure thermal insulation. However, for reasons of stability, these sensors are not suitable for areas of application with high mechanical loads.
  • Silicon wafers with electrically insulated areas The structures according to FIGS. 1d or 1e can also be used for this purpose. Passive HF components (e.g. inductors) or MEMS components with high quality can be placed on the glass areas. Due to the losses in the substrate, high grades cannot be achieved on pure silicon substrates.
  • Passive HF components e.g. inductors
  • MEMS components with high quality can be placed on the glass areas. Due to the losses in the substrate, high grades cannot be achieved on pure silicon substrates.
  • Silicon wafers with optical windows The structures according to FIGS. 1c or 1e can be used for this. Possible uses are e.g. Light collimators with a specific shape or collimator arrays with narrow openings.
  • connection techniques based on glass solders are only suitable for sealing over a comparatively low topography (approx. 0.5 ⁇ m).
  • the improved handling of the complete chip also speaks for the production of bushings.
  • components constructed in this way are also suitable for use within flip-chip processes or even for use of the chip directly in the circuit board assembly, e.g. as an SMD component.
  • the method according to the invention enables the parallel production of a large number of individual structured glass-like flat substrates, which can also be produced in a batch process, as a result of which the method is also outstandingly suitable from the point of view of industrial mass production.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Micromachines (AREA)

Abstract

Das erfindungsgemässe Verfahren zeichnet sich durch die Kombination der folgenden Verfahrensschritte aus: a) Bereitstellen eines aus einem Halbleitermaterial bestehenden Halbleiter-Flächensubstrats; b) Strukturieren mindestens einer Oberfläche des Halbleiter-Flächensubstrats zum Erhalt von Vertiefungen auf der Oberfläche; c) Verbinden der Oberfläche des Halbleiter-Flächensubstrats mit dem glasartigen Flächensubstrat, wobei die strukturierte Oberfläche des Halbleiter-Flächensubstrats mit einer Oberfläche des glasartigen Flächensubstrats mindestens teilweise überdeckend zusammengeführt wird; d) Tempern der verbundenen Flächensubstrate derart, dass ein Hineinfliessen wenigstens von Teilbereichen des glasartigen Materials in die Vertiefungen der strukturierten Oberfläche des Halbleiter-Flächensubstrats erfolgt; e) Materialabtrag zumindest des wiederverfestigten glasartigen Flächensubstrates, derart, dass das glasartige Flächensubstrat eine bündig zur strukturierten Oberfläche des Halbleiter-Flächensubstrats anschliessende Oberfläche annimmt.

Description

Verfahren zur Strukturierung eines aus glasartigen Material bestehenden
Flächensubstrats
Technisches Gebiet
Die Erfindung bezieht sich auf ein Verfahren zur Strukturierung eines aus glasartigen Material bestehenden Flächensubstrats.
Stand der Technik
Glas oder glasartige Materialien als Werkstoff in der modernen Mikroelektronik oder Mikromechanik besitzen gegenüber anderen Materialien insbesondere Kunststoffe zahlreiche Vorteile hinsichtlich ihres mit Halbleitermaterialien vergleichbaren, geringen thermischen Ausdehnungskoeffizienten und verfügen darüber hinaus über eine große mechanische sowie auch chemische Stabilität, wodurch diese Materialien in vielen technischen Bereichen von großer Bedeutung sind.
Jedoch sind der Herstellung insbesondere von technisch sehr interessanten Produkten, insbesondere von mikromechanischen und mikroelektronischen Bauelementen aus Glas sehr enge Grenzen gesetzt, da bislang hinsichtlich der Mikrostrukturierung von Glas nur wenig geeigneten Ätzverfahren vorhanden sind, so daß bislang lediglich mechanischen Verfahren wie Sägen, Schleifen, Polieren, Ritzen, Ultraschall oder Sandstrahlen zum Einsatz kommen. Dadurch sind die Strukturierungsmöglichkeiten von Glas stark eingeschränkt. Mit diesen konventionellen Bearbeitungstechniken ist jedoch eine Strukturierung von Glas in den Mikro- und insbesondere Submikrometerbereich nicht mit der in der Halbleiter- Bauelement-Technik geforderten Präzision möglich.
Aufgrund dieser stark eingeschränkten Strukturierungsmöglichkeiten werden Mikrostrukturkörper bei allen z. Zt. bekannten Verfahren aus Kunststoff gefertigt. So beschreibt bspw. die DE 4307 869 A1 ein Verfahren, bei dem Mikrostrukturkörper aus Kunststoff oder Sinterwerkstoffen mittels eines Formeinsatzes abgeformt werden. Der mikrostrukturierte Formeinsatz wird hierbei aus einem festen Körper, der aus Metall, Keramik, Glas, Stein oder einkristallinem Material ist, durch feinmechanische Präzisionsbearbeitung, additive oder subtraktive Strukturierung hergestellt. Anschließend wird der Formeinsatz mit fließfähigem Material ausgefüllt, überdeckt und nach seiner Verfestigung wird das Material von dem Formeinsatz getrennt. Der so gefertigte Mikrostrukturkörper weißt allerdings ebenfalls den Nachteil auf, dass er aus einem Material mit einem großen thermischen Ausdehnungskoeffizienten gefertigt ist und im Vergleich zu glasartigen Materialien über eine geringere mechanische und chemische Stabilität verfügt.
In der WO 97/19027 A1 wird ein Grundsubstrat sowie, ein Verfahren zu seiner Herstellung erläutert, das eine Grabenstruktur aufweist, in die biologisches Probenmaterial eingebracht wird. Zur Strukturierung des Grundsubstrats wird dieses derart erwärmt, dass es sich leicht verformen läßt und bei Erreichen der erforderlichen Temperatur eine Stempeleinheit, die aus einem nicht deformierbaren Werkstoff besteht, auf das Grundsubstrat aufgebracht. Anschließend wird das Grundsubstrat abgekühlt und die Stempeleinheit wieder entfernt. Mit dem hier beschriebenen Verfahren können zwar auch Grundsubstrate aus glasartigen Werkstoffen verformt werden, die Kombination von beliebigen Bereichen aus Glas und Silizium auf ein und demselben Träger, je nach dem, welche Eigenschaften lokal erforderlich sind, ist aber auch mit diesem Verfahren nicht zu erreichen. Könnten die technischen Grenzen in der Glasbearbeitung durchbrochen werden, so ließen sich neue Anwendungsgebiete erschließen, in denen Verbundwerkstoffe aus Silizium und Glas eine tragende Rolle spielen. Derartige Verbundelemente können sich die komplementären Eigenschaften beider Materialien zunutze machen. Zum Beispiel besitzt Glas im Vergleich zu Silizium eine sehr niedrige elektrische und thermische Leitfähigkeit, ist jedoch im Gegensatz zu Silizium im sichtbaren Wellenlängenbereich optisch transparent.
Zudem spielt neben Silizium Glas oder glasartige Materialien eine wichtige Rolle bei der Realisierung mikromechanischer Komponenten. Besonders im Hinblick auf eine Verkapseln der Bauelemente auf Waferlevel wird Glas als elektrisch isolierendes Material häufig eingesetzt. Aber auch in diesem Zusammenhang stößt man in der Mikrostrukturierung auf die vorstehend genannten Grenzen.
den bisher bekannten Verfahren ist es nicht möglich ein inniges Gefüge aus einem Halbleiter, bspw. Silizium und Glas herzustellen, dessen Geometrie lateral im Mikro- und sub-Mikrobereich frei dimensioniert werden kann. Dies jedoch wäre wünschenswert, sodass auf ein und demselben Träger beliebige Bereiche aus Glas und Silizium miteinander kombiniert und vor allem dimensioniert werden können, je nach dem welche Eigenschaften lokal erforderlich sind.
Darstellung der Erfindung
Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Strukturierung eines aus glasartigen Material bestehenden Flächensubstrats derart anzugeben, dass eine Strukturierung von Glas oder glasartigen Materialien, vorzugsweise in Form eines Flächensubstrats mit Strukturdimensionen im Mikro- und sub-Mikrobereich nahezu beliebig vorgenommen werden soll. Insbesondere soll der Werkstoff Glas in der Mikroelektronik sowie auch Mikromechanik in Hinblick auf Verarbeitungsfähigkeit und Einsatzspektrum eine mit Halbleitermaterialien vergleichbare Bedeutung erreichen. Das Verfahren soll eine präzise und möglichst kostengünstige Herstellung derartig strukturierter glasartiger Flächensubstrate sowie auch gestatten. Auch soll das Verfahren grundsätzlich die Möglichkeit bieten Halbleitersubstrate und glasartige Flächenmaterialien miteinander in einen innigen Kontakt zu bringen und in Verbundform miteinander in gewünschter Weise zu strukturieren.
Die Lösung der der Erfindung zugrundeliegenden Aufgabe ist im Anspruch 1 angegeben. Gegenstand des Anspruchs 21 ist ein mit diesem Verfahren hergestelltes und strukturiertes glasartiges Flächensubstrats. Ferner werden bevorzugte Verwendungen der mit dem Verfahren herstellbaren Produkten angegeben. Gegenstand der Unteransprüche sowie der Beschreibung insbesondere unter Bezugnahme auf die Figuren betreffen den Erfindungsgedanken vorteilhaft weiterbildende Merkmale.
Das erfindungsgemäße Verfahren macht sich die in der Halbleiterbearbeitung üblichen Formgebungsverfahren zunutze. So sind Formgebungsverfahren insbesondere für einkristallines Silizium in der Halbleitertechnologie weit verbreitet und gehören zu den Standardverfahren. Durch die Kombination von Lithographieprozessen mit nasschemischen isotropen sowie auch anisotropen Ätzverfahren und diversen Trockenätzverfahren stehen eine große Anzahl an Möglichkeiten zur Herstellung von fast beliebig strukturierten Siliziumoberflächen zur Verfügung. Durch die Massenanwendung in der Halbleitertechnik sind diese Verfahren kostengünstig verfügbar.
Um die in der Halbleitertechnologie erfolgreich angewandten Strukturierungsverfahren auch an Glas oder glasartigen Materialien anwenden zu können dient das nachstehende erfindungsgemäße Verfahren, das sich im einzelnen aus den folgenden Verfahrensschritten zusammensetzt:
Zunächst wird ein aus einem Halbleitermaterial bestehendes Halbleiter- Flächensubstrat, bspw. in Form eines Silizium-Wafers bereitgestellt, das mit den bekannten Techniken in einem nachfolgenden Schritt strukturiert wird. So werden mit herkömmlichen Lithographieprozessen digitale oder kontinuierliche Strukturen in einen photosensitiven Lack übertragen, der bspw. auf ein Siliziumsubstrat, vorzugsweise einkristalliner Siliziumwafer, aufgebracht ist. Mit der in der Halbleiterindustrie üblichen Kontakt- oder Projektionsbelichtung stehen Standardverfahren zur Übertragung von digitalen Strukturen zur Verfügung. Mit Hilfe der Grautonlithographie können somit auch fast beliebig geformte Oberflächen abgebildet werden. Nach dem Belichten wird in einem Entwicklerbad das nicht belichtete Lackvolumen entfernt. Durch Ätzprozesse wird die Topographie des Lackes in das Silizium übertragen. In Frage kommen dabei sowohl nasschemische Ätzverfahren (KOH-Verfahren) als auch im besonderen Maße Plasmaätzverfahren (Plasma-Etch, Reactive Ion Etch (RIE)). Mit beiden Verfahren können auch vergleichsweise tiefe Strukturen mit Strukturdimensionen im Submikrometerbereich hergestellt werden.
Nun erfolgt ein inniges Verbinden der Oberfläche des Halbleiter-Flachensubstrats mit einem glasartigen Flächensubstrat, wobei die strukturierte Oberfläche des Halbleiter- Flachensubstrats mit einer Oberfläche des glasartigen Flächensubstrats mindestens teilweise überdeckend zusammengeführt wird. Zur festen und innigen Verbindung beider Flächensubstrate eignet sich besonders das anodische Bonden, sodass eine hermetisch dichte Verbindung zwischen beiden Flächensubstraten entsteht
Die Technik des Anodischen Bondens ist bereits seit Ende der sechziger Jahre bekannt, bei der zwei hochplanare Substrate, in der Regel bestehend aus einem Metall- und einem Isolatorsubstrat auf einer sogenannten "Hot Plate" erhitzt. Im vorstehend beschriebenen Fall werden das Halbleiter- und das glasartige Flächensubstrat zusammengefügt. Zusätzlich wird eine Spannung zwischen beiden Flächensubstraten von bis zu 1000 V angelegt. Befindet sich der negative Pol am glasartigen Flächensubstrat, so wandern die in der Glasmatrix vorhandenen positiven, beweglichen Ionen in Richtung Kathode. Die unbeweglichen, und somit ortsfesten Sauerstoffionen bilden an der Grenze zum Halbleiter eine negative Raumladungszone. Zum einen führt die resultierende elektrostatische Kraft zu einem engen Kontakt der beiden Substratoberflächen. Zum anderen wird durch die starken elektrischen Felder an der Grenzfläche zwischen dem Halbleiter-Flächensubstrat, bspw. ein Siliziumwafer, und dem Glas eine elektrochemische Reaktion ausgelöst in deren Verlauf sich an der Grenzfläche ein Oxid ausbildet das beide Substrate miteinander verbindet.
Beim Anodischen Bonden von Si und Glas wird als glasartiges Flächensubstrat ein Borosilikatglas (Pyrex™, Borofloat™) verwendet, das im thermischen Ausdehnungskoeffizient weitgehend an Silizium angepaßt ist. Allerdings werden bei diesem Verfahren die beiden scheibenförmig vorliegenden Materialien als vertikaler Verbund (einfach oder mehrfach) übereinandergestapelt.
Nun erfolgt der eigentliche Struktur-übertragende Schritt vom vorstrukturierten Halbleiter-Flächensubstrat auf das glasartige Flächensubstrat, im Wege eines Tempervorganges der verbundenen Flächensubstrate. Im Wege eines Ofenprozess, bei dem das glasartige Material in den plastischen Bereich oberhalb der Glastemperatur TG erhitzt wird, füllt das Glasmaterial die Strukturöffnungen bzw. die Vertiefungen innerhalb des Halbleiter-Flachensubstrats vollständig aus. Nach entsprechendem Abkühlen beider innig miteinander verbundenen Flächensubstrate, deren thermisches Ausdehnungsverhalten vergleichbar oder gar identisch sind, wodurch nur geringe oder keine thermischen Spannungen auftreten, weist das glasartige Flächensubstrat die Struktur des Halbleiter-Flachensubstrats in der Negativform auf.
Anschließend wird die Oberfläche des glasartigen Flächensubstrats bis auf die vorstrukturierte Halbleiteroberfläche zurückgeschliffen und poliert, z.B. durch Chemisch-mechanisches Polieren, sodass bereits nach Vollendung dieses Bearbeitungsschrittes ein Verbund-Flächensubstrat erhalten wird, in dem Glas oder glasartiges Material mit Strukturdimensionen geformt ist, die bislang nur Halbleitermaterialien und allen voran einkristallines Silizium vorbehalten waren.
In weiteren vorteilhaften Bearbeitungsschritten wird nun die Rückseite des Halbleiter- Flächensubstrat bearbeitet, indem das überschüssige Halbleitermaterial, bspw. Silizium ebenfalls durch Schleifen und Polieren entfernt wird. Damit bleibt ein Substrat übrig, das in bestimmten Arealen aus Halbleitermaterial und in anderen aus dem glasartigen Material besteht.
Zusätzlich ist es möglich in einem weiteren Ätzprozess das Halbleitermaterial zu entfernen, um zum Beispiel sehr schmale Löcher oder Durchbrüche im Glassubstrat zu erhalten. Weitere mechanische Schleif- und Poliervorgänge können sich daran anschließen, um die Durchbrüche präzise zu öffnen bzw. entsprechende Öffnungskonturen zu erhalten.
Unter Ausnutzung der Fliesseigenschaft von Glas im erhitzten Zustand kann also die Oberflächentopographie von einem strukturierten Halbleiter-Flachensubstrats, bspw. in Form eines Siliziummasters, in glasartige Materialien exakt übertragen werden. Dadurch ergeben sich erhebliche Vorteile in der Fertigung und in Bezug auf die Präzision. So können die Vorteile der Siliziumtechnologie (exakte Formgebungsverfahren bis in den sub-μm-Bereich hinein, Vielfalt der Strukturierungsmöglichkeiten) sowie die guten Materialeigenschaften von Glas kombiniert werden.
Bei hinreichend großen Strukturhöhen im ursprünglichen Halbleiter-Flachensubstrats und kompletter Abformung in das glasartige Flächensubstrat durch einen geeigneten Glasfliessprozess, können damit Flächen erzeugt werden, die komplett durch das neue Verbundsubstrat hindurch reichen. Je nach der flächenmäßigen Verteilung können auf diese Weise Glaswafer mit Siliziumdurchführungen oder Siliziumwafer mit Glasfenster erzeugt werden.
Ein besonders wichtiger Aspekt hierbe ist die sehr gute thermische Verträglichkeit beider Materialien, bspw. Silizium und Glas (Borosilikatgläser wie etwa Pyrex®, Tempax® oder Borofloat Glas). Aufgrund der fast perfekten Übereinstimmung der thermischen Ausdehnungskoeffizienten zwischen Silizium und Pyrexglas® läßt sich gewissermaßen ein thermisch homogenes Substrat herstellen. Insbesondere treten dadurch keinerlei Effekte auf, die auf thermisch induzierten Streß zurückzuführen sind, wie etwa Neigung zu Rißbildung oder Verbiegung der Substrate. Die Dicke beider Flächensubstrate liegt typischerweise zwischen 0.1 mm und 1 mm. Es wird an dieser Stelle betont werden, daß die laterale Geometrie der Segmentierung des Halbleiter- und glasartigen Flächensubstrats keiner prinzipiellen Einschränkung unterworfen ist. Die Bereiche unterschiedlicher Materialien können zusammenhängend oder nicht zusammenhängend sein. Die minimalen Abmessungen der Bereiche hängen von der Präzision des primären Halbleiter- Strukturierungsverfahrens und der mechanischen Stabilität des Wafers oder Chips ab. Mit anisotropem Trockenätzen ("Deep RIE") wird man bei den Siliziumstrukturen etwa ein Aspektverhältnis (Höhe:Breite) von 10:1 erreichen können. Damit entstünden beispielsweise in einem 500 μm dicken Glaswafer Durchbrüche oder Löcher mit 50 μm Durchmesser. Die feinsten Glasstrukturen können allerdings geringere Abmessungen haben, da es möglich ist in Silizium sehr feine Löcher zu ätzen, bspw. mittels Porenätzen.
Kurze Beschreibung der Erfindung
Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung exemplarisch beschrieben. Es zeigen:
Fig. 1 Ablaufschema des erfindungsgemäßen Verfahrens zur Herstellung eines strukturierten glasartigen Flächensubstrates,
Fig. 2 Draufsicht auf ein glasartiges Flächensubstrat mit elektrischen Durchführungen,
Fig. 3a,b Anwendungsbeispiele für ein prozessiertes glasartiges Flächensubstrat sowie
Fig. 4 Draufsicht auf ein Halbleiter-Flächensubstrat mit isolierten elektrischen Durchführungen. Wege zur Ausführung der Erfindung, gewerbliche Verwendbarkeit
In Fig. 1 sind die erfindungsgemäßen Verfahrensschritte in schematisierter Abfolge dargestellt. Die in den Fig. 1a bis 1f gezeigten Abbildungen weisen schraffierte Flächenbereiche auf, die dem glasartigen Flächensubstrat, beispielsweise einem einkristallinen Siliziumwafer entsprechen. Die schwarz ausgeführten Flächenbereiche betreffen das Halbleiter-Flächensubstrat, das in einer vorgegebenen Weise strukturiert ist.
In Fig. 1a wird das glasartige Flächensubstrat auf das bereits vorstrukturierte Halbleiter-Flächensubstrat im Wege des anodischen Bondens innig verfügt. Hierbei schließen beide Flächensubstrate Zwischenvolumen ein, die durch die Geometrie der Vertiefungen innerhalb der Oberfläche des Halbleiter-Flächensubstrates vorgegeben sind. In vorteilhafter Weise erfolgt das Zusammenfügen beider Flächensubstrate unter Vakuumbedingungen, so dass sich nach erfolgtem anodischen Bonden gemäß Fig. 1a in einem darauffolgenden Tempervorgang (Fig. 1b) das über die Glastemperatur erhitzte glasartige Flächensubstrat vollständig in die Strukturöffnungen des vorstrukturierten Halbleiter-Flächensubstrates verteilt. Der Tempervorgang, der vorzugsweise in einem Ofenprozess erfolgt, wird unter Normaldruckbedingungen oder unter erhöhten Druckbedingungen durchgeführt. Die treibende Kraft, mit der das plastische Glasmaterial in die Strukturöffnungen hineingetrieben wird, ist zwar grundsätzlich das innerhalb der Strukturöffnungen eingeschlossene Vakuum, doch kann der Vorgang durch etwaig vorhandene Überdruckbedingungen innerhalb des Temperofens unterstützt werden. Bei konstanter Temperatur und entsprechender Prozesszeit haben jedoch die Materialeigenschaften des glasartigen Flächensubstrates den entscheidenden Einfluss auf die Ausprägung und Genauigkeit der Strukturabformung.
Nach entsprechendem Erkalten beider nun innig miteinander verzahnten Flächensubstrate erfolgt ein Materialabtrag mittels geeigneter Schleif- und/oder Polierprozessen. Je nach späterer Verwendungsweise kann gemäß Fig. 1c das Halbleiter-Flächensubstrat von unten abgetragen werden, so dass ein glasartiges Flächensubstrat entsteht, in dem feinst strukturierte Halbleiterbereiche enthalten sind oder aber es wird gemäß Verfahrensschritt Fig. 1d das glasartige Flächensubstrat von oben in der Weise abgetragen, so dass das glasartige Flächensubstrat bündig mit der strukturierten Oberfläche des Halbleiter-Flächensubstrates abschließt (siehe hierzu Fig. 1d).
Fig. 1e zeigt schließlich das Ergebnis eines weiteren Materialabtrageprozesses, der die über die strukturierten Bereiche hinausstehenden, entsprechenden Flächensubstratanteile (siehe hierzu Fig. 1c, 1d) beseitigt. In diesem Stadium wird ein feinst strukturiertes glasartiges Flächensubstrat erhalten, das mit einer Vielzahl von Halbleiter-Durchbrüchen vollständig durchsetzt ist. Eine derartige Verbundkomponente kann, wie nachstehend erläutert wird, zur selektiven elektrischen Kontaktierung von mikroelektronischen Bauelementen dienen.
In Fig. 1f ist ein mit Perforierungen bzw. vollständigen Durchbrüchen versehenes glasartiges Flächensubstrat dargestellt, das nach Durchführung eines Ätzprozesses, in dem die in Fig. 1 dargestellten Halbleiter-Materialbereiche entfernt werden, erhalten wird.
Alternativ zur vollständigen Beseitigung des strukturierten Halbleiter- Flächensubstrates im Wege des in Fig. 1f angedeuteten Ätzprozesses ist es auch möglich, beide Flächensubstrate beispielsweise nach vollendeter Abkühlung im Anschluss an den Tempervorgang voneinander zu trennen, indem eine geeignete Trennschicht zwischen beiden Flächensubstraten eingebracht wird. So ist es insbesondere möglich, dass durch Aufbringen geeigneter Trennschichten eine Wiederverwendung des vorstrukturierten Halbleiter-Flächensubstrates realisierbar ist, wodurch die Verfahrenskosten erheblich reduziert werden können. Hierzu ist es erforderlich, dass vor dem Verbinden beider Flächensubstrate eine oder mehrere Trennschichten zwischen beiden Flächensubstraten eingebracht werden. Prinzipiell gibt es hierzu mehrere Möglichkeiten: a) Auf dem Halbleiter-Flächensubstrat, bspw. Si-Wafer, wird eine Kohlenstoffschicht (auch Diamant oder Diamantähnliche, SiC) aufgebracht, die ein Ankleben des Glases am Silizium unterbindet. Die Verbindung des Si-Wafers mit dem Glaswafer wird durch einen Ring aus einem Lot erreicht, der die beiden Wafer am Waferrand vakuumdicht verbindet. Zwar wird das Lot bei der Prozesstemperatur bei der das Glasfließen stattfindet flüssig, die schlechte Benetzung der unbeschichteten Glas bzw. Kohlenstoffschichten verhindert jedoch, daß das Lot zu weit zwischen die Wafer eindringen kann. Die Trennung der beiden Wafer kann entweder rein mechanisch erfolgen, der Lotring kann auch durch Ätzen entfernt werden oder aber die Kohlenstoffschicht wird durch einen Oxidationsprozess (ca. 400 - 500°C unter Sauerstoff) zwischen den beiden Substraten abgetragen.
Vor einen weiteren Einsatz des Siliziumwafers müssen diese Schichten unter Umständen diese Trennschicht erneut aufgetragen werden.
b) Auf dem Si-Wafer wird eine Haftvermittlungsschicht aus einem geeigneten Metall aufgebracht z.B. Tantal. Auf dieser Schicht wird ein weiteres Metall aufgebracht, z.B. Zinn. Zinn verhindert ebenfalls ein Ankleben des Glases am Silizium und ist während des Glasfließprozesses flüssig Die Trennung der beiden Wafer kann entweder während eines weiteren Temperschritt oberhalb des Schmelzpunkts von Zinn rein mechanisch erfolgen oder aber das Metall wird selektiv zum Silizium und Glas herausgeätzt.
c) Auf dem Siliziumwafer wird eine zweite Schicht aufgebracht, mit der direkt der Glaswafer verbunden werden kann (z.B. durch anodic bonding). Beispiele hierfür wären Silizium, Titan, Aluminium oder Tantal. Am Ende des gesamten Prozesses wird diese Opferschicht durch Ätzen selektiv zum Glas oder Silizium entfernt. Um zu vermeiden, dass der ursprüngliche Si-Wafer angegriffen wird, kann der Wafer auch mit geeigneten Schichten versehen werden, z.B. Siliziumnitrid oder Siliziumcarbid.
Mit den geeigneten Trennschichten kann der Herstellungsprozess so abgewandelt werden, daß der Siliziumwafer mehrfach eingesetzt werden kann. Unter Umständen müssen die Trennschichten vor einem erneuten Einsatz wieder aufgebracht werden. Der nach dem Abtrennen des Siliziumwafers erhaltene strukturierte Glaswafer muß schließlich nur noch auf der Rückseite abgeschliffen werden, um komplette Durchbrüche zu erhalten. Diese Durchbrüche können in einem weiteren Prozeß z.B. galvanisch mit Metallen aufgefüllt werden
Im allgemeinen erfolgt in der Mikroelektronik und Mikrosystemtechnik die elektrische Kontaktierung von Chips über am Rand der Chips liegende Pads. In einer Reihe von Anwendungsfällen ist dies jedoch nachteilhaft und daher nicht gewünscht. Beispielsweise
- aus elektrischen Gründen, um Signalverluste zu reduzieren, z.B. bei kleinen kapazitiven Signalen oder bei HF-Signalen. Die elektrische Durchführung bietet einen geringeren Serienwiderstand, geringere Streukapazitäten und geringere Induktivitäten als die Kontaktierung über den Rand.
- aus Platzgründen. Dies gilt insbesondere für Systeme, die nahtlos arrayförmig aus mehreren Chips zusammengesetzt werden müssen, z.B. großflächige Detektorenarrays oder Mikrospiegelarrays. In diesen Fällen muß bei den inneren Chips auf den Padbereich verzichtet werden. Aber auch bei Einzelbauelementen gibt es oftmals Platzprobleme, z.B. bei medizinischen Mikrosonden (Elektroden zur Stimulation oder Registrierung).
- wenn mehrere funktionale Chips übereinandergestapelt werden und einen Stack bilden. Beispielsweise kann die oberste Ebene aus Sensoren (z.B. optische) bestehen und in dem Chip darunter die Signalverarbeitungselektronik liegen.
- Probe-Cards bestehen aus Mikrokontaktarrays zum automatisierten elektrischen Test von Chips, Wafern oder Leiterplatten. In diesem Fall ist aus elektrischen Gründen, bei größeren Probe-Cards auch aus Platzgründen eine Durchkontaktierung gewünscht.
In eben jenen Fällen ist eine Durchkontaktierung durch den Chip eine Alternative, die mit einem erfindungsgemäß prozessierten Glassubstrat möglich ist.
Figur 2 zeigt eine schematisierte Draufsicht auf ein prozessierten Glaswafer (weißer Bereich), der mit elektrischen Kontakten (schwarze Bereiche) durchsetzt ist. Eine derartige Struktur ist im Verfahrensschritt gemäß der Figur 1e erhältlich. Die elektrischen Kontakte durch den Glaswafer können aus hochfliegendem Silizium (Verfahren ohne Trennschicht) oder aus Metallen bestehen (Verfahren mit Trennschicht und nachfolgendem Aufmetallisieren der freien Durchbrüche innerhalb des Glaswafers).
Besonders vorteilhaft erscheint die Verwendung derartig strukturierter Substrate für den Aufbau mikromechanischer Komponenten für den Hochfrequenzbereich 1- 100 GHz. Ein konkretes Beispiel hierzu ist der Figur 3 a) und b) zu entnehmen. In diesem Beispiel wird auf einem Glassubstrates mit elektrischen Durchführungen ein mikromechanisches Bauelement (mirkomechanischer Schalter) aufgebaut (Fig. 3a). Am Ende des gesamten Herstellungsablaufs wird die gesamte Struktur hermetisch mit einem Deckelwafer im Wege eines Lötprozesses verkappt, wobei auch die elektrischen Kontakte zwischen beiden Wafern hergestellt werden. Alternativ können die elektrischen Kontakte auch in den Deckel eingebracht werden (Fig. 3b).
Auch dienen die in Figur 2 dargestellten elektrischen Kontaktbereiche der gezielten Wärmeabführung. Einsatzbereiche sind denkbar bei Anwendungen, bei denen in einem Glassubstrat in bestimmten Bereichen Wärme abgeführt werden muß. Die Silizium- oder Metalldurchführungen dienen hier also als Wärmeleitpfade.
In Figur 4 ist ein Ausführungsbeispiel für ein Siliziumwafer (schwarze Bereiche) dargestellt, der zu Zwecken isolierter elektrischer Durchführungen ringförmige Glasbereiche (weiße Bereiche) aufweist. Eine derartige Struktur kann auch in etwas abgewandelter Form im Rahmen des Verfahrensschrittes gemäß Figur 1 e erhalten werden. Derartige Siliziumwafer, bei denen in bestimmten Bereichen aus elektrischen, thermischen oder optischen Gründen Glas eingearbeitet sind, eignen sich für eine Vielzahl unterschiedlicher Anwendungsfälle:
Siliziumwafer mit thermisch isolierten Bereichen Für diese Anwendungen sind die Strukturen nach den Figuren 1d oder 1e geeignet. Thermisch isolierte Bereiche auf Siliziumwafem sind insbesondere bei thermischen Sensoren erforderlich, zum Beispiel bei Thermopiles, Bolometem oder pyroelektrischen Sensoren. Für diese Sensortypen werden bislang Membranstrukturen im oder auf dem Chip erzeugt, um die thermische Isolation zu gewährleisten. Diese Sensoren sind jedoch aus Stabilitätsgründen nicht für Einsatzbereiche mit hoher mechanischer Belastung geeignet.
Siliziumwafer mit elektrisch isolierten Bereichen Hierzu sind ebenfalls die Strukturen gemäß der Figuren 1d oder 1e nutzbar. Auf den Glasbereichen können insbesondere passive HF-Bauelemente (z.B. Induktivitäten) oder MEMS-Bauelemente mit hoher Güte platziert werden. Auf reinen Siliziumsubstraten können aufgrund der Verluste im Substrat keine hohen Güten erreicht werden.
Siliziumwafer mit optischen Fenstern Hierzu können die Strukturen gemäß der Figuren 1c oder 1e eingesetzt werden. Einsatzmöglichkeiten sind z.B. Lichtkollimatoren mit spezifischer Formgebung oder Kollimatorarrays mit engen Öffnungen.
Generell ist die Herstellung hermetisch dichter Verbindungen bereits auf Waferebene ein sehr wichtiges Thema in der Mikrosystemtechnik. Bewegliche MikroStrukturen müssen in jedem Fall gegen widrige Umweltbedingungen geschützt werden, am besten noch auf Waferebene. Neben den Kostenaspekten die für eine Verkapselung auf Waferebene sprechen, spielt vor allem ein Schutz gegenüber den notwendigen Vereinzelungsprozessen eine sehr wichtige Rolle. Da zudem häufig eine hermetisch dichte Versiegelung erforderlich ist, ergibt sich zwangsläufig das Problem der elektrischen Durchführungen unterhalb der Versiegelungsflächen. In diesem Zusammenhang die Verkapselung von mikroelektronischen Bauelementen betreffend unterstützt das erfindungsgemäße Verfahren die CSP-Technologie (Chip Side Packaging).
Im Falle der Siliziumsensoren haben sich Verfahren auf der Basis von Glasloten bewährt, allerdings werden dabei Prozesstemperaturen von ca. 400°C benötigt, eindeutig zu hoch etwa für metallische Mikroelemente. Zudem eignen sich Verbindungstechniken auf der Basis von Glasloten nur zum Versiegeln über eine vergleichsweise niedrige Topographie (ca. 0.5μm).
Hermetisch dichte Verbindungen bei Temperaturen unterhalb 250 - 300°C lassen sich anderseits durch Löten herstellen. Hier ergibt sich allerdings zwangsläufig das Problem, daß die Zuleitungen bei den zur Verfügung stehenden Isolationsmaterialien und deren prozesstechnisch herstellbaren Schichtdicken stark miteinander kapazitiv gekoppelt sind. Daher scheiden solche Durchführungen für die Herstellung von mikromechanischen Bauelementen für hohen Frequenzen eigentlich aus. Nur durch die Verwendung von Durchführungen durch das Substrat oder den Deckel hindurch ist eine ausreichende Trennung der Leitungen möglich.
Neben den bereits genannten Aspekten spricht für die Herstellung von Durchführungen auch die verbesserte Handhabung des kompletten Chips. Insbesondere eignen sich solcherart aufgebaute Bauelemente auch für die Nutzung innerhalb von Flip-chip Prozessen oder sogar der Verwendung des Chips direkt in der Leiterplattenbestückung z.B. als SMD Bauteil.
Abschließend sei darauf hingewiesen, dass das erfindungsgemäße Verfahren die Parallel-Herstellung von einer Vielzahl von einzelnen strukturierten glasartigen Flächensubstrate ermöglicht, die überdies im Rahmen eines Batch-Verfahrens produziert werden können, wodurch sich das Verfahren auch unter den Gesichtspunkten der industriellen Massenfertigung hervorragend eignet.

Claims

Patentansprüche
1. Verfahren zur Strukturierung eines aus glasartigen Material bestehenden Flächensubstrats, mittels der Kombination folgender Verfahrensschritte:
Bereitstellen eines aus einem Halbleitermaterial bestehenden Halbleiter- Flachensubstrats,
Strukturieren mindestens einer Oberfläche des Halbleiter-Flachensubstrats zum Erhalt von Vertiefungen auf der Oberfläche,
Verbinden der Oberfläche des Halbleiter-Flachensubstrats mit dem glasartigen Flächensubstrat, wobei die strukturierte Oberfläche des Halbleiter- Flachensubstrats mit einer Oberfläche des glasartigen Flächensubstrats mindestens teilweise überdeckend zusammengeführt wird, Tempern der verbundenen Flächensubstrate derart, dass ein Hineinfließen wenigstens von Teilbereichen des glasartigen Materials in die Vertiefungen der strukturierten Oberfläche des Halbleiter-Flachensubstrats erfolgt, Materialabtrag zumindest des wiederverfestigten glasartigen Flächensubstrates, derart, dass das glasartige Flächensubstrat eine bündig zur strukturierten Oberfläche des Halbleiter-Flachensubstrats anschließende Oberfläche annimmt.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass an der Oberfläche des Halbleiter-Flachensubstrats, die der mit dem glasartigen Flächensubstrat verbundenen Oberfläche gegenüberliegt, Halbleitermaterial abgetragen wird, bis zumindest Teilbereiche des in die Vertiefungen hineingeflossenen glasartigen Materials freigelegt sind, die bündig mit der Oberfläche des Halbleiter-Flachensubstrats abschließen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleiter-Flächensubstrat vom glasartigen Flächensubstrat abgetrennt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Abtrennen des glasartigen Flächensubstrats vom Halbleiter-Flächensubstrat durch Wegätzen des Halbleitermaterials erfolgt.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Abtrennen beider Flächensubstrate voneinander durch Vorsehen einer Trennschicht zwischen beiden Flächensubstraten erfolgt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Trennschicht vor dem Zusammenführen beider Flächensubstrate auf der strukturierten Oberfläche des Halbleiter-Flachensubstrats strukturerhaltend aufgebracht wird und als Opferschicht ausgebildet ist, die im Wege thermischer und/oder chemischer Einwirkung zerstört wird und ein Trennen beider Substrate voneinander ermöglicht.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass als Trennschicht eine Metallschicht eingesetzt wird, die einen Schmelzpunkt aufweist, der unterhalb der Schmelzpunkte der Substrate liegt.
8. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass als Trennschicht eine oxidationsfähige Schicht eingesetzt wird, die sich unter Zufuhr von Sauerstoff und/oder thermischer Energie chemisch umwandelt.
9. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass als Trennschicht eine Kohlenstoffschicht, Diamantschicht, diamantähnliche Schicht oder SiC eingesetzt wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das glasartige Material und das Halbleitermaterial über nahezu die gleichen thermischen Ausdehnungskoeffizienten verfügen.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das aus einem glasartigen Material bestehende Flächensubstrat ein Bor-Silikat-Glas ist.
12. Verfahren nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, dass das Halbleiter-Flächensubstrat ein Siliziumsubstrat ist.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Verbindung des Halbleiter-Flächensubstrat mit dem glasartigen Flächensubstrat durch anodisches Bonden erfolgt.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass während des Verbindungsprozesses Unterdruck vorherrscht, sodass dieser nach der Verbindung in den Vertiefungen der Oberfläche des Halbleiter-Flachensubstrats, zwischen dem Halbleiter-Flächensubstrat und dem glasartigem Flächensubstrat konserviert wird.
15. Verfahren einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass während des Tempems ein Überdruck auf die vom Halbleiter-Flächensubstrat abgewandte Oberfläche des glasartigen Flächensubstrats einwirkt.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Temperprozess durch Steuerung der Temperatur und der Dauer derart ausgeführt wird, dass das Hineinfließen des glasartigen Materials in die Vertiefungen des Halbleiter-Flachensubstrats beendet wird, wenn das glasartigen Material die Vertiefungen vollständig ausfüllt.
17. Verfahren nach einem der Ansprüche 3 bis 16, dadurch gekennzeichnet, dass nach dem Abtrennen beider Flächensubstrate voneinander das glasartige Flächensubstrat mechanisch nachbearbeitet wird, zum Erhalt von das Flächensubstrat senkrecht durchsetzende Durchbrüche.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Durchbrüche mit einem elektrisch leitfähigem Material aufgefüllt werden.
19. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass das Strukturieren des Halbleiter-Flachensubstrats mittels Lithographietechnik und nachfolgender Ätztechnik erfolgt zur Erzeugung von Strukturen mit Strukturdimensionen im Mikro- und/oder sub-Mikrometer-Bereich.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die Strukturen in Form von Vertiefungen ein Aspektverhältnis (Höhe bzw. Tiefe:Breite) von 10:1 aufweisen.
21. Glasartiges Flächensubstrat, hergestellt nach einem Verfahren nach den Ansprüchen 1 bis 20, dadurch gekennzeichnet, dass das glasartige Flächensubstrat senkrecht zur Substratoberfläche von Durchbrüchen durchsetzt ist, in denen elektrisch leitfähiges Material vorgesehen ist.
22. Glasartiges Flächensubstrat nach Anspruch 21 , dadurch gekennzeichnet, dass die mit elektrisch leitfähigen Material gefüllten Durchbrüche arrayförmig angeordnet sind.
23. Verwendung des glasartigen Flächensubstrats nach Anspruch 21 oder 22 zur elektrischen Kontaktierung von Bauelementen aus der Mikroelektronik oder Mikromechanik.
24. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 20 zur Herstellung eines mit einem glasartigen Material durchsetzten Halbleiter- Flachensubstrats.
25. Verwendung nach Anspruch 24, dadurch gekennzeichnet, dass das Halbleiter-Flächensubstrat ein Siliziumwafer ist, der zu Zwecken der elektrischen und/oder thermischen Isolation oder aus Gründen optischer Transparenz den Siliziumwafer zumindest teilweise durchsetzende glasartige Materialbereiche aufweist.
PCT/EP2002/002796 2001-03-14 2002-03-13 Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats WO2002073684A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/471,581 US7416961B2 (en) 2001-03-14 2002-03-13 Method for structuring a flat substrate consisting of a glass-type material
JP2002572631A JP4480939B2 (ja) 2001-03-14 2002-03-13 ガラス系材料からなるフラット基板を構造化する方法
EP02727409A EP1371092B2 (de) 2001-03-14 2002-03-13 Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10112612.3 2001-03-14
DE10112612 2001-03-14
DE10118529.4 2001-04-14
DE10118529A DE10118529C1 (de) 2001-03-14 2001-04-14 Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats

Publications (1)

Publication Number Publication Date
WO2002073684A1 true WO2002073684A1 (de) 2002-09-19

Family

ID=26008793

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/002796 WO2002073684A1 (de) 2001-03-14 2002-03-13 Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats

Country Status (4)

Country Link
US (1) US7416961B2 (de)
EP (1) EP1371092B2 (de)
JP (1) JP4480939B2 (de)
WO (1) WO2002073684A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030057A1 (de) * 2002-09-06 2004-04-08 Fraunhofer Gesellschaft Zur Förderung Der Angewandten Forschung E. V. Verfahren zur strukturierung eines aus glasartigem material bestehenden flächensubstrats
WO2008077821A2 (de) * 2006-12-21 2008-07-03 Continental Teves Ag & Co. Ohg Verkapselungsmodul, verfahren zu dessen herstellung und verwendung
JP2008166837A (ja) * 2008-03-10 2008-07-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
EP2104133A3 (de) * 2003-02-18 2010-10-20 Corning Inc. Auf Glas basierende SOI Strukturen

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416961B2 (en) * 2001-03-14 2008-08-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for structuring a flat substrate consisting of a glass-type material
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
CN100485911C (zh) * 2004-04-22 2009-05-06 松下电工株式会社 传感器器件、传感器系统及其制造方法
US20060163711A1 (en) * 2005-01-24 2006-07-27 Roels Timothy J Method to form an electronic device
JP2011151414A (ja) * 2005-08-02 2011-08-04 Nec Schott Components Corp 絶縁基板の製造方法
US7696083B2 (en) * 2006-03-10 2010-04-13 Endeoco Corporation Multi-layer device
US20070292127A1 (en) * 2006-06-19 2007-12-20 Jochen Kuhmann Small form factor camera module with lens barrel and image sensor
DE102007002725A1 (de) * 2007-01-18 2008-07-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuse für in mobilen Anwendungen eingesetzte mikromechanische und mikrooptische Bauelemente
JP2010021219A (ja) * 2008-07-09 2010-01-28 Nec Schott Components Corp パッケージングデバイス装置およびパッケージ用ベース部材
DE102009002376A1 (de) * 2009-04-15 2010-10-21 Robert Bosch Gmbh Multichip-Sensormodul und Verfahren dessen Herstellung
JPWO2011118786A1 (ja) * 2010-03-26 2013-07-04 パナソニック株式会社 ガラス埋込シリコン基板の製造方法
EP2377809A1 (de) 2010-04-16 2011-10-19 SensoNor Technologies AS Verfahren zur Herstellung eines hermetisch versiegelten Körpers
TW201246501A (en) * 2011-01-27 2012-11-16 Panasonic Corp Substrate with though electrode and method for producing same
US9045332B2 (en) 2011-11-29 2015-06-02 Qualcomm Mems Technologies, Inc. Thin back glass interconnect
SE537869C2 (sv) 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
JP6253233B2 (ja) * 2013-01-18 2017-12-27 キヤノン株式会社 透過型ｘ線ターゲットおよび、該透過型ｘ線ターゲットを備えた放射線発生管、並びに、該放射線発生管を備えた放射線発生装置、並びに、該放射線発生装置を備えた放射線撮影装置
SE538311C2 (sv) 2013-08-26 2016-05-10 Silex Microsystems Ab Tunn övertäckande struktur för MEMS-anordningar
US20150069618A1 (en) * 2013-09-11 2015-03-12 Innovative Micro Technology Method for forming through wafer vias
DE102014217799B4 (de) * 2014-09-05 2019-11-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Piezoelektrischer Positionssensor für piezoelektrisch angetriebene resonante Mikrospiegel
DE112016003737T5 (de) * 2015-08-18 2018-05-03 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
JP6762914B2 (ja) * 2017-07-18 2020-09-30 株式会社テクニスコ ガラス成形方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612029A (en) * 1985-07-18 1986-09-16 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for performing in-situ vacuum-assisted metal to glass sealing
GB2241233A (en) * 1990-02-21 1991-08-28 Martin Harnett Method of producing perforated glass
US5264722A (en) * 1992-06-12 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Nanochannel glass matrix used in making mesoscopic structures
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
US6030829A (en) * 1995-11-22 2000-02-29 Corning Incorporated High density test plate and process of making

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609968A (en) † 1984-05-18 1986-09-02 Becton, Dickinson And Company Glass inlays for use in bonding semiconductor wafers
FI842307A (fi) † 1984-06-07 1985-12-08 Vaisala Oy Foerfarande foer aostadkommande av genomfoering i en mikromekanisk konstruktion.
FI75426C (fi) † 1984-10-11 1988-06-09 Vaisala Oy Absoluttryckgivare.
FI78784C (fi) † 1988-01-18 1989-09-11 Vaisala Oy Tryckgivarkonstruktion och foerfarande foer framstaellning daerav.
DE4126877C1 (en) 1991-08-14 1992-11-26 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe, De Plastic microstructure prodn. for high temp. resistance - by forming poly:methyl methacrylate] mould unit, filling with plastic resin and dissolving in solvent, for high accuracy moulds
DE4307869C2 (de) 1993-03-12 1996-04-04 Microparts Gmbh Mikrostrukturkörper und Verfahren zu deren Herstellung
DE19832706C2 (de) * 1998-07-14 2000-08-03 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
FR2782843B1 (fr) * 1998-08-25 2000-09-29 Commissariat Energie Atomique Procede d'isolation physique de regions d'une plaque de substrat
US7416961B2 (en) * 2001-03-14 2008-08-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for structuring a flat substrate consisting of a glass-type material
DE50313283D1 (de) * 2002-09-06 2011-01-05 Fraunhofer Ges Forschung Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612029A (en) * 1985-07-18 1986-09-16 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for performing in-situ vacuum-assisted metal to glass sealing
GB2241233A (en) * 1990-02-21 1991-08-28 Martin Harnett Method of producing perforated glass
US5264722A (en) * 1992-06-12 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Nanochannel glass matrix used in making mesoscopic structures
US6030829A (en) * 1995-11-22 2000-02-29 Corning Incorporated High density test plate and process of making
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030057A1 (de) * 2002-09-06 2004-04-08 Fraunhofer Gesellschaft Zur Förderung Der Angewandten Forschung E. V. Verfahren zur strukturierung eines aus glasartigem material bestehenden flächensubstrats
EP2104133A3 (de) * 2003-02-18 2010-10-20 Corning Inc. Auf Glas basierende SOI Strukturen
US7838935B2 (en) 2003-02-18 2010-11-23 Corning Incorporated Glass-based SOI structures
WO2008077821A2 (de) * 2006-12-21 2008-07-03 Continental Teves Ag & Co. Ohg Verkapselungsmodul, verfahren zu dessen herstellung und verwendung
WO2008077821A3 (de) * 2006-12-21 2008-11-13 Continental Teves Ag & Co Ohg Verkapselungsmodul, verfahren zu dessen herstellung und verwendung
US8279615B2 (en) 2006-12-21 2012-10-02 Continental Teves Ag & Co. Ohg Encapsulation module method for production and use thereof
KR101548384B1 (ko) 2006-12-21 2015-08-28 콘티넨탈 테베스 아게 운트 코. 오하게 캡슐화 모듈, 캡슐화 모듈 제조 방법 및 이의 사용
JP2008166837A (ja) * 2008-03-10 2008-07-17 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法

Also Published As

Publication number Publication date
US20040180517A1 (en) 2004-09-16
EP1371092B1 (de) 2005-06-08
EP1371092A1 (de) 2003-12-17
JP4480939B2 (ja) 2010-06-16
US7416961B2 (en) 2008-08-26
EP1371092B2 (de) 2010-11-03
JP2004523124A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
EP1371092B2 (de) Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
EP1535315B1 (de) Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung
DE102005015584B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauteils
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
EP1495491B1 (de) Verfahren zum verbinden von substraten und verbundelement
EP1154959B1 (de) Verfahren zur herstellung von mikromechanischen und mikrooptischen bauelementen aus glasartigen materialien
DE4115046C2 (de)
DE3236848A1 (de) Kapazitiver druckgeber und verfahren zu seiner herstellung
DE102004058879A1 (de) MEMS-Mikrophon und Verfahren zur Herstellung
DE102012206858B4 (de) Verfahren zum Herstellen einer optischen Fenstervorrichtung für eine MEMS-Vorrichtung
DE102007030121A1 (de) Verfahren zur Herstellung eines Bauteils und Bauteil
DE102007050865A1 (de) Funktionsbauteil
DE102009006822A1 (de) Mikrostruktur, Verfahren zu deren Herstellung, Vorrichtung zum Bonden einer Mikrostruktur und Mikrosystem
EP1144977B1 (de) Verfahren zum erzeugen eines mikro-elektromechanischen elements
EP1744353A1 (de) Chip-Trägersubstrat aus Silizium mit durchgehenden Kontakten und Herstellungsverfahren dafür
DE10118529C1 (de) Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats
DE102014008030A1 (de) Verfahren zur Herstellung einer elektrostatischen Haltevorrichtung
DE10350038A1 (de) Verfahren zum anodischen Bonden von Wafern und Vorrichtung
DE10241390B3 (de) Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats, glasartiges Flächensubstrat und Verwendung des glasartigen Flächensubstrats
EP4010283A1 (de) Hermetisch verschlossene glasumhäusung
EP1406831B1 (de) Mikromechanische Kappenstruktur und entsprechendes Herstellungsverfahren
DE102009046081B4 (de) Eutektische Bondung von Dünnchips auf einem Trägersubstrat
DE102020103487B4 (de) Verfahren zur Herstellung eines Glas-Keramik-Verbundsubstrates
DE102007060785B4 (de) Verfahren zur Herstellung eines (Vielfach-) Bauelements auf Basis ultraplanarer Metallstrukturen
EP4124607A1 (de) Verfahren zum stoffschlüssigen fügen von glaselementen, glasbauteil sowie gehäuse und vakuumisolierglasscheibe umfassend das glasbauteil

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002727409

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002572631

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2002727409

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10471581

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2002727409

Country of ref document: EP