WO2002047303A1 - Procede et dispositif d'egalisation temporelle - Google Patents

Procede et dispositif d'egalisation temporelle Download PDF

Info

Publication number
WO2002047303A1
WO2002047303A1 PCT/JP2000/008565 JP0008565W WO0247303A1 WO 2002047303 A1 WO2002047303 A1 WO 2002047303A1 JP 0008565 W JP0008565 W JP 0008565W WO 0247303 A1 WO0247303 A1 WO 0247303A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
timing phase
vector signal
vector
time
Prior art date
Application number
PCT/JP2000/008565
Other languages
English (en)
French (fr)
Inventor
Takashi Kaku
Hiroyasu Murata
Hideo Miyazawa
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP07012931A priority Critical patent/EP1835651A3/en
Priority to JP2002548904A priority patent/JP3387918B2/ja
Priority to EP00979067A priority patent/EP1341331A4/en
Priority to PCT/JP2000/008565 priority patent/WO2002047303A1/ja
Publication of WO2002047303A1 publication Critical patent/WO2002047303A1/ja
Priority to US10/347,154 priority patent/US7394848B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H04L25/03044—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive

Definitions

  • Fig. 15 shows a conventional technique for realizing equalization on the time axis and equalization on the frequency axis as described above.
  • the time equalization unit 1, guard time elimination unit 2, FFT (fast Fourier) This is a configuration in which a DMT distribution unit 3, a frequency equalization unit (FEQ) 4, a decision unit (DEC) 5, and a code conversion unit 6 are connected in series.
  • FEQ frequency equalization unit
  • DEC decision unit
  • the timing phase information is extracted from the power spectrum of the amplitude-modulated received signal, and the timing phase of the received signal is synchronized based on this.
  • the time to extract information is short and does not require long training signals.
  • the FFT conversion can be performed after the above-mentioned second step, or the FFT conversion can be divided before and after the force. In the latter case, there is a merit that time equalization can be performed with the amount of calculation reduced to half.
  • the first step includes a step of generating a vector signal of the power spectrum, a step of integrating another vector signal with the vector signal, and rotating the vector signal, and a step of rotating the vector signal. Performing the sign determination of the vector signal, integrating the result of the sign determination and outputting the result as the timing phase information, and performing vector conversion on the integrated value and feeding back the result as the other vector signal And the following steps. That is, the operation for extracting only the timing phase information is performed, and other parameters are not required. Therefore, the amount of operation is small, and the timing phase can be pulled in at high speed.
  • step of performing the sign determination reduces the result of the sign determination by half for each arithmetic processing, it is possible to obtain a timing phase at a higher speed.
  • a phase acquisition method is also realized as the present invention.
  • the amplitude modulation of the first means can use two reference points including a zero point in the frame unit.
  • FIG. 4 is a waveform diagram for explaining subframe-based amplitude modulation used in the time equalization method and apparatus according to the present invention.
  • FIG. 5 is a block diagram showing an embodiment of a modem using the time equalization method and apparatus according to the present invention.
  • FIG. 8 is an explanatory diagram showing a process of obtaining a power spectrum beta signal in the subframe extraction unit shown in FIG.
  • FIG. 9 is a circuit diagram showing an embodiment of the timing phase information ( ⁇ ) extraction unit shown in FIG.
  • FIG. 14 is a waveform diagram showing changes in frequency characteristics when the transfer function changes due to the ONZOFF state of the power supply.
  • FIG. 5 shows an embodiment of a modem using the time equalization method and apparatus according to the present invention.
  • the transmission system includes a code conversion section 11, a signal point generation section 12, a DMT multiplexing section (IFFT) 13, an amplitude modulation section 14, a DZA conversion section 15, a low-pass filter (LPF) 16 and Are connected in series in this order.
  • IFFT DMT multiplexing section
  • LPF low-pass filter
  • a bandpass filter (BPF) 17, an octane 0 conversion unit 18, a time equalization unit 1, a guard time removal unit 2, a DMT distribution unit (FFT) 3, a frequency equalization unit (FEQ 4), a decision unit (DEC) 5 and a code conversion unit 6 are connected in series in this order.
  • a master frame signal from the DMT master frame synchronization unit 19 is sent to each unit of this reception system. Is to be given.
  • the transmission signal SD is converted by the code conversion section 11 into scramble processing (SCR), serial (S) parallel (P) conversion, and gray (G).
  • SCR scramble processing
  • S serial
  • P serial
  • G gray
  • N Non-natural
  • N Performs code conversion and Japanese sentence calculation.
  • the signal is generated as a transmission signal having sample points at Nyquist intervals (12 kB) as shown in FIG.
  • the output signal from the signal point generation unit 12 is converted into a transmission signal as shown in FIG. 3 (2) between the master frames shown in FIG. 3 (1) by an inverse FFT (IFFT) operation in the DMT multiplexing unit 13. Multiplexed.
  • IFFT inverse FFT
  • One reference point R1 is (1 + j0) and the other reference point R2 is (0 + j0), which means that amplitude modulation is performed using both, and the timing phase information is extracted from this.
  • the amplitude and phase of the carrier are extracted using the former reference point R 1 (for one subframe). Therefore, since time equalization and frequency equalization can be realized in two subframes, a long training signal is not required.
  • the reception signal received from the reception line extracts only a predetermined frequency band component (10 to 450 kHz in the case of a power carrier modem) using a band-pass filter 17 and the AZD conversion unit. At 18, it is converted to a digital signal.
  • FIG. 6 shows an embodiment of the time equalization unit 1.
  • a timing phase control unit 7 for inputting a reception signal from the AZD conversion unit 18 and timing phase information from the reception signal
  • a sub-frame extracting unit 8 for extracting the sub-frame and giving the extracted timing to the timing phase control unit 7.
  • the subframe extracting unit 8 further includes a 90 ° section extracting unit 81, a power calculation unit (PWR) 82, and a ⁇ extracting unit 83.
  • the master frame extractor 9 extracts the master frame from the received signal and gives it to the DMT master frame synchronizer 19 shown in FIG. In addition, it is used as various synchronization signals.
  • the timing phase control unit 7 shown in FIG. 6 includes a delay circuit 71 for delaying the received signal at every sample point interval, and a coefficient C for the output signal from the delay circuit 71.
  • a known transversal filter for example, Japanese Patent Application Laid-Open No. H10-224271
  • a conversion unit 74 composed of a table
  • the 90 ° section extraction unit 81 in the subframe extraction unit 8 compares the reference points R1 and R2 inserted in the two subframes as shown in FIGS. 8 (1) and 8 (2) (3). As shown in (), when the signal is received with the amplitude modulation of 100% modulation rate, 360 ° in two sub-frames, 90 ° as shown in Fig. 4 (7) A 90 ° section is cut out at intervals and given to the power calculation unit 82.
  • the power calculation unit 82 performs the power calculation in 90 ° intervals only at the reference point R1, so that the integrated average value is “1”, which is shown in FIG.
  • the integrated average value is “1”, which is shown in FIG.
  • the integrated average value is “0.5”, which is further reduced by 90 °.
  • the value is "0" because the integrated average value is obtained by calculating the power in the reference point R2.
  • the 0 extraction unit 83 is composed of a multiplication circuit 83a, a sign determination unit 83b, an addition circuit 83c, a delay circuit 83d, and a vector signal generation unit 83e.
  • the vector signal ⁇ ′ undergoes a phase rotation by ⁇ , and the multiplier circuit 83 a extracts only the imaginary component from this signal and sends it to the sign determination unit 83 b.
  • the sign determination unit 8 3 b If the sign of the imaginary signal is +, the sign determination unit 8 3 b outputs [FFFF]. give.
  • the calorie calculation circuit 83c adds the previously sampled phase information via the delay circuit 83d to give new phase information.
  • This operation is performed in the two subframe sections of the reference points R1 and R2 shown in FIG. 8, and the timing phase information 0 is output each time the vector signal 0 'is given to the extraction section 83. Therefore, the timing phase information can be sufficiently obtained. Therefore, there is no need for a long training signal.
  • a constant judgment result is always output depending on whether the sign is + or one. It can be performed.
  • the vector signal ⁇ of the vector signal generation unit 83 e first Since the point (0 + j0) of the line L is the reference vector R (1 + j0) corresponding to the point (0.5 + j0.5) by moving it to the point (0.5 + j0.5) and rotating it 135 °, 10 As shown in (1), ⁇ coincides with the reference vector R (1 + j 0). At this time, the vector signal ⁇ ′ entering the multiplication circuit 83a is multiplied. Since the signal is not rotated by the circuit 83a, the input signal of the sign determination unit 83b remains ⁇ ′, and ⁇ ′ is + as shown in FIG.
  • the sign judgment unit 83b outputs a judgment result of rotating ⁇ by 90 ° in the minus direction (clockwise) as shown in FIG. 3 (3), so that as shown in FIG. Rotate the vector signal ⁇ 'in the 90 ° direction to approach the reference point R.
  • the extraction unit 83 is composed of a DSP (Digital Signal Processor)
  • the possible value of the DSP for an angle of ⁇ 180 ° is normally ⁇ 2.0.
  • the value output in b is as shown below in "2" complement.
  • the time equalization signal from the timing phase control unit 7 is sent to the guard time removal unit 2, the DMT distribution unit 3, the frequency equalization unit 4, the determination unit 5, and the code conversion unit 6.
  • the frequency equalizer 4 performs frequency equalization using only the reference point R1 shown in FIG. 3 (2).
  • the DMT distribution unit 3a once performs the FFT processing, the sampling frequency is reduced, and the calculation processing in the timing phase control unit 7 can be speeded up. Note that, in this case, it is preferable to provide the guard time elimination unit 2 before the DMT distribution unit 3a.
  • timing phase information is extracted from the power spectrum of a received signal that has been amplitude-modulated in frame units or subframe units. Since the timing phase synchronization of the received signal is performed based on the information, time equalization can be realized without requiring a long training period.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

明 細 書
時間等化方法及び装置 技術分野
本発明は時間等化方法及び装置に関し、特にメタリック回線を使用して超高速デー タ伝送を行う際に用いられるモデムなどに用いられる時間等化方法及び装置に関す るものである。 背景技術
一般に、 電話回線、 専用回線、 及び構内メタリック回線等を使用しデータを伝送す るためにモデムが使用されるようになっているが、 近年、 モデムの処理は高速化が強 く求められている。
このようなモデムが使用される分野として、 例えば、 電力線搬送通信がある。 この 電力線搬送通信においては、 家電機器が出す、 例えばインバータ機器などによるラン ダムな雑音 （白色雑音） が極めて多く含まれており、 高速のデータ通信の実用化を阻 んでいる。
このような雑音への対策として、 最近では、 DMT (Discrete MutiTone)方式や O F DM (Orthogonal Frequency Division Multiplexing) 方式;^提案 れてレヽる。 こ の DMT方式や O F DM方式はマルチキャリア （多チャネル） 変調方式を採用してお り、 雑音が多いキャリア帯域は使わず避けて通るという技術であるが、 マルチキヤリ ァを用いているため、 図 1 2 ( 1 ) に示すように送信側において各チャネルの信号が 同時に送信されたとしても、 途中の伝送回線において、 同図 （2 ) に示すように群遅 延が生ずる結果、 受信側では同図 （3 ) に示すように、 時間軸で各チャネルの到達時 間が異なったものとなっている。 このため、 受信側では、 時間軸上でチャネル間の干 渉が発生してしまう。
すなわち、 図 1 3に示すように、 DMT方式や O F DM方式では、 低速の矩形波を 送信しているため、 矩形波の安定した部分では同図 （2 ) に示すように正常な送信信 号 （トーン） が得られるが、 矩形波が変化する部分においては、 同図 （1 ) 及び （3 ) に示すように、個々のチャネルの不要帯域が関数 s i n x _ xで減衰する波形となる。 このように、群遅延が発生した回線特性下では個々のチャネルの信号が相互に時間 軸で干渉する形となり、回線特性が平坦な部分のみチャネル間干渉が免れることとな る。
一方、 送信側で、 干渉部分に相当する時間 （すなわち矩形波の変化する部分に相当 する時間） を、 図 1 3に示すようにガードタイム G Tとしてマスクすればチャネル間 干渉から回避可能となる力 このガードタイム G T分だけデータ伝送が出来ないこと となり、 高速伝送を困難にしてしまう。
従って、 このような回線群遅延の問題を解決するための時間軸上での各チャネル間 の等化が必要である。
一方、 同じ機器でも電源の〇N/〇F F状態により、 静的特性は大きく異なる。 例 えば、 テレビなどのスイッチング電源を用いた家電機器では、 図 1 4 ( 1 ) に示すよ うに電圧が一定値以下であるか以上であるかにより 2つの伝達関数 A (又は C ) と B (又は D) が 1 2 0 H z (使用周波数が 6 0 H zの場合） 毎に交互にスイッチングさ れることになる。 すなわち、 1秒間に 2 4 0回伝達関数が切り替わることになる。 このように、 伝達関数が変化すると、 同図 （2 ) に示すように周波数特性 （振幅ノ 位相） が伝達関数 A, Cを示す実線と伝達関数 B , Dを示す点線とに分かれてしまレ、、 互いに大きく異なってしまう。 このような位相特性の変動は時間軸上での変動をも含 むものである。
従って、 電力線搬送通信に用いられるモデムなどにおいては、 伝送回線に対する高 速の追従性能が要求されることから、上記のように時間軸上の高速等化だけでなく、 周波数軸上の等化も必要であるが、時間軸上の等化を行えば周波数軸上の等化にも寄 与することになる。
図 1 5は、上記のような時間軸上の等化と周波数軸上の等化を実現する従来技術を 示したものであり、 時間等化部 1とガードタイム除去部 2と F F T (高速フーリエ変 換） 演算による DMT分配部 3と周波数等化部 （F E Q) 4と判定部 （D E C ) 5と 符号変換部 6とを直列接続した構成となっている。
この構成において、 時間等化部 1は、 受信信号に対して時間軸上の等化を行い、 こ の後、 送信側で付加したガードタイムをガードタイム除去部 2で除去し、 さらに DM T分配部 3において F F T変換する。 この後、 周波数等化部 4でキャリアの振幅及び 位相の等化を行い、 判定部 5で符号の判定を行った後、 符号変換部 6でナチュラル (N) Zグレイコード （G) 変換、 パラレル （P ) Zシリアル （S ) 変換、 及びデス クランブル （D S C R) などの符号変換を行って受信データ R Dを得るようにしてい る。
このような従来技術においては、時間等化部 1において時間軸上の引込を実施する ためには、 特別なトレーニング信号が必要であり、 このトレーニング信号は長い時間 が必要であると共に、 このトレーニングに伴う複雑な処理を必要としていた。
すなわち、 1 ： nのマルチポイントでは、 上記のように 1 2 0 H z単位で変動する 回線特性に関しては高速の追従能力が要求されるため、各々のポイントに長いトレー ユング時間を与えることはできず、 処理も簡単であることが必要となる。
従って、 本発明は、 短いトレーニング時間で受信信号の回線群遅延を時間等化する 方法及ぴ装置を提供することを目的とする。 発明の開示
上記の目的を達成するため、 本発明に係る時間等化方法は、 フレームまたはサブフ レーム単位で振幅変調された受信信号のパワースぺク トラムからタイミング位相情 報を抽出する第 1ステップと、 このタイミング位相情報により該受信信号のタイミン グ位相同期を行う第 2ステップとを備えたことを特徴としている。
すなわち、 それぞれ異なったチャネルで同時送信された周波数信号は、 回線の群遅 延特性により、 図 1 ( 1 ) に示すようにそれぞれ異なった時間に受信する。
そして本発明では、 同図 （2 ) に示すタイミング位相制御を行うことにより、 同図 ( 1 ) に示すそれぞれ異なった時間に到達した信号波形を回線の群遅延特性に合わせ て時間等化を行い、 同図 （3 ) に示すように信号到達時間を揃えている。
これを 1つのチャネルにおける波形に着目して見ると、 図 2 ( 1 ) に示すように、 本発明によるタイミング位相の等化を行う前には、サンプル点に対して本来の受信点 がずれていることがわかる。 この状態ではチャネル間において相互に干渉を起こすこ とになる。
本発明では、 すべてのチャネルにおいて、 同図 （2 ) に示すようにタイミング位相 の等化を行った後は、 受信点とサンプル点とがー致し、 チャネル間干渉が無くなり、 図 1 2及び図 1 3に示した問題点が解消されるので、 高速伝送が可能となる。
ここで、 フレーム単位で振幅変調する場合には、 図 3 ( 1 ) に示すマスタフレーム であるフレーム毎に同図 （2 ) に示すように送信キャリアにゼロ点を含む 2つの基準 点 R 1 , R 2を挿入し、 この 2つの基準点信号 R 1， R 2のみでタイミング位相同期を 行うことができる。
また、 サブフレーム単位で振幅変調する場合には、 図 4 ( 1 ) に示すマスタフレー ムであるフレーム間において変調単位であるサブフレームについて振幅変調を行う ことができる。
従って、 フレーム単位の場合もサブフレーム単位の場合も、 振幅変調された受信信 号のパワースペク トラムからタイミング位相情報を抽出し、 これに基づいて受信信号 のタイミング位相同期を行うので、 このタイミング位相情報を抽出するまでの時間は 短くて済み、 長いトレーニング信号を必要としない。
なお、 上記の第 2ステップの後に F F T変換を行う力、、 又はその前後で F F T変換 を分割して行うことができる。 後者の場合には、 演算量が半減した状態で時間等化が 行えるメリットがある。
さらに、 該第 2ステップの後段で、 該受信信号からキャリアの振幅情報及び位相情 報を抽出してタイミング位相並びにキヤリァの振幅及び位相の引込を行うことによ り周波数等化を実行することができ、 図 1 4の問題点が解消される。
また、 上記の第 1ステップは、 該パワースぺク トラムのべクトル信号を生成するス テツプと、 該べク トル信号に別のべク トル信号を積算して回転させるステップと、 該 回転させたベタ トル信号の符号判定を行うステップと、該符号判定の結果を積分して 該タイミング位相情報として出力するステップと、該積分した値をべク トル変換して 該別のべク トル信号としてフィードバックするステップと、 で構成することができる。 すなわち、 タイミング位相情報のみを取り出す演算を行っており、 他のパラメータ を必要としていないので、 演算量が少なく、 以つて高速でタイミング位相の引込を行 うことができる。
さらに、 上記の符号判定を行うステップが、 該符号判定の結果を、 演算処理毎に半 減させれば、 より一層高速のタイミング位相引込が可能となる。
なお、 受信信号のパワースぺク トラムのべク トル信号を生成するステップと、 該べ ク トル信号に別のべク トル信号を乗算して回転させるステップと、該回転させたべク トル信号の符号判定を行うステップと、該符号判定の結果を積分して該タイミング位 相情報として出力するステップと、該積分した値をべク トル変換して該別のべク トル 信号としてフィードバックするステップと、 を備えたことを特徴とする位相引込方法 も本発明として実現される。
上記の本発明に係る時間等化方法を実現する装置は、 フレーム単位またはサブフレ ーム単位で振幅変調された受信信号のパワースぺク トラムからタイミング位相情報 を抽出する第 1手段と、該タイミング位相情報により該受信信号のタイミング位相同 期を行う第 2手段と、 を備えたことを特徴としている。
上記の第 1手段の該振幅変調は、該フレーム単位でゼロ点を含む 2つの基準点を用 いることができる。
さらに、 上記の第 2手段の後段に F F T変換する手段を設ける力、 または該第 2手 段の前後に、 F F T変換する手段を分割して設けることができる。
さらに、 該第 2手段の後段で、 該受信信号からキャリアの振幅情報及び位相情報を 抽出してタイミング位相並びにキヤリァの振幅及び位相の引込を行う第 3手段をさ らに設けることができる。
また、 該第 1手段は、 該パワースぺク トラムのべク トル信号を生成する手段と、 該 ベタトル信号に別のベタ トル信号を乗算して回転させる手段と、該回転させたベタ ト ル信号の符号判定を行う手段と、該符号判定の結果を積分して該タイミング位相情報 として出力するステップと、該積分した値をべク トル変換して該別のべクトル信号と してフィードバックする手段と、 を含むことをができる。
さらに、 該符号判定を行う手段は、 該符号判定の結果を、 演算処理毎に半減させて もよい。
さらに本発明では、受信信号のパワースぺク トラムのべク トル信号を生成する手段 と、 該べク トル信号に別のべク トル信号を乗算して回転させる手段と、 該回転させた べクトル信号の符号判定を行う手段と、該符号判定の結果を積分して該タイミング位 相情報として出力する手段と、該積分した値をべク トル変換して該別のベタ トル信号 としてフィードバックする手段と、 を備えたことを特徴とする位相引込装置が実現さ れる。 図面の簡単な説明
図 1は、 本発明に係る時間等化方法及び装置の原理を説明するための図である。 図 2は、本発明に係る時間等化方法及び装置のタイミング位相等化を 1つのチヤネ ルに着目して示した波形図である。
図 3は、本発明に係る時間等化方法及び装置に用いる振幅変調のための基準点伝送 を示したタイムチャート図である。
図 4は、本発明に係る時間等化方法及び装置に用いるサブフレーム単位の振幅変調 を説明するための波形図である。
図 5は、本発明に係る時間等化方法及び装置を用いたモデムの実施例を示すプロッ ク図である。
図 6は、本発明に係る時間等化方法及び装置の受信系統における特に時間等化部の 具体例を示したプロック図である。
図 7は、 図 6に示したタイミング位相制御部の実施例を示した回路図である。
図 8は、 図 6に示したサブフレーム抽出部におけるパワースぺク トラムのベタ トル 信号を求める過程を示した説明図である。
図 9は、 図 6に示したタイミング位相情報 ( Θ ) 抽出部の実施例を示した回路図で ある。
図 1 0は、 図 9に示した符号判定部の変形動作例を示したグラフ図である。
図 1 1は、本発明に係る時間等化方法及び装置の変形例を示したプロック図である。 図 1 2は、 従来からの回線群遅延の問題点を説明するための波形図である。
図 1 3は、 信号点変化時のチャネル間干渉を説明するための波形図である。
図 1 4は、 電源の O NZO F F状態などにより伝達関数が変化した場合の周波数特 性の変化を示す波形図である。
図 1 5は、 従来の時間等化系統を示したブロック図である。
符号の説明
1 時間等化部 2 ガードタイム除去部
3, 3a, 3b DMT分配部 （F F T) 4 周波数等化部 （F E Q)
5 判定部 （D E C ) 6， 11 符号変換部 7 タイミング位相制御部 8 サブフレーム抽出部
9 マスタフレーム抽出部 10 モデム
12 信号点発生部 13 DMT多重部 （I FFT)
14 振幅変調部 15 D/A変換部
16 口一パスフィルタ （LPF)
17 バンドパスフィルタ （BPF) 18 AZD変換部
19 DMTマスタフレーム同期部
71 遅延回路 72 乗算回路
73 加算回路 74 係数変換回路
81 90° 区間抽出部 82 パワー計算部 （PWR)
83 タイミング位相情報 （ Θ ) 抽出部
83a 乗算回路 83b 符号判定部
83c 加算回路 83d 遅延回路
83e べク トル信号生成部
図中、 同一符号は同一又は相当部分を示す。 発明を実施するための最良の形態
図 5は、本発明に係る時間等化方法及び装置を用いたモデムの実施例を示したもの である。
このモデム 10において、 送信系統は、 符号変換部 1 1と信号点発生部 1 2と DM T多重部 （I FFT) 13と振幅変調部 14と DZA変換部 15とローパスフィルタ (LPF) 1 6とがこの順に直列接続された構成となっている。
また、 受信系統においては、 バンドパスフィルタ （BPF) 1 7と八ノ0変換部1 8と時間等化部 1とガードタイム除去部 2と DMT分配部 （FFT) 3と周波数等化 部 （FEQ) 4と判定部 （DEC) 5と符号変換部 6とがこの順に直列接続された構 成となっており、 この受信系統の各部には、 DMTマスタフレーム同期部 1 9からマ スタフレーム信号が与えられるようになっている。
まず、 送信系統における動作に関しては、 送信信号 SDを、 符号変換部 1 1におい てスクランブル処理 （SCR) とシリアル (S) パラレル （P) 変換とグレイ （G) ノナチュラル （N) コード変換と和文演算とを行う。 そして信号点発生部 1 2におい て図 2に示したようなナイキスト間隔 （12 kB) のサンプル点を有する送信信号と して出力される。
信号点発生部 12からの出力信号は DMT多重部 1 3において、 逆 FFT (I FF T) 演算により、 図 3 (1) に示すマスタフレーム間で同図 （2) に示すような送信 信号に多重される。
この多重信号は振幅変調部 14において、 同図 （3) (及び後述する図 8 (1) 及 び （2) ) に示すように各サブフレーム内にガードタイムが付加されると共に、 図 3 (4) に示すように振幅変調を行うためのゼロ点を含む 2つの基準点 R 1, 1¾2が13 MT多重信号 （各 DMT信号は 16シンボル =チャネルの DMT信号から成る。 ） に 付加される。
一方の基準点 R 1は （1 + j 0) 、 他方の基準点 R 2は （0+ j 0) であり、 両者 を用いて振幅変調していることを意味し、 これからタイミング位相情報を抽出すると 共に、前者の基準点 R 1 ( 1サブフレーム分）を用いてキヤリァの振幅及び位相を抽出 する。 従って、 2つのサブフレームで時間等化と周波数等化が実現できるので、 長い トレーニング信号は不要となる。
そして、 この振幅変調部 14の出力信号は、 DZA変換部 1 5でアナログ信号に変 換され、 ローパスフィルタ 16において例えば電力搬送波の周波数帯域 （10〜45 0 kHz) を含む低周波帯域のみの信号を抽出して送信線路に送り出す。
次に受信系統の動作に関しては、受信線路から受信した受信信号はバンドバスフィ ルタ 1 7によって所定の周波数帯域成分（電力搬送モデムの場合は 10〜450 kH z) のみを抽出し、 AZD変換部 18においてデジタノレ信号に変換する。
この後、 受信信号は時間等化部 1に送られる。 この時間等化部 1の実施例が図 6に 示されており、 この実施例では、 AZD変換部 18からの受信信号を入力するタイミ ング位相制御部 7と、該受信信号からタイミング位相情報 Θを抽出してタイミング位 相制御部 7に与えるサブフレーム抽出部 8とで構成されている。
サブフレーム抽出部 8は、 さらに、 90° 区間抽出部 8 1とパワー演算部（PWR) 82と Θ抽出部 83とで構成されている。 なお、 マスタフレーム抽出部 9は受信信号 からマスタフレームを抽出して図 5に示した DMTマスタフレーム同期部 1 9へ与 え、 各種の同期信号として用いるようにしている。
また、 図 6に示したタイミング位相制御部 7は、 図 7に示す如く、 受信信号をサン プル点間隔毎に遅延させる遅延回路 71と、 この遅延回路 7 1からの出力信号に対し て係数 C l〜Cnを掛ける乗算回路 72と、 この乗算回路 72の出力信号を加算する 加算回路 73と、 サブフレーム抽出部 8からのタイミング位相情報 0を上記の係数 C 1〜C nに変換するための例えばテーブルで構成された変換部 74とで構成された 公知 （例えば特開平 10— 224271号） のトランスバーサルフィルタを用いるこ とができる。
このような時間等化部 1の動作を、 図 8〜図 10を参照して以下に説明する。 まず、 サブフレーム抽出部 8における 90° 区間抽出部 8 1では、 図 8 (1) 及び ( 2 ) に示すように 2つのサブフレームにおいて挿入された基準点 R 1及び R 2を同 図 （3) に示すように変調率 100%の振幅変調を受けた状態で受信したとき、 2つ のサブフレームで 360° とすると、 この中で同図（4)〜（7) に示すように 90° 間隔で 90° 区間を切り出してパワー演算部 82に与える。
パワー演算部 82では、 同図 （4) の場合は、 基準点 R 1のみにおける 90° の区 間でパワー演算を行うのでその積算平均値は "1" であり、 同図 （5) に示すように 90° シフ トさせた場合も同様である。 さらに 90° シフトさせた同図 （6) の場合 には、基準点 R 1と基準点 R 2とが半分ずつになるので、 その積算平均値は "0. 5" となり、 これをさらに 90° シフトすると、 同図 （7) に示すように全て基準点 R 2 の中でのパワー演算した積算平均値であるので "0" となる。
そして、 このパワー演算部 82の演算結果はスカラーであるので、 べク トル化する ため、 隣接した積算平均値同士を加算する。 この結果、 同図 （4) 及び （5) のパヮ 一積算平均値をベク トル化すると同図右側に示す如く （1 + j 1) となる。 同様にし て、 同図 （5) 及び （6) の場合には （1 + j 0. 5) であり、 同図 （6) および （7) の場合には （0. 5+j 0) として出力されることになる。
このようにパワー演算を続けると、 図示の如く、 原点 Oに対してべク トル信号とし て回転することになり、 この時の中心点 Oと点 （0+j 0) とを結ぶ線 Lが基準線で あり、 これに対する角度 θ ' が図 9に示す 0抽出部 83にベク トル信号として送られ る。 受信信号は基準線 Lに合うようにタイミング位相制御を受ける。 このように、 時間軸の異なる受信信号のパワーを計算し、 積分することにより、 受 信信号の時間位相 （基準点位相） が求まり、 これに基づいて時間等化を行えば、 DM T多重信号には 1 6チャネル分の D MT信号が各サブフレームに多重されているの で、 各チャネルの到達時間は図 1 ( 3 )に示すように一致することになる。
0抽出部 8 3は、乗算回路 8 3 aと符号判定部 8 3 bと加算回路 8 3 cと遅延回路 8 3 dとべク トル信号生成部 8 3 eとで構成され、 まず、 乗算部 8 3 aにおいてこの べク トル信号 Θ ' と、 べク トル信号生成部 8 3 eで生成された半径 = 1 . 0の位相情 報を有する別のべク トル信号と乗算する。
すると、 べク トル信号 θ ' は Δ Θだけ位相回転を受け、 乗算回路 8 3 aは、 この信 号から虚数成分のみを抽出して符号判定部 8 3 bに送る。
符号判定部 8 3 bでは、 この虚数信号の符号が +であれば [ F F F F ] を出力し、 符号が一であれば [ 0 0 0 1 ] を判定結果として出力して加算部 8 3 bに与える。 カロ 算回路 8 3 cにおいては、遅延回路 8 3 dを介して前回サンプリングした位相情報と 加算され、 新しい位相情報を与える。
加算回路 8 3 cと遅延回路 8 3 dとで積分回路を構成しているので、 この積分値 0 がべク トル信号生成部 8 3 eに送られると、 このべク トル信号生成部 8 3 eでは、 c o s / s i n変換を行ってスカラー入力 Θをべク トルに出力 Θに変換し、 半径 = 1 . 0の Θ情報を乗算回路 8 3 aに与える。
このような動作を次のベタ トル信号 θ ' が入力されるまでに、 複数回繰り返すこと により、 ベク トル信号 θ ' の複素共役値 0 ( Θ ' の修正量に相当） をタイミング位相 情報として遅延回路 8 3 dから出力することができる。
なお、 この動作は、 図 8に示す基準点 R 1と R 2の 2つのサブフレーム区間で行わ れ、 べク トル信号 0 ' が抽出部 8 3に与えられる度にタイミング位相情 0が出され ることになり、 充分このタイミング位相情報を引込むことができる。 従って、 長いト レーニング信号を必要とすることはない。
また、 図 9に示した符号判定部 8 3 bの実施例では、 常に +か一かによつて一定の 判定結果を出力しているが、 この判定結果を変化させることにより、 より高速に引込 を行うことができる。
すなわち、 べク トル信号生成部 8 3 eのべクトル信号 Θが最初、 図 8に示した基準 線 Lの点 （0+ j 0) を点 （一0. 5 + j 0. 5) に移して 135° 回転させること によって対応させた基準ベク トル R (1 + j 0) であるので、 図 10 (1) に示すよ うに基準ベクトル R (1 + j 0) に対して Θがー致した状態であり、 このとき、 乗算 回路 83 aに入って来るべクトル信号 Θ ' に対しては乗算回路 83 aで回転されない ので、 符号判定部 83 bの入力信号は Θ ' のままであり、 同図 （2) に示すように、 この Θ ' は +である。
そこで、 符号判定部 83 bでは、 同図 （3) に示すように、 Θを 90° だけ—方向 (時計方向） に回転させる判定結果を出力するので、 同図 （4) に示すようにべク ト ル信号 θ ' を 90° —方向に回転させ、 基準点 Rに近づける。
この状態ではまだ、 ベタ トル信号 6 ' は +状態であるので、 同図 （5) に示すよう に、 さらに 45° だけ一方向に θ ' を回転させることにより、 同図 （6) に示すよう に、 べク トノレ θ ' は今度は一になる。
そこで、 今度は同図 （7) に示すように、 +方向に 22. 5° 回転させれば、 同図 (8) に示すように、 ベク トル信号 0 ' はより基準点 Rに近づくことになる。
このように、 ±90° →±45° →±22. 5° →± 1 1. 25° →…というよう に判定角度を半減させて行ければ、 より高速のタイミング位相引込を実現することが できる。
図 10の例ではタイミング位相情報 Θ 90° —45° +22. 5° + 1 1. 2 5° +…という積算値が得られることになる。
この場合、 Θ抽出部 83を DS P (Digital Signal Processor) で構成したとする と、 ± 180° の角度に対して DS Pの取り得る値は通常 ± 2. 0であるので、 符号 判定部 83 bで出力される値は、 「2」 の補数表示で以下に示す通りとなる。
+ 2 0 + 180° [7 F F F]
+ 1 0 + 90° [4000]
+ 0 5 + 45° [2000]
0 0 0° [0000]
0 一 90° [C 000]
2 0 - 180° [8000]
このようにして求められたタイミング位相情報 0は、 図 6に示すタイミング位相制 御部 7に与えられる。 このタイミング位相制御部 7では、 図 7に示す如く、 タイミン グ位相情報 Θを変換部 7 4において係数 C 1〜C nに変換して乗算回路 7 2に与え る。 この乗算回路 7 2は遅延回路 7 1からの各サンプリング出力に対して係数 C 1〜 C nを乗算する。
そして、 この乗算部 7 2の乗算結果を加算部 7 3で加算することにより時間等化信 号が得られる。 なお、 このタイミング位相制御部 7は上述の如く公知の構成により、 タイミング位相情報 Θに基づいて時間等化信号を出力することが可能である。
この後、 図 6に示すように、 タイミング位相制御部 7からの時間等化信号はガード タイム除去部 2と D MT分配部 3と周波数等化部 4と判定部 5と符号変換部 6に送 られるが、 これらの動作は図 1 5に示したものと同様である。 また、 周波数等化部 4 では、 図 3 ( 2 ) に示した基準点 R 1のみを用いて周波数等化を実行する。
図 1 1は、 図 6に示した本発明の実施例の変形例を示している。 図 6の実施例では、 タイミング位相制御部 7からの時間等化信号をガードタイム除去部 2を介して D M T分配部 3で F F T演算を行っているが、 図 1 1の変形例では、 この F F T演算を 2 つに分割し、 タイミング位相制御部 7の前段に DMT分配部 3 aを設けて第 1の F F T演算を行い、 後段に DMT分配部 3 bを設けて第 2の F F T演算を行う。
これにより、 DMT分配部 3 aで一旦 F F T処理をしているためサンプリング周波 数が低くなり、 タイミング位相制御部 7での演算処理が高速化できるという効果があ る。 なお、 この場合にはガードタイム除去部 2を DMT分配部 3 aの前段に設けるこ とが好ましい。
なお、 上記の説明において、 ガードタイムが付加されているが、 本発明の時間等化 により、 このガードタイム期間は図 1 3のような例に比べて大幅に短縮でき、 高速化 の妨げにはならない。
以上説明したように、 本発明に係る時間等化方法及び装置によれば、 フレーム単位 またはサブフレーム単位で振幅変調された受信信号のパワースぺク トラムからタイ ミング位相情報を抽出し、 このタイミング位相情報により受信信号のタイミング位相 同期を行うように構成したので、長いトレーニング期間を必要とせずに時間等化を実 現することができる。
また、 パワースぺク トラムのべク トル信号を生成し、 このべク トル信号に別のベタ トル信号を積算して回転させ、 この回転させたべク トル信号の符号判定を行ってその 結果を積分し、 タイミング位相信号として出力すると共に、 積分した値をべク トル変 換して該別のベク トル信号とフィードバックすることにより、 より高速に位相引込を 実現することが可能となる。

Claims

請 求 の 範 囲
1 . フレーム単位で振幅変調された受信信号のパワースぺク トラムからタイミング位 相情報を抽出する第 1ステップと、
該タイミング位相情報により該受信信号のタイミング位相同期を行う第 2ステツ プと、
を備えたことを特徴とする時間等化方法。
2 . サブフレーム単位で振幅変調された受信信号のパワースぺク トヲムからタイミン グ位相情報を抽出する第 1ステップと、
該タイミング位相情報により該受信信号のタイミング位相同期を行う第 2ステツ プと、
を備えたことを特徴とする時間等化方法。
3 . 請求の範囲 1において、
該第 1ステップの該振幅変調は、該フレーム単位でゼロ点を含む 2つの基準点を用 いることを特徴とする時間等化方法。
4 . 請求の範囲 1から 3のいずれかにおいて、
該第 2ステップの後に F F T変換を行うことを特徴とした時間等化方法。
5 . 請求の範囲 1から 3のいずれかにおいて、
該第 2ステツプの前後に F F T変換を分割して行うことを特徴とした時間等化方 法。
6 . 請求の範囲 1から 5のいずれかにおいて、
該第 2ステップの後段で、該受信信号からキヤリァの振幅情報及び位相情報を抽出 してタイミング位相並びにキヤリァの振幅及び位相の引込を行う第 3ステップをさ らに備えたことを特徴とする時間等化方法。
7 . 請求の範囲 1から 6のいずれかにおいて、
該第 1ステップが、該パワースぺク トラムのベタ トル信号を生成するステップと、 該べク トル信号に別のべク トル信号を乗算して回転させるステップと、該回転させた べク トル信号の符号判定を行うステップと、該符号判定の結果を積分して該タイミン グ位相情報として出力するステップと、該積分した値をべク トル変換して該別のべク トル信号としてフィードバックするステップと、 を含むことを特徴とした時間等化方 法。
8 . 請求の範囲 7において、
該符号判定を行うステップが、 該符号判定の結果を、 演算処理毎に半減させること を特徴とする時間等化方法。
9 . 受信信号のパワースぺク トラムのべクトル信号を生成するステップと、 該べク ト ル信号に別のべク トル信号を乗算して回転させるステップと、該回転させたべクトル 信号の符号判定を行うステップと、該符号判定の結果を積分して該タイミング位相情 報として出力するステップと、該積分した値をべク トル変換して該別のべク トル信号 としてフィードバックするステップと、 を備えたことを特徴とする位相引込方法。
1 0 . フレーム単位で振幅変調された受信信号のパワースぺク トラムからタイミング 位相情報を抽出する第 1手段と、
該タイミング位相情報により該受信信号のタイミング位相同期を行う第 2手段と、 を備えたことを特徴とする時間等化装置。
1 1 . サブフレーム単位で振幅変調された受信信号のパワースぺク トラムからタイミ ング位相情報を抽出する第 1手段と、
該タイミング位相情報により該受信信号のタイミング位相同期を行う第 2手段と、 を備えたことを特徴とする時間等化装置。
1 2 . 請求の範囲 1 0において、
該第 1手段の該振幅変調は、該フレーム単位でゼロ点を含む 2つの基準点を用いる ことを特徴とした時間等化装置。
1 3 . 請求の範囲 1 0から 1 2のいずれかにおいて、
該第 2手段の後段に F F T変換する手段を設けたことを特徴とする時間等化装置。
1 4 . 請求の範囲 1 0から 1 2のいずれかにおいて、
該第 2手段の前後に、 F F T変換する手段を分割して設けたことを特徴とする時間 等化装置。
1 5 . 請求の範囲 1 0から 1 4のいずれかにおいて、
該第 2手段の後段で、該受信信号からキヤリァの振幅情報及び位相情報を抽出して タイミング位相並びにキヤリァの振幅及び位相の引込を行う第 3手段をさらに設け たことを特徴とする時間等化装置。
1 6 . 請求の範囲 1 0から 1 5のいずれかにおいて、
該第 1手段が、 該パワースぺク トラムのべク トル信号を生成する手段と、 該べク ト ノレ信号に別のべク トル信号を乗算して回転させる手段と、該回転させたべク トル信号 の符号判定を行う手段と、該符号判定の結果を積分して該タイミング位相情報として 出力するステップと、該積分した値をべク トル変換して該別のべク トル信号としてフ ィ一ドバックする手段と、 を含むことを特徴とした時間等化装置。
1 7 . 請求の範囲 1 6において、
該符号判定を行う手段が、 該符号判定の結果を、 演算処理毎に半減させることを特 徴とする時間等化装置。
1 8 . 受信信号のパワースぺク トラムのべク トル信号を生成する手段と、 該べク トル 信号に別のべク トル信号を乗算して回転させる手段と、該回転させたベタトル信号の 符号判定を行う手段と、該符号判定の結果を積分して該タイミング位相情報として出 力する手段と、該積分した値をべク トル変換して該別のべク トル信号としてフィード バックする手段と、 を備えたことを特徴とする位相引込装置。
PCT/JP2000/008565 2000-12-04 2000-12-04 Procede et dispositif d'egalisation temporelle WO2002047303A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP07012931A EP1835651A3 (en) 2000-12-04 2000-12-04 Method and apparatus for time equalization
JP2002548904A JP3387918B2 (ja) 2000-12-04 2000-12-04 時間等化方法及び装置
EP00979067A EP1341331A4 (en) 2000-12-04 2000-12-04 TIME DEPRECIATION METHOD AND DEVICE
PCT/JP2000/008565 WO2002047303A1 (fr) 2000-12-04 2000-12-04 Procede et dispositif d'egalisation temporelle
US10/347,154 US7394848B2 (en) 2000-12-04 2003-01-15 Method and apparatus for time equalization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/008565 WO2002047303A1 (fr) 2000-12-04 2000-12-04 Procede et dispositif d'egalisation temporelle

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/347,154 Continuation US7394848B2 (en) 2000-12-04 2003-01-15 Method and apparatus for time equalization

Publications (1)

Publication Number Publication Date
WO2002047303A1 true WO2002047303A1 (fr) 2002-06-13

Family

ID=11736762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/008565 WO2002047303A1 (fr) 2000-12-04 2000-12-04 Procede et dispositif d'egalisation temporelle

Country Status (4)

Country Link
US (1) US7394848B2 (ja)
EP (2) EP1341331A4 (ja)
JP (1) JP3387918B2 (ja)
WO (1) WO2002047303A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191662A (ja) * 2003-12-24 2005-07-14 Mega Chips Corp Ｏｆｄｍ信号の復調方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4490595B2 (ja) * 2001-03-14 2010-06-30 株式会社日立産機システム インバータ管理システム
US7151807B2 (en) * 2001-04-27 2006-12-19 The Directv Group, Inc. Fast acquisition of timing and carrier frequency from received signal
US7184489B2 (en) * 2001-04-27 2007-02-27 The Directv Group, Inc. Optimization technique for layered modulation
US7173981B1 (en) * 2001-04-27 2007-02-06 The Directv Group, Inc. Dual layer signal processing in a layered modulation digital signal system
US7471735B2 (en) 2001-04-27 2008-12-30 The Directv Group, Inc. Maximizing power and spectral efficiencies for layered and conventional modulations
US8005035B2 (en) 2001-04-27 2011-08-23 The Directv Group, Inc. Online output multiplexer filter measurement
US7184473B2 (en) * 2001-04-27 2007-02-27 The Directv Group, Inc. Equalizers for layered modulated and other signals
US7209524B2 (en) * 2001-04-27 2007-04-24 The Directv Group, Inc. Layered modulation for digital signals
US7583728B2 (en) 2002-10-25 2009-09-01 The Directv Group, Inc. Equalizers for layered modulated and other signals
US7822154B2 (en) 2001-04-27 2010-10-26 The Directv Group, Inc. Signal, interference and noise power measurement
US7423987B2 (en) 2001-04-27 2008-09-09 The Directv Group, Inc. Feeder link configurations to support layered modulation for digital signals
US7483505B2 (en) * 2001-04-27 2009-01-27 The Directv Group, Inc. Unblind equalizer architecture for digital communication systems
WO2004006455A1 (en) 2002-07-03 2004-01-15 The Directv Group, Inc. Method and apparatus for layered modulation
US7173977B2 (en) * 2002-10-25 2007-02-06 The Directv Group, Inc. Method and apparatus for tailoring carrier power requirements according to availability in layered modulation systems
EP1563601B1 (en) * 2002-10-25 2010-03-17 The Directv Group, Inc. Estimating the operating point on a nonlinear traveling wave tube amplifier
AU2003301717A1 (en) * 2002-10-25 2004-05-25 The Directv Group, Inc. Lower complexity layered modulation signal processor
US7369626B1 (en) * 2003-03-14 2008-05-06 Ralink Technology, Inc. Efficient subcarrier equalization to enhance receiver performance
US7386027B2 (en) * 2004-03-31 2008-06-10 Matsushita Electric Industrial Co., Ltd. Methods and apparatus for generating and processing wideband signals having reduced discrete power spectral density components
US20080101492A1 (en) * 2006-10-31 2008-05-01 Jean-Philippe Gregoire Method for Tracking Phase Noise in an OFDM System
US20190065789A1 (en) * 2017-08-29 2019-02-28 Motorola Solutions, Inc. Device and method for power source based device authentication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068973A (ja) * 1998-08-19 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路
JP2000261404A (ja) * 1999-03-04 2000-09-22 Mitsubishi Electric Corp 通信装置および通信方法
JP2000286817A (ja) * 1999-03-30 2000-10-13 Jisedai Digital Television Hoso System Kenkyusho:Kk Ｏｆｄｍ用受信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549512B2 (en) * 1997-06-25 2003-04-15 Texas Instruments Incorporated MDSL DMT architecture
US6876675B1 (en) * 1998-02-06 2005-04-05 Cisco Technology, Inc. Synchronization in OFDM systems
US6631175B2 (en) * 1998-04-03 2003-10-07 Tellabs Operations, Inc. Spectrally constrained impulse shortening filter for a discrete multi-tone receiver
JPH11346206A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp デジタル放送受信機
JP2000078060A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 適応等化器装置及び適応等化器の制御方法
WO2000019605A2 (en) * 1998-09-30 2000-04-06 House Ear Institute Band-limited adaptive feedback canceller for hearing aids
US6370188B1 (en) * 1999-03-31 2002-04-09 Texas Instruments Incorporated Phase and frequency offset compensation in a telecommunications receiver
JP2001069046A (ja) * 1999-08-30 2001-03-16 Fujitsu Ltd 送受信システムおよび受信装置
JP3928332B2 (ja) * 2000-05-11 2007-06-13 株式会社日立製作所 適応等化回路
US6834079B1 (en) * 2000-10-20 2004-12-21 3Com Corporation Efficient implementation for equalization of multicarrier channels
EP1341354A4 (en) * 2000-12-04 2007-07-25 Fujitsu Ltd METHOD AND DEVICE FOR SYNCHRONIZATION

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068973A (ja) * 1998-08-19 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> Ｏｆｄｍ用プリアンブル生成方法及びｏｆｄｍ用変調回路
JP2000261404A (ja) * 1999-03-04 2000-09-22 Mitsubishi Electric Corp 通信装置および通信方法
JP2000286817A (ja) * 1999-03-30 2000-10-13 Jisedai Digital Television Hoso System Kenkyusho:Kk Ｏｆｄｍ用受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1341331A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191662A (ja) * 2003-12-24 2005-07-14 Mega Chips Corp Ｏｆｄｍ信号の復調方法

Also Published As

Publication number Publication date
US7394848B2 (en) 2008-07-01
US20030138037A1 (en) 2003-07-24
EP1835651A3 (en) 2007-11-14
EP1341331A4 (en) 2006-08-30
EP1341331A1 (en) 2003-09-03
JPWO2002047303A1 (ja) 2004-04-08
JP3387918B2 (ja) 2003-03-17
EP1835651A2 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
WO2002047303A1 (fr) Procede et dispositif d&#39;egalisation temporelle
EP0719004B1 (en) OFDM system with additional protection against multipath effects
EP2315386B1 (en) OFDM communications methods and apparatus
JP5035259B2 (ja) 通信装置
CA2266372C (en) System for digital information transmission, with associated methods and devices
CA2371748C (en) A windowing function for maintaining orthogonality of channels in the reception of ofdm symbols
US4290139A (en) Synchronization of a data communication receiver with a received signal
JPH06252878A (ja) データ群の送信方法と、この方法を適用する送信機及び受信機
JPH10190609A (ja) 直交周波数多重変調信号復調方法
CN109818893A (zh) 一种数据通信方法及通信设备
JPH08321820A (ja) 直交周波数分割多重信号の伝送方法ならびにその送信装置および受信装置
EP2073474A1 (en) Method and apparatus for transmitting an optical signal using orthogonal frequency division multiplexing
US20050213676A1 (en) Periodic DMT signals with cyclic extension
CN102724151B (zh) 通信系统、通信方法以及多通道自适应均衡器和ofdm信号解复用的方法
JP2007325072A (ja) 同期装置および同期方法
JP4292898B2 (ja) 通信装置
JP2004179727A (ja) マルチキャリア送信装置およびマルチキャリア受信装置ならびにマルチキャリア通信装置
EP1089512A1 (en) Telecommunication device with analog fourier transformation unit
JP3576542B2 (ja) 位相引込方法及び装置
CN101641921B (zh) 发送装置和单边带信号生成方法
JP3421027B2 (ja) 同期方法及び装置
JP2007325070A (ja) 多重伝送装置および多重伝送方法
CN103959693A (zh) 接收装置和方法
JP5237860B2 (ja) デジタル放送受信機
CN107204944B (zh) 发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和系统

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 548904

Kind code of ref document: A

Format of ref document f/p: F

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10347154

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000979067

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000979067

Country of ref document: EP