WO2002017404A1 - Pin-fotodiode in einer vertikal strukturierten schichtenfolge und verfahren zur herstellung einer pin-diode - Google Patents

Pin-fotodiode in einer vertikal strukturierten schichtenfolge und verfahren zur herstellung einer pin-diode Download PDF

Info

Publication number
WO2002017404A1
WO2002017404A1 PCT/EP2001/008448 EP0108448W WO0217404A1 WO 2002017404 A1 WO2002017404 A1 WO 2002017404A1 EP 0108448 W EP0108448 W EP 0108448W WO 0217404 A1 WO0217404 A1 WO 0217404A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
intrinsic
pin
pin photodiode
intrinsic layer
Prior art date
Application number
PCT/EP2001/008448
Other languages
English (en)
French (fr)
Inventor
Alexander Benedix
Bernd Klehn
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2002017404A1 publication Critical patent/WO2002017404A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a PIN photodiode and a method for its production.
  • PIN photodiodes are usually based on vertically arranged PIN structures.
  • the space charge zone in which pairs of charge carriers are generated when the photons are irradiated is enlarged by introducing an intrinsic high-resistance layer between a p- and an n-layer.
  • the intrinsic layer, in which the charge carrier pairs are mainly generated, is irradiated from the surface of the layer structure. Since there are structures on this surface which cause complete or partial shading, only part of the photon radiation is converted into charge carrier pairs, so that the spectral efficiency of the photodiode is reduced.
  • the PIN photodiode according to the invention has a layer sequence of semiconductor material.
  • This layer sequence has a first layer of a first conductivity type, an intrinsic layer and a second layer of a second conductivity type.
  • the layer sequence is at least partially provided with a vertical structuring, ie the surface of the layer sequence has geometric shapes, eg trenches, which extend completely or partially through the layers of the layer sequence.
  • the vertical structuring exposes the intrinsic layer at least in sections. In this way it is possible for photons to hit the intrinsic layer directly, in which they form charge carrier pairs.
  • the photons are not shielded by an overlying layer or any contact made thereon. This results in an improvement in the ratio of the contact shading area to the irradiation area.
  • the vertical structuring preferably runs obliquely to the layer sequence, so that the contact shading area on the first layer becomes small with respect to the exposed sections of the intrinsic layer.
  • a further advantage is that a reflected portion of incident light is radiated onto the opposite, inclined side wall through opposite, obliquely aligned side walls. This further increases the efficiency of the photodiode, since the proportion of light reflected into the environment is reduced.
  • this structure which is located at the top of the pyramidal or conical structure, is small compared to the exposed areas of the intrinsic layer, so that the shadowing by this structure is low. Furthermore, this structure has the advantage that incident light, which is reflected on one side wall, falls on the opposite side wall at a different angle, in which it is then absorbed.
  • a PIN photodiode is then produced in such a way that vertical structuring is carried out, as a result of which at least the intrinsic layer is partially exposed.
  • the vertical structures preferably comprise the first and the intrinsic layer and preferably leave the second layer untouched. This makes it possible to easily manufacture an inventive PIN photodiode that is effective.
  • the side walls of the vertical structuring are preferably designed obliquely, so that conical, pyramidal or V-trench-shaped structures are formed in the layer sequence. This is preferably done by a selective anisotropic etching process, e.g. has different etching speeds, which depend on the crystal direction si d.
  • the first layer and the intrinsic layer are produced on a (100) silicon substrate, an etching mask being structured in the (110) direction on the surface of the layer sequence in order to form the vertical structuring.
  • etching mask being structured in the (110) direction on the surface of the layer sequence in order to form the vertical structuring.
  • anisotropic etchant e.g. Potassium hydroxide
  • side walls are formed at an angle of 54.7 ° to the (100) surface.
  • the first layer and / or the intrinsic layer are grown epitaxially on a substrate material.
  • Fig.l shows a cross section of an embodiment of the PIN photodiode according to the invention
  • 2 shows a plan view of the semiconductor structure corresponding to the cross section shown in FIG. 1;
  • FIG. 3 shows a manufacturing process for the PIN photodiode shown in FIG. 1, FIGS. 3a, 3b and 3c giving cross sections through the semiconductor structure according to the invention after various process steps.
  • Silicon is preferably used as the semiconductor material for the PIN photodiode according to the invention shown in the drawing. It is preferably manufactured with the aid of standard planar technology, in which a sequence of individual processes that act across the entire surface of the wafer is carried out, which specifically lead to local change in the semiconductor material via suitable masking layers.
  • the PIN photodiode 1 shown in FIG. 1 is formed on a surface of an n-doped silicon substrate 2.
  • the doping concentration of the silicon substrate 2 is high and is preferably between approximately 10 18 to 10 21 cm "3.
  • a layer 3 of intrinsic silicon, ie silicon without doping, is applied to the substrate 2, on which a layer of highly doped p + -
  • the intrinsic layer 3 and the p + -doped layer 4 are provided with a vertical structuring, as a result of which side walls 5 be formed.
  • the side walls 5 run obliquely to the layer sequence.
  • the p + silicon layer also has a contact 6, which is connected to ground GND or a low voltage during operation of the PIN photodiode.
  • the thickness of the intrinsic layer 3 and the p + silicon layer 4 is preferably selected such that on the one hand the vertical structuring extends almost through the entire intrinsic layer 3 to the boundary line between the intrinsic layer 3 and the substrate 2 and that on the other hand is sufficient A large roof area of the pyramid-shaped structures thus created remains in order to reliably contact the p + silicon layer 4. It is further provided that metal contacts 7 are provided on the n + silicon substrate 2 between certain areas of one or more pyramid-shaped structures. For this purpose, the intrinsic layer 3 and p + silicon layer 4 are removed between the pyramid-shaped structures in a certain area, so that the n + substrate 2 is exposed, in which the metal contacts 7 for contacting the n + substrate 2 are then applied become. The PIN photodiode is connected to Vdd or a high voltage via the metal contacts 7.
  • a light beam 10 now strikes an exposed intrinsic area on a side wall 5, the absorbed portion generates charge carrier pairs which are separated by the space charge zones from the n + layer and p + layer and which therefore result in a current flow through the PIN photodiode 1 enable.
  • Part 11 of the light beam is reflected. Due to the angle of incidence, the reflected portion 11 of the light beam 10 is deflected from the beveled surface to the opposite beveled surface of an opposite side wall 5. This reflected light component 11 is incident there at a mostly smaller (to the surface normal) angle and is largely absorbed there with the generation of pairs of charge carriers. This structure ensures that almost 100% of a light beam is absorbed in the intrinsic area.
  • the choice of the layer thickness of the intrinsic layer offers the possibility of determining an optimal compromise between spectral sensitivity and speed of the PIN photodiode 1 by increasing the effective irradiation area, i.e. the ratio of the contact shading area of the contacting of the p + silicon layer to the total irradiation area will be improved. Furthermore, the reflection of the incident light is greatly reduced, since a large proportion of the reflected light is irradiated in opposite, sloping side walls.
  • the pyramid-shaped structure of the intrinsic layer and the P-silicon layer preferably has a rectangular, particularly preferably a square, layout, but can also have other layouts, such as, for example, a round one.
  • a field structure consisting of pyramid-shaped structures, ie the pyramids are arranged next to one another, for example, the electrical parameters of the PIN photodiode 1 can be determined by connecting the contacts of the p + silicon layer in parallel and / or in series.
  • Such a field arrangement of pyramid-shaped structures lying next to one another in the form of a checkerboard pattern is shown in FIG.
  • the contacting of the n + substrate layer is preferably carried out in addition to such a field arrangement by providing flat areas in which the substrate layer is exposed. In the embodiment shown, the remaining islands of the p + layer are connected to one another via longitudinal lines 13.
  • 3a to 3c show a possible production method for the PIN photodiode 1 shown in Fig.l.
  • a layer sequence is formed, which consists of an intrinsic silicon layer 3 and a p + -doped Silicon layer 4 consists.
  • the layer structure is preferably produced by epitaxial growth, for example using Si 2 H 2 Cl 2 , P 2 H 6 and AsH 3 contain process gases in the temperature range from 800 ° C to 1000 ° C and in the pressure range from 500 Pa to 2000 Pa.
  • the silicon layers are grown in such a way that a (100) surface is created.
  • a cross section through the entire layer sequence is shown in FIG. 3a.
  • the layer sequence applied is structured by anisotropic etching using a photolithographically formed mask.
  • an etching mask is generated in a first step.
  • This etching mask can e.g. consist of silicon dioxide, which is deposited over the entire surface of the pane surface and then structured using a photolithography process.
  • a photoresist layer is deposited on the etching mask layer, which is then exposed through a mask in order to cover square areas with a width of e.g. 100 nm.
  • the photoresist layer can also be applied directly, e.g. with an electron beam.
  • the photoresist is then developed and hardened and then the etching mask is structured by means of a first etching process, so that square areas remain on the layer surface in accordance with the exposed structures.
  • the photoresist layer is then completely removed again.
  • a cross section through the disk structures after this process step is shown in FIG. 3b.
  • the masking layer 12 made of silicon oxide remains on the layer sequence.
  • the pyramid structure of the PIN photodiode is etched via a further anisotropic etching step.
  • anisotropic etching results from the fact that, owing to the crystalline structure of the silicon, (100) and (110) crystal planes are removed much faster than the (111) plane.
  • alkali lyes such as KOH, NaOH or LiOH or a so-called EDP solution are suitable.
  • dry chemical etching processes can also be carried out, for example Use reactive ion etching, whereby the etching gas mixture can contain eg BC1 3 , Cl 2 , HBr and / or HCl.
  • the etching process creates a pyramid-shaped structure of the layer sequence of intrinsic layer and p + silicon layer 4, as shown in FIG. 3 c and in the top view of FIG. 2, which is preferably approximately at the level of the transition between n + substrate 2 and intrinsic layer 3 has its base.
  • the anisotropic etching of the layer sequence ensures a defined angle of 54.7 ° to the (110) surface of the n + -doped silicon substrate 2. It is of course possible that the pyramid-shaped structure can also have its base in the intrinsic layer or in the n + layer, without restricting the function of the PIN diode.
  • the presented method for forming the layer sequence of the PIN photodiode 1 enables structures in different size ranges, e.g. also in the sub-100 nm range.
  • the use of epitaxial methods for layer construction also ensures a precisely defined thickness of the intrinsic layer 3, since the layer thickness can be set very precisely.

Abstract

Die Erfindung betrifft eine PIN-Fotodiode mit einer Schichtenfolge mit einer ersten Schicht eines ersten Leitfähigkeitstyps, einer intrinsischen Schicht und einer zweiten Schicht eines zweiten Leitfähigkeitstyps. Zumindest die intrinsische Schicht der Schichtenfolge weist eine vertikale Strukturierung auf, auf deren Seitenwände Licht einfallen kann. Das Verfahren zum Herstellen dieser PIN-Fotodiode sieht vor, dass auf die Schichtenfolge eine vertikale Strukturierung durchgeführt wird, so dass Seitenwände gebildet werden, wobei die intrinsische Schicht freigelegt wird, so dass Licht auf die intrinsische Schicht einfallen kann.

Description

Beschreibung
PIN-Fotodiode in einer vertikal strukturierten Schichtenfolge und Verfahren zur Herstellung einer PIN-Diode.
Die Erfindung betrifft eine PIN-Fotodiode und ein Verfahren zu deren Herstellung.
PIN-Fotodioden basieren üblicherweise auf vertikal eingeord- neten PIN-Strukturen. Dabei wird die Raumladungszone, in der bei Photoneneinstrahlung Ladungsträgepaare erzeugt werden, vergrößert, indem eine intrinsische hochohmige Schicht zwischen eine p- und eine n-Schicht eingebracht wird. Die Bestrahlung der intrinsischen Schicht, in der die Ladungs- trägerpaare hauptsächlich erzeugt werden, erfolgt von der Oberfläche des Schichtensaufbaus . Da sich auf dieser Oberfläche Strukturen befinden, die eine vollständige oder teilweise Abschattung bewirken, wird nur ein Teil der Photoneneinstrahlung in Ladungsträgerpaare umgewandelt, so dass der spektrale Wirkungsgrad der Fotodiode vermindert ist.
Es ist Aufgabe der Erfindung, eine PIN-Fotodiode zur Verfügung zu stellen, die sehr effektiv ist und einfach aufgebaut werden kann.
Diese Aufgabe wird durch die PIN-Fotodiode gemäß Anspruch 1 sowie das Herstellungsverfahren nach Anspruch 7 gelöst. Erfindungsgemäße Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
Die erfindungsgemäße PIN-Fotodiode weist eine Schichtenfolge aus Halbleitermaterial auf. Diese Schichtenfolge weist eine erste Schicht eines ersten Leitfähigkeitstyps, eine intrinsische Schicht und eine zweite Schicht eines zweiten Leit- fähigkeitstyps auf. Die Schichtenfolge ist wenigstens teilweise mit einer vertikalen Strukturierung versehen, d.h. die Oberfläche der Schichtenfolge ist mit geometrischen Formen, z.B. Gräben, versehen, die ganz oder teilweise durch die Schichten der Schichtenfolge hindurchreichen. Durch die vertikale Strukturierung wird die intrinsische Schicht wenigstens abschnittsweise freigelegt. Auf diese Weise ist es möglich, dass Photonen direkt auf die intrinsische Schicht treffen, in der sie Ladungsträgerpaare ausbilden. Dabei werden die Photonen nicht durch eine darüberliegende Schicht oder eine eventuell darauf aufgebrachte Kontaktierung abgeschirmt. Daraus folgt eine Verbesserung des Verhältnisses von Kontaktabschattungsflache zu Einstrahlfläche.
Vorzugsweise verläuft die vertikale Strukturierung schräg zur Schichtenfolge, so dass die Kontaktabschattungsflache auf der ersten Schicht bezüglich der freigelegten Abschnitte der in- trinsischen Schicht klein wird. Ein weiterer Vorteil ist, dass durch gegenüberliegende, schräg ausgerichtete Seitenwände ein reflektierter Anteil von eingestrahltem Licht auf die gegenüberliegende, schräg verlaufende Seitenwand eingestrahlt wird. Dadurch wird der Wirkungsgrad der Fotodiode weiter erhöht, da der Anteil von in die Umgebung reflektiertem Licht vermindert wird.
Es kann weiterhin vorgesehen sein, dass die Schichtenfolge eine im wesentlichen pyramidenförmige bzw. kegelförmige Struktur aufweist. Dies hat den Vorteil, dass die erste
Schicht, die sich an der Spitze der pyramidenförmigen bzw. kegelförmigen Struktur befindet, klein gegenüber den freigelegten Bereiche der intrinsischen Schicht ist, wodurch die Abschattung durch diese Struktur gering ist. Weiterhin hat diese Struktur den Vorteil, dass einfallendes Licht, das an einer Seitenwand reflektiert wird, unter einem anderen Winkel auf die gegenüberliegende Seitenwand einfällt, in der es dann absorbiert wird.
In einer bevorzugten Ausführungsform wird die unterste
Schicht in einem Siliziumsubstrat gebildet, auf dem dann die intrinsische Schicht und eine weitere dotierte Schicht eines anderen Leitfähigkeitstyps aufgebracht wird.
Erfindungsgemäß wird dann eine PIN-Fotodiode so hergestellt, dass eine vertikale Strukturierung vorgenommen wird, wodurch zumindest die intrinsische Schicht teilweise freigelegt wird. Dabei umfassen die vertikalen Strukturen vorzugsweise die erste und die intrinsische Schicht und lassen die zweite Schicht vorzugsweise unberührt. Dadurch ist es möglich, eine erfindungsgemäße PIN-Fotodiode, die effektiv ist, einfach herzustellen.
Vorzugsweise werden die Seitenwände der vertikalen Strukturierungen schräg ausgeführt, so dass kegelförmige, pyrami- denförmige- oder V-grabenförmige Strukturen in der Schichtenfolge entstehen. Dies erfolgt vorzugsweise durch einen selektiven anisotropen Ätzprozess, der z.B. verschiedene Ätzgeschwindigkeiten aufweist, die abhängig von der Kristall- richtung si d.
In einer bevorzugten Ausführungsform ist vorgesehen, dass die erste Schicht und die intrinsische Schicht auf einem (100)- Siliziumsubstrat hergestellt werden, wobei zum Ausbilden der vertikalen Strukturierung eine Ätzmaske in (110) -Richtung auf der Oberfläche der Schichtenfolge strukturiert wird. Beim anschließendem Ätzen mit einem anisotropen Ätzmittel, z.B. Kaliumhydroxid, entstehen Seitenwände mit einem Winkel von 54,7° zur (100) -Oberfläche. Dies hat den Vorteil, dass diese Struktur mit einem anisotropen Ätzverfahren hergestellt wer- den kann, dass sich an den Kristallrichtungen des Halbleitermaterials orientiert. Es gewährleistet weiterhin eine besonders einfache und leicht zu beherrschende Herstellung des abgeschrägten Bereichs der Schichtenfolge.
Gemäß einer weiteren Ausführungsform ist vorgesehen, dass die erste Schicht und/oder die intrinsische Schicht epitaktisch auf ein Substratmaterial aufgewachsen werden. Diese haben den Vorteil, dass die so aufgewachsenen Schichten sehr exakt in ihrer Dicke und Qualität bestimmt werden können.
Die Erfindung wird dann anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig.l einen Querschnitt einer Ausführungsform der erfindungsgemäßen PIN-Fotodiode; Fig.2 eine Aufsicht auf die Halbleiterstruktur ent- sprechend dem Fig.l gezeigten Querschnitt;
Fig.3 einen Herstellungsprozess für die in Fig. 1 gezeigte PIN-Fotodiode, wobei Fig. 3a, 3b und 3c Querschnitte durch die Halbleiterstruktur gemäß der Erfindung nach verschiedenen Prozessschritten wie- de geben.
Die in den Figuren gezeigten Halbleiterstrukturen sind nicht maßstäblich.
Als Halbleitermaterial für die in der Zeichnung gezeigten erfindungsgemäßen PIN-Fotodiode dient vorzugsweise Silizium. Sie wird dabei vorzugsweise mit Hilfe der Standard-Planartechnik gefertigt, bei der eine Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozesse durchgeführt wird, die über geeignete Maskierungsschichten gezielt zur lokaler Veränderung des Halbleitermaterials führen.
Die in Fig.l gezeigte PIN-Fotodiode 1 ist auf einer Ober- fläche eines n-dotierten Siliziumsubstrats 2 ausgebildet. Die Dotierungskonzentration des Siliziumsubstrats 2 ist hoch und liegt vorzugsweise zwischen etwa 1018 bis 1021 cm"3. Auf dem Substrat 2 ist eine Schicht 3 aus intrinsischem Silizium, d.h. Silizium ohne Dotierung, aufgebracht, auf der sich eine Schicht aus hochdotiertem p+-Silizium befindet. Die intrinsische Schicht 3 und die p+-dotierte-Schicht 4 sind mit einer vertikalen Strukturierung versehen, wodurch Seitenwände 5 gebildet werden. Die Seitenwände 5 verlaufen schräg zur Schichtenfolge. Die p+-Siliziumschicht weist weiterhin eine Kontaktierung 6 auf, die beim Betrieb der PIN-Fotodiode mit Masse GND oder einer niedrigen Spannung verbunden ist. Die Dicke der intrinsischen Schicht 3 und der p+-Siliziumschicht 4 ist vorzugsweise so gewählt, dass einerseits die vertikale Strukturierung sich nahezu durch die gesamte intrinsische Schicht 3 bis zur Grenzlinie zwischen intrinsische Schicht 3 und dem Substrat 2 erstreckt und dass andererseits eine aus- reichend große Dachfläche der so entstandenen pyramidenförmigen Strukturen verbleibt, um die p+-Siliziumschicht 4 sicher zu kontaktieren. Es ist weiterhin vorgesehen, dass zwischen bestimmten Bereichen von einer oder mehreren pyramidenförmigen Strukturen Metallkontakte 7 auf dem n+-Siliziuras- subtrat 2 vorgesehen sind. Dazu sind zwischen den pyramidenförmigen Strukturen in einem bestimmten Bereich die intrinsische Schicht 3 und p+-Silizium-Schicht 4 entfernt, so dass das n+-Substrat 2 freigelegt ist, in dem dann die Metallkontakte 7 zur Kontaktierung des n+-Substrats 2 aufgebracht wer- den. Über die Metallkontakte 7 wird die PIN-Fotodiode mit Vdd oder einer hohen Spannung verbunden.
Fällt nun ein Lichtstrahl 10 auf einen freigelegten intrinsischen Bereich auf einer Seitenwand 5, so erzeugt der absor- bierte Anteil Ladungsträgerpaare, die durch die Raumladungszonen von n+-Schicht und p+-Schicht getrennt werden und die somit einen Stromfluss durch die PIN-Fotodiode 1 ermöglichen. Ein Teil 11 des Lichtstrahls wird reflektiert. Der reflektierte Anteil 11 des Lichtstrahls 10 wird aufgrund des Ein- fallwinkels von der abgeschrägten Fläche auf die gegenüberliegende abgeschrägte Fläche einer gegenüberliegende Seitenwand 5 gelenkt. Dort fällt dieser reflektierte Lichtanteil 11 unter einem zumeist geringerem (zur Flächennormalen) Winkel ein und wird großteils unter Erzeugung von Ladungsträger- paaren dort absorbiert. Durch diese Struktur wird erreicht, dass ein Lichtstrahl zu fast 100% im intrinsischen Gebiet absorbiert wird. Die Wahl der Schichtdicke der intrinsischen Schicht bietet die Möglichkeit, einen optimalen Kompromiss aus spektraler Empfindlichkeit und Geschwindigkeit der PIN-Fotodiode 1 zu bestimmen, indem die effektive Einstrahlfläche erhöht wird, d.h. das Verhältnis der Kontaktabschattungsflache der Kontaktierung der p+-Silizium-Schicht zur Gesamteinstrahlfläche wird verbessert. Weiterhin wird die Reflektion des eingestrahlten Lichtes stark vermindert, da ein großer Anteil des reflektierten Lichtes in gegenüberliegende schräge Seitenwände eingestrahlt wird.
Die pyramidenförmige Struktur der intrinsischen Schicht und der P-Silizium-Schicht hat vorzugsweise ein rechteckigen, be- sonders bevorzugt einen quadratischen Grundriss, kann aber auch andere Grundrisse, wie z.B. runde, aufweisen. Durch einen Feldaufbau aus pyramidenförmigen, Strukturen, d.h. die Pyramiden werden z.B. nebeneinander angeordnet, können die elektrischen Parameter der PIN-Fotodiode 1 durch parallel und/oder serielles Verschalten der Kontaktierungen der p+- Silizium-Schicht festgelegt werden. In Fig.2 ist beispielsweise eine solche Feldanordnung von in Form eines Schachbrettmusters nebeneinander!iegenden pyramidenförmigen Strukturen gezeigt. Die Kontaktierung der n+-Substrat-Schicht wird vorzugsweise neben einer solchen Feldanordnung durchgeführt, indem ebene Bereiche vorgesehen werden, in denen die Substratschicht freigelegt ist. Die verbliebenen Inseln der p+- Schicht werden in der gezeigten Ausführungsform über Längsleitungen 13 miteinander verbunden.
Fig.3a bis 3c zeigen ein mögliches Herstellungsverfahren für die in Fig.l dargestellte PIN-Fotodiode 1. Auf der Oberfläche eines n+-dotierten Siliziumssubstrats 2 wird eine Schichtenfolge gebildet, die aus einer intrinsischen Silizium-Schicht 3 und einer p+-dotierten Silizium-Schicht 4 besteht. Vorzugsweise erfolgt die Herstellung der Schichtenstruktur durch epitaktisches Aufwachsen z.B. unter Verwendung von Si2H2Cl2, P2H6 und AsH3 enthaltenen Prozessgasen im Temperaturenbereich von 800°C bis 1000°C und im Druckbereich von 500 Pa bis 2000 Pa. Die Siliziumschichten werden dabei so aufgewachsen, dass eine (100) -Oberfläche entsteht. Ein Querschnitt durch die ge- samte Schichtenfolge ist in Fig.3a gezeigt.
In einem nächstem Prozessschritt wird die aufgebrachte Schichtenfolge durch anisotropes Ätzen unter Verwendung einer fotolithographisch gebildeten Maske strukturiert. Hierzu wird in einem ersten Schritt eine Ätzmaske erzeugt. Diese Ätzmaske kann z.B. aus Siliziumdioxid bestehen, das ganzflächig auf der Scheibenoberfläche abgeschieden und anschließend über ein Fotolitographie-Prozess strukturiert wird. Beim Foto- litographie-Prozess wird eine Fotolackschicht auf der Ätz- maskenschicht abgeschieden, die dann über eine Maske belichtet wird, um quadratische Bereiche mit einer Breite von z.B. 100 nm festzulegen. Alternativ kann die Fotolackschicht auch direkt, z.B. mit einem Elektronenstrahl, beschrieben werden. Anschließend wird der Fotolack entwickelt und gehärtet und dann mittels eines ersten Ätzvorgangs die Ätzmaske strukturiert, so dass entsprechend den belichteten Strukturen quadratische Bereiche auf der Schichtenoberfläche zurückbleiben. Anschließend wird dann die Fotolackschicht wieder vollständig entfernt . Ein Querschnitt durch die Scheiben- Strukturen nach diesem Prozessschritt ist im Fig. 3b gezeigt. Es verbleibt die Maskierungsschicht 12 aus Siliziumoxid auf der Schichtenfolge.
Nach dem Erstellen der Ätzmaske wird über ein weiteren anisotropen Ätzschritt die Pyramiden-Struktur der PIN-Fotodiode geätzt. Eine solche anisotrope Ätzung ergibt sich aus der Tatsache, dass aufgrund des kristallinen Aufbaus des Siliziums (100)- und (110) -Kristallebenen deutlich schneller abgetragen werden, als die (111) -Ebene. Für die anisotro- pische Siliziumätzung eignen sich z.B. Alkalilaugen wie KOH, NaOH oder LiOH oder auch eine sogenannte EDP-Lösung. Es lassen sich jedoch auch trocken-chemische Ätzverf hren, z.B. ein reaktives Ionenätzen einsetzen, wobei die Ätzgasmischung, z.B. BC13, Cl2, HBr und/oder HCl enthalten kann.
Durch den Ätzprozess entsteht eine pyramidenförmige Struktur der Schichtenfolge aus intrinsischer Schicht und p+-Silizium- Schicht 4, wie in Fig. 3c und in der Aufsicht der Fig. 2 gezeigt ist, die vorzugsweise etwa auf Höhe des Übergangs zwischen n+-Substrat 2 und intrinsischer Schicht 3 ihre Basis hat. Die anisotrope Ätzung der Schichtenfolge sorgt dabei für ein definierten Winkel zur (110) -Oberfläche des n+-dotierten Siliziumssubstrat 2 von 54,7°. Selbstverständlich ist es möglich, dass die pyramidenförmige Struktur ihre Basis auch in der intrinsischen Schicht bzw. in der n+-Schicht haben kann, ohne die Funktion der PIN-Diode einzuschränken.
Das vorgestellte Verfahren zum Ausbilden der Schichtenfolge der PIN-Fotodiode 1 ermöglicht es, Strukturen in verschiedenen Größenbereichen, z.B. auch im Sub-100 nm Bereich, auszubilden. Vorteilhaft ist hier insbesondere die leichte Anwend- barkeit und Beherrschbarkeit des anisotropen Ätzprozesses, mit dem sich auf einfache Weise die abgeschrägte Fläche der intrinsischen Schicht 3 herstellen lässt. Der Einsatz epitaktischer Verfahren zum Schichtenaufbau sorgt darüber hinaus für eine genau definierte Dicke der intrinsischen Schicht 3, da sich die Schichtdicke sehr genau einstellen lässt.
Es liegt weiterhin im Rahmen der Erfindung, über die oben genannte Ausführungsform hinaus die angegebenen Abmessungen, Konzentration, Materialien und Prozesse in geeigneter Weise zu modifizieren, um die erfindungsgemäße PIN-Fotodiode zu erzeugen. Insbesondere ist es dabei möglich, den Leitfähigkeitstyp der dotierten Gebiete in der PIN-Struktur komplementär auszuführen. Darüber hinaus können die angegeben Materialien zur Ausbildung der verschiedenen Schichten durch andere, in diesem Zusammenhang bekannte Materialien ersetzt werden. Außerdem können in geeigneter Weise die vorgestellten Her- Stellungsprozesse abgeändert werden, ohne den Bereich der Erfindung zu verlassen.
Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims

Patentansprüche
1. PIN-Fotodiode aufweisend eine Schichtenfolge mit einer ersten Schicht (2) eines ersten Leitfähigkeitstyps, einer intrinsischen Schicht (3) und einer zweiten Schicht (4) eines zweiten Leitfähigkeitstyps, d a d u r c h g e k e n n z e i c hn e t, dass zumindest die intrinsische Schicht (3) der Schichtenfolge wenigstens teilweise eine vertikale Strukturierung (5) aufweist, auf die Licht einfallen kann.
2. PIN-Fotodiode nach Anspruch 1, dadurch gekennzeichnet, dass die vertikale Strukturierung (5) der intrinsischen Schicht schräg zur Schichtenfolge verläuft.
3. PIN-Fotodiode nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass wenigstens die intrinsische Schicht (3) und die zweite Schicht eine im wesentlichen pyramidenförmige oder kegelförmige Struktur aufweist.
4. PIN-Fotodiode nach einem der Ansprüche 1 oder 2 , dadurch gekennzeichnet, dass die erste Schicht (2) der Schichtenfolge in einem Siliziumsubstrat (2) ausgebildet ist.
5. PIN-Fotodiode nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Schicht (4) und die intrinsische Schicht (3) auf einer (100) -Oberfläche des Substrates (2) ausgebildet sind, wobei die Seitenwände (5) der vertikalen Strukturierung in (111) -Richtung verlaufen und einen Winkel von 54,7° zur (100) -Oberfläche des Substrats (2) aufweisen.
6. PIN-Fotodiode nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Schicht (4) eine ebene Oberfläche zur Kontaktierung (6) aufweist.
7. Fotodiodenarray mit PIN-Fotodioden nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die PIN- Fotodioden aneinandergrenzend vorzugsweise schachbrettartig angeordnet sind, wobei die erste Schicht (2) der PIN-Foto- dioden als gemeinsame Schicht ausgebildet ist.
8. Verfahren zum Herstellen einer PIN-Fotodiode mit einer Schichtenfolge aus Halbleitermaterial, die eine erste Schicht (2) eines ersten Leitfähigkeitstyp, eine intrinsische Schicht (3) und eine zweite Schicht (4) eines zweiten Leitfähigkeitstyp aufweist, d a d u r c h g e k e n n z e i c h n e t, dass die intrinsische Schicht (3) durch eine vertikale Strukturierung wenigstens teilweise freigelegt wird, so dass Licht auf die intrinsische Schicht (3) einfallen kann.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die vertikale Strukturierung der intrinsischen Schicht (3) schräg verläuft .
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die intrinsische Schicht (3) und die zweite Schicht
(4) im wesentlichen pyramidenförmig bzw. kegelförmig strukturiert werden.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die vertikale Strukturierung der Schichtenfolge mit Hilfe eines selektiven anisotropen Ätzprozess ausgeführt wird.
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass mit einem anisotropen Ätzverfahren kegelförmige, pyramidenförmige und/oder V-grabenförmige Strukturen auf der Oberfläche der Schichtenfolge hergestellt werden.
13. Verfahren nach einem der Ansprüche 8 bis 12 , dadurch gekennzeichnet, dass die zweite Schicht (4) und die intrinsische Schicht (3) auf einem (100)- Siliziumsubstrat (2) hergestellt werden, wobei zum Ausbilden der vertikalen Struk- turierung eine Ätzmaske in (110) -Richtung auf der (100) -Oberfläche strukturiert wird und beim anschließenden Ätzen eine Seitenwand (5) mit einem Winkel von 54,7° zur (100) -Oberfläche des Siliziumsubstrats (2) gebildet wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass die zweite Schicht (4) und/oder die intrinsische Schicht (3) epitaktisch aufgewachsen werden.
15. Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, dass auf einem Halbleitersubstrat ein Fotodiodenarray ausgebildet ist, wobei die erste Schicht (2) der PIN-Fotodioden als gemeinsame Schicht ausgebildet wird.
PCT/EP2001/008448 2000-08-18 2001-07-21 Pin-fotodiode in einer vertikal strukturierten schichtenfolge und verfahren zur herstellung einer pin-diode WO2002017404A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10040459.6 2000-08-18
DE10040459A DE10040459A1 (de) 2000-08-18 2000-08-18 PIN-Fotodiode in einer vertikal strukturierten Schichtenfolge und Verfahren zur Herstellung einer PIN-Diode

Publications (1)

Publication Number Publication Date
WO2002017404A1 true WO2002017404A1 (de) 2002-02-28

Family

ID=7652897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/008448 WO2002017404A1 (de) 2000-08-18 2001-07-21 Pin-fotodiode in einer vertikal strukturierten schichtenfolge und verfahren zur herstellung einer pin-diode

Country Status (3)

Country Link
DE (1) DE10040459A1 (de)
TW (1) TW506140B (de)
WO (1) WO2002017404A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004017776A1 (de) * 2004-04-13 2005-11-03 Siemens Ag Sonnensensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150999A (en) * 1961-02-17 1964-09-29 Transitron Electronic Corp Radiant energy transducer
US4135950A (en) * 1975-09-22 1979-01-23 Communications Satellite Corporation Radiation hardened solar cell
US4644091A (en) * 1983-08-29 1987-02-17 Taiyo Yuden Kabushiki Kaisha Photoelectric transducer
US5248621A (en) * 1990-10-23 1993-09-28 Canon Kabushiki Kaisha Method for producing solar cell devices of crystalline material
EP0831536A2 (de) * 1996-09-19 1998-03-25 Canon Kabushiki Kaisha Photoelektrischer Wandler

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989972A (en) * 1989-05-01 1991-02-05 Hewlett-Packard Company Low reflectivity surface relief gratings for photodetectors
DE3920219A1 (de) * 1989-06-21 1991-01-10 Licentia Gmbh Betrieb eines optischen detektors bzw. optischer detektor geeignet fuer diesen betrieb
DE19522539C2 (de) * 1995-06-21 1997-06-12 Fraunhofer Ges Forschung Solarzelle mit einem, eine Oberflächentextur aufweisenden Emitter sowie Verfahren zur Herstellung derselben

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150999A (en) * 1961-02-17 1964-09-29 Transitron Electronic Corp Radiant energy transducer
US4135950A (en) * 1975-09-22 1979-01-23 Communications Satellite Corporation Radiation hardened solar cell
US4644091A (en) * 1983-08-29 1987-02-17 Taiyo Yuden Kabushiki Kaisha Photoelectric transducer
US5248621A (en) * 1990-10-23 1993-09-28 Canon Kabushiki Kaisha Method for producing solar cell devices of crystalline material
EP0831536A2 (de) * 1996-09-19 1998-03-25 Canon Kabushiki Kaisha Photoelektrischer Wandler

Also Published As

Publication number Publication date
DE10040459A1 (de) 2002-03-21
TW506140B (en) 2002-10-11

Similar Documents

Publication Publication Date Title
DE69434745T2 (de) Verfahren zur Herstellung eines Aggregats von Mikro-Nadeln aus Halbleitermaterial und Verfahren zur Herstellung eines Halbleiterbauelements mit einem solchen Aggregat
EP1989740B1 (de) Solarzellenmarkierverfahren und solarzelle
DE3015355A1 (de) Sperrschichtphotohalbleitervorrichtung und verfahren zu ihrer herstellung
EP2160767A2 (de) Fotoempfindliches halbleiterbauelement
DE10045249A1 (de) Photovoltaisches Bauelement und Verfahren zum Herstellen des Bauelements
EP0286917A2 (de) Solarzelle
DE4315959A1 (de) Elektronische Einrichtung mit mikrostrukturierten Elektroden und Verfahren zur Herstellung einer solchen Einrichtung
DE3402629A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE102012000541A1 (de) Solarzelle und Verfahren zur Herstellung derselben
DE4320780B4 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE10203998A1 (de) Verfahren zum Herstellen einer zackenförmigen Struktur, Verfahren zum Herstellen eines Transistors, Verfahren zum Herstellen eines Floating Gate-Transistors, Transistor, Floating Gate-Transistor und Speicher-Anordnung
EP2347448B1 (de) Verfahren zur herstellung einer waferbasierten, rückseitenkontaktierten hetero-solarzelle und mit dem verfahren hergestellte hetero-solarzelle
WO2010091681A2 (de) Rückseitenkontaktierte solarzelle
DE10127382A1 (de) Solarzelle und Verfahren zu deren Herstellung
EP1456870B1 (de) Resistloses lithographieverfahren zur herstellung feiner strukturen
WO2005045941A2 (de) Verfahren zur herstellung einer antireflektierenden oberfläche auf optischen integrierten schaltkreisen
DE4033658A1 (de) Verfahren zur bearbeitung von grabenflanken in halbleitersubstraten
EP1055141B1 (de) Optische struktur und verfahren zu deren herstellung
DE102009018653A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Nutzung von Dotierungstechniken
DE102011108070B4 (de) Verfahren zur Herstellung einer Solarzelle
WO2002017404A1 (de) Pin-fotodiode in einer vertikal strukturierten schichtenfolge und verfahren zur herstellung einer pin-diode
WO2002059981A2 (de) Herstellen elektrischer verbindungen in substratöffnungen von schaltungseinheiten mittels schräg gerichteter abscheidung leitfähiger schichten
DE102013211231A1 (de) Texturierte Tandem-Solarzelle und Fertigungsverfahren
EP0446439B1 (de) Thyristor mit reflexionsarmer Lichtzündstruktur
DE102019122637A1 (de) Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur einer photovoltaischen Solarzelle

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP