WO2002007436A1 - Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394 - Google Patents

Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394 Download PDF

Info

Publication number
WO2002007436A1
WO2002007436A1 PCT/FR2001/002295 FR0102295W WO0207436A1 WO 2002007436 A1 WO2002007436 A1 WO 2002007436A1 FR 0102295 W FR0102295 W FR 0102295W WO 0207436 A1 WO0207436 A1 WO 0207436A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
drift
bus
data
transfer
Prior art date
Application number
PCT/FR2001/002295
Other languages
English (en)
Inventor
Jean-Charles Guillemot
Serge Defrance
Olivier Marlec
Original Assignee
Thomson Licensing S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing S.A. filed Critical Thomson Licensing S.A.
Priority to JP2002513203A priority Critical patent/JP4845326B2/ja
Priority to US10/332,428 priority patent/US7577339B2/en
Priority to KR1020027018086A priority patent/KR100817248B1/ko
Priority to EP01954099A priority patent/EP1302071B1/fr
Priority to MXPA02012958A priority patent/MXPA02012958A/es
Priority to AU2001276450A priority patent/AU2001276450A1/en
Publication of WO2002007436A1 publication Critical patent/WO2002007436A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver

Definitions

  • the invention relates to the recording and playback of recorded data coded according to the MPEG 2 standard or according to the DV standard, acronyms of the English expressions Motion Picture Expert Group and Digital Video, transmitted on an IEEE 1394 bus.
  • This is for example the recording of DSS data (from the English Digital Satellite System) coming from a satellite receiver, from DV data coming from a digital camcorder ..., this data passing on an IEEE 1394 bus for their recording or their decoding by a digital decoder.
  • a bus can have up to 63 participants called nodes, and up to 1023 buses can be implemented in the same system.
  • Each node has three main functional components, a physical interface layer (called PHYSICAL LAYER in English literature) which interfaces with the cable, bus arbitration and an active repeater function, a link control layer (called LINK LAYER) which assembles and disassembles the data packets and takes care of the exchange procedures, a host controller which manages the higher layers of the communication protocol (called TRANSACTION LAYER).
  • PHYSICAL LAYER physical interface layer
  • LINK LAYER link control layer
  • TRANSACTION LAYER a host controller which manages the higher layers of the communication protocol
  • a bus will include a root node (root node in the standard), as well as an isochronous resource manager and a bus manager, which will be defined during the bus initialization phase.
  • the isochronous resource manager is responsible for allocating isochronous resources (in terms of bandwidth) for the entire session, based on elementary cycles of 125 microseconds on the bus. However, this does not guarantee a low level of jitter as it may be required when transmitting data, for example from a TS transport train to an MPEG decoder, as recalled below.
  • the recovery of the system clock, at the level of the decoder, is carried out for example by locking, by a phase locked loop, the local clock values on the reference clock values transported by the PCR of a stream Incoming TS.
  • the time of arrival of the PCR field must not cause a drift of the system clock as reproduced in the decoder, of more than 30 ppm, precision imposed by the international standard ISO / IEC 13818-1.
  • An audiovisual layer has been defined to allow the receiver to compensate for the variations in transmission time introduced by the 1394 bus. It is specified by standard IEC 61883.
  • a 12-byte header, in the case of MPEG 2 data, containing a "time stamp" is added to the data packets, packets consisting of 188 bytes in the case of this MPEG 2 standard.
  • the packets are marked or stamped, from the clock of the 1394 circuits whose precision, according to the standard, is 100 ppm.
  • the audio video packets are stored in the FIFO memory of the 1394 interface, each packet receives a time sample, in fact a header, when it arrives in the memory. This memory acquires a certain number of packets during the duration of 125 microseconds, depending on the input bit rate.
  • the synchronization signal of 125 microseconds (“cycle start") is triggered, these packets are transmitted on the 1394 bus, one after the other.
  • the marker is read and compared with the content of a local counter to define what will be the time of presentation of the packet.
  • This temporal sample makes it possible to recreate the temporal distribution that we had at the input of the FIFO.
  • the local counter is synchronized at each cycle start ("cycle start") on the clock of the root node which generates the reference period of 125 microseconds.
  • cycle start the clock of the root node which generates the reference period of 125 microseconds.
  • the difference between the time of stamping and the time of reading of the label is of the order of the hundred microseconds.
  • the writing or more precisely the labeling of the data as well as the reading of this label are carried out from different local clocks but simultaneously synchronized every 125 microseconds on the master clock of the root node. Since writing and reading are almost instantaneous, the effects due to jitter or drift intrinsic to the synchronization mechanism of the 1EEE1394 bus and to the precision of its clock system therefore do not translate into a drift in the distribution of packets in time, at the output of the 1394 interface. Consequently, the 1394 bus does not modify the bit rate and this time stamping according to the IEC 61883 standard solves the problem of loss of the time distribution of MPEG 2 packets during transmission over the bus 1394.
  • the use of the labeling relating to the layer 1883, for recording on the medium, does not make it possible to solve the problem because of the precision of the synchronization clock 1394, which is of the order of 100 ppm .
  • the instant for stamping the data is different from the instant for reading this data from the hard disk.
  • Too large a shift of this synchronized clock can also deteriorate the quality of the chrominance signals extracted from the subcarrier.
  • the compressed data is not transmitted directly to a decoder but is recorded on a recording medium, for example a hard disk, to be subsequently read, via a 1394 bus, through the decoder, drift problems remain, causing recurring and more or less short-term failure to display the images.
  • a known operating mode called “pull” in which the data transfer rate from the hard disk to the decoder can be "controlled” by the decoder, for example depending on the filling rate of the decoder buffer makes it possible to avoid drying out or overflow of this buffer.
  • the problems of clock precision are less crucial, an excessive drift of the clock of the decoder, due to a drift in the bit rate, being corrected by regulating the bit rate of the read stream, by the decoder, depending on the filling level of the decoder buffer.
  • This operating mode is however not possible in the case of TS stream recording which does not allow direct memory access (DMA) by the decoder. As for recording at the PES packet level, it does not allow the transfer of this data on the 1394 bus.
  • DMA direct memory access
  • the invention aims to overcome the aforementioned drawbacks.
  • It relates to a method of reading audio and video data encoded in the form of packets according to the MPEG standard on a recording medium, for their transmission to a decoder via a bus, these packets having been previously recorded.
  • labels defining, from a labeling clock, instants of reception of the packet bus to be recorded, characterized in that it comprises:
  • a step of reading the labels recorded with the packets a step of comparing the labels with values counted from a transfer clock to determine the instants of transfer on the bus of the data read from the recording medium, the transfer clock operating frequency being such that the maximum difference between the labeling clock and transfer clock frequencies, added to the maximum drift of the MPEG system clock, is, in proportion to the nominal values, of the order of or less than the drift of the system clock specified in the standard.
  • the method is characterized in that the labeling clock and the transfer clock are the same clock and in that the operating frequency is such that its maximum drift, added to the maximum drift of the system clock is, in proportion to the nominal values, of the order of or less than the drift of the system clock specified in the standard divided by two.
  • the invention also relates to a reading device for implementing the method comprising a recording medium and a reading interface circuit for reading and transferring data from the recording medium to a bus, characterized in that it includes at least one transfer clock for the transfer of the read data, such as the maximum difference between the frequency of the labeling clock and the frequency of the transfer clock, added to the maximum drift of the MPEG system clock is, proportionally to the nominal values, of the order of or less than the drift of the system clock specified in the standard.
  • the device is characterized in that the labeling clock and the transfer clock are the same clock and in that its operating frequency is such that its maximum drift, added to the maximum drift of the system clock is, in proportion to the nominal values, of the order of or less than the drift of the system clock specified in the standard divided by two.
  • the main advantage of the invention is that it allows perfect compatibility for the storage and transfer of DV or MPEG type signals over a 1394 bus.
  • FIG. 1 a receiver connected to a recording device
  • FIG. 2 a write interface circuit
  • FIG. 1 A configuration of a recording device on a compressed data recording medium connected to a satellite receiver through a 1394 bus is shown in FIG. 1.
  • a receiver 1 equipped with a 1394 interface circuit receives a data stream audio video compressed according to the MPEG 2 standard originating from a satellite transmission, called TS transport train in the standard (acronym for English Transport Stream).
  • TS transport train in the standard (acronym for English Transport Stream).
  • the signal received by the receiver is demodulated to provide a baseband signal.
  • This transport flow includes several programs. It can be transmitted as is or after filtering, selecting only the packets corresponding to a chosen program.
  • An interface circuit 1394 integrated into the receiver makes it possible to transmit this data flow on the link 1394.
  • This circuit consists, according to the designations in the standard, of a "link control" layer (LINK) 2 and of an interface layer physical (PHY) 3. It allows, among other things, to carry out the labeling of packets according to standard IEC 61883.
  • the data is transmitted via a port 1394.
  • the recording device 4 comprises a hard disk 10 and an interface circuit of the hard disk 4 connected to the bus 1394 and to the hard disk.
  • This interface circuit 4 comprises a PHI circuit 5, a LINK circuit 6, a write interface circuit 7, a read interface circuit 9 and a clock circuit 8.
  • the data arrives, via a port 1394, on a PHY 5 circuit and a LINK 6 circuit conforming to standard 1394. They are transmitted on the audio video output port of the LINK circuit at times corresponding to the labeling of the packages.
  • the audio video port is connected to the input of a write interface circuit 7 which stamps the data in accordance with the invention.
  • the hard disk interface circuit 4 is connected to a hard disk 10. It transmits the stamped data to the hard disk for recording.
  • the hard disk 10 is connected to an input of the interface circuit 4 for reading the data.
  • a read interface circuit 9 reads the data on this input to transmit it to the audio video input port of the circuit
  • a clock 8 supplies each of the interface circuits 7 and 9.
  • the write interface circuit 7 is now described in more detail with the aid of FIG. 2.
  • the audio and video data accompanied by validation signals, packet start and a 10 MHz synchronization clock coming from the audio video output port of the LINK circuit 6 are present at the input of the write interface circuit 7.
  • the data are stored in a packet memory 11.
  • the clock signal increments a write counter 12 which controls writing to the packet memory 11.
  • the start of packet signal allows this counter to be reset to zero 12.
  • a counter read 13 controls the reading of the packet memory 11, synchronizes a multiplexer 17 and controls the writing in a buffer memory 18 for the transmission and the recording of the data.
  • This counter 13 receives on an input information on the length of the packets, namely 188 bytes in the case of MPEG 2 type data, 131 bytes in the case of DSS type data and 480 bytes in the case of DV type data .
  • the role of packet memory is to ensure that the data received are whole packets and, if not, to transmit packets at the right length, by adding stuffing bits.
  • the stamping of the data according to the invention is done from a specific clock which is a high frequency oscillator 8, for example at the frequency of 40 MHz and whose stability conditions over time are specified between 1 ppm and 15 ppm as will be explained later.
  • This oscillator is connected to the clock input of a counter 14. It is also connected to a packet start detection circuit 15 and a capture register 16 of the time marker, for the synchronization of these circuits.
  • the counter 14 is punctuated by the clock 8 and transmits the counting words to the register 16.
  • this circuit transmits a validation signal , synchronized to the clock 8, to the register 16 which stores the counter output at this time.
  • the detection circuit 15 makes it possible to find the start of a packet in the event that this signal is not transmitted elsewhere and to sample it to make it synchronous with the high frequency clock 8.
  • the value memorized by the register 16 is transmitted to a multiplexer 17 which also receives the data at the output of the packet memory 11.
  • the read counter 13 controls the multiplexer which transmits at its output, first the label corresponding to the arrival time of the start of packet in the packet memory then the data of this stored packet. These data pass through a recording buffer memory 18 before being transmitted to the output of the interface 7 for their storage, in the form of an audio video file, by the hard disk 10 connected to this output.
  • the hard disk 10 is connected to an input of the read interface circuit 9 to supply the recorded data. These data at the input of this circuit pass through a read buffer memory 19 to be transmitted to a packet memory 20 and a label extraction circuit 21.
  • the audio video data coming from the hard disk are recorded in the packet memory 20 then that the labeling data are extracted to be stored by the label extraction circuit 21.
  • These labeling data are those added to the audio video data by the circuit 7, for each packet, as indicated above.
  • the information relating to the length of a packet is transmitted to the extraction circuit 21, the label to be extracted being received at the packet rate.
  • the extraction circuit 21 transmits the labels to a recovery counter 23 and to a storage register for the time label 22, in synchronization with the clock 8 received by the circuit. It also transmits a loading command signal to the playback counter when the file is opened, this counter then loading the first time label read when opening the file to initialize. It also transmits a signal for taking the data into account in the storage register 22, when sending an extracted time label. The label is then loaded by the register in synchronization with the clock signal 8 also received by this register.
  • the clock input of counter 23 receives the signals from clock 8.
  • the output of counter 23 is transmitted to a comparator 24 which receives on a second input, coming from the storage register 22, the time label of the packet which is in during storage in the packet memory 20.
  • a read command signal is transmitted by the comparator 24 to a packet counter 25.
  • the counter On receipt of this signal, the counter triggers the reading of a number of bytes corresponding to a packet.
  • This packet counter receives information relating to the length of a packet.
  • the counter 25 activates the reading of a new packet from the read buffer memory 19 and the writing of this packet in the packet memory 20.
  • the clock input of the packet counter is powered by the audio video clock signal from the LINK 6 interface to synchronize data transmission.
  • the audio video data coming from the packet memory 20 as well as the clock signals, start of packet and corresponding valid data coming from the packet counter 25 are supplied at the output of the interface circuit 9.
  • the restitution counter 23 is initialized with the label of the first packet read from the file on the hard disk.
  • the first packet is stored in the packet memory and read immediately, therefore transmitted immediately to the audio video input port of the LINK 6 circuit.
  • the label of the second packet is extracted and loaded into register 22 while the second packet is stored in the packet memory.
  • the counter 23 rotates at the frequency of the precision clock 8 and when the count value is equal to the value of the second label, the comparator 24 transmits a trigger signal from the packet counter 25 for the reading and the transmission to the port audio video input from LINK 6 of the number of bytes corresponding to a packet. And so on each time a new package is read.
  • the packet counter synchronization clocks are transmitted by the audio video port of the LINK circuit. They could just as easily be constructed from the 40 Mhz high frequency oscillator, the signal being for example divided by 4 to provide a 10 Mhz clock supplying these counters.
  • the example describes the use of the same clock 8 by the write interface circuit and the read interface circuit for labeling the data during its recording and the transfer of the data read on the bus 1394. It would be just as conceivable to design the implementation of the circuits from two separate clocks (oscillators), a labeling clock and a transfer clock. It is then necessary to take into account additional constraints on these clocks. Indeed, when operating a common clock, only very good frequency stability is required, stability over time, in temperature ... But good precision is not essential since it is of a relative dating of a package compared to another. In the case where two independent clocks are used, one for labeling and one for transfer, this relative dating also depends on the frequency difference between the two clocks.
  • the frequency of the second clock must for example be guaranteed within the range in which the frequency of the clock for labeling can vary.
  • the frequency of the system clock has a maximum drift of ⁇ 1ppm, allowing a drift of ⁇ 30ppm on the average flow at the input of the decoder (reading of the PCR) corresponding to a drift of ⁇ 15 ppm maximum for labeling and transfer clocks.
  • the frequencies of the labeling and transfer clocks should not deviate much more than 1ppm. These are of course indicative values and the operation will be all the better as we get closer to these values.
  • the operating frequencies of the labeling and transfer clocks are such that the maximum difference between these frequencies, added to the maximum drift of the system clock, is of the order of or less, proportionally at nominal values, drift from the system clock specified in the standard.
  • the data stream passing over the 1394 bus is for example an MPTS (Multiple Program Transport Stream) transport stream comprising several programs, as defined in the MPEG 2 standard. All of the programs transported can then be recorded on the hard disk. . It can also be a SPTS transport stream (Single Program Transport Stream) obtained by filtering the MPTS stream in the MPEG 2 decoder also called "parsed" stream.
  • the 188 byte packets are then received irregularly at the input of the 1394 interface and we then reason in terms of average speed. This is the only program that is saved on the hard drive.
  • Figure 1 depicts a 1394 link between a receiver and a recording device. The latter could just as easily, without departing from the scope of the invention, be integrated into the receiver, the TS data then being transmitted directly to the hard disk interface circuit, without passing through a 1394 bus and therefore without passing through the LINK circuits and PHI for their registration.
  • DV signals do not require such precision in decoding.
  • Simply the device used for the signals of MPEG type can also be used for labeling DV packets for recording and playback from the recording medium.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Small-Scale Networks (AREA)

Abstract

Le procédé est caractérisé en ce qu'il comprend :- une étape de lecture d'étiquettes enregistrées avec les paquets, ces étiquettes définissant les instants d'arrivée des paquets de données à enregistrer, à partir d'une horloge d'étiquetage (8),- une étape de comparaison des étiquettes à des valeurs comptées (9) à partir d'une horloge de transfert (8) pour définir les instants de transfert sur le bus des données lues du support d'enregistrement, les fréquences de fonctionnement des dites horloges d'étiquetage et de transfert étant telles que l'écart maximum entre ces fréquences, additionné à la dérive maximum de l'horloge système MPEG, est voisin ou inférieur, proportionnellement aux valeurs nominales, à la dérive de l'horloge système spécifiée dans la norme. Application au stockage de données MPEG.

Description

Procédé et dispositif de lecture de données enregistrées MPEG transmises sur un bus IEEE1394
L'invention concerne l'enregistrement et la lecture des données enregistrées codées selon la norme MPEG 2 ou selon la norme DV, acronymes des expressions anglaises Motion Picture Expert Group et Digital Video, transmises sur un bus IEEE 1394. Il s'agit par exemple de l'enregistrement de données DSS (de l'anglais Digital Satellite System) provenant d'un récepteur satellite, de données DV provenant d'un caméscope numérique..., ces données transitant sur un bus IEEE 1394 pour leur enregistrement ou leur décodage par un décodeur numérique.
L'apparition de nouveaux équipements audiovisuels numériques tels que magnétoscope, caméscope, ordinateur multimédia... rend aujourd'hui indispensable l'utilisation d'une liaison à haute vitesse entre ces équipements. Les réseaux domotiques sont construits autour d'un bus série rapide IEEE 1394 auquel sont abonnés ces équipements.
Un bus peut comporter jusqu'à 63 participants appelés nœuds, et jusqu'à 1023 bus peuvent être implémentés dans un même système. Chaque nœud comporte trois composantes fonctionnelles principales, une couche interface physique (appelée PHYSICAL LAYER dans la littérature anglaise) qui réalise l'interfaçage avec le câble, l'arbitrage du bus et une fonction de répéteur actif, une couche contrôle de liaison (appelée LINK LAYER) qui assemble et désassemble les paquets de données et s'occupe des procédures d'échange, un contrôleur hôte qui gère les couches plus élevées du protocole de communication (appelées TRANSACTION LAYER).
Plusieurs types de données audio et vidéo, par exemple MPEG 2,
DV, DSS... sont échangés sur le bus 1394, les abonnés pouvant traiter ces différents standards. Les données de train audio et vidéo qui exigent d'être transmises en temps réel sont échangées en mode isochrone. Un bus intégrera un nœud racine (root node dans la norme), ainsi qu'un gestionnaire de ressources isochrones et un gestionnaire de bus, qui seront définis pendant la phase d'initialisation du bus. Le gestionnaire de ressources isochrones est responsable de l'allocation des ressources isochrones (en terme de bande passante) pour toute la session, sur la base de cycles élémentaires de 125 microsecondes sur le bus. Ceci ne permet pas cependant de garantir un faible niveau de gigue (jitter en anglais) tel qu'il peut être exigé lors de la transmission de données, par exemple d'un train transport TS vers un décodeur MPEG, comme rappelé ci-après.
La norme internationale ISO/IEC 13818-1 relative au codage de données audio et vidéo de type MPEG 2, pour ce qui concerne les systèmes, décrit un modèle de synchronisation pour la chaîne complète, c'est à dire au niveau du codage, transmission, décodage et affichage des images de type MPEG. La récupération de l'horloge système, au niveau du décodeur, est effectuée par exemple en verrouillant, par une boucle à verrouillage de phase, les valeurs d'horloge locale sur les valeurs d'horloge de référence transportées par le PCR d'un flux TS entrant. L'instant d'arrivée du champ PCR ne doit pas entraîner une dérive de l'horloge système telle que reproduite dans le décodeur, de plus de 30 ppm, précision imposée par la norme internationale ISO/IEC 13818-1. Une couche audiovisuelle a été définie pour permettre au récepteur de compenser les variations de temps de transmission introduites par le bus 1394. Elle est spécifiée par la norme IEC 61883. Un en-tête de 12 octets, dans le cas des données MPEG 2, contenant un "marqueur temporel" (time stamp en anglais) est ajouté aux paquets de données, paquets constitués de 188 octets dans le cas de cette norme MPEG 2.
Avant émission sur le bus, en entrée de l'interface 1394, les paquets sont marqués ou estampillés, à partir de l'horloge des circuits 1394 dont la précision, selon la norme, est de 100 ppm. Les paquets audio vidéo sont mémorisés dans la mémoire FIFO de l'interface 1394, chaque paquet reçoit un échantillon temporel, en fait un entête, lors de son arrivée dans la mémoire. Cette mémoire acquiert un certain nombre de paquets pendant la durée de 125 microsecondes, dépendant du débit en entrée. Lorsque le signal de synchronisation de 125 microsecondes ("cycle start") est déclenché, ces paquets sont transmis sur le bus 1394, à la suite les uns des autres.
Après réception des paquets provenant du bus, en sortie de l'interface 1394, le marqueur est lu et comparé au contenu d'un compteur local pour définir quel sera l'instant de présentation du paquet. Cet échantillon temporel permet de recréer la répartition temporelle que l'on avait en entrée de la FIFO. Le compteur local est synchronisé à chaque début de cycle ("cycle start") sur l'horloge du nœud racine qui génère la période de référence de 125 microsecondes. Dans le cas d'une liaison directe, c'est à dire d'un simple transfert par le bus 1394, l'écart entre l'instant d'estampillage et l'instant de lecture de l'étiquette est de l'ordre de la centaine de microsecondes. L'écriture ou plus précisément l'étiquetage des données ainsi que la lecture de cette étiquette sont effectuées à partir d'horloges locales différentes mais simultanément synchronisées toutes les 125 microsecondes sur l'horloge maître du nœud racine. L'écriture et la lecture étant quasi instantanées, les effets dus à la gigue ou dérive intrinsèque au mécanisme de synchronisation du bus 1EEE1394 et à la précision de son système d'horloge ne se traduisent donc pas par une dérive dans la répartition des paquets dans le temps, en sortie de l'interface 1394. En conséquence, le bus 1394 ne modifie pas le débit et ce marquage temporel selon la norme IEC 61883 résout le problème de perte de la répartition temporelle des paquets MPEG 2 lors de la transmission sur le bus 1394. Cependant, lorsqu'un stockage de masse est associé aux équipements audiovisuels, lorsque la chaîne de transmission du flux TS est "coupée", par exemple du fait d'un enregistrement des données comprimées de ce flux sur un disque dur pour une lecture ultérieure par le décodeur, ce problème spécifique de dérive subsiste lorsque les données transitent par le bus 1394.
L'utilisation de l'étiquetage relatif à la couche 1883, pour l'enregistrement sur le support, ne permet pas de résoudre le problème du fait de la précision de l'horloge de synchronisation 1394, qui est de l'ordre de 100 ppm. L'instant d'estampillage des données est différent de l'instant de lecture de ces données du disque dur. Il y a dérive sur le débit de sortie de l'interface 1394 du fait de la nouvelle répartition temporelle des paquets dans le temps liée à l'évolution de la fréquence horloge.
On peut également remarquer que le nœud racine lors de l'enregistrement peut être différent de celui lors de la lecture. En conséquence, la synchronisation de l'horloge lors de l'étiquetage peut être faite sur une horloge maître différente de celle lors de la lecture de l'étiquette.
Cette dérive sur le débit et donc sur les instants d'arrivée des PCR sur lesquels se synchronise l'horloge locale 27 Mhz entraîne une dérive de cette horloge en fréquence. En conséquence, à plus ou moins long terme, un assèchement ou un débordement du buffer du décodeur MPEG apparaît se traduisant par un défaut de visualisation des images sur le récepteur, par exemple un gel d'image apparaît de manière récurrente.
Un décalage trop important de cette horloge synchronisée peut également détériorer la qualité des signaux chrominance extraits de la sous- porteuse.
Modifier la précision de 100 ppm d'un équipement ne permettrait pas de résoudre le problème car n'importe quel équipement peut être déclaré nœud racine lors de l'écriture puis lors de la lecture des données du disque dur.
Ainsi, si les données comprimées ne sont pas transmises directement à un décodeur mais sont -enregistrées sur un support d'enregistrement, par exemple un disque dur, pour être, par la suite, lues, par l'intermédiaire d'un bus 1394, par le décodeur, des problèmes de dérive subsistent entraînant de manière récurrente et à plus ou moins brève échéance un défaut d'affichage des images .
Un mode de fonctionnement connu appelé "pull" dans lequel le débit de transfert de données du disque dur vers le décodeur peut être "commandé" par le décodeur, par exemple en fonction du taux de remplissage du tampon du décodeur permet d'éviter tout assèchement ou débordement de ce tampon. Dans ce mode, les problèmes de précision d'horloge sont moins cruciaux, une dérive trop importante de l'horloge du décodeur, du fait d'une dérive dans le débit, étant corrigée par une régulation du débit du flux en lecture, par le décodeur, en fonction du niveau de remplissage du buffer du décodeur. Ce mode de fonctionnement n'est cependant pas possible dans le cas d'un enregistrement de flux TS qui ne permet pas les accès directs mémoire (DMA) par le décodeur. Quant à l'enregistrement au niveau des paquets PES, il ne permet pas le transfert de ces données sur le bus 1394.
L'invention a pour but de pallier les inconvénients précités.
Elle a pour objet un procédé de lecture sur un support d'enregistrement de données audio et vidéo codées sous forme de paquets selon la norme MPEG, pour leur transmission à un décodeur par l'intermédiaire d'un bus, ces paquets ayant été préalablement enregistrés avec des étiquettes définissant, à partir d'une horloge d'étiquetage, des instants de réception du bus des paquets à enregistrer, caractérisé en ce qu'il comprend :
- une étape de lecture des étiquettes enregistrées avec les paquets, - une étape de comparaison des étiquettes à des valeurs comptées à partir d'une horloge de transfert pour déterminer les instants de transfert sur le bus des données lues du support d'enregistrement, la fréquence de fonctionnement de l'horloge de transfert étant telle que l'écart maximum entre les fréquences de l'horloge d'étiquetage et de l'horloge de transfert, additionné à la dérive maximum de l'horloge système MPEG, est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieur à la dérive de l'horloge système spécifiée dans la norme.
Selon une variante, le procédé est caractérisé en ce que l'horloge d'étiquetage et l'horloge de transfert sont une même horloge et en ce que la fréquence de fonctionnement est telle que sa dérive maximum, additionnée à la dérive maximum de l'horloge système est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieur à la dérive de l'horloge système spécifiée dans la norme divisée par deux. L'invention a également pour objet un dispositif de lecture pour la mise en œuvre du procédé comportant un support d'enregistrement et un circuit d'interface lecture pour la lecture et le transfert des données du support d'enregistrement vers un bus, caractérisé en ce qu'il comprend au moins une horloge de transfert pour le transfert des données lues, telle que l'écart maximum entre la fréquence de l'horloge d'étiquetage et la fréquence de l'horloge de transfert, additionné à la dérive maximum de l'horloge système MPEG est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieur à la dérive de l'horloge système spécifiée dans la norme.
Selon une variante, le dispositif est caractérisé en ce que l'horloge d'étiquetage et l'horloge de transfert sont une même horloge et en ce que sa fréquence de fonctionnement est telle que sa dérive maximum, additionnée à la dérive maximum de l'horloge système est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieure à la dérive de l'horloge système spécifiée dans la norme divisée par deux.
Grâce à l'estampillage des paquets mémorisés dans le support d'enregistrement à partir d'une horloge spécifique, les risques d'assèchement ou de débordement du buffer du décodeur sont réduits au minimum.
L'invention a pour principal avantage de permettre une parfaite compatibilité pour la mémorisation et transfert de signaux de type DV ou MPEG à travers un bus 1394.
Les caractéristiques et avantages de la présente invention ressortiront mieux de la description suivante, donnée à titre d'exemple et en référence aux figures annexées qui représentent : -la figure 1, un récepteur relié à un dispositif d'enregistrement,
- la figure 2 un circuit interface écriture,
- la figure 3, un circuit interface lecture.
Une configuration d'un dispositif d'enregistrement sur un support d'enregistrement de données comprimées relié à un récepteur satellite à travers un bus 1394 est représentée à la figure 1. Un récepteur 1 équipé d'un circuit interface 1394 reçoit un train de données audio vidéo comprimées selon la norme MPEG 2 provenant d'une transmission par satellite, appelé train de transport TS dans la norme (acronyme de l'anglais Transport Stream). Le signal reçu par le récepteur est, entre autres, démodulé pour fournir un signal en bande de base. Ce flux de transport comporte plusieurs programmes. Il peut être transmis tel quel ou bien après filtrage ne sélectionnant que les paquets correspondant à un programme choisi.
Un circuit interface 1394 intégré au récepteur permet de transmettre ce flux de données sur la liaison 1394. Ce circuit est constitué, selon les appellations dans la norme, d'une couche "contrôle de liaison" (LINK) 2 et d'une couche interface physique (PHY) 3. Il permet, entre autres, de réaliser l'étiquetage des paquets selon la norme IEC 61883. Les données sont transmises par l'intermédiaire d'un port 1394. Le dispositif d'enregistrement 4 comporte un disque dur 10 et un circuit d'interface du disque dur 4 relié au bus 1394 et au disque dur.
Ce circuit d'interface 4 comprend un circuit PHI 5, un circuit LINK 6, un circuit d'interface écriture 7, un circuit d'interface lecture 9 et un circuit d'horloge 8. Les données arrivent, par l'intermédiaire d'un port 1394, sur un circuit PHY 5 et un circuit LINK 6 conformes à la norme 1394. Elles sont transmises sur le port audio vidéo de sortie du circuit LINK aux instants correspondant à l'étiquetage des paquets. Le port audio vidéo est relié à l'entrée d'un circuit d'interface écriture 7 qui estampille les données conformément à l'invention. Le circuit d'interface disque dur 4 est relié à un disque dur 10. Il transmet les données estampillées au disque dur pour leur enregistrement.
Le disque dur 10 est relié à une entrée du circuit d'interface 4 pour la lecture des données. Un circuit d'interface lecture 9 vient lire les données sur cette entrée pour les transmettre au port audio vidéo d'entrée du circuit
PHI 6. Ces données sont ensuite envoyées au bus 1394 via le circuit PHY 5 et le port 1394.
Une horloge 8 alimente chacun des circuits d'interface 7 et 9.
Ecriture des données
Le circuit d'interface écriture 7 est maintenant décrit plus en détail à l'aide de la figure 2.
Les données audio et vidéo accompagnées de signaux de validation, de début de paquet et d'une horloge de synchronisation 10 Mhz provenant du port de sortie audio vidéo du circuit LINK 6 sont présentes à l'entrée du circuit d'interface écriture 7. Les données sont mémorisées dans une mémoire paquets 11. Le signal d'horloge incremente un compteur d'écriture 12 qui commande l'écriture dans la mémoire paquets 11. Le signal de début de paquet permet la remise à zéro de ce compteur 12. Un compteur de lecture 13 commande la lecture de la mémoire paquets 11 , synchronise un multiplexeur 17 et contrôle l'écriture dans une mémoire tampon 18 pour la transmission et l'enregistrement des données. Ce compteur 13 reçoit sur une entrée une information sur la longueur des paquets, à savoir 188 octets dans le cas de données de type MPEG 2, 131 octets dans le cas de données de type DSS et 480 octets dans le cas de données de type DV. La mémoire paquets a pour rôle de s'assurer que les données reçues sont des paquets entiers et, dans la négative, de transmettre des paquets à la bonne longueur, en rajoutant des bits de bourrage.
L'estampillage des données selon l'invention se fait à partir d'une horloge spécifique qui est un oscillateur haute fréquence 8, par exemple à la fréquence de 40 Mhz et dont les conditions de stabilité dans le temps sont spécifiées entre 1ppm et 15 ppm comme il sera expliqué plus loin. Cet oscillateur est relié à l'entrée horloge d'un compteur 14. Il est également relié à un circuit de détection de début de paquet 15 et un registre de capture 16 du marqueur temporel, pour la synchronisation de ces circuits. Le compteur 14 est rythmé par l'horloge 8 et transmet les mots de comptage au registre 16. Lorsque le signal début de paquet, qui est transmis au circuit de détection de début de paquet 15, est reçu, ce circuit transmet un signal de validation, synchronisé sur l'horloge 8, au registre 16 qui mémorise la sortie compteur à cet instant. Le circuit de détection 15 permet de retrouver le début d'un paquet dans le cas où ce signal n'est pas transmis par ailleurs et de l'échantillonner pour le rendre synchrone de l'horloge haute fréquence 8. La valeur mémorisée par le registre 16 est transmise à un multiplexeur 17 qui reçoit également les données en sortie de la mémoire paquets 11. Le compteur de lecture 13 commande le multiplexeur qui transmet en sa sortie, d'abord l'étiquette correspondant à l'instant d'arrivée du début de paquet dans la mémoire paquet puis les données de ce paquet mémorisé. Ces données traversent une mémoire tampon enregistrement 18 avant d'être transmises sur la sortie de l'interface 7 pour leur mémorisation, sous forme de fichier audio vidéo, par le disque dur 10 relié à cette sortie.
Lecture des données Le circuit d'interface 9 est maintenant décrit plus en détail à l'aide de la figure 3.
Le disque dur 10 est relié à une entrée du circuit d'interface lecture 9 pour fournir les données enregistrées. Ces données en entrée de ce circuit transitent par une mémoire tampon de lecture 19 pour être transmises vers une mémoire paquets 20 et un circuit d'extraction d'étiquette 21. Les données audio vidéo provenant du disque dur sont enregistrées dans la mémoire paquets 20 alors que les données d'étiquetage sont extraites pour être mémorisées par le circuit d'extraction d'étiquette 21. Ces données d'étiquetage sont celles ajoutées aux données audio vidéo par le circuit 7, pour chaque paquet, comme indiqué précédemment. L'information relative à la longueur d'un paquet est transmise au circuit d'extraction 21 , l'étiquette à extraire étant reçue à la cadence paquets.
Le circuit d'extraction 21 transmet les étiquettes à un compteur de restitution 23 et à un registre de mémorisation de l'étiquette temporelle 22, en synchronisation avec l'horloge 8 reçue par le circuit. Il transmet également un signal de commande de chargement au compteur de restitution à l'ouverture du fichier, ce compteur chargeant alors la première étiquette temporelle lue lors de l'ouverture du fichier pour s'initialiser. Il transmet aussi un signal de prise en compte des données au registre de mémorisation 22, lors de l'envoi d'une étiquette temporelle extraite. L'étiquette est alors chargée par le registre en synchronisation avec le signal d'horloge 8 également reçu par ce registre.
L'entrée horloge du compteur 23 reçoit les signaux de l'horloge 8. La sortie du compteur 23 est transmise à un comparateur 24 qui reçoit sur une deuxième entrée, provenant du registre de mémorisation 22, l'étiquette temporelle du paquet qui est en cours de mémorisation dans la mémoire paquets 20. A l'égalité, et synchronisé sur le signal d'horloge 8 reçu par le circuit, un signal de commande de lecture est transmis par le comparateur 24 à un compteur paquets 25. A la réception de ce signal, le compteur déclenche la lecture d'un nombre d'octets correspondant à un paquet. Ce compteur paquet reçoit l'information relative à la longueur d'un paquet. Pendant la lecture des données de la mémoire paquet 20, le compteur 25 actionne la lecture d'un nouveau paquet de la mémoire tampon de lecture 19 et l'écriture de ce paquet dans la mémoire paquet 20. L'entrée horloge du compteur paquet est alimentée par le signal d'horloge audio vidéo provenant de l'interface LINK 6 afin de synchroniser la transmission des données. Les données audio vidéo provenant de la mémoire paquet 20 ainsi que les signaux d'horloge, de début de paquet et données valides correspondants provenant du compteur de paquet 25 sont fournies en sortie du circuit d'interface 9.
Ainsi, le compteur de restitution 23 est initialisé avec l'étiquette du premier paquet lu dans le fichier du disque dur. Dans la phase transitoire, le premier paquet est mémorisé dans la mémoire paquet et lu immédiatement, donc transmis immédiatement vers le port d'entrée audio vidéo du circuit LINK 6. Après la mémorisation suivie de la transmission immédiate du premier paquet, l'étiquette du deuxième paquet est extraite et chargée dans le registre 22 pendant que le deuxième paquet est mémorisé dans la mémoire paquet. Le compteur 23 tourne à la fréquence de l'horloge de précision 8 et lorsque la valeur de comptage est égale à la valeur de la deuxième étiquette, le comparateur 24 transmet un signal de déclenchement du compteur paquet 25 pour la lecture et la transmission au port d'entrée audio vidéo du circuit LINK 6 du nombre d'octets correspondant à un paquet. Et ainsi de suite à chaque lecture d'un nouveau paquet. Les horloges de synchronisation des compteurs paquets sont transmises par le port audio vidéo du circuit LINK. Elles pourraient tout aussi bien être construites à partir de l'oscillateur haute fréquence 40 Mhz, le signal étant par exemple divisé par 4 pour fournir une horloge 10 Mhz alimentant ces compteurs.
L'exemple décrit l'utilisation d'une même horloge 8 par le circuit d'interface écriture et le circuit d'interface lecture pour l'étiquetage des données lors de leur enregistrement et le transfert des données lues sur le bus 1394. Il serait tout aussi envisageable de concevoir la mise en œuvre des circuits à partir de deux horloges (oscillateurs) séparées, une horloge d'étiquetage et une horloge de transfert. Il faut alors tenir compte de contraintes supplémentaires sur ces horloges. En effet, lors de l'exploitation d'une horloge commune, seule une très bonne stabilité de la fréquence est requise, stabilité dans le temps, en température... Mais une bonne précision n'est pas indispensable puisqu'il s'agit d'une datation relative d'un paquet par rapport à un autre. Dans le cas ou deux horloges indépendantes sont utilisées, une pour l'étiquetage et une pour le transfert, cette datation relative dépend également de l'écart de fréquence entre les deux horloges. En conséquence, la précision des horloges par rapport à leur valeur nominale doit également être spécifiée. La fréquence de la deuxième horloge doit par exemple être garantie à l'intérieur de la fourchette dans laquelle peut évoluer la fréquence de l'horloge pour l'étiquetage. On peut également spécifier des fréquences nominales très précises pour chacune des horloges, par exemple à 1ppm près et des dérives de 15ppm maximum pour chacune d'entre elles.
Cette spécification de l'horloge en dérive de 15 ppm maximum, donne un écart maximum de 30ppm entre l'enregistrement et la lecture, en négligeant les écarts entre les fréquences nominales dans le cas où deux horloges sont utilisées. Si cependant il est envisagé plusieurs stockages successifs des données, une meilleure précision est requise, l'erreur pouvant s'accumuler à chaque estampillage donc à chaque enregistrement. Par exemple une précision de l'ordre de 1ppm permet alors une quinzaine d'enregistrements successifs. Les fréquences de fonctionnement des horloges d'étiquetage (aussi appelées d'enregistrement) et de transfert sont telles que l'écart maximum entre ces fréquences, proportionnellement parlant, soit voisin de la tolérance sur l'horloge système, spécifiée à ± 30ppm dans la norme MPEG2. On supposait donc précédemment que la fréquence de l'horloge système a une dérive maximum de ± 1ppm, permettant une dérive de ± 30ppm sur le débit moyen en entrée du décodeur (lecture du PCR) correspondant à une dérive de ±15 ppm maximum pour les horloges d'étiquetage et de transfert. Dans le cas où l'on souhaite une compatibilité avec tout type de codeur et donc en supposant une dérive maximum de l'horloge système de ± 30ppm, les fréquences des horloges d'étiquetage et de transfert ne doivent pas s'écarter de beaucoup plus que 1ppm. Il s'agit bien sûr de valeurs indicatives et le fonctionnement sera d'autant meilleur que l'on se rapprochera de ces valeurs. En d'autres termes, les fréquences de fonctionnement des horloges d'étiquetage et de transfert sont telles que l'écart maximum entre ces fréquences, additionné à la dérive maximum de l'horloge système, est de l'ordre de ou inférieur, proportionnellement aux valeurs nominales, à la dérive de l'horloge système spécifiée dans la norme.
Le flux de données transitant sur le bus 1394 est par exemple un flux de transport MPTS (Multiple Program Transport Stream) comportant plusieurs programmes, tel que défini dans la norme MPEG 2. L'ensemble des programmes transportés peut alors être enregistré dans le disque dur. Il peut également s'agir d'un flux de transport SPTS (Single Program Transport Stream) obtenu par filtrage du flux MPTS dans le décodeur MPEG 2 aussi appelé flux "parsé". Les paquets de 188 octets sont alors reçus de manière irrégulière à l'entrée de l'interface 1394 et l'on raisonne alors en terme de débit moyen. C'est ce seul programme qui est enregistré dans le disque dur. La figure 1 décrit une liaison 1394 entre un récepteur et un dispositif d'enregistrement. Ce dernier pourrait tout aussi bien, sans sortir du domaine de l'invention, être intégré au récepteur, les données TS étant alors transmises directement au circuit d'interface disque dur, sans transiter par un bus 1394 et donc sans traverser les circuits LINK et PHI pour leur enregistrement.
Les signaux DV ne nécessitent pas une telle précision au niveau du décodage. Simplement le dispositif mis en œuvre pour les signaux de type MPEG peut également être utilisé pour l'étiquetage des paquets DV pour leur enregistrement et lecture du support d'enregistrement.

Claims

REVENDICATIONS
1 Procédé de lecture sur un support d'enregistrement de données audio et vidéo codées sous forme de paquets selon la norme MPEG, pour leur transmission à un décodeur par l'intermédiaire d'un bus, ces paquets ayant été préalablement enregistrés avec des étiquettes définissant, à partir d'une horloge d'étiquetage (8), des instants de réception du bus des paquets à enregistrer, caractérisé en ce qu'il comprend :
- une étape de lecture des étiquettes enregistrées avec les paquets,
- une étape de comparaison des étiquettes à des valeurs comptées (9) à partir d'une horloge de transfert (8) pour déterminer les instants de transfert sur le bus des données lues du support d'enregistrement, la fréquence de fonctionnement de l'horloge de transfert étant telle que l'écart maximum entre les fréquences de l'horloge d'étiquetage et de l'horloge de transfert, additionné à la dérive maximum de l'horloge système MPEG, est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieur à la dérive de l'horloge système spécifiée dans la norme.
2 Procédé selon la revendication 1 , caractérisé en ce que l'horloge d'étiquetage et l'horloge de transfert sont une même horloge (8) et en ce que la fréquence de fonctionnement est telle que sa dérive maximum, additionnée à la dérive maximum de l'horloge système est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieure à la dérive de l'horloge système spécifiée dans la norme divisée par deux.
3 Procédé selon la revendication 1 , caractérisé en ce que l'horloge système a une tolérance voisine de ± 1ppm, la fréquence nominale de l'horloge d'étiquetage et de transfert (8) une tolérance voisine de ± 1ppm et en ce que la dérive de chaque horloge se trouve dans une fourchette de ± 15ppm.
4 Procédé selon la revendication 2, caractérisé en ce que l'horloge système a une tolérance voisine de 1ppm, en ce que la dérive de l'horloge d'étiquetage et de transfert (8) se trouve dans une fourchette de ± 15ppm. 5 Procédé selon la revendication 1 ou 2, caractérisé en ce que les données à enregistrer proviennent d'un bus 1394.
6 Procédé selon la revendication 1 ou 2, caractérisé en ce que les données à enregistrer correspondent au flux TS provenant directement du récepteur (1) sans transiter sur un bus 1394.
7 Procédé selon la revendication 1 , caractérisé en ce que les données lues sont également des données de type DV et /ou DSS.
8 Procédé selon^la revendication 3 ou 4, caractérisé en ce que la dérive est voisine de 1 ppm pour permettre des opérations d'enregistrement /lecture successives.
9 Procédé d'enregistrement et de lecture sur un support d'enregistrement de données audio et vidéo sous forme de paquets, codées selon la norme MPEG, pour leur transmission à un décodeur par l'intermédiaire d'un bus, caractérisé en ce qu'il comprend :
- une étape d'étiquetage des paquets à leur réception du bus, à partir d'une horloge d'étiquetage (8), pour définir les instants d'arrivée des paquets de données,
- une étape d'enregistrement (7) des paquets reçus et des étiquettes,
- une étape de lecture des étiquettes et de comparaison à des valeur comptées (9) à partir d'une horloge de transfert (8) pour définir les instants de transfert sur le bus des données lues du support d'enregistrement, les fréquences de fonctionnement des dites horloges d'étiquetage et de transfert étant telles que l'écart maximum entre ces fréquences, additionné à la dérive maximum de l'horloge système MPEG, est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieur à la dérive de l'horloge système spécifiée dans la norme.
10 Dispositif de lecture pour la mise en œuvre du procédé selon la revendication 1 comportant un support d'enregistrement (10) et un circuit d'interface lecture (9) pour la lecture et le transfert des données du support d'enregistrement vers un bus, caractérisé en ce qu'il comprend au moins une horloge de transfert (8) pour le transfert des données lues, telle que l'écart maximum entre la fréquence de l'horloge d'étiquetage et la fréquence de l'horloge de transfert, additionné à la dérive maximum de l'horloge système MPEG, est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieur à la dérive de l'horloge système spécifiée dans la norme.
11 Dispositif selon la revendication 10, caractérisé en ce que l'horloge ayant servi à l'étiquetage et l'horloge de transfert (8) sont une même horloge et en ce que sa fréquence de fonctionnement est telle que sa dérive maximum, additionnée à la dérive maximum de l'horloge système MPEG, est, proportionnellement aux valeurs nominales, de l'ordre de ou inférieure à la dérive de l'horloge système spécifiée dans la norme divisée par deux.
PCT/FR2001/002295 2000-07-17 2001-07-16 Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394 WO2002007436A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002513203A JP4845326B2 (ja) 2000-07-17 2001-07-16 Ｉｅｅｅ１３９４バスを転送されるｍｐｅｇ記録データを読取るための方法及び装置
US10/332,428 US7577339B2 (en) 2000-07-17 2001-07-16 Method and device for reading MPEG recorded data transmitted on an IEEE 1394 bus
KR1020027018086A KR100817248B1 (ko) 2000-07-17 2001-07-16 Ｉｅｅｅ 1394 버스로 전송되는 ｍｐｅｇ 기록된 데이터를판독하는 방법 및 장치
EP01954099A EP1302071B1 (fr) 2000-07-17 2001-07-16 Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394
MXPA02012958A MXPA02012958A (es) 2000-07-17 2001-07-16 Metodo y dispositivo de lectura de datos grabados mpeg transmitidos en un bus ieee 1394.
AU2001276450A AU2001276450A1 (en) 2000-07-17 2001-07-16 Method and device for reading mpeg recorded data transmitted on an ieee 1394 bus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0009306A FR2811846B1 (fr) 2000-07-17 2000-07-17 Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394
FR00/09306 2000-07-17

Publications (1)

Publication Number Publication Date
WO2002007436A1 true WO2002007436A1 (fr) 2002-01-24

Family

ID=8852556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/002295 WO2002007436A1 (fr) 2000-07-17 2001-07-16 Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394

Country Status (9)

Country Link
US (1) US7577339B2 (fr)
EP (1) EP1302071B1 (fr)
JP (1) JP4845326B2 (fr)
KR (1) KR100817248B1 (fr)
CN (1) CN1254098C (fr)
AU (1) AU2001276450A1 (fr)
FR (1) FR2811846B1 (fr)
MX (1) MXPA02012958A (fr)
WO (1) WO2002007436A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298959B1 (en) * 1999-12-16 2007-11-20 Sharp Laboratories Of America, Inc. Method and apparatus for storing MPEG-2 transport streams using a conventional digital video recorder
FR2842690B1 (fr) * 2002-07-17 2004-10-08 Thomson Licensing Sa Procede et dispositif de transmission de donnees video pour la mise en oeuvre de modes speciaux
US20040133912A1 (en) * 2002-10-22 2004-07-08 Chris Thomas Method and apparatus of IEEE 1394 tone transmission in beta mode
JP4039417B2 (ja) * 2004-10-15 2008-01-30 株式会社日立製作所 記録再生装置
KR100766496B1 (ko) * 2005-07-08 2007-10-15 삼성전자주식회사 에이치디엠아이 전송 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749244A2 (fr) * 1995-06-14 1996-12-18 Matsushita Electric Industrial Co., Ltd. Récepteur de radiodiffusion, unité de commande de transmission et appareil d'enregistrement et reproduction
EP1006729A2 (fr) * 1998-12-04 2000-06-07 Sony Corporation Appareil, système et méthode d'enregistrement et/ou de reproduction de données et support d'enregistrement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579183A (en) * 1994-04-08 1996-11-26 U.S. Philips Corporation Recording and reproducing an MPEG information signal on/from a record carrier
US5566174A (en) * 1994-04-08 1996-10-15 Philips Electronics North America Corporation MPEG information signal conversion system
US5652627A (en) * 1994-09-27 1997-07-29 Lucent Technologies Inc. System and method for reducing jitter in a packet-based transmission network
JP3119116B2 (ja) * 1995-06-07 2000-12-18 株式会社日立製作所 ディジタル映像信号の出力回路、記録装置及び再生装置
PL183167B1 (pl) * 1995-12-07 2002-05-31 Koninkl Philips Electronics Nv Sposób odbioru kodowanego nie-PCM fonicznego strumienia bitowego i wielokanałowa aparatura odtwarzająca, zawierająca urządzenie do odbioru kodowanego nie-PCM fonicznego strumienia bitowego
JPH10145753A (ja) * 1996-11-15 1998-05-29 Sony Corp 受信装置および方法
US5990958A (en) * 1997-06-17 1999-11-23 National Semiconductor Corporation Apparatus and method for MPEG video decompression
KR20010011490A (ko) * 1999-07-28 2001-02-15 김영환 Ｍｐｅｇ복원 시스템
US6650719B1 (en) * 2000-07-19 2003-11-18 Tektronix, Inc. MPEG PCR jitter, frequency offset and drift rate measurements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749244A2 (fr) * 1995-06-14 1996-12-18 Matsushita Electric Industrial Co., Ltd. Récepteur de radiodiffusion, unité de commande de transmission et appareil d'enregistrement et reproduction
EP1006729A2 (fr) * 1998-12-04 2000-06-07 Sony Corporation Appareil, système et méthode d'enregistrement et/ou de reproduction de données et support d'enregistrement

Also Published As

Publication number Publication date
KR100817248B1 (ko) 2008-03-27
US20040042767A1 (en) 2004-03-04
FR2811846A1 (fr) 2002-01-18
MXPA02012958A (es) 2003-05-15
JP2004504776A (ja) 2004-02-12
FR2811846B1 (fr) 2002-09-27
JP4845326B2 (ja) 2011-12-28
US7577339B2 (en) 2009-08-18
EP1302071B1 (fr) 2012-01-11
AU2001276450A1 (en) 2002-01-30
KR20030019478A (ko) 2003-03-06
CN1443420A (zh) 2003-09-17
CN1254098C (zh) 2006-04-26
EP1302071A1 (fr) 2003-04-16

Similar Documents

Publication Publication Date Title
US7424209B2 (en) System and method for real-time data archival
JPH0879705A (ja) オーディオ／ビデオ／データをシステム・バスを介して転送する方法および装置
EP1522189B1 (fr) Procede et dispositif de transmission de donnees video pour la mise en oeuvre de modes speciaux
KR20010042630A (ko) 등시 데이터 통신을 위한 방법 및 장치
KR20000047920A (ko) 데이터 기록 또는 재생 장치, 그의 방법, 그의 시스템 및,기록 매체
FR2797549A1 (fr) Procede et dispositif de synchronisation d'un decodeur mpeg
FR2850820A1 (fr) Dispositif et procede de synchronisation en lecture de donnees video et de donnees annexes et produits associes
JP2009505500A (ja) マルチチャネルビデオポンプ
EP1302071B1 (fr) Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394
FR2980662A1 (fr) Methode d'enregistrement d'un contenu dans un fichier sur un serveur et dispositif correspondant
EP1142324B1 (fr) Procede de stockage d'un flux de donnees audio et video numeriques, dispositif de stockage et recepteur pour la mise en oeuvre du procede
JP2003179871A (ja) データストリームをｄｖｄ記録する方法及びｄｖｄ記録装置
FR2790892A1 (fr) Procede et dispositif de controle de la synchronisation entre deux bus de communication serie d'un reseau
JP2002118824A (ja) 録画装置、再生装置およびそれらの方法
FR2818768A1 (fr) Dispositif et procede d'estampillage temporel, recepteur, ensemble de diffusion differee et suite de paquet correspondants
KR20030087075A (ko) 레코딩될 비트스트림에 대한 스터핑 데이터의 삽입을제어하는 방법 및 장치
FR2762172A1 (fr) Circuit de traitement de signaux pour interface serie
FR2850508A1 (fr) Procede d'insertion et de traitement d'informations pour le controle par un noeud de la diffusion d'un flux de donnees traversant un reseau de base d'un reseau heterogene, et noeuds correspondants
FR2848056A1 (fr) Procedes d'insertion et de traitement d'informations pour la synchronisation d'un noeud destinataire a un flux de donnees traversant un reseau de base d'un reseau heterogene, et noeuds correspondants
FR2850511A1 (fr) Terminal d'utilisateur pour systeme de telediffusion numerique interactive
FR2793625A1 (fr) Procede et dispositif de controle de la synchronisation entre deux noeuds de synchronisation
FR2863436A1 (fr) Procede et systeme de stockage et/ou de restitution d'un flux de donnees audio video au sein d'un reseau de communication heterogene
FR2839227A1 (fr) Transmission de donnees numeriques entre un premier et un second reseau de transmission, avec adaptation de debit
FR2832827A1 (fr) Procedes et dispositifs de gestion des transmissions de donnees isochrones sur des supports non dedies

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: PA/a/2002/012958

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 1020027018086

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2001954099

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10332428

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 018128785

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020027018086

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001954099

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642