WO2001057926A1 - Mos-feldeffekttransistoranordnung - Google Patents

Mos-feldeffekttransistoranordnung Download PDF

Info

Publication number
WO2001057926A1
WO2001057926A1 PCT/DE2001/000441 DE0100441W WO0157926A1 WO 2001057926 A1 WO2001057926 A1 WO 2001057926A1 DE 0100441 W DE0100441 W DE 0100441W WO 0157926 A1 WO0157926 A1 WO 0157926A1
Authority
WO
WIPO (PCT)
Prior art keywords
effect transistor
mos field
field effect
semiconductor
transistor arrangement
Prior art date
Application number
PCT/DE2001/000441
Other languages
English (en)
French (fr)
Inventor
Jenoe Tihanyi
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2001557089A priority Critical patent/JP2003522418A/ja
Priority to EP01913571A priority patent/EP1252657A1/de
Publication of WO2001057926A1 publication Critical patent/WO2001057926A1/de
Priority to US10/213,414 priority patent/US6777726B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel

Definitions

  • the present invention relates to a MOS field-effect transistor arrangement in which the body region of a MOS transistor is connected to a semiconductor body and is at a fixed potential via the latter.
  • MOS field-effect transistor arrangements which, on the one hand, have a small area and have low capacitances, but on the other hand can carry large currents.
  • MOS field-effect transistor arrangements which largely meet these requirements are known to be implemented in SOI technology (cf., for example, Stephen C. kuhne, inter alia “SOI MOSFET with Buried Body Strap by Wafer Bonding” in IEEE Transactions on Electron Devices, volume 45, No. 5, May 1998, pages 1084 to 1090). In such SOI technology (cf., for example, Stephen C. kuhne, inter alia “SOI MOSFET with Buried Body Strap by Wafer Bonding” in IEEE Transactions on Electron Devices, volume 45, No. 5, May 1998, pages 1084 to 1090). In such SOI technology (cf., for example, Stephen C. kuhne, inter alia “SOI MOSFET with Buried Body Strap by Wafer Bonding” in IEEE Transactions on Electron Devices, volume 45, No. 5, May 1998, pages 1084
  • MOS field effect transistor arrangements in SOI technology however, the body area should be at a fixed potential, so that no so-called “kink effects”, that is to say kinks and discontinuities in the current / voltage characteristic, occur.
  • kink effects that is to say kinks and discontinuities in the current / voltage characteristic.
  • MOS field effect transistor arrangements using SOI technology it has so far not been possible to keep the body region at a fixed potential, since this adjoins the insulator, so that it has hitherto not seemed possible without great effort to fix the body region with a fixed one Supply potential.
  • This object is achieved according to the invention in a MOS field-effect transistor arrangement of the type mentioned at the outset in that the source, drain and gate of the MOS transistor are embedded between a semiconductor column which projects away from the semiconductor body and forms the body region and a filling insulator which surrounds this semiconductor column and is arranged on the semiconductor body are.
  • the MOS field-effect transistor arrangement according to the invention has a “sidewall transistor structure”: a semiconductor column made of, for example, p-conducting silicon is located on the surface of a semiconductor body which is likewise made of p-conducting Tenden silicon can exist, and is embedded there on this surface in a filling insulator, such as silicon dioxide or another suitable insulator (silicon nitride or silicon dioxide and silicon nitride, etc.).
  • a filling insulator such as silicon dioxide or another suitable insulator (silicon nitride or silicon dioxide and silicon nitride, etc.).
  • silicon it is of course also possible to choose another suitable semiconductor material, such as an Aj- by compound semiconductor or SiC, etc. It is also possible to provide a semiconductor body and a semiconductor column of the n-type of conduction instead of the p-type of conduction.
  • trenches or trenches for the source and drain are driven into the boundary region between the semiconductor column and the filling insulator surrounding it and filled in a p-type semiconductor column with n + -conducting polycrystalline silicon, so that n.
  • n In the semiconductor column itself by diffusion -conducting zones for source and drain are created.
  • a gate trench Between the trenches for source and drain there is a gate trench, the walls and bottom of which are covered with an insulating layer made of silicon dioxide, for example, and which, like the source and drain trenches, is otherwise filled with n + -conducting polycrystalline silicon.
  • the gate trench can be provided in such a way that it touches or also cuts the trenches for source and / or drain.
  • the channel of the field effect transistor is formed by the side wall of the semiconductor column.
  • the depth of the gate, source and drain trenches determines the channel width, while the channel length is determined by the distance between source and drain on the side wall of the semiconductor column along the gate trench.
  • MOS field-effect transistor arrangement it is possible to achieve large ratios between the channel width W and the channel length L in a very small area, ie to achieve large values for W / L and to have small capacitances for the conductors.
  • the body region which is formed by the semiconductor column can easily be at a fixed potential via the semiconductor body which is connected to the body region.
  • the invention advantageously enables the production of n-channel and p-
  • the semiconductor column can thus have the n and p conductivity types in the same way.
  • the n- and p-channel field effect transistors can easily be supplied with a suitable body voltage via the associated p- or n-type semiconductor bodies.
  • the source, drain and gate electrodes made of polycrystalline silicon can be easily wired in a three-layer connection system in the MOS field-effect transistor arrangement according to the invention if suitable contact holes are provided between the individual levels of the polycrystalline silicon. These levels can easily be wired in a multi-layer metallization.
  • Materials with a low dielectric constant or a combination of such materials such as silicon dioxide, undoped polycrystalline silicon, etc., are suitable as the filling insulator.
  • a p- (or n-) conductive semiconductor column is first produced by etching on a surface thereof, the semiconductor body having the same conductivity type as the semiconductor column.
  • a filling insulator made of, for example, silicon dioxide is then attached to the column.
  • a trench for source is then introduced in the boundary region between the filling insulator and this starting semiconductor column by isotropic etching. This trench is filled with n + conductive polycrystalline silicon.
  • the trench for drain is etched and filled with n + conductive polycrystalline silicon. This is followed by the etching for the drain level.
  • the trench for gate is etched and the gate insulation layer is produced.
  • a trench is then placed in the trench Filled with n-type polycrystalline silicon for the gate level, which is then structured.
  • there is a multi-layer metallization for source, drain and gate is first produced by etching on a surface thereof, the semiconductor body having the same conductivity type as the semiconductor column.
  • a filling insulator made of, for example, silicon dioxide
  • MOS field effect transistors with an L / W ratio of approximately 0.1 ⁇ m / 5 ⁇ m, the area requirement corresponding to a conventional lateral field effect transistor with a corresponding L / W ratio of 0.1 / 1.
  • MOS field-effect transistors according to the present invention are particularly suitable for logic ICs and for low-voltage CMOS ICs with a high operating speed, as are used in particular in telecommunications or in portable computers.
  • the etching of the trenches for source, drain and gate does not necessarily have to be rectangular, but can also take other forms: it can be oval, T-shaped or trapezoidal, for example.
  • Fig. 2 shows a section AA through Fig. 1, which in turn a section BB of
  • Fig. 2 represents, and
  • FIG. 3 shows a schematic representation of the MOS field effect transistor arrangement according to the invention for CMOS ICs.
  • FIG. 1 shows a p-type silicon body 1, on which a p-type output silicon column 2 is formed by etching.
  • This starting silicon column 2 is surrounded by a filling insulator 3 made of, for example, silicon dioxide.
  • a filling insulator 3 made of, for example, silicon dioxide.
  • silicon an Aj by semiconductor or silicon carbide (SiC) etc. can also be used.
  • Trenches 4, 5 and 6 for drain, source and gate are introduced into the boundary region between the starting silicon column 2 and the filling insulator 3, so that only a remaining silicon column 7 remains from the starting silicon column 2 (see FIG. 2 ).
  • the trenches 4, 5 are filled with n -conducting polycrystalline silicon, from which n-dopant diffuses into the remaining silicon column 7, in order to form a drain zone in the area of the trench 4 and a source zone in the area of the trench 5.
  • the source zone and the drain zone can also be implanted.
  • the trench 6 is lined with an insulating layer 8 of, for example, silicon dioxide or silicon nitride and then filled with n-type polycrystalline silicon to form a gate electrode 9.
  • silicon dioxide silicon nitride can optionally also be used, so that an "MNS" structure is present.
  • a sidewall transistor structure composed of a source electrode 10 made of the n + -type polycrystalline silicon in the trench 5, a drain electrode 11 made of the n + -type polycrystalline silicon in the trench 4, the gate electrode 9 and the gate insulator 8, wherein the n-channel is guided along the side wall of the gate insulator 8 in the remaining silicon column 7.
  • the residual silicon column 7, like the starting silicon column 2, is directly connected to the silicon body 1, it is at the same potential as this silicon body 1.
  • the body region of the MOS field effect transistor arrangement has the same potential as the silicon body 1 , ie a fixed potential if the silicon body 1 is at this fixed potential, which is easily possible. In this way, so-called kink effects can be reliably avoided with the MOS field-effect transistor arrangement according to the invention, which offers comparable advantages to SOI technology.
  • the W / L ratio is determined by the depth of the trenches 4, 5, 6 with respect to the channel width W and by the distance between the trench 5 and the Trench 4 along the side wall of the trench 6 is determined with respect to the channel length L. It is thus possible to achieve large W / L ratios in a very small area, since the trenches have a small diameter and have a considerable depth reachable.
  • the production of the MOS field effect transistor arrangement according to the invention is relatively simple, since after structuring the silicon body 1 to form the silicon column 2 and after attaching the filling insulator 3, only conventional etching techniques for forming the trenches 4, 5 and 6 and filling them with polycrystalline silicon are used.
  • the metallization of the MOS field effect transistor arrangement according to the invention can also be carried out using the usual measures.
  • Materials with low dielectric constants such as in particular silicon dioxide or undoped polycrystalline silicon, are preferably used for the filling insulator.
  • FIG. 3 schematically shows a CMOS structure for the MOS field-defect transistor arrangement according to the invention.
  • a p-type region 12 in the n-type silicon body 1 which also forms a silicon column which is correspondingly p-doped.
  • This p-doped region can be set to zero potential, for example, while there is a positive potential + U CC of 3 V on the silicon body 1.
  • an n-channel MOS field-effect transistor 13 can be implemented in a CMOS arrangement in addition to a p-channel MOS field-effect transistor 14.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft eine MOS-Feldeffekttransistoranordnung, bei der Source, Drain und Gate zwischen eine von einem Halbleiterkörper (1) wegragende und den Bodybereich bildende Halbleitersäule (7) und einen diese Halbleitersäule (7) umgebenden und auf dem Halbleiterkörper (1) angeordneten Füllisolator (3) eingebettet sind.

Description

Beschreibung
MOS-Feldeffekttransistoranordnung
Die vorliegende Erfindung betrifft eine MOS-Feldeffekttransistoranordnung, bei der der Bodybereich eines MOS-Transistors mit einem Halbleiterkorper verbunden ist und über diesen auf festem Potential liegt.
Es ist schon seit langem das Bestreben, MOS-Feldeffekttransistoranordnungen zu realisieren, die einerseits kleinflächig gestaltet sind und geringe Kapazitäten aufweisen, jedoch andererseits große Ströme zu führen vermögen. MOS-Feldeffekttran- sistoranordnungen, die diese Forderungen weitgehend erfüllen, sind bekanntlich in der SOI-Technik ausgeführt (vgl. hierzu beispielsweise Stephen C. Kühne, u.a. "SOI MOSFET with Buried Body Strap by Wafer Bonding" in IEEE Transactions on Electron Devices, Band 45, Nr. 5, Mai 1998, Seiten 1084 bis 1090). Bei solchen
MOS-Feldeffekttransistoranordnungen in SOI-Technik sollte aber der Bodybereich auf festem Potential liegen, damit keine sogenannten "Kink-Effekte", also Knicke und Unstetigkeiten in der Strom /Spannungskennlinie auftreten. Bei MOS-Feldef- fekttransistoranordnungen in SOI-Technik ist es bisher aber nicht gelungen, den Bodybereich auf festem Potential zu halten, da dieser an den Isolator angrenzt, so daß es bisher ohne großen Aufwand nicht möglich zu sein scheint, den Bodybereich mit einem festen Potential zu versorgen.
Es ist daher Aufgabe der vorliegenden Erfindung, eine MOS-Feldeffekttransi- storanordnung der eingangs genannten Art in einer zur SOI-Technik ähnlichen Technik zu realisieren, bei der aber der Bodybereich ohne weiteres auf festem Potential gehalten werden kann.
Diese Aufgabe wird bei einer MOS-Feldeffekttransistoranordnung der eingangs ge- nannten Art erfindungsgemäß dadurch gelöst, daß Source, Drain und Gate des MOS-Transistors zwischen eine vom Halbleiterkorper wegragende und den Bodybereich bildende Halbleitersäule und einen diese Halbleitersäule umgebenden und auf dem Halbleiterkorper angeordneten Füllisolator eingebettet sind.
Die erfindungsgemäße MOS-Feldeffekttransistoranordnung weist eine "Seitenwand- Transistor-Struktur" auf: eine Halbleitersäule aus beispielsweise p-leitendem Silizium befindet sich auf der Oberfläche eines Halbleiterkörpers, der ebenfalls aus p-lei- tendem Silizium bestehen kann, und ist dort auf dieser Oberfläche in einen Füllisolator, wie z.B. Siliziumdioxid oder einen anderen geeigneten Isolator (Siliziumnitrid oder Siliziumdioxid und Siliziumnitrid usw.) eingebettet.
Anstelle von Silizium kann selbstverständlich auch ein anderes geeignetes Halbleitermaterial, wie beispielsweise ein AjjjBy-Verbindungshalbleiter oder SiC usw. gewählt werden. Ebenso ist es möglich, einen Halbleiterkorper und eine Halbleitersäule des n-Leitungstyps anstelle des p-Leitungstyps vorzusehen.
Parallel zu dieser Halbleitersäule sind in den Grenzbereich zwischen der Halbleitersäule und dem diese umgebenden Füllisolator Trenche bzw. Gräben für Source und Drain eingetrieben und bei einer p-leitenden Halbleitersäule mit n+-leitendem polykristallinem Silizium gefüllt, so daß in der Halbleitersäule selbst durch Diffusion n-leitende Zonen für Source und Drain entstehen.
Zwischen den Trenches für Source und Drain befindet sich ein Gate-Trench, dessen Wände und Boden mit einer Isolierschicht aus beispielsweise Siliziumdioxid bedeckt sind und der im übrigen wie die Source- und Drain-Trenche mit n+-leitendem polykristallinem Silizium gefüllt ist. Dabei kann der Gate-Trench so vorgesehen sein, daß er die Trenche für Source und/oder Drain berührt oder auch schneidet.
Bei einer solchen Anordnung wird der Kanal des Feldeffekttransistors durch die Seitenwand der Halbleitersäule gebildet. Die Tiefe der Gate- und Source- sowie Drain-Trenche bestimmt die Kanalweite, während die Kanallänge durch den Ab- stand zwischen Source und Drain auf der Seitenwand der Halbleitersäule längs des Gate-Trenches bestimmt ist.
Mit der erfindungsgemäßen MOS-Feldeffekttransistoranordnung ist es möglich, auf sehr kleiner Fläche große Verhältnisse zwischen der Kanalweite W und der Ka- nallänge L zu realisieren, also große Werte für W/L zu erzielen und kleine Kapazitäten für die Leiter zu haben.
Von großer Bedeutung ist, daß bei der erfindungsgemäßen MOS-Feldeffekttransi- storanordnung der Bodybereich, der durch die Halbleitersäule gebildet wird, ohne weiteres über den Halbleiterkorper, der mit dem Bodybereich verbunden ist, auf festem Potential liegen kann. Die Erfindung ermöglicht in vorteilhafter Weise die Herstellung n-Kanal- und von p-
Kanal-Feldeffekttransistoren. Die Halbleitersäule kann also in gleicher Weise den n- und den p-Leitfähigkeitstyp haben. Die n- und p-Kanal-Feldeffekttransistoren können dabei ohne weiteres über die zugehörigen p- bzw. n-leitenden Halbleiterkorper mit einer geeigneten Bodyspannung versorgt werden.
In einer Weiterbildung der Erfindung ist es möglich, auf einem Halbleiterkorper Halbleitersäulen verschiedenen Leitungstyps für wenigstens einen n-Kanal-MOS- Feldeffekttransistor und einen p-Kanal-MOS-Feldeffekttransistor in einer CMOS- Anordnung zu realisieren. Hierzu braucht lediglich die den Halbleiterkorper bildende "Substratzone" für den n-Kanal-MOS-Feldeffekttransistor - wie eingangs erläutert - p-dotiert zu werden, während für die Substratzone eines p-Kanal-MOS-Feldef- fekttransistors eine n-Dotierung vorgesehen wird.
Die Source-, Drain- und Gateelektroden aus polykristallinem Silizium können bei der erfindungsgemäßen MOS-Feldeffekttransistoranordnung ohne weiteres in einem dreilagigen Verbindungssystem verdrahtet werden, wenn zwischen den einzelnen Ebenen des polykristallinen Siliziums geeignete Kontaktlöcher vorgesehen werden. Diese Ebenen können in einer mehrlagigen Metallisierung ohne weiteres ver- drahtet werden.
Als Füllisolator sind Materialien mit niedriger Dielektrizitätskonstanten oder eine Kombination solcher Materialien geeignet, wie beispielsweise Siliziumdioxid, undotiertes polykristallines Silizium usw.
Bei einem Verfahren zum Herstellen der erfindungsgemäßen MOS-Feldeffekttransi- storanordnung wird zunächst durch Ätzen auf einer Oberfläche von dieser eine p- (oder n-)leitende Halbleitersäule hergestellt, wobei der Halbleiterkorper den gleichen Leitungstyp wie die Halbleitersäule hat. Anschließend wird um die Säule ein Füllisolator aus beispielsweise Siliziumdioxid angebracht. Im Grenzbereich zwischen dem Füllisolator und dieser Ausgangs-Halbleitersäule wird sodann durch isotropes Ätzen ein Trench für Source eingebracht. Dieser Trench wird mit einer Füllung aus n+-leitendem polykristallinem Silizium versehen. Nach Strukturierung und Zwischenisolierung wird der Trench für Drain geätzt und mit einer Füllung aus n+-leitendem polykristallinem Silizium versehen. Es schließt sich sodann das Ätzen für die Drainebene an. Nach einer weiteren Zwischenisolierung wird der Trench für Gate geätzt und die Gate-Isolierschicht hergestellt. In den Trench wird sodann eine Füllung aus n -leitendem polykristallinem Silizium für die Gate-Ebene eingebracht, welche anschließend strukturiert wird. Schließlich folgt noch eine mehrlagige Metallisierung für Source, Drain und Gate.
Mit der Erfindung ist es möglich, MOS-Feldeffekttransistoren mit einem L/W- Verhältnis von etwa 0, 1 μm/5 μm herzustellen, wobei der Flächenbedarf einem herkömmlichen lateralen Feldeffekttransistor mit einem entsprechenden Verhältnis L/ W von 0, 1/ 1 entspricht.
MOS-Feldeffekttransistoren nach der vorliegenden Erfindung eignen sich besonders für Logik-IC's und für Kleinspannungs-CMOS-IC's mit hoher Arbeitsgeschwindigkeit, wie sie insbesondere in der Telekommunikation oder bei tragbaren Computern eingesetzt werden.
Es sei noch angemerkt, daß der Querschnitt der Ausgangs-Halbleitersäule vor dem
Ätzen der Trenche für Source, Drain und Gate nicht unbedingt rechteckig zu sein braucht, sondern auch andere Formen annehmen kann: er kann nämlich beispielsweise oval, T-förmig oder auch trapezförmig sein.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung der erfindungsgemäßen MOS-Feldeffekttransi- storanordnung,
Fig. 2 einen Schnitt AA durch die Fig. 1, welche ihrerseits einen Schnitt BB von
Fig. 2 darstellt, und
Fig. 3 eine schematische Darstellung der erfindungsgemäßen MOS-Feldeffekttran- sistoranordnung für CMOS-IC's.
Fig. 1 zeigt einen p-leitenden Siliziumkörper 1 , auf dem durch Ätzen eine p-leitende Ausgangs-Siliziumsäule 2 gebildet ist. Diese Ausgangs-Siliziumsäule 2 wird mit einem Füllisolator 3 aus beispielsweise Siliziumdioxid umgeben. Anstelle von Silizi- um kann auch ein AjjjBy-Halbleiter oder Siliziumcarbid (SiC) usw. verwendet werden. In den Grenzbereich zwischen der Ausgangs-Siliziumsäule 2 und den Füllisolator 3 sind Trenche 4, 5 und 6 für Drain, Source bzw. Gate eingebracht, so daß von der Ausgangs-Siliziumsäule 2 lediglich eine Rest-Siliziumsäule 7 zurückbleibt (vgl. Fig. 2).
Die Trenche 4, 5 werden mit n -leitendem polykristallinem Silizium gefüllt, aus welchem n-Dotierstoff in die Rest-Siliziumsäule 7 diffundiert, um dort im Bereich des Trenches 4 eine Drainzone und im Bereich des Trenches 5 eine Sourcezone zu bilden. Die Sourcezone und die Drainzone können aber auch implantiert werden.
Der Trench 6 wird mit einer Isolierschicht 8 aus beispielsweise Siliziumdioxid oder Siliziumnitrid ausgekleidet und sodann mit n -leitendem polykristallinem Silizium zur Bildung einer Gateelektrode 9 gefüllt. Anstelle von Siliziumdioxid kann gegebenenfalls auch Siliziumnitrid verwendet werden, so daß eine "MNS"-Struktur vor- liegt.
Es liegt damit eine Seitenwand-Transistor-Struktur aus einer Sourceelektrode 10 aus dem n+-leitendem polykristallinem Silizium im Trench 5, einer Drainelektrode 11 aus dem n+-leitendem polykristallinem Silizium im Trench 4, der Gateelektrode 9 und dem Gateisolator 8 vor, wobei der n-Kanal längs der Seitenwand des Gateisolators 8 in der Rest-Siliziumsäule 7 geführt ist.
Da die Rest-Siliziumsäule 7 wie die Ausgangs-Siliziumsäule 2 direkt mit dem Siliziumkörper 1 zusammenhängt, befindet sie sich auf demselben Potential wie dieser Siliziumkörper 1. Mit anderen Worten, der Bodybereich der MOS-Feldeffekttransi- storanordnung hat das gleiche Potential wie der Siliziumkörper 1, also ein festes Potential, wenn sich der Siliziumkörper 1 auf diesem festen Potential befindet, was ohne weiteres möglich ist. Auf diese Weise können mit der erfindungsgemäßen MOS-Feldeffekttransistoranordnung, welche vergleichbare Vorteile wie die SOI- Technik bietet, sogenannte Kink-Effekte zuverlässig vermieden werden.
Wie aus den Fig. 1 und 2 ersichtlich ist, wird bei der erfindungsgemäßen MOS-Fel- deffekttransistoranordnung das W/L- Verhältnis durch die Tiefe der Trenche 4, 5, 6 bezüglich der Kanalweite W und durch den Abstand zwischen dem Trench 5 und dem Trench 4 längs der Seitenwand des Trenches 6 bezüglich der Kanallänge L bestimmt. Es ist damit möglich, auf sehr kleiner Fläche große W/L- Verhältnisse zu realisieren, da bei kleinem Durchmesser der Trenche diese eine beträchtliche Tiefe erreichen können.
Die Herstellung der erfindungsgemäßen MOS-Feldeffekttransistoranordnung ist relativ einfach, da nach Strukturierung des Siliziumkörpers 1 zur Bildung der Siliziumsäule 2 und nach Anbringung des Füllisolators 3 lediglich übliche Ätztechniken zur Bildung der Trenche 4, 5 und 6 und deren Füllung mit polykristallinem Silizium zur Anwendung gelangen. Auch die Metallisierung der erfindungsgemäßen MOS-Feldeffekttransistoranordnung kann mit den üblichen Maßnahmen vorgenommen werden.
In bevorzugter Weise werden für den Füllisolator Materialien mit niedriger Dielektrizitätskonstanten verwendet, wie insbesondere Siliziumdioxid oder undotiertes polykristallines Silizium.
Fig. 3 zeigt schematisch eine CMOS-Struktur für die erfindungsgemäße MOS-Fel- deffekttransistoranordnung. Hier befindet sich in dem n-leitenden Siliziumkörper 1 noch zusätzlich ein p-leitendes Gebiet 12, das auch eine Siliziumsäule bildet, die entsprechend p-dotiert ist. Dieses p-dotierte Gebiet kann beispielsweise auf Nullpotential gelegt werden, während am Siliziumkörper 1 ein positives Potential +UCC von 3 V liegt.
Auf diese Weise kann ein n-Kanal-MOS-Feldeffekttransistor 13 neben einem p-Ka- nal-MOS-Feldeffekttransistor 14 in einer CMOS-Anordnung realisiert werden.

Claims

Patentansprüche
1. MOS-Feldeffekttransistoranordnung, bei der der Bodybereich eines MOS- Transistors mit einem Halbleiterkorper (1) verbunden ist und über diesen auf festem Potential liegt, dadurch gekennzeichnet, daß
Source, Drain und Gate des MOS-Transistors zwischen eine vom Halbleiterkorper (1) wegragende und den Bodybereich bildende Halbleitersäule (2) und einen diese Halbleitersäule (2) umgebenden und auf dem Halbleiterkorper angeordneten Füllisolator (3) eingebettet sind.
10
2. MOS-Feldeffekttransistoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß
Source und Drain durch in den Grenzbereich zwischen der Halbleitersäule (2) und dem Füllisolator (3) eingebrachte Trenche (4, 5), durch aus den Trenchen (4, 5) diffundierte oder implantierte Sourcezone und Drainzone und die Tren¬
15 che füllendes leitendes Material (10, 11) gebildet sind.
3. MOS-Feldeffekttransistoranordnung nach Anspruch 2, dadurch gekennzeichnet, daß
Gate durch einen zwischen den Trenchen (4, 5) für Source und Drain vorgese- 20 henen zusätzlichen und über einen Gateisolator (8) isolierten sowie mit leitendem Material (9) gefüllten Trench (6) gebildet ist.
4. MOS-Transistoranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
„j. auf den Halbleiterkorper (1) Säulen verschiedenen Leitungstyps für wenigstens einen n-Kanal-MOS-Feldeffekttransistor (13) und einen p-Kanal-MOS- Feldeffekttransistor (14) in einer CMOS-Anordnung vorgesehen sind.
5. MOS-Feldeffekttransistoranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
30 rieι- Füllisolator (3) aus einem Material mit niedriger Dielektrizitätskonstanten besteht.
6. MOS-Feldeffekttransistoranordnung nach Anspruch 5, dadurch gekennzeichnet, daß
35 der Füllisolator (3) aus Siliziumdioxid und/oder nichtdotiertem polykristallinem Silizium und/oder einem Stoff mit niedriger Dielektrizitätskonstanten besteht.
7. MOS-Feldeffekttransistoranordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Kanalweite (W) durch die Tiefe der Trenches (5, 4, 6) für Source, Drain und Gate bestimmt ist.
8. MOS-Feldeffekttransistoranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Halbleiterkorper (1) und die Halbleitersäule (2) den gleichen Leitungstyp haben und beide n- oder p-dotiert sind.
10
9. MOS-Feldeffekttransistoranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Halbleiterkorper (1) und die Halbleitersäule (2) aus Silizium, einem AjuBy-Halbleiter oder SiC bestehen.
15
10. MOS-Feldeffekttransistoranordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Trench (6) für Gate die Trenche (4, 5) für Source und Drain wenigstens berührt.
20 ιι. MOS-Feldeffekttransistoranordnung nach Anspruch 3, dadurch gekennzeichnet, daß ein Gateisolator (8) aus Siliziumdioxid und /oder Siliziumnitrid besteht.
12. Verfahren zum Herstellen der MOS-Feldeffekttransistoranordnung nach ei-
~c nem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß nach Herstellung einer Ausgangs-Halbleitersäule (2) auf dem Halbleiterkorper (1) durch Ätzen die Ausgangs-Halbleitersäule (2) mit dem Füllisolator (3) umgeben wird, daß sodann in den Grenzbereich zwischen der Ausgangs- Halbleitersäule (2) und dem Füllisolator (3) die Trenches (5, 4, 6) für Sour-
30 ce) Drain und Gate eingebracht werden, so daß von der Ausgangs-Halbleitersäule (2) nur die den Bodybereich bildende Halbleitersäule (7) zurückbleibt, daß sodann aus den Trenches (5, 4) für Source und Drain Dotierstoff des zum Dotierstoff der Halbleitersäule (7) entgegengesetzten Leitungstyps in die diese Trenches (5, 4) angrenzenden Gebiete der Halbleitersäule (7)
35 eingebracht wird und daß der Trench (6) für Gate mit einer Isolierschicht
(8) und auf dieser mit leitendem Material (9) gefüllt wird.
3. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Ausgangs-Halbleitersäule (2) rechteckig oder oval oder T-förmig oder trapezförmig gestaltet wird.
PCT/DE2001/000441 2000-02-04 2001-02-02 Mos-feldeffekttransistoranordnung WO2001057926A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001557089A JP2003522418A (ja) 2000-02-04 2001-02-02 Ｍｏｓ電界効果トランジスタ構造
EP01913571A EP1252657A1 (de) 2000-02-04 2001-02-02 Mos-feldeffekttransistoranordnung
US10/213,414 US6777726B2 (en) 2000-02-04 2002-08-05 MOSFET source, drain and gate regions in a trench between a semiconductor pillar and filling insulation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10004872A DE10004872C1 (de) 2000-02-04 2000-02-04 MOS-Feldeffekttransistoranordnung und Verfahren zur Herstellung
DE10004872.2 2000-02-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/213,414 Continuation US6777726B2 (en) 2000-02-04 2002-08-05 MOSFET source, drain and gate regions in a trench between a semiconductor pillar and filling insulation

Publications (1)

Publication Number Publication Date
WO2001057926A1 true WO2001057926A1 (de) 2001-08-09

Family

ID=7629779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/000441 WO2001057926A1 (de) 2000-02-04 2001-02-02 Mos-feldeffekttransistoranordnung

Country Status (5)

Country Link
US (1) US6777726B2 (de)
EP (1) EP1252657A1 (de)
JP (1) JP2003522418A (de)
DE (1) DE10004872C1 (de)
WO (1) WO2001057926A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489488B2 (en) * 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
US7515391B2 (en) * 2005-10-19 2009-04-07 Littlefuse, Inc. Linear low capacitance overvoltage protection circuit
US10636902B2 (en) * 2018-09-13 2020-04-28 Ptek Technology Co., Ltd. Multiple gated power MOSFET device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910564A (en) * 1987-07-01 1990-03-20 Mitsubishi Denki Kabushiki Kaisha Highly integrated field effect transistor and method for manufacturing the same
US4933734A (en) * 1987-12-08 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having field effect transistors and manufacturing method therefor
EP0472726A1 (de) * 1989-05-12 1992-03-04 Oki Electric Industry Company, Limited Feldeffekttransistor
EP0510667A1 (de) * 1991-04-26 1992-10-28 Canon Kabushiki Kaisha Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor
JPH09283766A (ja) * 1996-04-18 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
US6635534B2 (en) * 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910564A (en) * 1987-07-01 1990-03-20 Mitsubishi Denki Kabushiki Kaisha Highly integrated field effect transistor and method for manufacturing the same
US4933734A (en) * 1987-12-08 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having field effect transistors and manufacturing method therefor
EP0472726A1 (de) * 1989-05-12 1992-03-04 Oki Electric Industry Company, Limited Feldeffekttransistor
EP0510667A1 (de) * 1991-04-26 1992-10-28 Canon Kabushiki Kaisha Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor
JPH09283766A (ja) * 1996-04-18 1997-10-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 02 30 January 1998 (1998-01-30) *

Also Published As

Publication number Publication date
US20030030102A1 (en) 2003-02-13
JP2003522418A (ja) 2003-07-22
US6777726B2 (en) 2004-08-17
EP1252657A1 (de) 2002-10-30
DE10004872C1 (de) 2001-06-28

Similar Documents

Publication Publication Date Title
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE19743342C2 (de) Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102006045214B4 (de) Halbleitervorrichtung mit einem LDMOS-Transistor und Verfahren zur Herstellung derselben
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE102009031316B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10132136C1 (de) Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE112010003495B4 (de) Tunnelfeldeffekttransistor-Struktur und Verfahren zur Herstellung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102004041622A1 (de) Halbleiterbauteil
DE69724578T2 (de) SOI-MOS-Feldeffekttransistor
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1027735A1 (de) Siliziumcarbid-junction-feldeffekttransistor
DE102012108142B4 (de) MOS-Transistor
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
EP1157425A1 (de) Igbt mit pn-isolation
WO2001057926A1 (de) Mos-feldeffekttransistoranordnung
DE10301939B4 (de) Feldeffekttransistor
DE3208500A1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001913571

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 557089

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10213414

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001913571

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001913571

Country of ref document: EP