WO2001028096A1 - Ansteuerschaltung - Google Patents

Ansteuerschaltung Download PDF

Info

Publication number
WO2001028096A1
WO2001028096A1 PCT/EP2000/010016 EP0010016W WO0128096A1 WO 2001028096 A1 WO2001028096 A1 WO 2001028096A1 EP 0010016 W EP0010016 W EP 0010016W WO 0128096 A1 WO0128096 A1 WO 0128096A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
output
stage
current sink
current
Prior art date
Application number
PCT/EP2000/010016
Other languages
English (en)
French (fr)
Inventor
Andreas GRÜNDL
Bernhard Hoffmann
Matthias Ridder
Werner Hösl
Marco Schmidt
Original Assignee
Continental Isad Electronic Systems Gmbh & Co. Ohg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Isad Electronic Systems Gmbh & Co. Ohg filed Critical Continental Isad Electronic Systems Gmbh & Co. Ohg
Publication of WO2001028096A1 publication Critical patent/WO2001028096A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Definitions

  • the present invention relates to a control circuit for a power output stage.
  • Such control circuits are widely known and used in operational practice.
  • DE 43 38 083 Cl describes such a control circuit.
  • Either power MOSFETs with a high drive clock frequency or power IGBT are used as power output stages, which work in switching mode in order to switch high powers quickly and with little loss.
  • DE 42 30 510.1 describes such a power output stage in the form of a half-bridge arrangement.
  • the present invention can be used for all types of power output stages that have an FET input.
  • a galvanically isolating signal transmission circuit which generates galvanically isolated output signals from digital input signals via an input coil and a connected output coil arranged at a distance from it.
  • the coils are spaced so that there are practically non-reactive output signals at the terminals of the output coil.
  • This circuit should achieve sufficient dielectric strength with little wiring.
  • a isolating amplifier is known from DE 29 12 693 AI, which uses a transformer for the potential separation of pulses. This isolation amplifier is designed to work very precisely by separating supply currents and signal currents. From DE 21 03 091 AI a transistor chopper modulator is known which has a transformer in which, for the purpose of minimizing interference, an earthed shield is fitted between the primary and secondary windings which are wound next to one another on the transformer core.
  • a signal isolation circuit which provides a trouble-free analog output signal by a transformer with at least two or more windings and a sampling - Holding circuit with a saturated core is provided.
  • a problem with conventional control circuits is that in order to feed in the control signals (with frequencies in the range of up to about 1 to 2 MHz), a galvanic isolation using specially designed transformers is implemented. However, these transformers also have transmission limit frequencies, which lead to signal distortions at high driving speeds.
  • JP 10-22803 A describes a MOSFET power output stage with a power driver stage which drives the power output stage and a power driver stage which drives the power driver stage Input stage known for coupling input signals.
  • This input stage comprises a current sink with an input and an output and a current detector with an input and an output. The input of the current sink is used to feed the input signals and the output of the current sink is connected to the input of the current detector. The ground potential of the current sink is different from the ground potential of the current detector.
  • the object on which the invention is based is accordingly to provide a control circuit which is compact, has short signal propagation times, has a large signal clock frequency bandwidth and which ensures increased operational reliability.
  • This task is carried out by a control circuit for a
  • MOSFET or IGBT power output stage solved, with a power driver stage driving the power output stage and an input stage driving the power driver stage for coupling input signals, the input stage having (at least) a current sink with an input and an output and (at least) a current detector with has an input and an output, the input of the current sink being used for feeding in the input signals and the output of the current sink being connected to the input of the current detector, the ground potential of the current sink not matching the ground potential of the current detector.
  • the input stage has an inverting stage with an input and an output, input signals being coupled into the inverting stage via its input and inverted input signals being fed into an input of a further current sink.
  • the transformers used in the arrangements known in the prior art in the signal path serve on the one hand galvanic decoupling and on the other hand level conversion. In many cases, however, galvanic decoupling is not absolutely necessary. In addition, transformers are relatively large and expensive to manufacture.
  • the invention provides an alternative in which a level conversion and, in particular, a change in the reference ground potential are realized in other ways than by means of a transformer.
  • a separate current detector is connected downstream of each current sink.
  • the input stage has a differentiating stage in which the output signals of the current detectors are derived over time, the output of the or each current detector preferably being connected to an input of the or a differential stage.
  • a memory element is provided for storing the control signals.
  • the memory element preferably has a flip-flop formed from two inverters.
  • the output of the or each current sink is galvanically connected to the input of the respective current detector.
  • a control input of a transistor is connected to the input of the current sink, a further connection of the transistor is connected to the ground potential of the current sink via a resistor, and a third connection of the transistor is connected to the output of the current sink.
  • each current detector is a control input of a transistor with the input of the current detector and via one Resistor connected to a supply voltage terminal of the current detector, another terminal of the transistor is connected to the output of the current detector and a resistor to the ground potential of the current detector, and a third terminal of the transistor is connected to the supply voltage terminal of the current detector.
  • the or each differentiation stage has a capacitance, a capacitor preferably being arranged between the input and the output of the differentiation stage.
  • the differentiating stage can also be formed by an operational amplifier, the inverting input of which is connected to a serial capacitance, the non-inverting input of which is connected to ground, and the output of which is fed back to the inverting input.
  • a control input of a transistor is connected to the input of the current sink via a resistor, a further connection of the transistor is connected to the ground potential of the current sink and a third connection of the transistor is connected to the output of the current sink via a resistor.
  • a bipolar power supply (+ / - / ground) is required, in which case the output signal is related to ground.
  • the resistance between the third connection of the transistor and the output of the current sink is a short-circuited junction field-effect transistor in which a gate connection and a source connection are connected to one another and a drain connection to the output the current sink is connected.
  • the or each current sink can have an operational amplifier whose inverting input is connected to a center tap of a voltage divider, which is connected between a positive supply voltage and the ground potential of the current sink. is arranged, the non-inverting input is connected to the input of the current sink, and the output is connected to a base connection of a transistor, the emitter connection via a resistor with a negative supply voltage, and the collector connection to the output of the Current sink is connected.
  • This has the advantage that the voltage difference between the positive primary voltage and the positive secondary voltage can be practically zero volts without the operation of the circuit being impaired.
  • the voltage divider can be formed by a resistor between the positive supply voltage and the inverting input and a diode between the ground potential and the inverting input of the operational amplifier, and / or between the output of the operational amplifier and the base connection of the transistor is a Zener diode arranged.
  • the or each current detector can have an operational amplifier, the inverting input of which is connected to a center tap of a voltage divider, which is arranged between a positive supply voltage and the ground potential of the current detector, the non-inverting input of which is connected to the input of the current detector and is connected via a resistor to the positive supply voltage of the current detector and its output is connected to the output of the current detector.
  • Fig. 1 shows a schematic representation of a block diagram of the drive circuit according to the invention.
  • Fig. La shows a schematic representation of a circuit diagram of the drive circuit according to the invention without a power supply.
  • Fig. Lb shows a power supply according to the invention for the control circuit according to the invention according to Fig. La.
  • Fig. 2 shows a schematic representation of a block diagram of the input stage according to the invention.
  • Fig. 3 shows a schematic representation of a circuit diagram of the input stage according to the invention.
  • FIG. 4 shows a schematic representation of a circuit diagram of the current sink according to the invention in a further embodiment.
  • FIG. 5 shows a schematic illustration of a circuit diagram of the current sink according to the invention in a further embodiment.
  • FIG. 6 shows a schematic representation of a circuit diagram of the current detector according to the invention in a further embodiment.
  • the drive circuit 10 (see FIG. 1) has the following assemblies: a power driver stage 20, a power supply 30, a drive circuit 40 that drives the power driver stage 20, an undervoltage detection stage 50, an overcurrent detection stage 60, and a repeat pulse suppression stage 70.
  • the control circuit 40 has an input stage 90 and a memory stage 80.
  • the control circuit 10 is supplied with digital control signals via input connections 12, the frequency of which is practically the lower limit in the DC voltage signal range, and the upper limit of which is in the range of several MHz.
  • the duty cycle of the input signal can be between 0% and 100%.
  • the power supply 30 is fed by a simple + 12V DC voltage source, the power supply 30 generating positive and negative voltages required for the operation of the control circuit 10 from the 12V DC voltage.
  • the power driver stage 20 has a gate connection G and a source connection S for the power output stage.
  • the overcurrent detection stage 60 has a drain connection D, which is also to be connected to the power output stage.
  • the power driver stage 20 is controlled by the memory stage 80 of the control stage 40.
  • the control signals are only forwarded from the memory stage 80 if 1. the overcurrent detection stage 60 does not emit a blocking signal ISS to the memory stage 80, since the power output stage does not consume too much drain current, 2. the undervoltage detection stage 50 does not accept a blocking signal USS the memory stage 80 emits since at least one of the operating voltages of the power supplies has not fallen below a predetermined level, and 3. an overcurrent case detected by the overcurrent detection stage 80 has been so long that a predetermined time in the repetition pulse suppression stage 70 has expired.
  • the memory stage 80 is fed by the input stage 90 with input signals.
  • the input signals and the output signals of the input stage 90 have different reference potentials.
  • the power supply 30 generates both positive and ne negative operating voltages.
  • the control circuit 10 of FIG. 1 is shown in its circuit details in FIGS. 1 a and 1 b, wherein individual functions are implemented in a plurality of application-specific integrated circuits (ASICs).
  • ASICs application-specific integrated circuits
  • the power supply stage 30 (see FIG. 1b) is formed by an oscillator in the circuit U2, the clock frequency of which is increased by an (integrated) resistor and a capacitor C17 to a frequency in the range from 0.5 MHz to 5 MHz, preferably approximately 1 MHz is set.
  • the frequency can be selected by a switch S between a lower and a higher frequency (for example about 500 KHz and about 1 MHz).
  • the oscillator supplies a rectangular pulse train that is used to control an integrated power amplifier.
  • the output terminal of the circuit U2 is connected to a first primary terminal of the transformer TR.
  • the second primary connection of the transformer TR is connected to a series circuit comprising two electrolytic capacitors C3, C4, the second primary connection of the transformer TR being located at the connection point of the two electrolytic capacitors.
  • the respective other two connections of the electrolytic capacitors C3, C4 are at the operating voltage or primary ground potential GND1.
  • the transformer TR is a ferrite toroidal transformer.
  • the transformer TR On the secondary side, the transformer TR has a winding which is connected to four diodes D1, D2, D3, D4 in a bridge rectifier circuit.
  • An operational amplifier U1 is used to generate a floating secondary ground potential, the non-inverting input (+) of which is formed at the center connection of a voltage divider formed from two resistors R8, R9. The other connections of the two resistors R8, R9 are connected to the output connections of the bridge rectifier circuit (negative secondary operating voltage -UB_sec, and positive secondary operating voltage + UB_sec).
  • the output of the operational amplifier U1 is fed back to its inverting input (-) so that it operates as a voltage follower with a gain of 1.
  • the output of the operational amplifier Ul is connected to two electrolytic capacitors C8, CIO and two ceramic capacitors C9, Cll between the output of the operational amplifier Ul and the negative secondary operating voltage -Ub_sec and the positive secondary operating voltage + Ub_sec for ' voltage smoothing.
  • the power supply stage 30 provides a positive and a negative constant operating voltage (negative secondary operating voltage -Ub_sec, and positive secondary operating voltage + Ub_sec) with a virtual zero point (secondary ground GND2).
  • the driver circuit according to the invention can e.g. can be operated on a simple 12V power source, since all the required operating voltage levels are generated from it by the special power supply stage. This is particularly advantageous for mobile applications (power-operated vehicles or the like).
  • the input stage 90 shown as a block diagram in FIG. 2 and in detail in FIG. 3 has an integrated circuit U3 in which the functions described below are integrated.
  • the input stage 90 has a signal input 92 which leads to the input 94a of an inverter 94.
  • the output 94b of the inverter ter 94 is connected to the input 96a of a current sink 96.
  • the non-inverted input signal is fed to the input 98a of a second current sink 98.
  • the two outputs 96b and 98b of the two current sinks 96, 98 are each with an input 102a, 104a of two current detectors
  • Each of the current sinks 96, 98 has a different ground potential than the two current detectors 102, 104
  • the two current detectors 102, 104 each have an output 102 b, 104b, which is each connected to an input 106a, 108b of two differentiating stages 106, 108.
  • the outputs 106b, 108b of the two differentiating stages 106, 108 are each connected to a set input S or a reset input R of a memory 110.
  • this input stage can either be implemented as an integrated circuit U3, as shown in FIG. La, or as a conventional circuit.
  • the signal input 92 leads via a resistor RIO to the base of an NPN transistor T1, the emitter of which is connected to the primary ground GND1 and the collector of which is connected to the positive voltage + Ubat via a resistor R1.
  • This transistor T1 with the resistor RIO corresponds to the inverter 94 from FIG. 2.
  • the output 94b of the inverter 94 is here the collector connection of the transistor T1
  • the inverted signal is fed via a resistor R12 from the collector of the transistor T1 to the base of an npn transistor T2, the collector of which is connected to the positive secondary voltage + Ubat via a resistor R13 and the emitter of which is connected to the primary ground GND1 via a resistor R14
  • the transistor T2 thus operates as a controlled current sink 96.
  • the collector of the transistor stors T2 no electricity.
  • a current can flow into the collector which is almost independent of the voltage present at the collector. This applies as long as the potential of the positive secondary operating voltage + Ub_sec is somewhat (a few volts) higher than the input voltage at the base of the transistor T2.
  • the signal input 92 (non-inverted) is fed to a controlled current sink 98.
  • the signal input 92 is connected to the base of an npn transistor T3, the collector of which is connected to the positive secondary operating voltage + Ubat via a resistor R15 and the emitter of which is connected to the primary ground GND1 via a resistor R16.
  • the functioning of the two current sinks is identical in this respect.
  • the collector of the transistor T2 corresponds to the output 96b of the current sink from FIG. 2 and is connected to the base of a pnp transistor T4, the collector of which is connected to the secondary ground GND2 via a resistor R17 and the emitter of which is connected to the positive secondary operating voltage + Ub_sec ,
  • the collector of the transistor T3 which corresponds to the output 98b of the current sink 96 from FIG. 2, is connected to the base of a pnp transistor T5, the collector of which is connected via a resistor R18 to the secondary ground GND2 and the emitter of which positive secondary operating voltage + Ub_sec is connected.
  • the two transistors T4, T5 thus work as current detectors as follows:
  • the current flowing through the collectors of the transistors T2 and T3 also flows through the resistors R13 and R15 and thus generates one between the base and emitter of the transistors T4 and T5 Voltage drop that turns on these transistors T4 and T5.
  • the collectors of the transistors T4 and T5 correspond to the outputs 102b and 104b of the current detectors 102 and 104 from FIG. 2.
  • a connection of a capacitor C20 or C21 is connected to the collectors of the transistors T4 or T5, each of which works as a differentiating stage (see reference numerals 106, 108 m in FIG. 2).
  • the respective other connections of the capacitors C20 and C21 correspond to the outputs 106b, 108b from FIG. 2.
  • connection of the capacitor C21 leads an input R of the RS flip-flop 110 formed from two inverters II and 12, while the connection of the capacitor C20 leads an input S of the RS flip-flop 110.
  • the connection of the capacitor C21 is connected to the input of the inverter II, the output of which is connected to the input of the inverter 12 via a resistor R19.
  • This input of the inverter 12 is also the input R of the RS flip-flop 110.
  • the output of the inverter 12 forms the output Q of the flip-flop 110 and is fed back via a resistor R20 to the input of the inverter II.
  • the inverters II, 12 are operated on the positive secondary operating voltage + Ub_sec and the secondary ground GND2.
  • the flip-flop 110 thus serves to temporarily store the incoming input signals at a different reference potential.
  • the output signal Q of the flip-flop 110 is fed to a second memory stage integrated in the integrated circuit U4 (see FIG. 1 a), the RC network R 1, R 2, R 3, C 1 being part of its external circuitry.
  • This second storage stage is not absolutely necessary, but can serve to block the control signals if an overcurrent or undercurrent event occurs.
  • the 4 is designed as an active current sink with an operational amplifier U2A, the inverting input (-) of which has a center tap of a voltage Is connected voltage divider, which is arranged between a positive supply voltage + Ubat and the primary ground potential GNDl of the current sink.
  • the non-inverting input (+) of the operational amplifier U2A is connected to the input of the current sink and the output of the operational amplifier U2A is connected via a Zener diode ZD1 to a base connection of a transistor (Q2), whose emitter connection is connected via a resistor R31 with a negative supply voltage -Ubat, and whose collector connection is connected to the output of the current sink or forms it.
  • the voltage divider is formed by a resistor R30 between the positive supply voltage + Ubat and the inverting input (-), and a diode D10 between the ground potential GND1 and the inverting input (-) of the operational amplifier U2A.
  • a control input (B) of a transistor Q3 is connected via a resistor R 32 to the input of the current sink, the emitter terminal (E) of the transistor Q3 to the ground potential GND2 of the current sink and one of the collector terminal of transistor Q3 is connected to the output of the current sink via a resistor.
  • the resistance is a short-circuited junction
  • Field effect transistor FET in which a gate connection (G) and a source connection (S) are connected to one another and a drain connection (D) is connected to the output of the current sink.
  • FIG. 6 An alternative embodiment of a current detector is illustrated in FIG. 6.
  • the non-inverting input (+) of an operational amplifier U5 is designed as input 102a or 104a of the current sink.
  • the non-inverting input (+) is connected to the positive supply voltage + Ub_sec via a resistor R25.
  • the inverting input (-) of the operational amplifier U5 is with the center tap connected to a voltage divider, which is formed by a resistor R26 between the secondary ground potential GND2 and a diode DU, the anode of the diode DU being connected to the inverting input (-) of the operational amplifier U5 and the cathode being connected to the positive supply voltage + Ub_sec.
  • a resistor can also replace the diode.
  • the undervoltage detection stage 50 (see FIG. 1 a) is also integrated in the integrated circuit U4 and serves to separate the functional modules integrated in the integrated circuit U4 from the positive secondary operating voltage + Ub_sec if it falls below a level which does not allow proper operation more guaranteed.
  • the undervoltage detection stage has a comparator which has an adjustable hysteresis curve. The operational reliability of the overall arrangement (driver circuit with power output stage) can thus be determined within wide limits.
  • the overcurrent detection stage 60 is also integrated in the integrated circuit U4 and serves to block signals in the (second) memory stage in the integrated circuit U4.
  • the input connection of the overcurrent detection stage 60 is connected to the cathodes of two diodes D5, D6 via an RC network comprising the resistors C5, R4, R5, C6. Furthermore, the cathodes of the diodes D5, D6 are connected to the positive operating voltage via a resistor R6.
  • the anode of the diode D6 is the sensor connection for the drain-source voltage of the power output stage, while the anode of the diode D5 is the gate voltage or the output voltage of the emitter of the transistors T3, T4 detects.
  • the overcurrent detection stage 60 switches off the first power driver stage integrated in the integrated circuit U4.
  • the RC network C5, R4, R5, C6 causes a delay in the response of the overcurrent detection stage and is dimensioned such that the power output stage can switch through completely before the memory stage integrated in the integrated circuit U4 can be blocked and no further control signals are forwarded.
  • the RC network is dimensioned so that it causes a response delay of approx. 100 ns.
  • the undervoltage detection stage emits a signal to deactivate the control circuit when the operating voltages emitted by the power supply stage fall below a predetermined value.
  • the overcurrent detection stage which prevents activation of the power driver stage when the drain-source (for MOSFET output stage) or the collector voltage (for IGBT output stage) of the power output stage exceeds a predetermined value, ensures that the power output stage cannot be overloaded , so that failure of the power output stage is effectively prevented.
  • the power driver stage 20 is constructed in two stages.
  • a first stage is integrated in the integrated circuit U4 and serves to provide sufficient output power with sufficient edge steepness to control the subsequent second Deliver stage.
  • This second stage is formed from two driver transistors T10, T20, which are connected as a complementary emitter follower. The connecting line between the two emitter connections is the connection G for the gate connection of the power output stage.
  • the repetition pulse suppression stage 70 is also integrated in the integrated circuit U4. It is functionally assigned to the internal storage level and causes the storage level to be deactivated for the duration of an adjustable time after the overcurrent detection signal ISS has been triggered. This makes it possible to switch off the power transistors of the power output stage and to prevent them from being switched on again for a predetermined period of time. This causes thermal overload protection in the event of a short circuit. Due to the high reaction speed of the overcurrent detection stage in the event of a short circuit, conventional di / dt limiting chokes can be dispensed with.
  • the present invention can be used both for power output stages with power MOSFET and with power IGBT, only the power driver stage which drives the power output stage has to be adapted accordingly.
  • the main differences between MOSFET and IGBT are that, unlike MOSFETs, IGBTs cannot be connected in parallel. In addition, IGBTs have no temperature-dependent on resistance and require higher gate voltages with much higher input capacities.
  • the driver transistor stage preferably has a half bridge formed from a P-channel MOSFET and an N-channel MOSFET, and the power driver stage has at least one dead time element (of approximately 20 ns) for the drive signal.
  • This MOSFET half-bridge drives two complementary bipolar PNP or NPN power transistors connected in emitter follower circuit in B mode, which supply the drive signal for the IGBT power output stage.
  • Such a power driver stage operates with very little loss and ensures that, with capacitive loading, output currents of up to +/- 12 A and gate voltages of up to +/- 20 V can be provided as an input signal for the power output stage.
  • the construction volume and the manufacturing costs are low.
  • the running times from the input signal connection to the control connection of the power output stage are extremely short (in the range of 100 ns for MOSFET output stages and approx. 150 ns - 180 ns for IGBT output stages).
  • MOSFET output stages With the MOSFET output stages, several identical output stages can easily be controlled in parallel. This means that complete power switching modules (driver circuit with power output stage) can be connected in parallel using very small output chokes.
  • the power output stages are controlled with very low impedance even when the supply voltage is not present, so that the switch-on or switch-off sequence of the driver circuit and the power output stage can be as desired.
  • the voltage fluctuation tolerance (du / dt tolerance) is very high.
  • a driver circuit designed for IGBT output stages in accordance with the invention has the advantages that very large IGBT power output stages with input capacitances of more than 100 nF can be operated at clock frequencies of more than 50 kHz.
  • the voltage steepness at the control connection of the IGBT end stage is 100 V / ⁇ s with a load of 100nF / 10ohm.
  • FIG. 1 shows a block diagram of a drive circuit for a (not shown) MOSFET power output stage.

Landscapes

  • Electronic Switches (AREA)

Abstract

Ansteuerschaltung für eine MOSFET- oder IGBT-Leistungsendstufe, mit einer die Leistungsendstufe ansteuernden Leistungs-Treiberstufe; und einer die Leistungs-Treiberstufe ansteuernden Eingangsstufe zum Einkoppeln von Eingangssignalen, wobei die Eingangsstufe eine Stromsenke (T2, T3) mit einem Eingang und einem Ausgang sowie einen Stromdetektor (T4, T5) mit einem Eingang und einem Ausgang aufweist, wobei der Eingang der Stromsenke zum Einspeisen der Eingangssignale dient und der Ausgang der Stromsenke mit dem Eingang des Stromdetektors verbunden ist, und wobei das Massepotential der Stromsenke (GND1) nicht identisch ist mit dem Massepotential des Stromdetektors (GND2).

Description

AnsteuerSchaltung
Beschreibung
Hintergrund der Erfindung
Die vorliegende Erfindung betrifft eine Ansteuerschaltung für eine Leistungsendstufe . Derartige Ansteuerschaltungen sind in der betrieblichen Praxis vielfach bekannt und eingesetzt. Die DE 43 38 083 Cl beschreibt eine solche Ansteuerschaltung. Als Leistungsendstufen kommmen dabei entweder Leistungs-MOSFET mit hoher Ansteuertaktfrequenz oder Leistungs-IGBT zum Einsatz, die im Schaltbetrieb arbeiten, um hohe Leistungen schnell und verlustarm zu schalten. Zum Beispiel beschreibt die DE 42 30 510.1 eine derartige Leistungsendstufe in Form einer Halbbrückenanordnung. Grundsätzlich kann die vorliegende Erfindung für alle Arten von Leistungsendstufen verwendet werden, die einen FET-Eingang haben.
Stand der Technik In den folgenden Dokumenten sind - ohne Anspruch auf Vollständigkeit - solche Ansteuerschaltungen beschrieben:
Aus der DE 36 114 832 C2 ist eine galvanisch trennende Signalübertragungsschaltung bekannt, die aus digitalen Ein- gangssignalen über eine Eingangsspule und eine dazu im Abstand angeordnete beschaltete Ausgangsspule galvanisch getrennte Ausgangssignale erzeugt. Dazu sind die Spulen so beabstandet, daß praktisch rückwirkungsfreie Ausgangssignale an den Klemmen der Ausgangsspule bereitstehen. Diese Schaltung soll eine hinreichende Spannungsfestigkeit mit einem geringen Beschaltungsaufwand erzielen.
Aus der DE 29 12 693 AI ist ein Trennverstärker bekannt, der einen Transformator zur Potentialtrennung von Impulsen ver- wendet. Dieser Trennverstärker ist so gestaltet, daß er sehr genau arbeitet, indem Versorgungsströme und Signalströme getrennt werden. Aus der DE 21 03 091 AI ist ein Transistor-Zerhacker-Modu- lator bekannt, der einen Transformator aufweist, bei dem zum Zwecke der Minimierung von Störungen eine geerdete Ab- schirmung zwischen den nebeneinander auf den Transformatorkern gewickelten Primär- und Sekundärwicklung angebracht ist .
Aus der DE 25 25 741 B2 ist ein Taktimpulssystem mit einem sehr komplex aufgebauten Transformator bekannt, bei dem die Primär- und Sekundärwicklungen bifilar ineinander verwunden auf den Kern des Transformators gewickelt sind.
Aus Patent Abstracts of Japan, Sect . E, Vol. 2 (1978), Nr. 145 (E-75) zu JP 53-112048 A2 ist ein Signalisolationsschalt- kreis bekannt, der ein störungsfreies Analog-Ausgangssignal liefert, indem ein Transformator mit wenigstens zwei oder mehr Wicklungen und ein Abtast-Haltekreis mit einem gesättigten Kern vorgesehen ist.
Aus Patent Abstracts of Japan, Sect. E, Vol. 6 (1982), Nr.
205 (E-136) zu JP 57-113606 A ist ein Isolationsverstarkungs- schaltkreis bekannt, der zur Signalübertragung für eine Steuereinrichtung verwendet wird. Dabei wird die Abtastperiode und die Phase so eingestellt, daß der Erregungsstrom null
Ein Problem herkömmlicher Ansteuerschaltungen besteht darin, daß m der Regel zur Einspeisung der Steuersignale (mit Frequenzen im Bereich von bis zu etwa 1- 2 MHz) eine galvanische Trennung mitteils speziell gestalteter Transformatoren realisiert ist. Allerdings haben auch diese Transformatoren Uber- tragungsgrenzfrequenzen, die bei hohen Ansteuerungsgeschwm- digkeiten zu Signalverzerrungen führen.
Aus der JP 10-22803 A ist eine MOSFET-Leistungsendstufe mit einer die Leistungsendstufe ansteuernden Leistungs-Treiberstufe sowie einer die Leistungs-Treiberstufe ansteuernden Eingangsstufe zum Einkoppeln von Eingangssignalen bekannt. Diese Eingangsstufe umfaßt eine Stromsenke mit einem Eingang und einem Ausgang sowie einen Stromdetektor mit einem Eingang und einem Ausgang. Der Eingang der Stromsenke dient zum Ein- speisen der Eingangssignale und der Ausgang der Stromsenke ist mit dem Eingang des Stromdetektors verbunden. Das Massepotential der Stromsenke ist dabei unterschiedlich von dem Massepotential des Stromdetektors.
Der Erfindung zugrundeliegendes Problem
Die der Erfindung zugrunde liegende Aufgabe ist dementsprechend eine Ansteuerschaltung bereitzustellen, die kompakt baut, kurze Signal-Laufzeiten ermöglicht, eine große Signal- Taktfrequenzbandbreite hat und die eine erhöhte Betriebs- Sicherheit gewährleistet.
Erfindungsgemäße Lösung
Diese Aufgabe wird durch eine Ansteuerschaltung für eine
MOSFET- oder IGBT-Leistungsendstufe gelöst, mit einer die Leistungsendstufe ansteuernden Leistungs-Treiberstufe und einer die Leistungs-Treiberstufe ansteuernden Eingangsstufe zum Einkoppeln von Eingangssignalen, wobei die Eingangsstufe (mindestens) eine Stromsenke mit einem Eingang und einem Ausgang sowie (mindestens) einen Stromdetektor mit einem Eingang und einem Ausgang aufweist, wobei der Eingang der Stromsenke zum Einspeisen der Eingangs -Signale dient und der Ausgang der Stromsenke mit dem Eingang des Stromdetektors verbunden ist, wobei das Massepotential der Stromsenke mit dem Massepotential des Stromdetektors nicht übereinstimmt. Erfindungsgemäß weist die Eingangsstufe eine Invertierstufe mit einem Eingang und einem Ausgang auf, wobei der Invertierstufe über deren Eingang Eingangssignale eingekoppelt werden und invertierte Eingangssignale in einen Eingang einer weiteren Stromsenke eingespeist werden.
Die in den im Stand der Technik bekannten Anordnungen verwendeten Transformatoren im Signalpfad dienen einerseits der galvanischen Entkopplung und andererseits der Pegelumsetzung. Allerdings ist in vielen Fällen eine galvanische Entkopplung nicht zwingend erforderlich. Darüberhinaus sind Transformatoren relativ großbauend und teuer in der Herstellung. Die Er- findung stellt dabei eine Alternative zur Verfügung, bei der eine Pegelumsetzung und insbesondere ein Wechsel des Bezugs - massepotentials auf anderem Wege als mittels eines Transformators realisiert sind.
In einer Ausführungsform der Erfindung ist jeder Stromsenke ein eigener Stromdetektor nachgeschaltet .
Die Eingangsstufe weist eine Differenzierstufe auf, in der Ausgangssignale der Stromdetektoren nach der Zeit abgeleitet werden, wobei vorzugsweise der Ausgang des oder jedes Stromdetektors mit einem Eingang der oder einer Differenzstufe verbunden ist .
Des Weiteren ist jeweils ein Speicherelement zur Speicherung der Ansteuersignale vorgesehen.
Das Speicherelement weist vorzugsweise ein aus zwei Invertern gebildetes Flip-Flop auf.
Bei einer Ausführungsform der Erfindung ist der Ausgang der oder jeder Stromsenke mit dem Eingang des jeweiligen Stromdetektors galvanisch verbunden.
Bei der oder jeder Stromsenke ist ein Steuereingang eines Transistors mit dem Eingang der Stromsenke verbunden, ein weiterer Anschluß des Transistors ist über einen Widerstand mit dem Massepotential der Stromsenke und ein dritter Anschluß des Transistors ist mit dem Ausgang der Stromsenke verbunden .
In dem oder jedem Stromdetektor ist ein Steuereingang eines Transistors mit dem Eingang des Stromdetektors und über einen Widerstand mit einem Versorgungsspannungsanschluß des Stromdetektors verbunden, ein weiterer Anschluß des Transistors ist mit dem Ausgang des Stromdetektors und über einen Widerstand mit dem Massepotential des Stromdetektors verbunden, und ein dritter Anschluß des Transistors ist mit dem Versorgungsspannungsanschluß des Stromdetektors verbunden.
Die oder jede Differenzierstufe weist eine Kapazität auf, wobei vorzugsweise ein Kondensator zwischen dem Eingang und dem Ausgang der Differenzierstufe angeordnet ist. Alternativ dazu kann die Differenzierstufe auch durch einen Operationsverstärker gebildet sein, dessen invertierender Eingang mit einer seriellen Kapazität verschaltet ist, dessen nicht- invertierender Eingang mit Masse verbunden ist, und dessen Ausgang auf den invertierenden Eingang zurückgekoppelt ist.
Bei der oder jeder Stromsenke ist ein Steuereingang eines Transistors über einen Widerstand mit dem Eingang der Stromsenke verbunden, ein weiterer Anschluß des Transistors ist mit dem Massepotential der Stromsenke und ein dritter Anschluß des Transistors über einen Widerstand mit dem Ausgang der Stromsenke verbunden. Allerdings ist hierbei eine bipolare Stromversorgung (+/-/Masse) erforderlich, bei der dann das Ausgangssignal auf Masse bezogen ist .
In einer anderen Ausführungsform der Erfindung ist der Widerstand zwischen dem dritten Anschluß des Transistors und dem Ausgang der Stromsenke ein kurzgeschlossener Junction- Feldeffekt-Transistor , bei dem ein Gate-Anschluß und ein Source-Anschluß miteinander verbunden sind und ein Drain- Anschluß mit dem Ausgang der Stromsenke verbunden ist.
In einer weiteren Ausführungsform der Erfindung kann die oder jede Stromsenke einen Operationsverstärker aufweisen, dessen invertierender Eingang mit einem Mittelabgriff eines Spannungsteilers verbunden ist, der zwischen einer positiven Versorgungsspannung und dem Massepotential der Stromsenke ange- ordnet ist, dessen nicht -invertierender Eingang mit dem Eingang der Stromsenke verbunden ist, und dessen Ausgang mit einem Basis-Anschluß einem Transistor verbunden ist, dessen Emitter-Anschluß über einen Widerstand mit einer negativen VersorgungsSpannung, und dessen Kollektor-Anschluß mit dem Ausgang der Stromsenke verbunden ist. Dies hat den Vorteil, daß die Spannungsdifferenz zwischen der positiven Primärspannung und der positiven Sekundärspannung praktisch Null Volt betragen kann ohne daß die Funktionsweise der Schaltung be- einträchtigt ist .
Dabei kann der Spannungsteiler durch einen Widerstand zwischen der positiven Versorgungsspannung und dem invertierenden Eingang und einer Diode zwischen dem Massepotential und dem invertierenden Eingang des Operationsverstärkers gebildet sein, und/oder zwischen dem Ausgang des Operationsverstärkers und dem Basis-Anschluß des Transistors ist eine Zener- Diode angeordnet .
In einer weiteren Ausführungsform der Erfindung kann der oder jeder Stromdetektor einen Operationsverstärker aufweisen, dessen invertierender Eingang mit einem Mittelabgriff eines Spannungsteilers verbunden ist, der zwischen einer positiven VersorgungsSpannung und dem Massepotential des Stromdetektors angeordnet ist, dessen nicht -invertierender Eingang mit dem Eingang des Stromdetektors sowie über einen Widerstand mit der positiven Versorgungsspannung des Stromdetektors verbunden ist, und dessen Ausgang mit dem Ausgang des Stromdetektors verbunden ist.
Weitere Eigenschaften und Vorteile der Erfindung werden durch die Beschreibung eines Ausführungsbeispiels anhand der beigefügten Zeichnungen deutlich.
Fig. 1 zeigt eine schematische Darstellung eines Blockschaltbildes der erfindungsgemäße Ansteuerschaltung. Fig. la zeigt eine schematische Darstellung eines Schaltplans der erfindungsgemäße Ansteuerschaltung ohne Stromversorgung.
Fig. lb zeigt eine erfindungsgemäße Stromversorgung für die erfindungsgemäße Ansteuerschaltung nach Fig. la.
Fig. 2 zeigt schematische Darstellung eines Blockschaltbildes der erfindungsgemäßen Eingangsstufe.
Fig. 3 zeigt eine schematische Darstellung eines Schaltplans der erfindungsgemäßen Eingangsstufe.
Fig. 4 zeigt eine schematische Darstellung eines Schaltplans der erfindungsgemäßen Stromsenke in einer weiteren Ausfüh- rungsform.
Fig. 5 zeigt eine schematische Darstellung eines Schaltplans der erfindungsgemäßen Stromsenke in einer weiteren Ausfüh- rungsform.
Fig. 6 zeigt eine schematische Darstellung eines Schaltplans des erfindungsgemäßen Stromdetektors in einer weiteren Ausführungsform .
Die Ansteuerschaltung 10 (siehe Fig. 1) weist folgende Baugruppen auf: Eine Leistungstreiberstufe 20, eine Stromversorgung 30, eine die Leistungstreiberstufe 20 ansteuernde Ansteuerschaltung 40, eine Unterspannungserkennungsstufe 50, eine Überstromerkennungsstufe 60, und eine Wiederhol - Impuls- Unterdrückungsstufe 70.
Die Ansteuerschaltung 40 weist eine Eingangsstufe 90 und eine Speicherstufe 80 auf.
Der Ansteuerschaltung 10 werden über Eingangsanschlüsse 12 digitale Steuersignale zugeführt, deren Frequenz als Untergrenze praktisch im Gleichspannungssignalbereich liegt, und deren Obergrenze im Bereich von mehreren MHz liegt. Die Tastverhältnisse des Eingangssignals können zwischen 0% und 100% liegen .
Die Stromversorgung 30 wird von einer einfachen +12V Gleichspannungsquelle gespeist, wobei die Stromversorgung 30 für den Betrieb der Ansteuerschaltung 10 erforderliche positive und negative Spannungen aus der 12V Gleichspannung erzeugt .
Die Leistungstreiberstufe 20 weist einen Gate-Anschluß G und einen Sourceanschluß S für die Leistungsendstufe auf. Außerdem weist die Uberstromerkennungsstufe 60 einen Drainanschluß D auf, der ebenfalls mit der Leistungsendstufe zu verbinden ist.
Die Leistungstreiberstufe 20 wird von der Speicherstufe 80 der Ansteuerstufe 40 angesteuert. Dabei erfolgt die Weiterleitung der Ansteuersignale aus der Speicherstufe 80 heraus nur dann, wenn 1. die Uberstromerkennungsstufe 60 kein Sperr- signal ISS an die Speicherstufe 80 abgibt, da die Leistungsendstufe nicht zuviel Drainstrom aufnimmt, 2. die Unterspan- nungserkennungsstufe 50 kein Sperrsignal USS an die Speicherstufe 80 abgibt, da wenigstens eine der Betriebsspannungen der Stromversorgungen nicht unter einen vorbestimmten Pegel gefallen ist, und 3. ein von der Uberstromerkennungsstufe 80 erkannter Überstromfall schon so lange her ist, daß eine in der Wiederhol -Impulsunterdrückungsstufe 70 vorbestimmte Zeit abgelaufen ist.
Die Speicherstufe 80 wird von der Eingangsstufe 90 mit Eingangssignalen gespeist. Dabei haben die Eingangssignale und die Ausgangssignale der Eingangsstufe 90 unterschiedliche Bezugspotentiale .
Entsprechendes gilt für die von der Stomversorgung 30 erzeugten Betriebsspannungen. Die Stomversorgung 30 erzeugt zum Betrieb der einzelnen Baugruppen sowohl positive als auch ei- ne negative Betriebsspannungen.
In den Fig. la und lb ist die Ansteuerschaltung 10 von Fig. 1 in ihren Schaltungsdetails dargestellt, wobei einzelne Funk- tionen in mehreren anwendungsspezifischen integrierten Schaltkreisen (ASICs) implementiert sind.
Die Stromversorgungsstufe 30 (siehe Fig. lb) ist durch einen Oszillator in dem Schaltkreis U2 gebildet, dessen Taktfre- quenz durch einen (integrierten) Widerstand und einen Kondensator C17 auf eine Frequenz im Bereich von 0,5 MHz bis 5 MHz, vorzugsweise etwa 1 MHz festgelegt ist . Abhängig von dem verwendeten Transformatorkern eines Transformators TR1 kann die Frequenz durch einen Schalter S zwischen einer niedrigeren und einer höheren Frequenz (zum Beispiel etwa 500 KHz und etwa 1 MHz) gewählt werden. Der Oszillator liefert einen Rechteck-Impulszug, der zur Ansteuerung einer integrierten Leistungsendstufe dient .
Der Ausgangsanschluß des Schaltkreises U2 ist mit einem ersten Primäranschluß des Transformators TR verbunden. Der zweite Primäranschluß des Transformators TR ist mit einer Serienschaltung aus zwei Elektrolytkondensatoren C3 , C4 verschaltet, wobei an dem Verbindungspunkt der beiden Elektro- lytkondensatoren der zweite Primäranschluß des Transformators TR liegt. Die jeweiligen beiden anderen Anschlüsse der Elektrolytkondensatoren C3 , C4 liegen auf Betriebsspannungs- bzw. Primärmassepotential GNDl. Der Transformator TR ist ein Ferrit-Ringkerntransformator .
Sekundärseitig hat der Transformator TR eine Wicklung, die mit vier Dioden Dl, D2 , D3 , D4 in Brückengleichrichterschal- tung verbunden sind. Zur Erzeugung eines schwebenden Sekundärmassepotentials dient ein Operationsverstärker Ul , dessen nicht-invertierender Eingang (+) am Mittenanschluß eines aus zwei Widerständen R8 , R9 gebildeten Spannungsteilers gebildet ist. Die jeweils anderen Anschlüsse der beiden Widerstände R8 , R9 sind mit den Ausgangsanschlüssen der Brückengleich- richterschaltung (negative Sekundärbetriebsspannung -UB_sec, und positive Sekundärbetriebsspannung +UB_sec) verbunden. Der Ausgang des Operationsverstärkers Ul ist auf dessen invertie- renden Eingang (-) rückgekoppelt, so daß dieser als Span- nungsfolger mit einer Verstärkung von 1 arbeitet. Der Ausgang des Operationsverstärkers Ul ist mit zwei Elektrolytkondensatoren C8 , CIO und zwei Keramik-Kondensatoren C9, Cll jeweils zwischen dem Ausgang des Operationsverstärkers Ul und der negativen Sekundärbetriebsspannung -Ub_sec und der positiven Sekundärbetriebsspannung +Ub_sec zur' Spannungsglättung verschaltet .
So stellt die Stromversorgungsstufe 30 jeweils eine positive und eine negative konstantgehaltene Betriebsspannung (negative Sekundärbetriebsspannung -Ub_sec, und positive Sekundärbetriebsspannung +Ub_sec) mit virtuellem Nullpunkt (Sekundärmasse GND2 ) bereit.
Diese Art der Stromversorgung stellt einen möglichst störungsfreien Betrieb (bei höheren Temperaturen) der Leistungsendstufe sicher, da die Ansteuersignale zwischen einem positiven und einem negativen Pegel hin und her gehen können. Dennoch kann die erfindungsgemäße Treiberschaltung z.B. an einer einfachen 12V-Stromquelle betrieben werden, da alle erforderlichen Betriebsspannungspegel durch die spezielle Stromversorgungsstufe daraus erzeugt werden. Dies ist insbesondere für mobile Einsatzzwecke (strombetriebene KFZ oder dergl . ) vorteilhaft.
Die in Fig. 2 als Blockschaltbild und in Fig. 3 im Detail dargestellte Eingangsstufe 90 weist einen integrierten Schaltkreis U3 auf, in dem die nachstehend beschriebenen Funktionen integriert sind.
Die Eingangsstufe 90 hat einen Signaleingang 92, der zum Eingang 94a eines Inverters 94 führt. Der Ausgang 94b des Inver- ters 94 ist mit dem Eingang 96a einer Stromsenke 96 verbunden. Parallel dazu wird das nicht invertierte Eingangssignal zum Eingang 98a einer zweiten Stromsenke 98 gefuhrt. Die beiden Ausgange 96b und 98b der beiden Stromsenken 96, 98 sind jeweils mit einem Eingang 102a, 104a zweier Stromdetektoren
102, 104 verbunden. Dabei hat jede der Stromsenken 96, 98 ein anderes Massepotential als die beiden Stromdetektoren 102, 104
Die beiden Stromdetektoren 102, 104 haben jeweils einen Ausgang 102 b, 104b, der jeweils mit einem Eingang 106a, 108b zweier Differenzierstufen 106, 108 verbunden ist. Die Ausgange 106b, 108b der beiden Differenzierstufen 106, 108 sind jeweils einem Setzeingang S bzw einem Rucksetzeingang R eines Speichers 110 verbunden.
In Fig. 3 ist eine Detailrealisierung der Eingangsstufe veranschaulicht, wobei diese Eingangsstufe entweder, wie m Fig. la gezeigt, als Integrierter Schaltkreis U3 , oder als konven- tionelle Schaltung realisiert sein kann.
Der Signaleingang 92 fuhrt über einen Widerstand RIO zur Basis eines npn-Transistors Tl , dessen Emitter mit der Primarmasse GNDl, und dessen Kollektor über einen Widerstand Rll mit der positiven Pπmarspannung +Ubat verbunden ist. Dieser Transistor Tl mit dem Widerstand RIO entspricht dem Inverter 94 aus Fig. 2. Der Ausgang 94b des Inverters 94 ist hier der Kollektoranschluß des Transistor Tl
Das invertierte Signal wird über einen Widerstand R12 von dem Kollektor des Transistors Tl der Basis eines npn-Transistors T2 zugeführt, dessen Kollektor über einen Widerstand R13 mit der positiven Sekundarbetπebsspannung +Ubat und dessen Emitter über einen Widerstand R14 mit der Primarmasse GNDl ver- bunden ist Somit arbeitet der Transistor T2 als gesteuerte Stromsenke 96 Solange an der Basis des Transistors T2 keine Spannung anliegt, fließt auch m den Kollektor des Transi- stors T2 kein Strom. Sobald eine Spannung an der Basis des Transistors T2 anliegt, kann in den Kollektor ein Strom fließen, der nahezu unabhängig von der am Kollektor anliegenden Spannung ist. Dies gilt, solange das Potential der positiven Sekundärbetriebsspannung +Ub_sec etwas (um einige Volt) höher ist als die Eingangsspannung an der Basis des Transistors T2.
Parallel dazu wird der Signaleingang 92 (nicht-invertiert) einer gesteuerten Stromsenke 98 zugeführt. Dazu ist der Signaleingang 92 mit der Basis eines npn-Transistors T3 verbunden, dessen Kollektor über einen Widerstand R15 mit der positiven Sekundärbetriebsspannung +Ubat und dessen Emitter über einen Widerstand R16 mit der Primärmasse GNDl verbunden ist. Die Funktionsweise der beiden Stromsenken ist insoweit iden- tisch.
Der Kollektor des Transistors T2 entspricht dem Ausgang 96b der Stromsenke aus Fig. 2 und ist mit der Basis eines pnp- Transistors T4 verbunden, dessen Kollektor über einen Wider- stand R17 mit der Sekundärmasse GND2 und dessen Emitter mit der positiven Sekundärbetriebsspannung +Ub_sec verbunden ist. In gleicher Weise ist der Kollektor des Transistors T3 , der dem Ausgang 98b der Stromsenke 96 aus Fig. 2 entspricht, mit der Basis eines pnp-Transistors T5 verbunden, dessen Kollek- tor über einen Widerstand R18 mit der Sekundärmasse GND2 und dessen Emitter mit der positiven Sekundärbetriebsspannung +Ub_sec verbunden ist . Damit arbeiten die beiden Transistoren T4 , T5 als Stromdetektoren wie folgt: Der jeweils durch die Kollektoren der Transistoren T2 bzw. T3 fließende Strom fließt auch durch die Widerstände R13 bzw. R15 und erzeugt so jeweils zwischen Basis und Emitter der Transistoren T4 bzw. T5 einen Spannungsabfall, der diese Transistoren T4 bzw. T5 durchschaltet. Dies hat zur Folge, daß jeweils die Spannung an den Widerständen R17 bzw. R18 steigt. Die Kollektoren der Transistoren T4 bzw. T5 entsprechen den Ausgängen 102b bzw. 104b der Stromdetektoren 102 bzw. 104 aus Fig. 2. Mit den Kollektoren der Transistoren T4 bzw. T5 ist jeweils ein Anschluß eines Kondensators C20 bzw. C21 verbunden, von denen jeder als Differenzierstufe (siehe Bezugszeichen 106, 108 m Fig. 2) arbeitet. Die jeweils anderen Anschlüsse der Kondensatoren C20 bzw. C21 entsprechen den Ausgängen 106b, 108b aus Fig. 2.
Der Anschluß des Kondensators C21 führt m einen Eingang R des aus zwei Invertern II und 12 gebildeten RS-Flip-Flops 110, während der Anschluß des Kondensators C20 m einen Eingang S des RS-Flip-Flops 110 führt. Dazu ist der Anschluß des Kondensators C21 mit dem Eingang des Inverters II verbunden, dessen Ausgang über einen Widerstand R19 mit dem Eingang des Inverters 12 verbunden. Dieser Eingang des Inverters 12 ist auch der Eingang R des RS-Flip-Flops 110. Der Ausgang des Inverters 12 bildet den Ausgang Q des Flip-Flops 110 und ist über einen Widerstand R20 auf den Eingang des Inverters II zurückgekoppelt. Die Inverter II, 12 werden an der positiven Sekundärbetriebsspannung +Ub_sec und der Sekundärmasse GND2 betrieben. Das Flip-Flop 110 dient so zur Zwischenspeicherung der eingehenden Eingangssignale auf anderem Bezugspotential.
Das Ausgangssignal Q des Flip-Flop 110 wird einer m dem Integrierten Schaltkreis U4 integrierten zweiten Speicherstufe zugeführt (siehe Fig. la) , zu deren Außenbeschaltung das RC Netzwerk Rl , R2 , R3 , Cl gehört. Diese zweite Speicherstufe ist nicht zwingend erforderlich, kann jedoch dazu dienen, die Ansteuersignale zu sperren, wenn ein Uberstrom- oder Unterstromfall auftritt.
In den Fig. 4 und 5 sind Varianten von Stromsenken veranschaulicht, die anstelle der m Fig. 3 gezeigten Stromsenken einsetzbar sind.
Dabei ist die Stromsenke m Fig. 4 als aktive Stromsenke ausgestaltet mit einem Operationsverstärker U2A, dessen invertierender Eingang (-) mit einem Mittelabgriff eines Span- nungsteilers verbunden ist, der zwischen einer positiven Versorgungsspannung +Ubat und dem primären Massepotential GNDl der Stromsenke angeordnet ist. Der nicht-invertierende Eingang (+) des Operationsverstärkers U2A ist mit dem Eingang der Stromsenke verbunden und der Ausgang des Operationsverstärkers U2A ist über eine Z-Diode ZD1 mit einem Basis- Anschluß eines Transistors (Q2) verbunden, dessen Emitter- Anschluß über einen Widerstand R31 mit einer negativen Versorgungsspannung -Ubat, und dessen Kollektor-Anschluß mit dem Ausgang der Stromsenke verbunden ist bzw. diesen bildet.
Dabei ist der Spannungsteiler durch einen Widerstand R30 zwischen der positiven Versorgungsspannung +Ubat und dem invertierenden Eingang (-) , und einer Diode D10 zwischen dem Mas- sepotential GNDl und dem invertierenden Eingang (-) des Operationsverstärkers U2A gebildet.
In Fig. 5 ist eine alternative Ausführungsform einer Stromsenke veranschaulicht, bei der ein Steuereingang (B) eines Transistors Q3 über einen Widerstand R 32 mit dem Eingang der Stromsenke verbunden ist, der Emitteranschluß (E) des Transistors Q3 mit dem Massepotential GND2 der Stromsenke und ein der Kollektoranschluß des Transistors Q3 über einen Widerstand mit dem Ausgang der Stromsenke verbunden ist. Der Wi- derstand ist hierbei ein kurzgeschlossener Junction-
Feldeffekt-Transistor FET, bei dem ein Gate-Anschluß (G) und ein Source-Anschluß (S) miteinander verbunden sind und ein Drain-Anschluß (D) mit dem Ausgang der Stromsenke verbunden ist .
In Fig. 6 ist eine alternative Ausführungsform eines Stromdetektors veranschaulicht. Der nicht -invertierenden Eingang (+) eines Operationsverstärker U5 ist als Eingang 102a bzw. 104a der Stromsenke gestaltet. Dazu ist der nicht-invertierende Eingang (+) über einen Widerstand R25 mit der positiven Versorgungsspannung +Ub_sec verbunden. Der invertierende Eingang (-) des Operationsverstärkers U5 ist mit dem Mittelabgriff eines Spannungsteilers verbunden, der durch einen Widerstand R26 zwischen dem sekundären Massepotential GND2 und eine Diode DU gebildet ist, wobei die Anode der Diode DU mit dem invertierenden Eingang (-) des Operationsverstärkers U5 und die Kathode mit der positiven Versorgungsspannung +Ub_sec verbunden ist. Anstelle der Diode kann auch ein Widerstand treten. Entscheidend ist, daß der Spannungsabfall über der Diode bzw. diesem Widerstand über der Spannung liegt, die bei durchgesteuerter Stromsenke am Eingang des Spannungsdetektors zu erwarten ist. Diese Spannung ist abhängig von dem Strom, den die Stromsenke aufnimmt sowie von dem Wert des Widerstands R25 am Eingang des Stromdetektors.
Die Unterspannungserkennungsstufe 50 (siehe Fig. la) ist auch in dem Integrierten Schaltkreis U4 integriert und dient dazu, die in dem Integrierten Schaltkreis U4 integrierten Funktionsbaugruppen von der positiven Sekundärbetriebsspannung +Ub_sec zu trennen, falls diese unter einen Pegel fällt, der einen ordnungsgemäßen Betrieb nicht mehr gewährleistet. Dazu weist die Unterspannungserkennungsstufe einen Komparator auf, der eine einstellbare Hysteresekurve hat. Damit kann in weiten Grenzen die Betriebssicherheit der Gesamtanordnung (Treiberschaltung mit Leistungsendstufe) festgelegt werden.
Die Uberstromerkennungsstufe 60 ist ebenfalls in dem Integrierten Schaltkreis U4 integriert und dient dazu, Signale in der (zweiten) Speicherstufe in dem Integrierten Schaltkreis U4 zu sperren.
Der Eingangsanschluß der Uberstromerkennungsstufe 60 ist über ein RC-Netzwerk aus den Widerständen C5 , R4 , R5 , C6 mit den Kathoden zweier Dioden D5, D6 verbunden. Weiterhin sind die Kathoden der Dioden D5 , D6 über einen Widerstand R6 mit der positiven Betriebsspannung verbunden. Die Anode der Diode D6 ist der Sensoranschluß für die Drain-Sourcespannung der Leistungsendstufe, während die Anode der Diode D5 die Gatespannung bzw. die AusgangsSpannung der Emitter der Transistoren T3 , T4 erf aßt .
Sobald die Drain-Source-Spannung der Leistungsendstufe einen vorbestimmten Wert überschreitet, schaltet die Überstromer- kennungsstufe 60 das die in dem Integrierten Schaltkreis U4 integrierte erste Leistungstreiberstufe ab. Das RC-Netzwerk C5 , R4 , R5 , C6 dabei bewirkt eine Ansprechverzögerung der Uberstromerkennungsstufe und ist so bemessen, daß die Leistungsendstufe vollständig durchschalten kann bevor die in dem Integrierten Schaltkreis U4 integrierte Speicherstufe gesperrt werden kann und keine weiteren Ansteuersignale mehr weiterleitet. Dazu ist das RC-Netzwerk so bemessen, daß es eine Ansprechverzögerung von ca. 100 ns hervorruft.
Da die Unterspannungserkennungsstufe eine Ansteuerung der
Leistungstreiberstufe verhindert, wenn eine von der Stromversorgungsstufe abgegebene Betriebsspannung einen vorbestimmten Wert unterschreitet, kann sichergestellt werden, daß die Ansteuersignale für die Leistungsendstufe stets so dimensio- niert sind, daß diese nicht in den linearen Arbeitsbereich gerät . Dazu gibt die Unterspannungserkennungsstufe ein Signal zum Unwirksamschalten der Ansteuerschaltung ab, wenn der eine von der Stromversorgungsstufe abgegebenen Betriebsspannungen einen vorbestimmten Wert unterschreitet.
Durch die Uberstromerkennungsstufe, die eine Ansteuerung der Leistungstreiberstufe verhindert, wenn die Drain-Source- (bei MOSFET-Endstufe) bzw. die KollektorSpannung (bei IGBT- Endstufe) der Leistungsendstufe einen vorbestimmten Wert überschreitet, wird sichergestellt, daß die Leistungsendstufe nicht überlastet werden kann, so daß ein Ausfallen der Leistungsendstufe wirksam verhindert ist .
Die Leistungstreiberstufe 20 ist zweistufig aufgebaut. Eine erste Stufe ist in dem Integrierten Schaltkreis U4 integriert und dient dazu, genügend Ausgangsleistung bei hinreichender Flankensteilheit zur Ansteuerung der nachfolgenden zweiten Stufe liefern. Diese zweite Stufe ist aus zwei Treibertransistoren T10, T20 gebildet, die als komplementärer Emitter- folger verschaltet sind. Die Verbindungsleitung zwischen den beiden Emitteranschlüssen ist der Anschluß G für den Gate- Anschluß der Leistungsendstufe.
Die Wiederhol -Impulsunterdrückungsstufe 70 ist ebenfalls in dem Integrierten Schaltkreis U4 integriert. Dabei ist sie funktional der internen Speicherstufe zugeordnet und bewirkt ein Unwirksamschalten der Speicherstufe für die Dauer einer einstellbaren Zeit nach Auslösen des Überstromerkennungssi- gnals ISS. Dadurch ist es möglich, die Leistungstransistoren der Leistungsendstufe abzuschalten und für einen vorbestimmbaren Zeitraum am Wiedereinschalten zu hindern. Dies bewirkt eine thermische Überlastsicherung im Kurzschlußfall. Wegen der hohen Reaktionsgeschwindigkeit der Überstromerkennungs- stufe im Kurzschlußfall kann auf herkömmlich di/dt- Begrenzungsdrosseln verzichtet werden.
Die vorliegende Erfindung kann sowohl für Leistungsendstufen mit Leistungs -MOSFET als auch mit Leistungs-IGBT eingesetzt werden, lediglich die die Leistungsendstufe ansteuernde Lei- stungstreiberstufe muß entsprechend angepaßt werden. Die Unterschiede zwischen MOSFET und IGBT bestehen hauptsächlich darin, daß IGBT 's im Gegensatz zu MOSFET' s nicht parallel - schaltbar sind. Außerdem haben IGBT 's keinen temperaturabhängigen Durchlaßwiderstand und benötigen höhere Gate- Spannungen bei gleichzeitig sehr viel höheren Eingangskapazitäten .
Bevorzugt weist dabei die Treibertransistorstufe eine aus einem P-Kanal -MOSFET und einem N-Kanal -MOSFET gebildete Halbbrücke auf, und die Leistungstreiberstufe weist wenigstens ein Totzeitglied (von etwa 20 ns) für das Ansteuersignal auf Dadurch kann ein Brückenquerschluß der MOSFET-Halbbrücke vermieden werden. Diese MOSFET-Halbbrücke steuert zwei komplementäre bipolare in Emitterfolgerschaltung im B-Betrieb geschaltete PNP- bzw. NPN-Leistungstransistoren an, die das Ansteuersignal für die IGBT-Leistungsendstufe liefern.
Eine derartige Leistungstreiberstufe arbeitet sehr verlustarm und stellt sicher, daß bei kapazitiver Belastung Ausgangsströme von bis zu +/- 12 A und Gate-Spannungen bis zu +/- 20 V als Eingangssignal für die Leistungsendstufe be- reitgestellt werden können.
Durch die erfindungsgemäße Treiberschaltung werden insgesamt die folgenden Vorteile und Eigenschaften erzielt. Das Bauvolumen und die Herstellungskosten sind gering. Die Laufzeiten vom Eingangssignalanschluß zum Ansteueranschluß der Leistungsendstufe sind extrem kurz (im Bereich von 100 ns für MOSFET-Endstufen und ca. 150 ns - 180 ns für IGBT-Endstufen) . Bei den MOSFET-Endstufen können ohne weiteres mehrere gleichartige Endstufen parallel angesteuert werden. Das bedeutet, daß komplette Leistungsschaltbaugruppen (Treiberschaltung mit Leistungsendstufe) durch sehr kleine Ausgangsdrosseln parallel geschaltet werden können. Die Leistungs-Endstufen werden auch bei nicht anliegender Versorgungsspannung sehr nie- derohmig angesteuert, so daß die Einschalt- bzw. Ausschalt- reihenfolge der Treiberschaltung und der Leistungsendstufe beliebig sein kann. Die Spannungsschwankungsverträglichkeit (du/dt-Verträglichkeit) ist sehr hoch.
Bei einer für IGBT-Endstufen ausgelegten Treiberschaltung ge- maß der Erfindung ergeben sich die Vorteile, daß sehr große IGBT-Leistungsendstufen mit Eingangskapazitäten von mehr als 100 nF bei Taktfrequenzen von mehr als 50 kHz betrieben werden können. Dabei beträgt die Spannungssteilheit am Ansteueranschluß der IGBT-Endstu e 100 V/μs bei einer Last von lOOnF/lOhm.
Da IGBT sehr viel langsamer schalten als MOSFET, haben die zusätzlichen Laufzeiten und die Totzeiten keinen negativen
Einfluß.
Fig. 1 stellt ein Blockschaltbild einer Ansteuerschaltung für eine (nicht gezeigte) MOSFET-Leistungsendstufe dar.

Claims

Patentansprüche
1. Ansteuerschaltung (10) für eine MOSFET- oder IGBT-Lei- stungsendstufe, mit
- einer die Leistungsendstufe ansteuernden Leistungs- Treiberstufe (20) ; und
- einer die Leistungs-Treiberstufe ansteuernden Eingangsstufe (40) zum Einkoppeln von Eingangssignalen, welche eine Strom- senke (96, 98) mit einem Eingang (98a) und einem Ausgang
(98b) sowie einen Stromdetektor (102, 104). mit einem Eingang (102a, 104a) und einem Ausgang (102b, 104b) aufweist, wobei der Eingang (102a, 104a) der Stromsenke (98) zum Einspeisen der Eingangssignale dient und der Ausgang (98b) der Stromsen- ke (98) mit dem Eingang des Stromdetektors (102, 104) verbunden ist, wobei das Massepotential (GNDl) der Stromsenke (98) von dem Massepotential (GND2) des Stromdetektors (102, 104) unterschiedlich ist, dadurch gekennzeichnet, daß - die Eingangsstufe (40) eine Invertierstufe (94) mit einem
Eingang (94a) und einem Ausgang (94b) aufweist, wobei der Invertierstufe (94) über deren Eingang (94a) Eingangssignale eingekoppelt werden, und
- invertierte Eingangssignale in einen Eingang (96a) einer weiteren Stromsenke (96) der Eingangsstufe (40) eingespeist werden .
2. Ansteuerschaltung (10) für eine MOSFET- oder IGBT-Leistungsendstufe nach Anspruch 1, dadurch gekennzeichnet, daß jeder Strcmsenke ein eigener Stromdetektor nachgeschaltet ist.
3. Ansteuerschaltung (10) für eine MOSFET- oder IGBT-Leistungsendstufe nach einem der vorhergehenden Ansprüche, da- durch gekennzeichnet, daß
- die Eingangsstufe eine Differenzierstufe aufweist, in der Ausgangssignale der Stromdetektoren nach der Zeit abgeleitet werden, wobei vorzugsweise der Ausgang des oder jedes Stromdetektors mit einem Eingang der oder einer Differenzierstufe verbunden ist.
4. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
- ein Speicherelement zur Speicherung der Ansteuersignale .
5. Ansteuerschaltung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß das Speicherelement ein aus zwei Invertern (II, 12) gebildetes Flip-Flop aufweist.
6. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß
- der Ausgang der oder jeder Stromsenke mit dem Eingang des jeweiligen Stromdetektors galvanisch verbunden ist.
7. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
- bei der oder jeder Stromsenke ein Steuereingang (B) eines Transistors mit dem Eingang der Stromsenke verbunden ist, ein weiterer Anschluß (E) des Transistors über einen Widerstand mit dem Massepotential der Stromsenke und ein dritter Anschluß (K) des Transistors mit dem Ausgang der Stromsenke verbunden ist.
8. Ansteuerschaltung (10) für einee MOSFET- oder IGBT- Leistungsendstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
- in dem oder jedem Stromdetektor ein Steuereingang (B) eines Transistors mit dem Eingang des Stromdetektors und über einen Widerstand mit einem Versorgungsspannungsanschluß des Stromdetektors verbunden ist, ein weiterer Anschluß (K) des Transistors mit dem Ausgang des Stromdetektors und über einen Wi- derstand mit dem Massepotential des Stromdetektors verbunden ist, und ein dritter Anschluß (E) des Transistors mit dem Versorgungsspannungsanschluß des Stromdetektors verbunden ist.
9. Ansteuerschaltung (10) für eines MOSFET- oder IGBT- Leistungsendstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
- die oder jede Differenzierstuf eine Kapazität aufweist, wobei vorzugsweise ein Kondensator zwischen den Eingang und dem Ausgang der Differenzierstufe angeordnet ist.
10. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
- bei der oder jeder Stromsenke ein Steuereingang (B) eines Transistors über einen Widerstand mit dem Eingang der Stromsenke verbunden ist, ein weiterer Anschluß (E) des Transistors mit dem Massepotential der Stromsenke und ein dritter Anschluß (K) des Transistors über einen Widerstand (T) mit dem Ausgang der Stromsenke verbunden ist.
11. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
- der Widerstand zwischen dem dritten Anschluß (K) des Transistors und dem Ausgang der Stromsenke ein kurzgeschlossener Junction-Feldeffekt-Transistor ist, bei dem ein Gate-Anschluß
(G) und ein Source-Anschluß (S) miteinander verbunden sind und ein Drain-Anschluß mit dem Ausgang der Stromsenke verbunden ist.
12. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
- die oder jede Stromsenke einen Operationsverstärker aufweist, dessen invertierender Eingang (-) mit einem Mittelab- griff eines Spannungsteilers verbunden ist, der zwischen einer positiven Versorgungsspannung und dem Massepotential der Stromsenke angeordnet ist, dessen nicht-invertierender Eingang (+) mit dem Eingang der Stromsenke verbunden ist, und dessen Ausgang mit einem Basis-Anschluß einem Transistor verbunden ist, dessen Emitter-Anschluß über einen Widerstand mit einer negativen Versorgungsspannung, und dessen Kollektor- Anschluß mit dem Ausgang der Stromsenke verbunden ist.
13. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach Anspruch 12, dadurch gekennzeichnet, daß
- der Spannungsteiler durch einen Widerstand zwischen der positiven VersorgungsSpannung und dem invertierenden Eingang (- ) und einer Diode zwischen dem Massepotential und dem invertierenden Eingang (-) des Operationsverstärkers gebildet ist, und/oder daß
- zwischen dem Ausgang des Operationsverstärkers und dem Basis-Anschluß des Transistors eine Zener-Diode angeordnet ist.
14. Ansteuerschaltung (10) für eine MOSFET- oder IGBT- Leistungsendstufe nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
- der oder jeder Stromdetektor einen Operationsverstärker aufweist, dessen invertierender Eingang (-) mit einem Mittelabgriff eines Spannungsteilers verbunden ist, der zwischen einer positiven Versorgungsspannung und dem Massepotential des Stromdetektors angeordnet ist, dessen nicht- invertierender Eingang (+) mit dem Eingang des Stromdetektors sowie über einen Widerstand mit der positiven Versorgungsspannung des Stromdetektors verbunden ist, und dessen Ausgang mit dem Ausgang des Stromdetektors verbunden ist .
PCT/EP2000/010016 1999-10-13 2000-10-11 Ansteuerschaltung WO2001028096A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1999149389 DE19949389C1 (de) 1999-10-13 1999-10-13 Ansteuerschaltung
DE19949389.8 1999-10-13

Publications (1)

Publication Number Publication Date
WO2001028096A1 true WO2001028096A1 (de) 2001-04-19

Family

ID=7925513

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/010016 WO2001028096A1 (de) 1999-10-13 2000-10-11 Ansteuerschaltung

Country Status (2)

Country Link
DE (1) DE19949389C1 (de)
WO (1) WO2001028096A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005024634A1 (de) * 2005-05-30 2006-12-07 Siemens Ag Schutzschaltung für ein Halbleiterschaltelement und eine Steuerschaltung sowie Verfahren zum Schutz eines Halbleiterschaltelements und einer Steuerschaltung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813672A1 (de) * 1987-05-08 1988-11-17 Siemens Ag Wechselrichter fuer eine induktive last
DE4114176A1 (de) * 1990-05-24 1991-11-28 Int Rectifier Corp Pegelschieberschaltung
US5565715A (en) * 1994-03-24 1996-10-15 Maxim Integrated Products Method and apparatus for logic signal level translation to a semiconductor switch
JPH1022803A (ja) * 1996-07-03 1998-01-23 Denso Corp ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2103091C3 (de) * 1971-01-23 1974-12-12 Hartmann & Braun Ag, 6000 Frankfurt Zerhacker-Modulator mit Feldeffekttransistoren
NL7408437A (nl) * 1974-06-24 1975-12-30 Philips Nv Klokpulssysteem.
JPS5823009B2 (ja) * 1977-03-11 1983-05-12 横河電機株式会社 信号絶縁回路
US4152660A (en) * 1978-03-30 1979-05-01 Burr-Brown Research Corporation Isolation amplifier
JPS57113606A (en) * 1980-12-30 1982-07-15 Shoei Denki Kk Isolation amplifying circuit
DE3614832A1 (de) * 1986-05-02 1987-11-05 Philips Patentverwaltung Galvanisch trennende signaluebertragungsschaltung
JPS6422803A (en) * 1987-07-15 1989-01-25 Nitou Shoji Kk Treatment of part of corpse
DE4230510C1 (de) * 1992-09-11 1993-09-02 Gruendl Und Hoffmann Gesellschaft Fuer Elektrotechnische Entwicklungen Mbh, 82319 Starnberg, De
DE4338083C1 (de) * 1993-11-08 1995-06-08 Gruendl & Hoffmann Treiberschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813672A1 (de) * 1987-05-08 1988-11-17 Siemens Ag Wechselrichter fuer eine induktive last
DE4114176A1 (de) * 1990-05-24 1991-11-28 Int Rectifier Corp Pegelschieberschaltung
US5565715A (en) * 1994-03-24 1996-10-15 Maxim Integrated Products Method and apparatus for logic signal level translation to a semiconductor switch
JPH1022803A (ja) * 1996-07-03 1998-01-23 Denso Corp ｎチャネルＭＯＳＦＥＴの駆動回路及び電流方向切換回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 05 30 April 1998 (1998-04-30) *

Also Published As

Publication number Publication date
DE19949389C1 (de) 2001-02-01

Similar Documents

Publication Publication Date Title
DE69412414T2 (de) Halbbrücken treiberschaltung
DE69122541T2 (de) Statischer Schalter für mittlere Spannung
EP1783910B1 (de) Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters
DE112018003130T5 (de) Zeitsteuerung für Totzeitsteuerung
DE19750168B4 (de) Drei Spannungsversorgungen für Treiberschaltungen von Leistungs-Halbleiterschaltern
DE102012217709B4 (de) Detektion des nulldurchgangs des laststroms in einer halbleitervorrichtung
DE102004045231B4 (de) Halbleitervorrichtung, die eine Fehlfunktion verhindern kann, welche von einem in einer Pegelschiebeschaltung erzeugten falschen Signal verursacht ist
DE4114176A1 (de) Pegelschieberschaltung
EP0639308A1 (de) Schaltungsanordnung zum ansteuern eines mos-feldeffekttransistors.
EP0404996B1 (de) Umrichter mit Stromistwertbildung
EP0652639B1 (de) Treiberschaltung
EP0201878A2 (de) Schaltungsanordnung mit einem p-schaltenden n-Kanal MOS-Transistor
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
DE69412657T2 (de) Differentiale Bustreiber
EP0393224B1 (de) Schaltungsanordnung zur Temperaturüberwachung von in einem Halbleiterschaltkreis integrierten Leistungsschalttransistoren
WO2001028096A1 (de) Ansteuerschaltung
EP0862271A2 (de) Komparatorschaltung
EP0213655B1 (de) Anordnung zur Synchronisation der Oszillatoren mehrerer getakteter Gleichspannungswandler
DE69208211T2 (de) Anordnung zum Liefern elektrischer Energie zu einer Last
EP0418408B1 (de) Verfahren und Schaltungsanordnung zum Ansteuern eines Halbleiterschalters unter Verwendung eines induktiven Übertragers
WO2000048317A1 (de) Schaltungsanordnung zur galvanisch isolierten ansteuerung eines ladungsgesteuerten leistungsschalters
DE69808043T2 (de) Gerät und Verfahren zum Zünden und Betreiben einer Leuchtstofflampe
EP1317793B1 (de) Ladungspumpenschaltung
DE19728283A1 (de) Ansteuerschaltung für ein steuerbares Halbleiterbauelement
DE3405590C2 (de)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP