WO2001020643A3 - Verfahren zur herstellung eines speichers mit einer speicherzelle und einem isolationsgraben - Google Patents

Verfahren zur herstellung eines speichers mit einer speicherzelle und einem isolationsgraben Download PDF

Info

Publication number
WO2001020643A3
WO2001020643A3 PCT/DE2000/003154 DE0003154W WO0120643A3 WO 2001020643 A3 WO2001020643 A3 WO 2001020643A3 DE 0003154 W DE0003154 W DE 0003154W WO 0120643 A3 WO0120643 A3 WO 0120643A3
Authority
WO
WIPO (PCT)
Prior art keywords
trench
formation
isolation
memory
trench isolation
Prior art date
Application number
PCT/DE2000/003154
Other languages
English (en)
French (fr)
Other versions
WO2001020643A2 (de
Inventor
Martin Schrems
Stefan Gernhardt
Klaus Dieter Morhard
Maik Stegemann
Original Assignee
Infineon Technologies Ag
Martin Schrems
Stefan Gernhardt
Klaus Dieter Morhard
Maik Stegemann
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Martin Schrems, Stefan Gernhardt, Klaus Dieter Morhard, Maik Stegemann filed Critical Infineon Technologies Ag
Publication of WO2001020643A2 publication Critical patent/WO2001020643A2/de
Publication of WO2001020643A3 publication Critical patent/WO2001020643A3/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Speichers mit den Schritten: Bilden eines Grabens (108) in einem Substrat (101), Bilden eines Isolationskragens (168) in dem Graben (108), bilden einer dielektrischen Schicht (164) in dem Graben (108), Füllen des Grabens (108) mit einer leitenden Grabenfüllung (161) und Bilden eines Transistors (110). Weiterhin wird zur Bildung eines Isolationsgrabens (180) nach dem Füllen des Grabens (108) mit der leitenden Grabenfüllung (161) ein Grabendeckeldielektrikum (430) in dem Graben (108) gebildet und das Grabendeckeldielektrikum (430) beim Bilden des Isolationsgrabens (180) als Ätzmaske verwendet, so daß der Isolationsgraben (180) selbstjustiert bezüglich des Grabens (108) gebildet wird. Durch die selbstjustierte Herstellung des Isolationsgrabens (180) ist die Position des Isolationsgrabens (180) weitestgehend unabhängig von der Photobelichter-Justiergenauigkeit.
PCT/DE2000/003154 1999-09-14 2000-09-11 Verfahren zur herstellung eines speichers mit einer speicherzelle und einem isolationsgraben WO2001020643A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19944011A DE19944011B4 (de) 1999-09-14 1999-09-14 Verfahren zur Bildung mindestens zweier Speicherzellen eines Halbleiterspeichers
DE19944011.5 1999-09-14

Publications (2)

Publication Number Publication Date
WO2001020643A2 WO2001020643A2 (de) 2001-03-22
WO2001020643A3 true WO2001020643A3 (de) 2001-10-04

Family

ID=7921984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/003154 WO2001020643A2 (de) 1999-09-14 2000-09-11 Verfahren zur herstellung eines speichers mit einer speicherzelle und einem isolationsgraben

Country Status (3)

Country Link
DE (1) DE19944011B4 (de)
TW (1) TW523910B (de)
WO (1) WO2001020643A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551874B2 (en) * 2001-06-22 2003-04-22 Infineon Technologies, Ag Self-aligned STI process using nitride hard mask
US6818534B2 (en) * 2002-08-19 2004-11-16 Infineon Technologies Richmond, Lp DRAM having improved leakage performance and method for making same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0715350A2 (de) * 1994-11-30 1996-06-05 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
EP0764981A2 (de) * 1995-09-21 1997-03-26 Siemens Aktiengesellschaft Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
EP1026745A2 (de) * 1999-02-05 2000-08-09 Infineon Technologies North America Corp. Feldplatten-Grabenisolation für Grabenkondensator-DRAM
EP1037281A1 (de) * 1999-03-17 2000-09-20 International Business Machines Corporation Dielektrische Schicht auf einem Grabenkondensator zum Selbstjustieren von Flachgräbenisolationsstrukturen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
US5250829A (en) * 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US5867420A (en) * 1997-06-11 1999-02-02 Siemens Aktiengesellschaft Reducing oxidation stress in the fabrication of devices
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0715350A2 (de) * 1994-11-30 1996-06-05 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
EP0764981A2 (de) * 1995-09-21 1997-03-26 Siemens Aktiengesellschaft Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
EP1026745A2 (de) * 1999-02-05 2000-08-09 Infineon Technologies North America Corp. Feldplatten-Grabenisolation für Grabenkondensator-DRAM
EP1037281A1 (de) * 1999-03-17 2000-09-20 International Business Machines Corporation Dielektrische Schicht auf einem Grabenkondensator zum Selbstjustieren von Flachgräbenisolationsstrukturen

Also Published As

Publication number Publication date
DE19944011A1 (de) 2001-03-22
TW523910B (en) 2003-03-11
WO2001020643A2 (de) 2001-03-22
DE19944011B4 (de) 2007-10-18

Similar Documents

Publication Publication Date Title
EP0738006A3 (de) Verfahren zur Herstellung einer Halbleitergrabenkondensatorzelle
EP0977256A3 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
KR950021651A (ko) 다이나믹 랜덤 액세스 메모리 셀 제조방법
SG125881A1 (en) Define via in dual damascene process
TW374224B (en) Dual damascene process for manufacturing low k dielectrics
WO2001017019A3 (de) Speicher mit grabenkondensator und auswahltransistor und verfahren zu seiner herstellung
EP1014442A3 (de) Verfahren zur Herstellung eines DRAM-Kondensators und damit hergestellter Kondensator
WO2002023625A3 (en) Semiconductor device and fabrication method therefor
WO2002101818A3 (en) Method for isolating semiconductor devices
WO1995022173A3 (de) Verfahren zur herstellung eines einem graben benachbarten diffusionsgebietes in einem substrat
TW340960B (en) Process for forming deep trench drams with sub-groundrule gates
TW326572B (en) Manufacturing method of semiconductor integrated circuit apparatus
TW429513B (en) Method of forming shallow trench isolation of semiconductor device
US6451648B1 (en) Process for buried-strap self-aligned to deep storage trench
WO2001020643A3 (de) Verfahren zur herstellung eines speichers mit einer speicherzelle und einem isolationsgraben
TW367565B (en) Integrated circuit with self-aligned isolation
WO2003003462A3 (de) Grabenkondensator und entsprechendes herstellungsverfahren
TW331033B (en) Static random access memory self-aligned load structure and producing method
TW327704B (en) The 3 layers polysilicon contact of IC and its manufacturing method
EP0377871A3 (de) Selbstjustierendes Fenster aus einem zurückgesetzten Kreuzungspunkt von isolierenden Bereichen
TW231373B (en) Fabricating method for EEPROM IC with MONOS/MNOS structrue
WO2001056076A8 (en) An integrated circuit with shallow trench isolation and fabrication process
TW349258B (en) Process for producing 3-D uneven capacitance of DRAM
TW347569B (en) Process for producing lower electrode of a capacitance
TW430937B (en) DRAM structure and method for manufacturing self-aligned contact

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP