WO2001008225A1 - Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques - Google Patents

Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques Download PDF

Info

Publication number
WO2001008225A1
WO2001008225A1 PCT/FR2000/002000 FR0002000W WO0108225A1 WO 2001008225 A1 WO2001008225 A1 WO 2001008225A1 FR 0002000 W FR0002000 W FR 0002000W WO 0108225 A1 WO0108225 A1 WO 0108225A1
Authority
WO
WIPO (PCT)
Prior art keywords
layers
sige
silicon
stack
substrate
Prior art date
Application number
PCT/FR2000/002000
Other languages
English (en)
Inventor
Daniel Bensahel
Yves Campidelli
Caroline Hernandez
Original Assignee
France Telecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom filed Critical France Telecom
Priority to EP00953226A priority Critical patent/EP1198840A1/fr
Priority to US10/048,719 priority patent/US6690027B1/en
Publication of WO2001008225A1 publication Critical patent/WO2001008225A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223—IV compounds
    • H01S5/3224—Si
    • H01S5/3227—Si porous Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H01S5/3412—Structures having reduced dimensionality, e.g. quantum wires quantum box or quantum dash

Definitions

  • the present invention relates generally to a method for producing a monocrystalline silicon or germanium substrate of a stack of planes of quantum dots made of silicon and / or germanium as well as a device comprising a monocrystalline silicon or germanium substrate and a stack of quantum dot planes whose size is variable in each plane but oriented.
  • quantum dots are currently the subject of numerous studies. These quantum dots are generally composed of a monocrystalline material typically less than 100 nm in size.
  • the quantum dots produced have a shape of semi-hemispherical drops with a length of about 20 nm at the base and a height of 2 to 3 nm and consist of LTI-V compounds which have the advantage of having bands prohibited direct energy (therefore having good luminescence yields for example) but which are difficult to process and integrate.
  • silicon is a material well mastered both from the point of view of its processing and of its integration.
  • its indirect prohibited energy band is a significant handicap for applications requiring good luminescence yields, which explains the low interest that this material has known in applications of the quantum dot type.
  • CVD chemical vapor deposition
  • the plan of quantum dots thus produced is encapsulated, then a plan of quantum dots is redeposited on the surface of the encapsulation layer, and so on over several thicknesses.
  • the quantum dots obtained are monocrystalline but do not all have the same crystal orientation and may even have micro-twins.
  • the size distribution of the boxes is not well centered and the interval between the boxes is not completely regular (depending on the nucleation conditions of the chemical vapor deposition).
  • Obtaining quantum dots by chemical vapor deposition or other deposition technique such as molecular beam epitaxy (MBE) is essentially a nucleation problem.
  • nucleation phenomena are often exponential in nature, which requires duration control.
  • the nucleation is also very dependent on the nature and the state of the reception surfaces and the latency time is often a limiting factor for the reproducibility of the results.
  • the present invention therefore relates to a process for producing a stack of planes of quantum dots made of silicon and / or germanium or SiGe alloy which overcomes the drawbacks of the prior art.
  • the subject of the present invention is a method for manufacturing a stack of quantum dots made of silicon and / or germanium or SiGe alloy making it possible to obtain a succession of planes of quantum dots with well defined interfaces, quantum dots practically the same size, monocrystalline and oriented.
  • the present invention also relates to a device comprising a stack of planes of quantum dots made of silicon and / or germanium or SiGe alloy practically of the same size, monocrystalline and oriented.
  • a method for producing a device comprising on a substrate of monocrystalline silicon or germanium a stack of planes of quantum dots, characterized in that it comprises: a ) the formation on the substrate of a stack of successive monocrystalline layers, alternately Si / Ge, Si / SiGe or Si / SiGe / Ge for a germanium substrate and vice versa for a silicon substrate; and b) the electrochemical treatment of the stack of monocrystalline layers to make the layers porous and to form therein residual crystallites constituting quantum dots.
  • step (b) of electrochemical treatment the stack of porous layers is subjected to a passivation treatment by electrochemical oxidation transforming the porous layers of Si into insulating layers of Si0 2 , so that a structure is obtained whose layers of Ge or SiGe alloy form quantum dot planes between insulating layers of Si0 2 .
  • the invention also relates to a device comprising a substrate of monocrystalline silicon or germanium and a stack of quantum dot planes consisting of a stack of successive monocrystalline, porous layers Si / Ge, Si / SiGe, or Si / SiGe / Ge for a germanium substrate and the reverse for a silicon substrate.
  • the invention also relates to a device comprising a substrate of silicon or monocrystalline germanium and at least one plane of quantum dots consisting of a porous layer of germanium or of SiGe alloy between two layers of Si0 2 .
  • the layers of the stack are layers of Si and Ge for maximum chemical, electrochemical and optical effects.
  • porous layer means a layer having a porosity of at least 35% and which can range up to 85% by volume.
  • the porous layers will have a porosity of 50 to 70% by volume.
  • the formation of the stack of successive monocrystalline layers of Si / Ge, Si / SiGe or Si / SiGe / Ge is known per se and can be done for example by chemical vapor deposition (CVD) or by molecular beam epitaxy ( MBE).
  • the Si deposition rate is of the order of 12 nm / minute, that of Ge 90 nm / minute and that of an Si 0 gGe Q 2 alloy of the order of 10 nm / minute.
  • the layers of Si and / or Ge and / or SiGe can be, as is conventional, n or p doped without this affecting the subsequent step of pore formation. Only the values of the pore sizes are, as will be seen below, modified by this doping.
  • the thicknesses of the layers formed can vary from 1 nm to several microns but are preferably chosen to correspond approximately to the size of the residual crystallites after formation of the porosity, that is to say typically less than 20 nm.
  • the Si layers have a thickness of 2 nm to 1 ⁇ m and better still on the order of 10 nm.
  • the layers of SiGe alloys preferably have a thickness of 3 nm to 50 nm.
  • crystallites of the most "symmetrical" shape are obtained, and the size and shape of the quantum dots is governed by the doping couple of the layer / electrochemical treatment conditions which acts on the formation of pores, while the height will be governed by the thickness of the layer.
  • the crystallites preferably have a height of the order of 10 nm.
  • the CVD deposition of monocrystalline layers of Si, Ge and SiGe is described inter alia in French patent n ° 97 16631.
  • the second step (b) of the process of the invention consists of an electrochemical treatment of the stack of layers to create a porosity therein.
  • the formation of pores in monocrystalline Si layers is known and is described, inter alia, in the article "Porous silicon: material properties, visible photo-and electroluminescence” (porous silicon: material properties, photo- and electroluminescence in the visible) G. Bomchil, A. Halimaoui, I. Sagnes, PA Badoz, I. Berbezier, P. Perret, B. Lambert, G. Vincent, L. Garchery and JL Regolini, Applied Surface Science 65/66 (1993) 394-407 North-Holland, and French patents Nos. 87 06683 and 87 12913.
  • the porosity of the germanium layers is approximately 1.3 times greater than that of a silicon layer.
  • the electrochemical treatment for the formation of the porous layers can be carried out as follows:
  • the substrate coated with the stack of layers is introduced into a conventional electrochemical cell in which the substrate plays the role of the anode, and the cathode typically consists of a platinum wire.
  • the electrolyte is typically an aqueous solution of HF.
  • the electrochemical parameters such as the HF concentration of the electrolyte solution, the voltage and the intensity of the current and the duration of the treatment, the formation of the porosity in the layers of the stack is regulated.
  • residual crystallites will be obtained constituting the quantum dots of almost identical size in the thickness of the attacked layers, because the electrochemical reaction stops for a determined size of the crystallites. This phenomenon is well known in the case of silicon. An identical phenomenon has been observed for germanium and the alloys of silicon and germanium.
  • the porosities of layers of Si and Ge with a thickness of 3 ⁇ m are indicated in the table below for different electrochemical treatment conditions.
  • the advantage of the process of the invention is that in all cases, interfaces between the planes of the well-defined quantum dots are obtained, and layers of finer thicknesses can be better controlled and, above all, plans of the dots are obtained. quantum of two different materials.
  • a stack of porous layers of Ge or GeSi and Si can be produced under electrochemical treatment conditions such that silicon layers are obtained, preferably having a porosity of around 45% by weight. Then, by subjecting the stack of layers in the same electrochemical cell to an electrochemical passivation treatment, for example anodic oxidation as described in the article "Porous silicon: material properties, visible photo-and electroluminescence" mentioned above, we transform the porous layers of silicon in Si0 2 , while the fraction of germanium oxide or of SiGe alloy which will have possibly formed in the layers of Ge and SiGe will be dissolved by the aqueous electrolyte solution leading ultimately to a structure of quantum dots of Ge or SiGe between layers of Si0 2 .
  • an electrochemical passivation treatment for example anodic oxidation as described in the article "Porous silicon: material properties, visible photo-and electroluminescence” mentioned above.
  • the devices of the invention are useful for the production of infrared detectors, Bragg mirrors and light-emitting diodes.
  • the method of the invention makes it possible to obtain a centered distribution of the quantum dots, which is not the case with the techniques of the prior art and in particular those using only porous layers of silicon.
  • the following description refers to the appended figures which represent, respectively:
  • FIGS 1A to 1C - a schematic representation of the main steps of the method of the invention.
  • Figure 2 - a schematic representation of a stack according to the invention, after passivation by electrochemical oxidation.
  • the method of the invention begins with the deposition by conventional CVD on a substrate 1, for example of monocrystalline silicon of a stack of alternating layers, for example of germanium and of silicon, in the case shown a stack of four Ge / Si / Ge / Si layers, 2, 3, 4 and 5, of p doping, having a thickness respectively of the order of 10 nm.
  • a substrate 1 for example of monocrystalline silicon of a stack of alternating layers, for example of germanium and of silicon, in the case shown a stack of four Ge / Si / Ge / Si layers, 2, 3, 4 and 5, of p doping, having a thickness respectively of the order of 10 nm.
  • Precursor gas SiH 4 flow rate 400 cm 3 / minute
  • Carrier gas H 2 flow rate 20 1 / minute
  • Carrier gas H 2 flow rate 20 1 / minute
  • the substrate 1 provided with the stack of layers 2 to 5 is then subjected to an electrochemical treatment in a conventional electrochemical cell with platinum anode.
  • the electrolyte consisted of an aqueous solution of HF with an HF concentration of 35% by volume.
  • the density current was 20 mA / cm 2 .
  • this electrochemical treatment progressively transforms layers 2 to 5 of the stack into porous layers comprising residual crystallites 6 to 9 forming quantum dot planes of different nature and having well-defined interfaces.
  • layers of germanium 2 and 4 will be obtained having a porosity greater than that of layers of silicon 3 and 5.
  • the porosity of layers of silicon is 58% by volume and that of the layers of Ge approximately 75% by volume.
  • the residual crystallites, constituting the quantum dots, are oriented like the substrate and have a size of about 10 nm with a very centered distribution.
  • Figure 2 there is shown the structure obtained according to a variant of the method of the invention.
  • step (b) of electrochemical treatment is modified to obtain porous silicon layers having a porosity of the order of 45% by volume.
  • a step (c) of anodic oxidation is then carried out using an electrolyte without HF (for example aqueous solutions of HCl or KNO3) at a current density of 1 to 10 mA / cm 2 , so as to transform the porous layers of Si into non-porous layers of Si0 2 (4,6).
  • HF for example aqueous solutions of HCl or KNO3
  • the germanium layers (3.5) remain porous due to the high sensitivity of germanium oxide in the aqueous medium.
  • a stack of germanium quantum dot planes is thus obtained between insulating layers of Si0 2 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Theoretical Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

Le procédé de l'invention comprend la formation sur un substrat de Ge ou Si monocristallin de couches monocristallines successives Si/Ge, Si/SiGe ou Si/SiGe/Ge pour un substrat de Ge et inversement pour un substrat de Si, et le traitement électrochimique de l'empilement de couches pour rendre les couches poreuses et y former des cristallites résiduelles. Application à la fabrication de dispositifs comportant un empilement de plans de boîtes quantiques.

Description

PROCEDE DE REALISATION D ' UN DI SPOSITIF COMPRENANT UN EMPILEMENT DE PLANS DE BOITES QUANTIQUES
La présente invention concerne d'une manière générale un procédé pour réaliser sur un substrat de silicium ou germanium monocristallin d'un empilement de plans de boîtes quantiques en silicium et/ou germanium ainsi qu'un dispositif comprenant un substrat de silicium ou germanium monocristallin et un empilement de plans de boîtes quantiques dont la taille est variable dans chaque plan mais orientée.
L'obtention de boîtes quantiques en silicium fait l'objet actuellement de nombreuses études. Ces boîtes quantiques sont composées généralement d'un matériau monocristallin de taille typiquement inférieure à 100 nm.
Classiquement, les boîtes quantiques réalisées ont une forme de gouttes semi-hémisphériques de longueur d'environ 20 nm à la base et d'une hauteur de 2 à 3 nm et sont constituées de composés LTI-V qui ont pour avantage de présenter des bandes interdites d'énergie directes (donc présentant de bons rendements en luminescence par exemple) mais qui sont difficiles à traiter et intégrer.
En revanche, le silicium est un matériau bien maîtrisé tant du point de vue de son traitement que de son intégration. Néanmoins, sa bande d'énergie interdite indirecte est un handicap important pour des applications nécessitant de bons rendements de luminescence, ce qui explique le faible intérêt qu'a connu ce matériau dans les applications du type boîtes quantiques.
La possibilité de coupler le silicium (Si) avec du germanium
(Ge) ou des alliages de silicium et germanium (SiGe) a soulevé un regain d'intérêt pour l'obtention de boîtes quantiques en matériau IV-IV, c'est-à- dire principalement des gouttes de Si ou de Ge.
Pour réaliser ces gouttes, on utilise des procédés de dépôts chimiques en phase vapeur (CVD). Ainsi, en choisissant judicieusement les paramètres de dépôt comme la température et la pression et les flux de gaz précurseurs (typiquement SiH4 et GeH4 avec H2 comme gaz vecteur), on peut déposer, par exemple, des gouttes de Ge sur une surface d'une couche de silicium ou des gouttes de Si sur une surface d'une couche de
Si02 ayant des tailles de boîtes quantiques. Pour accroître le rendement de luminescence par exemple, on encapsule le plan de boîtes quantiques ainsi réalisé, puis on redépose sur la surface de la couche d'encapsulation un plan de boîtes quantiques, et ainsi de suite sur plusieurs épaisseurs.
La réalisation de telles boîtes quantiques sous forme de gouttes de germanium est décrite entre autres dans les articles "Déposition of three-dimensional Ge islands on Si (001) by chemical vapor déposition at atmospheric and reduced pressures" (dépôt d'îlots tridimensionnels de Ge sur Si (001) par dépôt chimique en phase vapeur à pression atmosphérique et sous pression réduite) T.I. Kamins, E.C. Carr, R.S. Williams, et S.J.
Rosner, J. Appl. Phys. Si (1) 1er janvier 1997, et "Germanium quantum dots" embedded in silicon : Quantitative study of self-alignment and coarsening (gouttes quantiques de germanium noyées dans du silicium : étude quantitative d'auto-alignement et grossissement) O. Kienzle, F.
Ernst, M. Ruhle, O.G. Schmidt et K. Eberl, Appl. Phys. Lett. Vol. 74, N°2,
11 janvier 1999.
Les boîtes quantiques semi-hémisphériques présentent plusieurs inconvénients.
Les boîtes quantiques obtenues sont monocristallines mais ne présentent pas toutes la même orientation cristalline et peuvent même présenter des micro-macles.
La répartition en taille des boîtes n'est pas bien centrée et l'intervalle entre les boîtes n'est pas totalement régulier (dépendant des conditions de nucléation du dépôt chimique en phase vapeur).
Lors de l'encapsulation d'un plan de boîtes quantiques, il peut y avoir interdiffusion d'espèces du matériau d'encapsulation dans le matériau de la boîte quantique. Par exemple, le silicium déposé par CVD à une température typiquement supérieure à 550°C pour encapsuler les boîtes quantiques en Ge d'un plan, aura tendance à diffuser dans le germanium des boîtes.
L'obtention de boîtes quantiques par dépôt chimique en phase vapeur ou autre technique de dépôt comme l'épitaxie par faisceau moléculaire (MBE) est essentiellement un problème de nucléation. Or, les phénomènes de nucléation sont souvent de nature exponentielle, ce qui nécessite un contrôle de la durée. La nucléation est également très dépendante de la nature et de l'état des surfaces de réception et le temps de latence est souvent un facteur limitant pour la reproductibilité des résultats.
La présente invention a donc pour objet un procédé de réalisation d'un empilement de plans de boîtes quantiques en silicium et/ou en germanium ou alliage SiGe qui remédie aux inconvénients de l'art antérieur. En particulier, la présente invention a pour objet un procédé de fabrication d'un empilement de boîtes quantiques en silicium et/ou en germanium ou alliage SiGe permettant d'obtenir une succession de plans de boîtes quantiques avec des interfaces bien définies, des boîtes quantiques pratiquement de même taille, monocristallines et orientées. La présente invention a aussi pour objet un dispositif comprenant un empilement de plans de boîtes quantiques en silicium et/ou germanium ou alliage SiGe pratiquement de même taille, monocristallines et orientées.
Les buts ci-dessus sont atteints, selon l'invention, par un procédé de réalisation d'un dispositif comprenant sur un substrat de silicium ou de germanium monocristallin un empilement de plans de boîtes quantiques, caractérisé par le fait qu'il comprend : a) la formation sur le substrat d'un empilement de couches monocristallines successives, alternativement Si/Ge, Si/SiGe ou Si/SiGe/Ge pour un substrat en germanium et inversement pour un substrat de silicium; et b) le traitement électrochimique de l'empilement de couches monocristallines pour rendre les couches poreuses et y former des cristallites résiduelles constituant des boîtes quantiques. Dans une autre mise en oeuvre du procédé de l'invention, après l'étape (b) de traitement électrochimique, l'empilement de couches poreuses est soumis à un traitement de passivation par oxydation électrochimique transformant les couches poreuses de Si en couches isolantes de Si02, de sorte qu'on obtient une structure dont les couches de Ge ou d'alliage SiGe forment des plans de boîtes quantiques entre des couches isolantes de Si02.
L'invention concerne également un dispositif comprenant un substrat de silicium ou germanium monocristallin et un empilement de plans de boîtes quantiques constitué par un empilement de couches monocristallines, poreuses, successives Si/Ge, Si/SiGe, ou Si/SiGe/Ge pour un substrat de germanium et l'inverse pour un substrat de silicium.
L'invention concerne encore un dispositif comprenant un substrat de silicium ou de germanium monocristallin et au moins un plan de boîtes quantiques constitué d'une couche poreuse de germanium ou d'alliage SiGe entre deux couches de Si02.
De préférence, dans la présente invention, les couches de l'empilement sont des couches de Si et Ge pour des effets chimiques, électrochimiques et optiques maximum.
Dans la présente demande, on entend par couche poreuse, une couche ayant une porosité d'au moins 35% et pouvant aller jusqu'à 85% en volume. De préférence, les couches poreuses auront une porosité de 50 à 70% en volume.
La formation de l'empilement de couches monocristallines successives de Si/Ge, Si/SiGe ou Si/SiGe/Ge est connue en soi et peut se faire par exemple par dépôt chimique en phase vapeur (CVD) ou par épitaxie par faisceau moléculaire (MBE).
Ainsi, par exemple, on peut par CVD, à partir d'un substrat massif de Si (ou de Ge), et après nettoyage classique de la surface, faire croître par hétéro-épitaxie des couches alternées de Si et de Ge (ou de Si et de SiGe ou encore de Si, SiGe et Ge), dans un même réacteur et en utilisant des gaz précurseurs appropriés comme SiH4, GeH4 et leurs mélanges, avec H2 comme gaz porteur et à des températures et pressions de travail classiques (par exemple une température de l'ordre de 650°C et une pression de 2,6 kPa (20 torr)). Dans ces conditions, la vitesse de dépôt de Si est de l'ordre de 12 nm/minute, celle de Ge de 90 nm/minute et celle d'un alliage Si0 gGeQ 2 de l'ordre de 10 nm/minute.
Ainsi, pour obtenir des couches très minces de Ge et Si, il est préférable d'utiliser une température de l'ordre de 450°C et de 520°C, respectivement.
Les couches de Si et/ou de Ge et/ou de SiGe peuvent être, comme cela est classique, dopées n ou p sans que cela nuise à l'étape ultérieure de formation des pores. Seules les valeurs des tailles de pores sont, comme on le verra ci-après, modifiées par ce dopage. Les épaisseurs des couches formées peuvent varier de 1 nm à plusieurs microns mais sont de préférence choisies pour correspondre approximativement à la taille des cristallites résiduelles après formation de la porosité, c'est-à-dire typiquement inférieure à 20 nm.
De préférence, les couches de Si ont une épaisseur de 2 nm à 1 μm et mieux de l'ordre de 10 nm. Les couches de Ge et d'alliages SiGe
(contenant 75% ou plus en poids de Ge) ont de préférence une épaisseur de 2 nm à 300 nm et les couches d'alliages SiGe (contenant moins de 75% en poids de Ge) ont de préférence une épaisseur de 3 nm à 50 nm.
En procédant ainsi, comme on le verra ci-après, on obtient des cristallites résiduelles de forme la plus "symétrique" possible, et la taille et la forme des boîtes quantiques est gouvernée par le couple dopage de la couche/conditions de traitement électrochimique qui agit sur la formation des pores, alors que la hauteur sera gouvernée par l'épaisseur de la couche. Les cristallites ont de préférence une hauteur de l'ordre de 10 nm. Le dépôt CVD de couches monocristallines de Si, Ge et SiGe est décrit entre autres dans le brevet français n° 97 16631.
La deuxième étape (b) du procédé de l'invention consiste en un traitement électrochimique de l'empilement de couches pour y créer une porosité. La formation de pores dans des couches de Si monocristallin est connue et est décrite entre autres dans l'article "Porous silicon : material properties, visible photo-and électroluminescence" (silicium poreux : propriétés du matériau, photo- et électroluminescence dans le visible) G. Bomchil, A. Halimaoui, I. Sagnes, P.A. Badoz, I. Berbezier, P. Perret, B. Lambert, G. Vincent, L. Garchery et J.L. Regolini, Applied Surface Science 65/66 (1993) 394-407 North-Holland, et les brevets français n°s 87 06683 et 87 12913.
On a trouvé qu'il était possible de former des pores de manière analogue dans des couches de Ge ou SiGe, mais généralement avec des porosités plus grandes car le Ge et le SiGe s'attaquent plus vite que le silicium.
Pour les mêmes conditions de traitement, la porosité des couches de germanium est environ 1,3 fois supérieure à celle d'une couche de silicium. Brièvement, le traitement électrochimique pour la formation des couches poreuses peut s'effectuer de la manière suivante :
On introduit le substrat revêtu de l'empilement de couches dans une cellule électrochimique classique dans laquelle le substrat joue le rôle de l'anode, et la cathode est constituée typiquement d'un fil de platine. L'électrolyte est typiquement une solution aqueuse de HF. En réglant les paramètres électrochimiques tels que la concentration en HF de la solution d'électrolyte, la tension et l'intensité du courant et la durée du traitement, on règle la formation de la porosité dans les couches de l'empilement. Dans tous les cas, on obtiendra des cristallites résiduelles constituant les boîtes quantiques de taille quasi identique dans l'épaisseur des couches attaquées, car la réaction électrochimique s'arrête pour une taille déterminée des cristallites. Ce phénomène est bien connu dans le cas du silicium. On a observé un phénomène identique pour le germanium et les alliages de silicium et germanium.
Pour diminuer la taille des cristallites résiduelles, on peut utiliser le pouvoir de dissolution chimique de Si, Ge et SiGe par l'électrolyte tel qu'une solution aqueuse de HF, en prolongeant la durée du traitement. Toutefois, cette diminution de la taille des cristallites se fait au détriment d'un élargissement non isotrope des pores car la dissolution procédera plus rapidement en surface qu'au fond des pores ou sur les couches inférieures.
En modifiant les conditions du traitement électrochimique en cours de traitement, il est possible d'obtenir dans les différentes couches des porosités et des cristallites de tailles différentes. A titre d'exemple, on a indiqué dans le tableau ci-après les porosités de couches de Si et Ge d'épaisseur 3 μm pour différentes conditions de traitement électrochimique.
Concentration HF Densité de courant Porosité (%)
(% volume) (mA/cm2) Si Ge
25 20 65 84,5
35 20 58 75,4
De même, en modifiant l'éventuel dopage des couches, on peut également obtenir des porosités différentes et des cristallites de tailles différentes dans ces couches.
L'avantage du procédé de l'invention est que dans tous les cas, on obtient des interfaces entre les plans des boîtes quantiques bien définies, et on peut obtenir des couches d'épaisseurs plus fines mieux contrôlées et surtout on obtient des plans de boîtes quantiques de deux matériaux différents.
Selon l'invention, on peut également mettre à profit la différence de comportement entre l'oxyde de germanium Ge02 et l'oxyde de silicium
Si02. Ainsi, on peut réaliser un empilement de couches poreuses de Ge ou GeSi et Si dans des conditions de traitement électrochimique telles qu'on obtienne des couches de silicium ayant de préférence une porosité d'environ 45% en poids. Puis, en soumettant dans la même cellule électrochimique l'empilement de couches à un traitement de passivation électrochimique, par exemple une oxydation anodique comme décrit dans l'article "Porous silicon : material properties, visible photo-and électroluminescence" cité précédemment, on transforme les couches poreuses de silicium en Si02, cependant que la fraction d'oxyde de germanium ou d'alliage SiGe qui se sera éventuellement formée dans les couches de Ge et SiGe sera dissoute par la solution aqueuse d'électrolyte conduisant en final à une structure de plans de boîtes quantiques de Ge ou SiGe entre des couches de Si02.
Les dispositifs de l'invention sont utiles pour la réalisation de détecteurs infrarouge, miroirs de Bragg et diodes électroluminescentes. Dans tous les cas, le procédé de l'invention permet d'obtenir une répartition centrée des boîtes quantiques, ce qui n'est pas le cas des techniques de l'art antérieur et en particulier de celles faisant appel uniquement à des couches poreuses de silicium. La suite de la description se réfère aux figures annexées qui représentent, respectivement :
Figures 1A à 1C - une représentation schématique des étapes principales du procédé de l'invention; et
Figure 2 - une représentation schématique d'un empilement selon l'invention, après passivation par oxydation électrochimique.
Comme le montre la figure 1 A, le procédé de l'invention débute par le dépôt par CVD classique sur un substrat 1, par exemple de silicium monocristallin d'un empilement de couches alternées, par exemple de germanium et de silicium, dans le cas représenté un empilement de quatre couches Ge/Si/Ge/Si, 2, 3, 4 et 5, de dopage p, ayant une épaisseur respectivement de l'ordre de 10 nm.
Le dépôt CVD des couches a été effectué dans le même réacteur avec les conditions suivantes :
Couches de Si :
Gaz précurseur SiH4 : débit 400 cm3/minute
Gaz porteur H2 : débit 20 1/minute
Température : 650°C
Pression : 2,6 kPa (20 torr)
Couches de Ge :
Gaz précurseur GeH4 : débit 100 cm3/minute
Gaz porteur H2 : débit 20 1/minute
Température : 650°C Pression : 2,6 kPa (20 torr)
Le substrat 1 pourvu de l'empilement des couches 2 à 5 est alors soumis à un traitement électrochimique dans une cellule électrochimique classique à anode en platine. L'électrolyte était constitué d'une solution aqueuse de HF avec une concentration en HF de 35% en volume. La densité de courant était de 20 mA/cm2.
Comme le montre les figures 1B et 1C, ce traitement électrochimique transforme progressivement les couches 2 à 5 de l'empilement en couches poreuses comportant des cristallites résiduelles 6 à 9 formant des plans de boîtes quantiques de nature différente et ayant des interfaces bien définies.
Etant donné que le germanium s'attaque plus vite que le silicium, on obtiendra des couches de germanium 2 et 4 ayant une porosité supérieure à celle des couches de silicium 3 et 5. Par exemple, avec les conditions ci-dessus, la porosité des couches de silicium est de 58% en volume et celle des couches de Ge de 75% en volume environ.
Les cristallites résiduelles, constituant les boîtes quantiques, sont orientées comme le substrat et possèdent une taille d'environ 10 nm avec une répartition très centrée. Sur la figure 2, on a représenté la structure obtenue selon une variante du procédé de l'invention. Dans cette variante, l'étape (b) de traitement électrochimique est modifiée pour obtenir des couches poreuses de silicium ayant une porosité de l'ordre de 45% en volume.
Dans la même cellule électrochimique, on procède alors à une étape (c) d'oxydation anodique en utilisant un electrolyte sans HF (par exemple des solutions aqueuses de HCl ou KNO3) à une densité de courant de 1 à 10 mA/cm2, de manière à transformer les couches poreuses de Si en couches non poreuses de Si02 (4,6). Les couches de germanium (3,5) restent poreuses du fait de la grande sensibilité de l'oxyde de germanium dans le milieu aqueux.
On obtient ainsi un empilement de plans de boîtes quantiques en germanium entre des couches isolantes de Si02.

Claims

REVENDICATIONS
1. Procédé de réalisation d'un dispositif comprenant sur un substrat de silicium ou germanium monocristallin un empilement de plans de boîtes quantiques, caractérisé par le fait qu'il comprend : a) la formation sur le substrat d'un empilement de couches monocristallines successives, alternativement Si/Ge, Si/SiGe ou
Si/SiGe/Ge pour un substrat de germanium et inversement pour un substrat de silicium; et b) le traitement électrochimique de l'empilement de couches monocristallines pour rendre les couches poreuses et y former des cristallites résiduelles constituant des boîtes quantiques.
2. Procédé selon la revendication 1, caractérisé en ce que la porosité des couches obtenues à l'étape (b) du procédé est de 35 à 85% en volume, de préférence 50 à 70% en volume.
3. Procédé selon la revendication 2, caractérisé en ce que les couches poreuses de Ge ou SiGe ont une porosité supérieure aux couches de Si.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les cristallites résiduelles ont une taille de l'ordre de 10 nm.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'étape (a) de formation de l'empilement de couches comprend un dépôt chimique en phase vapeur ou un dépôt par épitaxie par faisceau moléculaire.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le traitement électrochimique est mis en oeuvre dans des conditions conduisant à des couches poreuses de silicium ayant une porosité d'environ 45% en volume et que l'empilement des couches poreuses obtenu à l'étape (b) est soumis à un traitement d'oxydation électrochimique transformant les couches poreuses de silicium en couches isolantes de Si02 pour former des plans de boîtes quantiques en
Ge ou alliage SiGe entre des couches de Si02.
7. Dispositif comprenant sur un substrat de silicium ou germanium monocristallin un empilement de plans de boîtes quantiques, caractérisé en ce que les plans de boîtes quantiques sont constitués par des couches monocristallines poreuses, alternées Si/Ge, Si/SiGe ou Si/SiGe/Ge lorsque le substrat est du germanium, et inversement lorsque le substrat est du silicium.
8. Dispositif selon la revendication 7, caractérisé en ce que les couches ont une porosité de 35 à 85%, mieux de 50 à 70% en volume.
9. Dispositif caractérisé en ce qu'il comprend au moins un plan de boîtes quantiques formé dans une couche de germanium ou d'alliage SiGe entre deux couches de Si02.
PCT/FR2000/002000 1999-07-26 2000-07-11 Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques WO2001008225A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP00953226A EP1198840A1 (fr) 1999-07-26 2000-07-11 Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques
US10/048,719 US6690027B1 (en) 1999-07-26 2000-07-11 Method for making a device comprising layers of planes of quantum dots

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/09646 1999-07-26
FR9909646A FR2797093B1 (fr) 1999-07-26 1999-07-26 Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques sur un substrat de silicium ou germanium monocristallin

Publications (1)

Publication Number Publication Date
WO2001008225A1 true WO2001008225A1 (fr) 2001-02-01

Family

ID=9548495

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/002000 WO2001008225A1 (fr) 1999-07-26 2000-07-11 Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques

Country Status (4)

Country Link
US (1) US6690027B1 (fr)
EP (1) EP1198840A1 (fr)
FR (1) FR2797093B1 (fr)
WO (1) WO2001008225A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1461286A1 (fr) * 2001-11-30 2004-09-29 Silverbrook Research Pty. Limited Reduction de la contrainte differentielle dans des films minces

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765484B2 (en) * 2002-02-07 2014-07-01 The Regents Of The University Of California Optically encoded particles
EP1341222A1 (fr) * 2002-02-28 2003-09-03 Interuniversitair Micro-Elektronica Centrum Méthode de fabrication d'un dispositif comprenant une couche semiconductrice sur un substrat à paramètre de maille non adapté
EP1702414A4 (fr) * 2003-12-22 2008-04-23 Univ California Office Of The Particules optiquement codees a spectres de niveaux de gris
JP4203054B2 (ja) * 2005-08-16 2008-12-24 株式会社東芝 半導体膜の成膜方法
US8030664B2 (en) * 2006-12-15 2011-10-04 Samsung Led Co., Ltd. Light emitting device
TWI379430B (en) * 2009-04-16 2012-12-11 Atomic Energy Council A method of fabricating a thin interface for internal light reflection and impurities isolation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
DE4319413A1 (de) * 1993-06-14 1994-12-15 Forschungszentrum Juelich Gmbh Optoelektronisches und optisches Bauelement
WO1996030951A1 (fr) * 1995-03-31 1996-10-03 The University Court Of The University Of Glasgow Photoemetteurs et photodetecteurs
US5757024A (en) * 1993-08-11 1998-05-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Buried porous silicon-germanium layers in monocrystalline silicon lattices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2620571B1 (fr) * 1987-09-11 1990-01-12 France Etat Procede de fabrication d'une structure de silicium sur isolant
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
DE4319413A1 (de) * 1993-06-14 1994-12-15 Forschungszentrum Juelich Gmbh Optoelektronisches und optisches Bauelement
US5757024A (en) * 1993-08-11 1998-05-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Buried porous silicon-germanium layers in monocrystalline silicon lattices
WO1996030951A1 (fr) * 1995-03-31 1996-10-03 The University Court Of The University Of Glasgow Photoemetteurs et photodetecteurs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GARDELIS S ET AL: "Evidence for quantum confinement in the photoluminescence of porous Si and SiGe", APPLIED PHYSICS LETTERS, 21 OCT. 1991, USA, vol. 59, no. 17, pages 2118 - 2120, XP000407024, ISSN: 0003-6951 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1461286A1 (fr) * 2001-11-30 2004-09-29 Silverbrook Research Pty. Limited Reduction de la contrainte differentielle dans des films minces
EP1461286B1 (fr) * 2001-11-30 2007-08-08 Silverbrook Research Pty. Limited Reduction de la contrainte differentielle dans des films minces

Also Published As

Publication number Publication date
US6690027B1 (en) 2004-02-10
FR2797093A1 (fr) 2001-02-02
EP1198840A1 (fr) 2002-04-24
FR2797093B1 (fr) 2001-11-02

Similar Documents

Publication Publication Date Title
EP0930382B1 (fr) Procédé d'obtention d'une couche de germanium ou de silicium monocristallin sur respectivement, un substrat de silicium ou germanium monocristallin, et produits multicouches obtenus
EP2255029B1 (fr) Procede de production de nanostructures sur un substrat d'oxyde metallique et dispositif forme de couches minces
FR3033933A1 (fr) Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant
FR2860248A1 (fr) Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
EP0944916A1 (fr) Fils atomiques de grande longueur et de gande stabilite et procede de fabrication de ces fils
FR2548219A1 (fr) Procede de formation d'une couche de matiere a constituants multiples
TW201003999A (en) Alxga(1-x)as substrate, epitaxial wafer for infrared led, infrared led, method for production of alxga(1-x)as substrate, method for production of epitaxial wafer for infrared led, and method for production of infrared led
WO2001008225A1 (fr) Procede de realisation d'un dispositif comprenant un empilement de plans de boites quantiques
WO2002029876A1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
FR2960562A1 (fr) Monocristal texture
EP1070371B1 (fr) Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
EP3809450A1 (fr) Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium
EP1337683B1 (fr) Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu
EP1186024B1 (fr) Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
EP0524114B1 (fr) Procédé de fabrication d'un cristal à gradient de maille
An et al. Fabrication of Crystalline Si Thin Films for Photovoltaics
EP4268266A1 (fr) Procédé de réalisation d'une couche à base de matériaux iii-n
WO2020127603A1 (fr) Substrat semi-conducteur avec couche intermediaire dopee n
WO2013057456A2 (fr) PROCEDE DE REALISATION D'UN RESEAU ORGANISE DE NANOFILS SEMI-CONDUCTEURS, EN PARTICULIER EN ZnO
EP2875522B1 (fr) Procédé de fabrication d'une couche mince de nanoreliefs de silicium ordonnes
EP3231006B1 (fr) Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
FR3071098A1 (fr) Procede de realisation d'un element d'un dispositif microelectronique
EP0669660A1 (fr) Procédé de tapissage ou de remplissage par dépôt en phase gazeuse d'une structure en relief et application de ce procédé pour la fabrication d'éléments semi-conducteurs
WO2014006320A2 (fr) Substrat comprenant une couche de silicium et/ou de germanium et un ou plusieurs objets de forme variee
FR2474764A1 (fr) Cellule photovoltaique en silicium semi-cristallin et son procede de fabrication

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000953226

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000953226

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10048719

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Ref document number: 2000953226

Country of ref document: EP

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)