WO2000068981A1 - Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs - Google Patents

Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs Download PDF

Info

Publication number
WO2000068981A1
WO2000068981A1 PCT/FR2000/001181 FR0001181W WO0068981A1 WO 2000068981 A1 WO2000068981 A1 WO 2000068981A1 FR 0001181 W FR0001181 W FR 0001181W WO 0068981 A1 WO0068981 A1 WO 0068981A1
Authority
WO
WIPO (PCT)
Prior art keywords
ions
silicon substrate
substrate
silicon
oxide
Prior art date
Application number
PCT/FR2000/001181
Other languages
English (en)
Inventor
Michael Korwin-Pawlowski
Jean-Pierre Lazzari
Gilles Borsoni
Original Assignee
X-Ion
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Ion filed Critical X-Ion
Priority to JP2000617484A priority Critical patent/JP2002544665A/ja
Priority to EP00927311A priority patent/EP1183717A1/fr
Priority to AU45741/00A priority patent/AU4574100A/en
Publication of WO2000068981A1 publication Critical patent/WO2000068981A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention s'applique à la micro-électronique et vise à former une couche d'oxyde de silicium (31) de faible épaisseur sur la surface d'un substrat de silicium (10) orientée selon le plan 100, pour servir notamment de barrière de diffusion à des oxydes réfractaires (32) de grille (21) de transistor (15, 16, 21). Le procédé consiste à nettoyer ladite surface de silicium, à produire sous vide des ions oxydants faiblement chargés et à les diriger vers ladite surface (14) tout en contrôlant leur énergie cinétique pour que leur vitesse soit sensiblement nulle à l'approche de ladite surface, de manière à provoquer une ouverture de liaisons Si-Si à ladite surface et à combler ces liaisons par des ions oxygène, le substrat de silicium étant maintenu à une température inférieure à 500 °C. Application à la fabrication de circuits intégrés et de mémoires à très haute densité d'intégration.

Description

PROCEDE DE CROISSANCE D'UNE COUCHE D'OXYDE DE SILICIUM DE FAIBLE EPAISSEUR SUR UNE SURFACE DE SUBSTRAT DE SILICIUM ET MACHINE A DEUX REACTEURS
L'invention concerne un procédé de croissance d'une couche d'oxyde de silicium de faible épaisseur sur une surface de substrat de silicium, une telle couche étant notamment apte à former une barrière de diffusion d'oxydes réfractaires pour des composants électroniques intégrés.
L'invention s'applique au domaine de la micro- électronique sur substrat de silicium pour la fabrication de circuits intégrés et de mémoires à très haute densité d' intégration, et plus précisément aux composants électroniques intégrés à de tels circuits ou mémoires, comme des diodes ou des transistors, qui font intervenir des interfaces actives entre un substrat de silicium et des oxydes isolants.
A titre d'exemple, un transistor de type MOS se présente, comme illustré en coupe par la figure 1, sous la forme d'un substrat de silicium monocristallin 10, découpé classiquement selon le plan cristallographique 100. Ce substrat comporte deux zones fortement dopées n+, constituant deux électrodes, la source 11 et le drain 12, limitées par deux bornes 15 et 16 formées de couches épaisses de Si02, d'une épaisseur de l'ordre de 1 à 3 μm, et appelées « oxydes de champ ».
Le substrat 10 est surmonté d'une grille 20 qui présente une surface 14 en contact avec le substrat. La partie inférieure de la grille est constituée d'une couche d'oxyde formant l'oxyde de grille 30. La source, le drain et la grille forment trois pôles. La source et le drain sont revêtus de lames de contact métalliques 40, en général en aluminium, complétant la structure Métal - Oxyde Semiconducteur (soit en abrégé MOS) du transistor.
En ajustant les polarités des électrodes, un courant circule dans une portion active 13 du substrat, appelée « canal », située entre la source et le drain et en regard de la surface 14 de la grille 20. Ce courant est contrôlé par la polarité de la grille qui constitue, avec le canal 13, les faces d'un condensateur. La capacité de ce condensateur est proportionnelle à la constante diélectrique relative de l'isolant formé entre eux par l'oxyde de grille (constante diélectrique relative « εr » égale à 4,4 pour le Si02) .
La largeur « L » de la grille et son rapport avec l'épaisseur « e » de l'oxyde de grille qui en résulte, constituent habituellement des caractéristiques qui définissent la génération technologique d'une filière micro-électronique. C'est ainsi qu'il existe en production la filière 0,35 μm (pour L = 0,35 μm et e = 45 Â) . La tendance restant à la miniaturisation, les filières 0,25 μm et 0,18 μm (pour une épaisseur d'oxyde de grille respectivement de l'ordre de 30-35 et 25 Â) sont actuellement en développement, alors que la filière 0,1 μm
(avec une épaisseur e de l'ordre de 10 à 12 Â) se trouve en étude avancée.
L'oxyde de grille et l'oxyde de champ sont réalisés classiquement par oxydation thermique à température élevée, de l'ordre de 900 à 1000°C. La précision des mesures devant être meilleure que le dixième de l'épaisseur des couches, l'épaisseur de l'oxyde de grille est plus difficile à contrôler : avec un oxyde de grille d'épaisseur environ égale à 25 Â, le contrôle d'épaisseur devrait être plus précis que ±1,25 Â, ce qui constitue en fait la limite de ce qu' il est possible d' atteindre industriellement avec les procédé actuels.
Une autre limitation provient du taux de défauts par unité de surface de l'oxyde de grille. Ce taux augmente sensiblement lorsque l'épaisseur de l'oxyde diminue du fait de la multiplication, dans l'oxyde de silicium 30, de trous minuscules (« pin holes » en terminologie anglo-saxonne) qui forment un court-circuit entre la grille 30 et le canal 13.
Pour s'affranchir de ce défaut, sans diminuer la capacité de l'oxyde de grille, il est connu de réaliser un oxyde de grille à l'aide d'oxydes de matériaux réfractaires de constante diélectrique relative sensiblement supérieure, comme par exemple du Ta205 (εr = 30) ou du Ti02 (εr = 86) . Un tel oxyde est obtenu par pulvérisation cathodique ou par dépôt par bombardement ionique sous condition oxydante (en abrégé IBD, initiales de Ion Beam Déposition en terminologie anglo-saxonne) . Il permet ainsi à capacité constante d'augmenter l'épaisseur d'isolant d'un facteur 10 ou 20.
Cependant, il convient de rechercher un compromis entre une augmentation d'épaisseur, propre à réduire le nombre de « pin-holes », et les performances physiques des composants, notamment en termes de fréquence de coupure, pour lesquelles on recherche toujours une réduction de capacité . De plus, une difficulté importante apparaît avec l'utilisation d'oxydes réfractaires : déposés sur le canal 13, ces oxydes s'allient dans le temps avec le silicium pour constituer le siliciure du métal réfractaire correspondant. Ce siliciure, formé juste sous la grille, détériore fortement la mobilité du canal.
La présente invention vise notamment à permettre l'utilisation de tels oxydes réfractaires sans que les composants aient à subir les chutes de performance précitées. Pour ce faire, un but de l'invention est de former une couche mince de silice d'épaisseur constante et inférieure à 10 Â à la surface du silicium, sans que cette couche ne présente de défauts de structure de type « pin- holes ».
Une telle couche de faible épaisseur peut alors servir de barrière de diffusion efficace d'oxydes réfractaires au regard de la surface active du substrat de silicium en interdisant tout contact interactif avec le substrat de silicium.
Un procédé de traitement de surface de silicium par interaction d'ions à distance a été décrit dans la demande de brevet français FR 2 757 881. Ce procédé a pour objet de traiter ladite surface pour la nettoyer et y former une couche d'un composé isolant. Cependant, il met en oeuvre l'interaction entre des ions fortement chargés (par exemple des ions Argon Ar17+ ou Ar18+) et une surface de silicium selon le plan cristallographique 111.
Appliqué à l'oxydation d'un substrat de silicium d'orientation 100, un tel procédé est à proscrire car un substrat de silicium d'orientation 100 présente des liaisons sensiblement plus difficiles à oxyder qu'une coupe de silicium d'orientation 111. Lorsque des zones de Si02 se forment, les ions fortement chargés créent des charges électrostatiques dans le Si02 et fragilisent les liaisons Si-0 : des agglomérats de Si02 vont éclater par un effet d' « explosion coulombienne ». Ainsi, il n'est pas possible d'obtenir une épaisseur d'oxyde contrôlable avec ce procédé. En outre, la formation de cratères créés par l'effet d'explosion coulombienne est peu compatible avec le dépôt d'un oxyde réfractaire sur une telle surface. Au contraire, un autre but de l'invention est d'obtenir une couche d'oxyde de faible épaisseur qui soit parfaitement contrôlée et notamment compatible avec une couche d'oxyde réfractaire déposé sur ladite couche d'oxyde de faible épaisseur. Pour atteindre ces buts, l'invention propose un procédé de croissance d'une couche d'oxyde de silicium de faible épaisseur inférieure à 10 Â sur la surface d'un substrat de silicium orientée selon le plan 100, ladite couche étant notamment apte à former une barrière de diffusion d'oxydes réfractaires pour des composants électroniques intégrés, le procédé consistant à nettoyer ladite surface de silicium, à produire sous vide des ions oxydants faiblement chargés, à diriger ces ions vers ladite surface tout en contrôlant leur énergie cinétique pour que leur vitesse soit sensiblement nulle à l'approche de ladite surface, de manière à provoquer une ouverture de liaisons Si-Si à ladite surface et à combler ces liaisons par des ions oxygène, le substrat de silicium étant maintenu à une température inférieure à 500°C. Le procédé réalise une oxydation en deux phases, une première phase rapide de formation d'une monocouche de Si02, par saturation des liaisons pendantes avec des ions oxygène, puis une phase d'oxydation lente du silicium par les ions oxydants à travers la monocouche formant écran, avec une vitesse d'oxydation faible, qui tend asymptotiquement vers zéro, mais homogène sur toute la surface. Une telle oxydation homogène et lente permet de contrôler l'épaisseur de la couche avec précision.
D'une manière générale, le substrat de silicium est préalablement nettoyé par gravure sous vide de l'oxyde natif formé sur le substrat. Ce nettoyage peut être réalisé par un procédé de type gravure ionique réactive, connu de l'homme de l'art (en abrégé RIE, initiales de Reactive Ionic Etching en terminologie anglo-saxonne) . Puis, le contrôle du procédé est effectué sous vide à l'aide des paramètres suivants :
- production d'ions oxydants d'énergie cinétique donnée à partir d'une source d'ions par l'application d'un champ électrique contrôlé par une tension d'extraction prédéterminée ;
- contrôle en direction des ions extraits selon leur rapport masse/charge par des moyens de tri magnétique, ou d'application de champ magnétique et/ou électrique; - décélération de ces ions a l'approche de la surface de silicium par l'application d'une tension de décélération ;
- densité prédéterminée des ions oxydants, au niveau de la zone où ils interagissent: avec le substrat, comprise entre 108 et 101S ιons/cm2.s et contrôlée par l'application de champs électriques et/ou magnétiques de focalisation du faisceau d' ions sur le substrat ; et
- maintien du substrat de silicium à une température située entre 200 et 500°C.
Selon des caractéristiques préférées :
- les ions oxydants sont des ions 0+;
- la source produit des ions dont l'énergie cinétique est de quelques keV/q (q étant le nombre de charges par ion) , généralement de 1 à 20 keV/q , et les valeurs des tensions d'extraction sont de l'ordre de quelques kilovolts ; la densité du faisceau d' ions au niveau de l'interaction avec le substrat est comprise entre 1012 et 1014 ιons/cm2.s ;
- l'application de champs électriques et/ou magnétiques dirigent les ions vers le substrat ; une sélection fine des ions en vitesse et en direction est réalisée par des moyens de filtrage de type passe-bande ou passe-haut à champ électrique, qui sélectionne les ions en fonction de leur énergie cinétique, couplé à des moyens de collimation, qui éliminent les ions dont la vitesse latérale est supérieure à un certain seuil, constitués par exemple par une série de diaphragmes de l'ordre du millimètre de diamètre.
En variante, l'invention propose un procédé de croissance d'une couche d'oxyde de silicium de faible épaisseur sur la surface d'un substrat de silicium orientée selon le plan 100, consistant à compléter une étape de nettoyage de ladite surface par une étape de passivation de cette surface à l'aide d'une hydrogénation formant une monocouche d'hydrogène, à produire sous vide des ions d'un gaz rare modérément et uniformément chargés, la charge par ion étant prise dans l'intervalle variant entre +1 et +14, et à les diriger vers ladite surface tout en contrôlant leur énergie cinétique pour que leur vitesse soit sensiblement nulle à l'approche de ladite surface, de manière à provoquer une ouverture des liaisons pendantes Si-H à ladite surface, et à introduire sous vide du gaz oxygène contrôlé en pression de manière à combler les liaisons ouvertes, le substrat de silicium étant maintenue à une température inférieure à 500 °C.
L'hydrogénation peut être réalisée à l'aide d'un bain d'acide fluorhydrique et d'ions ammonium. La passivation ainsi obtenue est du type de celle mise en oeuvre par la société BELL TELEPHONE Inc.
Ce procédé est auto-stoppant car la phase d'ouverture des liaisons sur la monocouche d'hydrogène est auto- stoppante. En effet, les charges électrostatiques générées par l'apport continu de nouveaux ions sont neutralisées par des électrons issus du substrat semi-conducteur. Ensuite, la couche d'oxydation ne peut se former que sur les liaisons pendantes issues de la monocouche d'hydrogène.
D'une manière générale, l'obtention de la couche mince de Si02 est contrôlée par les paramètres suivants : production d'ions par application d'une tension d'extraction à la sortie d'une source d'ions, contrôle des ions en direction par tri magnétique en fonction du rapport masse/charge, puis décélération de ces ions à l'approche de la surface de silicium par l'application d'une tension de décélération ;
- densité des ions au niveau de la zone d'interaction comprise entre 108 et 1016 ions/cm2, s, et contrôlée par des champs électriques et/ou magnétiques de focalisation du faisceau sur le substrat ; - maintien du substrat de silicium à une température située entre 200 et 500°C.
Selon des caractéristiques préférées :
- la source produit des ions d'énergie cinétique de quelques keV/q (q étant le nombre de charges par ion) , généralement de 1 à 20 keV/q ; la densité d' ions incidents au niveau de l'interaction est comprise entre 1012 et 1014 ions/cm2, s ;
- des moyens d'application de champs électriques et/ou magnétiques dirigent les ions vers le substrat ;
- des moyens de sélection fine des ions en vitesse et en direction sont constitués par un filtre de type passe- bande ou passe-haut à champ électrique, qui sélectionne les ions en fonction de leur énergie cinétique, couplé à des moyens de collimation, qui éliminent les ions dont la vitesse latérale est supérieure à un certain seuil ;
- les moyens de collimation sont constitués par une série de diaphragmes de l'ordre du millimètre de diamètre; les valeurs des tensions d'extraction et de décélération sont de l'ordre de quelques kV ;
- le contrôle du procédé est effectué par la charge des ions sélectionnés, la densité de ces ions au niveau de l'interaction, et la température du substrat.
Selon d'autres caractéristiques préférées : - un dispositif de contrôle de la position du faisceau d'ions est disposé sur le trajet du faisceau ;
- les ions sont des ions de gaz rare, en particulier des ions Argon dont la charge uniforme est comprise au sens large entre +1 et +14 ; - le substrat de silicium est maintenue sous vide pour recevoir un dépôt d'oxyde réfractaire selon des méthodes connues .
L' invention concerne également une machine à trois chambres pour la réalisation d'une grille de composant électronique intégré, mettant en œuvre le procédé de l'invention. Une telle machine comporte un sas d'entrée pouvant servir, si besoin est, d'enceinte de gravure RIE sous vide. La gravure peut également être effectuée dans une autre chambre de réaction. Le sas sert d'entrée à un premier réacteur, dédié à la réalisation de la couche mince de Si02, et de transfert du substrat de silicium ainsi oxydée du premier réacteur vers un second réacteur dédié au dépôt de l'oxyde de métal réfractaire. Ce dépôt est réalisé par des moyens classiques de pulvérisation cathodique ou par IBD.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit, relative à des exemples de réalisation non limitatifs, en référence aux figures annexées qui représentent respectivement :
- la figure 1 (déjà décrite), une vue en coupe d'un transistor de type MOS à oxyde de grille formé d'une couche de Si02 ;
- la figure 2, une vue en coupe d'un transistor de type MOS dont l'oxyde de grille est constitué d'une couche mince de Si02, formée selon le procédé de l'invention, et d'une couche plus épaisse d'oxyde de métal réfractaire ; la figure 3, un graphique de la croissance de l'épaisseur de la couche de Si02 en fonction du temps selon un procédé d'oxydation préférentiel de l'invention ;
- la figure 4, une vue en coupe schématique du substrat de silicium avec une mince couche de Si02 formée selon une variante du procédé d'oxydation de l'invention; et
- la figure 5, le schéma de principe d'une machine à deux réacteurs pour réaliser une grille de composant électronique intégré, mettant en œuvre le procédé de 1' invention .
Le transistor MOS illustré en figure 2 comporte, outre l'oxyde de champ, la source, le drain et le canal du substrat de silicium déjà représentés sur la figure 1 avec les mêmes signes de référence, une grille 21. Cette grille, constituée généralement de silicium polycristallm, comporte selon l'invention une couche mince 31 de Sι02, d'épaisseur égaie a environ 5 Â dans l'exemple illustre, sous-jacente a une couche 32 d'oxyde de Titane Tι02, d'épaisseur égale a environ 20 Â.
La couche mince de Sι02, réalisée selon le procède préférentiel de l'invention, présente un état de surface avec une très faible rugosité, et une épaisseur sensiblement constante du fait de l' homogénéité d'oxydation obtenue conformément a l'invention.
Préalablement a toute manipulation, le substrat de silicium 100 est tout d'abord décape dans un bain d'acide fluorhydπque . Ce décapage est suivi d'un rinçage a l'eau desionisee par permutation.
Puis le substrat est dispose dans un reacteur sous vide pousse entre 10"8 et 10"11 mbar par des moyens de pompage connus .
L'oxyde natif qui pourrait rester sur le substrat est grave par gravure RIE dans une enceinte sous vide, bien connue de l'homme de l'art, puis, sans rompre la chaîne du vide, le substrat est introduit dans le reacteur pour procéder a la croissance de la couche mince d'oxyde proprement dite. Ce reacteur est équipe d'une source de faisceau d'ions
0+, connue de l'homme de l'art. Une source d'ions peut être une source a résonance cyclotronique électronique de type
ECR (initiales de Electron Cyclotron Résonance en terminologie anglo-saxonne), les ions étant confines dans un plasma chauffe par des ondes radiofrequence .
La source produit des ions a basse énergie cinétique, de quelques keV/q (q étant le nombre de charges par ion) , généralement de 1 a 20 keV/q, 10 keV/q dans l'exemple de mise en oeuvre. L'énergie cinétique d'extraction est réglée par l'application d'une tension d'extraction, qui est égale a 10 kV dans le cas présent.
Les paramètres de réglage de la source sont par ailleurs ajustés pour fournir le débit d'ions souhaite. Les cimensions du faisceau d' ions extrait sont également réglées par les moyens appropriés, connus de l'homme de l'art, pour définir, avec le débit, la densité du faisceau d'ions au niveau du substrat, c'est-a-dire le nombre d'ions par unité de surface et de temps. Les ions extraits sont tries, suivant leur rapport masse/charge, par un aimant de tri associe à la source. Un « scanner » (analyseur en dénomination anglo-saxonne) à collection de charges contrôle la position du faisceau d'ions triés pour le diriger vers le substrat de silicium. Ce scanner est formé d'un fil, d'une grille ou de plaques qui recueille les charges selon deux directions principales et orthogonales, afin de permettre un comptage des charges selon ces deux directions . Ce comptage permet alors de mesurer les profils d'intensité et de repérer la position du faisceau.
Il est également possible d'utiliser un détecteur de lumière comportant un tel scanner et d'établir le profil d'intensité et la position du faisceau à partir du nombre de photons émis par les ions captes sur le fil, la grille ou les plaques.
Les ions sont plus précisément sélectionnés par des moyens de sélection d'ions, constitués par :
- un filtre de type passe-bande ou passe-haut à champ électrique, connu de l'homme de l'art, qui sélectionne les ions en fonction de leur énergie cinétique, les ions d' énergie égale a environ 10 keV/q étant sélectionnes dans cet exemple ; couple a
- une série de diaphragmes, de diamètre de l'ordre du millimètre, disposes à quelques dizaines de centimètres les uns des autres : ces moyens éliminent les ions dont la composante latérale de vitesse, perpendiculaire à la direction générale du faisceau, est supérieure à une valeur donnée, correspondant ici à une énergie cinétique de 1 eV/q. Le substrat de silicium est maintenu à une température inférieure à 500°C, de l'ordre de 300°C par exemple, à l'aide d'un système de chauffage adapté.
Un champ électrique de décélération ralentit les ions à l'approche de la surface de silicium jusqu'à atteindre une énergie cinétique proche de zéro. Ce champ électrique est produit au milieu d'un condensateur plan formé par une électrode et le substrat entre lesquels on applique une tension de décélération. Cette tension, réglée par un potentiomètre, est ajustée généralement entre 1 et 20 kV, 10 kV dans notre exemple, pour donner à chaque ion 0+ une énergie comprise entre quelques eV/q et 0.
Dans ces conditions, la majorité des interactions des ions avec le substrat a lieu à environ une dizaine d'Angstrôms au-dessus de la surface du substrat. La densité des ions au niveau de la zone où ils interagissent avec la surface est contrôlée par le débit de la source d' ions et par les dimensions du faisceau dans cette zone. Le débit d'émission est réglé par les moyens appropriés, connus de l'homme de l'art, et le faisceau est focalisé au niveau de la zone d' interaction au moyen de lentilles électrostatiques unipolaires ou par l'utilisation de champs électriques ou magnétiques.
Le mécanisme réactionnel qui se produit lors de cette interaction est une extraction d' électrons de la surface de silicium, entraînant l'ouverture des liaisons Si-Si à la superficie de la surface traitée, et donc la formation de liaisons pendantes. Ces liaisons pendantes sont alors comblées par des ions 0+ pour former une couche de Si02 en superficie. Le chauffage du substrat de silicium facilite l'ouverture des liaisons, la formation des liaisons pendantes et le comblement de ces liaisons.
L'oxydation du substrat de silicium s'effectue en deux phases, comme illustré schématiquement à la figure 3 par la courbe de croissance dans le temps t de l'épaisseur e de silicium oxydé :
- une première phase A jusqu'au point Po, correspondant à une oxydation rapide durant t0 (par exemple quelques secondes), pendant laquelle les liaisons superficielles de silicium s'ouvrent pour former des liaisons pendantes, comblées par des ions 0+ comme expliqué ci-dessus ; la monocouche formée en superficie a une épaisseur eo, d'environ 3 à 5 Â dans l'exemple de réalisation ; une seconde phase B d'oxydation très lente et homogène à travers la monocouche de Sι02 de la première phase formant écran ; la vitesse d'oxydation tendant alors asymptotiquement vers zéro de manière homogène sur toute la surface, l'épaisseur d'oxydation du substrat de silicium tend également asymptotiquement vers une valeur constante, ce qui permet de contrôler cette épaisseur avec précision en fonction du temps.
L'allure de la courbe en phase A, la position du point
P0 (valeurs de eo et de to) , et l'allure de la branche asymptotique en phase B sont directement dépendants de la densité des ions, comprise entre 1012 à 1014 ιons/cm2.s, et de la température du silicium, comprise entre 200 et 500°C.
Dans l'exemple de mise en œuvre :
- le faisceau d' ions 0+ a une intensité de 10 μA et une section de 1 cm2 ; - la densité d'ions incidents s'élève à 6.1013 ιons/cm2.s, ce qui permet d'oxyder 1 cm2 de substrat après une durée to d' environ 4 secondes ; et
- la température est prise égale à 300°C.
Dans une variante du procédé selon l'invention, l'étape de nettoyage du substrat de silicium est complétée par une étape de passivation de la surface par hydrogénation à l'aide d'un bain d'acide fluorhydπque et d'ions ammonium. La surface de silicium est alors recouverte d'une couche unique d'hydrogène formant des liaisons Si-H. II faut noter que la présence d'hydrogène en surface retarde la formation de l'oxyde natif, ce qui laisse suffisamment de temps pour introduire le substrat, après hydrogénation, dans le réacteur pour procéder à l' oxydation. Des moyens de production d' ions faiblement ou moyennement cnargés, par exemple Ar8+, sont prévus à la place des moyens de production des ions 0+ dans le réacteur décrit précédemment. Les moyens d'application de tension, de sélection d'ions, et de température sont conservés. Les ions Argon, générés avec une énergie aussi faible que celle des ions 0+ de l'exemple précédent, sont dirigés vers la surface du substrat de silicium et décélères à l'approche de cette surface dans les conditions décrits précédemment . La tension de décélération appliquée permet d'empêcher toute pénétration ou tout contact des ions avec la surface de silicium. Comme dans le cas précédent, la valeur de la tension de décélération règle la distance d'approche des ions et la dimension de la zone d'extraction des électrons. Les ions Argon approchant la surface de silicium extraient les électrons de la monocouche hydrogénée, provoquant l'apparition de liaisons hydrogène pendantes. Les ions Argon sont ensuite rétroréfléchis par répulsion électrostatique du fait αe la création de charges électrostatiques positives en regard de ces ions lors de l'extraction des électrons.
L'oxydation se fait alors par introduction de gaz oxygène dans l'enceinte sous vide, sous une pression partielle comprise entre 10~5 et 10"9 mbar, égale à 10"7 mbar dans l'exemple de réalisation. A chaque ouverture d'une liaison hydrogène, un comblement par de l'oxygène est réalisé dans ces conditions de pression. Le chauffage du substrat de silicium à 300°C facilite l'oxydation.
Le phénomène est auto-stoppant car la réaction d'oxydation ralentit pu s s'arrête d'elle-même lorsqu'il n'existe plus de liaisons hydrogène pendantes à remplacer par des liaisons oxygène en surface. En effet, comme illustré par la figure 4, une fois formée sur le substrat de silicium 40 une couche superficielle de Sι02 41, les charges électrostatiques générées par l'arrivée de nouveaux ions Argon Ar8+ 42 sont neutralisées par l'extraction d'électrons 43 issus de couches profondes du substrat de silicium 40. Ces électrons sont transportés à travers la couche superficielle 41 par un effet de type « effet tunnel ».
Dans cet exemple de réalisation, la couche de Sι02 monomoléculaire formée a une épaisseur de l'ordre de 3 à 5 Â. Le contrôle et la durée de l'oxydation sont réglés par le choix de la charge des ions Argon, +4 à +8, la densité de ces ions, de préférence de 1012 à 1014 ions/cm2, la pression résiduelle et la température du substrat de silicium, comprise entre 200 et 500°C. Dans l'exemple de mise en œuvre :
- le faisceau d'ions Ar+8 forme un courant d'intensité égale à 80 μA avec une section de 1 cm2 ; la densité d'ions incidents s'élève à 6.1013 ιons/cm2.s, ce qui permet d'oxyder 1 cm2 de substrat après une durée to d' environ 1 seconde ; et
- la température est prise égale à 300°C. Une fois la couche mince d'oxyde de silicium réalisée selon l'un ou l'autre des modes précédents, le substrat de silicium est transféré sous vide du premier réacteur vers un deuxième réacteur afin de recevoir le dépôt d' oxyde réfractaire . Selon un exemple de réalisation illustré en figure 5, le premier réacteur 51, dédié à la réalisation de la couche ultra mince de Si02, et le deuxième réacteur 52, dédié au dépôt de l'oxyde de métal réfractaire, sont reliés entre eux par un sas commun 53. Ce sas d'entrée du substrat de silicium, maintenu sous vide poussé de 10~9 à 10-10 Pa, assure également le transfert du substrat oxydé du premier réacteur vers le deuxième réacteur où le dépôt de l'oxyde de grille est réalisé par des moyens classiques, pulvérisation cathodique ou par bombardement ionique sous condition oxydante. L'ensemble des deux réacteurs et du sas forment une machine 50.
L'étape de gravure RIE en vue d'éliminer la couche d'oxyde natif peut être réalisée dans le sas ou dans un troisième réacteur (non représenté) .
L'invention n'est pas limitée aux exemples de réalisation décrits et représentés. En particulier, le procédé peut utiliser des ions 0++, ou des ions provenant d'autres agents oxydants, comme des ions issus de la vapeur d'eau ou d'autres gaz oxydants. Pour la variante du procédé, on peut par exemple utiliser d'autres types d'ions faiblement ou moyennement chargés, par exemple des ions de gaz rares comme du Krypton ou du Néon, avec une température d'oxydation pouvant aller jusqu'à 500°C pour les ions les plus faiblement chargés. Par ailleurs, la production d'ions peut être stoppée lorsque le gaz oxygène est envoyé ou peut être poursuivie jusqu'à la fin de l'oxydation.

Claims

REVENDICATIONS
1. Procédé de croissance d'une couche d'oxyde de silicium (31, 41) de faible épaisseur inférieure à 10 Â sur la surface (14) d'un substrat de silicium (10) orientée selon le plan 100, ladite couche étant notamment apte à former une barrière de diffusion d'oxydes réfractaires (32) pour des composants électroniques intégrés, le procédé consistant à nettoyer ladite surface de silicium, à produire sous vide des ions oxydants faiblement charges et à les diriger vers ladite surface (14) tout en contrôlant leur énergie cinétique pour que leur vitesse soit sensiblement nulle à l'approche de ladite surface, de manière à provoquer une ouverture de liaisons Si-Si a ladite surface et à combler ces liaisons par des ions oxygène, le substrat de silicium étant maintenu à une température inférieure à 500°C, et à contrôler la densité des ions au niveau de la zone d'interaction avec le substrat pour que cette densité d'ions soit comprise entre 1012 et 1014 ions/cm2 .s.
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de nettoyage est réalisée par gravure ionique réactive de l'oxyde natif, en ce que la production d'ions est contrôlée par tri magnétique, et en ce que ces ions sont décélères à l'approche de la surface de silicium par l'application d'une tension de décélération, la température du substrat étant maintenue entre 200 et 500°C.
3. Procédé selon la revendication 2, caractérisé en ce qu'une sélection fine des ions est réalisée par filtrage, filtrage en énergie cinétique par champ électrique de type passe-bande ou passe-haut, et filtrage en direction par collimation.
4. Procédé de croissance d'une couche d'oxyde de silicium (31, 41) de faible épaisseur à une surface (14) de substrat de silicium orientée selon le plan 100, consistant à compléter une étape de nettoyage de ladite surface par une étape de passivation de cette surface a l'aide d'une hydrogénation formant une monocouche d'hydrogène, à produire sous vide des ions d'un gaz rare modérément et uniformément chargés, la charge par ion étant prise dans l'intervalle variant entre +1 et +14, et à les diriger vers ladite surface tout en contrôlant leur énergie cinétique pour que leur vitesse soit sensiblement nulle à l'approche de ladite surface, de manière à provoquer une ouverture des liaisons pendantes Si-H à ladite surface, et à introduire du gaz oxygène contrôlé en pression de manière à combler les liaisons ouvertes, le substrat de silicium étant maintenu à une température située entre 200 et 500°C et la densité d'ions incidents étant comprise entre 1012 et
Figure imgf000020_0001
5. Procédé selon la revendication 4, caractérisé en ce que l'hydrogénation est réalisée à l'aide d'un bain d'acide fluorhydπque et d'ions ammonium.
6. Procédé selon l'une des revendications 4 et 5, caractérisé en ce que les ions sont triés, contrôlés par tri, sélectionnés en direction puis décélères, et en ce que le contrôle du procède est effectué par la charge des ions sélectionnés, la densité de ces ions au niveau de la zone d' interaction avec le substrat et la température du substrat .
7. Procédé selon la revendication 6, caractérisé en ce qu'une sélection fine des ions en vitesse et en direction est réalisée par filtrage, filtrage en énergie cinétique par champ électrique de type passe-bande ou passe-haut, et filtrage en direction par champ magnétique .
8. Procédé selon l'une quelconque des revendications 6 11, caractérisé en ce que le gaz rare est choisi parmi l'Argon, le Krypton et le Néon.
9. Procédé selon la revendication 8, caractérisé en ce que les charges des ions Argon sont comprises dans l'intervalle allant de +1 à +14.
10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que plus la charge de l'ion utilisé est faible, plus la température du substrat de silicium est élevée dans l'intervalle indiqué.
11. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le substrat de silicium est maintenue sous vide pour recevoir un dépôt d'oxyde réfractaire.
12. Machine à plusieurs réacteurs pour la réalisation d'une grille de composant électronique intégré, caractérisée en ce qu'elle comporte un sas (53) servant d'entrée à un premier réacteur (51), dédié à la réalisation de la couche mince de SιO_ d'un substrat de silicium conformément à l'une des revendications précédentes, et de transfert du substrat ainsi oxydée (31, 41) du premier réacteur vers un deuxième réacteur (52) dédié au dépôt de l'oxyde de métal réfractaire, ce dépôt étant réalisé par pulvérisation cathodique ou par IBD.
13. Machine selon la revendication 12, caractérisée en ce que l'étape de gravure selon la revendication 2 est réalisée dans le sas (53) .
14. Machine selon la revendication 12, caractérisé en ce que l'étape de gravure selon la revendication 2 est effectuée dans un troisième réacteur de la machine.
PCT/FR2000/001181 1999-05-07 2000-05-03 Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs WO2000068981A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000617484A JP2002544665A (ja) 1999-05-07 2000-05-03 シリコン基板表面上への酸化珪素薄膜の成長方法及び２つの反応器を有する装置
EP00927311A EP1183717A1 (fr) 1999-05-07 2000-05-03 Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs
AU45741/00A AU4574100A (en) 1999-05-07 2000-05-03 Method for the growth of a thin silicon oxide layer on a silicon substrate surface and double reactor machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/05834 1999-05-07
FR9905834A FR2793349B1 (fr) 1999-05-07 1999-05-07 Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs de mise en oeuvre

Publications (1)

Publication Number Publication Date
WO2000068981A1 true WO2000068981A1 (fr) 2000-11-16

Family

ID=9545338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/001181 WO2000068981A1 (fr) 1999-05-07 2000-05-03 Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs

Country Status (5)

Country Link
EP (1) EP1183717A1 (fr)
JP (1) JP2002544665A (fr)
AU (1) AU4574100A (fr)
FR (1) FR2793349B1 (fr)
WO (1) WO2000068981A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013349A2 (fr) * 2003-07-31 2005-02-10 Fsi International, Inc. Croissance controlee de couches d'oxyde uniformes, en particulier de couches ultraminces
WO2006016986A2 (fr) * 2004-07-09 2006-02-16 The Trustees Of Dartmouth College Sélecteur de masse électronique en parcours

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275833B2 (en) * 2012-02-03 2016-03-01 Seagate Technology Llc Methods of forming layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2757881A1 (fr) * 1996-12-31 1998-07-03 Univ Paris Curie Procede de traitement d'une surface d'un semi-conducteur, dispositif correspondant et semi-conducteur associe

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2757881A1 (fr) * 1996-12-31 1998-07-03 Univ Paris Curie Procede de traitement d'une surface d'un semi-conducteur, dispositif correspondant et semi-conducteur associe

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AL-BAYATI A H ET AL: "HOMOEPITAXY AND CONTROLLED OXIDATION OF SILICON AT LOW TEMPERATURESUSING LOW-ENERGY ION BEAMS", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B,US,AMERICAN INSTITUTE OF PHYSICS. NEW YORK, vol. 13, no. 4, pages 1639-1644, XP000542861, ISSN: 0734-211X *
CHANANA R K ET AL: "Electrical properties of 6.3 nm rf oxygen plasma oxide grown near room temperature with in situ dry cleaning of Si surface", SOLID STATE ELECTRONICS,GB,ELSEVIER SCIENCE PUBLISHERS, BARKING, vol. 38, no. 5, 1 May 1995 (1995-05-01), pages 1075 - 1080, XP004013317, ISSN: 0038-1101 *
HECHT M H ET AL: "OXIDATION OF SILICON WITH A 5 EV O- BEAM", APPLIED PHYSICS LETTERS,US,AMERICAN INSTITUTE OF PHYSICS. NEW YORK, vol. 54, no. 5, 30 January 1989 (1989-01-30), pages 421 - 423, XP000025804, ISSN: 0003-6951 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013349A2 (fr) * 2003-07-31 2005-02-10 Fsi International, Inc. Croissance controlee de couches d'oxyde uniformes, en particulier de couches ultraminces
WO2005013349A3 (fr) * 2003-07-31 2005-05-12 Fsi Int Inc Croissance controlee de couches d'oxyde uniformes, en particulier de couches ultraminces
US7235495B2 (en) 2003-07-31 2007-06-26 Fsi International, Inc. Controlled growth of highly uniform, oxide layers, especially ultrathin layers
WO2006016986A2 (fr) * 2004-07-09 2006-02-16 The Trustees Of Dartmouth College Sélecteur de masse électronique en parcours
WO2006016986A3 (fr) * 2004-07-09 2006-11-23 Dartmouth College Sélecteur de masse électronique en parcours

Also Published As

Publication number Publication date
EP1183717A1 (fr) 2002-03-06
FR2793349B1 (fr) 2003-06-27
FR2793349A1 (fr) 2000-11-10
AU4574100A (en) 2000-11-21
JP2002544665A (ja) 2002-12-24

Similar Documents

Publication Publication Date Title
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP0801419A1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
US9941445B2 (en) Method for randomly texturing a semiconductor substrate
FR2600269A1 (fr) Procede et agencement pour pulveriser une matiere par decharge a haute frequence
FR2735900A1 (fr) Source d'electrons du type a emission de champ et procede pour la fabriquer
FR2604298A1 (fr) Procede de realisation d'une prise de contact electrique sur un substrat en hgcdte de conductivite p et application a la fabrication d'une diode n/p
FR2643192A1 (fr) Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
EP1183717A1 (fr) Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs
FR2811474A1 (fr) Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
EP3579151B1 (fr) Procede de fabrication d'un calculateur a reseaux de neurones recurrents
BE1025681B1 (fr) Procédé de traitement d'un substrat et dispositif de circuit intégré
FR2987935A1 (fr) Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
EP2830086A1 (fr) Procédé de fabrication d'un espaceur pour cellule mémoire électronique a double grille et cellule mémoire électronique associée
EP4006996A2 (fr) Dispositif quantique et procédé de réalisation
FR2793264A1 (fr) Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres
WO2002035609A1 (fr) Procede de realisation d'un oxyde de grille forme sur substrat semi-conducteur
EP3671815A1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP0177422A1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
FR2797349A1 (fr) Composant a elements mono-electron et dispositif quantique, ainsi que procede industriel de realisation et reacteur multichambres de mise en oeuvre
EP0544369B1 (fr) Méthode pour traiter le silicium poreux pour récupérer la luminescence
EP0143714B1 (fr) Ecran luminescent et procédé de fabrication d'un tel écran
EP0650185A1 (fr) Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques
WO2022175618A1 (fr) Dispositif pyroelectrique comprenant un substrat a couche superficielle pyroelectrique et procede de realisation

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 617484

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 2000927311

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000927311

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWW Wipo information: withdrawn in national office

Ref document number: 2000927311

Country of ref document: EP