WO2000039921A1 - Unite de telecommunication mobile - Google Patents

Unite de telecommunication mobile Download PDF

Info

Publication number
WO2000039921A1
WO2000039921A1 PCT/JP1998/005921 JP9805921W WO0039921A1 WO 2000039921 A1 WO2000039921 A1 WO 2000039921A1 JP 9805921 W JP9805921 W JP 9805921W WO 0039921 A1 WO0039921 A1 WO 0039921A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
mobile communication
supply voltage
power supply
communication device
Prior art date
Application number
PCT/JP1998/005921
Other languages
English (en)
French (fr)
Inventor
Yoshikuni Matsunaga
Isao Yoshida
Mineo Katsueda
Masatoshi Morikawa
Toru Fujioka
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1998/005921 priority Critical patent/WO2000039921A1/ja
Priority to KR1020017007401A priority patent/KR20010108018A/ko
Priority to TW088102773A priority patent/TW462147B/zh
Publication of WO2000039921A1 publication Critical patent/WO2000039921A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602Combinations of several amplifiers
    • H03F3/604Combinations of several amplifiers using FET's
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Definitions

  • the present invention relates to a mobile communication device using a microwave band of 30 MHZ or more, and more particularly to a technique effective when applied to a high-frequency power amplifier that amplifies and outputs a high-frequency signal.
  • the device generally includes an antenna that emits and receives radio waves, a high-frequency power amplifier that amplifies a power-modulated high-frequency signal and supplies the antenna to the antenna, a receiving unit that performs signal processing on the high-frequency signal received by the antenna, and
  • the structure of such a mobile communication device is described in, for example, “Hitachi Review,” vol. 78, No. 11 (1996-1996). 11), pp. 21-26.
  • the reason mobile communication devices have become widespread is that they can transmit information “anytime, anywhere, with anyone” by taking advantage of their small size and light weight.
  • further reduction in size and weight and power consumption of the mobile communication device are demanded. Therefore, it is necessary to reduce the size and weight of the component layers of each mobile communication device and to reduce power consumption.
  • One of the above components is a high-frequency power amplifier that supplies a high-frequency signal to an antenna.
  • this high-frequency power amplifier consumes the largest power among the components that make up a mobile communication device. Therefore, the power consumption of mobile communication devices can be further reduced.
  • it is effective to reduce the power consumption of the high-frequency power amplifier, that is, to improve the efficiency of the high-frequency power amplifier.
  • this type of high-frequency amplifier of a mobile communication device is disclosed in, for example, Japanese Patent Application Laid-Open Nos. 5-152976 and 8-222973.
  • FIG. 13 is a diagram showing a schematic configuration of a high-frequency power amplifier studied prior to the present invention.
  • reference numeral 1 denotes an input matching circuit (IMC: Input matching circuit)
  • 2 denotes an interstage matching circuit (ISMC)
  • 3 denotes an output matching circuit
  • 4 denotes a driving circuit
  • Pin denotes an input power ( Terminal)
  • Vapc indicates the output power control voltage
  • Vdd indicates the power supply voltage
  • Pout indicates the output power (terminal).
  • the bias voltage to the gate of the amplification element T1 is supplied by dividing the output power control voltage Vapc by the resistors R1 and R2. Further, the power supply voltage Vdd is supplied to the drain of the amplification element T1 through the strip line SL1.
  • the output matching circuit 3 is composed of fixed capacitors C1, C2, C3, C4 and a strip line SL2.
  • the capacitor C4 is a coupling capacitor for cutting the DC bias current.
  • the capacitance values of the capacitors C1 to C3 and the length and width of the strip line SL2 are adjusted so that the impedance between the amplifier T1 and the output terminal matches.
  • the input matching circuit 1 and the interstage matching circuit 2 are also composed of a plurality of capacitors and strip lines, and are connected between the input terminal and the driving circuit 4 and between the driving circuit 4 and the amplifying element T1. Each impedance is matched.
  • the operating frequency is 900 MHz
  • the values of the fixed capacitors C1 to C4 are respectively 6 pF or 8 pF for C1, 7 pF for C2, lpF for C3, and 18 for C4.
  • p F is used as an example.
  • FIG. 14 shows an example of the characteristics of the high-frequency power amplifier studied prior to the present invention.
  • (A) of FIG. 14 is a graph showing the relationship between the output power Pout and the efficiency 7] when the power supply voltage Vdd is a normal 3.5 V.
  • (B) of the figure is a graph showing the relationship between the power supply voltage Vdd and the output power Pout.
  • the output matching circuit of this high-frequency power amplifier Output power Pout of target performance even when Vdd drops to 3.0 V due to battery exhaustion (e.g., at a frequency of 90 OMHz, the target performance of output power Pout, 3.0 W when power supply voltage Vdd is 3.0 V When the power supply voltage Vdd is 3.5 V, it is 3.6 W.) Tuning (matching) is performed to obtain the power supply voltage Vdd. In other words, output-priority tuning is performed.
  • the tuning of the output priority is a tuning in which the value of the capacitor constituting the output matching circuit 3 is reduced to increase the output power Pout.
  • the output power Pout obtained when the smaller value of 6 pF is used as the value of the capacitor C1 is 3W (point? 11) of the target performance when the power supply voltage Vdd is 3.0V.
  • the output power Pout when the power supply voltage Vdd is the normal 3.5 V is 4 W (point P 1) as shown in (B) of FIG. Exceeds the target performance of 3.6W. However, from (B) in the figure, the efficiency 7? Is 45% (point P 1), which is lower.
  • the tuning with the priority on the efficiency is a tuning for increasing the efficiency of the output matching circuit 3 by increasing the value of the capacitor constituting the matching circuit 3. Therefore, using the larger value of 8 pF as the value of the capacitor C1, tune the efficiency as high as 49% (point P2) as shown in Fig. 14 (A).
  • the output power Pout when the power supply voltage Vdd is 3.5V is 3.6W (point P2), which is the target performance.
  • the output power Pout drops to 2.7 W (point P21) as shown in (B) of FIG. 14 and does not reach the target performance.
  • the output-priority tuning in order to achieve the target performance, the output-priority tuning must prioritize the output power when the power supply voltage is as low as 3.0 V. Must. For this reason, the power supply voltage is 3.5 V In this case, the output power on the higher side becomes oversuck, and the efficiency is reduced.
  • the present invention has been made to solve such a problem, and an object of the present invention is to achieve low power consumption, that is, high efficiency of a high-frequency power amplifier in a mobile communication device. It is to provide the technology which becomes.
  • a mobile communication device includes: an antenna that emits and receives radio waves; a high-frequency power amplifier that amplifies a power-modulated high-frequency signal and supplies the high-frequency signal to the antenna; A high-frequency power amplifier, comprising: a receiving unit that performs signal processing on the obtained high-frequency signal; a control unit that performs these controls; and a battery that supplies a power supply voltage thereto.
  • An element including a drive circuit); an input matching circuit for performing input impedance matching; an interstage matching circuit for performing impedance matching between the amplifying elements; and an output based on a power supply voltage level applied to the amplifying element.
  • an output matching circuit provided with means for changing the state of impedance matching.
  • the means for changing the state of impedance matching of the output according to the level of the power supply voltage applied to the amplifying element is constituted by a variable capacitance element.
  • a variable capacitance element a MOS element can be used.
  • MOS type The device may have an inversion layer.
  • the means for changing the state of impedance matching of the output according to the level of the power supply voltage applied to the amplifying element includes an inverter having a power supply voltage as an input, and a paricap to which the output of the inverter is applied. Is also good.
  • the amplifying element is an insulated gate field effect transistor.
  • an insulated gate field effect transistor having a parallel connection configuration can be used as the amplifying element.
  • FIG. 1 is a diagram illustrating a schematic configuration example (block diagram) of a mobile communication device according to the present invention
  • FIG. 2 is a diagram illustrating a circuit configuration example of a high-frequency power amplifier according to a first embodiment of the present invention
  • 3 is a diagram showing an operation example of the inverter element in the first embodiment
  • FIG. 4 is a diagram showing an example of the capacitance-voltage characteristics of the varicap in the first embodiment
  • FIG. FIG. 6 is a diagram illustrating a characteristic example of the high-frequency power amplifier according to the second embodiment
  • FIG. 6 is a diagram illustrating a circuit configuration example of the high-frequency power amplifier according to the second embodiment of the present invention
  • FIG. 8 is a diagram illustrating an example of the structure of a variable capacitor
  • FIG. 8 is a diagram illustrating an example of a capacitance-voltage characteristic of the variable capacitor in the second embodiment
  • FIG. 9 is a diagram illustrating a high-frequency power in the third embodiment of the present invention.
  • FIG. 10 is a diagram showing an example of a circuit configuration of an amplifier.
  • FIG. 10 shows a fourth example of the present invention.
  • FIG. 11 is a diagram illustrating a circuit configuration example of a high-frequency power amplifier according to an embodiment.
  • FIG. 11 is a diagram illustrating a layout example after an amplification element according to a fourth embodiment of the present invention.
  • FIG. 12 is a diagram illustrating a fifth embodiment of the present invention.
  • FIG. 13 is a diagram showing an example of a circuit configuration of the high-frequency power amplifier according to the embodiment of the present invention.
  • FIG. 13 is a diagram showing an example of a circuit configuration of the high-frequency power amplifier studied prior to the present invention
  • FIG. 4 is a diagram showing an example of characteristics of a high-frequency power amplifier.
  • FIG. 1 is a block diagram showing a schematic configuration of a mobile communication device of the present invention.
  • the mobile communication device shown in the figure is configured as a zone-selection (or cell-selection) mobile phone, so-called cellular.
  • the mobile communication device of the present embodiment includes an antenna 51 for emitting and receiving radio waves, a transmitting unit 20 for modulating a low frequency signal to convert it into a high frequency signal in a microwave band, and amplifies the high frequency signal.
  • Radio frequency power amplifier (RFPA) 24 to supply the antenna 51 with a signal
  • a receiver 30 that processes the high-frequency signal received by the antenna 51, and control to perform these controls
  • a battery 50 for supplying a power supply voltage Vdd and a reference voltage GND thereto.
  • the transmission unit 20 includes a microphone 21, a base band unit (BBU) 22 having functions such as encoding and modulation, a mixer 23, and the like.
  • the transmission section 20 digitally encodes and modulates a signal from the microphone 21 or a console (CONS: Console) 44 and then converts the signal into a high-frequency signal in a predetermined microwave band.
  • This high-frequency signal is amplified by a high-frequency power amplifier 24 and fed to an antenna 51 via an antenna duplexer (DUP) 52.
  • DUP antenna duplexer
  • the receiving section 30 is composed of a low noise amplifier (LNA) 31, a mixer 32, an intermediate frequency amplifier (IF) 33, a detector (DET: Detector) 34, It consists of a demodulator (DEM: Demodulator) 35, an A converter 36, a low frequency amplifier (LF) 37, and a speaker 38.
  • LNA low noise amplifier
  • IF intermediate frequency amplifier
  • DET detector
  • DEM Demodulator
  • a converter 36 a low frequency amplifier
  • LF low frequency amplifier
  • speaker 38 a speaker 38.
  • the receiver 30 amplifies a high-frequency signal received from the antenna 51 via the antenna duplexer 52, and performs signal detection and demodulation to reproduce the signal.
  • the control unit 40 includes a local oscillator (OSC: Oscillator) 41, a received electric field strength detector (RSSI) 42 % control unit (CNTU) 43, a console 44 including display and operation functions, eight / / 0 converter 45 and 0 / eight transducers 46, 47 composed of such.
  • the control unit 40 performs various controls such as selection of a base station based on the received electric field strength, control of the output power of the high-frequency power amplifier, and gain control of the received signal.
  • FIG. 2 is a diagram illustrating a circuit configuration example of the high-frequency power amplifier according to the present embodiment.
  • the high-frequency power amplifier includes an input matching circuit 1, an interstage matching circuit 2, an output matching circuit 3, a driving circuit 4, and the like.
  • Pin represents input power
  • Vapc represents output power control voltage
  • Vdd represents power supply voltage
  • Pout represents output power.
  • the gate bias voltage of the amplification element T1 is supplied by dividing the output power control voltage Vapc by the resistors Rl and R2. Further, the power supply voltage Vdd is supplied to the drain of the amplification element T1 through the strip line SL1.
  • the output matching circuit 3 includes a microstrip line SL2, fixed capacitors C2 (for example, 7 pF), C3 (for example, 1 PF), C4 (for example, 18 pF), and C10 (for example, 100 pF). F) and varicap Cd.
  • the output matching circuit 3 adjusts a matching state between the amplifying element T1 and the output terminal depending on the power supply voltage Vdd.
  • an inverter circuit composed of a resistor R10 and an inverter element T10 having a power supply voltage Vdd as an input applies a voltage Vd obtained by converting a change in the power supply voltage Vdd to a reverse to a varicap Cd. Adjust the capacitance value of the varicap Cd.
  • the inverter element T10 is an N-channel field effect transistor (FET) having a threshold voltage slightly lower than 3.0V (for example, about 2.7V), and has a gate voltage Vg of 3.0V and 3.5V. Drain current I d —drain
  • the DC characteristics of the switching voltage Vd have the characteristics shown in Fig. 3.
  • the solid straight line passing through point A is the load line when the power supply voltage Vdd is 3.5 V
  • the dotted straight line passing through point B is the load line when the power supply voltage Vdd is 3.0 V. This is the load line.
  • the slope of the load line is determined by the load resistance R10.
  • 2 is used as the resistor R10 as an example.
  • the power supply voltage Vdd is 3.5 V
  • the drain voltage Vd of the inverter element T10 becomes approximately 0.5 V
  • the power supply voltage Vdd becomes 3.
  • the power supply voltage Vdd changes in the range from 3.5 V to 3.0 V
  • the drain voltage Vd of the inverter element T10 changes in the range from 0.5 V to 2 V.
  • the capacitance value Cx of the NORICCAP Cd changes in the range of approximately 9 pF to 6 pF because the drain voltage Vd changes in the range of 0.5 V to 2 V. . Thereby, the matching (tuning) state of the output matching circuit 3 in FIG. 2 is adjusted.
  • FIG. 5 shows the characteristics of the high-frequency power amplifier at this time.
  • A of the figure is a graph showing the relationship between the output power Pout and the efficiency 7 when the power supply voltage Vdd is the normal 3.5 V.
  • in FIG. 5 is a graph showing the relationship between the power supply voltage Vdd and the output power Pout.
  • the capacitance value of the capacitor C10 for cutting the DC bias current is about 100 pF
  • the capacitance value of the series connection of the capacitor C10 and the barrier cap Cd is about 8 pF. F, which is the larger capacitance value. Therefore, this corresponds to the case where tuning is performed by increasing the capacitance value.
  • the tuning state of the output matching circuit 3 is the tuning with priority given to efficiency.
  • the characteristics of the high-frequency power amplifier are as follows.
  • the output power Pout power is 3.6 W (target performance), and the efficiency is 49% (point P2).
  • the gate voltage Vg of the inverter element T 10 also becomes 3.0 V.
  • the inverter element T applied to the varicap is shown in FIG.
  • the drain voltage Vd of 10 is 2 V. Therefore, the capacitance value Cx of the varicap Cd is reduced to about 6 pF from the characteristic in FIG. 4, and is the smaller capacitance value.
  • the tuning state of the output matching circuit 3 changes to output-priority tuning, and the output power (point) corresponding to the characteristic when the power supply voltage Vdd is 3.0 V in the dotted characteristic line shown in FIG. PI 1). That is, the output power Pout of the high-frequency power amplifier is 3 W (point P11), which is the target performance, as indicated by the dotted line in Fig. 5B.
  • the characteristics of the high-frequency power amplifier studied earlier shown by the dotted line in Fig. 5 (B) (the same as the characteristics shown by the dotted line connecting point P1 and point P11 in Fig. 14 (B)) 5B, the characteristic of the high-frequency power amplifier according to the present embodiment, which is indicated by a solid line connecting point P2 and point PI1, is the output when the power supply voltage Vdd is 3.0 V.
  • the efficiency when the power supply voltage Vdd is 3.5 V is about 4%, from 45% (point P1) to 49% (point P2), while the power Pout is the same 3W. Can be improved.
  • FIG. 6 is a circuit configuration diagram of a high-frequency power amplifier according to a second embodiment of the present invention.
  • the high-frequency power amplifier includes an input matching circuit 1, an interstage matching circuit 2, an output matching circuit 3, a driving circuit 4, and the like, as in the first embodiment.
  • This embodiment is different from the first embodiment in that a variable capacitance element 11 is used instead of the inverter element T10, the resistor R10, the capacitor C10, and the varicap Cd of the output matching circuit 3 shown in FIG. This is different from the first embodiment.
  • the output matching circuit 3 of the present embodiment is composed of the stripline SL2, the fixed capacitors C2, C3, C4, and the variable capacitance element 11, and the variable capacitance element 11 depends on the power supply voltage Vdd.
  • the capacitance value of 11 By changing the capacitance value of 11, the matching state between the amplifier T1 and the output terminal Pout is adjusted.
  • the adjustment of the matching state can be performed.
  • variable capacitance element 11 When a process similar to that of the amplifying element T1 of the high-frequency power amplifier is used, as shown in FIG. 7, the variable capacitance element 11 is formed on a high-concentration p ++ substrate 70 by a p-type epitaxy (p-ep i) M ⁇ S type element formed by forming layer 71, forming n-layer 72 in P_epi layer 71, and making high-concentration n + layer 73 to form an ohmic contact with electrode 74 Can be configured.
  • the variable capacitance element 11 uses the input capacitance of the MOS element.
  • the n + layer 73 may be a high concentration p + layer.In this case, it is necessary to set the n layer 72 to an impurity concentration at which a surface inversion layer is formed when the power supply voltage Vdd is applied. There is.
  • the size of the input capacitance of the MO S type devices are generally oxide (S i 0 2) to some extent adjustable, such as by a 75 thick and the n-layer 72 ion implantation concentration.
  • the voltage dependence of the required capacitance value Cy is about 6 pF when the power supply (terminal) voltage Vdd is 3 V, as shown by the solid line in Fig. 8, and when the terminal voltage Vdd is 3.5 V
  • the time should be about 8 pF.
  • the capacitance value Cy of the variable capacitance element 11 in this embodiment is saturated at about 5.5 pF when the terminal voltage Vdd becomes 3 V or less, and becomes about 8.5 pF when the terminal voltage Vdd becomes 3.5 V or more. Saturated with F.
  • the characteristic of the variable capacitance element 11 is along the dotted line in FIG. 8 when the terminal voltage Vdd is in the range of 3.0 V to 3.5 V, there is no problem even if the amount of change increases.
  • the characteristics of the high-frequency power amplifier of the present embodiment are the same as the characteristics of the high-frequency power amplifier of Embodiment 1 described above, and higher efficiency can be achieved as compared with the high-frequency power amplifier having the configuration shown in FIG.
  • the high-frequency power amplifier according to the second embodiment since the variable capacitance element 11 is directly adjusted with the power supply voltage Vdd, the circuit does not increase and current consumption does not occur. There is also no advantage. ⁇ Example 3>
  • FIG. 9 is a circuit configuration diagram of a high-frequency power amplifier according to a third embodiment of the present invention.
  • the high-frequency power amplifier of the present embodiment is different from the high-frequency power amplifier of the second embodiment in that a fixed capacitor C 5 is provided in parallel with the variable capacitance element 12 constituting the output matching circuit 3.
  • a fixed capacitor C 5 is provided in parallel with the variable capacitance element 12 constituting the output matching circuit 3.
  • Figure 1 0, as shown in c Figure 1 0 is a circuit diagram of a high-frequency power amplifier according to a fourth embodiment of the present invention, similar to the high-frequency power amplifier of this embodiment is also as in Example 1-3, It consists of an input matching circuit (omitted in the figure), an interstage matching circuit 2, an output matching circuit 3, and a driving circuit (omitted in the figure).
  • the bias voltage to the amplifying elements T 2 and T 3 is supplied by dividing the output power control voltage Vapc by the resistors R 1 and R 2.
  • the power supply voltage Vdd is supplied to the drains of the amplifying elements T2 and T3 through the striplines SL1 and SL2.
  • the output matching circuit 3 includes a stripline SL2, fixed capacitors C6, C7, C4, and a variable capacitance element 13. With this configuration, the matching state between the amplification elements T2 and T3 and the output terminal Pout is adjusted depending on the power supply voltage Vdd.
  • the high-frequency power amplifier according to the present embodiment is different from the high-frequency power amplifier according to the second embodiment described above in that the transistor size is 12 of the amplifying element T1 in the second embodiment, that is, the gate width W is 1/2.
  • Amplifying elements T2 and T3 are used in a parallel connection configuration, and strip lines SL11 and SL21, capacitors Cll, C12, C21 and C22, and resistors R3 and R4 respectively. This means that the input and output impedances of the amplifying elements T2 and T3 are matched.
  • the variable capacitance element 13 only needs to have a capacitance-voltage characteristic as shown in FIG.
  • the MOS type element of the second embodiment may be used, or the fixed capacitor C as in the third embodiment may be used. 5 and the variable capacitance element 11 may be connected in parallel.
  • the capacitance value of the variable capacitance element 13 is absolutely different from that of the variable capacitance element 11 of the second embodiment because the matching capacitors C21 and C22 are added to the output side of the amplification elements T2 and T3. The values are different, but the variable range is the same.
  • the capacitance values of the fixed capacitors C6 and C7 are also different from the capacitors C2 and C3 of the second embodiment due to the addition of the capacitors C21 and C22.
  • FIG. 11 shows an example of the layout on the output matching circuit 3 side after the amplification elements T2 and T3 in the circuit diagram shown in FIG.
  • the high-frequency power amplifier is provided with capacitors C4, C6, C7, C21, C21 on a ceramic or other dielectric substrate 10 on which strip lines SL1, SL2, SL21 made of a conductor such as copper are formed. 22,
  • the chip component of the resistor R4, the amplifier elements T2 and T3, which are semiconductor chips, and the variable capacitance element 13 are mounted and modularized.
  • FIG. 12 is a circuit diagram of a high-frequency power amplifier according to a fifth embodiment of the present invention. As shown in FIG. 12, the high-frequency power amplifier of the present embodiment also has an input matching circuit (omitted in the figure), an interstage matching circuit 2, an output matching circuit 3, and a driving circuit, similarly to the fourth embodiment.
  • the bias voltage to each gate of the amplifier elements T2 and T3 is supplied via a resistor R5 by dividing the output power control voltage Vapc by resistors R1 and R2.
  • the power supply voltage Vdd is supplied to the drains of the amplifying elements T2 and T3 through the strip lines SL3 and SL4.
  • the transistor size of the amplifying elements T 2 and ⁇ 3 is the same as that of the fourth embodiment.
  • An amplifying element having a half of the amplifying element T1, that is, a gate width W of 1/2 is used in a parallel connection configuration.
  • the output matching circuit 3 includes a strip line SL2, fixed capacitors C16, C17, C4, and a variable capacitance element 14.
  • the amplification elements T2, T3 and the output terminals depend on the power supply voltage Vdd. The matching state between Pout is adjusted.
  • the difference between the high-frequency power amplifier of the present embodiment and the high-frequency power amplifier of the fourth embodiment is that the phases of the signals input to the amplifying elements T2 and T3 are changed to the strip lines SL12 and SL13 and the capacitor C 13, C 14, and C 15, and at the same time, the phases of the signals output from the amplifying elements T 2 and T 3 also change with the strip lines SL 22 and SL 23 and the capacitors C 23 and C 24, The point is that it is configured to differ by 180 ° depending on C25.
  • the variable capacitance element 14 only needs to have capacitance-voltage characteristics as shown in FIG. 8, and the MOS type element of the second embodiment may be used, or the fixed capacitor C 5 may be used as in the third embodiment.
  • variable capacitance element 14 is equal to the addition of the phase adjustment and matching capacitors C 23, C 24, and C 25 to the output side of the amplification elements T 2 and # 3. Although the absolute value is different from 1, the variable range is the same. Similarly, the capacitance values of the fixed capacitors C16 and C17 are also different from the capacitors C2 and C3 of the second embodiment due to the addition of the capacitors C23, C24 and C25.
  • the amplifying elements T 2 and T 3 used in the high-frequency power amplifier according to the present embodiment have a small gate width W similarly to the fourth embodiment, the efficiency of the layer can be increased.
  • an antenna that emits and receives radio waves, a high-frequency power amplifier that amplifies a power-modulated high-frequency signal and supplies the high-frequency signal to the antenna, a receiving unit that performs signal processing on the high-frequency signal received by the antenna,
  • the high-frequency power amplifier performs impedance matching of a plurality of stages of amplifying elements for a high-frequency signal and input.
  • An input matching circuit, an inter-stage matching circuit for performing impedance matching between amplifying elements, and an output matching circuit including means for changing a state of output impedance matching according to a power supply voltage level applied to the amplifying element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

明 細 書 移 動 体 通 信 装 置 技術分野
本発明は、 3 0 O M H z以上のマイクロ波帯を使用する移動体通信装置に係わ リ、 特に、 高周波信号を電力増幅して出力する高周波電力増幅器に適用して有効 な技術に関する。 背景技術
近年、 G S M (Global System for Mobi le Communicat ions 万式、 或レヽ ¾ P D C (Personal Digi tal Cel lular)方式の携帯電話等で代表される移動体通信装置 が急速に普及している。 これら移動体通信装置は一般に、 電波の放射と受信をす るアンテナと、 電力変調された高周波信号を増幅してアンテナへ供給する高周波 電力増幅器と、 アンテナで受信した高周波信号を信号処理する受信部と、 これら の制御を行う制御部と、 これらに電源電圧を供給する電池で構成される。 なお、 このような移動体通信装置の構成については、 例えば 「日立評論」 ,vol. 78, No. 11 (1996-11)の第 2 1頁〜第 2 6頁に開示されている。
移動体通信装置が普及した原因は、 その小型、 軽量という特長を活かし、 「何 時でも、 何処でも、 誰とでも」 情報の伝達が可能になったことにある。 しかし、 この移動体通信装置のより一層の普及を図るために、 移動体通信装置の更なる小 型軽量化と低消費電力化が要望されている。 そのため、 移動体通信装置を構成す る各構成部品のよリー層の小型軽量化と低消費電力化を実現する必要がある。 上記構成部品の一つとして、 アンテナへ高周波信号を供給する高周波電力増幅 器がある。 一般に、 移動体通信装置を構成する部品の中で、 この高周波電力増幅 器は最も消費電力が大きい。 従って、 移動体通信装置の更なる低消費電力化を図 るためには、 この高周波電力増幅器の消費電力を低減すること、 すなわち、 高周 波電力増幅器の効率を向上することが有効である。 なお、 この種の移動体通信装 置の高周波増幅器に関しては、 例えば、 特開平 5— 1 52976号公報、 特開平 8-222973号公報などに開示されている。
図 1 3は、 本発明に先立って検討した高周波電力増幅器の概略構成を示す図で ある。 図 13において、 参照符号 1は入力整合回路 (IMC: Input matching circuit), 2は段間整合回路 (ISMC: Interstage matching circuit)、 3は出 力整合回路、 4は駆動回路、 Pinは入力電力 (端子) 、 Vapc は出力電力制御電 圧、 Vddは電源電圧、 Pout は出力電力 (端子) をそれぞれ示している。 ここで、 増幅素子 T 1のゲー卜へのバイアス電圧は、 出力電力制御電圧 Vapc を抵抗 R 1, R2で分圧して供給される。 また、 増幅素子 T 1のドレインへは、 電源電圧 Vdd がストリップライン SL 1を通じて供給される。 出力整合回路 3は、 固定のキヤ パシタ C l, C2, C3, C4と、 ストリップライン SL 2で構成される。 ここ で、 キャパシタ C 4は直流バイアス電流をカツトするための結合キャパシタであ る。 キャパシタ C 1〜C 3の容量値とストリップライン S L 2の長さや幅は、 増 幅素子 T 1と出力端子間のインピーダンスとが整合するように調整されている。 同様に、 入力整合回路 1、 段間整合回路 2も、 複数個のキャパシタとストリップ ラインで構成されており、 入力端子と駆動回路 4との間、 駆動回路 4と増幅素子 T 1との間のそれぞれのインピーダンスを整合している。 尚、 以下では、 使用周 波数が 900 MHzで、 固定のキャパシタ C 1〜C 4の値が、 それぞれ C 1は 6 pFまたは 8 pF、 C2は 7 pF、 C 3は l p F、 C4は 1 8 p Fを、 一例とし て用いた場合で説明する。
本発明に先立って検討した上記高周波電力増幅器の特性例を、 図 14に示す。 図 14の (A) は、 電源電圧 Vddが通常の 3. 5 Vのときの出力電力 Pout と効 率 7]の関係を示すグラフである。 同図の (B) は電源電圧 Vddと出力電力 Pout の関係を示すグラフである。 この高周波電力増幅器の出力整合回路は、 電源電圧 Vddが電池の消耗により 3. 0Vに低下したときでも目標性能の出力電力 Pout (例えば、 周波数が 90 OMHzにおいて、 出力電力 Pout の目標性能を、 電源 電圧 Vddが 3. 0Vの時は 3. 0W、 電源電圧 Vddが 3. 5 Vの時は 3. 6Wと する。 ) を得られるようにチューニング (整合) を行っている。 すなわち、 出力 優先のチューニングを行っている。 ここで、 出力優先のチューニングとは、 出力 整合回路 3を構成するキャパシタの値を小さく して、 出力電力 Pout を大きする チューニングのことである。 キャパシタ C 1の値として 6 p Fと小さい方の値を 用いた場合に得られる出力電力 Pout は、 電源電圧 Vddが 3. 0Vで目標性能の 3W (点? 1 1 ) である。
このような出力優先のチューニングを行うと、 電源電圧 Vddが通常の 3. 5 V のときの出力電力 Poutは、 同図 14の (B) に示したように 4W (点 P 1 ) と なり、 目標性能の 3. 6Wを超える。 しかし、 同図の (B) より、 逆に効率 7?は 45% (点 P 1 ) と低めである。
図 1 3に示した構成で、 高周波電力増幅器の効率を向上させるには、 出力整合 回路 3のチューニング状態を変更するしか手段がない。 そこで、 効率優先のチュ 一二ングを行う。 ここで、 効率優先のチューニングとは、 出力整合回路 3を構成 するキャパシタの値を大きして効率?]を高くするチューニングのことである。 そ こで、 コンデンサ C 1の値として 8 p Fと大きい方の値を用いて、 図 14の (A) に示したように効率 を 49% (点 P 2) と高くチューニングする。
このような効率優先のチューニングを行うと、 電源電圧 Vddが 3. 5Vのとき の出力電力 Pout は、 目標性能の 3. 6W (点 P 2) となる。 しかし、 電源電圧 Vddが 3. 0 Vと低下したときの出力電力 Pout は、 図 14の (B) に示したよ うに 2. 7W (点 P 21 ) に低下し、 目標性能に達しなくなってしまう。
上述のように、 本発明に先立って検討した高周波電力増幅器の構成では、 目標 性能を達成するために、 電源電圧が 3. 0Vと低い方での出力電力を優先した出 力優先のチューニングとしなければならない。 このために、 電源電圧が 3. 5 V と高い方での出力電力はオーバースぺックとなり、 効率が低下してしまうという 問題があった。
また、 効率の向上を図るために効率優先のチューニングを行うと、 出力電力が 低下してしまい、 電源電圧が 3 . 0 Vと低い方での目標性能を達成できないとい う問題があった。
本発明はこのような問題を解決するためになされたものであり、 本発明の目的 は、 移動体通信装置において、 高周波電力増幅器の低消費電力化、 すなわち高効 率化を達成することが可能となる技術を提供することにある。
また、 本発明の他の目的は、 移動体通信装置において、 更なる小型軽量化を図 ることが可能となる技術を提供することにある。
本発明の前記並びにその他の目的と特徴は、 本明細書の記述及び添付図面から 明らかになるであろう。 発明の開示
上記目的を達成する本発明の移動体通信装置は、 電波の放射と受信をするアン テナと、 電力変調された高周波信号を増幅して前記アンテナへ供給する高周波電 力増幅器と、 前記アンテナで受信した高周波信号を信号処理する受信部と、 これ らの制御を行う制御部と、 これらに電源電圧を供給する電池とを有し、 前記高周 波電力増幅器が高周波信号を増幅する複数段の増幅素子 (駆動回路を含む) と、 入力のインピーダンス整合を行う入力整合回路と、 前記増幅素子間のインピーダ ンス整合を行う段間整合回路と、 前記増幅素子に印加される電源電圧のレベルに より出力のインピーダンス整合の状態を変化させる手段を備える出力整合回路で 構成されたものである。
この場合、 前記増幅素子に印加される電源電圧のレベルにより出力のィンピー ダンス整合の状態を変化させる手段を可変容量素子で構成すれば好適である。 この可変容量素子は、 M O S型素子を用いることができる。 ここで、 M O S型 素子は反転層を有してもよい。
或いは、 前記増幅素子に印加される電源電圧のレベルにより出力のインピーダ ンス整合の状態を変化させる手段を、 電源電圧を入力とするインバータと、 この インバータの出力が印加されるパリキヤップとから構成してもよい。
また、 前記移動体通信装置において、 前記増幅素子を絶縁ゲート型電界効果ト ランジスタとすれば好適である。
この場合、 増幅素子として並列接続構成の絶縁ゲ一ト型電界効果トランジスタ を用いることもできる。 図面の簡単な説明
図 1は本発明の移動体通信装置の概略構成例 (ブロック図) を示す図であり、 図 2は本発明の第 1の実施例における高周波電力増幅器の回路構成例を示す図で あり、 図 3は第 1の実施例におけるインバータ素子の動作例を示す図であり、 図 4は第 1の実施例におけるバリキャップの容量一電圧特性例を示す図であり、 図 5は本発明の第 1の実施例における高周波電力増幅器の特性例を示す図であり、 図 6は本発明の第 2の実施例における高周波電力増幅器の回路構成例を示す図で あり、 図 7は第 2の実施例における可変容量素子の構造例を示す図であり、 図 8 は第 2の実施例における可変容量素子の容量一電圧特性例を示す図であり、 図 9 は本発明の第 3の実施例における高周波電力増幅器の回路構成例を示す図であリ、 図 1 0は本発明の第 4の実施例における高周波電力増幅器の回路構成例を示す図 であり、 図 1 1は本発明の第 4の実施例における増幅素子以降のレイアウト例を 示す図であり、 図 1 2は本発明の第 5の実施例における高周波電力増幅器の回路 構成例を示す図であり、 図 1 3は本発明に先立って検討した高周波電力増幅器の 回路構成例を示す図であり、 図 1 4は図 1 3に示した高周波電力増幅器の特性例 を示す図である。 発明を実施するための最良の形態
以下、 本発明の実施例を図面に基づいて詳細に説明する。 なお、 実施例を説明 するための全図において、 同一機能を有する構成部分には同一の参照符号を付け、 その繰リ返しの詳細な説明は省略する。
<実施例 1 >
図 1は、 本発明の移動体通信装置の概略構成を示すブロック図である。 同図に 示す移動体通信装置は、 ゾーン選択方式 (又はセル選択方式) の携帯電話器いわ ゆるセルラーとして構成されている。
本実施例の移動体通信装置は、 電波の放射と受信をするアンテナ 5 1と、 低周 波信号を変調してマイクロ波帯の高周波信号に変換する送信部 2 0と、 高周波信 号を増幅してアンテナ 5 1へ供給する高周波電力増幅器 (RFPA: Radio frequency power ampl i fier) 2 4と、 アンテナ 5 1で受信した高周波信号を信号処理する受 信部 3 0と、 これらの制御を行う制御部 4 0と、 これらに電源電圧 Vddと基準電 圧 G N Dを供給する電池 5 0などで構成される。
送信部 2 0は、 マイクロホン 2 1、 符号化及び変調などの機能を含むベ一スパ ンドユニット (BBU: Base band uni t) 2 2 , ミキサ 2 3などによって構成される。 送信部 2 0は、 マイクロホン 2 1やコンソール (CONS : Console) 4 4からの信号 をデジタル符号化及び変調処理した後、 所定のマイクロ波帯の高周波信号に変換 する。 この高周波信号は、 高周波電力増幅器 2 4で増幅されて、 アンテナ共用器 (DUP : Dup lexer) 5 2を介してアンテナ 5 1へ給電される。
受信部 3 0は、 低雑音増幅器 (LNA: Low no ise ampl ifier) 3 1、 ミキサ 3 2、 中間周波増幅器 ( IF: Intermedi ate frequency ampl ifier) 3 3、 検波器 (DET: Detector) 3 4、 復調器 (DEM: Demodulator) 3 5、 A変換器 3 6、 低周波増 幅器 (LF: Low frequency Ampl i fier) 3 7及びスピーカ 3 8などによって構成さ れる。 受信部 3 0は、 アンテナ 5 1からアンテナ共用器 5 2を介して受信される 高周波信号を増幅した後、 検波及び復調処理して信号の再生を行う。 制御部 40は、 局部発振器 (OSC: Oscillator) 41、 受信電界強度検出器 (RS SI: Received signal strength indicator) 42 % 制御ユニット (CNTU: Control Unit) 43, 表示及び操作の機能を含むコンソール 44、 八//0変換器45及び 0/八変換器46, 47などによって構成される。 制御部 40は、 受信電界強度 に基づく基地局の選択、 高周波電力増幅器の出力電力の制御、 受信信号のゲイン 制御などの各種制御を行う。
図 2は、 本実施例における高周波電力増幅器の回路構成例を示す図である。 図 2に示すように、 高周波電力増幅器は、 入力整合回路 1と、 段間整合回路 2と、 出力整合回路 3と、 駆動回路 4などで構成される。 図 2において、 Pinは入力電 力、 Vapc は出力電力制御電圧、 Vddは電源電圧、 Pout は出力電力をそれぞれ 表している。 ここで、 増幅素子 T 1のゲートバイアス電圧は、 出力電力制御電圧 Vapc を抵抗 R l, R 2で分圧して供給される。 また、 増幅素子 T 1のドレイン へは、 電源電圧 Vddがストリップライン S L 1を通じて供給される。
出力整合回路 3において、 本発明に先立って検討した図 1 3の回路における構 成素子と同じ構成素子には、 同一参照符号を付してある。 すなわち、 出力整合回 路 3は、 マイクロストリップライン SL 2と、 固定のキャパシタ C2 (例えば 7 p F) , C 3 (例えば 1 P F ) , C4 (例えば 18 p F ) , C 10 (例えば 10 0 p F) と、 バリキャップ Cdで構成される。 この出力整合回路 3は、 電源電圧 Vdd に依存して増幅素子 T 1と出力端子間の整合状態を調整する。 詳細には、 抵抗 R 10と、 電源電圧 Vddを入力とするインバ一タ素子 T 10で構成するイン バータ回路により、 電源電圧 Vddの変化を逆に変換した電圧 Vd をバリキャップ Cd に印加し、 バリキャップ Cd の容量値を調整する。
ここで、 インバータ回路の動作とバリキャップ Cd の容量値の関係を図 3と図 4を用いて説明する。 インバータ素子 T 10は、 しきい値電圧が 3. 0Vより若 干低い (例えば 2. 7V程度) Nチャネルの電界効果トランジスタ (FET) で あり、 ゲート電圧 Vgが 3. 0Vと 3. 5 Vのときのドレイン電流 I d —ドレイ ン電圧 Vd の直流特性は図 3に示すような特性を持つ。 図 3において、 点 Aを通 る実線の直線は、 電源電圧 Vddが 3. 5 Vのときの負荷線であり、 点 Bを通る点 線の直線は、 電源電圧 Vddが 3. 0Vのときの負荷線である。 負荷線の傾きは、 負荷となる抵抗 R 10により決まる。 本実施例での抵抗 R 10は一例として、 2 を用いている。 図 3に示すようにインバータ素子 T 10のドレイン電圧 Vd は、 電源電圧 Vddが 3. 5 Vのとき、 すなわちゲート電圧 Vgが 3. 5Vのとき、 およそ 0. 5Vとなり、 電源電圧 Vddが 3. 0Vのとき、 およそ 2 Vとなる。 このように、 電源電圧 Vddが 3. 5Vから 3. 0Vまの範囲で変化すると、 ィ ンバータ素子 T 10のドレイン電圧 Vd は、 0. 5 Vから 2 Vの範囲で変化する。 このとき、 ノ リキャップ Cd の容量値 Cx は、 図 4に示すように、 ドレイン電圧 Vd が 0. 5 Vから 2 Vの範囲で変化するので、 およそ 9 p Fから 6 p Fの範囲 で変化する。 これにより、 図 2の出力整合回路 3の整合 (チューニング) 状態が 調整される。
このときの高周波電力増幅器の特性を、 図 5に示す。 同図の (A) は、 電源電 圧 Vddが通常の 3. 5 Vであるときの出力電力 Pout と効率 7 の関係を示すグラ フである。 図 5の (Β) は、 電源電圧 Vddと出力電力 Pout の関係を示すグラフ である。 今、 電源電圧 Vddが通常の 3. 5Vであるとき、 インバータ素子 T 10 のゲート電圧 Vgは 3. 5Vであるから、 ドレイン電圧 Vd は、 図 3の特性より 0. 5Vである。 従って、 図 4よりバリキャップ Cd の容量値 Cx は、 およそ 9 p Fである。 このとき、 本実施例の場合、 直流バイアス電流カット用のキャパシ タ C 10の容量値がおよそ 100 p Fであるから、 キャパシタ C 1 0とバリキヤ ップ Cd の直列接続の容量値はおよそ 8 p Fとなり、 大きい方の容量値である。 従って、 容量値を大きくしてチューニングする場合に相当するから、 このときの 出力整合回路 3のチューニング状態は効率優先のチューニングとなる。
高周波電力増幅器の特性は、 図 5の (A) に示すように電源電圧 Vddが 3. 5 Vにおいて、 出力電力 Pout 力 3. 6W (目標性能) 、 効率?]が 49% (点 P 2) となる。 また、 電源電圧 Vddが電池の消耗により 3. 0Vに低下すると、 インバ ータ素子 T 1 0のゲート電圧 Vgも 3. 0Vとなるから、 図 3よりバリキャップ に印加されるインバ一タ素子 T 1 0のドレイン電圧 Vd は 2 Vとなる。 従って、 バリキャップ Cd の容量値 Cxは、 図 4の特性よりおよそ 6 p Fに低下し、 小さ い方の容量値である。 このとき出力整合回路 3のチューニング状態は出力優先の チューニングに変わり、 図 14の (B) で示した点線の特性線における電源電圧 Vddが 3. 0 Vのときの特性に相当する出力電力 (点 P I 1 ) となる。 すなわち、 高周波電力増幅器の出力電力 Pout は図 5の (B) 中に同様に点線で示したよう に、 目標性能の 3 W (点 P 1 1 ) となる。
このように、 図 5の (B) に点線で示した先立って検討した高周波電力増幅器 の特性 (図 14の (B) で点 P 1と点 P 1 1間を結ぶ点線で示した特性と同じ) と比べ、 図 5の (B) に点 P 2と点 P I 1間を結ぶ実線で示した本実施例におけ る高周波電力増幅器の特性は、 電源電圧 Vddが 3. 0 Vのときの出力電力 Pout は同じ 3 Wでありながら、 図 5の (A) から分かるように電源電圧 Vddが 3. 5 Vでの効率 を 45% (点 P 1 ) から 49% (点 P2) と 4%程度向上させるこ とができる。
<実施例 2 >
図 6は、 本発明の第 2の実施例を示す高周波電力増幅器の回路構成図である。 図 6に示すように、 高周波電力増幅器は、 実施例 1と同様に入力整合回路 1と、 段間整合回路 2と、 出力整合回路 3と、 駆動回路 4などで構成される。 本実施例 は、 図 2で示した出力整合回路 3のインバータ素子 T 10と抵抗 R 10、 キャパ シタ C 10、 バリキャップ Cd の代わりに、 可変容量素子 1 1を用いた構成とし ている点が、 前記実施例 1と相違する。 従って、 本実施例の出力整合回路 3は、 ストリップライン S L 2と、 固定のキャパシタ C 2, C 3, C4と、 可変容量素 子 1 1で構成され、 電源電圧 Vddに依存して可変容量素子 1 1の容量値が変化す ることにより増幅素子 T 1と出力端子 Pout 間の整合状態が調整される。 なお、 可変容量素子 1 1とキャパシタ C 2, C 3の位置が入れ替わっても整合状態の調 整は可能である。
ここで、 可変容量素子 1 1の構造例と容量—電圧特性例を図 7と図 8を用いて 説明する。 可変容量素子 1 1は、 高周波電力増幅器の増幅素子 T 1と同様のプロ セスを用いた場合、 図 7に示すように、 高濃度の p++基板 70上に p型ェピタキ シャル (p— ep i ) 層 7 1を形成し、 P_e p i層 7 1内に n層 72を形成し、 更に高濃度の n+層 73で電極 74とのォ一ミック接触を行って形成した M〇 S 型素子で構成できる。 可変容量素子 1 1は、 この MO S型素子の入力容量を利用 するものである。 なお、 n+層 73を高濃度の p+層としてもよいカ 、 その場合に は n層 72を、 電源電圧 Vddが印加されたときに表面反転層が形成される不純物 濃度に設定しておく必要がある。
MO S型素子の入力容量の大きさは、 一般的に酸化膜 ( S i 02) 75の厚さ や n層 72のイオン打ち込み濃度などによってある程度調整可能である。 具体的 に必要な容量値 Cyの電圧依存性は、 図 8に実線で示すように、 電源 (端子) 電 圧 Vddが 3 Vのとき約 6 p Fであり、 端子電圧 Vddが 3. 5Vのとき約8 pFと なればよい。 本実施例での可変容量素子 1 1の容量値 Cyは、 端子電圧 Vddが 3 V以下になると約 5. 5 p Fで飽和し、 端子電圧 Vddが 3. 5V以上になると約 8. 5 p Fで飽和している。 しかし、 可変容量素子 1 1の特性は端子電圧 Vddが 3. 0Vから 3. 5 Vの範囲において、 図 8の点線に沿う特性であれば、 変化量 が増えても全く問題はない。
本実施例の高周波電力増幅器の特性は、 上述の実施例 1の高周波電力増幅器の 特性と同様であり、 図 13に示した構成の高周波電力増幅器に比べて高効率化が 可能である。 また、 本実施例 2の高周波電力増幅器では、 電源電圧 Vddで直接可 変容量素子 1 1を調整するため、 回路の増大や電流消費などが発生せず、 高周波 電力増幅器の回路の変更を必要としない利点もある。 <実施例 3 >
図 9は、 本発明の第 3の実施例を示す高周波電力増幅器の回路構成図である。 本実施例の高周波電力増幅器が上述した実施例 2の高周波電力増幅器と異なる点 は、 出力整合回路 3を構成する可変容量素子 1 2と並列に固定のキャパシタ C 5 を設けたことである。 このように構成することにより、 可変容量素子 1 2の容量 値の絶対値を小さくできるので、 可変容量素子 1 2のサイズが小さくてよいとい う利点がある。 また、 プロセスバラツキにより可変容量素子 1 2の容量値の可変 範囲の中心値が変動した場合でも、 固定キャパシタ C 5で調整できる利点もある c ぐ実施例 4 >
図 1 0は、 本発明の第 4の実施例を示す高周波電力増幅器の回路構成図である c 図 1 0に示すように、 本実施例の高周波電力増幅器も前記実施例 1〜3と同様、 入力整合回路 (図では省略) と、 段間整合回路 2と、 出力整合回路 3と、 駆動回 路 (図では省略) などで構成される。 図 1 0において、 増幅素子 T 2, T 3への バイアス電圧は、 出力電力制御電圧 Vapcを抵抗 R 1, R 2で分圧して供給され る。 また、 増幅素子 T 2, T 3のドレインへは、 電源電圧 Vddがストリップライ ン S L 1と S L 2を通じて供給される。 出力整合回路 3は、 ストリップライン S L 2と、 固定のキャパシタ C 6, C 7 , C 4と、 可変容量素子 1 3で構成される。 このように構成することにより、 電源電圧 Vddに依存して増幅素子 T 2, T 3と 出力端子 Pout 間の整合状態が調整される。
本実施例の高周波電力増幅器が、 上述した実施例 2の高周波電力増幅器と異な る点は、 トランジスタサイズが実施例 2における増幅素子 T 1の 1 2、 すなわ ちゲート幅 Wが 1 / 2の増幅素子 T 2, T 3を並列接続構成で用い、 ストリップ ライン S L 1 1, S L 2 1と、 キャパシタ C l l, C 1 2 , C 2 1 , C 2 2と、 抵抗 R 3 , R 4によって各々の増幅素子 T 2, T 3の入出力のインピーダンス整 合をしていることである。 尚、 可変容量素子 13は図 8のような容量一電圧特性を有するものであればよ く、 実施例 2の MO S型素子を用いてもよいし、 実施例 3のように固定キャパシ タ C 5と可変容量素子 1 1を並列接続した構成としてもよい。 但し、 可変容量素 子 1 3の容量値は、 増幅素子 T2, T 3の出力側に整合用のキャパシタ C 21, C 22が付加された分、 実施例 2の可変容量素子 1 1とは絶対値が異なるが、 可 変範囲は同じである。 同様に、 固定のキャパシタ C 6, C 7の容量値も、 キャパ シタ C 2 1, C 22が付加されたことにより、 実施例 2のキャパシタ C 2, C 3 と異なっている。
本実施例では、 高周波電力増幅器の動作や特性に大きな変化はなく、 出力電力 Pout は同じである力、 MO Sトランジスタのゲート幅 Wが短くなると効率が上 がるという性質が生かされることにより、 更なる高効率化を図ることができる。 図 1 0に示した回路図の増幅素子 T 2, T 3以降の出力整合回路 3側のレイァ ゥトの一例を、 図 1 1に示す。 高周波電力増幅器は、 銅などの導体からなるスト リップライン SL 1, SL 2, S L 2 1を形成したセラミックなどの誘電体基板 10上に、 キャパシタ C4, C 6 , C 7 , C 2 1 , C 22、 抵抗 R 4のチップ部 品と、 半導体チップである増幅素子 T 2, T3と、 可変容量素子 1 3が実装され、 モジュール化されている。
<実施例 5 >
図 1 2は、 本発明の第 5の実施例を示す高周波電力増幅器の回路構成図である。 図 1 2に示すように、 本実施例の高周波電力増幅器も前記実施例 4と同様、 入力 整合回路 (図では省略) と、 段間整合回路 2と、 出力整合回路 3と、 駆動回路
(図では省略) などで構成される。 図 1 2において、 増幅素子 T 2, T3の各ゲ 一卜へのバイアス電圧は、 出力電力制御電圧 Vapc を抵抗 R l , R 2で分圧して 抵抗 R 5を介して供給される。 また、 増幅素子 T 2, T 3のドレインへは、 電源 電圧 Vddがストリップライン S L 3, S L4を通じて供給される。 ここで、 増幅 素子 T 2, Τ 3のトランジスタサイズは、 実施例 4と同様に、 実施例 2における 増幅素子 T 1の 1/2、 すなわちゲート幅 Wが 1/2の増幅素子を並列接続構成 で用いている。 出力整合回路 3は、 ストリップライン SL 2と、 固定のキャパシ タ C 16, C 17 , C4と、 可変容量素子 14で構成され、 電源電圧 Vddに依存 して増幅素子 T 2, T 3と出力端子 Pout 間の整合状態が調整される。
本実施例の高周波電力増幅器が、 上述した実施例 4の高周波電力増幅器と異な る点は、 増幅素子 T 2, T 3の入力の信号の位相を、 ストリップライン S L 12, SL 13と、 キャパシタ C 13, C 14 , C 1 5によって 1 80° 異なるように し、 同時に、 増幅素子 T 2, T 3の出力の信号の位相も、 ストリップライン SL 22, S L 23と、 キャパシタ C 23, C 24, C25によって 1 80° 異なる ように構成している点である。 尚、 可変容量素子 14は図 8のような容量—電圧 特性を有するものであればよく、 実施例 2の MOS型素子を用いてもよいし、 実 施例 3のように固定キャパシタ C 5と可変容量素子 1 1を並列接続した構成とし てもよい。 但し、 可変容量素子 14の容量値は、 増幅素子 T2, Τ3の出力側に 位相調整用および整合用のキャパシタ C 23, C 24, C 25が付加された分、 実施例 2の可変容量素子 1 1とは絶対値が異なるが、 可変範囲は同じである。 同 様に、 固定のキャパシタ C 16, C 17の容量値も、 キャパシタ C 23, C 24, C 25が付加されたことにより、 実施例 2のキャパシタ C 2, C 3と異なってい る。
このように構成することにより、 増幅素子 Τ 2のゲートに入力信号が印加され るときには、 増幅素子 Τ 3のゲートへは入力信号は 1 80° 位相が異なって印加 されるので、 増幅素子 Τ 2と Τ 3は交互にオン オフすることになる。 一方、 増 幅素子 Τ 2と Τ 3の出力側では、 増幅された出力信号の位相が再び 180° 異な るように調整されているので、 結局合成された出力信号は同じ位相となり、 出力 電力は実施例 4における増幅素子 Τ 2, Τ 3が並列動作した場合と同じである。 しかし、 本実施例の場合は、 増幅素子 Τ 2, Τ 3が同時にオンしないため発熱が 1 2となる。 従って、 MO Sトランジスタのオン抵抗の上昇が抑えられるので、 熱損失が少なくなリ、 出力が増加する利点がある。 また、 本実施例の高周波電力 増幅器で用いる増幅素子 T 2 , T 3は、 実施例 4と同様にゲート幅 Wが小さいの で、 よリー層の高効率化が図れる。
以上、 本発明の好適な実施例について説明したが、 本発明は前記実施例に限定 されることなく、 本発明の精神を逸脱しない範囲内において種々の設計変更をな し得ることは勿論である。 産業上の利用可能性
本発明によれば、 電波の放射と受信をするアンテナと、 電力変調された高周波 信号を増幅してアンテナへ供給する高周波電力増幅器と、 アンテナで受信した高 周波信号を信号処理する受信部と、 これらの制御を行う制御部と、 これらに電源 電圧を供給する電池とを有する移動体通信装置において、 前記高周波電力増幅器 が、 高周波信号を増幅する複数段の増幅素子と、 入力のインピーダンス整合を行 う入力整合回路と、 増幅素子間のインピーダンス整合を行う段間整合回路と、 増 幅素子に印加される電源電圧のレベルにより出力のィンピーダンス整合の状態を 変化させる手段を備える出力整合回路とで構成したことにより、 高周波電力増幅 器の低消費電力化、 すなわち高効率化を達成することが可能となる。 従って、 こ の高効率化技術により、 移動体通信装置の更なる小型化を図ることができる。

Claims

請 求 の 範 囲
1 . 電波の放射と受信をするアンテナと、 電力変調された高周波信号を増幅して 前記アンテナへ供給する高周波電力増幅器と、 前記アンテナで受信した高周波信 号を信号処理する受信部と、 これらの制御を行う制御部と、 これらに電源電圧を 供給する電池とを有する移動体通信装置において、 前記高周波電力増幅器が、 高 周波信号を増幅する複数段の増幅素子と、 入力のインピーダンス整合を行う入力 整合回路と、 前記増幅素子間のインピ一ダンス整合を行う段間整合回路と、 前記 増幅素子に印加される電源電圧のレベルにより出力のインピーダンス整合の状態 を変化させる手段を備える出力整合回路と、 で構成されたことを特徴とする移動 体通信装置。
2 . 前記電源電圧のレベルにより出力のインピーダンス整合の状態を変化させる 手段が可変容量素子であることを特徴とする請求の範囲第 1項に記載の移動体通 信装置。
3 . 前記可変容量素子が M 0 S型素子であることを特徴とする請求の範囲第 2項 に記載の移動体通信装置。
4 . 前記 M 0 S型素子が表面反転層を有していることを特徴とする請求の範囲第 3項に記載の移動体通信装置。
5 . 前記電源電圧のレベルにより出力のインピーダンス整合の状態を変化させる 手段が、 電源電圧を入力とするインバータと、 該インバ一タの出力が印加される バリキャップとから構成されることを特徴とする請求の範囲第 1項に記載の移動 体通信装置。
6 . 前記増幅素子が絶縁ゲ一卜型電界効果トランジスタであることを特徴とする 請求の範囲第 1項から第 5項のいずれかに記載の移動体通信装置。
7 . 前記増幅素子が並列接続構成の絶縁ゲート型電界効果トランジスタであるこ とを特徴とする請求の範囲第 1項から第 5項のいずれかに記載の移動体通信装置 c
PCT/JP1998/005921 1998-12-25 1998-12-25 Unite de telecommunication mobile WO2000039921A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP1998/005921 WO2000039921A1 (fr) 1998-12-25 1998-12-25 Unite de telecommunication mobile
KR1020017007401A KR20010108018A (ko) 1998-12-25 1998-12-25 이동체 통신장치
TW088102773A TW462147B (en) 1998-12-25 1999-02-24 Mobile communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/005921 WO2000039921A1 (fr) 1998-12-25 1998-12-25 Unite de telecommunication mobile

Publications (1)

Publication Number Publication Date
WO2000039921A1 true WO2000039921A1 (fr) 2000-07-06

Family

ID=14209721

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/005921 WO2000039921A1 (fr) 1998-12-25 1998-12-25 Unite de telecommunication mobile

Country Status (3)

Country Link
KR (1) KR20010108018A (ja)
TW (1) TW462147B (ja)
WO (1) WO2000039921A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686795B2 (en) 2012-02-09 2014-04-01 Mitsubishi Electric Corporation Power amplifier

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055491B (zh) * 2010-04-14 2015-11-25 锐迪科创微电子(北京)有限公司 射频前端模块及具有该模块的移动通信装置
JP2019057837A (ja) * 2017-09-21 2019-04-11 株式会社村田製作所 電力増幅回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437070A (ja) * 1990-05-31 1992-02-07 Nec Kansai Ltd 半導体装置
JPH06296118A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 電力増幅器
JPH06310953A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd 整合回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437070A (ja) * 1990-05-31 1992-02-07 Nec Kansai Ltd 半導体装置
JPH06296118A (ja) * 1993-04-09 1994-10-21 Fujitsu Ltd 電力増幅器
JPH06310953A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd 整合回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686795B2 (en) 2012-02-09 2014-04-01 Mitsubishi Electric Corporation Power amplifier

Also Published As

Publication number Publication date
KR20010108018A (ko) 2001-12-07
TW462147B (en) 2001-11-01

Similar Documents

Publication Publication Date Title
US7123094B2 (en) High frequency power amplifier circuit and radio communication system
US7437129B2 (en) Electric component for communication device and semiconductor device for switching transmission and reception
US7139538B2 (en) Electronic component for amplifying high frequency power and radio communication system
US6566963B1 (en) Transformer-based low noise variable gain driver amplifier
CN101595636B (zh) Rf放大装置
EP0940912B1 (en) High frequency power amplifier
US7715812B2 (en) RF power amplifier
US20070066250A1 (en) Electronic parts for high frequency power amplifier and wireless communication device
US6919762B2 (en) High frequency power amplifier electric parts and radio telecommunication system
KR20010053413A (ko) 이동체 전화 장치
EP1851852A2 (en) Power control circuit for accurate control of power amplifier output power
KR20010106398A (ko) 고주파 전력 증폭기 모듈
CN100459424C (zh) 放大器和频率变换器
JPH08130419A (ja) 増幅器並びにこれを有する受信機及び通信機
JP4106376B2 (ja) スイッチ回路及び集積回路
JPH11274804A (ja) 高周波スイッチ
US7064612B2 (en) High frequency power amplification electric part and wireless communication system
US6463267B1 (en) High frequency power amplifying apparatus having amplifying stages with gain control signals of lower amplitudes applied to earlier preceding stages
WO2000039921A1 (fr) Unite de telecommunication mobile
JP2005184631A (ja) 高周波電力増幅用電子部品
JPH08222973A (ja) Rfリニア電力増幅回路および無線通信装置
JPH08148953A (ja) 増幅器及び通信装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR SG US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 591720

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1020017007401

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09868331

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020017007401

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020017007401

Country of ref document: KR