WO1999056422A1

WO1999056422A1 - Verfahren zur rahmensynchronisation in einem zeitmultiplexsystem

Info

Publication number: WO1999056422A1
Application number: PCT/DE1999/001008
Authority: WO
Inventors: Christoph Wedi
Original assignee: Siemens Aktiengesellschaft
Priority date: 1998-04-24
Filing date: 1999-04-01
Publication date: 1999-11-04
Also published as: EP1074105A1; DE19818514A1

Abstract

Ein Verfahren zur Rahmensynchronisation seitens einer Zeitmultiplex-Endstelle (END), bei welchem die Position eines Synchronisationswortes (syw) in einer empfangenen, digitalen Zeichenfolge (df) ermittelt wird. Innerhalb eines Synchronisationsbereichs um die erwartete Position (SP0) werden die Teilfolgen (srg) der Zeichenfolge mit der Länge des Synchronisationswortes mit einem abgespeicherten Musterwort (vrg) zeichenweise verglichen, wobei ein Vergleich als positiv bewertet wird, wenn zwischen der Teilfolge (srg) und dem Musterwort (vrg) nicht mehr Zeichenunterschiede bestehen, als durch eine Fehlergrenze (fz) bestimmt ist. Der Synchronisationsbereich ergibt sich aus der Kombination von zumindest zwei Synchronisationsfenstern (SF1, SF2, SF3) unterschiedlicher Größe und/oder Position und mit jeweils eigener Fehlergrenze, welche bei einem Teilfolgen-Vergleich in dem Synchronisationsfenster verwendet wird. Alternativ hierzu wird der Vergleich blockweise und mittels blockbezogener Fehlergrenzen für aus jeweils aufeinanderfolgende Zeichen der Teilfolge (srg) zusammengefaßten Blöcken bewertet.

Description

Beschreibung

Verfahren zur Rahmensynchronisation in einem Zeitmultiplexsy- stem

Die Erfindung betrifft ein Verfahren zur Rahmensynchronisation in einem Zeitmultiplexsystem, wobei seitens einer Zeitmultiplex-Endstelle in einem Zeitschlitz eine digitale Zeichenfolge, deren Zeitlage mittels eines aus aufeinanderfol- gender Zeichen bestehenden Synchronisationswortes vorgegebener Länge gekennzeichnet ist, empfangen wird, bei welchem

- aus einer vorhergehenden erfolgreichen Rahmensynchronisation jene Position in der Zeichenfolge bestimmt wird, an welcher gemäß der Rahmenstruktur des Zeitmultiplexsystems das Synchronisationswort der Zeichenfolge zu erwarten ist,

- ein Synchronisationsbereich vorgegebener Größe um die erwartete Position ermittelt wird,

- innerhalb des Synchronisationsbereichs die Teilfolgen der Zeichenfolge mit der Länge des Synchronisationswortes mit einem abgespeicherten Musterwort zeichenweise verglichen werden, bis ein Vergleich positiv bewertet wird oder alle Vergleiche im Synchronisationsbereich negativ bewertet werden, wobei ein Vergleich dann als positiv bewertet wird, wenn zwischen der Teilfolge und dem Musterwort nicht mehr Zeichenunterschiede bestehen, als durch eine vorgegebene Fehlergrenze bestimmt ist, und

- im Falle eines positiven Vergleichs die Teilfolge als Synchronisationswort akzeptiert und deren Position für die Korrektur der Rahmensynchronisation verwendet wird, anson- sten der Rahmen als unsynchronisiert verworfen wird.

In einem Nachrichtensystem wie z.B. einem Mobilfunksystem, in welchem ein gemeinsamer Übertragungsweg von einer Anzahl von Teilnehmern benutzt wird, kann mittels eines Multiplexverfah- rens der Übertragungsweg in mehrere Übertragungskanäle aufgeteilt werden, die jeweils von einem Teilnehmer genutzt werden. Bei dem Zeitmultiplexverfahren (TDMA, Time Division Multiplex Access) wird der Übertragungsweg in Zeitschlitze aufgeteilt, die periodisch wiederkehrende Zeitfenster darstellen, innerhalb deren dem Teilnehmer jeweils der gesamte Übertragungsweg zur Verfügung steht. Die Zeitpunkte der Zeit- schlitze verschiedener Teilnehmer sind so gegeneinander verschoben, daß die einzelnen darin übertragenen Impulsbündel einerseits sich möglichst lückenlos innerhalb eines sogenannten Pulsrahmens aneinanderreihen, andererseits nicht miteinander überlappen. Hierzu muß jeder Teilnehmer für seinen Impulsbündel die Zeitsynchronisation in bezug auf den Rahmen kontrollieren und gegebenenfalls korrigieren. Zeitschlitze, die nicht synchronisiert sind, müssen verworfen werden; die zugehörige Information muß wiederholt gesendet werden oder geht verloren.

Auch wenn in einem früheren Rahmen eine korrekte Synchronisation gegeben war, wird eine Überprüfung der Synchronisation durchgeführt, da ein zeitliches Auseinanderdriften von Sender und Empfänger stets möglich ist. Eine solche Synchronisa- tionsdrift kann beispielsweise wegen geänderter Laufzeiten auf der Funkstrecke nach einer Bewegung relativ zur Gegenstelle der Fall sein, infolge voneinander abweichender Schwingungsdauern der Zeitgeber, wodurch sich etwa über eine Übertragungsunterbrechung von mehreren Rahmendauern hinweg merkliche Phasendifferenzen akkumulieren können, oder nach einer Synchronisationskorrektur der Gegenstelle, wenn diese etwa ihrerseits einer anderen Endstelle des Mehrbenutzersystems nachsynchronisiert hat. Bei der Suche einer synchronen Basisstation beispielsweise zur Einleitung eines sogenannten Handover in einem Mehrzellensystem können naturgemäß ebenfalls große Synchronisationsdifferenzen auftreten.

Um die Überprüfung der Synchronisation zu ermöglichen, enthält jedes Impulsbündel neben den Nutzdaten zusätzliche ein Synchronisationsfeld fester Länge, welches gewöhnlicherweise am Beginn des Impulsbündels steht. Das Synchronisationsfeld enthält einen Vorlauf oder Präambel, ein Synchronisationswort sowie gegebenenfalls weitere Informationen. Die Präambel enthält eine festgelegte Codefolge, meist ein Wechsel von 0- und 1-Bits, und ermöglicht die schnelle Erkennung des Trägertaktes; das Synchronisationswort ist ebenfalls fest vorgege- ben und dient der genauen Kennzeichnung der zeitlichen Lage der Zeichenfolge.

Das Zeitmultiplexverfahren ist beispielsweise in dem Schnurlos-Telekommunikationssystem nach dem DECT-Standard (Digital Enhanced Cordless Telecommunication) vorgesehen. Jede Trägerfrequenz des DECT-Systems ist in jeweils 24 Zeitschlitze (sogenannte ^Λfull slots' ) von 416 μs Dauer unterteilt; ein Rahmen umfaßt 10 ms. In dem Zeitfenster eines Zeitschlitzes werden in 367 μs 424 Datenbits übertragen, von denen die ersten 32 Bits auf das als S-Feld bezeichnete Synchronisationsfeld entfallen, das wiederum aus einer 16-Bit-Präambel und einem 16-Bit-Synchronisationswort besteht. Für eine eingehendere Darstellung des DECT-Systems und seiner Synchronisationsstruktur sei auf „Struktur des DECT-Standards^λ von Ulrich Pilger, Nachrichtentechnik, Elektronik, Berlin 42 (1992) 1, sowie auf den Standard ETS 300 175-2, Abschnitt 4.2, des Europäischen Normeninstituts für Telekommunikation (ETSI) verwiesen.

Bei bisher bekannten Endstellen-Geräten wird eine Rahmensynchronisation akzeptiert, wenn der Vergleich des empfangenen Synchronisationswortes mit einem abgespeicherten Synchronisationswort übereinstimmt. Hierbei wird eine bestimmte maximale Fehlerzahl zugelassen, z.B. 2 Bits; dies führt zu einer Feh- lertoleranz gegenüber Übertragungsfehlem. Weiters wird, um eine mögliche Synchronisationsdrift abzufangen, zusätzlich ein Fenster definiert, in dem dieser Vergleich durchgeführt wird. Das Synchronisationswort wird somit nicht nur an der zeitlichen Position gesucht, die gemäß der Rahmenstruktur erwartet wird, also etwa im Beispiel des DECT nach einem exakten Vielfachen von 10 ms seit dem letzten Synchronisationsvorgang, sondern in einem durch das Fenster definierten Bereich, z.B. je 3 Bits um die erwartete Position. Wird in diesem Synchronisationsbereich das Synchronisationswort gefunden, so wird auf dessen Position nachsynchronisiert.

Es ist weiters bekannt, für die Korrektur der Rahmensynchronisation mehr als eine Synchronisationsworterkennung heranzuziehen. So können beispielsweise mehrere frühere Synchronisationspositionen akkumuliert werden und aus diesen nach einer vorgegebenen Vorschrift die nächste Rahmensynchronisation ermittelt werden.

Kann dagegen über mehrere Rahmen hinweg keine Nachsynchronisation erfolgen, wird die Synchronisation zur Gänze verworfen und von neuem auf die Rahmenstruktur aufsynchronisiert, even- tuell sogar mit einer neuerlichen Kanalbelegung, was naturgemäß mit erheblichen Störungen der Nachrichtenübertragung bis hin zum Verbindungsverlust verbunden sein kann. Die Wahl der Fenstergröße und der Fehlergrenze dient als Kompromiß zwischen exakter Synchronisation mit möglicherweise häufigen Rahmenverlusten einerseits und geringen Rahmenverlusten bei der Gefahr einer Fehlsynchronisation andererseits als Instrument der Datensicherheit.

Durch die Erfindung sollen die Rahmenverluste bei der Syn- chronisationsüberprüfung reduziert werden, wobei gleichzeitig eine hohe Toleranz gegenüber Synchronisationsdrift gewahrt bleiben soll.

Diese Aufgabe wird ausgehend von einem Verfahren der eingangs erwähnten Art gelöst, bei welchem erfindungsgemäß als Synchronisationsbereich die Kombination von zumindest zwei Synchronisationsfenstern unterschiedlicher Größe und/oder Position und mit jeweils zugeordneter Fehlergrenze verwendet wird, und daß bei jedem Teilfolgen-Vergleich jeweils die Fehlergrenze jenes Synchronisationsfensters verwendet wird, innerhalb dessen die Teilfolge liegt. Diese Lösung ermöglicht es, die erlaubte Fehleranzahl von dem Abstand zu der erwarteten Synchronisationsposition abhängig zu machen, wodurch eine Verringerung der Rahmenverluste erreicht wird, ohne die Wahrscheinlichkeit einer Fehlsynchroni- sation zu erhöhen.

In einer bevorzugten Ausführungsform der Erfindung wird bei jedem Teilfolgen-Vergleich, falls die Teilfolge innerhalb zwei oder mehr Synchronisationsfenster liegt, günstigerweise die höchste der Fehlergrenzen dieser Synchronisationsfenster verwendet .

Hierbei ist es nützlich, wenn jedes Synchronisationsfenster die jeweils übrigen Synchronisationsfenster mit höherer Fehlergrenze einschließt. Dadurch wird eine Staffelung der

Fehlergrenze erreicht, bei der die erlaubte Fehlerzahl höher ist, wenn man der erwarteten Synchronisationsposition näher kommt.

Die obige Aufgabe wird ebenso von einem Verfahren der eingangs erwähnten Art gelöst, bei welchem erfindungsgemäß in jedem Teilfolgen-Vergleich der Vergleich blockweise und mittels blockbezogener Fehlergrenzen für aus jeweils aufeinanderfolgende Zeichen der Teilfolge zusammengefaßten Blöcken bewertet wird.

Diese Lösung gestattet es, Fehler die dicht aufeinander folgen und somit in einen Block fallen, als einen Fehler zu bewerten. Somit können Fehlerhäufungen anders behandelt wer- den als einzelne, über die Registerbreite gestreute Fehler.

In einer vorteilhaften und in einfacher Weise realisierbaren Ausführungsform werden in dem Teilfolgen-Vergleich die Zeichen der gesamten Teilfolge zu Blöcken aus jeweils einer vorgegebenen Anzahl von aufeinanderfolgenden Zeichen zusammengefaßt. Die Rahmenverluste können noch weiter dadurch verringert werden, daß in jedem Teilfolgen-Vergleich der Vergleich zunächst zeichenweise erfolgt, Zeichen der Teilfolge aufgrund des zeichenweisen Vergleiches zu Blöcken aus jeweils nicht mehr als einer vorgegebenen Anzahl von aufeinanderfolgenden Zeichen zusammengefaßt werden, wobei sämtliche bestehenden Zeichenunterschiede von möglichst wenigen Blöcken überdeckt werden, und der Vergleich sodann blockweise und mittels blockbezogener Fehlergrenzen neu bewertet wird.

In einer besonders einfachen Ausführungsform der Erfindung sind die digitale Zeichenfolge und das Musterwort Bitfolgen.

Als besonders geeignete Anwendung der Erfindung ist die sei- tens einer Endstelle eines Mobilfunksystems zu nennen. Bei einer solchen Anwendung machen sich Rahmenverluste ebenso wie eine Fehlsynchronisation als Störung der KommunikationsVerbindung besonders störend bemerkbar, so daß die weitgehende Vermeidung dieser Fehlerzustände höchst erwünscht ist.

Hierbei ist eine besonders vorteilhafte Möglichkeit die, daß das erfindungsgemäße Verfahren seitens einer Endstelle eines DECT-Systems für einen DECT-Rahmen ausgeführt wird.

Die Erfindung samt weiterer Vorzüge wird im folgenden an einem Ausführungsbeispiel, welches die Rahmensynchronisation in einer Endstelle eines DECT-Systems darstellt, unter Zuhilfenahme der beigefügten Figuren näher erläutert. Die Figuren zeigen: Fig. 1 anhand eines Blockschaltbilds die wesentlichen Komponenten eines Endstellen-Gerätes eines Zeitmultiplex- systems;

Fig. 2 anhand eines Blockschaltbilds die wesentlichen Komponenten zur Durchführung der Rahmensynchronisation; Fig. 3 die bei einer Synchronisationsworterkennung einer empfangenen Zeichenfolge verwendeten Synchronisationsfenster;

Fig. 4 eine Folge von Teilfolgen-Vergleichen, wie sie bei der Synchronisationsworterkennung nach der Fig. 3 erfolgt; und

Fig. 5 verschiedene Möglichkeiten der Vergleichsbewertung.

Es sei an dieser Stelle nochmals angemerkt, daß die Erfindung nicht auf DECT-Systeme und insbesondere nicht auf die Einzelheiten der in den Fig. 1 und 2 gezeigten Vorrichtungen beschränkt ist, sondern grundsätzlich in jedem Zeitmultiplexsy- stem anwendbar ist.

Die Rahmensynchronisation wird in einer Synchronisationswort- Erkennungseinheit SWE durchgeführt. Fig. 1 zeigt stark vereinfacht den Zusammenhang dieser Einheit mit den anderen Komponenten der Endstelle END. Zum Empfang der über den Übertragungsweg, in dem Beispiel die Schnurlos-Schnittstelle des DECT, gesendeten Signale dient der Empfangsteil EMP, der einen digitalen Zeichenstrom ds liefert. In einer Abtastsynchronisiereinheit ABS wird der Zeichenstrom ds mit dem Takt der Endstation synchronisiert (die Takterzeugung ist nicht gezeigt) . Ein Verfahren hierfür ist beispielsweise in der EP 0 667 073 Bl beschrieben. Die sich aus der Abtastsynchronisation ergebende taktsynchronisierte Zeichenfolge df wird nun der Decodier- und Steuereinheit DEC zugeführt, die daraus die Nutz- und Steuerinformation bestimmt und in Signale für die Peripherie PER, z.B. analoge Signale für eine Lautspre- chereinheit, umsetzt. Im hier betrachteten Fall des DECT sind der Zeichenstrom ds und die Zeichenfolge df Bitfolgen. In anderen Systemen ist es möglich, daß die Zeichen z.B. seriell oder parallel übertragene Wörtern sind, die mehreren Bits entsprechen. Die in Fig. 1 gezeigten Komponenten können bei- spielsweise als integrierte ASIC-Bausteine oder mittels Software, etwa in einem digitalen Signalprozessor, ausgebildet sein, insgesamt oder auch eine Komponente oder Komponentengruppe .

Für die Auswertung der digitalen Zeichenfolge df benötigt die Decodiereinheit DEC die Information, an welcher Stelle der Zeichenfolge die Nutzinformation beginnt. Diese Information bezieht die Decodiereinheit in Form eines Synchronisationspulses syp von der Synchronisationswort-Erkennungseinheit SWE, welche die Rahmensynchronisation für die Zeichenfolge df durchführt. Die Zeichenfolge df wird in der Einheit SWE wie in Fig. 2 gezeigt in ein Schieberegister SRG geschoben, welches die Länge des Synchronisationswortes hat, in dem Beispiel somit 16 Bits. Die in dem Schieberegister zwischengespeicherte Teilfolge wird in einem Vergleichsregister VRG zeichen- bzw. bitweise mit einem festen „Muster^M-Synchronisa- tionswort verglichen und die Zahl der Zeichenunterschiede ermittelt. Ist - innerhalb des durch den Synchronisationsbereich vorgegebenem Intervalls - diese Zahl nicht größer als eine Fehlergrenze fz, so wird der Vergleich positiv bewertet, die Rahmensynchronisation gilt als erfolgreich durchgeführt und das Vergleichsregister gibt einen Synchronisationspuls syp aus. Die Fehlergrenze fz wird von einem Fehlerzahlschalter FZS geliefert, welcher wiederum über einen Rahmenzyklus- Zähler RZR angesteuert wird. Dieser Zähler RZR zählt, ausge- hend von dem Synchronisationspuls syp einer früheren Rahmensynchronisation, die Dauer eines Rahmenzyklus ab und gibt an den Fehlerzahlschalter FZS Signale für die erwartete Position des Synchronisationswortes in diesem Rahmen bzw. für Fensterbereiche um diese Position, mit deren Hilfe der Fehlerzahl- Schalter FZS die Fehlergrenze fz einstellt. Die Einzelheiten dieser Komponenten sind für die Erfindung nicht weiter von Belang und dem Fachmann wohlbekannt, weshalb an dieser Stelle nicht näher darauf eingegangen werden soll.

In dem in Fig. 3 gezeigten Beispiel, das die Erkennung des Synchronisationswortes eines DECT-Rahmens betrifft, besteht die Bitfolge df aus einer Abfolge von Bits, von der in der Zeichnung lediglich ein Ausschnitt gezeigt ist, nämlich jene Bits, die sich zum erwarteten Zeitpunkt der Synchronisation in dem Schieberegister SRG befinden, sowie vier weitere, nachfolgende Bits; letztere befinden sich genaugenommen zu dem in Fig. 3 dargestellten Zeitpunkt nicht in der Erkennungseinheit SWE, sondern beispielsweise noch in einem vorgeordneten Register, sind jedoch zum besseren Verständnis vorwegnehmend angedeutet. Man beachte, daß in der Zeichnung die Bits von links nach rechts gerückt werden, so daß das zeit- lieh erste Bit am rechten Ende des Schieberegisters steht. Es sei für ein konkretes Beispiel weiter angenommen, daß bei der Übertragung seit dem vorhergehenden Rahmen eine Synchronisationsdrift um +2 Bits sowie ein Übertragungsfehler an einer Bitstelle des Synchronisationswortes, das ursprünglich die Bitfolge 1010 1110 0110 1000 (im Sinne der Zeichnung, also gegen die Zeitrichtung gelesen; die Gruppierung ä 4 Bits dient lediglich der Lesbarkeit) ist, aufgetreten seien. Das positive Vorzeichen der Drift kennzeichnet eine Verspätung gegenüber der erwarteten Position SPO. Das empfangene Syn- chronisationswort syw ist in diesem Beispiel der Fig. 3 somit um zwei Stellen nach links verschoben und weist einen Fehler an der gekennzeichneten Stelle auf.

Gemäß der Erfindung wird bei der Überprüfung des Synchronisa- tionsbereichs eine Änderung der Fehlergrenze fz innerhalb des Synchronisationsbereichs zugelassen. Dies erfolgt mittels einer Anzahl von Synchronisationsfenstern, in dem Beispiel drei Fenster SF1,SF2,SF3, die jeweils ein Intervall zugelassener Verschiebungen s = Si bis s₂ (si, s₂ sind ganze Zahlen; si ist gewöhnlich kleiner als 0) des Synchronisationswortes syw gegenüber der erwarteten Position SPO definieren und denen jeweils eine Fehlergrenze zugeordnet ist. Das dritte Fenster SF3 ist in Fig. 3 aus Platzgründen nur teilweise dargestellt. In der Zeichnung ist die erwartete Position SPO mit Bezug auf das zeitlich späteste Bit des Schieberegisters SRG gezeigt; dies betrifft nur die graphische Darstellung und ist ansonsten belanglos, da für das gegenständliche Verfahren nur Unterschiede von Positionen von Bedeutung sind.

Die Fenster sind vorteilhafterweise hinsichtlich ihrer Inter- vallgröße zueinander derart gestaffelt, daß die größeren Fenster die jeweils kleineren vollständig enthalten, wobei mit steigender Intervallgröße, gewissermaßen von innen nach außen, die Fehlergrenzen abnehmen. Die Fenster sind gewöhnlich symmetrisch um die erwartete Position SPO (d.h. s = -n bis +n) wie die in Fig. 3 gezeigten Synchronisationsfenster; dies muß jedoch nicht der Fall sein. Günstigerweise hat das äußerste Fenster, in dem Beispiel das Fenster SF3, die Fehlergrenze 0, was der Forderung einer exakten Übereinstimmung der Teilfolge srg des Schieberegisters SRG mit dem Musterwort vrg des Vergleichsregisters VRG entspricht. Teilfolgen-Vergleiche werden für den Bereich durchgeführt, der sich aus der Kombination sämtlicher Fenster ergibt. Für diejenigen Stellen, bei denen sich die Fenster überlappen, gilt günstigerweise die Regel, daß jeweils das Fenster mit der höheren Fehlergrenze anzuwenden ist. Außerhalb aller Fenster durchgeführte Vergleiche werden nicht als positiv bewertet.

Der gesamte Synchronisationsbereich, innerhalb dessen das Synchronisationswort syw gesucht wird, ergibt sich nach dem oben Gesagten aus der Kombination der Synchronisationsfenster Sfl,SF2,SF3. In dem Beispiel der Fig. 3 ist er dem Intervall des größten Fensters SF3 gleich, und Teilfolgen-Vergleiche in dem Bereich einer Verschiebung von -12 bis +12 werden berücksichtigt. Wie bereits erwähnt, liefern Teilfolgen-Vergleiche außerhalb des genannten Bereiches kein positives Vergleichsresultat, selbst wenn eine exakte Übereinstimmung gefunden werden sollte. In Fig. 4 sind drei der Teilfolgen-Vergleiche gezeigt, nämlich jene der Verschiebungen s = 0, 1 und 2. Es sind hierbei jeweils das abgespeicherte Musterwort vrg und der Inhalt srg des Schieberegisters SRG gezeigt; nicht übereinstimmende Zeichen sind in dem Vergleich jeweils hervorgehoben. Der erste in Fig. 4 gezeigte Vergleich ist jener bei der erwarteten Position SPO, s = 0. Für diesen gilt die Fehlergrenze fz = 2 des innersten Fensters SFl. Der Vergleich ergibt sieben Unterschiede, was über der Fehlergrenze liegt und somit negativ bewertet wird. Beim nächsten Takt, s = 1, wird der Schieberegister-Inhalt srg um eine Bitposition weiter gerückt; es ergeben sich neun Zeichenunterschiede, weshalb auch hier kein Synchronisationswort akzeptiert wird. Mit dem darauffolgenden Takt, s = 2, wird das innerste Fenster SFl verlassen und das nächste Fenster SF2 mit der nächstkleineren Fehlergrenze fz = 1 ist gültig. Der Teilfolgen-Vergleich wird zu einem Unterschied ermittelt, was nicht über der gerade gültigen Fehlergrenze liegt und somit positiv bewertet wird. Die Synchronisationsworterkennung ist erfolgreich, und es findet eine Nachsynchronisation auf diese Position statt.

Es sei angemerkt, daß bei dem gezeigten Beispiel bei einem bisher bekannten Verfahren zur Synchronisationsworterkennung dieses Ergebnis zwar mit einem einzigen Synchronisationsfen- ster der Fehlerzahl 2 erreichbar gewesen wäre; jedoch wäre dies, wenn man die Gesamtheit der möglichen Fälle betrachtet, mit dem Risiko häufiger Fehlsynchronisationen verbunden. Aus Gründen der Datensicherheit sollte ein Fenster großer Fehlerzahl nur kleine Verschiebungen zulassen, denn in Umgebungen, in denen eine Synchronisationsdrift begünstigt ist, was unter üblichen Bedingungen oft der Fall ist, ist die Gefahr einer Fehlsynchronisation unzumutbar hoch. Andererseits stellt eine Einschränkung auf eine geringe Fehlerzahl in dem betrachteten Beispiel unter Bedingungen, bei denen nur geringe Drifts auftreten, bei denen jedoch z.B. Störungen auftreten, die kurzzeitig zu einer gehäuften Fehlerzahl im Synchronisationswort führen können, eine zu starke Einschränkung dar. Gemäß der Erfindung kann die Endstelle in beiden Szenarien arbeiten, da die Verwendung mehrerer Synchronisationsfenster einer dynamischen Änderung der zulässigen Fehler gleichkommt. Das äußerste Fenster mit Fehlergrenze 0 kann unter Umständen sogar sehr groß gewählt werden, z.B. ±12 Bits, wodurch eine große Toleranz gegenüber Synchronisationsdrifts, z.B. infolge Teilnehmerbewegung, bei gut gewährleisteter Bit-Übertragungs- sicherheit ermöglicht ist.

Die Teilfolgen-Vergleiche vor und nach den in Fig. 4 dargestellten sind der Übersichtlichkeit halber nicht gezeigt, da sie zu dem oben Gesagten keine neue Information hinzufügen. Die Vergleiche vor s = 0 können infolge der Struktur des Synchronisationswortes und der Präambel, welche aus Wiederho- lungen einer 10- oder einer 01-Folge besteht, keinen positiven Vergleich liefern, solange die Übertragung nicht sehr stark gestört ist. Nach dem Auffinden des Synchronisationswortes bei s = 2 ist das Ergebnis der nachfolgenden Vergleiche in diesem Rahmen belanglos, da die Logik der Decoderein- heit DEC nur die erste im Rahmen gefundene Synchronisation verwendet. Falls jedoch kein Synchronisationswort in dem Rahmen erkannt wird, wird der Rahmen verworfen.

In dem oben dargestellten Ausführungsbeispiel erfolgt die Korrektur der Rahmensynchronisation aufgrund eines einzelnen, erfindungsgemäß bestimmten Synchronisationswortes auf dessen Position. In einer Variante des dargestellten Verfahrens können beispielsweise mehrere frühere Synchronisationspositionen akkumuliert werden und aus diesen die nächste Rahmen- Synchronisation ermittelt werden. Dies erfolgt z.B. durch Berechnen eines gewichteten Mittelwertes aus vier vorhergehenden erfolgreichen Synchronisationsworterkennungen, wobei der zuletzt erfolgten Erkennung ein stärkeres Gewicht zukommt.

Zusätzlich zu der oben beschriebenen Methode der Synchronisationsworterkennung kann eine weitere Reduzierung der Rahmenverluste dadurch erreicht werden, daß der Teilfolgen-Vergleich nicht zeichen- bzw. bitweise erfolgt, sondern für Blöcke, zu denen jeweils eine Anzahl von Zeichen zusammengefaßt werden, und daß das Akzeptanzkriterium der Fehlerzahl sich auf blockweise Unterschiede bezieht. Dies sei anhand der Fig. 5 erläutert, in der eine Teilfolge srg mit demselben Musterwort vrg wie in den Fig. 3 und 4 verglichen wird. Der mit (a) bezeichnete Teilfolgen-Vergleich erfolgt genau nach dem oben beschriebenen Verfahren, also bitweise, und liefert fünf Unterschiede. Bei (b) werden je 4 Bits zu einem Block zusammengefaßt und der Teilfolgen-Vergleich blockbezogen durchgeführt. Durch diese Art des Vergleichens werden Fehler, die dicht aufeinanderfolgen und so in einen Block fallen, vorteilhafterweise als lediglich ein Fehler bewertet; in dem Beispiel (b) etwa ergeben sich nur mehr drei Unterschiede. Auf diese Weise können Fehler, die in einer Fehlergruppe auftreten und typisch für äußere Störungen sind, anders behandelt werden, als solche Fehlerverteilungen, die „gleichmäßiger" über die Registerbreite reichen und z.B. auch von einer unerkannten Drift beim Vergleich des Synchronisationswortes mit einem Teil der Präambel oder Nutzinformation herrühren können. Wenn in letzterem Fall durch eine hohe bitweise Fehlergrenze ein Nachsynchronisieren zustandekäme, wäre die Gefahr einer Fehlsynchronisation hoch.

Die Blockaufteilung kann starr, wie in Fig. 5 unter (b) gezeigt, oder „dynamisch" ausgeführt werden. Bei letzterer Möglichkeit wird der Beginn jeweils eines Blockes auf das zeitlich erste Zeichen (in Fig. 5 am rechten Ende) des erwar- teten Synchronisationswortes oder auf den ersten erkannten Zeichenfehler gelegt. Dies ist in Fig. 5 anhand des Falles (c) gezeigt, wodurch die dynamische Blockaufteilung die Fehlerzahl weiter auf zwei verringerbar ist. Durch die dynamische Blockaufteilung werden die Zeichen zu Blöcken aus jeweils nicht mehr als 4 Zeichen derart zusammengefaßt, daß die Zeichenunterschiede von möglichst wenigen Blöcken überdeckt werden. Auf diese Weise werden Fehlergruppen auch dann als ein Fehler behandelt, wenn bei einer starren Blockaufteilung die Fehlergruppe in zwei Blöcke ragen würde. Auf diese Weise kann die dynamische Blockaufteilung Rahmenverluste zusätzlich verringern. Die Zahl, wieviele Zeichen in einem Block zusammengefaßt sind, ist im Prinzip beliebig und kann auch einen anderen Wert anstelle von 4 wie in dem Beispiel annehmen.

Claims

Patentansprüche

1. Verfahren zur Rahmensynchronisation in einem Zeitmulti- plexsystem, wobei seitens einer Zeitmultiplex-Endstelle (END) in einem Zeitschlitz eine digitale Zeichenfolge (df) , deren Zeitlage mittels eines aus aufeinanderfolgender Zeichen bestehenden Synchronisationswortes (syw) vorgegebener Länge gekennzeichnet ist, empfangen wird, bei welchem

- aus einer vorhergehenden erfolgreichen Rah ensynchronisa- tion jene Position (SPO) in der Zeichenfolge bestimmt wird, an welcher gemäß der Rahmenstruktur des Zeitmultiplexsy- stems das Synchronisationswort (syw) der Zeichenfolge zu erwarten ist,

- ein Synchronisationsbereich vorgegebener Größe um die er- wartete Position (SPO) ermittelt wird,

- innerhalb des Synchronisationsbereichs die Teilfolgen (srg) der Zeichenfolge mit der Länge des Synchronisationswortes mit einem abgespeicherten Musterwort (vrg) zeichenweise verglichen werden, bis ein Vergleich positiv bewertet wird oder alle Vergleiche im Synchronisationsbereich negativ bewertet werden, wobei ein Vergleich dann als positiv bewertet wird, wenn zwischen der Teilfolge (srg) und dem Musterwort (vrg) nicht mehr Zeichenunterschiede bestehen, als durch eine vorgegebene Fehlergrenze (fz) bestimmt ist, und - im Falle eines positiven Vergleichs die Teilfolge als Synchronisationswort akzeptiert und deren Position für die Korrektur der Rahmensynchronisation verwendet wird, ansonsten der Rahmen als unsynchronisiert verworfen wird, dadurch gekennzeichnet, daß als Synchronisationsbereich die Kombination von zumindest zwei Synchronisationsfenstern (SFl, SF2, SF3) unterschiedlicher Größe und/oder Position und mit jeweils zugeordneter Fehlergrenze verwendet wird, und daß bei jedem Teilfolgen-Vergleich jeweils die Fehlergrenze jenes Synchronisationsfensters ver- wendet wird, innerhalb dessen die Teilfolge liegt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei jedem Teilfolgen- Vergleich, falls die Teilfolge innerhalb zwei oder mehr Synchronisationsfenster (SFl, SF2,SF3) liegt, die höchste der Fehlergrenzen dieser Synchronisationsfenster verwendet wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Synchronisationsfenster ^"die jeweils kleineren vollständig enthalten, wobei die Fehlergrenze des Synchronisationsfensters mit steigender Größe abnimmt .

4. Verfahren zur Rahmensynchronisation in einem Zeitmulti- plexsys^'tem, wobei seitens einer Zeitmultiplex-Endstelle (END) in einem Zeitschlitz eine digitale Zeichenfolge (df) , deren Zeitlage mittels eines aus aufeinanderfolgender Zeichen bestehenden Synchronisationswortes (syw) vorgegebener Länge gekennzeichnet ist, empfangen wird, bei welchem

- aus einer vorhergehenden erfolgreichen Rahmensynchronisa- tion jene Position (SPO) in der Zeichenfolge bestimmt wird, an welcher gemäß der Rahmenstruktur des Zeitmultiplexsy- stems das Synchronisationswort (syw) der Zeichenfolge zu erwarten ist,

- innerhalb des Synchronisationsbereichs die Teilfolgen (srg) der Zeichenfolge mit der Länge des Synchronisationswortes mit einem abgespeicherten Musterwort (vrg) zeichenweise verglichen werden, bis ein Vergleich positiv bewertet wird oder alle Vergleiche im Synchronisationsbereich negativ bewertet werden, wobei ein Vergleich dann als positiv bewertet wird, wenn zwischen der Teilfolge (srg) und dem Musterwort (vrg) nicht mehr Zeichenunterschiede bestehen, als durch eine vorgegebene Fehlergrenze (fz) bestimmt ist, und - im Falle eines positiven Vergleichs die Teilfolge als Synchronisationswort akzeptiert und deren Position für die Korrektur der Rahmensynchronisation verwendet wird, ansonsten der Rahmen als unsynchronisiert verworfen wird, dadurch gekennzeichnet, daß in jedem Teilfolgen-Vergleich der Vergleich blockweise und mittels blockbezogener Fehlergrenzen für aus jeweils aufeinanderfolgende Zeichen der Teilfolge (srg) zusammengefaßten Blöcken bewertet wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß in dem Teilfolgen-Vergleich die Zeichen der gesamten Teilfolge (srg) zu Blöcken aus jeweils einer vorgegebenen Anzahl von aufeinanderfolgenden Zeichen zusammengefaßt werden.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß in jedem Teilfolgen- Vergleich der Vergleich zunächst zeichenweise erfolgt, sodann aufgrund des zeichenweisen Vergleiches Zeichen der Teilfolge (srg) zu Blöcken aus jeweils nicht mehr als einer vorgegebe- nen Anzahl von aufeinanderfolgenden Zeichen zusammengefaßt werden, wobei sämtliche bestehenden Zeichenunterschiede von möglichst wenigen Blöcken überdeckt werden, und der Vergleich blockweise und mittels blockbezogener Fehlergrenzen neu bewertet wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die digitale Zeichenfolge (df) und das Musterwort (vrg) Bitfolgen sind.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß es seitens einer Endstelle eines Mobilfunksystems ausgeführt wird.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß es seitens einer Endstelle eines DECT-Systems für einen DECT-Rahmen ausgeführt wird.