WO1999016124A3 - Verfahren zur erzeugung von isolationsgräben in einem substrat - Google Patents

Verfahren zur erzeugung von isolationsgräben in einem substrat Download PDF

Info

Publication number
WO1999016124A3
WO1999016124A3 PCT/DE1998/002824 DE9802824W WO9916124A3 WO 1999016124 A3 WO1999016124 A3 WO 1999016124A3 DE 9802824 W DE9802824 W DE 9802824W WO 9916124 A3 WO9916124 A3 WO 9916124A3
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
mask
grooves
insulations
plasma
Prior art date
Application number
PCT/DE1998/002824
Other languages
English (en)
French (fr)
Other versions
WO1999016124A2 (de
Inventor
Jens Zimmermann
Matthias Peschke
Original Assignee
Siemens Ag
Jens Zimmermann
Matthias Peschke
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Jens Zimmermann, Matthias Peschke filed Critical Siemens Ag
Publication of WO1999016124A2 publication Critical patent/WO1999016124A2/de
Publication of WO1999016124A3 publication Critical patent/WO1999016124A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Erfindungsgemäß wird ein Verfahren zur Erzeugung von Isolationen in einem Substrat bereitgestellt, das die folgenden Schritte umfaßt: a) auf das Substrat wird eine erste Maske aufgebracht; b) unter Verwendung der ersten Make werden in dem Substrat Gräben erzeugt und nachfolgend wird die erste Maske entfernt; c) die Gräben werden durch ein plasma-unterstütztes Abscheideverfahren aufgefüllt, wobei das Substrat gegenüber dem Plasma auf einem tieferen Potential gehalten wird; d) eine zweite Maske wird aufgebracht, welche im wesentlichen dadurch erhältlich ist, daß in der zweiten Maske an den Stellen Öffnungen vorgesehen sind, an denen die Breite der Öffnungen in der zu der ersten Maske inversen Maske einen vorgebenen Wert übersteigen; e) unter Verwendung der zweiten Maske wird eine Rückätzung durchgeführt und nachfolgend die zweite Maske entfernt, und f) die daraus resultierende Oberfläche wird zur Planarisierung poliert.
PCT/DE1998/002824 1997-09-22 1998-09-22 Verfahren zur erzeugung von isolationsgräben in einem substrat WO1999016124A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19741704A DE19741704A1 (de) 1997-09-22 1997-09-22 Verfahren zur Erzeugung von Isolationen in einem Substrat
DE19741704.3 1997-09-22

Publications (2)

Publication Number Publication Date
WO1999016124A2 WO1999016124A2 (de) 1999-04-01
WO1999016124A3 true WO1999016124A3 (de) 1999-05-20

Family

ID=7843174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/002824 WO1999016124A2 (de) 1997-09-22 1998-09-22 Verfahren zur erzeugung von isolationsgräben in einem substrat

Country Status (2)

Country Link
DE (1) DE19741704A1 (de)
WO (1) WO1999016124A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270353B1 (en) * 1999-06-07 2001-08-07 International Business Machines Corporation Low cost shallow trench isolation using non-conformal dielectric material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407047A2 (de) * 1989-07-03 1991-01-09 Advanced Micro Devices, Inc. Verfahren zum Ebnen von Topologien für integrierte Schaltungen
EP0545263A2 (de) * 1991-11-29 1993-06-09 Sony Corporation Verfahren zur Herstellung einer Isolationsprobe mittels einer Polierschritt
JPH0778866A (ja) * 1991-05-30 1995-03-20 Sony Corp シャロートレンチ形成方法
EP0697722A2 (de) * 1994-08-17 1996-02-21 Texas Instruments Incorporated Verfahren zur Planarizierung von Dielektriken über Halbleitervorrichtungen
EP0825645A1 (de) * 1996-08-08 1998-02-25 Siemens Aktiengesellschaft Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407047A2 (de) * 1989-07-03 1991-01-09 Advanced Micro Devices, Inc. Verfahren zum Ebnen von Topologien für integrierte Schaltungen
JPH0778866A (ja) * 1991-05-30 1995-03-20 Sony Corp シャロートレンチ形成方法
EP0545263A2 (de) * 1991-11-29 1993-06-09 Sony Corporation Verfahren zur Herstellung einer Isolationsprobe mittels einer Polierschritt
EP0697722A2 (de) * 1994-08-17 1996-02-21 Texas Instruments Incorporated Verfahren zur Planarizierung von Dielektriken über Halbleitervorrichtungen
EP0825645A1 (de) * 1996-08-08 1998-02-25 Siemens Aktiengesellschaft Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 095, no. 006 31 July 1995 (1995-07-31) *
POON S ET AL: "A TRENCH ISOLATION PROCESS FOR BICMOS CIRCUITS", PROCEEDINGS OF THE BIPOLAR/BICOMS CIRCUITS AND TECHNOLOGY MEETING, MINNEAPOLIS, OCT. 4 - 5, 1993, 1 January 1993 (1993-01-01), JOPKE J, pages 45 - 48, XP000482241 *

Also Published As

Publication number Publication date
DE19741704A1 (de) 1999-04-01
WO1999016124A2 (de) 1999-04-01

Similar Documents

Publication Publication Date Title
EP0981168A3 (de) Mikro-optische Halbleiterbauelemente und Herstellungsverfahren
TW327700B (en) The method for using rough oxide mask to form isolating field oxide
WO2002017387A3 (en) Conductive material patterning methods
WO1999039371A3 (fr) PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
AU5969698A (en) Process for producing semiconductor substrate
TW344866B (en) Method for forming damage free patterned layers adjoining the edges of high step height apertures
CA2192631A1 (en) Fabrication Process of SOI Substrate
TW337040B (en) Method of doping trench sidewalls before trench etching
EP1291920A3 (de) Solarzelle, Herstellungsverfahren und Apparat zur Herstellung derselben
TW328618B (en) A method for isolating an active region of an MOS semiconductor device using a planarized refill layer which is not substantially overpolished and an MOS device fabricated thereby
WO2000001010A3 (de) Verfahren zur herstellung von halbleiterbauelementen
AU2002367408A1 (en) A method for forming a power semiconductor as in figure 5 having a substrate (2), a voltage sustaining epitaxial layer (1) with at least a trench (52), a doped region (5a) adjacent and surrounding the trench.
WO2002101818A3 (en) Method for isolating semiconductor devices
WO2002045131A3 (en) Process flow for capacitance enhancement in a dram trench
TW351849B (en) Method for fabricating shadow trench insulation structure
WO2003019649A3 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
EP0928019A3 (de) Verringerte Errosion der Ätzstopschicht
TW357405B (en) Method for pre-shaping a semiconductor substrate for polishing and structure
WO2002041351A3 (en) Method of fabricating capillary discharge plasma display panel using combination of laser and wet etchings
TW346664B (en) Mixed-mode IC separated spacer structure and process for producing the same
WO1997011483A3 (de) Verfahren zum erzeugen sehr kleiner strukturweiten auf einem halbleitersubstrat
WO1999016124A3 (de) Verfahren zur erzeugung von isolationsgräben in einem substrat
WO2001011666A8 (en) Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby
TW337608B (en) Process for producing unlanded via
TW346661B (en) A method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase