WO1998048355A3 - Procede pour transferer un systeme d'exploitation dans des installations informatiques - Google Patents

Procede pour transferer un systeme d'exploitation dans des installations informatiques Download PDF

Info

Publication number
WO1998048355A3
WO1998048355A3 PCT/DE1998/001071 DE9801071W WO9848355A3 WO 1998048355 A3 WO1998048355 A3 WO 1998048355A3 DE 9801071 W DE9801071 W DE 9801071W WO 9848355 A3 WO9848355 A3 WO 9848355A3
Authority
WO
WIPO (PCT)
Prior art keywords
operating system
real
address
hardware
gsp
Prior art date
Application number
PCT/DE1998/001071
Other languages
German (de)
English (en)
Other versions
WO1998048355A2 (fr
Inventor
Alfred Isele
Original Assignee
Siemens Nixdorf Inf Syst
Alfred Isele
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Nixdorf Inf Syst, Alfred Isele filed Critical Siemens Nixdorf Inf Syst
Priority to JP10544720A priority Critical patent/JP2000513128A/ja
Priority to EP98931931A priority patent/EP0978042A2/fr
Publication of WO1998048355A2 publication Critical patent/WO1998048355A2/fr
Publication of WO1998048355A3 publication Critical patent/WO1998048355A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

Ce procédé permet l'utilisation d'un système d'exploitation (OS1), destiné à un matériel source (M1) supportant un mode d'adressage réel, sur un matériel cible (M2) supportant uniquement un mode d'adressage virtuel, tout en maintenant l'adressage de la mémoire principale qui est indépendant de la configuration et du processus. A cet effet, un des espaces adresse virtuels pour l'adressage, indépendant du processus, de la mémoire principale (HS2) est réservé et, conformément au mode d'adressage réel, est utilisé sur le matériel source (ME2). Un programme de commande séparé (GSP) situé en aval permet au système d'exploitation transféré (OS2) de réagir à des conditions exceptionnelles (EV2) du matériel cible (M2), et les adresses réelles du système d'exploitation à transférer sont imagées, dans l'espace adresse réservé, sur des adresses libres de la mémoire physique qui ne sont pas occupées par le programme de commande séparé (GSP).
PCT/DE1998/001071 1997-04-23 1998-04-16 Procede pour transferer un systeme d'exploitation dans des installations informatiques WO1998048355A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10544720A JP2000513128A (ja) 1997-04-23 1998-04-16 データ処理装置におけるオペレーティングシステムの転送方法
EP98931931A EP0978042A2 (fr) 1997-04-23 1998-04-16 Procede pour transferer un systeme d'exploitation dans des installations informatiques

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19717102.8 1997-04-23
DE19717102A DE19717102A1 (de) 1997-04-23 1997-04-23 Verfahren zur Übertragung eines Betriebssystems in Datenverarbeitungsanlagen

Publications (2)

Publication Number Publication Date
WO1998048355A2 WO1998048355A2 (fr) 1998-10-29
WO1998048355A3 true WO1998048355A3 (fr) 1999-01-28

Family

ID=7827471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/001071 WO1998048355A2 (fr) 1997-04-23 1998-04-16 Procede pour transferer un systeme d'exploitation dans des installations informatiques

Country Status (4)

Country Link
EP (1) EP0978042A2 (fr)
JP (1) JP2000513128A (fr)
DE (1) DE19717102A1 (fr)
WO (1) WO1998048355A2 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038281A (en) * 1986-09-19 1991-08-06 International Business Machines Corporation Acceleration of system interrupts between operating systems in guest-host relationship
EP0645701A2 (fr) * 1993-09-28 1995-03-29 Bull HN Information Systems Inc. Emulation des fonctions mémoire d'un premier système sur un deuxième
US5479631A (en) * 1992-11-19 1995-12-26 International Business Machines Corporation System for designating real main storage addresses in instructions while dynamic address translation is on

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102380A (ja) * 1981-12-11 1983-06-17 Hitachi Ltd 仮想記憶管理方法
JP2510605B2 (ja) * 1987-07-24 1996-06-26 株式会社日立製作所 仮想計算機システム
JP2839201B2 (ja) * 1990-07-30 1998-12-16 株式会社日立製作所 仮想計算機システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038281A (en) * 1986-09-19 1991-08-06 International Business Machines Corporation Acceleration of system interrupts between operating systems in guest-host relationship
US5479631A (en) * 1992-11-19 1995-12-26 International Business Machines Corporation System for designating real main storage addresses in instructions while dynamic address translation is on
EP0645701A2 (fr) * 1993-09-28 1995-03-29 Bull HN Information Systems Inc. Emulation des fonctions mémoire d'un premier système sur un deuxième

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHANG RONG TSAI ET AL: "ON THE ARCHITECTURAL SUPPORT FOR LOGICAL MACHINE SYSTEMS", MICROPROCESSING AND MICROPROGRAMMING, vol. 22, no. 2, 1 February 1988 (1988-02-01), pages 81 - 96, XP000284881 *

Also Published As

Publication number Publication date
EP0978042A2 (fr) 2000-02-09
DE19717102A1 (de) 1998-10-29
WO1998048355A2 (fr) 1998-10-29
JP2000513128A (ja) 2000-10-03

Similar Documents

Publication Publication Date Title
CA2026224A1 (fr) Dispositif pour maintenir la coherence dans un systeme informatique a multitraitement utilisant une antememoire virtuelle
CA2245106A1 (fr) Methode et systeme utilisant des acces simultanes a debit variable pour effectuer un controle d'entree-sortie dans un systeme multiprocesseur
EP0747808A3 (fr) Processeur capable de prendre deux architectures de jeu d'instructions distinctes en charge
WO1998025196A3 (fr) Prediction de branchement dynamique pour des instructions de branchement comprenant plusieurs cibles
EP0343988A3 (fr) Dispositif de traitement de données à préextraction sélective des instructions
GB2322209B (en) Computer system having shared address space among multiple virtual address spaces
AU7595596A (en) Virtual memory system with local and global virtual address translation
CA2355065A1 (fr) Systeme et procede informatiques de commande de systemes d'exploitation multiples dans differentes partitions du systeme informatique et permettant aux differentes partitions de communiquer entre elles par une memoire partagee
AU3369497A (en) System for controlling access to a register mapped to an i/o address space of a computer system
WO1998055910A3 (fr) Dispositif et procede pour l'adressage sur de dispositif
EP0843261A3 (fr) Système de mémoire avec des canaux virtuels
AU2001255275A1 (en) Methods and systems for an extranet
CA2009779A1 (fr) Decouplage d'un processeur central de son materiel associe pour fins d'interaction avec un appareil de manipulation de donnees etranger au systeme d'exploitation de ce processeur et de son materiel associe
EP0106668A3 (fr) Ordinateur avec plusieurs systèmes d'exploitation
AU5148700A (en) Method for flashing a read only memory (rom) chip of a host adapter with updatedbios code
AU2002234764A1 (en) Method and apparatus to power off and/or reboot logical partitions in a data processing system
CA2050950A1 (fr) Controleur d'acces direct ou indirect a une memoire
TW325536B (en) Method and apparatus for accessing a register in a data processing system
CA2384254A1 (fr) Discrimination de traduction a haute resolution
AU628548B2 (en) Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems
EP0014581A3 (fr) Système et procédé d'adressage de mémoires dans des systèmes d'ordinateurs
EP0908812A3 (fr) Architecture de processeur et procédé pour l'implementation de modes d'adressage divers
EP0139254A3 (fr) Appareil et méthode pour un transfert direct de données de mémoire vers un dispositif périphérique et du dispositif périphérique vers la mémoire
WO1998030948A3 (fr) Dispositif et procede pour liaison operationnelle entre une memoire d'attente de processeur et un processeur de signaux numeriques
WO1998048355A3 (fr) Procede pour transferer un systeme d'exploitation dans des installations informatiques

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998931931

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09403405

Country of ref document: US

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1998 544720

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1998931931

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1998931931

Country of ref document: EP