WO1996008041A1 - Integrierte digitale magnetfeld-detektoren - Google Patents

Integrierte digitale magnetfeld-detektoren Download PDF

Info

Publication number
WO1996008041A1
WO1996008041A1 PCT/DE1995/001195 DE9501195W WO9608041A1 WO 1996008041 A1 WO1996008041 A1 WO 1996008041A1 DE 9501195 W DE9501195 W DE 9501195W WO 9608041 A1 WO9608041 A1 WO 9608041A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic field
gate
digital
drain
clock
Prior art date
Application number
PCT/DE1995/001195
Other languages
English (en)
French (fr)
Inventor
Siegbert Hentschke
Original Assignee
Siegbert Hentschke
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siegbert Hentschke filed Critical Siegbert Hentschke
Priority to EP95929747A priority Critical patent/EP0746877A1/de
Publication of WO1996008041A1 publication Critical patent/WO1996008041A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C17/00—Compasses; Devices for ascertaining true or magnetic north for navigation or surveying purposes
    • G01C17/02—Magnetic compasses
    • G01C17/28—Electromagnetic compasses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
    • G11B5/00817—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording
    • G11B5/00821—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording using stationary heads
    • G11B5/00826—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording using stationary heads comprising a plurality of single poles or gaps or groups thereof operative at the same time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/37—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using galvano-magnetic devices, e.g. Hall-effect devices using Hall or Hall-related effect, e.g. planar-Hall effect or pseudo-Hall effect
    • G11B5/376—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using galvano-magnetic devices, e.g. Hall-effect devices using Hall or Hall-related effect, e.g. planar-Hall effect or pseudo-Hall effect in semi-conductors
    • G11B5/378—Integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/49—Fixed mounting or arrangements, e.g. one head per track
    • G11B5/4969—Details for track selection or addressing
    • G11B5/4976—Disposition of heads, e.g. matrix arrangement

Definitions

  • the invention relates to the fast e 1 e - tric digitized detection, measurement and integrated evaluation of magnetic fields by means of special field effect transistor structures.
  • Magnetic heads based on Si conductors are already being used for the rapidly expanding branch of magnetic mass storage [6]. Increasing the speed of detection, sensitivity, and above all the degree of integration is of great interest today.
  • MCO magnetically controlled oscillator
  • the analogue magnetic signals are subsequently processed digitally. This is why low-noise, sensitive transistor circuits are required [5], [9] before they can be converted into digital signals using conventional A / D converters. If one could move the digitization even further forward to the sensor point, one would be able to solve many analog problems with a little more digital logic. How this is possible is shown in this article.
  • a double drain transistor for low-noise measurement of magnetic fields of small extent is known from [20].
  • the signals are processed analogously behind two floating gates.
  • PROBLEM POSITION The basic object of the invention is to digitally detect a stationary or rapidly changing magnetic field of the smallest extent in the ⁇ m 2 range and below.
  • Adaptive symmetrization can also be achieved by splitting the common clock gate (3) or (13) into two parallel, electrically separated metal gates is, which are separated from each other only by narrow oxide layers, so that an electronic symmetrization can be preempted by slight temporal clock edge offset according to claim (5).
  • FIGS. 6 a) and b) An asynchronous configuration including a logic feedback to a magnetic field sensitive ring oscillator is shown in FIGS. 6 a) and b) and formulated in claim (15).
  • the invention can be used for novel adaptive digital video magnetic heads, for data read heads in magnetic hard disks, and for magnetic field density meters and miniature compasses.
  • the applications are presented in relation to the state of the art and the advantageous improvements are specified.
  • Digital video magnetic head Today, analog TV signals are recorded on 1/2-inch tapes in oblique tracks with a width of 40 ⁇ m at a magnetic wavelength of 0.6 ⁇ m.
  • the detector is switched off adaptively.
  • the clock and track detection of the recorded signals is carried out "on chip” by means of digital PLL circuits (Phase Locked Loop).
  • PLL circuits Phase Locked Loop
  • the digital double ring oscillator as a magnetic field meter: To make as many magnetic field-dependent decisions as possible, i.e. In order to be able to carry out tilting processes in a short time, an additional logic circuit determines when a tilting process can be clearly evaluated. The takgate potential is then immediately changed via the feedback. If the drains are back in the initial situation, the clock gate potential is changed again immediately. This process is carried out continuously at the highest possible speed.
  • Such a ring oscillator circuit is specified for a serial magnetic field detector cell according to FIG. 5a) in the circuit diagram in FIG. 6a) - correspondingly for the parallel detector cell in FIG. 6b).
  • one oscillator output O sl has the highest frequency (over 100 MHz with today's standard technology), while the second oscillator output O s2 has the frequency zero. If the polarity of the magnetic field changes, the frequencies swap to O s and O s2 . If there is no magnetic field, both oscillator outputs have the same frequencies, which are slightly lower than half the highest frequency. If you count the changes on both oscillator outputs separately, you can directly convert the strength of a magnetic field to be measured into Gauss or Tesla Show.
  • Miniature digital compass In combination with a magnetic field concentrator made of highly permeable material that concentrates a magnetic flux of a few mm 2 to a few ⁇ m 2 on the clock gate, this oscillator principle can be used as a digital compass.
  • Magnetic data reading head The double ring oscillator principle can also be used for the reliable scanning of digital signals on hard disks, whereby an asynchronous oversampling can be used, in which the internal processing can be carried out with a very high clock frequency. If a large number of detector cells are arranged next to one another on a chip, a large number of tracks can of course be scanned in parallel in order to significantly increase the read data rate. As with the above Adaptive electronic track detection can be carried out in the video head, which simplifies the mechanically precise positioning of the read head and enables narrower digital tracks, which increases the disk capacity.
  • ADVANTAGEOUS USE AGAINST THE PRIOR ART THROUGH MINIATURIZED DETECTOR SURFACE The detection of such small magnetic field areas under one ⁇ m 2 is made possible for the first time by the digital magnetic field detector cell described here.
  • the significant improvement in the measurable local resolution of a magnetic field is achieved according to the invention by the digital decision in the smallest space directly at the magnetic field location to be measured - by the electrons located there. Since semiconductor technology has not yet reached the physical miniaturization limit, it can also be used later achieve even higher local resolutions of this detector cell, since theoretically the same principle works equally well for a tenth of the area, and will even permit higher frequencies.
  • This 1-bit information is stored, whereupon an unstable decision state can be established again. This interrogation is repeated with the highest possible clock frequency. Because the unstable arrangement forces a decision, in extreme cases the thermally induced random electron movements are sufficient for a decision.
  • the subsequent stochastic evaluation of the resulting 1-bit sequence also allows a more precise determination of the magnetic field. However, since the random behavior of the electrons caused by various effects is known, it is possible to infer from the slight deviations from expected frequency distributions on the action of a magnetic field. In most sensitivity limits measured in the literature, the deviation of the measured variable caused by the magnetic field is compared with the effective value of the superimposed noise. The targeted stochastic evaluation, however, also allows the specification of a measurable value that is much smaller than the superimposed noise.
  • the basic arrangement of a serial tristable double drain transistor is shown in a layout example from FIG. 3a).
  • the layout at the connections U DS1 and U DS2 must be supplemented by two load transistors which are to be connected to the supply voltage U DD .
  • the basic arrangement consists of three n-channels, the lower one being of the depletion type, ie a negative voltage must be applied to the associated gate in order to block the channel.
  • the magnetic field sensitive double drain transistor works in the following 4 phases: 1.
  • the clock gate (from Fig, la) is a negative compared to the source region
  • the faster falling left gate potential means that the left channel is blocked faster and the right gate potential goes up again.
  • This process is now immediately reinforced by the feedback:
  • the right drain stabilizes in the low and the left drain in the high potential.
  • the decisive factor for the overturning is therefore the first electrons, which can be faster than the following ones and consequently also more deflected (than can be measured in the Hall effect). If the magnetic field has the opposite polarization, the left drain tilts downward.
  • a calibration using an electrical voltage, such as. B. by adjustable voltages on the gates of the load transistors (see Fig. La), or by means of two slightly offset clock signals to a parallel split clock gate (see Fig. Lb) is then carried out in such a way that right and left tipping processes with the same probability occur.
  • the distribution of the tipping processes will be widely spread: the percentage deviation from the symmetrical uniform distribution can then be converted into the strength of an occurring magnetic field at the clock gate over a longer observation interval. It must be taken into account here that the confidence interval deteriorates with increasing thermal energy of the electrons and with decreasing free path length of the electrons between the atoms.
  • the parallel double drain transistor works in a similar way to the serial one, the layout of which is sketched in FIG. 3b; it is the dual model of the serial arrangement, so to speak.
  • the difference lies in the fact that the parallel double drain transistor switches from the current-carrying state in the clock gate channel.
  • the control gate channels to the right and left of the clock gate are blocked. If a vertical magnetic field occurs, the currents to the two drains become asymmetrical, so that when the clock gate potential drops to zero, the arrangement tilts in the same direction of asymmetry.
  • Advantageous, ie increasing the sensitivity is the minimum possible distance between the clock gate and control gates.
  • FIG. 2a Simplified layouts of the serial and parallel double drain transistors, which can be produced with NMOS standard technology, are outlined in Fig. 5 a) and b).
  • Fig. 5 a Simplified layouts of the serial and parallel double drain transistors, which can be produced with NMOS standard technology, are outlined in Fig. 5 a) and b).
  • two additional, closely adjacent conductive n + diffusion zones are attached, to which the two tilting gate n channels are also connected.
  • the clock gate potential here is from Gl to zero, while the tilting process is then initiated at the transition to a high potential at Gl.
  • Figure la shows the circuit diagram of an NMOS-MAGFET detector cell with charge decision, in which the symmetrization is provided via a voltage control on the load transistors T1 and T2.
  • the transistors T5 and T6 have a common source and gate region.
  • the transistors T3 and T4 have separate drain regions, but overlapping gate regions on the side of the transistors T4, T5.
  • the clock C has zero potential, so that no current flows to T1 and T2.
  • the entire area under the gates of T5 and T6 becomes conductive, so that the feedback to the gates of T3 and T4 leads to an unstable state which either tilts the drain terminal of T3 or T4 to low potential - depending on the initial charge distribution.
  • CMOS version additionally requires the two p-MOS transistors T7 and T8, which, however, can have a common source region with T1 and T2.
  • Figure lc) shows a further CMOS version, in which the complementary p-transistors also have a common base region, which allows charge asymmetry due to a magnetic field.
  • Figure 2a shows an NMOS detector cell in which the unstable state is generated from the current-carrying state.
  • the insulated gate metal connected to clock C covers the middle gate regions of transistors T3 and T4. If C goes to zero potential, either the right or the left feedback gate leads to a conductive state - depending on the asymmetry of the current when switching.
  • the output symmetrization is again carried out by controlling the load transistors.
  • FIG. 2b A CMOS version is shown in Figure 2b), in which the circuit symmetrization can again be carried out electrically via two separate gate connections that can be adjusted slightly in time. The tipping process is triggered here again when the clock changes from high to zero potential.
  • test cells shown here in NMOS and CMOS are initially limited to measuring the influence of vertical magnetic fields.
  • lateral digitizing magnetic field detector cells are also later designed, of which even two orthogonally operating cells can be linked locally in such a way that the lateral direction of a field can also be detected.

Abstract

Existierende Halbleiter-Magnetfeldsensoren basieren auf dem analogen Halleffekt. Dadurch beschränken Rauschen und Sensorflächengröße die Meßempfindlichkeit. Der hier vorgestellte Entwurf eines digitalen Magnetfelddetektors besteht aus tristabilen Doppeldrain-Transistoren in Si- oder GaAs, die aus einem Zustand, abhängig vom Vorhandensein eines vertikalen Magnetfeldes auf einer mikroskopisch kleinen Fläche, in einen von zwei stabilen Zuständen springen. Die direkte Digitalisierung am Meßort im ns-Bereich bewirkt durch Vermeidung weiterer Rauscheinflüsse Empfindlichkeitssteigerungen. Neben diesem Vorteil erlaubt dieses Prinzip eine mit der Herstellungsprozeß-Präzision einhergehende weitere Miniaturisierung. Auf einer kleinen HL-Chipfläche können mehrere tausend digitale Sensoren nebeneinander angeordnet werden, so daß die zeitliche und örtliche Verteilung eines Magnetfeldes im ns-νm2-Bereich digital vermessen werden kann. Dies erschließt die Realisierung eines digitalen Video-Magnetkopfes, mit dem erstmalig Videorekorderauf herkömmlichen Bändern die digitalen Studio-Videosignale aufzeichnen und wiedergeben können. Darüber hinaus wird der Aufbau eines digitalen Kompasses mit kleinsten Abmessungen gezeigt.

Description

Integrierte Digitale Magnetfeld-Detektoren
Integrierte Digitale Magnetfeld-Detektoren: Die Erfindung betrifft die schnelle e 1 e k - trische digitalisierte Detektion, Messung und integrierte Auswertung von Magnetfeldern mittels speziellen Feldeffekt-Transistorstrukturen.
STAND DER TECHNIK: Der Entwurf von integrierten (intelligenten) Magnetfeldsensoren ist Gegenstand zahlreicher Aktivitäten: Unter Ausnutzung des Hall-Effekts werden ge- eignete Materialien mit hoher Elektronenbeweglichkeit wie GaAs speziell strukturiert und hergestellt [2], [7], [17] während andererseits mit kommerziell einsetzbaren Si- Technologien der Schritt zu vermarktbaren Prudukten genommen wird [16], [6], [8]. Die Realisierungsprinzipien des Magnetfeldtransistoren (MT) mit zwei Transistoren und der entsprechenden Feldeffekt-Transistoren (MAGFET) sind seit über 10 Jahren bekannt; verschiedenste Ausführungen wurden vermessen und analysiert [3], [9]. Den physikali¬ schen Stand der Technik über integrierte Magnetfeldsensoren stellten Baltes und Popovic 1986 in einer Übersicht zusammen [10]. In der Zwischenzeit wurden zahlreiche Magnet¬ feldsensoren (MFS) integriert hergestellt, vermessen und auch mit Leistungsmerkmalen verglichen - in Bezug auf das Rauschverhalten und in Abhängigkeit von der Temperatur [4], [12], auch für Standard-Si-Prozesse.
Für die stark expandierende Branche der magnetischen Massenspeicher werden dabei bereits Magnetköpfe auf Si-Hableiterbasis eingesetzt [6]. Eine Steigerung der Detektions- geschwindigkeit, der Empfindlichkeit, und vor allem des Integrationsgrades ist heute von großem Interesse. Um die Empfindlichkeit bei der analogen Magnetfelddetektion zu steigern, wurden auch magnetisch veränderliche Materialeigenschaften ausgenutzt in einem magnetisch gesteuerten Oszillator (MCO) [18]. Die Verarbeitung der analog erfaßten Magnetsignale erfolgt in der Regel später digital. Deshalb werden rauscharme, empfindliche Transistorschaltungen benötigt [5], [9], um danach mittels konventioneller A/D-Wandler in digitale Signale umgewandelt zu werden. Könnte man die Digitalisie¬ rung noch weiter nach vorn an die Sensorstelle direkt verlagern, würde man viele analoge Probleme über etwas mehr digitale Logik lösen können. Wie dies möglich ist, wird in diesem Beitrag aufgezeigt. Vor allem durch die denkbaren Komplexitätssteige¬ rungen beim Einsatz von Sub-μ Technologien können neue Sensor-Leistungsklassen erschlossen werden: Durch die Vervielfältigung von optimierten Magnetfeldsensorzellen zu einem Array können Miniaturmagnetfelder mehrdimensional vermessen werden. Die Applikationsbreite reicht dabei von der genauen Ortspositionsvermessung in Mechanik und Robotik [8], [13] bis zur Datenspeicher- und Videotechnik.
Ein Doppeldraintransistor zur rauscharmen Vermessung von Magetfeldern kleiner Aus¬ dehnung ist aus [20] bekannt. Im Gegensatz zu der im folgenden dargestellten Anord- nung zur digitalen Detektion wird in diesem Doppeldraintransitor eine analoge Ver¬ arbeitung der Signale hinter zwei Floating Gates vorgenommen.
PROBLEMSTELLUNG: Der Erfindung liegt die grundsätzliche Aufgabe zugrunde, ein ruhendes oder schnell veränderliches Magnetfeld von πünimalster Ausdehnung im μm2- Bereich und darunter digital zu detektieren.
Dabei soll es darüber hinaus möglich sein, mehrere tausend Sensorzellen auf einem Halbleitermaterial nebeneinander anzuordnen und parallel auszuwerten.
LÖSUNG: Die genannte grundsätzliche Aufgabe wird durch die in den Ansprüchen (1) oder (2) genannte Anordnung (vgl. Fig. 3a und 3b) gelöst. Die gleiche Aufgabe wird durch eine technologische Variante gelöst, die in den Ansprüchen (13) oder (14) angege¬ ben sind (vgl. Fig.5).
Die bei der Realisierung einer Magnetfeld-Doppeldrain-Transistorzelle durch technolo¬ gische Toleranzen verursachten Unsymmetrien können elektrisch kompensiert werden durch die in Anspruch (2) genannte Schaltung (vgl. Abb.la). Die für eine CMOS- Technologie einsetzbare komplementäre Schaltung der Lasttransistoren kann entspre¬ chend Anspruch (4) ausgeführt werden.
Eine adaptive Symmetrisierung kann auch dadurch erzielt werden, daß das gemeinsame Taktgate (3) bzw. (13) in zwei paralle, elektrisch separierte Metall-Gates aufgespalten wird, die nur durch enge Oxidschichten voneiander getrennt sind, so daß durch geringfü¬ gigen zeitlichen Taktflankenversatz eine elektronische Symmetrisierung vorgemmen werden kann entprechend Anspruch (5).
Eine weitere Kombination, bei der auch die Lasttransistoren als komplementäre Magfet¬ zelle ausgeführt sind, ist in Anspruch (6) aufgeführt. Weitere Ausgestaltungen, mit einer Auswertelogik an den Ausgängen der Magfetzelle bzw. mit einem zusätzlichen Magnet- feldkonzentrator, bei der die Intensität eines Magnetfeldes (inklusive Vetrauensintervall) angezeigt werden kann, ist in den Ansprüchen (7) und (8) genannt.
Ein weitreichendes Applikationsfeld erschließt die Plazierung ganzer Arrays von Ma¬ gnetfeld-Detektorzellen auf einem Chip, die dann insbesondere für digitale Videomagnet¬ köpfe verwendet werden können. Derartige Lösungen sind in den Ansprüchen (9), (10), (11), (16) und (17) formuliert.
Eine asynchrone ausgestaltung unter Einbeziehung einer logischen Rückkopplung zu einem Magnetfeldsensiblen Ringoszillator ist in Fig. 6 a) und b) dargestellt und in Anspruch (15) formuliert.
GEWERBLICHE ANWENDUNGEN DES DIGITALEN MAGNEI ELDETEKIΌRS: Wie im folgenden näher dargestellt, kann die Erfindung eingesetzt werden für neuartige adaptiwe digitale Videomagnetköpfe, für Daten-Lesekopfe in magnetischen Festplatten, sowie für Magnet¬ felddichte-Messer und Miniaturkompaß. Die Anwendungen werden jeweils im Bezug auf den Stand der Technik dargestellt und die vorteilhaften Verbesserungen werden spizifi- ziert.
Digitaler Video-Magnetkopf: Analoge TV-Signale werden heute auf 1/2-Zoll-Bänder in schrägen Spuren mit einer Breite von 40 μm bei einer magnetischen Wellenlänge von 0,6μm aufgezeichnet. Unter Verwendung einer heute verfügbaren Submikron-Technolo- gie ist es möglich, das magnetfeldempfindliche Fenster unter dem Taktgate auf eine Fläche von 0,5xlμm zu beschränken und eine Reihe von 1248 digitaler Magnetfelddetek- torzellen im Abstand von 2 μm anzuordnen. Werden zwei Reihen hiervon versetzt nebeneinander im Layout realisiert, wie in Fig. 4 gezeigt, so lassen sich digitale Video¬ signale, die auf einer viel schmäleren Spur von 4μm gespeichert sind, magnetisch parallel lesen - ohne daß ein rotierender Kopf eingesetzt werden muß: Je drei Detektoren tasten dann mit einer Uberabtastfrequenz von 52 MHz eine Spur ab. Dort, wo der Übergang von einer Spur zur nächsten hinfällt, wird der Detektor adaptiv abgeschaltet. Die Takt- und Spurerkennung der aufgezeichneten Signale wird "on chip" mittels digitaler PLL-Schaltungen (Phase Locked Loop) durchgeführt. Damit kann bei einer etwa doppelt so hohen Bandgeschwindigkeit auf einem normalen VHS-Band die digitale Fernsehstudioqualität gespeichert und gelesen werden. Dies erfordert natürlich auch die Entwicklung von Schreibköpfen mit schmäleren Spuren. Das Hauptproblem der mecha¬ nischen Spurpräzision wird jedoch erfmdungsgemäß durch die elektronisch adaptive Spurerkennung auf dem hier beschriebenen digitalen Video-Magnetkopf gelöst.
Der digitale Doppel-Ringoszillator als Magnetfeldmesser: Um möglichst viele magnet¬ feldabhängige Entscheidungen, d.h. Kippvorgänge in kurzer Zeit ausführen zu können, wird in einer zusätzlichen Logikschaltung festgestellt, ab wann ein Kippvorgang ein¬ deutig auswertbar ist. Über die Rückführung wird dann sofort das Takgate-Potential ge¬ ändert. Sind die Drains dann wieder in der Ausgangssituation, wird erneut das Taktgate- Potential sofort geändert. Dieser Vorgang wird dauernd mit der höchstmöglichen Geschwindigkeit ausgeführt. Eine solche Ringoszillatorschaltung ist für eine serielle Ma¬ gnetfeld-Detektorzelle nach Fig. 5a) in dem Schaltbild in Fig. 6a) angegeben - ent¬ sprechend für die parallele Detektorzelle in Fig. 6b).
Tritt an der Detektorzelle des Ringoszillators ein sehr starkes Magnetfeld auf, so weist der eine Oszillatorausgang Osl die höchste Frequenz auf (über 100 MHz mit heutiger Standardtechnologie), während der zweite Oszillatorausgang Os2 die Frequenz Null aufweist. Ändert sich die Polarität des Magnetfeldes, so vertauschen sich die Frequenzen auf Os, und Os2. Ist kein Magnetfeld vorhanden, so haben beide Oszillatorausgänge gleiche Frequenzen, die etwas niedriger als die Hälfte der höchsten Frequenz sind. Zählt man die Änderungen auf beiden Oszillatorausgängen separat, so kann man durch Umrechnen direkt die Stärke eines zu vermessenden Magnetfeldes in Gauß oder Tesla anzeigen.
Digitaler Miniaturkompaß: Im Kombination mit einem Magnetfeldkonzentrator aus hochpermeablem Material, der einen Magnetfluß von einigen mm2 auf einige μm2 auf das Taktgate konzentriert, kann dieses Oszillatorprinzip als digitaler Kompaß eingesetzt werden.
Daten-Magnetlesekopf: Das Doppel-Ringoszillator-Prinzip kann auch zur zuverlässige¬ ren Abtastung digitaler Signale auf Festplatten verwendet werden, wobei eine asyn- chrone Überabtastung eingesetzt werden kann, bei der die interne Verarbeitung mit einer sehr hohen Taktfrequenz ausgeführt werden kann. Wird eine große Zahl von Detektor¬ zellen nebeneinander auf einem Chip angeordnet, so kann natürlich eine Vielzahl von Spuren parallel abgetastet werden, um die Lesedatenrate wesentlich zu erhöhen. Dabei kann wie beim o.g. Videokopf eine adaptive elektronische Spurerkennung durchgefürht werden, wudurch die meechanisch präze Positionsführung des Lese-Kopfes vereinfacht wird wird und schmälere digitale Spuren möglich werden, was die Plattenkapazität erhöht.
VORTEILHAFTE NUTZUNG GEGENÜBER DEM STAND DER TECHNIK DURCH MINIATURISIERTE DETEKTORFLÄCHE: Die Detektion derartig kleiner Magnetfeldflächen unter einem μm2 wird erstmalig durch die hier beschriebene digitale Magnetfeld-Detektorzelle ermöglicht. Die erhebliche Verbesserung der meßbaren lokalen Auflösung eines Magnetfeldes gelingt erfindungsgemäß durch die digitale Entscheidung auf kleinstem Raum direkt an der zu vermessenden Magnetfeldstelle - durch die dort befindlichen Elektronen selbst. Da die Halbleitertechnologie noch nicht an der physikalischen Miniaturisierungsgrenze ange¬ kommen ist, lassen sich auch mit dieser Detektorzelle später noch höhere lokale Auflö¬ sungen erzielen, da theoretisch das gleiche Prinzip auch noch bei einem Zehntel der Fläche ebenso funktioniert, ja sogar noch höhere Frequenzen zulassen wird.
Wie der dargestellte Stand der Technik zeigt, ist es bislang nicht gelungen . Dennoch liefern die vielfältigen Errungenschaften der heutigen Halbleitertechnologie die Voraus¬ setzung für innovative Lösungen zur direkten digitalen Detektion und zur integrierten Signalauswertung. Dies bedarf jedoch der technologiespezifischen Entwicklung von Basiszellen, die dann in eine digitale oder analoge Schaltungsumgebung auf einem (CMOS, BiCMOS oder GaAs-) Chip eingebunden und simuliert werden können. Für diese Zwecke wird in dem vorliegenden Beitrag das Prinzip eines digitalen Magnetfeld- Detektors vorgestellt, dessen Layoutzelle leicht mit vorhandener digitaler Logik ver¬ schaltet werden kann. Signaltheoretisch wird hierbei die Entscheidung über das Vorhan¬ densein eines (minimalen) Magnetfeldes soweit als möglich nach vorn verlagert, so daß kaum noch ein Verstärkungsrauschen von Transistoren hinzukommen kann. Dies gelingt durch Ausbildung eines hochlabilen Zustandes in der Halbleiterregion, in der das Magnetfeld detektiert werden soll, derart, daß geringste Unsymmetrien einer Ladungs¬ verteilung zum Umkippen in einen von zwei (i.A. auch mehr) möglichen stabilen Zuständen führt. Diese 1 -Bit-Information wird abgespeichert, worauf wieder erneut ein labiler Entscheidungszustand hergestellt werden kann. Dieses Abfragen wird mit einer möglichst hohen Taktfrequenz wiederholt. Dadurch daß von der labilen Anordnung her eine Entscheidung erzwungen wird, reichen im Extremfall bereits die thermisch ver¬ ursachten zufälligen Elektronenbewegungen für eine Entscheidung aus. Die anschließen¬ de stochastische Auswertung der so entstandenen 1 -Bit-Folge erlaubt auch eine nähere Bestimmung des Magnetfeldes. Da aber das durch verschiedene Effekte verursachte zufällige Verhalten der Elektronen bekannt ist, kann aus geringfügigen Abweichungen von erwarteten Häufigkeitsverteilungen auf das Einwirken eines Magnetfeldes geschlos¬ sen werden. In den meisten in der Literatur vermessenen Empfindlichkeitsgrenzen wird die durch das Magnetfeld verursachte Abweichung der Meßgröße verglichen mit dem Effektivwert des überlagerten Rauschens. Die gezielte stochastische Auswertung erlaubt jedoch auch die Angabe eines meßbaren Wertes, der viel kleiner ist als das überlagerte Rauschen.
FUNKΠONSBESCHREΠJUNG DER DIGITALEN MAGraτFELr lteTFJcπoN: Das physikalische Gesetz, das das Vorhandensein eines magnetischen Feldes in einem Halbleiter zu messen gestattet, ist die auf Ladungen wirkende Lorentzkraft. Bewegen sich die Elektronen in einem Halbleiter gegenüber einem Magnetfeld, dann beschreibt der Hall-Effekt die Wirkung der Lorentzkraft. Verändert sich das Magnetfeld gegenüber freien Ladungs¬ trägern, dann beschreibt das Induktionsgesetz die Wirkung. Beide Effekte werden in der
R ATZ beschriebenen Struktur eines unstabilen Doppeldrain-Transistors ausgenutzt.
Die Grundanordnung eines seriellen tristabilen Doppeldraintransistors ist an einem Lay- outbeipiel von Fig. 3a) gezeigt. Für die Funktion ist das Layout an den Anschlüssen UDS1 und UDS2 noch durch zwei Lasttransistoren zu ergänzen, die an die Versorgungs¬ spannung UDD anzusschließen sind. Die Grundanordnung besteht aus drei n-Kanälen, wobei der untere einer vom Verarmungstyp ist, d.h. am zugehörigen Gate ist eine negative Spannung anzulegen, um den Kanal zu sperren. Der magnetfeldempfindliche Doppeldrain-Transistor arbeitet in folgenden 4 Phasen: 1. Am Taktgate (von Fig, la) liegt ein gegenüber dem Sourcebereich negatives
Potential, so daß der leicht n-dotierte Depletion-Kanal direkt unter dem Taktgate ge¬ sperrt ist. Beide Drainkontakte UDS1 und UDS2 haben dann ein (nahe an UDD gelegnes) positives Potential, da kein Strom fließt.
2. Beim schnellen Übergang des Potentials am Taktgate auf Nullpotential schie- ßen (schnelle) Elektronen in den leicht n-dotierten Bereich bis zu den beiden ^-diffun¬ dierten Drainregionen, da aufgrund der positiven Potentiale an den beiden bis zu Drain¬ regionen reichenden Gates sich mit Elektronen angereicherte Schichten im Halbleiterma¬ terial gebildet haben. Die Gates sind in der Regel durch eine dünne SiO2 Schicht vom Halbleitermaterial isoliert. 3. Ist ein zur Oberfläche des Taktgates senkrechtes in das Material hinein gerichtetes Magnetfeld vorhanden, so werden die Elektronen bei ihrer Bewegung ent¬ sprechend der Lorentzkraft nach rechts abgelenkt, wodurch im ersten Augenblick am rechten Drain mehr Elektronen ankommen. Dadurch fällt das rechte Drain- mit dem linken Gatepotential schneller als das linke Drain- mit dem rechten Gatepotential. Das scheller fallende linke Gatepotial bewirkt, daß der linke Kanal schneller gesperrt wird und das rechte Gatepotential wieder nach oben geht. Dieser Vorgang wird jetzt sofort durch die Rückkoppelung verstärkt: Das rechte Drain stabilisiert sich im niedrigen und das linke Drain im hohen Potential. Den Ausschlag für das Umkippen geben also die ersten Elektronen, die schneller sein können als die nachfolgenden und demzufolge auch stärker (als im Halleffekt meßbar) abgelenkt werden. Hat das Magnetfeld die entgegen¬ gesetzte Polarisation, so kippt das linke Drain nach unten.
4. Die Information, ob das rechte oder linke Drainpotential nach unten gefallen ist, wird abgespeichert. Anschließend kann sofort wieder mittels eines negativen Taktpo¬ tentials die Ausgangssituation hergestellt werden, um dann aufs Neue einen vom Ma¬ gnetfeld abhängigen Kippvorgang einzuleiten.
Ist kein Magnetfeld vorhanden, so leiten die thermischen stochastisch verteilten Elek¬ tronenbewegungen den Kippvorgang ein. Eine Kilibrierung mittels einer elektrischen Spannung, wie z. B. durch einstellbare Spannungen an den Gates der Lasttransistoren (vgl. Bild la), oder mittels zweier geringfügig versetzter Taktsignale an ein parallel aufgespaltenes Taktgate (vgl. Fig. lb) wird dann derart vorgenommen, daß Rechts- und Links-Kippvorgänge mit gleicher Wahrscheinlichkeit auftreten.
Auch bei schwachen Magnetfeldern wird die Verteilung der Kippvorgäng breit gestreut sein: Die prozentuale Abweichung von der symmetrischen Gleichverteilung kann dann bei einem längeren Beobachtungsintervall umgerechnet werden in die Stärke eines auf- tretenden Magnetfeldes am Taktgate. Dabei ist zu berücksichtigen, daß sich das Ver¬ trauensintervall mit steigender thermischer Energie der Elektronen und mit sinkender freien Weglänge der Elektronen zwischen den Atomen verschlechtert.
Ähnlich wie der serielle arbeitet der paralle Doppeldraintransistor, dessen Layout in Fig. 3b skizziert ist; er ist sozusagen das duale Modell der seriellen Anordnung. Der Unter¬ schied liegt darin, daß der parallele Doppeldrain-Transistor aus dem stromführenden Zustand im Taktgate-Kanal schaltet. In dieser ersten Phase sind die rechts und links vom Taktgate gelegenen Steuergate-Kanäle gesperrt. Tritt ein senkrechtes Magnetfeld auf, so werden die Ströme zu den beiden Drains unsymmetrisch, so daß beim Sinken des Taktgatepotentials auf Null die Anordnung in die gleiche Richtung der Unsymmetrie kippt. Vorteilhaft, d. h. die Empfindlichkeit steigernd ist dabei ein möglichst minimaler Abstand zwischen Taktgate und Steuergates. Er kann mit einem zusätzlichen Oxidations- prozeßschritt erzeugt werden, der auf das zuerst angebrachte mittlere Gate wiederum mit einer dünnen Isolierschicht belegt, so daß danach ein zweites Mal das Polisilizium der beiden seitlichen Gates aufgebracht werden kann. Das zugehörige Schaltbild mit Schal¬ tungssymbolen ist in Fig. 2a) gezeigt. Vereinfachte Layout-Ausführungen der seriellen und parallelen Doppeldraintransistoren, die mit einer NMOS Standardtechnologie erzeugt werden können, sind in Fig.5 a) und b) skizziert. Um den Anreicherungs-Kanal unter dem Taktgate in Fig 5a) ausfuhren zu können, werden zwei zusätzliche, eng benachbarte leitende n+ -Diffusionszonen ange¬ bracht, an die sich dann auch die beiden Kippgate-n-Kanäle anschließen. Im Ruhezustand liegt hier das Taktgatepotential von Gl auf Null, während der Kippvorgang dann beim Übergang zu einem hohen Potential an Gl eingeleitet wird.
REALISTERUNGSMODELLE DER DIGITALEN MAGFET-ZELLE: Anhand der folgenden Schaltbil¬ der wird unter Verwendung bekannter Transistorsymbole das Grundprinzip noch einmal erleutert, ohne auf spezielle (im Füll Custom Design) ausgeführte und optimierte I^yout-Strukturen einzugehen.
Bild la) zeigt das Schaltbild einer NMOS-MAGFET-Detektorzelle mit Ladungsent¬ scheidung, bei der die Symmetrisierung über eine Spannungssteuerung an den Last¬ transistoren Tl und T2 vorgesehen ist. Die Transistoren T5 und T6 haben einen gemein¬ samen Source- und Gate-Bereich. Die Transistoren T3 und T4 haben getrennte Drainre¬ gionen, aber überlappenden Gatebereich auf der Seite der Transistoren T4, T5. Im Ausgangszustand hat der Takt C Nullpotential, so daß kein Strom nach Tl und T2 fließt. Beim Anlegen des Potentials an C wird der gesamte Bereich unter den Gates von T5 und T6 leitend, so daß die Rückkopplung and die Gates von T3 und T4 zu einem labilen Zustand führt, der entweder den Drainanschluß von T3 oder T4 auf niedriges Potential kippen läßt - je nach anfänglicher Ladungsverteilung.
Die Schaltung in lb) arbeitet nach dem gleichen Prinzip, mit dem Unterschied, daß die Symmetrierung über geringfügig veränderbare Taktanstiegszeitpunkte von Cl und C2 vorgenommen wird. Beide Gate-Metallisierungen von T5 und T6 müssen deshalb auch getrennt sein. Die CMOS-Ausführung erfordert die beiden p-MOS-Transistoren T7 und T8 zusätzlich, die aber mit Tl bzw. T2 einen gemeinsamen Sourcebereich haben können. Bild lc) stellt eine weitere CMOS-Ausführung dar, bei der auch die komplementären p- Transistoren einen gemeinsamen Basisbereich aufweisen, der eine Ladungsunsymmetrie aufgrund eines Magnetfeldes erlaubt.
Bild 2a) stellt eine NMOS-Detektorzelle dar, bei der der labile Zustand aus dem strom¬ führenden Zustand heraus erzeugt wird. Dabei überdeckt das am Takt C angeschlossene isolierte Gate-Metall die mittleren Gateregionen der Transistoren T3 und T4. Geht C auf Nullpotential, so führt entweder das rechte oder das linke rückgekoppelte Gate zu einem leitenden Zustand - je nach Unsymmetrie des Stromes beim Umschalten. Die Ausgangs- symmetrisierung wird dabei wieder durch Steuerung der Lasttransistoren vorgenommen.
Eine CMOS-Ausführung zeigt Bild 2b), bei dem die Schaltungssymmetrisierung wieder über zwei getrennte und geringfügig im Takt versetzbare Gate-Anschlüsse elektrisch vorgenommen werden kann. Der Kippvorgang wird hier wieder beim Übergang von hohen zum Nullpotential des Taktes ausgelöst.
Eine weitere Ausführung, die aus dem stromführenden Zustand schaltet, zeigt Bild 2c). Zwei parallele niederohmige Lasttransistoren erzwingen dabei den Startzustand.
Die hier gezeigten Testzellen in NMOS und CMOS beschränken sich zunächst nur auf die Ausmessung des Einflusses senkrechter Magnetfelder. Unter Zugrundelegung einer bipolaren Si-Technologie oder GaAs-Technologie werden später auch laterale Digitalisie- rungs-Magnetfeld-Detektorzellen entworfen, von denen sogar zwei orthogonal arbeitende lokal derart verknüpft werden können, daß die laterale Richtung eines Feldes mit detektiert werden kann.
Literatur
[1] N.Mathieu, P.Giordano, A. Chovet: Si MAGFETs Optimized for Sensitivity and Noise Properties. Sensors and Actuators A.32 (1992), pp. 656-660.
[2] R. Campesato, C.Flores: GaAs Hall Sensors Made by the MOCVD Technique. Sensors and Actuators A.32 (1992),pp. 651-655. [3] A.Nathan, K.Maenaka, W. AUegretto, H.Baltes, T.Nakamura: The Hall Effect in Integrated Magnetotransistors. IEEE Transactions on Electron Devices. VOL.36, No.l (1989), pp.108-117.
[4] A. Chovet, N.Mathieu: Noise and Resolution of Semiconductor Integrated Magne- tic Sensors. Sensors and Actuators A.32 (1992), pp. 682-687.
[5] R. Gomez, A.A.Abidi: A 50 MHz CMOS Variable Gain Amplifier for Magnetic Data Storage Systems. IEEE Journal of Solid-State Circuits. VOL. 27, No.6 (1992), pp. 935-939.
[6] R.K.Wϊlliams, A.Chang, M.E.Cornell, B. Concklin: Design and Operation of a Fully Integrated BiC/DMOS Head-Actuator PIC for Computer Hard-Disk Dri¬ ves. IEEE Transactions on Electron Devices. VOL. 38, No.7 (1991), pp. 1590- 1599.
[7] Y.Sugiyama, H.Soga, M.Tacanao, H.P.Baltes: Highly Sensitive Split-Contact Magnetotransistor with AlAs/GaAs Super Lattice Structure. IEEE Transactions on Electron Devices. Vol. ED-36 (1989), pp.1639-1643.
[8] H.Jasberg: Differential Hall IC for Gear-tooth Sensing: Sensors and Actuators,
A21-A23 (1990), pp. 737-742. [9] K. Hölzlein, J. Larik: Silicon Magnetic Field Sensor with Frequency Output. Sensors and Actuators A, 25-27 (1991), pp. 349-355.
[10] H.B.Baltes, R.S.Popovic: Integrated Semiconductor Magnetic Field Sensors.
Proc. IEEE, Vol. 74 (1986), pp. 1107-1132. [11] E. Donzier, O.Lefort, S.Spirkovitch, F Baillieu: Integrated Magnetic Field Son- sor. Sensors and Actuators A, 25-27 (1991), pp. 357-361. [12] R. Castagnetti, H. Baues, A. Nathan: Noise Correlation and Operating Conditions of Dual-collector Magnetotransistors. Sensors and Actuators A, 25-27 (1991), pp. 363-367. [13] A.Bossche, J.R.Mollinger: On-chip Metal Deformation Measurements: a Magne¬ tic Approach. Sensors and Actuators A, 21-22 (1990), pp. 754-757. [14] A.Nathan, H.P.Baltes: Integrated Silicon Magnetotransistors: High Sensitivity or
High Resolution. Sensors and Actuators A, 21-23 (1990), pp. 780-785. [15] S.Hentschke, A. Herrfeld, N. Reif schneiden Anti- Alias Analog-digital-Wandlung mit rekursiver Rauschfilterung. FREQUENZ, Zeitschrift für Telekommiuiikation. Bd.46, H. 11-12 (1992). [16] K.Maenaka, M. Tsukahara, T. Nakamura: Monolithic Silicon Magnetic Compass. Sensors and Actuators A. 21-23 (1990), pp. 747-750. < O.IT, 6°genau, mit intensitäts- angäbe >
[17] N.Mathieeu, A. Chovet, R.Fauquembergue, P. Descherdeer, A.Leroy: New GaAs
Integrated Magnetic- field Sensors with High Sensitivities. Sensors and Actuators
A, 25-27 (1991), pp. 741-745. [18] U. Barjenbruch: A novel highly sensitive magnetic sensor. Sensors and Actuators A 37-38 (1993), pp.466-470.
[19] R. Gottfried, G. Zimmer: CMOS-compatible Magnetic Field Sensors Fabricated in Standard and in Silicon on Insolation Technology. Sensors and Actuators A,
25-27 (1991), pp. 753-757. [20] Francis J. Kub.Floaüng, Gate Magnetic Field Sensor. US-Patent 5,083,174 (1992).
ERSATZBLATT

Claims

Patentansprüche
1. Magnetfeld-Doppelά m-Feldeffetaransistor (MAGFET) inNMOS, CMOS, BiCMOS oder GaAs-Halbleiter-Technologie, dadurch gekennzeichnet, daß, von einer gemein¬ samen n+ Source-Region (1) ausgehend, sich zunächst ein Gate (3) (Taktgate) mit einer n-implantierten Schicht (2) anschließt und daran sich zwei separate Gates (4, 5) vom Ende der n-Schicht (2) aus parallel zu zwei separaten Drainregionen (6, 7) fortsetzen, die zwei Enhancement-Feldeffekttransistoren bilden und daß der rechte Drainkontakt (an 7) mit dem linken Gate (5) und der linke Drainkontakt (an 6) mit dem rechten Gate (4) elektrisch leitend verbunden ist (vgl. Fig. 3a).
2. Magnetfeld-Doppeldram-Feldeffekttransistor (MAGFET) inNMOS, CMOS, BiCMOS oder GaAs-Halbleiter-Technologie, dadurch gekennzeichnet,, daß, von der Mitte der gemeinsamen n+ Source-Region (10) ausgehend, ein Enhancement Gate (13) (Taktgate) zu zwei separaten Drainregionen (14, 15) ausgebildet ist und auf beiden Seiten von diesem Gate (13) je ein weiteres (Enhancement-) Gate (11, 12) zu jeder Drainregion in einem minimalen Abstand vom mittleren Gate (13) angebracht ist und daß der rechte Drainkontakt (an 15) mit dem linken Gate (11) und der linke Drainkontakt (an 14) mit dem rechten Gate (12) elektrisch leitend (über 17 bzw. 16) verbunden ist (vgl.Fig.3b).
3. Digitale Magnetfeld-Detektorzelle (MAGFEZ) mit einer Anordnung entsprechend An¬ spruch 1 oder 2, dadurch gekennzeichnet, daß jeder Drainkontakt separat über einen n- MOS-Transistor an die Versorgungsspannung UDD angeschlossen ist und bei denen deren Gates entweder starr an die Versorgungsspannung gelegt sind oder (entsprechend Fig. la oder 2a) an zwei zur Symmetrisierung geregelte Spannungen gelegt sind.
4. Digitale MAGFEZ nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Last- transistoren an den Drains als komplementäre p-MOS-Transistoren ausgeführt sind, bei denen das Gate des linken Lasttransistors mit dem linken Gate des vorhandenen Transi¬ stors und entsprechend das Gate des rechten Lasttransistors mit dem rechten vorhande- nen Gate verbunden ist.
5. Digitale MAGFEZ nach Anspruch 3, dadurch gekennzeichnet, daß das Taktgate (3) im Magnetfeld-Doppeldrain-Transistor in zwei parallele Teile aufgespalten ist, die einen minimalen (Oxid-) Isolierabstand aufweisen und zur Symmetrisierung mit zwei minimal unterschiedlichen, geregelten Taktsignalen angesteuert werden können.
6. Digitale MAGFEZ nach Anspruch 5, dadurch gekennzeichnet, daß auch die kom¬ plementären p-MOS Lasttransistoren als magnetfeldempfindliche Doppelsource-An- Ordnung mit parallelen Taktgates und Lasttransistorengates aufgebaut sind ( vgl. Fig. lc).
7. Stochastische digitale MAGFEZ nach Anspruch 3; 4 oder 5, dadurch gekenzeichnet, daß das Taktgate (3 bzw.13) mit einer für den Kippvorgang ausreichenden, aber mög- liehst hohen Taktfrequenz angesteuert wird und die Drainausgänge (UDS1 und UDS2 in Fig.3) an einen Up-down-Counter angeschlossen sind, bei dem der Stand nach gewählten n Taktperioden ein Maß für die Intensität des Magnetfeldes ist.
8. Stochastische digitale MAGFEZ nach Anspruch 7 als digitaler Kompaß, dadurch gekennzeichnet, daß ein hochpermeabler Magnetfeldkonzentrator senkrecht zum Taktgate
(z.B. konisches μ-Metall, dessen Querschnittsfläche sich zum Gate hin um ein Vielfa¬ ches, z. B. Faktor 1000 verkleinert) ein kleines Magnetfeld auf die mikroskopisch kleine Entscheidungsfläche konzentriert.
9. Digitale MAGFEZs nach Anspruch 4,5,6 oder 7 als digitaler Videokopf, dadurch gekennzeichnet, daß zwei Arrays von z.B. 1248 digitalen Magnetfeldzellen (21), in denen die Sensorzellen einen Pitchabstand von etwa 2 μm aufweisen und die Arrays einen Abstand von mehreren μm haben können, auf einem Chip nebeneinander angeord¬ net sind und die digitalen, etwa 4 μm breiten Spuren auf einem Magnetband adaptiv mit etwa je drei aktiven Zellen (19) digital abgetastet werden können (vgl. Fig. 4).
10. Digitaler Magnetkopf nach Anspruch 9, dadurch gekennzeichnet, daß anstatt zwei
ERSATZBLATT Arrays mehr angeordnet werden und die Anzahl der Zellen insgesamt und je Spur davon abweicht.
11. Digitale MAGFEZs nach Anspruch 4,5,6 oder 7 als Flächen-Magnetfeld-Messer, dadurch gekennzeichnet, daß mehrere Arrays wie in Anspruch 10 nebeneinander (auch bis über 10.000 Einzelzellen) angeordnet sind und den Verlauf eines senkrecht zum Chip verlaufenden Magnetfeldes - auch schnelle zeitliche und hochaufgelöste örtliche Felder, vermessen können.
12. Magnetfeld-Doppeldram-Feldeffekttransistor MAGFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß anstatt von n-Kanal-Doppeldrain-Transistoren p-Kanal- Doppeldrain-Transistoren verwendet werden, wobei die Begriffe Source und Drain vertauscht werden können.
13. Magnetfeld-Doppeldrain-Feldeffekttransistor (MAGFET) in NMOS, CMOS, BiC¬ MOS oder GaAs-Halbleiter-Technologie, dadurch gekennzeichnet, daß, von einer ge¬ meinsamen n+ Source-Region (24) ausgehend, sich zunächst ein Enhancement-n-Kanal unter dem Taktgate (29) anschließt und daran sich zwei separate Gates (31, 32) vom Ende der n-Schicht (24, 25) aus parallel zu zwei separaten Drainregionen (27, 28) fortsetzen, die zwei Enlumcement-Feldeffekttransistoren bilden und daß der rechte Drainkontakt (an 28) mit dem linken Gate (31) und der linke Drainkontakt (an 27) mit dem rechten Gate (30) elektrisch leitend verbunden ist (vgl. Fig. 5a).
14. Paralleler Magnetfeld-Doppeldrain-Feldeffekttransistor in NMOS, CMOS, BiCMOS oder GaAs-Halbleiter-Technologie, dadurch gekennzeichnet,, daß, von der gemeinsamen n+ Source-Region (32) drei parallele Gates (35, 36, 37) ausgehen zu zwei separaten Drainregionen (33. 34) und auf beiden Seiten von mittleren Gate (37) je ein weiteres (Enhancement-) Gate (35, 36) zu jeder Drainregion(33, 34) in einem minimalen Abstand vom mittleren Gate (37) angebracht ist, derart daß nur dieses beide Drainregio- nen (33, 34) errreicht und daß der rechte Drainkontakt (an 34) mit dem linken Gate (36) und der linke Drainkontakt (33) mit dem rechten Gate (35) elektrisch leitend ver¬ bunden ist (vgl. Fig. 5b).
15. Magnetfeldempfindlicher digitaler Doppel-Ringoszillator, bestehend aus einer digitalen Magnetfeld-Detektorzelle (41, 43) nach eienem der vorgenannten Ansprüche und einer Rückkoppellogik (42, 44), dadurch gekennzeichnet, daß die Rückkoppellogik das Taktsignal (in Fig. 6a) auf Nullpotential [bzw . in Fig. 6b) auf hohes Potential] zurückschaltet, sobald die beiden Drainpotentiale in entgegengesetzte Lagen gekippt sind und das Taktpotential auf "1 " ("high") [bzw. in Fig. 6b) auf Null] schaltet, sobald beide Drains das gleiche stabile Potential angenommen haben (vgl. Fig. 6)
16. Digitaler. Video-Magnetkopf, bestehend aus digitalen Magnetfeld-Detektorzellen nach Ansprüchen 4,5,13 oder 14, gekennzeichnet dadurch, daß diese Zellen auf einem Halbleiterchip in zwei Reihen mit etwa 2500 Zellen insgesamt plaziert sind, so daß die magnetfeldempfindlichen Fenster der Zellen in einer Reihe einen Abstand von etwa 2 Mikrometer haben und die zweite Reihe gegenüber der ersten um etwa lμm in Reihen- richtung versetzt ist.
17. Digitaler Video-Magnetkopf nach Anspruch 16, gekennzeinet dadurch, daß er nicht nur zwei Reihen von Detektorzellen aufweist, sondern, 2,3,4,5 oder sechs parallele Reihen von Detektorzellen, deren Zellen mit einer adaptiven Spur- und Takterkennungs- logik auf dem Chip ausgestattet sind.
ERSATZBLATT
PCT/DE1995/001195 1994-09-02 1995-09-01 Integrierte digitale magnetfeld-detektoren WO1996008041A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP95929747A EP0746877A1 (de) 1994-09-02 1995-09-01 Integrierte digitale magnetfeld-detektoren

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4431299.7 1994-09-02
DE19944431299 DE4431299C2 (de) 1994-09-02 1994-09-02 Integrierte Digitale Magnetfeld-Detektoren

Publications (1)

Publication Number Publication Date
WO1996008041A1 true WO1996008041A1 (de) 1996-03-14

Family

ID=6527269

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1995/001195 WO1996008041A1 (de) 1994-09-02 1995-09-01 Integrierte digitale magnetfeld-detektoren

Country Status (3)

Country Link
EP (1) EP0746877A1 (de)
DE (1) DE4431299C2 (de)
WO (1) WO1996008041A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476428B2 (en) 1998-05-11 2002-11-05 Alcatel Field effect transistor, control method for controlling such a field effect transistor and a frequency mixer means including such a field effect transistor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000879B2 (ja) * 2002-03-26 2007-10-31 株式会社デンソー 磁気センサ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714523A (en) * 1971-03-30 1973-01-30 Texas Instruments Inc Magnetic field sensor
US5083174A (en) * 1990-07-31 1992-01-21 The United States Of America As Represented By The Secretary Of The Navy Floating gate magnetic field sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714523A (en) * 1971-03-30 1973-01-30 Texas Instruments Inc Magnetic field sensor
US5083174A (en) * 1990-07-31 1992-01-21 The United States Of America As Represented By The Secretary Of The Navy Floating gate magnetic field sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476428B2 (en) 1998-05-11 2002-11-05 Alcatel Field effect transistor, control method for controlling such a field effect transistor and a frequency mixer means including such a field effect transistor

Also Published As

Publication number Publication date
EP0746877A1 (de) 1996-12-11
DE4431299A1 (de) 1996-03-07
DE4431299C2 (de) 1996-12-05

Similar Documents

Publication Publication Date Title
DE69921712T2 (de) Kapazitiver Abstandssensor
EP0071269B1 (de) Fingerabdrucksensor zur Transformation eines topologischen Musters eines zu untersuchenden Fingers in ein elektrisches Ausgangssignal
US6856161B2 (en) Sensor array and method for detecting the condition of a transistor in a sensor array
CH670914A5 (de)
DE2301963A1 (de) Photodetektoranordnung
EP0614229A2 (de) Übergangsfieldeffekttransistor (JFET), halbleiterintegrierte Anordnung mit JFET und Verfahren zur Herstellung
JPH06267026A (ja) 半導体磁界検知磁気ヘッドの製造方法およびそれにより製造される半導体磁界検知磁気ヘッド
Bugiel et al. High spatial resolution monolithic pixel detector in SOI technology
DE4431299C2 (de) Integrierte Digitale Magnetfeld-Detektoren
DE112016003725T5 (de) Einheiten für nichtlineare Spin-Bahn-Wechselwirkung und Verfahren für Strom-Spin-Wandlung und Verstärkung von Spinpolarisationen
DE3938302C2 (de)
DE3019674A1 (de) Halbleiter-sensor
DE10019408C2 (de) Feldeffekttransistor, insbesondere zur Verwendung als Sensorelement oder Beschleunigungssensor, und Verfahren zu dessen Herstellung
US20240016069A1 (en) A quantum processing system
US9029750B1 (en) CMOS and CCD sensor R/O with high gain and no kTC noise
JP3028074B2 (ja) 電荷転送素子とその駆動方法
JP7430658B2 (ja) 半導体装置
US4521896A (en) Simultaneous sampling dual transfer channel charge coupled device
Doelle et al. Novel highly miniaturized multi-stress sensor field effect transistor with eight source/drain terminals
DE102005008772B4 (de) Chip mit einem Bauelement in einem schrägen Bereich mit einer verringerten Stressabhängigkeit
DE2952159A1 (de) Ir-bildaufnahmeeinrichtung
DE10036007B4 (de) Anordnung mit einem Magnetotransistor, Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor und Verfahren zum Messen eines Magnetfeldes
JP2827641B2 (ja) 原子スイッチ
DE19522611A1 (de) Längen- oder Winkelmeßeinrichtung
EP0281733A1 (de) Frequenzanaloger Magnetfeldsensor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application