WO1992008308A2 - Modulateur angulaire a phases stationnaires - Google Patents

Modulateur angulaire a phases stationnaires Download PDF

Info

Publication number
WO1992008308A2
WO1992008308A2 PCT/FR1991/000858 FR9100858W WO9208308A2 WO 1992008308 A2 WO1992008308 A2 WO 1992008308A2 FR 9100858 W FR9100858 W FR 9100858W WO 9208308 A2 WO9208308 A2 WO 9208308A2
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit
modulator
phase
input
Prior art date
Application number
PCT/FR1991/000858
Other languages
English (en)
Other versions
WO1992008308A3 (fr
Inventor
Elvard Klibanov
Original Assignee
Elvard Klibanov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elvard Klibanov filed Critical Elvard Klibanov
Publication of WO1992008308A2 publication Critical patent/WO1992008308A2/fr
Publication of WO1992008308A3 publication Critical patent/WO1992008308A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2021—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained
    • H04L27/2025—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained in which the phase changes in a piecewise linear manner within each symbol period

Definitions

  • the present invention relates to a modulator which uses the stationary phase angular modulation method, modifying it to achieve new and inventive aims and objects as defined in the claims.
  • the invention finds its application in various fields such as the transmission of digital data or the recording and storage of data.
  • Frequency modulation with phase continuity is known. This type of modulation, however, does not eliminate intersymbol interference. In addition, the Nyquist criterion cannot be used.
  • This signal being constituted by rectangular pulses, has a relatively low fundamental frequency and it occupies a large frequency band. It is an object of the invention to provide a means of reducing the size of the transmission media.
  • angular modulation with stationary phase a method of frequency modulation of a particular type has been described: angular modulation with stationary phase.
  • the modulator in question in the document locks the progress of the sinusoid, called the carrier, at a single phase as a function of the value of the binary pulse present at the input of the modulator.
  • this phase is chosen equal to 7T / 2 (modulo 2.T).
  • the sinusoid sequence is locked on its maximum amplitude value.
  • this phase is chosen equal to 1/2 (modulo 21f).
  • the sinusoid sequence is locked on its minimum amplitude value.
  • this single-phase modulation has drawbacks in certain cases. In particular, if a pulse train at logic value "1" is repeated, the modulated signal becomes a DC voltage.
  • the modulated signal contains the DC component.
  • the presence of this continuous component requires the use of a control system to eliminate it.
  • An object of the present invention is to provide a modulator free from the faults mentioned above and capable of producing an improved modulated signal for an operating, processing, or transmission system, in particular of digital data.
  • the subject of the invention is a modulator with angular modulation of stationary phases, characterized in that it comprises:
  • a means intended to receive the detection signals of the stationary phases and to receive a modulating signal e, and intended to produce, according to the state of the detection signals of the stationary phases, a control signal for locking the stationary phases;
  • the output of the carrier signal generator being connected to an operating circuit such as a transmission or processing circuit.
  • the system of the invention comprises an operating means comprising in particular a demodulator making it possible to extract the modulating signal.
  • FIG. 3 an embodiment of a modulator adapted to a modulating signal of digital type
  • - Figure 4 a table of codes and phases of the carrier signal used in the modulator of Figure 1;
  • - Figure 5 a waveform of the samples of the carrier signal synthesized in the circuit of Figure 3 as well as the waveform of the analog carrier signal which is derived therefrom;
  • FIG. 7 a diagram of an embodiment of a selection circuit used in the modulator of Figure 3
  • - Figure 8 two diagrams (a) and (b) of the waveforms, respectively of a modulating signal and a modulated signal, in the embodiment of Figure 3;
  • - Figure 10 the embodiment of a part of the modulator of Figure 9; and - Figure 11: a diagram of a timing circuit adapted to the "all digital" embodiments of the modulator of the invention.
  • FIG. 1 there is shown a block diagram of a modulator according to the present invention.
  • the modulator comprises a generator 1 of a carrier signal whose output 8 generates a reference signal p (t). This signal is transmitted to a first means 2 of detection of two phases corresponding to two opposite extremes.
  • a control circuit 4 performs the locking to the stationary phase corresponding to the detected phase.
  • the means 2 is constituted by two circuits for detecting the phase at the extremum.
  • circuit 7 detects a first phase Ml corresponding to a first extremum of amplitude value B1, positive for example, while circuit 6 detects a second phase M2 corresponding to a second extremum of value of amplitude B2, negative by example.
  • the detection signals from these two circuits are transmitted to two corresponding inputs of a detection and locking circuit 3.
  • This circuit 3 also receives, on an input 11, the instantaneous value of a modulating signal e, supplied at the input of the modulator, associated with one of the two phases Ml and M2 of the opposite extremes Bl and B2 of the carrier signal.
  • the circuit 3 includes an output 12 which makes it possible to produce, in response, a control signal for locking the stationary phases of the carrier signal.
  • This output 12 is supplied at the input of the control circuit 4, which, as a function of the detected modulating signal 1 generates a command 13 so that the generator produces on its output 8, without discontinuities:
  • the generator 1 also sends its output 8 to an operating circuit 5.
  • This exploitation can consist in a recording on a memory support like a magnetic tape, or in a transmission on a channel like a coaxial cable, a pair of lines or even a hertzian beam.
  • FIG 2 there is shown a first diagram (a) and a second diagram (b).
  • the first diagram (a) represents the variation of the amplitude U on a vertical axis as a function of the instantaneous phase t represented on a horizontal axis.
  • the second diagram (b) represents the waveform of a modulating signal e, here of digital type in binary code, varying between two logical states "0" and "1".
  • the pure carrier signal p (t) is represented by a dashed line and is in fact a sinusoid of the form: where - ⁇ - is the angular velocity and t is the time.
  • a modulating signal e is represented consisting of a time series of binary pulses of "1" and "0".
  • the modulating signal is a digital "serial" signal which is written “101010 ". It is noted that the period of the carrier signal is equal to the significant interval of the modulation pulses.
  • the modulator of FIG. 1 In the MO phase, shown most to the left of diagram (a), the modulator of FIG. 1 generates a sinusoid arch and simultaneously receives a "1" on its input 11.
  • the control circuit 4 At the start of the modulator, the control circuit 4 is initialized on the carrier signal.
  • the detection circuit 7 generates a detection signal 9 of the phase M1, a signal which is received by the circuit 3.
  • the modulating signal e changes again status and goes to "1". This is the second pulse at "1" on the modulating signal.
  • the modulated signal s (t) then follows the part of the curve identified by 16 in diagram (a) of FIG. 2.
  • the pulses "1" of the modulating signal e are represented, on the modulated signal s (t), by positive slots like the slot 18 of the diagram (a) of FIG. 2 for the pulses "1" of odd order, while they are represented by negative slots, like slot 19 in diagram (a) of Figure 2 for even order pulses "1".
  • the pulses "0" are represented by an integer number of periods of the sinusoid p (t) or - p (t).
  • the average value of the modulated signal s (t) is at most equal to the area of a positive slot 18 if the binary series e, presented on input 11, has an odd number of "1” and equal to 0 if it has an even number of "1". It is thus noted that the modulation makes it possible to have a modulated signal of zero or almost zero continuous component.
  • the modulation is not sensitive to hazards as much on the input 11 as in the operation of the modulator and that in the operating circuit 5 (in particular when it comprises a channel of transmission), hazards that would take place outside of the moments surrounding the phases Ml and M2, which are the only moments when information is taken into account.
  • the precision or resolution of the modulator depends on the circuits used to build it, in particular their start-up time or rise time.
  • the modulated signal will be unchanged and will reproduce the same waveform s (t) as that generated when the transition front is placed at time t0 as expected.
  • FIG. 3 there is shown a modulator according to a second embodiment of the invention, modulator in which the carrier signal is produced by digital synthesis using a memory 30.
  • the memory 30 is constituted, in the mode preferred embodiment / by a loop shift register comprising four output bits aO, al, a2 and a3.
  • the modulator has an input 31 of the modulating signal e and an output 32 of the modulated signal s (t).
  • the outputs of the shift register 30 are, on the one hand, transmitted to the corresponding inputs 33 of a device 34 for digital / analog conversion of the modulated signal and, on the other hand, to the inputs of a means 35 for detecting two phases of extremes M1 and M2 of the carrier signal synthesized digitally using the register 30.
  • the period of the carrier signal is equal to the significant interval of the digital pulses present at the input 31 of the modulator.
  • the means 35 for detecting the phases Ml and M2 generates two signals respectively Ml and M2 which are supplied to a selection circuit 36.
  • a third input of the selection circuit 36 is connected to the input 31 of the modulating signal e.
  • the output signal from the selection circuit 36 starts a timing circuit 37.
  • the signal at the output of this circuit is maintained for a duration corresponding to a half-period of the carrier signal so as to allow the modulator to lock the phase in the state it is in when the Ml or M2 marker is detected and of the signal modulating simultaneously.
  • the timing circuit 37 is connected to the clock input 38 of the register 30.
  • FIG. 4 the successive states of the outputs aO, al, a2, a3 of the shift register 30 are represented.
  • the binary signal e at the input 31 of the modulator (FIG. 3) is at "0"
  • the four outputs take successively, at each eighth of period, the different states of a filling code of a register which designate eight levels of the digital samples of a synthesized sinusoid, represented in FIG. 5 by the slots 40.
  • Each phase state, indicated by PH, during 16 the synthesis of the carrier signal corresponds to a line of the table of figure 4.
  • lines numbers 5 and 9 of the sequence of table to represent the stationary phases, that is to say of the two extremes at 7T / 2 and at 3ÎT / 2.
  • the periods of the synthesized sinusoids can be different according to the applications. In addition, they can be multiples of the significant interval of the pulses of the modulating signal e.
  • samples of the slots 40 representative of the digital carrier signal are transformed into an analog carrier signal by the circuit.
  • 35 for decoding binary digital codes from register 30 is constituted by two AND gates, 41 and 42 respectively.
  • the inputs of AND gate 41 are connected to aO and a3 via inverters 1- ⁇ and 41 2 so as to decode the first line of states represented in FIG. 4.
  • the inputs of AND gate 42 are connected directly to aO and to A3 so as to decode the fifth line of states represented in FIG. 4.
  • the outputs of AND gates 41 and 42 are the markers M2 and Ml respectively.
  • FIG. 7 an embodiment of the selection circuit 36 has been shown.
  • the circuit 36 receives the inputs M1 and M2 coming from the decoder 35. cited above. These inputs M1 and M2 are connected to the first inputs of two AND gates 43 and 44 whose outputs are respectively connected to first inputs of AND gates 45 and 46.
  • the second inputs of AND gates 45 and 46 are connected together to terminal 31 input of the modulating signal e.
  • the outputs of AND gates 45 and 46 are respectively connected to the input S for setting "1" and to the input R for setting "0" of a flip-flop 47 of RS type.
  • the outputs Q and Q / (respectively output and complemented output) of the flip-flop RS are respectively connected to two inputs of an OR gate 48 and to the second inputs, respectively, of the AND gates 43 and 44.
  • the output 49 of the OR gate 48 constitutes the locking selection signal which is transmitted to timing circuit 37.
  • the selection circuit generates a pulse which makes it possible to lock the status line in the table of FIG. 4 only when one has just detect that simultaneously the modulating information e is at "1" and that one of the phases M1 or M2 has been reached. Otherwise, the control signal does not appear and the shift register 30 continues scanning.
  • FIG 8 there is shown the diagram (a) of the modulating information e, and the diagram (b) corresponding to the digital signal of the carrier signal 50, to the modulated signal 51 and to the modulated analog signal s (t) at output. of circuit 34, after smoothing the synthesized signal 51.
  • the digital samples of the sinusoid are determined by the shift register 30.
  • phase Ml is detected.
  • the selection circuit 36 starts the timing circuit 37 which maintains the locking signal on the input 38 of the generator 30 and the digital modulated signal remains at the value of the maximum amplitude.
  • FIG. 9 represents a third embodiment according to the invention.
  • the outputs aO, a1, a2 and a3 of the register 30 are transmitted to the corresponding inputs of a decoder-switch 150 which is transparent for two combinations of the stationary phases, but for only one at a time and which has an output 151 connected to a first input of a door 152.
  • the other input of door 152 is connected to the input 31 of the modulating signal e.
  • the output of gate 152 is returned to circuit 150 as well as to the input of timing circuit 37.
  • the circuit 150 comprises two AND gates 53 and 54 whose first inputs are respectively connected to the signals M1 and M2 for detecting stationary phases.
  • the outputs of the two AND gates 53 and 54 are transmitted to the corresponding inputs of an OR gate 55.
  • the output of AND gate 53 is also connected to the input D of a flip-flop 56 of type D which detects the transition of a control pulse 57 on its CLK input.
  • the Q and Q / complementary outputs of the D flip-flop 56 are respectively transmitted to the second inputs of the two AND gates 54 and 53.
  • the output 151 of the OR gate 55 which constitutes the output of the switch 150, is transmitted to the first input of gate 152 which is a logical AND gate.
  • the second entry of the AND gate 152 is connected to input 31 of the modulating signal e.
  • the output 57 of the AND gate 152 is transmitted to the clock input CLK of the flip-flop D 56 to activate the latter. On the other hand, the output 57 is transmitted to the timing circuit 37.
  • FIG. 11 is shown an embodiment of a timing circuit for the modulator shown in FIG. 3 or 9.
  • the timing circuit 37 includes a clock generator 70 whose output is transmitted to the clock input of register 30.
  • the clock signal is transmitted to the input of an inverter 71 whose output is connected to the clock input CLK of a second shift register 72 with four outputs aO, al, a2 and a3.
  • the counter 72 contains only one "1" which circulates at each clock pulse, and this "1" is loaded by its loading input D.
  • the loading input D of the register 72 is connected to the output Q of a flip-flop 73 of type D whose input D is connected to a continuous "1".
  • the clock input of flip-flop D 73 is connected to output 49 of OR gate 48 ( Figure 7) or to output 57 of AND gate 152 ( Figure 10) depending on the modulators.
  • the outputs aO et al are transmitted to the inputs of an OR gate 74, the output of which is composed with the output a2 on an OR gate 75, the output of which is itself composed with the output a3 on an OR gate 76
  • the exit from the OR gate 76 is transmitted, via an inverter 79, to an input of an AND gate 77, the other input of which receives the clock signal CLK, and the output 38 of which is connected to the clock input of register 30. Therefore, when the locking control signal is inactive, register 30 continues to scan. However, as long as the register 72 circulates the "1", which comes from the change of state of the D flip-flop 73 when the locking signal has become active, the AND gate 77 is blocked at "0".
  • the sample generator (the shift register 30) remains blocked in the phase it had.
  • the AND gate 77 returns to "1" and transmits the clock signal which causes the scanning of the state lines of this register 30 to be resumed.
  • a mechanism for initializing the modulator, in particular the state of the circuit 56, is also provided during power-up, so as to initialize the sequence for selecting the stationary phases M1, M2.
  • the continuous electrical supply of the modulator of the invention consists, for example, of a voltage Vcc (FIG. 10).
  • a switch 60 is closed on power-up and a circuit 61 generates a reset pulse for the modulator, reset signal in particular received at the input R " of the flip-flop D 56, but which is also communicated to the register. at looped shift 30.
  • the modulator always starts in a known phase relation, phase -l ⁇ / '2 for example.
  • the present invention is not limited to
  • the shape of the carrier signal is not limited to a sinusoid, but extends to any continuous bipolar periodic function, in particular having a continuous component as small as possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

La présente invention concerne un modulateur qui utilise le procédé de la modulation angulaire à phase stationnaire. Selon l'invention, un circuit (1) générateur d'un signal porteur (p) est connecté à un circuit de commande (4) en séquence de plusieurs états prévus pour engendrer le signal modulé (s(t)). En fonction de la valeur instantanée du signal modulant (e) à l'entrée (11) du modulatuer, détectée par un circuit (3) à chaque phase d'extremum (M1, M2) du signal porteur, le circuit de commande (4) programme le générateur (1) pour produire un signal modulé (s(t)) continu de valeur moyenne quasi nulle. Application au traitement du signal et aux transmissions, notamment de données numériques.

Description

MODULATEUR ANGULAIRE A PHASES STATIONNAIRES ET
SYSTEME D'EXPLOITATION D'UNE TELLE MODULATION
La présente invention concerne un modulateur qui utilise le procédé de la modulation angulaire à phase stationnaire, en le modifiant pour permettre d'atteindre des buts et des objets nouveaux et inventifs tels que définis dans les revendications.
L'invention trouve son application dans des domaines variés comme celui de la transmission de données numériques ou l'enregistrement et la mémorisation de données.
Dans la suite de la description, on utilisera des exemples de réalisation empruntés au domaine de la transmission de données numériques sans que cela soit limitatif.
Il est connu que tous les supports de transmission sont caractérisés par une bande passante limitée.
Les lignes métalliques, par exemple, peuvent être assimilées à des filtres passe-bas. D'autres se comportent comme des filtres passe-bande. C'est pourquoi le développement d'un signal parfaitement adapté à tout support de transmission est le problème primordial d'une étude de transmission. En prenant en considération l'ampleur de l'information numérique à transmettre, d'une part, et tous les avantages de la transmission numérique par rapport à la transmission analogique, d'autre part, la modulation par transposition en fréquence telle que les modulations :
- d'amplitude, - de fréquence,
- de phase, était presque abandonnée en faveur de la transmission en bande de base.
La modulation de fréquence avec continuité de phase est connue. Ce type de modulation, toutefois, ne permet pas l'élimination de l'interférence intersymbole. De plus , le critère de Nyquist n'est pas utilisable.
La modulation d'amplitude de deux porteuses en quadrature, beaucoup plus performante par rapport à la précédente, est, elle aussi, en voie de disparition, laissant la place à la transmission en bande de base.
Le prix important des câbles, la croissance du trafic et la saturation des canaux de transmissions sont des arguments qui poussent les scientifiques et les industriels à la conquête des hyperfréquences. Cette solution fait appel au développement de nouveaux supports de transmission, comme des câbles à fibres optiques. Toutefois, la réalisation et le développement de la transmission en bande de base ne résout pas le problème fondamental de création d'un signal à spectre étroit, mieux adapté pour la transmission à travers des lignes métalliques et faisceaux hertziens. Malgré tous les avantages du signal numérique, l'utilisation de celui-ci dans les transmissions n'est pas exempte d'inconvénients.
Ce signal, étant constitué par des impulsions rectangulaires, présente une fréquence fondamentale relativement basse et il occupe une bande de fréquences importante. C'est un but de l'invention de proposer un moyen de réduire l'encombrement des supports de transmissions.
Dans le document FR- A- 2.642.592, du même demandeur, on a décrit un procédé de modulation de fréquences d'un type particulier : la modulation angulaire à phase stationnaire. Le modulateur dont il s'agit dans le document réalise le verrouillage du déroulement de la sinusoïde, dite porteuse, à une phase unique en fonction de la valeur de l'impulsion binaire présente à l'entrée du modulateur. Dans un mode de réalisation, cette phase est choisie égale à 7T/2 (modulo 2.T) . Dans ce cas, le verrouillage du déroulement de la sinusoïde se fait sur sa valeur d'amplitude maximale.
Dans un autre mode de réalisation, cette phase est choisie égale à '1 /2 (modulo 21f) . Dans ce cas, le verrouillage du déroulement de la sinusoïde se fait sur sa valeur d'amplitude minimale. Toutefois, cette modulation à phase unique présente des inconvénients dans certains cas. En particulier, si un train d'impulsions à la valeur logique "1" se répète, le signal modulé devient une tension continue.
Par ailleurs, du fait du verrouillage sur phase unique, le signal modulé contient la composante continue. Or, la présence de cette composante continue oblige à utiliser un asservissement pour éliminer celle-ci.
Un but de la présente invention est de proposer un modulateur exempt des défauts mentionnés ci-dessus et capable de produire un signal modulé amélioré pour un système d'exploitation, de traitement, ou de transmission, notamment de données numériques.
A cet effet, l'invention a pour objet un modulateur à modulation angulaire de phases stationnaires, caractérisé en ce qu'il comporte :
- un générateur d'un signal périodique, dit signal porteur, présentant au moins deux extremums opposés Bl, B2 correspondant à des phases d'extremum prédéterminées Ml, M2 ;
- un moyen pour détecter la valeur instantanée du signal porteur, fourni en entrée du modulateur, au moins lors d'une première Ml et d'une seconde M2 phases d'extremums opposés Bl, B2 de ce signal porteur p et pour produire en réponse des signaux de détection des phases stationnaires ;
- un moyen destiné à recevoir les signaux de détection des phases stationnaires et à recevoir un signal modulant e, et destiné à produire, selon l'état des signaux de détection des phases stationnaires, un signal de commande de verrouillage des phases stationnaires ;
- un moyen de commande du générateur du signal porteur p en fonction du signal de commande de verrouillage des phases stationnaires, pour verrouiller l'état du générateur à l'une des phases Ml ou M2 qui est en cours ;
- la sortie du générateur du signal porteur étant connectée à un circuit d'exploitation comme un circuit de transmission ou de traitement.
Elle concerne aussi un système d'exploitation mettant en oeuvre le signal modulé à l'aide du modulateur ci- dessus. Le système de l'invention comprend un moyen d'exploitation comportant notamment un démodulateur permettant d'extraire le signal modulant.
D'autres caractéristiques et avantages de la présente invention seront mieux compris à l'aide de la description et des dessins annexés qui sont : - la figure 1 : un schéma de principe du modulateur de l'invention ;
- la figure 2 : deux diagrammes (a) et (b) représentant le signal porteur, le signal modulant et le signal modulé à l'aide du modulateur de la figure 1 î
- la figure 3 : un mode de réalisation d'un modulateur adapté à un signal modulant de type numérique ;
- la figure 4 : un tableau de codes et de phases du signal porteur utilisé dans le modulateur de la figure 1 ; - la figure 5 : une forme d'onde des échantillons du signal porteur synthétisé dans le circuit de la figure 3 ainsi que la forme d'onde du signal porteur analogique qui en est dérivée ;
- la figure 6 : un moyen de détection des phases d'extremums opposés, adapté au circuit de la figure 3 ;
- la figure 7 : un schéma d'un mode de réalisation d'un circuit de sélection utilisé dans le modulateur de la figure 3 ; - la figure 8 : deux diagrammes (a) et (b) des formes d'onde, respectivement d'un signal modulant et d'un signal modulé, dans le mode de réalisation de la figure 3 ;
- la figure 9 : le schéma d'un autre mode de réalisation d'un modulateur selon l'invention ;
- la figure 10 : le schéma de réalisation d'une partie du modulateur de la figure 9 ; et - la figure 11 : un schéma d'un circuit de temporisation adapté aux modes de réalisation "tout numérique" du modulateur de l'invention.
A la figure 1, on a représenté un schéma de principe d'un modulateur selon la présente invention.
Le modulateur comporte un générateur 1 d'un signal porteur dont la sortie 8 engendre un signal- référence p(t). Ce signal est transmis à un premier moyen 2 de détection de deux phases correspondant à deux extremums opposés. Un circuit de commande 4 réalise le verrouillage à la phase stationnaire correspondant à la phase détectée.
Comme la dérivée du signal porteur à l'extremum est nulle, le verrouillage à la valeur de l'amplitude de l'extremum se réalise en continuité du signal porteur. De ce fait, on n'élargit pas notablement le spectre en fréquences avec une telle modulation.
Le moyen 2 est constitué par deux circuits de détection de la phase à l'extremum. Ainsi, le circuit 7 détecte une première phase Ml correspondant à un premier extremum de valeur d'amplitude Bl, positive par exemple, tandis que le circuit 6 détecte une seconde phase M2 correspondant à un second extremum de valeur d'amplitude B2, négative par exemple. Les signaux de détection de ces deux circuits sont transmis à deux entrées correspondantes d'un circuit de détection et verrouillage 3. Ce circuit 3 reçoit aussi, sur une entrée 11, la valeur instantanée d'un signal modulant e, fourni en entrée du modulateur, associé à l'une des deux phases Ml et M2 des extremums opposés Bl et B2 du signal porteur. Le circuit 3 comporte une sortie 12 qui permet de produire, en réponse, un signal de commande de verrouillage des phases stationnaires du signal porteur.
Cette sortie 12 est fournie en entrée du circuit de commande 4, qui, en fonction du signal modulant détecté 1 engendre une commande 13 de façon que le générateur produise sur sa sortie 8, sans discontinuités :
- le signal porteur pur,
- l'amplitude Bl verrouillée lors de la phase Ml,
- le signal porteur déphasé d'une quantité de phase correspondant à la phase M2 par rapport à la phase Ml,
- l'amplitude B2 verrouillée lors de la phase M2.
Le générateur 1 envoie aussi sa sortie 8 à un circuit 5 d'exploitation. Cette exploitation peut consister en un enregistrement sur un support mémoire comme une bande magnétique, ou encore en une transmission sur un canal comme un câble coaxial, une paire de lignes ou encore un faisceau hertzien.
A la figure 2, on a représenté un premier diagramme (a) et un second diagramme (b). Le premier diagramme (a) représente la variation de l'amplitude U sur un axe vertical en fonction de la phase instantanée t représentée sur un axe horizontal. Le second diagramme (b) représente la forme d'onde d'un signal modulant e, ici de type numérique en code binaire, variant entre deux états logiques "0" et "1".
Au diagramme (a) de la figure 2, le signal porteur pur p(t) est représenté par un trait mixte et est en fait une sinusoïde de la forme :
Figure imgf000011_0001
où -Ω- est la vitesse angulaire et t est le temps.
Elle présente un premier extremum (un maximum) lors de la phase Ml (Ml = 7T/2) dont la valeur d'amplitude Bl est positive et vaut +A. Elle présente un second extremum (un minimum) lors de la phase M2 (M2 = 371/2), dont la valeur d'amplitude B2 est négative et vaut -A. Au diagramme (a) de la figure 2 , on a aussi représenté la forme d'onde du signal porteur déphasé de l'écart de phase ("H) entre les deux extremums opposés prédéterminés de phases Ml et M2. Cette onde est : q(t) = p(t + (M2 - Ml)) qui, dans le cas d'un signal porteur p(t) de forme sinusoïdale, est exprimée par : q(t) = A.sin {Ht +TT ) = -A.sinΩt = -p(t) Dans la pratique, l'onde q(t) est générée par le générateur 1 après un meme verrouillage correspondant aux impulsions portant un numéro impair. On remarquera plus loin le caractère séquentiel du fonctionnement du circuit de commande 4. En particulier, on décrit seulement une séquence à deux phases Ml et M2 d*extremums. Toutefois, si le signal porteur p(t) comporte 2n extremums, la séquence . comporte 2n états de sélection possibles. Au diagramme (b) de la figure 2, on a représenté un signal modulant e constitué par une série dans le temps d'impulsions binaires de "1" et de "0". Dans le présent exemple illustratif, le signal modulant est un signal numérique "série" qui s'écrit "101010...". On remarque que la période du signal porteur est égale à l'intervalle significatif des impulsions de modulation.
A la phase MO, représentée le plus à gauche du diagramme (a), le modulateur de la figure 1 engendre une arche de sinusoïde et reçoit simultanément un "1" sur son entrée 11. Au démarrage du modulateur, le circuit de commande 4 est initialisé sur le signal porteur. Le signal modulé, représenté par s{t) en trait continu épais au diagramme (a) de la figure 2, est donc strictement égal au signal porteur jusqu'à la phase Ml : s(t) = p(t) pour 0 < t < t(Ml) où t(Ml) correspond à la phase Ml. A cet instant, le circuit de détection 7 génère un signal de détection 9 de la phase Ml, signal qui est reçu par le circuit 3. Sur son autre entrée 11, le circuit 3 détecte que le signal modulant est égal à "1". Il génère alors un signal de commande de verrouillage sur le fil 12, signal qui est reçu par le circuit de commande 4. La sortie 13 de ce circuit réalise alors le verrouillage du générateur 1 sur la valeur Bl = +A de l'amplitude du signal porteur lors de la phase Ml. Cet état est représenté par la partie horizontale 14 du diagramme (a). Ce verrouillage se prolonge pendant une durée de ît~. Après quoi, le circuit de commande 4 change le programme de fonctionnement du générateur 1, dont la sortie passe à l'état suivant q(t) = -p(t). Cet état est représenté par la section 15 dans la courbe à trait continu du diagramme (a) de la figure 2 qui représente le signal modulé.
A la phase M2, le circuit 6 de détection de phase détecte la phase M2. Le circuit 3 constate qu'à cette phase, le signal modulant e sur l'entrée 11 est devenu égal à "0". Il n'émet alors aucun signal sur le fil 12 et pendant la deuxième période du signal porteur le signal modulé s(t), à la sortie 8 du générateur 1, est égal à q(t)=-p(t).
Lors de la troisième période, et au début de celle- ci, le signal modulant e change de nouveau d'état et passe à "1". Il s'agit de la seconde impulsion à "1" sur le signal modulant. Le signal modulé s(t) suit alors la partie de courbe repérée par 16 au diagramme (a) de la figure 2. A la phase M' 2, le circuit 6 émet de nouveau un signal de détection de cette phase, sur sa sortie 10, lequel est appliqué au circuit 3 dont l'autre entrée 11 détecte que le signal modulant e(t), à cet instant, vaut "1". Par conséquent, le circuit 3 agit, comme précédemment, sur le circuit 4 dont la sortie 13 réalise alors le verrouillage sur la valeur B2= -A. Cet état est représenté par la partie horizontale 17 du diagramme (a).
On constate ici que les impulsions "1" du signal modulant e sont représentées, sur le signal modulé s{t), par des créneaux positifs comme le créneau 18 du diagramme (a) de la figure 2 pour les impulsions "1" d'ordre impair, tandis qu'elles sont représentées par des créneaux négatifs, comme le créneau 19 du diagramme (a) de la figure 2 pour les impulsions "1" d'ordre pair.
Enfin, les impulsions "0" sont représentées par un nombre entier de périodes de la sinusoïde p(t) ou - p(t). On constate donc que la valeur moyenne du signal modulé s(t) est au plus égale à la surface d'un créneau positif 18 si la série binaire e, présentée sur l'entrée 11, comporte un nombre impair de "1" et égale à 0 si elle comporte un nombre pair de "1". On remarque ainsi que la modulation permet d'avoir un signal modulé de composante continue nulle ou quasi nulle.
On constate un autre avantage de la présente invention en ce que la modulation n'est pas sensible aux aléas tant sur l'entrée 11 que dans le fonctionnement du modulateur et que dans le circuit d'exploitation 5 (notamment quand il comporte un canal de transmission), aléas qui auraient lieu en dehors des instants qui encadrent les phases Ml et M2, qui sont les seuls moments où l'on tient compte de l'information. La précision ou résolution du modulateur dépend des circuits utilisés pour construire celui-ci, en particulier de leur temps de mise en fonctionnement ou temps de montée.
On constate que, si les fronts descendant 20 et/ou montants 21 du signal modulant e ne sont pas stables et varient entre tl et t2, le signal modulé sera inchangé et reproduira la même forme d'onde s(t) que celle générée quand le front de transition se place à l'instant tO comme il est prévu.
C'est un avantage de l'invention d'être relativement insensible à certaines variations du signal modulant. Ce peut être le cas quand le flot série d'impulsions binaires subit un certain glissement aléatoire et non constant dans le temps comme c'est souvent le cas dans les circuits de transmission. C'est aussi le cas quand le front des transitions "1" - "0" ou "0" - "1" présente une certaine pente au lieu d'être très raide.
Le même avantage se révèle sur le démodulateur qui traite le signal modulé et son inversion pour en extraire l'information binaire de l'autre côté d'une ligne de transmission.
On va maintenant décrire un mode de réalisation "tout numérique" dans lequel le signal modulé est engendré à partir d'une mémoire d'échantillons numériques.
A la figure 3 on a représenté un modulateur selon un second mode de réalisation de l'invention, modulateur dans lequel le signal porteur est réalisé par synthèse numérique à l'aide d'une mémoire 30. La mémoire 30 est constituée, dans le mode de réalisation préféré/ par un registre à décalage bouclé comportant quatre bits de sortie aO, al, a2 et a3.
Le modulateur comporte une entrée 31 du signal modulant e et une sortie 32 du signal s(t) modulé. Les sorties du registre à décalage 30 sont, d'une part, transmises aux entrées correspondantes 33 d'un dispositif 34 de conversion numérique/analogique du signal modulé et, d'autre part, aux entrées d'un moyen 35 de détection de deux phases d'extremums Ml et M2 du signal porteur synthétisé de manière numérique à l'aide du registre 30. Dans le mode de réalisation préféré, la période du signal porteur est égale à l'intervalle significatif des impulsions numériques présentes à l'entrée 31 du modulateur. Le moyen 35 de détection des phases Ml et M2 engendre deux signaux respectivement Ml et M2 qui sont fournis à un circuit de sélection 36. Une troisième entrée du circuit de sélection 36 est connectée à l'entrée 31 du signal modulant e. Le signal de sortie du circuit de sélection 36 démarre un circuit 37 de temporisation. Le signal à la sortie de ce circuit est maintenu pendant une durée correspondant à une demi-période du signal porteur de façon à permettre au modulateur de verrouiller la phase dans l'état où elle se trouve lors de la détection du marqueur Ml ou M2 et du signal modulant e simultanément.
Le circuit 37 de temporisation est connecté à l'entrée d'horloge 38 du registre 30.
A la figure 4, on a représenté les états successifs des sorties aO, al, a2, a3 du registre à décalage 30. Lorsque le signal binaire e à l'entrée 31 du modulateur (figure 3) est à "0", les quatre sorties prennent successivement, à chaque huitième de période, les différents états d'un code de remplissage d'un registre qui désignent huit niveaux des échantillons numériques d'une sinusoïde synthétisée, représentée à la figure 5 par les créneaux 40.
Chaque état de phase, indiqué par PH, pendant 16 la synthèse du signal porteur (ici sinusoïde de période égale à l'intervalle significatif des impulsions binaires e), correspond à une ligne du tableau de la figure 4. En particulier, on a choisi les lignes numéros 5 et 9 de la séquence du tableau pour représenter les phases stationnaires, c'est à dire des deux extremums à 7T/2 et à 3ÎT/2.
Il est clair que les périodes des sinusoïdes synthétisées peuvent être différentes selon les applications. De plus elles peuvent être des multiples de l'intervalle significatif des impulsions du signal modulant e.
Par ailleurs, les échantillons des créneaux 40 représentatifs du signal porteur numérique sont transformés en signal porteur analogique par le circuit
34 de conver-sion numérique/analogique qui produit des échantillons à multiniveaux. L'enchaînement des ces échantillons repré-sente le signal modulé une fois qu'il aura été traité et qui est le signal porteur avant ce traitement par le modulateur de l'invention.
A la figure 6, on a représenté un circuit de détection de phases stationnaires Ml et M2. Ce circuit
35 de décodage des codes numériques binaires provenant du registre 30 est constitué par deux portes ET, respectivement 41 et 42. Les entrées de la porte ET 41 sont reliées à aO et à a3 par l'intermédiaire d'inverseurs 1-^ et 412 de façon à décoder la première ligne d'états représentée à la figure 4. Les entrées de la porte ET 42 sont reliées directement à aO et à a3 de façon à décoder la cinquième ligne d'états représentée à la figure 4. Les sorties des portes ET 41 et 42 sont respectivement les marqueurs M2 et Ml.
A la figure 7, on a représenté un mode de réalisation du circuit de sélection 36. Le circuit 36 reçoit les entrées Ml et M2 provenant du décodeur 35 . précité. Ces entrées Ml et M2 sont connectées aux premières entrées de deux portes ET 43 et 44 dont les sorties sont connectées respectivement à des premières entrées de portes ET 45 et 46. Les secondes entrées des portes ET 45 et 46 sont connectées ensemble à la borne 31 d'entrée du signal modulant e. Les sorties des portes ET 45 et 46 sont connectées respectivement à l'entrée S de mise à "1" et à l'entrée R de mise à "0" d'une bascule 47 de type RS. Les sorties Q et Q/ (respectivement de sortie et de sortie complémentée) de la bascule RS sont respectivement connectées à deux entrées d'une porte OU 48 et aux secondes entrées, respectivement, des portes ET 43 et 44. La sortie 49 de la porte OU 48 constitue le signal de sélection de verrouillage qui est transmis au circuit de temporisation 37. Le circuit de sélection engendre une impulsion qui permet de verrouiller la ligne d'état dans le tableau de la figure 4 seulement quand on vient de détecter que simultanément l'information modulante e est à "1" et que l'une des phases Ml ou M2 a été atteinte. Dans le cas contraire, le signal de commande n'apparaît pas et le registre à décalage 30 continue la scrutation.
A la figure 8, on a représenté le diagramme (a) de l'information modulante e, et le diagramme (b) correspondant au signal numérique du signal porteur 50, au signal modulé 51 et au signal analogique modulé s(t) en sortie du circuit 34, après avoir lissé le signal synthétisé 51 .
Quand le signal e passe de "0" à "1" au début d'une période de modulation, les échantillons numériques de la sinusoïde sont déterminés par le registre à décalage 30. Quand on parvient à l'état représenté dans la cinquième ligne du tableau, on détecte la phase Ml. A ce moment là, le circuit de sélection 36 démarre le circuit de temporisation 37 qui maintient le signal de verrouillage sur l'entrée 38 du générateur 30 et le signal modulé numérique reste à la valeur de l'amplitude maximale.
Dans cet état, le registre 30 reste bloqué pendant une demi-période de la sinusoïde. On verra, à la figure 11, un mode de réalisation non limitatif du mécanisme de temporisation du verrouillage.
La figure 9 représente un troisième mode de réalisation selon l'invention. A la figure 9, les mêmes éléments que ceux de la figure 3 portent les mêmes références et ne seront par décrits plus avant. Les sorties aO, al, a2 et a3 du registre 30 sont transmises aux entrées correspondantes d'un décodeur-commutateur 150 qui est transparent pour deux combinaisons des phases stationnaires, mais pour une seule à la fois et qui comporte une sortie 151 connectée à une première entrée d'une porte 152. L'autre entrée de la porte 152 est connectée à l'entrée 31 du signal modulant e. La sortie de la porte 152 est retournée au circuit 150 ainsi qu'à l'entrée du circuit de temporisation 37.
A la figure 10, on a représenté les parties 150 et 152 du modulateur de la figure 9. Le circuit 150 comporte deux portes ET 53 et 54 dont les premières entrées sont respectivement connectées aux signaux Ml et M2 de détection de phases stationnaires. Les sorties des deux portes ET 53 et 54 sont transmises aux entrées correspondantes d'une porte OU 55. Par ailleurs, la sortie de la porte ET 53 est aussi connectée à l'entrée D d'une bascule 56 de type D qui détecte la transition d'une impulsion de commande 57 sur son entrée CLK. Les sorties Q et Q/ complémentaire de la bascule D 56 sont respectivement transmises aux secondes entrées des deux portes ET 54 et 53. La sortie 151 de la porte OU 55, qui constitue la sortie du commutateur 150, est transmise à la première entrée de la porte 152 qui est une porte ET logique. La seconde entrée de la porte ET 152 est connectée à l'entrée 31 du signal modulant e. La sortie 57 de la porte ET 152 est transmise à l'entrée d'horloge CLK de la bascule D 56 pour activer celle-ci. D'autre part, la sortie 57 est transmise au circuit de temporisation 37.
A la figure 11 on a représenté un mode de réalisation d'un circuit de temporisation pour le modulateur représenté à la figure 3 ou 9.
Le circuit de temporisation 37 comporte un générateur d'horloge 70 dont la sortie est transmise à l'entrée d'horloge du registre 30. Le signal d'horloge est transmis à l'entrée d'un inverseur 71 dont la sortie est connectée à l'entrée d'horloge CLK d'un second registre à décalage 72 à quatre sorties aO, al, a2 et a3. Le compteur 72 ne contient qu'un seul "1" qui circule à chaque impulsion d'horloge, et ce "1" est chargé par son entrée de chargement D. L'entrée de chargement D du registre 72 est connectée à la sortie Q d'une bascule 73 de type D dont l'entrée D est reliée à un "1" continu. L'entrée d'horloge de la bascule D 73 est connectée à la sortie 49 de la porte OU 48 (figure 7) ou à la sortie 57 de la porte ET 152 (figure 10) selon les modulateurs. Enfin, les sorties aO et al sont transmises aux entrées d'une porte OU 74, dont la sortie est composée avec la sortie a2 sur une porte OU 75, dont la sortie est elle- même composée avec la sortie a3 sur une porte OU 76. La sortie de la porte OU 76 est transmise, par l'intermédiaire d'un inverseur 79, à une entrée d'une porte ET 77 dont l'autre entrée reçoit le signal d'horloge CLK, et dont la sortie 38 est connectée à l'entrée d'horloge du registre 30. De ce fait, quand le signal de commande du verrouillage est inactif, le registre 30 continue sa scrutation. Toutefois, tant que le registre 72 fait circuler le "1", qui vient du changement d'état de la bascule D 73 quand le signal de verrouillage est devenu actif, la porte ET 77 est bloquée à "0". De ce fait, le générateur des échantillons (le registre à décalage 30) reste bloqué dans la phase qu'il avait. Par contre, quand le registre 72 du temporisateur s'est vidé, la porte ET 77 retourne à "1" et transmet le signal d'horloge qui fait reprendre la scrutation des lignes d'états de ce registre 30.
On a aussi prévu un mécanisme d'initialisation du modulateur, notamment de l'état du circuit 56, lors de la mise sous tension, de façon à initialiser la séquence de sélection des phases stationnaires M1,M2. A cet effet, l'alimentation électrique continue du modulateur de l'invention est constituée, par exemple, d'une tension Vcc (figure 10). Un interrupteur 60 est fermé à la mise sous tension et un circuit 61 engendre une impulsion de remise à zéro du modulateur, signal de remise à zéro notamment reçu à l'entrée R" de la bascule D 56, mais qui est aussi communiquée au registre à décalage bouclé 30. De ce fait, le modulateur démarre toujours dans une relation de phase connue, la phase -l\/'2 par exemple.
La présente invention ne se limite pas aux
5 modes de réalisation décrits ci-dessus, mais concerne aussi les adaptations de ses divers paramètres. En particulier, il est possible d'utiliser une modulation à une fréquence multiple de celle du signal modulant.
De plus, la forme du signal porteur ne se 0 limite pas à une sinusoïde, mais s'étend à toute fonction périodique continue bipolaire, présentant notamment une composante continue aussi réduite que possible.
Il est aussi possible de disposer en parallèle 5 à des fréquences de modulation différentes, plusieurs modulateurs recevant des signaux modulants e indépendants les uns des autres et qui sont utilisées par le même système d'exploitation comme une ligne de transmission.

Claims

REVENDICATIONS 1. Modulateur à modulation angulaire à phases stationnaires, caractérisé en ce qu'il comporte :
- un générateur (1) d'un signal périodique (P(t)), dit signal porteur, présentant au moins deux extremums opposés (Bl, B2) correspondant à des phases d'extremums prédéterminées (Ml, M2) ;
- un moyen (2) pour détecter la valeur instantanée du signal porteur (p(t), fourni en entrée du modulateur, au moins lors d'une première (Ml) et d'une seconde (M2) phases d'extremums opposés (Bl, B2) de ce signal porteur (p(t)) et pour produire en réponse des signaux de détection des phases stationnaires ;
- un moyen (3) destiné à recevoir les signaux de détection des phases stationnaires et à recevoir le signal modulant (e), et destiné à produire, selon l'état des signaux de détection des phases stationnaires, un signal de commande de verrouillage des phases stationnaires ; - un moyen de commande (4) du générateur (1) du signal porteur (p(t)) en fonction du signal de commande de verrouillage des phases stationnaires pour verrouiller l'état du générateur à l'une des phases (Ml ou M2) qui est en cours ; - la sortie (8) du générateur (1) du signal porteur (p(t)) étant connectée à un circuit d'exploitation (5) comme un circuit de transmission ou de traitement.
2. Modulateur selon la revendication 1, caractérisé en ce que le moyen destiné à recevoir le signal de commande de verrouillage des phases est constitué par un organe cyclique qui sélectionne à chaque changement d'état dudit signal de verrouillage en séquence :
- le signal porteur (p(t)) ; l'amplitude (Bl) à la première phase d'extremum (Ml) ;
- le signal porteur déphasé (q(t)) ; puis
- l'amplitude (B2) à la seconde phase d'extremum opposée (M2).
3. Modulateur selon la revendication 2, caractérisé en ce que le signal modulant (e) étant de forme binaire, le signal de verrouillage de phase ne change d'état que si le signal binaire vaut une valeur prédéterminée ("1" ou "0") lors du passage à une phase d'extremum (Ml, M2). 4. Modulateur selon la revendication 3, caractérisé en ce que le signal porteur (p(t)) est tel que le signal porteur déphasé (q(t)) est de signe opposé à celui du signal porteur (p(t)).
5. Modulateur selon la revendication 4, caractérisé en ce que le signal porteur est engendré à l'aide d'une mémoire numérique (30) comme un registre à décalage bouclé, dont les sorties déterminent la valeur instantanée des échantillons d'un signal porteur synthétisé, valeur transmise à un circuit de conversion numérique/analogique (34) qui produit un signal analogique continu (s(t)), et en ce que les différents états de sortie (aO, al, a2, a3) de la mémoire (30) sont sélectionnés par une entrée (38) en fonction de l'état d'un circuit de commande de verrouillage (35, 36, 37).
6. Modulateur selon la revendication 5, caractérisé en ce qu'il comporte un circuit de détection (35) des phases stationnaires (Ml, M2) qui décode l'état correspondant des sorties (aO, al, a2, a3) de la mémoire (30).
7. Modulateur selon la revendication 6, caractérisé en ce que le circuit de sélection (36) produit un signal de verrouillage des phases stationnaires en fonction de l'état instantané du signal modulant numérique (e) qui est transmis par un circuit de temporisation (37) dont la durée est un multiple de la durée séparant les deux phases (Ml, M2) d'extremums opposés (Bl, B2).
8. Modulateur selon la revendication 7, caractérisé en ce que le circuit de sélection reçoit deux entrées (Ml, M2), provenant du circuit (35) de détection des phases stationnaires (Ml, M2) et connectées aux premières entrées de deux portes ET (43, 44) dont les sorties sont connectées respectivement à des portes ET (45, 46), en ce que les secondes entrées des portes ET (45, 46) sont connectées à une borne (31) d'entrée du signal modulant (e), en ce que les sorties des portes ET (45, 46) sont connectées respectivement à l'entrée S de mise à "1" et à l'entrée R de mise à "0" d'une bascule (47) de type RS, en ce que les sorties Q et Q/ (respectivement de sortie et de sortie complémentée) de la bascule RS sont respectivement connectées à deux entrées d'une porte OU (48) et aux secondes entrées, respectivement, des portes ET (43, 44), en ce que la sortie (49) de la porte OU (48) constitue le signal de sélection de verrouillage qui est transmis au circuit de temporisation (37) de façon que le circuit de sélection engendre une impulsion qui permet de changer de ligne d'état dans la mémoire (30). 9. Modulateur selon la revendication 8, caractérisé en ce qu'il comporte un décodeur- commutateur (150) dont la sortie est connectée à une première entrée d'une porte ET (152), dont la seconde entrée reçoit le signal modulant (e), en ce que le décodeur- commutateur (150) comporte deux portes ET (53, 54) dont les premières entrées reçoivent respectivement les signaux (Ml, M2) de détection de phases stationnaires, en ce que les sorties des deux portes ET (53, 54) sont transmises aux entrées correspondantes d'une porte OU (55), en ce que la sortie de la porte ET (53) est aussi connectée à l'entrée D d'une bascule (56) de type D qui détecte le changement d'état de la sortie de la porte ET (53), en ce que les sorties (Q et Q/ complémentaire) de la bascule D (56) sont respectivement transmises aux secondes entrées des deux portes ET (54, 53), en ce que la sortie (151) de la porte OU (55) est transmise à la première entrée de la porte (152) dont la sortie (57) est transmise à l'entrée d'horloge CLK de la bascule D (56) pour activer celle-ci, ainsi qu'au circuit de temporisation (37).
10. Modulateur selon les revendications 8 ou 9, caractérisé en ce qu'il comporte un circuit de réinitialisation (60), connecté à un interrupteur (61) de mise sous tension, et qui engendre une impulsion de remise à zéro du modulateur, de façon que le modulateur démarre toujours dans une relation de phase connue, la phase - /2 par exemple.
11. Système d'exploitation, comme un système d'exploitation, de traitement ou de transmission qui utilise un modulateur selon l'une des revendications précédentes.
12. Système selon la revendication précédente, caractérisé en ce que la modulation est à une fréquence multiple de celle du signal modulant. 13. Système selon l'une des revendications précédentes, caractérisé en ce que le signal porteur est une fonction périodique continue, et en ce que le signal modulé (s(t)) présente une composante continue aussi réduite que possible.
15. Système selon l'une des revendications précédentes, caractérisé en ce qu'il comporte, disposés en parallèle et à des fréquences de modulation différentes, plusieurs modulateurs recevant des signaux modulants (e) indépendants les uns des autres et qui sont utilisés par le même système d'exploitation comme . une ligne de transmission.
PCT/FR1991/000858 1990-10-31 1991-10-31 Modulateur angulaire a phases stationnaires WO1992008308A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR90/13524 1990-10-31
FR9013524A FR2668666B1 (fr) 1990-10-31 1990-10-31 Modulateur a modulation angulaire a phase stationnaire.

Publications (2)

Publication Number Publication Date
WO1992008308A2 true WO1992008308A2 (fr) 1992-05-14
WO1992008308A3 WO1992008308A3 (fr) 1992-06-25

Family

ID=9401749

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1991/000858 WO1992008308A2 (fr) 1990-10-31 1991-10-31 Modulateur angulaire a phases stationnaires

Country Status (2)

Country Link
FR (1) FR2668666B1 (fr)
WO (1) WO1992008308A2 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2396475A1 (fr) * 1977-06-28 1979-01-26 Rai Radiotelevisione Italiana Procede et dispositif pour reduire la probabilite de perte d'un caractere dans une transmission numerique utilisant le codage biphase
US4628286A (en) * 1985-04-17 1986-12-09 Rca Corporation Digital frequency modulator
US4652838A (en) * 1985-04-17 1987-03-24 Rca Corporation Phase randomization to reduce detectability of phase or frequency-modulated digital signals
FR2642592A1 (fr) * 1989-01-30 1990-08-03 Klibanov Elvard Procede et dispositif de modulation angulaire a phase stationnaire

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2396475A1 (fr) * 1977-06-28 1979-01-26 Rai Radiotelevisione Italiana Procede et dispositif pour reduire la probabilite de perte d'un caractere dans une transmission numerique utilisant le codage biphase
US4628286A (en) * 1985-04-17 1986-12-09 Rca Corporation Digital frequency modulator
US4652838A (en) * 1985-04-17 1987-03-24 Rca Corporation Phase randomization to reduce detectability of phase or frequency-modulated digital signals
FR2642592A1 (fr) * 1989-01-30 1990-08-03 Klibanov Elvard Procede et dispositif de modulation angulaire a phase stationnaire

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Communications, vol. COM-35, no. 3, mars 1987, (New York, US), A. YONGACOGLU et al.: "DCTPSK-differentially detected controlled transition PSK", pages 349-352, voir figure 2 *

Also Published As

Publication number Publication date
FR2668666B1 (fr) 1994-04-01
WO1992008308A3 (fr) 1992-06-25
FR2668666A1 (fr) 1992-04-30

Similar Documents

Publication Publication Date Title
EP0500473B1 (fr) Comparateur de phase/fréquence pour circuit de récupération de rythme
FR2604043A1 (fr) Dispositif de recalage d&#39;un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d&#39;horloge synchrone
FR2482815A1 (fr) Dispositif de codage et de decodage de signaux d&#39;image et de son
FR2547139A1 (fr) Circuit de detection de signaux de synchronisation dans un systeme de transmission de signaux numeriques
FR2615675A1 (fr) Procede de demodulation de signaux modules numeriquement et dispositif de mise en oeuvre d&#39;un tel procede
EP0071506B1 (fr) Procédé et dispositif numérique de correction d&#39;erreur de phase d&#39;un signal échantillonné et son application à la correction de signaux de télévision
EP0029780B1 (fr) Equipement d&#39;essai de téléviseur récepteur de vidéographie
FR2674659A1 (fr) Dispositif de transmission de signaux pour sonde a declenchement.
FR2736231A1 (fr) Systeme de communication numerique comportant un recepteur dote d&#39;un dispositif de recuperation de rythme
FR2462815A1 (fr) Synthetiseur de frequence a boucle a verrouillage de phase
EP0355919B1 (fr) Dispositif de sychronisation sur des paquets de données numériques et lecteur le comprenant
EP0094040B1 (fr) Système de transmission synchrone de données à l&#39;aide d&#39;une porteuse modulée d&#39;amplitude d&#39;enveloppe constante
WO1992008308A2 (fr) Modulateur angulaire a phases stationnaires
EP0130899A2 (fr) Circuit programmable de transformation série-parallèle d&#39;un signal numérique, et son application à un récepteur de signaux vidéo numériques
EP0591813B1 (fr) Modulateur à phase continue
FR2781943A1 (fr) Procede de recuperation d&#39;horloge lors de l&#39;echantillonnage de signaux de type numerique
EP1163771A1 (fr) Decodeur bpsk synchrone
EP0109658A1 (fr) Equipement de transmission synchrone de données
EP0461022A1 (fr) Dispositif de récupération d&#39;une onde porteuse muni d&#39;un moyen d&#39;inhibition de faux accrochages en frÀ©quence
EP0336336B1 (fr) Circuit de mesure de taux d&#39;erreurs pour équipement de transmission numérique synchrone
EP0905946B1 (fr) Commande d&#39;échantillonnage d&#39;un signal biphase
FR2798025A1 (fr) Appareil de reception pour decoder un signal serie en signal d&#39;informations et systeme de communication muni de l&#39;appareil de reception
FR2549322A1 (fr) Procede de mise en forme par echantillonnage d&#39;un signal numerique, et dispositif correspondant
EP0120774B1 (fr) Modulateur-démodulateur de signaux porteurs d&#39;informations binaires modulés angulairement à phase controlée
EP0196255A1 (fr) Procédé d&#39;extraction d&#39;un signal d&#39;horloge synchrone à partir d&#39;un signal codé en simple ou double densité, et dispositif permettant la mise en oeuvre du procédé

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CA JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

AK Designated states

Kind code of ref document: A3

Designated state(s): CA JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

NENP Non-entry into the national phase in:

Ref country code: CA