FR2549322A1 - Procede de mise en forme par echantillonnage d'un signal numerique, et dispositif correspondant - Google Patents

Abstract

PROCEDE ET DISPOSITIF DANS LEQUEL LE MOT NUMERIQUE REPRESENTE PAR LES ECHANTILLONS DU SIGNAL NUMERIQUE PRELEVES DURANT UNE PERIODE DE BIT DU SIGNAL EST TRANSCODE EN VALEUR BINAIRE 0 OU 1 SELON LA CONFIGURATION OBTENUE DU MOT. SELON L'INVENTION, LA TABLE DE CORRESPONDANCE UTILISEE PAR LES MOYENS DE TRANSCODAGE 35, 38 EST ETABLIE APRES TEST DU TAUX D'ERREURS DE DECODAGE, LA TABLE RETENUE ETANT CELLE QUI PROCURE LE MOINS D'ERREURS. ELLE PREND EN COMPTE DES DEFORMATIONS SYSTEMATIQUES DU SIGNAL NUMERIQUE A METTRE EN FORME. MISE EN FORME DE SIGNAUX NUMERIQUES, A LA RECEPTION, AVANT TRAITEMENT PUREMENT NUMERIQUE.

Description

"Procédé de mise en forme par échantillonnage d'un signal numérique et dispositif correspondant".

La présente invention concerne un procédé pour la mise en forme après démodulation et en vue du déco- dage, d'un signal numérique transmis sous forme d'onde modulée par ce signal1 à fréquence de bit égale à 1/T, procédé qui consiste d'une part à effectuer, au cours de chaque période T, une pluralité n d'échantillonnages successifs déterminant les valeurs0 ou "1", que prend le signal numérique a des instants successifs qui sont liés entre eux par un écart de phase déterminé, in férieur a 2 ton, au moyen d'un circuit d'horloge locale délivrant au moins un signal d'horloge dont la phase est en relation sensiblement constante avec celle du signal numérique (ou de celle d'un de ses multiples), et d'autre part, à identifier des mots numériques à n bits, formés au cours de chaque période T par les n échantillons du signal, avec des mots numériques pré- déterminés auxquels on attribue l'une des valeurs binaires, le signal mis en forme résultant alors de l'i dentification.

Avec les techniques de transformation de données numériques, bl est connu de moduler une onde porteuse par un signal contenant lesdites données selon un codage déterminé, par exemple les codes phase ou
NRZ ("non retour à zero"), cette modulation étant émise à une fréquence de bit cadencée par une horloge d'émission. La transmission s'effectue donc selon une suite d'états successifs "O" ou et il est fréquent d'utiliser une suite limitée d'états précédée d'un préfixe caractéristique permettant de synchroniser les circuits de réception sur la fréquence de bits de l'émission, d'identifier le type de signaux à recevoir et de fixer une référence pour le début des mots numériques, octets par exemple, selon lesquels les données ont été groupées à l'émission.Lorsque la suite d'états a été transmise, que d'autres données suivent, on émet à nouveau le mame préfixe caractéristique sur lequel les circuits de réception se synchronisent à nouveau, pour la réception de la série de données qui suit im médiatement. Ce mode de transmission est connu sous le nom de transmission de données "par paquets.

Le système de réception comporte donc des moyens pour a'accorder sur la fréquence de l'onde porteuse, des moyens d'amplification utilisant le plus souvent un changement de fréquence de l'onde reçue, des moyens de démodulation restituant en sortie un signal numérique dans lequel il est ensuite nécessaire de reconnaître, avec le moins d'erreur possible, la suite des états "0" et "1", telle qu'elle a été émise.

Dans ce but, on détermine d'une part la valeur moyenne du signal analogique démodulé, et d'autre part on synchronise une horloge locale, notamment à l'aide des signaux du préfixe, horloge qui servira à fixer les moments où on devra effectuer la lecture (par échantillonnage) du signal numérique de sorte que cette lecture soit significative.

Les circuits d'horloge à synchronisation automatique sont bien connus et peuvent être utilisés à ce propos. Cependant un autre type de circuit utilise une horloge de grande stabilité dont la fréquence est un multiple m de celle de la fréquence de bits, puis à obtenir m phases de la fréquence de bits par une division par m de ce signal d'horloge. Pour obtenir un signal d'horloge synchrone, il reste à aélectionner parmi les m phases à la fréquence de bits, présentes en sortie du diviseur, celle qui possède la phase la plus proche de celle du signal reçu. Si par exemple, m = 8, l'erreur de synchronisation sera au maximum égale à un écart de phase de 2t /16 ce qui est très suffisant en général.Par ailleurs, du point de vue de l'égalité entre la fréquence du sous-multiple de l'horloge locale et la fréquence de l'horloge d'émission, il suffit que le déphasage accumulé progressivement pendant la durée d'un paquet de données reste inférieur & un écart tolérable puique le choix entre les différentes sorties du diviseur de l'horloge locale est renouvelé au début de chaque paquet.En pratique, on s'aperçoit qu'une simple horloge à quartz de bonne stabilité est convenable dans les applications courantes notamment dans le cas de transmission de données numériques d'une durée équivalente au balayage d'une ligne d'une image de télévision, cas auquel l'invention s'applique tout parti culierement, mais non exclusivement,
Le procédé selon l'invention concerne la ma nière d'effectuer l'échantillonnage du signal numérique après démodulation et de le transformer en un si- gnal numérique utilisable pour le décodage,conjointement à un signal d'horloge locale synchrone du signal ainsi mis en forme.

L'invention concerne également un dispositif pour la mise en forme par échantillonnage d'un signal numérique mettant en oeuvre le procédé en question. Un tel dispositif est connu par la demande de brevet français n- 2 377 729 qui s'applique plus particulièrement à des donnes numériques transmises selon un code biphase. Ce dispositif réalise une pluralité n d'échantillons du signal numérique brut au court d'une période de bit.

Les n échantillons forment un mot que l'on identifie a l'une des configurations préméditées de mot que lion s'attend à obtenir = essentiellement, pour n = 6, les configurations = "111000" et "000111", auxquelles on attribue respectivement les valeurs numériques i et "O".

Etant donné un déphasage possible entre l'horloge locale et l'horloge ayant servi à l'émission des signaux, on prend également en compte, les configurations supplémen- taies "110 000", "111 100" - "001 111" et 000011" auxquelles on attribue respectivement les valeurs numériques "1", "1" - "0" et "O". La présence de telles configurations est l'indication que l'horloge locale se trouve soit en retard, soit en avance de phase par rapport à la phase souhaitée c'est-à-dire la phase qui procure des échantillons centrés sur la période de bit, et qui aboutit aux deux premières configurations mentionnées.

L'identification de l'une des quatre configurations supplémentaires est utilisée pour corriger l'horloge locale d'un saut de phase dans le sens convenable.

Le dispositif connu à la particularité de tolérer une variation importante de fréquence de l'horloge locale par rapport à la fréquence de l'horloge d'émission mais il n'offre pas toute la simplicité désirable spécialement l'orsquton envisage un circuit de réception de données numériques transmises pendant l'intervalle de balayage de certaines lignes au cours d'une émission de télévision. Un tel circuit en effet est destiné a équiper des systèmes largement diffusés dans le public, aussi doit-il répondre à une double exigeance d'efficacité et modicité de son prix.

La présente invention a notamment pour but d'indiquer un procédé de mise en forme par échantillonnage d'un signal numérique qui ne nécessite que des moyens réduits pour le mettre en oeuvre.

L'invention vise par ailleurs à fournir un pro-- cédé selon lequel l'exactitude du décodage est peu sensible à des petits écarts de phase de l'horloge locale, et ceci mamie lorsque le rapport signal bruit à la réception est faible.

L'invention repose sur l'idée de distinguer parmi les déformations du signal numérique tel qu'il apparaît après démodulation, les perturbations qui sont aléatoires, bruit par exemple, et les déformations qui ont un carac tère systématique pour un système donné et peuvent autre liées par exemple å des imperfections des circuits de réception (amplification, filtres, démodulation) ou liées encore aux conditions de transmission de l'onde porteuse ou encore à des imperfections du système d'émission lui même.

En effet, selon l'invention un procédé pour la mise en forme apyres démodulation et en vue du décodage, d'un signal numérique transmis sous forme d'onde modulée par ce signal, a fréquence de bit égale à 1/T, procédé qui consiste d'une part à effectuer, au cours de chaque période T, une pluralité n d'échantillonnages successifs déterminant les valeurs "O" ou "1", que prend le signal numérique à des instants successifs qui sont liés entre eux par un écart de phase déterminé, inférieur à 2 t/n, au moyen d'un circuit d'horloge locale délivrant au moins un signal d'horloge dont la phase est en relation sen siblement constante avec celle du signal numérique (ou de celle d'un de ses multiples), et d'autre part, à identifier des mots numériques à n bits, formés au cours de chaque période T par les n échantillons du signal, avec des mots numériques prédéterminés auxquels ont attribue l'une des valeurs binaires, le signal mis en forme résultant alors de l'identification, est notamment caractérisé en ce que la valeur binaire attribuée à au moins une partie des mots numériques prédéterminés est choisie en fonction du résultat de séquences de test portant sur le taux d'erreurs de décodage, la valeur binaire qui est retenue étant celle qui procure le taux d'erreurs minimal, laquelle tient compte des déformations systématiques du signal numérique qui proviennent notamment de la transmission et de la démodulation.

Le procédé selon l'invention consiste donc à déterminer par l'expérience et non pas à prévoir, quelle est la valeur binaire "O" ou "1" à attribuer à chacun des 2 n mots numériques issue des n échantillons, ou encore à déterminer la valeur à attribuer à une partie n seulement de ces 2 n mots, les autres mots ayant reçu une valeur attribuée a prierai. Les attributions de valeur retenues à la suite du tést d'erreurs de décodage, ç'est- a-dire celle qui ont entraîné le taux d'erreurs le plus faible , eóntiennent des combinaisons d'autant plus dissymétriques que le signal numérique brut est plus déformé systématiquement et/ou que le circuit d'horloge locale comporte une erreur systématique de phase plus importante.

Bien entendu, si les déformations systématiques du signal numérique à traiter sont principalement dates aux circuits de réception qui sont en amont du dispositif d'échantillonnage, et que ces circuits y restent associes définitivement on peut se contenter d'effectuer une seule fois le test d'erreurs de décodage et de faire une attribution de valeur binaire qui sera définitive et qui conviendra alors au système de réception tant qu'il n'aura pas été modifié.Par contre, lorsque les déformations oSstéatiques sont sosceptibles de fluctuer à long terme, ou que le dispositif de mise en forme est destiné à être associé à des circuits de réception dont les caractéristiques ne sont pas connues à l'avance on aura avantage à tester le taux d'erreurs avant utilisation, voire même à intervalles réguliers pendant l'utilisation pour déterminer à chaque-fois que cela est nécessaire les valeurs binaires à attribuer aux mots prédéterminés qui donnent les meilleurs résultats après décodage.

Si les émissions à recevoir contiennent, au moins dans une portion du message, des groupes de bits (octets par exemple) de parité fixe,on peut effectuer le test de taux d'erreurs de décodage en additionnant le nombre de groupes de bits reçus ayant une parité incorrecte, au sein de ladite portion du message. Puis ayant, modifié l'attribution de valeur binaire à un ou plusieurs mots prédéterminés représentatifs de l'échantillonnage, la séquence suivante utilise le même processus pour une portion de message de longueur équivalente. Des lors qu'on dispose d'un signal de ce type, le test du taux d'erreurs peut être effectué très simplement.C'est le cas des trans niassions de données numériques durant le balayage de lignes de télévision, cas déjà mentionné précédemment et pour lequel les signaux d'exploitation eux - mames peuvent atre utilisés en tant que signaux de test.

Bien entendu, pour un test plus précis du taux d'erreurs, on aura recours à un générateur de signaux numériques pseudo-alXatoires ou à une émission spécialisée de tels signaux avec lesquels on peut compter, bit-à-bit, le nombre d'erreurs de décodage pour une séquence de signaux de longueur déterminée.

Conformément à la présente invention,un dispositif de mise en forme d'un signal numérique de période T, comportant des moyens pour un échantillonnage multiple de ce signal au cours de chaque période T, le nombre d'échantillons prélevés par période T étant égal à n, les moyens d'échantillonnage étant déclenchés par un circuit horloge locale, dispositif qui comporte en outre des moyens de transcodage attribuant selon une table de correspondance l'une des valeurs binaires "O" ou "i" à des mots numériques prédéterminés à n bits, lesquels moyens délivrant en sortie un signal correspondant à ladite valeur binaire, respectivement "O" ou "1" qui constitue le signal mis en forme lorsque des mots numériques à n bits formés par les valeurs numériques de 1'échantillonnage multiple sont identiques auxdits mets prterminés, caractérisé en ce que ladite table de correspondance mise en oeuvre dans les moyens de transcodage comporte des attributions 4 ymétriquer de valeurs binaires, déterminées après test du taux d'erreurs de décodage.

Lorsqu'on se propose de fabriquer une série de systèmes récepteurs, construits de la m & e manière, il est clair que le dispositif selon l'invention peut mettre en oeuvre une table de correspondance qui aura été déterminée une fois pour toute, apyres test, et qui sera com munie à la série des systèmes fabriqués. Cette table de correspondance prendra en compte, en effet, les déformations systématiques du signal numérique brut, déformations qui resteront très semblables d'un système à l'autre étant donné la similitude de leurs éléments constitutifs et donc de leurs caractéristiques telles que : limites de la bande passante, déphasages variables introduits par les filtres, par les circuits de démodulation etc...

Toutefois, ce type de mise en oeuvre de l'invention ne permet pas de s'affranchir des effets dûs à des variations accidentelles indépendantes du système de réception, telles que des variations imputables aux conditions de transmission par voie hertzienne, ou au système d'émission des signaux lui-même.

On peut également désirer que le dispositif selon l'invention puisse être inséré à volonté dans tous systèmes de réception de son choix, sans connaître à l'avance les caractéristiques propres des circuits de traitement analogique de ces systèmes. C'est pourquoi dans un mode de mise en oeuvre du dispositif selon l'invention, dont les moyens de transcodage comportent un multiplexeur sur les n premières entrées duquel sont appliqués en mode parallèle les signaux des mots numériques formés par le résultat de l'échantillonnage nul n tiple, tandis que sur les 2 n secondes entrées sont ap- pliqués des signaux de valeur "O" ou i provenant d'un registre de mémoire, déterminant ladite table de correspondance et qui sont destines à être transmis à une sortie du multiplexeur, on prévoit avantageusement que ledit registre de mémoire est d'un type reprogrammable.

Lorsque les circonstances à la réception ont suffisamment évolué et que l'on 'aperçoit, par exemple, que le message reçu comporte un nombre d'erreurs inacceptable1 il est aisé de charger le registre de mémoire avec d'autres tables de correspondance et de tester si l'une d'entre elles donne de meilleurs résultats.

Avantageusement, ledit registre de mémoire étant électriquement reprograiinable, les signaux provenant dudit n registre de mémoire sont appliqués sur les 2 secondes entrées du muZtiplexcur par l'intermédiaire d'une mémoire tampon dans laquelle ces signaux sont transférés, et un microprocesseur étant programmé pour conduire les séquences de test d'erreurs de décodage correspondant à une pluralité de contenus différents du registre de mémoire, modifiés par lui successivement après chaque séquence, la table de correspondance donnant le nombre minimal d'erreurs est alors inscrite dans le registre de mémoire pour le fonctionnement du multiplexeur en mode d'exploitation.

Lorsque la partie des mots numériques prédéterminés pour lesquels l'attribution de valeur binaire reste soumise à un test est peu importante, c'està-dire que le nombre de mots de cette partie n'est pas très élevé, il peut astre avantageux, selon les applications, de prévoir un dispositif selon l'invention dans lequel les attributions dissymétriques de valeurs binaires de ladite table de correspondance sont réalisés d'une part, par au moins une porte logique de transcodage délivrant en sortie l'une des valeurs binaires lorsqu'un mot à n bits déterminé est appliqué à son entrée, et d'autre part, par au moins une porte logique de transcodage inverse délivrant en sortie la valeur binaire inverse lorsque le même mot à n bits déterminé est appliqué à son entrée, et en ce qu'un dispositif inverseur permet la sélection après test du taux d'erreurs de décodage, d'une sortie à utiliser parmi les sorties des deux portes logiques de transcodage précités, ctest-à- dire la sortie de la porte de transcodage et la sortie de la porte de transcodage inverse.

Etant donné tUttsSt caractéristique importante de l'invention réside dans le fait qu'aux mots numériques formés par les n échantillons du signal on attribue les valeurs binaires "O" ou "i" selon une table de correspondance qui comporte des attributions dissymétriques on peut tirer avantage de cette dissymétrie en appliquant une déformation volontaire du signal numérique telle qu'elle pousse la dyssimétrie au point qu'il n'y ait qu'un seul mot auquel on attribue la valeur binaire "Q" (ou "1"), l'autre valeur binaire "1" (ou "O") étant alors attribuée à tous les autres mots.

Ainsi, un mode de mise en oeuvre de l'invention est remarquable en ce qu'il comporte un circuit de retard de durée % dont l'entrée reçoit le signal numérique à mettre en forme, et dont la sortie est connectée à une première entrée-d'une porte logique de conformation du signal tandis qu'a une deuxième entrée de ladite porte, est appliqué le signal numérique à mettre en formessde sorte que le signal de sortie de la porte logi que de conforni & ion du signal soit déduit du signal numérique à mettre en forme avec l'un des deux états "O" (ou "1) ayant une durée prolongée de % tandis que l'autre état a sa durée réduite de la même valeur1 et en ce que les moyens de transcodage comportent une porte logique de transcodage à n entrées qui délivre en sortie la valeur d'état "O" (ou "1") seulement lorsque la valeur de l'état prolongé est présenté simultanément sur les n entrées de ladite porte de transcodage.

Ce type de mise en ouvre de l'invention conduit à un dispositif très simple.

Pour rendre ce dispositif adaptatif aux circonstances on prévoit avantageusement une configuration de'circuit caractérisée en ce que la sortie du circuit de retard est également connectée à une première entrée d'une porte logique de conformation inverse du signal tandis qu'à une deuxième entrée de cette porte est également appliqué le signal numérique à mettre en forme, cette dernière porte étant d'un type tel que le signal issu à sa sortie soit déduit du signal numérique à mettre en forme avec un état inverse "1" (ou 11011), dont la durée est prolongée de %, état qui est l'inverse de celui prolongé à l'aide de ladite porte de conformation du signal, en ce que les moyens de transcodage comportent encore une porte logique de transcodage inverse à n entrées qui délivre en sortie la valeur d'état inverse t'11' (ou "O") seulement lorsque cette valeur d'état inverse est présenté simultanément sur les n entrées de cette dernière porte, et on ce qu'un double inverseur est-présu qui permet, selon les positions respectives de ce double inverseur, la transmission sélective des signaux des portes logiques de conformation? et conformation inverse du signal et respectivement, des signaux des portes logiques de transcodage et de transcodage inverse, en fonction du moindre taux d'erreurs de décodage.

La description qui va suivre en regard des dessins annexés fera bien comprendre comment l'invention peut autre réalisée.

La figure 1 représenteun diagramme schématique d'un dispositif au moyen duquel le procédé selon l'invention peut être mis en oeuvre.

La figure 2 représente un exemple de diagramme donnant l'amplitude du signal numérique à mettre en forme, en fonction du temps, diagramme cumulant par superposition plusieurs périodes de bit, et connu sous le nom de diagramme de l'oeil relatif à ce signal.

La figure 3 montre un diagramme similaire à celui de la figure 2, et déduit de celui-ci,. pour un signal ayant subi une mise en forme préliminaire à l'aide d'un comparateur.

La figure 4 représente les variations du taux d'erreurs de décodage en fonction de la phase de lthor loge locale, pour différents modes d'utilisation du dispositif de la figure 1.

La figure 5 montre un diagramme schématique d'un dispositif selon une autre forme de mise en oeuvre de l'invention.

La figure 6 indique le schéma d'un exemple supplémentaire de dispositif mettant en oeuvre l'invention.

La figure 7 représente des relevés de taux d'erreurs de décodage en fonction de la phase de l'horloge locale, en liaison avec le fonctionnement du dis- positif de la figure 6.

Le dispositif de la figure 1 comporte un com- parateur il sur une prière entrée duquel est appliqué par la borne 12 un signal numérique à mettre en forme, signal tel qu'il est issu de la partie analogique du système de réception qui comporte les moyens d'accord sur la fréquence de tonde porteuse, les moyens d'amplification et de démodulation. Sur la seconde entrée du comparateur Il est appliqué, à partir de la borne 13, un signal correspondant à la valeur moyenne du signal numérique appliqué à la berne 12.

La sortie du comparateur Il est connectée aux entrées de signal de trois bascules de type "D" 21, 22 et 23. Un circuit d'horloge locale désigné dans son ensemble par le repère 15, comporte une horloge à quartz 151 dontla fréquence propre est choisie telle qu'elle correspond très sensiblement à huit fois la fréquence de bit du signal numérique transmis. L'horloge 151 est connectée à un circuit diviseur par huit 152 qui comporte huit sorties correspondant aux huit phases différentes possibles du signal d'horloge ramené à la fréquence de bit. Les huit sorties du circuit diviseur 152 sont connectées à l'entrée d'un circuit de sélection 153 lequel comporte trois 8orties 31, 32, 33.Le circuit de sélection 153 est commandé à partir de la borne 16 de sorte qu'il délivre d'une part sur la sortie 32, un signal d'horloge sensiblement centré au milieu de la période de bit du signal issu du comparateur 11, d'autre part sur la sortie 3t, un deuxième signal d'horloge en avance de phase de 2 t/ 4 part rapport au signal de la sortie 32, et enfin sur la sortie 33, un troisième signal d'horloge. en retard de phase de 2t / 4 par rapport au signal de la sortie 32. Les signaux des sorties 31,32, et 33 sont appliqués respectivement aux trois entrées d'horloge des bascules 21, 22, et 23.Le signal de commande appliqué à la berne 16 est obtenu par comparaison entre les phases des huit signaux de sortie du circuit diviseur 152 et celle du signal correspondant au préfixe du message transmis qui comporte une alternance régulière dé bits i et "O". Il n'est pas utile d'expliquer la manière de le réaliser, les techniques correspondantes faisant partie du domaine connu des spécialistes et qui ne concerne pas l'invention en elle-même. La même remarque s'applique également en ce qui concerne la façon d'obtenir la valeur moyenne du signal numérique brut, telle qu'appllqu8eà la borne 13, valeur qui est obtenue au cours de la réception du préfixe, puis mémorisée pour la durée de réception du paquet d'informations qui fruit immédiatement ce préfixe.

La sortie des bascules 21, 22 et 23 est connectée aux trois entrées "parallèle" d'un multiplexeur 35 pour mots de 3 bits, qui transmet à sa sortie 36 un signal "O" ou "1" présent sur celle des huit entrées 37 qui correspond au même mot numérique que sur les trois entrées "parallèles.

Les bascules 21, 22 et 23 forment donc trois échantillonnages successifs du signal issu du comparateur 11, au cours de chaque période de bit (T), échantillonnages qui correspondent à des instants successifs liés entre eux par un écart de phase de 271/ 4, que le multiplexeur 35 transcode selon le mot représenté par ces échantillons sur sa sortie 36. Cette sortie est connectée à une entrée de signal d'une bascule de type "D" 40, alors qu'à son entrée d'horloge est appliqué us signal provenant de la sortie 32 du circuit d'horloge 15, et dont la phase est inversée par l'interseur 41.A la borne 42 connectée à la sortie de la bascule 40,est présent un signal transcodé auquel, on associe un signal d'horloge issu de l'inverseur 41, sur la borne 43 , pour constituer les signaux de sortie du dispositif de mise en forme. Les valeurs de signal "O" ou "1" sont attribuées au huit entrées 37 du multiplexeur 35 à l'aide d'un circuit d'aiguillage 38, qui peut être, par exemple, du type cabalé L'ensemble formé par le multiplexeur 35 et le circuit d'aiguillage 38 réalise un transcodage des mots numériques formés par les échantillons du signal. Cette fonction pourrait être obtenue avec des éléments logiques différents test pourquoi on désignera par la suite cette partie du dispositif par l'expression plus générale de moyens de transcodage.

Conformément à l'invention, un procédé pour la mise en forme d'un signal numérique transmis sous la forme d'onde modulée est caractérisé en ce que la valeur binaire attribuée à au moins une partie des huit mots numériques représentés par les huit entrées 37 du multiplexeur, est choisie en fonction du résultat de séquences de test d'erreurs de décodage, la valeur binaire "O" ou "1" qui est retenue à l'issue de ce test, pour être appliquée par le circuit d'aiguillage 38 aux entrées 37 du multiplexeur 35 étant celle qui a fourni le taux d'erreurs minimal.

Ayant procédé ainsi, on constate que les résultats de la mise en forme du signal sont peu sens s à des petits écarts de phase de l'horloge locale par rapport à la phase du signal reçu. En effet, cette détermination pratique a pour effet de tenir compte des déformations systématiques du signal numérique d'entrée et notamment des déformations permanentes introduites par les conditions de transmissions et/ou par les circuits de traitement analogique de l'onde porteuse à la réception.Lorsque du bruit se trouve superposé au signal numérique, on constate qu'une partie notable de ce bruit est affectée, également des mêmes déformations systématiques de sorte que le procédé de mise en forme du signal selon l'invention reste performant lorsque les conditions de réception sont difficiles c'est-à-dire lorsque le rapport signal/ bruit devient faible. Par ailleurs le procédé selon l'invention ne requiert pas de moyens de mise en ewsr- compliqués.

A l'aide du dispositif de la figure 1, on va maintenant déorire, par un exemple, la manière pratique de mettre en oeuvre le procédé selon l'invention.

On a représenté à la figure 2 l'allure du diagramme de tension en foaction du temps, d'un signal numérique fourni par les circuits du système de réception qui sont en amont du dispositif de mise en forme, c'est-àdire le signal appliqué à la borne 12 du dispositif de la figure 1. Ce diagramme,du type cennu sous le nom de diagramme de l'oeil, montre en ordonnée les valeurs de tension du signal, valeurs superposées pendant plusieurs périodes de bits, alors que la portion du diagramme représentée selon l'abscisse correspond à deux périodes de bits. Les sones hachurées du diagramme en forme de fuaeaux représentent des zones à l'intérieur desquelles on observe des tracés. Les courbes en traits pleins représentent les tracés limites.Si les conditions de réception ainsi que les circuits du système de réception avaient été parfaits, on aurait obtenu un diagramme correspondant aux courbes en tirets 51. Le tracé 52, obtenu en pratique, indique que les fronts descendants du signal sont en retard de phasme par rapport aux fronts montants, dans le cas d'un passage isole au bit "O" dans une série de bits i alors que le tracé 53 révèle un retard de phase encore plus important lorsqu'il s'agit d'un passage isolé du bit a au bit "O" alors que le bit "1" est précédé de plusieurs bits "1" et que le bit "O" est suivi de plusieurs bits "O" .

En ce qui concerne les fronts montants, on observe que la dispersion est moins importante notamment au voisinage de la ligne médiane 54 qui représente la valeur moyenne théorique du signal. Les fronts montants qui correspondent à un passage isolé d'un bit "O" à un bit 12 alors que le bit "O" est précédé de plusieurs bits lOtt et que le bit "1" est suivi de plusieurs bits 8", sont en avance de phase par rapport aux tracés 52 dans leur partie montante, coins le montre le tracé limite 55. Conn trairement aux courbes théoriques 51 se coupant sur la ligne médiane 54, les tracés pratiques coupent la ligne médiane sur ies plages distinctes, entre les instants ti et t2 pour les fronts montants et entre les instants t3 et t4 pour les fronts descendants. Ces déformations du signal ayant un caractère systématique sont, bien entendu, typiques du système de réception pris en exemple, et il est clair qu'un autre système, construit différemment, procurerait des signaux qui pourraient présenter d'autres déformations systématiques.

On considère que la valeur moyenne du signal représentée par le niveau de la ligne médiane 54 est appliquée à l'entrée du comparateur 11. Le signal de sortie de ce comparateur est représenté par le diagramme de la figure 3, qui est également un diagramme dit "de l'oeil" mais pour an signal ayant subi une mise en forme préliminaire en ce qui concerne les niveaux logiques et les temps de montées. Les tracés 57 et 58 correspondant aux fronts montants débutent respectivement aux instants t1 et t2 Les tracés 59 et 60 des fronts descendants débutent respectivement aux instants t3 et t4.Bien entendu, les déformations du signal de la figure 2 entraînent des déformations corrélatives du signal de la figure 3 où on observe le croissement des tracés en dehors de la ligne moyenne des deux niveaux, ainsi que des dispersions différentes entre les tracés des fronts montants et ceux des fronts descendants.Il est à noter que l'on entend par l'expression déjà utilisée de "signal numérique à mettre en forme", aussi bien un signal issu des moyens essentiellement analogiques de démodulation du système de réception (signal tel que celui représenté à la figure 2), qu'un signal issu de la sortie d'un comparateur d'entrée du dispositif de mise en forme ( signal tel que celui représenté à la figure 3), étant donné la similitude de nature de ces signaux que le procédé et le dispositif de l'invention se proposent d'interpréter de -manière sûre conjointement à une base de temps régénérée localement.

Considérons tout d'abord que le circuit d'aiguillage 38 (figure 1) soit câblé selon une table de correspondance dans laquelle aux mots numériques iii, ilO, 011, et 010 on attribue la valeur numérique "1" tandis qu'aux mots restants : 000, 001, 100 et 101 on attribue la valeur numérique on. Cette table est typique de ce que l'on appelle une attribution symétrique de valeurs numériques à l'ensemble des mots formés par les trois échantillons prélevés.

On a relevé expérimentalement le taux d'erreurs de décodage défini par e/N, e représentant le nombre d'erreurs cumulées sur un total N de bits d'un message déterminé alors que l'on a fait varier volontairement la phase 8 du triple signal d'horloge par rapport à une phase de référenceSo sensiblement centrée sur la période de bit. On obtient la courbe telle que représentée à la figure 4 et repérée en A.On observe que le taux d'erreurs est très sensible à la phase de l'ensemble des signaux horloge, le fonctionnement sans erreur étant confiné dans un écart de phase de l'ordre de/4. L'échantillonnage triple ne donne pas un résultat nettement supérieur à un échantillonnage unique effectué par la seule bascule 22, qui dans des conditions d'expériences similaires, a donné la courbe B représentée en tirets à la figure 4, pour la comparaison.On a utilisé ensuite le procédé conforme à l'invention qui consiste ici, à titre d'exemple, à partager les huit mots numériques à trois bits en deux catégories une première catégorie comprend des mots dont l'attribution de valeur numérique est déterminée à priori, tandis que pour les mots de la seconde catégorie, l'attribution de valeur numérique qui est utilisée pour l'exploitation des signaux, est celle qui découle du meilleur test du taux d'erreurs. La première catégorie de mots comprend, d'une part le mot 111 auquel on a attribué d'office la valeur "1" et d'autre part le mot 000 auquel on a attribue la valeur "O". La seconde catégorie comprend les six mots restants.

A chacun d'eux on a attribué tour-à-tour la valeur "1" puis la valeur "O" et testé à chaque fois le taux d'erreurs après réception d'un message. Le test ayant donné le taux d'erreurs le plus faible comportait les attributions suivantes : 011 = i, 110 = O , 001 = O, 100 = O, 101 = O et 010 = O. On a remarqué au cours de ce test que Si l'attribution 101 = O était significativement meilleure que son attribution inverse (101 = i) , par contre, l'attribution 010 = 0 n'entrainait pas de différence sensible par rapport à son attribution inverse, ce qui semble indiquer que ce mot était pratiquement absent des configurations d'échan tillonnages obtenues.

Le circuit d'aiguillage étant ciblé selon la table de correspondance qui vient d'être indiquée, on a effectué un relevé expérimental du taux d'erreurs de décodage en fonction du décodage du tripe signal d'horloge locale, dans des conditions similaires à celles ayant servi pour l'établissement de la courbe A de la figure 4.

La courbe relevée a été également reportée à la figure 4 et porte le repère C. On a pu constater qu'en utilisant le procédé selon l'invention, le taux d'erreurs est nettement moins sensible aux écarts de phase de l'horloge locale, le fonctionnement sans erreur s'étendant sur un écart de phase de l'ordre de fi t Ceci représente un avantage très important par rapport aux procédés et aux dispositifs de l'art antérieur, tant par l'amélioration obtenue que par la simplicité des moyens utilisés.

il est clair que la table de correspondance indiquée dans cet exemple selon laquelle les valeurs binaires "O" et "i" ont été attribuées aux mots prédéterminés à 3 bits comporte des attributions dissymétriques de valeurs,
C'est notamment le cas pour le couple de mots 011 (=1) et 110 (=0).

On a considéré dans l'exemple du dispositif de mise en forme de la figure i que le circuit d'aiguillage 38 était du type câble : ce qui veut dire qu'après test du taux d'erreurs, les attributions de valeurs numériques aux mots prédéterminés peuvent être maintenues dSfiniti- remuent Ce premier mode de mise en oeuvre convient très bien lorsque le dispositif est inséré dans un système de réception duquel il ne doit plus être dissocié. Si on veut se réserver de pouvoir modifier ultèrieurement les attributions de valeur, on peut prévoir que le circuit d'aiguillage contienne des connexions amovibles, telles que des barrettes enfichages, par exemple.

il peut être désirable, cependant, de pouvoir modifier plus simplement la table de correspondance attribuant aux mots prédéterminés l'une des valeurs binaires, notamment si on désire que le dispositif de mise en forme des signaux puisse être incorporé dans un système de réception quelconque dont on ne connait pas à l'avance les caractéristiques propres. Il est alors avantageux d'utiliser à la place du circuit d'aiguillage 38 un registre de mémoire, qui est alors de préférence d'un type reprogrammable.

Ce mode de mise en oeuvre de l'invention va être décrit à propos d'un second exemple de dispositif de mise en forme dont le diagramme schématique est représenté à la figure 5.

Sur cette figure, les éléments communs avec ceux de la figure 1, portent des repères numériques identiques.

Le dispositif de la figure 5 diffère de celui de la figure 1 tout d'abord par les moyens utilisés pour réaliser l'échantillognnage multiple du signal numérique. Le signal issu du comparateur i1 est transmis, d'une part directement à la première entrée de la bascule 23, d'autre part après passage dans un élément de retard 71, est appliqué à la première entrée de la bascule 22, et enfin, après passage supplémentaire dans un autre élément de retard 72, appliqué à la première entrée de la bascule 2, Les éléments de retard 71 et 72 sont choisis de telle sorte que les retards introduits par chacun d'eux soient égaux et correspondent à un écart de phase souhaité entre Bes différents échantillons à prélever sur le signal numérique.Le circuit d'horloge 15 synchronisé à la réception du début de chaque paquet d'informations ne comporte qu'une seule sortie 33, la synchronisation ayant été opérée pour que ce signal d'horloge intervienne sensiblement au centre de la période de bit du signal numérique issu de l'élément 71 et tel qu'appliqué à la bascule 22. Les trois échantillons peuvent donc être prélevés au même instant et fournis ensemble aux moyens de transcodage. Ces moyens de transcodage comportent un multiplexeur 35 dont la fonction est la mAme que celle de l'élément correspondant de la figure 1.

Les moyens de transcodage comportent encore un registre de mémoire 138, du type mémoire tampon dont le contenu est chargé par un microprocesseur 139.

Le registre 138 joue le rôle du circuit d'aiguillage 38 de la figure 1, mais il peut être inscrit électriquement. Le microprocesseur 139 est programmé pour pouvoir effectuer sur demande des séquences de test d'erreurs de décodage1 par exemple, en utilisant des signaux pseudoaléatoires, ou encore des signaux à groupes de bits de parité fixée à l'émission. Le microprocesseur enregistre le nombre obtenu d'erreurs pour un premier contenu du registre 138, puis il modifie ce contenu selon un programme déterminé et enregistre successivement le nombre d'erreurs obtenu pour chacun des contenus du registre 138. A l'issue de ces séquences de test, le contenu du registre 138, parmi ceux testés, qui a fourni le nombre minimal d'erreurs est à nouveau inscrit dans le registre 138 pour le fonctionnement en mode d'exploitation normale.Le programme de test peut être repris par exemple à la demande de l'utilisateur qui disposerait d'une émission de signaux pseudo-aléatoires mais on peut également prévoir qu'il est effectué automatiquement par le microprocesseur soit à chaque mise en service du système de réception soit encore lorsque le nombre de groupes de bits de polarité incorrecte dépasse un seuil prédéterminé, si on utilise un test d'erreur basé sur le défaut de parité des messages reçus.

Pour la commodité, on peut encore utiliser, comme indiqué à la figure 5, une mémoire de lecture électriquement reprogrammable 140 dans laquelle le microprocesseur vient inscrire les différentes tables de correspondance du programme de test, puis, à la suite du test d'erreurs, la table retenue en vue de l'utilisation. Le contenu de la mémoire 140 est à chaque fois transféré dans le registre 138 de sorte que ce registre peut être d'un type à rétention non permanente. A chaque mise en service, le contenu de la mémoire 140 est immédiatement transféré dans le registre 138, ce qui demande très peu de temps, puis l'ex ploitatien peut commencer aussitôt après.

La figure 6 montre le diagramme schématique d'un autre exemple de dispositif de mise en forme correspondant à une variante d'application de l'invention. Ce dispositif met en oeuvre, à titre d'exemple, le prélèvement de deux échantillons du signal numérique au moyen de deux bascules de type "D" 221 et 222. Le signal numérique parvient à ces bascules par la liaison 200, après avoir subi un traitement qui sera décrit par la suite. Aux bascules 221 et 222 sont également appliqués les signaux d'un circuit d'horloge 15 provenant respectivement des sorties 231 et 232 de ce circuit. Le signal de la sortie 231 est en avance de phase par rapport au signal de la sortie 232, l'écart de phase entre ces signaux étant choisi à 2 8 /4 environ.La sortie de la bascule 221 et la sortie de la bascule 222 sont connectées aux deux entrées de la porte "Et" 223. La connexion de sortie 224 de la porte 223 présente un signal transcodé à partir des échantillons prélevés, selon la table de correspondance = il = 1, 10 = O, Ol = 0, 00= O, qui comporte les attributions dissymétriques de valeurs numériques 10 = O et 01 = O.

D'autre part, la sortie de la bascule 221 et la sortie de la bascule 222 sont également connectées aux deux entrées d'une porte "OU" 226 dont la connexion de sortie 227 porte un signal dit transcodé inverse selon la table de correspondance = Il = 1, 10 = 1, Ol = 1, 00 = 0 qui comporte encore des attributions dissymétriques de valeurs numériques : 10 = 1 et Ol = 1. On remarque que les mots 10 et Ol sont transcodés à la sortie de la porte 926 en une valeur binaire qui est l'inverse de celle obtenue en sortie de la porte 223.Deux portes "ET" 241, 242 et une porte "OU" 243 réalisent un dispositif inverseur, permettant de sélectionner en sortie de la porte 243 soit le signal porté par la connexion 224,soit le signal porté par la connexion 227 en fonction d'un signal de sélection appliqué à la borne de commande de sélection 245.

Cette sélection est faite après test du taux d'erreurs de décodage en fonction du meilleur résultat obtenu.

Comme dans les exemples précédents, les signaux de sortie du dispositif sont présents d'une part sur la borne 42 reliée à la sortie d'une bascule de type "D" 40 et d'autre part sur la borne 43 pour un signal d'horloge à utiliser conjointement avec le signal mis en forme.

Comme représenté sur la figure, la borne 43 peut être
reliée à une sortie 233 du cirait d'horloge 15 qui délivre un signal d'horloge en retard de phase par rapport aux signaux des sorties 232 et 231 du même circuit d'horloge. Bien entendu la borne 43 pourrait également, selon une variante, non représentée, retevoir un signal d'horloge à partir de l'une des bornes 231 ou 232 après passage dans un inverseur, de sorte que la bascule 40, aux entrées de laquelle sont appliquées le signal issu de la porte 243 et le signal d'horloge en question, soit commandée au moment convenable.

A l'entrée du dispositif de la figure 6, on trouve à nouveau un comparateur Il dont la fonction est identique à celle mentionnée dans les exemples précédents.

Un circuit de retard 250, de durée reçoit à son entrée le signal issu du comparateur 11. Le signal retardé d'une
durée , en sortie du circuit de retard 250, est appliqué à une première entrée d'une porte "OU" 251 dite de conformation du signal numérique ,tandis qutà une deuxième entrée de cette porte est appliqué le signal non retardé issu du comparateur 11. Le signal de sortie de la porte 25i porté par la connexion 252 se déduit du signal de sortie du comparateur Il mais avec les états "1" du signal numérique prolongé de la durée Y et les états "0" réduits de la même valeur. On antroduit ainsi une déformation sys thématique et volontaire du signal numérique.

Une porte "ET" 253,dites de conformation inverse du signal,reçoit sur ses deux entrées les mêmes signaux que ceux appliqués à l'entrée de la porte "OU" 251. Le signal de sortie de cette porte 253, porté par la connexion 254 se déduit du signal de sortie du comparateur Il avec l'état "O" du signal numérique qui est prolongé de la durée t et l'état "1" dont la durée est réduite de la même valeur. La déformation du signal numérique introduite par la porte 253 est donc inverse de celle introduite par la porte 251.Deux portes "ET" 260,261, et une porte "OU" 262 réalisent un dispositif inverseur permettant de se- lectionner en sortie de la porte 262 soit le signal porté par la connexion 252 (dont l'état "1" a été prolongé), soit le signal porté par la connexion 254 (dont l'état inverse "O", a été prolongé) en fonction d'un signal de sélection appliqué à une borne de commande de sélection 255.

A l'aide des diagrammes de la figure 7, différents modes d'utilisation du dispositif de la figure 6 vont maintenant être expliqués. Les courbes 7A à 7E représentent différents relevés du taux d'erreurs de décodage e/N en fonction de la phaseS des signaux de l'horloge locale. La phase de référence c correspond à une phase du signal d'horloge qui est sensiblement eentrée sur la période de bit du signal numérique à mettre en forme et correspond à la moyenne de phase des signaux d'horloge issus des bornes 231 et 232. Les signaux numériques à mettre en forme sont ceux dont les caractéristiques ont été exposées à la figure 2. La courbe 7A est identique à la courbe B de la figure 4 et a eté reportée sur cette figure à titre de comparaison avec les courbes suivantes.

Elle représente le cas d'un prélèvement d'un seul échantillon du signal numérique. Dans ce cas, la phase correspond à celle du signal unique d'horloge.

La courbe 7B montre qu'une première amélioration du résultat est obtenue en utilisant les signaux issus de la porte de transcodage 223 et en l'absence du circuit de retard 250 (soit T = O). Cecisexplique par le fait que le signal numérique à l'entrée du dispositif présente une déformation systématique selon laquelle les états g
ont une durée plus longue que les états "O". En utilisant les signaux de sortie de la porte 223 qui attribue des valeurs numériques favorisant l'état "0" par rapport à l'é- tat "1", une certaine compensation se produit qui conduit à un élargissement de la plage de déphasages possibles de l'horloge locale, avant que ntapparaissent des erreurs de décodage.

La courbe 7C est un relevé du taux d'erreurs effectué dans des conditions semblables à celles de la courbe 7B mais à l'exception près que le circuit de retard 250 est maintenant utilisé, le retard g ayant été réglé à une valeur correspondant sensiblement à 1/loue de la période de bit T du signal numérique. la courbe 7C correspond au cas d'utilisation des signaux provenant de la porte de conformation du signal 251 et de la porte de transcodage 223, ce qui implique qu'aux signaux numériques déformés à l'origine dans le sens d'une prolongation de l'état "l", on ajoute une déformation intentionnelle de même sens qui prolonge de manière supplémentaire le même état "i" d'une valeur ègale à t. On observe en comparant la courbe 7C avec la courbe 7B qu'une amélioration supplémentaire du résultat a été obtenue, le dispositif fonctionnant sans erreur sur une large plage de phase de l'horloge locale.

Les conditions dans lesquelles la courbe 7C a été obtenue correspondent à l'application d'un signal "haut" sur la borne de commande de sélection 255 et d'un signal "haut" sur la borne de commande de sélection 245.

Ces deux bornes de commande peuvent donc être connectées ensemble.

Si le signal numérique à mettre en forme avait présenté des caractéristiques inverses de celles montrées à la figure 2, à savoir, des états "O" ayant une durée plus longue que les états "1", il y aurait lieu de commuter le double inverseur formé respectivement par les portes 260, 261, 262 et 241, 242, 243 dans la position inverse qui correspond à l'utilisation des signaux issus de la porte de conformation inverse du signal 253, et de la porte de transcodage inverse 226. Pour ce faire, il suffit d'appliquer aux bornes de commande 255 et 245 un signal de sé- lection de niveau "bas".

Le dispositif de la figure 6 a été décrit à titre d'exemple simple de mise en oeuvre de l'invention mais il est clair que des variantes nombreuses peuvent y être apportées sans sortir du cadre de l'invention. Par exemple le nombre d'échantillons prélevés peut bien entendu êtretis élevé que deux, comme dans l'exemple, sans conduire à des difficultés particulières de mise en oeuvre. On peut également avoir recours à un circuit de retard 250 dont le délai est continuellement ajustable dans une plage de durée déterminée, ou encore par valeurs discrètes.

En utilisant des moyens de transcodage à base de portes logiques configurées différemment, il est aisé d'obtenir d'autres tables de correspondance, pour deux échantillons prélevés, par exemple celle attribuant aux mots d'entrée Il et Ol la valeur "1" et aux mots 00 et 10 la valeur "O"
On a obtenu dans ces conditions le relevé de la courbe 7D pour un signal numérique dont l'état "O" a été prolongé d'environ 1/loue de la période de bit T c'est-à-dire pour un signal tel qu'issu de la porte de conformation 253.

Bien que représentant un résultat moins favorable que celui de la courbe 7C, on peut observer sur la courbe 7D que la plage de phase de l'horloge locale pour laquelle terreur de décodage est sensiblement nulle, se trouve décalée dans le sens d'une avance de phase.

Inversement, en configurant autrement les portes logiques des moyens de transcodage, de sorte que la table de correspondance : il = 1, 10 = 1, 00 = O, Ol = O soit réalisée, on obtient le relevé de la courbe 7E qui correspond très sensiblement à la courbe 7D mais, cette fois, translatée dans le sens d'un retard de phase.

Comme on l'a établi précédemment sur des exemples, le procédé selon l'invention permet de décoder dans de bonnes conditions et avec des moyens simples, un signal numérique qui a subi, pour des raisons diverses, des déformations systématiques ayant un rapport avec la phase des états binaires i et "O". Les relevés des courbes 7D et 7E montrent que de manière très générale, le procédé selon l'invention permet également de tenir compte d'un défaut de centrage de la phase du circuit d'horloge locale par rapport à la période de bit du signal numérique reçu.

Claims (7)

REVENDICATIONS

1- Procédé pour la mise en forme après démodulation et en vue du décodage, d'un signal numérique transmis sous forme d'onde modulée par ce signal, à fréquence de bit égale à 1/T, procédé qui consiste d'une part à effectuer, au cours de chaque période T, une pluralité n déchantillon nages successifs déterminant les valeurs "O" ou "1", que prend le signal numérique à des instants successifs qui sont liés entre eux par un écart de phase déterminé, inférieur à 2X/n, au moyen d'un circuit d'horloge locale délivrant au moins un signal d'horloge dont la phase est en relation sensiblement constante avec celle du signal numérique (ou celle d'un de ses multiples) et d'autre part, à identifier des mots numériques à n bits, formés au cours de chaque période T par les n échantillons du signal, avec des mots numériques prédéterminés auxquels on attribue l'une des valeurs binaires, le signal mis en forme résultant alors de l'identification, caractérisé en ce que la valeur binaire attribuée à au moins une partie des mots numériques prédéterminés est choisie en fonction du résultat de séquences de test portant sur le taux d'erreurs de décodage, la valeur binaire qui est retenue étant celle qui procure le taux d'erreurs minimal, laquelle tient compte des déformations systématiques du signal numérique qui proviennent notamment de la transmission et de la démodulation.

2- Dispositif de mise an forme d'un signal numérique de période T, comportant des moyens pour un échantillonnage multiple de ce signal au cours de chaque période T, le nombre d'échantillons prélevés par période T étant égal à n, les moyens d'échantillonnage étant déclenchés par un circuit d'horloge locale, dispositif qui comporte en outre des moyens de transcodage attribuant selon une table de correspondance l'une des valeurs binaires "O" ou "1" à des mots numériques prédéterminés à n bits, lesquels moyens délivrant on sortie un signal correspondant à ladite valeur binaire, respectivement "O" ou "1" qui constitue le signal mis en forme lorsque des mots numériques à n bits formés par les valeurs numériques de l'échantillonnage multiple sont identiques auxdits mots prédéterminés, caractérisé en ce que ladite table de correspondance mise en oeuvre dans les moyens de transcodage comporte des attributions dissymétriques de valeurs binaires, déterminées après test du taux d'erreurs de décodage.

3- Dispositif selon la revendication 2, dispositif dont les moyens de transcodage comportent un multiplexeur sur les n premières entrées duquel sont appliqués en mode parallèle les signaux desdits mots numériques formés par le résultat de l'échantillonnage muliple, tandis que sur les 2 secondes entrées sont appliqués des signaux de valeur "O" ou "1" provenant d'un registre de mémoire, déterminant ladite table de correspondance et qui sont des tinés à être transmis à une sorteie du multiplexeur, caractérisé en ce que ledit registre de mémoire est d'un type reprogrammable.

4- Dispositif selon la revendication 3, caractérisé en ce que ledit registre de mémoire étant électriquement reprogrammable, les signaux provenant dudit resgistre de mémoire sont appliqués sur les 2n secondes entrées du multiplexeur par l'intermédiaire d'une mémoire tampon dans laquelle ces signaux sont transférés, en ce qu'un microprocesseur étant programmé pour conduire les séquences de test d'erreurs de décodage correspondant à une pluralité de contenus différents du registre de mémoire, modifiés par lui successivement après chaque séquence, la table de correspondance donnant le nombre minimal d'erreurs est alors inscrite dans le registre de mémoire pour le fonctionnement du multiplexeur en mode d'exploitation.

5- Dispositif selon la revendication 2, caractérisé en ce que les attributions, dissymétriques de valeurs binaires de ladite table de correspondance sont réalisées d'une part, par au moins une porte logique de transcodage délivrant en sortie l'une des valeurs binaires lorsqu'un mot à n bits déterminé est appliqué à son entrée, et d'autre part par au moins une porte logique de transcodage inverse délivrant en sortie la valeur binaire inverse lorsque le meme mot à n bits déterminé est appliqué à son entrée, et en ce qu'un dispositif inverseur permet la sélection après test de taux d'erreurs de décodage, d'une sortie à utiliser parmi les sorties des deux portes logiques de transcodage précitées.

6- Dispositif selon l'un des revendications 2 à 4 caractérisé en ce qu'il comporte un circuit de retard de dnrée a dont l'entrée reçoit le signal numérique à mettre en forme, et dont la sortie est connectée à une première entrée d'une porte logique de conformation du signal ,tandis qu'à une deuxième entrée de ladite porte, est appliqué le signal numérique à mettre en forme'due sorte que le signal de sortie de la porte logique de conformation du signal soit déduit du signal numérique à mettre en forme avec l'un des deux états "0" (ou "1") ayant une durée prolongée de b tandis que l'autre état a sa durée réduite de la même valeur, et en ce que les moyens de transcodage comportent une porte logique de transcodage à n entrées qui délivre en sortie la valeur d'état "O" (ou "1")seulement lorsque la valeur de l'état prolongé est présenté simultanément sur les n entrées de ladite porte de transcodage.

7- Dispositif selon la revendication 6, caractérisé en ce que la sortie du circuit de retard est également connectée à une première entrée d'une porte logique de conformation inverse du signal tandis qu'ê une deuxième entrée de cette porte est également appliqué le signal numérique à mettre en forme, cette dernière porte étant d'un type tel que le signal issu à sa sortie soit déduit du signal numérique à mettre en forme avec un état inverse "1" (ou "O"), dont la durée est prolongée de T , état qui est l'inverse de celui prolongé à l'aide de-ladite porte de conformation du signal, en ce que les moyens de transcodage comportent encore une porte logique de transcodage inverse à n entrées qui délivre en sortie la valeur d'état inverse "1" (ou "Q") seulement lorsque cette valeur d'état inverse est présente simultanément sur les n entrées de cette dernière porte, et en ce qu'un double inverseur est prévu qui permet, selon les positions respectives de ce double inverseur, la transmission sélective des signaux des portes logiques de conformation et de conformation inverse du signal, et respectivement, des signaux des portes logiques de transcodage et de trarscodage inverse, en fonction du moindre taux d'erreurs de décodage.