WO1991000615A1 - Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium - Google Patents

Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium Download PDF

Info

Publication number
WO1991000615A1
WO1991000615A1 PCT/FR1990/000454 FR9000454W WO9100615A1 WO 1991000615 A1 WO1991000615 A1 WO 1991000615A1 FR 9000454 W FR9000454 W FR 9000454W WO 9100615 A1 WO9100615 A1 WO 9100615A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide
nitride
silicon
field oxide
Prior art date
Application number
PCT/FR1990/000454
Other languages
English (en)
Inventor
Simon Deleonibus
François Martin
Pascale Molle
Original Assignee
Sgs-Thomson Microelectronics S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sgs-Thomson Microelectronics S.A. filed Critical Sgs-Thomson Microelectronics S.A.
Publication of WO1991000615A1 publication Critical patent/WO1991000615A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Definitions

  • the present invention relates to a process for manufacturing the field oxide of an integrated circuit usable in the icroelectronics industry on silicon. It particularly relates to the electrical isolation of the active components of an integrated circuit produced on the silicon substrate such as. MOS or bipolar transistors.
  • the known methods for producing the field oxide of an integrated circuit consist in selectively growing a thick oxide on the surface of the silicon substrate, an etched layer of silicon nitride serving as a mask for this thick oxidation.
  • the most used process is known under the name of process "L0C0S".
  • the first step of this process consists in thermally growing on the silicon substrate 2, as shown in part a_ of FIG. 1, a thin layer 4 of silicon oxide, also called pedestal oxide, having a thickness of a few tens of nanometers.
  • a thick layer of silicon nitride 6 several tens of nanometers, is deposited.
  • the role of the pedestal oxide is to reduce the stress of the silicon nitride deposited on the substrate.
  • the next step in the process consists in making a photoLi thographic mask 8 masking the region of the substrate in which it will be carried out later. the electrical component.
  • This silicon oxide has a thickness ranging from 400 to 1000 nm.
  • this L0C0S process is currently the only isolation process capable of meeting industrial requirements.
  • the presence of the pedestal oxide promotes, during the thermal growth of the field oxide 10, the lateral diffusion of the oxidizing species, used to form the field oxide, under the mask 6 of silicon nitride thus leading , as shown in Figure 2, a significant lifting of the nitride mask and the growth of an oxide 12 called "bird's beak".
  • the loss of rib L due to the presence of the "bird's beak” is a few hundred nanometers (300 nm for a field oxide of 550 nm thickness formed at 950 ° C.) and is unacceptable in the new dies manufacturing submi croni as integrated circuits.
  • a number of methods have been considered for reducing this "bird's beak” oxide. These methods consist in forming the silicon nitride to be used as a mask directly on the silicon substrate, using different techniques for sealing the silicon nitride interface. These processes are called “SILO" processes.
  • One of the known sealing techniques consists in depositing on the silicon substrate a film of silicon oxide which is then nitrided to form a sealing layer of silicon oxynitride.
  • the silicon nitride layer intended to serve as a mask for thermal oxidation is then directly deposited on the silicon oxynitride layer. It is also possible to form this layer of silicon oxynitride directly on the substrate by subjecting the latter to a mixture of ammonia and oxygen.
  • Another technique consists in chemically cleaning the surface of the silicon substrate and in implanting nitrogen ions on the surface of this substrate.
  • the silicon nitride layer thus formed then serves as a mask for thick thermal oxidation.
  • the process using Ion implantation of nitrogen to directly form the oxidation mask of the silicon substrate requires The use of low implantation energies, generally much lower than the energies used during doping transistors. Studies have moreover often been carried out on ionic machining machines, working at very low energy (less than 5 keV) but often posing pollution problems.
  • a third sealing technique consists in depositing directly on the substrate a layer of silicon nitride. This technique is described in particular in the article by P.
  • This third sealing technique essentially comprises three successive deposits: a first deposit of silicon nitride sufficiently fine (ten nanometers) not to induce stress in the substrate in silicon, a deposit of silicon oxide on Le first deposit of nitride in order to relax The constraints of a second deposit of nitride having to serve as a mask for thermal oxidation , this second deposit of nitride being sufficiently thick (several tens of nanometers) to avoid lifting of the mask during growth of Field oxide.
  • the presence of the least native oxide on the surface of the silicon substrate is sufficient to allow the oxidizing species used to form the field oxide to diffuse under the mask of nitride of silicon and thus form the " bird beak". This native oxide is not controllable, this third technology poses problems of reproduc i bi Li ty.
  • the subject of the invention is a new method for manufacturing the field oxide of an integrated circuit on silicon allowing in particular to remedy the various drawbacks given above.
  • this method makes it possible to obtain, in a reproducible manner, a structure almost free from "bird's beak” oxide while remaining simple to implement. In fact, this process only uses equipment
  • the subject of the invention is a method for manufacturing the field oxide of an integrated circuit in a silicon substrate
  • the respective thicknesses of the three layers deposited between the silicon substrate and the nitride layer intended to serve as an oxidation mask can be easily adjusted so as to avoid inducing stresses in the sub ⁇ strat in if silicon while avoiding the formation of the oxide "be c of bird".
  • step a) of thermal nitriding is carried out for a short time and at a standard temperature ranging from 95 ° C. to 1 ° 50 ° C .; annealing for 3 seconds at around 950 ° C. is sufficient to obtain a completely satisfactory seal layer.
  • Higher temperatures for nitriding cause defects in the silicon substrate called "slip lines” (or “slip lines” in English) which are an arrangement of dislocations in directions parallel and perpendicular to the main flat in a substrate of 'crystal orientation (1U0). These faults can cause functional problems in the integrated circuit (breakdown of oxide of gall, for example).
  • the thin film of silicon nitride and / or at least one of the silicon oxide and nitride layers are deposited by chemical vapor deposition techniques (CVD, LPCVD, LTCVD or PECVD).
  • the first step of the process represented on part _a_ of FIG. 3, consists of thermally and rapidly nitriding the surface of a raw substrate in silicon monocrystalline Lin 20, and / or The layer native oxide which can optionally coat it.
  • This thermal nitriding known by the abbreviation RTN is carried out between 950 ° C and 1U50 ° C for 2U to 40 seconds approximately in the presence of pure ammonia. It allows the formation of a layer 22 of silicon nitride or possibly silicon oxynitride during the possible presence of native oxide.
  • This layer of nitride or oxynitride 22 has a thickness of 1 to 5 nm and makes it possible to avoid all the disadvantages of the presence of the native oxide described above.
  • a fi lm 24 of silicon nitride 4 to 12 nm thick is then deposited on the nitride or oxy-nitride layer 22.
  • This film 24 is obtained by low pressure chemical vapor deposition (LPCVD) by thermal decomposition of SiH2 l2 and NH 3 at a temperature ranging from 70 ⁇ ° C to 800 ° C and a pressure of approximately 4U kPa (SOUmtorrs).
  • LPCVD low pressure chemical vapor deposition
  • SiH2 l2 and NH 3 thermal decomposition of SiH2 l2 and NH 3 at a temperature ranging from 70 ⁇ ° C to 800 ° C and a pressure of approximately 4U kPa (SOUmtorrs).
  • a thin layer 26 of silicon oxide is deposited on the nitride film 24, having a thickness of 10 to 40 nm.
  • This oxide layer 26 is deposited by the technique of low-pressure chemical vapor deposition by decomposition. thermal of SiH and 02 • The decomposition is carried out at a temperature of 4U0 to 5UU ° C and at a pressure of approximately 40 kPa (3UUmtorrs).
  • a thick layer 28 of silicon nitride 28 is then deposited on the oxide layer 26 to serve as a mask for the growth of the field oxide.
  • This layer 28 has a thickness of 40 to 12 nm. It is deposited using the low pressure chemical vapor deposition technique by thermal decomposition of Si H2C L and NH3. The temperature and the pressure used are respectively 80U ° C to 900 ° C and 4U kPa (3QUmtorrs) approximately.
  • the next step in the process consists in etching the stack of layers 28, 26, 24 and 22 in an anisotropic manner until the regions of the substrate in which it is to be exposed are exposed. made the field oxide.
  • This etching is carried out using a resin mask 30 formed according to conventional photolithography processes. It is carried out by the dry route and in an anisotropic manner using as an attack agent that a mixture of CHF3, C2F6 and Ar. This etching is of the reactive ion type.
  • the exposed regions of the substrate having the same conductivity as the substrate are doped: for example, implantation of boron ions in a p-type substrate.
  • thermal oxidation of the structure obtained is carried out, as shown in part _f_ of FIG. 3, leading to field oxide 32 in the regions of the substrate not masked.
  • This oxidation is carried out at a temperature at most equal at 1U5 ⁇ ° C with a mixture of O2 and H2 in Proportions 1 volume of oxygen for 2 volumes of hydrogen over a thickness of 4UU at 950 nm.
  • the process according to the invention makes it possible, as shown in FIG. 4, to obtain a field oxide 32 with a rounded edge, and almost free from the "bird's beak" oxide.
  • a simple diffusion of the oxygen serving for the formation of the field oxide in silicon is observed, represented by the length l, with a very slight lifting of the nitride mask 28 unlike the process according to the prior art ( Figure 2).
  • Example 1 - nitriding of the raw substrate 950 ° C. for 30 seconds with NH3,
  • This example differs from the example 1 by only thermal oxidation at 1U5U ° C instead of 950 ° C.
  • I is only 180 nm.
  • the method according to the invention can be used as an isolation method both for bipolar technologies and for MOS technologies. It can also be adapted to different dies, that is to say sub i c roni cs with small thicknesses of field oxide (about 4UU nm). In this case, the lateral diffusion l of oxygen is zero.
  • EPROM die can also be used for fi les with a higher supply voltage (EPROM die), requiring greater thicknesses of field oxide (approximately 7 nm).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Le procédé de fabrication selon l'invention comprend les étapes suivantes: a) nitruration thermique du substrat (20) et/ou de l'oxyde natif le recouvrant pour former une couche nitrurée (22) sur sa surface, b) dépôt d'un film mince (24) de nitrure de silicium sur la couche nitrurée, c) dépôt d'une couche mince (26) d'oxyde de silicium sur le film de nitrure, d) dépôt d'une couche épaisse (28) de nitrure de silicium sur la couche d'oxyde, e) gravure sèche anisotrope de l'empilement formé par la couche de nitrure, la couche d'oxyde, le film d'oxyde et la couche nitrurée, afin de découvrir les régions du substrat dans lesquelles l'oxyde de champ doit être réalisé puis, f) oxydation thermique de la structure obtenue en e) pour former l'oxyde de champ dans lesdites régions.

Description

PROCEDE DE FABRICATION DE L'OXYDE DE CHAMP D'UN CIRCUIT INTEGRE SUR DU SILICIUM
DESCRIPTION La présente invention a pour objet un procédé de fabrication de L'oxyde de champ d'un circuit intégré utilisable dans l'industrie de La icroélectronique sur silicium. Elle concerne particulièrement l'isola¬ tion électrique des composants actifs d'un circuit intégré réalisé sur le substrat en silicium tels que. les transistors MOS ou bipolaires.
Les procédés connus pour réaliser l'oxyde de champ d'un circuit intégré consistent à faire croî¬ tre sélecti ement un oxyde épais sur la surface du substrat en silicium, une couche de nitrure de silicium gravée servant de masque à cette oxydation épaisse. Le procédé Le plus utilisé est connu sous Le nom de procédé "L0C0S". Sur La figure 1, on a représenté schémati quement Les différentes étapes de ce procédé L0C0S. La première étape de ce procédé consiste à faire croître thermiquement sur le substrat en sili¬ cium 2 , comme représenté sur La partie a_ de la figure 1, une couche mince 4 d'oxyde de silicium, appelée également oxyde piédestal, ayant une épaisseur de quelques dizaines de nanomètres. On dépose ensuite, comme représenté sur la partie b_ de La figure 1, une couche de nitrure de silicium 6 épaisse, de plusieurs dizaines de nanomètres.
Le rôle de L'oxyde piédestal est de réduire la contrainte du nitrure de silicium déposé sur Le substrat .
L'étape suivante du procédé, comme représen¬ té, sur La partie _ç_ de La figure 1, consiste à réaliser un masque photoLi thographique 8 masquant la région du substrat dans Laquelle sera réalisé ultérieurement le composant électrique.
A l'aide de ce masque 8, on effectue une gravure anisotrope des couches de nitrure 6 et d'oxyde 4 jusqu'à mise à nu des régions du substrat dans lesquelles doit être réalisé l'oxyde de champ.
Après élimination du masque de résine 8, on effectue une oxydation ther ique épaisse de La structure, réalisant L'oxyde de champ 10 comme représenté sur la partie .d. de La figure 1. Cet oxyde de si licium a une épaisseur allant de 400 à 1000 nm.
Le procédé se termine en éliminant La couche de nitrure 6 ayant servi de masque à cette oxydation épai sse.
Le procédé L0C0S est en particulier décrit dans l'article de J.A. APPELS et al. "Local oxydation of silicon and its applications in semi conductor-devi ce technology", Phi lips Res. Repts 25, de 1970, p. 118-132.
De par sa simplicité de mise en oeuvre, ce procédé L0C0S est actuellement le .seul procédé d'isolement capable de répondre aux exigences industrielles. Cependant, La présence de L'oxyde piédestal favorise, pendant la croissance thermique de L'oxyde de champ 10, la diffusion latérale des espèces oxydantes, utilisées pour former L'oxyde de champ, sous Le masque 6 de nitrure de si licium conduisant ainsi, comme représenté sur la figure 2, à un soulèvement important du masque de nitrure et à La croissance d'un oxyde 12 appelé "bec d'oiseau".
La perte de côte L due à La présence du "bec d'oiseau" est de quelques centaines de nanomètres (300 nm pour un oxyde de champ de 550 nm d'épaisseur formé à 950°C) et est inacceptable dans Les nouvelles fi lières de fabrication submi croni que des circuits intégrés. Un certain nombre de procédés a été envisagé pour réduire cet oxyde "bec d'oiseau". Ces procédés consistent à former le nitrure de si licium devant servir comme masque directement sur Le substrat en si licium, en uti lisant différentes techniques de scel¬ lement de l'interface nitrure de si lic um-silicium. Ces procédés sont appelés procédés "SILO".
L'une des techniques de scellement connue consiste à déposer sur le substrat en si licium un fi lm d'oxyde de si licium que l'on nitrure ensuite pour former une couche de scellement d'oxynitrure de si licium. La couche de nitrure de si licium devant servir de masque à L'oxydation thermique est alors directement déposée sur la couche d'oxynitrure de silicium. Il est aussi possible de former directement cette couche d'oxynitrure de si licium sur le substrat en soumettant ce dernier à un mélange d'ammoniac et d ' oxygène .
Cette première technique de scellement est en particulier décrite dans le document US-A-4 764 248, dans l'article de J. HUI et aL. "Sélective oxydation technologies for. high density MOS", IEEE Electron Device Letters, vol. EDL-2, n° 10 d'octobre 1981, p. 244-247 et dans L'article de H. TSAI et aL "A bird's beak réduction technique for LOCOS in VLSI fabrica¬ tion", IEEE Electron Device Letters, vol. EDL-7, n° 2, de février 1986, p. 122-123.
Une autre technique consiste à nettoyer chimiquement La surface du substrat en si licium et à implanter à la surface de ce substrat des ions d'azo¬ te. La couche de nitrure de si licium ainsi formée sert alors de masque à L'oxydation épaisse thermique.
Cette technique est en particulier décrite dans l'article de . SCH0TT et aL. "Blocking of si licon oxydation by Low-dose nitrogen implantation", Appl. Phys. A 45, 73-76 (1988), dans L'article de J. HUI et al. "Sealed-interface Local oxydation technoLogy", IEEE Transaction on Electron Device, vol. ED-29, n° 4 d'avri l 1982, p. 554-561, et dans l'article de M. RAMIN et al. "Oxydation inhibiting properties of Si3 ~layers produced by ion i plantation", Appl. Phys. 22, 393-397 (1980) .
Le procédé uti lisant L'implantation ionique d'azote pour constituer directement le masque d'oxyda- tion du substrat en si licium nécessite L'ut lisation de faibles énergies d'implantation, en général beaucoup plus faibles que les énergies employées lors du dopage des transistors. Les études ont d'ailleurs souvent été menées sur des machines d'usinage ionique, travai L- lant à très faible énergie (inférieure à 5keV) mais posant souvent des problèmes de pollution.
Lorsque Les implantations sont réalisées avec des implanteurs "standard", travai llant à plus haute énergie (supérieure à 10keV), Les épaisseurs de nitrure de si licium obtenues sont beaucoup plus importantes et une température d'oxydation relativement élevée (au moins 105U°C) est nécessaire pour éviter la formation de défauts en bordure du masque de nitru¬ re. Aussi, l'implantation ionique d'azote, pour fabriquer le masque nécessaire à l'oxydation thermique du substrat ne peut pas être uti lisée industriellement pour la fabrication de l'oxyde de champ des circuits i ntégrés . une troisième technique de scellement consis¬ te à déposer directement sur Le substrat une couche en nitrure de si licium. Cette technique est décrite en particulier dans l'article de P. DEROUX-DAUHPHIN et J. T. G0NCH0ND, "Physical and electrical c aracteri- zation of a SILO isolation structure", IEEE Transac- tions on Electron Devices, vol. EDL-32, n° 11, de novembre 1985, p. 2392-2398.
Cette troisième technique de scellement comprend essentiellement trois dépôts successifs : un premier dépôt de nitrure de si licium suffisamment fin (une dizaine de nanomètres) pour ne pas induire de contrainte dans Le substrat en si licium, un dépôt d'oxyde de si licium sur Le premier dépôt de nitrure afin de relaxer Les contraintes d'un second dépôt de nitrure devant servir de masque à L'oxydation thermique,, ce second dépôt de nitrure étant suffisamment épais (plusieurs dizaines de nanomètres) pour éviter un soulèvement du masque pendant la croissance de L'oxyde de champ. Malheureusement, La présence du moindre oxyde natif à la surface du substrat en si licium est suffisante pour permettre aux espèces oxydantes uti li¬ sées pour former l'oxyde de champ de diffuser sous Le masque de nitrure de si licium et de former ainsi le "bec d'.oiseau". Cet oxyde natif n'étant pas contrôlable, cette troisième technologie pose des problèmes de reproduct i bi Li té.
Bien que cette dernière technique de scel¬ lement soit intéressante par Les résultats obtenus dans Le cas où L'oxyde natif est quasiment inexistant, Le problème de reproduct i bi li té dû à la présence de cet oxyde natif dans La majorité des cas, Le rend impossible à uti liser de façon industrielle. On peut, bien entendu, éliminer l'oxyde natif, par exemple à L'aide d'une solution de HF, comme envisagé dans l'article de DEROUX-DAUHPHIN ci-dessus, avant de dépo¬ ser la première couche de nitrure de si licium, mais ceci n'est pas suffisant puisque cet oxyde natif peut croître pendant Le transfert des plaquettes de silicium de la solution de décapage chimique vers L'enceinte de dépôt de La couche de nitrure.
Aussi, l'invention a pour objet un nouveau procédé de fabrication de l'oxyde de champ d'un circuit intégré sur si licium permettant notamment de remédier 5 aux différents inconvénients donnés ci-dessus. En particulier, ce procédé permet d'obtenir, de façon reproductible, une structure quasi-exempte de l'oxyde "bec d'oiseau" tout en restant simple à mettre en oeuvre. En effet, ce procédé n'utilise que des équipe-
1U ments classiques uti lisés dans l'industrie de la micro- é Lectroni que .
De façon plus précise. L'invention a pour objet un procédé de fabrication de l'oxyde de champ d'un circuit intégré dans un substrat en si licium,
15 comprenant Les étapes suivantes : a) nitruration thermique du substrat et/ou de La couche d'oxyde natif le recouvrant éventuel¬ lement, à une température allant de 95ϋ°C à 1U5U°C, pour former une couche nitrurée sur sa surface,
20 b) dépôt d'un fi lm mince de nitrure de si li¬ cium sur La couche nitrurée, c) dépôt d'une couche mince d'oxyde de si li¬ cium sur le fi lm de nitrure, selon la technique de dépôt chimique en phase vapeur à basse pression,
25 d) dépôt d'une couche épaisse de nitrure de si licium sur la couche d'oxyde, e) gravure sèche anisotrope de l'empi lement formé par la couche de nitrure, la couche d'oxyde. Le film d'oxyde et La couche nitrurée, afin de décou¬ su vrir Les régions du substrat dans Lesquelles l'oxyde de champ doit être réalisé, f) oxydation thermique de la structure obte¬ nue en e), à au plus 1U5U°C, pour former L'oxyde de champ dans Lesdites régions, puis,
35 g) éL mination dudit empi lement gravé. Ce procédé en plus des avantages donnés ci -dessus, permet d'obtenir une structure totaLe ent exempte de défauts dans une Large gamme de températures d'oxydation pour former l'oxyde de champ, allant de 950 à 1U5U°C.
Par ai lleurs, les épaisseurs respectives des trois couches déposées entre Le substrat en si li¬ cium et la couche de nitrure devant servir de masque à L'oxydation peuvent être faci lement ajustées de façon à éviter d'induire des contraintes dans Le sub¬ strat en si licium tout en évitant la formation de l'oxyde " be c d'oiseau".
Afin d'assurer une parfaite reproduct i bi l i té du procédé selon L'invention, L'étape a) de nitruration thermique est effectuée pendant une courte durée et à une température standard allant de 95U°C à 1U50°C ; un recuit de 3u secondes à 950°C environ est suffisant pour obtenir une couche de scellement tout à fait sati sfai santé. Des températures plus élevées pour la nitruration entraînent des défauts dans Le substrat de silicium appelés "plans de gl ssements" (ou "slip lines" en anglais) qui sont un arrangement de dislocations dans les directions parallèles et perpendiculaires au méplat principal dans un substrat d'orientation cristalline (1U0). Ces défauts peuvent engendrer des problèmes fonctionnels dans le circuit intégré (claquage de L'oxyde de gri lle, par exemple).
De façon avantageuse, le fi lm mince de nitru- re de si licium et/ou l'une au moins des couches d'oxyde et de nitrure de si licium sont déposés par Les techni¬ ques de dépôt chimique en phase vapeur (CVD, LPCVD, LTCVD ou PECVD).
D'autres caractéristiques et avantages de L'invention ressortiront mieux de La description qui va suivre, donnée à titre i llustratif et non Limitatif, en référence aux figures 3 et 4 annexées, les figures 1 et 2 ayant déjà été décrites. Ces figures 3 et 4 i llustrent schématiquement les différentes étapes du procédé conforme à l'invention.
En référence à La figure 3, la première étape du procédé représenté sur la partie _a_ de La figure 3, consiste à nitrurer thermiquement et rapide¬ ment la surface d'un substrat brut en si licium monocrista l Lin 20, et/ou La couche d'oxyde natif qui peut éventuellement le revêtir. Cette nitruration thermique connue sous l'abréviation RTN (voir brevet US ci-dessus) est effectuée entre 950°C et 1U50°C pendant 2U à 40 secondes environ en présence d'ammoniac pur. Elle permet La formation d'une couche 22 de nitrure de si licium ou éventuellement d'oxynitrure de silicium lors de La présence éventuelle de L'oxyde natif. Cette couche de nitrure ou d'oxynitrure 22 a une épaisseur de 1 à 5 nm et permet d'éviter tous Les inconvénients de la présence de l'oxyde natif décrits précédemment.
Comme représenté sur La partie _b_ de La figure 3, on dépose ensuite sur la couche de nitrure ou d'oxy¬ nitrure 22 un fi lm 24 de nitrure de si licium de 4 à 12 nm environ d'épaisseur. Ce fi lm 24 est obtenu par dépôt chimique en phase vapeur basse pression (LPCVD) par décomposition thermique de SiH2 l2 et de NH3 à une température allant de 70ϋ°C à 800°C et une pression de 4U kPa (SOUmtorrs) environ. On effectue ensuite comme représenté sur la partie ç_ de la figure 3, le dépôt d'une couche mince 26 d'oxyde de silicium sur Le fi lm de nitrure 24, ayant une épaisseur de 10 à 40 nm. Cette couche d'oxyde 26 est déposée par La technique de dépôt chimi- que en phase vapeur basse pression par décomposition thermique de SiH et de 02• La décomposition est effec¬ tuée à une température de 4U0 à 5UU°C et à une pression de 40 kPa (3UUmtorrs) environ.
Comme représenté sur la partie _d_ de la figure 3, on dépose alors sur la couche d'oxyde 26 une couche épaisse 28 de nitrure de si licium devant servir de masque à la croissance de l'oxyde de champ. Cette couche 28 a une épaisseur de 40 à 12U nm. Elle est déposée par La technique de dépôt chimique en phase vapeur basse pression par décomposition thermique de Si H2C L et de NH3. La température et La pression uti lisée sont respectivement 80U°C à 900°C et 4U kPa (3QUmtorrs) environ.
L'étape suivante du procédé, représentée sur la partie _e_ de La figure 3, consiste à graver l'empi lement des couches 28, 26, 24 et 22 de façon anisotrope jusqu'à mise à nu des régions du substrat dans lesquelles doit être réalisé l'oxyde de champ. Cette gravure est réalisée à l'aide d'un masque de résine 30 formé selon les procédés classiques de photo¬ lithographie. Elle est réalisée par voie sèche et de façon anisotrope en uti lisant comme agent d'atta¬ que un mélange de CHF3, C2F6 et de Ar. Cette gravure est du type ionique réactive. Eventuellement, on effectue un dopage des régions du substrat mises à nu ayant la même conductivité que le substrat : par exemple, une implantation d'ions de bore dans un substrat de type p. Après élimination du masque de résine 3U par plasma d'oxygène, on effectue, comme représenté sur la partie _f_ de la figure 3, l'oxydation thermique de La structure obtenue, conduisant à L'oxyde de champ 32 dans Les régions du substrat non masquées. Cette oxydation est réalisée à une température au plus égale à 1U5ϋ°C avec un mélange de O2 et H2 dans Les propor¬ tions 1 volume d'oxygène pour 2 volumes d'hydrogène sur une épaisseur de 4UU à 950 nm.
Le procédé se termine par L'éli ination de l'empi lement de couches 28, 26, 24 et 22 de la même façon que pour la gravure sèche de cet empi lement, décrite ci-dessus.
Le procédé selon l'invention permet, comme représenté sur La figure 4, l'obtention d'un oxyde de champ 32 à bord arrondi, et quasi-exempt de l'oxyde "bec d'oiseau". Avec Le procédé conforme à L'invention, on observe une simple diffusion de l'oxygène servant à La formation de L'oxyde de champ dans Le si licium, représentée par La Longueur l, avec un très faible soulèvement du masque de nitrure 28 contrairement au procédé conforme à L'art antérieur (figure 2).
On donne ci-après deux exemples numériques du procédé conforme à L'invention. Exemple 1 - nitruration du substrat brut : 950°C pen¬ dant 30 secondes avec NH3,
- dépôt du film mince de Si3 4 de 8 nm envi¬ ron, par LPCVD à 715°C,
- dépôt de SiÛ2 de 20 nm environ, par LTCVD à 420°C,
- dépôt de Si3N de 80 nm environ, par LPCVD, à 840°C,
- gravure sèche avec CHF3+C2F0+Ar dans Les proportions en volume 1U/20/70 avec une puissance RF de 18UW et une pression de 135 Pa (1 torr),
- oxydation thermique à 95U°C sous un mélange de O2 H2 dans Les proportions en volume 1/2 sur 550 nm.
Dans ces conditions, la diffusion latérale d'oxyde l n'est que de 100 nm. Exemple 2
Cet exemple se différencie de l'exemple 1 par uniquement une oxydation thermique à 1U5U°C au lieu de 950°C.
Dans ces conditions, La diffusion Latérale
I n'est que de 180 nm. Le procédé conforme à l'invention peut être uti lisé comme procédé d'isolement aussi bien pour des technologies bipolaires que pour des technologies MOS. Il peut également être adapté aux différentes fi lières, c'est-à-dire sub i c roni ques avec de faibles épaisseurs d'oxyde de champ (environ 4UU nm). Dans ce cas, la diffusion latérale l d'oxygène est nulle.
II peut aussi être uti lisé pour des fi lières à plus haute tension d'alimentation (filière EPROM), néces¬ sitant de plus fortes épaisseurs d'oxyde de champ (7U0 nm environ).

Claims

REVENDICATIONS
1. Procédé de fabrication de L'oxyde de champ d'un circuit intégré dans un substrat en sili¬ cium, comprenant les étapes suivantes : a) nitruration thermique du substrat (20) et/ou de la couche d'oxyde natif Le recouvrant éventuel Lement, à une température allant de 950°C à 1U5U°C pour former une couche nitrurée (22) sur sa surface, b) dépôt d'un film mince (24) de nitrure de silicium sur La couche nitrurée, c) dépôt d'une couche mince (26) d'oxyde de silicium sur Le film de nitrure, selon La technique de dépôt chimique en phase vapeur à basse pression, d) dépôt d'une couche épaisse (28) de nitrure de silicium sur La couche d'oxyde, e) gravure sèche anisotrope de L'empilement formé par La couche de nitrure (28), La couche d'oxyde (2b), le film d'oxyde (24) et la couche nitrurée (22), afin de découvrir les régions du substrat dans Lesquel¬ les L'oxyde de champ (32) doit être réalisé, f) oxydation thermique de La structure obte¬ nue en e), à au plus 1U50°C, pour former l'oxyde de champ dans lesdites régions, puis g) élimination dudit empilement gravé.
2. Procédé selon la revendicat on 1, caracté¬ risé en ce que le film mince (24) de nitrure est déposé par La technique de dépôt chimique en phase vapeur basse pression (LPCVD).
3. Procédé selon La revendication 1 ou 2, caractérisé en ce que La couche épaisse de nitrure est déposée par la technique de dépôt chimique en phase vapeur basse pression (LPCVD).
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que La couche d'oxyde est déposée à une température de 400°C à 500°C.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la couche épaisse de nitrure est déposée à une température de 400°C à 50U°C.
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la gravure sèche est réalisée par gravure ionique réactive avec un mélange gazeux de CH3/C2F£/Ar.
7. Procédé selon L'une quelconque des revendications précédentes, caractérisé en ce que le film mince de nitrure est déposé à une température de 700°C à 800°C.
8. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que L'étape a) est effectuée pendant 30 secondes environ.
PCT/FR1990/000454 1989-06-23 1990-06-21 Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium WO1991000615A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR89/08399 1989-06-23
FR8908399A FR2648956A1 (fr) 1989-06-23 1989-06-23 Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium

Publications (1)

Publication Number Publication Date
WO1991000615A1 true WO1991000615A1 (fr) 1991-01-10

Family

ID=9383066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1990/000454 WO1991000615A1 (fr) 1989-06-23 1990-06-21 Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium

Country Status (3)

Country Link
FR (1) FR2648956A1 (fr)
IT (1) IT1240955B (fr)
WO (1) WO1991000615A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0498717A1 (fr) * 1991-02-07 1992-08-12 France Telecom Procédé d'oxydation localisée enterrée d'un substrat de silicium et circuit intégré correspondant
US6495477B2 (en) 1999-04-26 2002-12-17 Samsung Austin Semiconductor, Llc Method for forming a nitridized interface on a semiconductor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
US4764248A (en) * 1987-04-13 1988-08-16 Cypress Semiconductor Corporation Rapid thermal nitridized oxide locos process
DE3832450A1 (de) * 1987-10-19 1989-04-27 Ncr Co Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
US4764248A (en) * 1987-04-13 1988-08-16 Cypress Semiconductor Corporation Rapid thermal nitridized oxide locos process
DE3832450A1 (de) * 1987-10-19 1989-04-27 Ncr Co Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON ELECTRON DEVICES. vol. ED-29, no. 4, avril 1982, NEW YORK US pages 554 - 561; J.C.H.HUI ET AL.: "SEALED-INTERFACE LOCAL OXIDATION TECHNOLOGY." voir page 560, colonne de droite, alinéa 3 page 561, colonne de gauche, alinéa 1; figures 3, 8 (cité dans la demande) *
IEEE TRANSACTIONS ON ELECTRON DEVICES. vol. ED-30, no. 11, novembre 1983, NEW YORK US pages 1506 - 1511; K.Y. CHIU ET AL.: "THE SLOPED-WALL SWAMI-A DEFECT-FREE ZERO BIRD'S BEAK LOCAL OXIDATION PROCESS FOR SCALED VLSI TECHNOLOGY." voir page 1506, colonne de droite, alinéa 3 page 1507, colonne de gauche, alinéa 1; figures 1, 2 SA 38411 030 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0498717A1 (fr) * 1991-02-07 1992-08-12 France Telecom Procédé d'oxydation localisée enterrée d'un substrat de silicium et circuit intégré correspondant
US6495477B2 (en) 1999-04-26 2002-12-17 Samsung Austin Semiconductor, Llc Method for forming a nitridized interface on a semiconductor substrate

Also Published As

Publication number Publication date
IT1240955B (it) 1993-12-27
IT9067458A1 (it) 1991-12-22
FR2648956B1 (fr) 1994-07-13
IT9067458A0 (it) 1990-06-22
FR2648956A1 (fr) 1990-12-28

Similar Documents

Publication Publication Date Title
EP0887843B1 (fr) Procédé d'obtention d'un transistor à grille en silicium-germanium
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
JP2006344937A (ja) シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法
EP4006955A1 (fr) Procédé basse température de fabrication d'un substrat semiconducteur sur isolant
US11456178B2 (en) Gate interface engineering with doped layer
Kunii et al. Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy
US6300671B1 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
WO1991000615A1 (fr) Procede de fabrication de l'oxyde de champ d'un circuit integre sur du silicium
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
US7375005B2 (en) Method for reclaiming and reusing wafers
EP3001446B1 (fr) Procédé de fabrication d'une couche semi-conductrice à base de gan amélioré
US5374481A (en) Polyemitter structure with improved interface control
KR100294776B1 (ko) 소자분리영역의 형성 방법
US11367614B2 (en) Surface roughness for flowable CVD film
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
WO2022205462A1 (fr) Couches de nucléation pour croissance de régions contenant du gallium et de l'azote
TWI845979B (zh) 用於閘極堆疊開發的整合濕式清潔
US20230010499A1 (en) Integrated wet clean for gate stack development
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
KR0123734B1 (ko) 질소분위기 고온 열처리에 의한 분리영역 형성방법
WO2022179615A1 (fr) Procédé de fabrication de structure de semi-conducteur sur isolant

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE