WO1990003694A3 - Procede et dispositif pour convertir un signal analogique d'entree - Google Patents
Procede et dispositif pour convertir un signal analogique d'entree Download PDFInfo
- Publication number
- WO1990003694A3 WO1990003694A3 PCT/EP1989/001128 EP8901128W WO9003694A3 WO 1990003694 A3 WO1990003694 A3 WO 1990003694A3 EP 8901128 W EP8901128 W EP 8901128W WO 9003694 A3 WO9003694 A3 WO 9003694A3
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- input signal
- value
- exponential
- converting
- analog input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
- H03M1/187—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal using an auxiliary analogue/digital converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Un signal d'entrée (ES) est converti en une valeur de sortie de 20 bits (AW) sous forme exponentielle. A cet effet, un premier convertisseur numérique/analogique multiplicateur (MDAC1) est utilisé, par l'intermédiaire d'une valeur exponentielle (EW), comme amplificateur à commande numérique d'un signal de balayage (AS) dérivé du signal d'entrée (ES). La valeur exponentielle (EW) est générée pendant le balayage du signal d'entrée (ES) et sert à régler en continu l'étage d'amplification. La valeur exponentielle (EW) est une approximation du signal de balayage (AS) et constitue l'exposant de la valeur de sortie (AW). Elle est introduite dans une mémoire de sortie (OL), conjointement avec la valeur de mantisse (MW) dérivée du signal de balayage (AS).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP88309067A EP0365717A1 (fr) | 1988-09-29 | 1988-09-29 | Méthode et dispositif pour la conversion d'un signal analogique d'entrée |
EP88309067.2 | 1988-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
WO1990003694A2 WO1990003694A2 (fr) | 1990-04-05 |
WO1990003694A3 true WO1990003694A3 (fr) | 1990-09-07 |
Family
ID=8200231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/EP1989/001128 WO1990003694A2 (fr) | 1988-09-29 | 1989-09-26 | Procede et dispositif pour convertir un signal analogique d'entree |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0365717A1 (fr) |
WO (1) | WO1990003694A2 (fr) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006058963A1 (de) * | 2006-12-14 | 2008-06-19 | Straussmann, Jürgen, Dipl.-Ing. | Digitales Kodierungsverfahren und Einrichtung zur Durchführung des Verfahrens |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0051522A1 (fr) * | 1980-10-23 | 1982-05-12 | Etablissement public dit: INSTITUT NATIONAL DE LA RECHERCHE AGRONOMIQUE | Mutant de septicémie hémorragique virale, vaccin contenant ce mutant et procédé pour sa préparation |
-
1988
- 1988-09-29 EP EP88309067A patent/EP0365717A1/fr not_active Withdrawn
-
1989
- 1989-09-26 WO PCT/EP1989/001128 patent/WO1990003694A2/fr unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0051522A1 (fr) * | 1980-10-23 | 1982-05-12 | Etablissement public dit: INSTITUT NATIONAL DE LA RECHERCHE AGRONOMIQUE | Mutant de septicémie hémorragique virale, vaccin contenant ce mutant et procédé pour sa préparation |
Non-Patent Citations (1)
Title |
---|
Electronic Design, Band 32, Nr. 18, 6. September 1984, R. BURRIER et al.: "Floating-Point Converter uses Hardware to get a 20-Bit Dynamic Range", seiten 175-186 siehe seite 176, rechte spalte - seite 178, rechte spalte, zeile 6; figur 1 in der anmeldung erwahnt * |
Also Published As
Publication number | Publication date |
---|---|
EP0365717A1 (fr) | 1990-05-02 |
WO1990003694A2 (fr) | 1990-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MX9605108A (es) | Metodo y aparato para el control automatico de ganancia en un receptor digital. | |
JPS647437U (fr) | ||
EP2267890A3 (fr) | Architecture de récepteur de conversion directe | |
EP0844740A3 (fr) | Convertisseur A/N et procédé de conversion A/N | |
EP0275142A3 (fr) | Technique d'étalonnage de calculatrice de débit | |
EP0887937A3 (fr) | Covertisseurs amalogiques/numériques | |
WO1987004877A1 (fr) | Procede et circuit destines a la commande de gain automatique d'un signal | |
MY116548A (en) | Digital to analogue converter with reference signal | |
JPS55107961A (en) | Automatic calibration type signal converter | |
DE3278230D1 (en) | Method and apparatus for a/d conversion | |
EP0338837A3 (fr) | Circuit de conversion analogique-numérique à haute résolution et basse consommation en puissance | |
WO1990003694A3 (fr) | Procede et dispositif pour convertir un signal analogique d'entree | |
EP0329148A3 (fr) | Convertisseur numérique-analogique à virgule flottante | |
JPS57182211A (en) | Controller | |
JPS5758414A (en) | Analog-to-digital conversion circuit providing agc function | |
JPS6473397A (en) | Strain generator | |
JPS5630322A (en) | D/a converter | |
JPS55151820A (en) | Analog-digital converter | |
EP0062205A3 (fr) | Dispositif électronique de pesage | |
JPS55158734A (en) | Analog-digital converter | |
JPS5679509A (en) | Automatic gain control circuit | |
JPS57112109A (en) | Audio limiting amplifier | |
JPS558178A (en) | Analog-digital converter | |
JPS6478525A (en) | Offset gain adjusting circuit | |
JPS55110303A (en) | Analog input adjustment system of ddc |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A2 Designated state(s): JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
|
AK | Designated states |
Kind code of ref document: A3 Designated state(s): JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A3 Designated state(s): AT BE CH DE FR GB IT LU NL SE |