WO1979000814A1 - Semiconductor device comprising two semiconductor elements - Google Patents

Semiconductor device comprising two semiconductor elements Download PDF

Info

Publication number
WO1979000814A1
WO1979000814A1 PCT/DE1979/000011 DE7900011W WO7900814A1 WO 1979000814 A1 WO1979000814 A1 WO 1979000814A1 DE 7900011 W DE7900011 W DE 7900011W WO 7900814 A1 WO7900814 A1 WO 7900814A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor arrangement
arrangement according
semiconductor
tablets
tablet
Prior art date
Application number
PCT/DE1979/000011
Other languages
German (de)
French (fr)
Inventor
H Irmler
Original Assignee
Bbc Brown Boveri & Cie
H Irmler
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bbc Brown Boveri & Cie, H Irmler filed Critical Bbc Brown Boveri & Cie
Publication of WO1979000814A1 publication Critical patent/WO1979000814A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Definitions

  • the invention relates to a semiconductor arrangement with two semiconductor elements in the form of tablets provided with electrodes, insulated or passivated on the edge side, without housings per se in a common housing, at least one of which is controllable and which is electrically connected in series or in parallel are, where two main connections of main electrodes of the same name and at least one control connection, one main connection between the two semiconductor elements, - in the case of a series connection, a central tap, - are led out of the housing on one side.
  • This arrangement has the advantage that, for example, when using two modules with two semiconductor elements each Series connection for the construction of a full-way rectifier bridge, the center taps for the connection of the alternating current connections are easily accessible.
  • the internal structure of a module does not refer to the abovementioned literature, but it can be assumed that the individual semiconductor elements are insulated from one another are arranged on a base plate .
  • a module comprising two is used for the construction
  • Semiconductor elements require two ceramic disks as insulating intermediate disks and four metal disks for the connection of the main electrodes (DE-Gm 75 12 573).
  • the known semiconductor arrangement with two semiconductor elements next to one another on a copper base plate is advantageous in that it provides largely problem-free dissipation of the heat loss up to currents of approximately 200 A.
  • the invention is based on the object of creating a small-volume arrangement for current intensities up to approximately 150 amperes.
  • This object is achieved in that the tablets are stacked on top of one another in a tower-like manner on a thermally conductive base part that is set up for the mechanical assembly of the semiconductor arrangement, and in that, between and under both tablets, electrically and thermally conductive metal discs for coupling the center tap and the Main connections are provided.
  • the dimensions of the lower tablet are preferably larger in the slice plane than the upper tablet. Without this measure, a higher heating of the upper tablet would result with the same load. If the lower tablet is made somewhat larger, the thermal resistance for the upper tablet given by the bottom part h is smaller. This means that a higher surge current is possible on the one hand, and on the other hand the upper temperature limit for the highest permissible, periodic peak reverse voltage shifts upward in the forward direction (blocking voltage). The somewhat increased costs for the lower tablet can be accepted because of the savings in housing costs achieved by the tower-like structure. Overall, this results in a cost saving of approximately 33% for the tower structure.
  • the dimensions of the electrically insulating pane or the ceramic pane are expediently larger than the lower tablet in the plane of the pane. With this measure, there is advantageously a large creepage distance and a corresponding insulation against voltage flashovers.
  • Preferably "circular areas serve as bases for the insulating glazing, the metal discs and the tablets, and it is aimed at a conical overall structure of insulating glazing, metal blanks and tablets. This has two advantages:
  • the tablets are expediently embedded in casting resin.
  • a plastic pipe serves as a lost mold for the casting resin, i.e. the plastic tube, which is preferably also circular in cross-section, surrounds the tower structure of the disk, metal blanks and tablets and the cast resin as the casing shell.
  • the bottom part expediently has a recess or a depression for receiving the lower edge of the plastic tube or casing shell.
  • the base part is expediently designed in a manner known per se as a screw base (BBC publication "Thyristor CS 16" from 1972 (order no. G HS 1474 a D)). This design is characterized by an advantageous mechanical connection option.
  • the bottom part can be designed as a connecting plate with mounting holes.
  • the position of the semiconductor arrangement during assembly by means of screws guided through the connection bores and thus also
  • the screw base can also be provided with markings or a stop for limiting the rotary movement.
  • the metal round blanks located above the tablets each have openings for the control connections which are made in isolation and come into contact with the control electrodes.
  • the upper tablet can also be placed eccentrically to the geometric central axis of the lower tablet, which is perpendicular to the wafer plane.
  • the control zone with control electrode and connection of the lower semiconductor element is located in the area of the lower tablet, which is not covered by the upper tablet.
  • the metal disk lying on a tray can advantageously be formed as a circular section. The control zones of both tablets remain freely accessible.
  • FIG. 1 shows a semiconductor arrangement with two semiconductor elements which are opposed to a base part by a
  • Ceramic disc are electrically insulated
  • FIG. 2 shows the electrical circuit diagram of the arrangement according to FIG. 1 when the semiconductor elements are connected in series;
  • Fig. 3 shows the electrical diagram of the arrangement
  • connection panel 4 is a plan view of a connection panel for the:
  • FIG. 5 shows a blocking voltage-temperature characteristic for a semiconductor element according to FIG. 1;
  • FIG. 6 shows a structure with two semiconductor arrangements according to FIG. 1 side by side on a connection board
  • Fig. 7 is an electrical circuit diagram for arrangement according to
  • Fig. 9a variants for the supply of control connections to 11b and a plan view of the corresponding metal blank.
  • a lower and an upper silicon tablet 10 or 11 are electrically connected to one another by a metal blank 12, preferably made of molybdenum, that is to say that their metallizations (not shown) or the corresponding main electrodes of the same name are electrically connected to one another.
  • the upper main electrode of the upper tablet 11 and the lower main electrode of the lower tablet 10 are each also contacted with a metal blank 13 or 14, preferably as molybdenum.
  • the lowermost metal blank 14 is preferably a surface layer metallized in some areas via a solder layer 15 with an insulating disk 16 Ceramic disc, mechanically and thermally connected.
  • the ceramic disk 16 is in turn connected mechanically and thermally via a further plumb bob 17, preferably on the basis of lead and silver with a peak at about 320 ° C., to a base part 18.
  • the cut bottom part 18 is formed in this embodiment as a screw base and has a recess or recess 19 for receiving the lower edge of a plastic tube 20, which serves as a lost form for receiving epoxy resin and as a casing.
  • a first outer Haupt ⁇ is terminal 22 soldered to the upper circular metal blank 13, a second main terminal 23 and to the central metal blank "1, a terminal 24, the te with series connection of Halbleiterele 10 and 11 serves as a center tap.
  • a control connection 25 is also indicated in broken lines for the upper tablet te 11. Designs with controllable semiconductor elements are described in more detail below.
  • Fig. 1 it can also be seen that the overall structure of the arrangement of tablets 10 and 11, metal blanks 12 to 14 and ceramic disk 16 is essentially conical with a taper towards the connection side.
  • the connection side is the upper side in the illustration.
  • the semiconductor arrangement can be used in any position.
  • the ceramic disk 16 protrudes somewhat, i.e. it is circular in its extensions in the disk plane
  • FIG. 2 shows the circuit diagram of the series connection of the two silicon tablets 10 and 11 realized in FIG. 1 with their connections.
  • the lower metal blank 14 In the case of a parallel connection according to FIG. 3 with the upper tablet 11 turned over, the lower metal blank 14 must be connected to the upper metal blank 13.
  • the outer connection 23 then forms the connection to the main electrodes of the same name, the outer connection 24, which is connected to the central metal ring 14, then forms the outer main connection for the two other main electrodes of the same name. It is understood that the polarity of the individual elements 10 and 11 shown can be reversed in both arrangements.
  • Fig. 4 shows a mounting plate 27 on which a screw base 18 is mounted.
  • the screw base 18 with the semiconductor arrangement, not shown, is screwed in according to a marking 28 or a stop.
  • a connecting plate 29 with bores 30 can be provided as the base part.
  • the position of the connections 22 to 25 is determined by the through bores or threaded bores in the mounting plate 27 corresponding to the bores 30.
  • the essentially conical tower structure according to FIG. 1 allows the upper silicon tablet 11 to be thermally relieved.
  • the lower silicon tablet 10 is made 20 to 50% larger than the upper one. This results in a small heat resistance to the bottom part. Without this measure, the upper temperature limit for the maximum permissible, periodic peak reverse voltage in the forward direction U- would be shown in FIG. RM at about 125 ° C (shown in dashed lines), with thermal relief it is about 150 ° C, in each case based on thyristors.
  • the central base zone of the tablet 1 can also be enlarged, ie a larger volume is offered.
  • the tablet for the diode is preferably arranged at the top because it can tolerate a higher temperature.
  • podiuming or a corresponding distancing of the lower pn junction of the lower silicon tablet 10 is also possible in a manner known per se (DE-OS 24 00 863).
  • the tablets 10 and 11 can also be bevelled negatively and / or positively in a manner known per se in order to increase the blocking capacity (AU-PS 244 374, DE-AS 12 81 584).
  • the edge is also preferably glass-passive. J-REACT
  • FIG. 6 shows the assembly of two semiconductor arrangements according to FIG. 1 with the help of connecting plates 29 on a common one.
  • Mounting plate 27 according to Fig. 4. Ceramic disks are missing in this case.
  • the mounting plate 27 forms a main connection for both semiconductor arrangements.
  • the control connections are omitted in the illustration according to FIG. 6.
  • Fig. 7 it is indicated by dashed lines that the arrangement can also be constructed from diodes or can be supplemented by diodes 31 and 32.
  • the plastic tube 20 has an inwardly facing edge 33, an outwardly facing edge 34 below, which engages behind an inwardly facing Ra d 35 of the bottom part 18.
  • a clamping device (not shown) (indicated by arrow 36) exerts the corresponding contact pressure on the semiconductor device via a yoke 37 enclosed by the upper edge of the plastic tube 20.
  • a molybdenum disc 12 ', a copper disk 38 and a molybdenum disc 12'' can be located between the two tablets 10 and 11.
  • bushings for the connections to the external connections are indicated by dashed lines.
  • the center tap 24 can be separately isolated and led out upwards (Flg. 9a).
  • the Keramik ⁇ disc 16 which can be in all the described embodiments of alumina (A1? 0_) or Beylliumoxid (Be_0_) be ⁇ can ngsbeispiel of FIG even when the Execute. Be removed. 8
  • the screw base 18 forms a main connection.
  • 9a and 9b shows the attachment of control connections 25 and 36 to the semiconductor tablets 11 and 10.
  • the housing with the base part is omitted in this illustration.
  • the same reference numerals are used for the parts already explained.
  • the upper main connection 2 is shown in dashed lines because there is also the possibility of pressure contact.
  • the upper molybdenum blank 13 is a bushing 37 (Fig. 9b).
  • the control connection 25 connected to a corresponding metallization 38 of a control zone of the upper silicon tablet 11 is carried out in isolation.
  • Such implementation of a control connection is known with simultaneous pressure contacting of the adjacent main connection to si (DE-AS 16 39 402).
  • the control connections 26 and 36 can also be pressure-contacted in a manner known per se via springs with the corresponding metallizations 38, 39 on the corresponding control zones of the tablets 10 and 11 (DE-AS 24 05 930). -
  • Control zone in the silicon tablet 10 soldered It is guided by mutually perpendicular bores 40 and 41 of the copper disk 38.
  • the 10a shows that the upper silicon tablet 11 can also be placed eccentrically with respect to the central axis 42 of the lower, larger silicon tablet 10.
  • the lower silicon tablet 10 has a lateral, elongated (Fig. 1 control zone 43.
  • the molybdenum blank 12 need not have an isolated feedthrough in this case.
  • the control connections 25 and 26 are led to speaking side control zones 44 and 43 with metallizations 38 and 39, respectively.
  • the supply of the control connections 25 and 36 can be varied in any way. It goes without saying that, in a modification of the exemplary embodiments, the contacting of a central gate is also possible.
  • Semiconductor arrangements of this type can be used as modules for the construction of converter circuits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Abstract

The semiconductor device comprises two circular semiconductor plates (10, 11) arranged one on the top of the other with, in between, a metal washer (12). Other me washers (13, 14) are placed respectively above t top plate (11) and below the bottom plate (10). On the metal washers (12, 13, 14), connection terminals (23, 24) are fixed said connection terminals coming out of the casing (20) on a same side. The stack of semiconductor plates (10, 11) and metal washers (12, 13, 14) is mounted, through a ceramic disc (16), on a base (26) provided with a threaded bolt (18). To ensure a good thermal conduction from the top semiconductor plate (11) to the base (26), the bottom semiconductor plate (10) has a bigger diameter. The top metal washer (13) presents a recess or an aperture allowing a control terminal (25) to come into contact with the top semiconductor plate (11).

Description

HalbleiteranOrdnung mit zwei HalbleiterelementenSemiconductor arrangement with two semiconductor elements
Technisches Gebiet:Technical field:
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit zwei Halbleiterelementen in Form von mit Elektroden verse¬ henen, randseitig isolierten bzw. passivierten, für sich ge¬ häuselosen Tabletten in einem gemeinsamen Gehäuse, von denen mindestens eines steuerbar ist und die elektrisch in Reihe oder parallel geschaltet sind, wobei zwei Hauptanschlüsse ungleichnamiger Hauptelektroden und mindestens ein Steuer¬ anschluß, dabei ein Hauptanschluß zwischen beiden Halbleiter¬ elementen, - bei Reihenschaltung zusätzlich ein Mittelab¬ griff, - nach einer einzigen Seite aus dem Gehäuse heraus- geführt sind.The invention relates to a semiconductor arrangement with two semiconductor elements in the form of tablets provided with electrodes, insulated or passivated on the edge side, without housings per se in a common housing, at least one of which is controllable and which is electrically connected in series or in parallel are, where two main connections of main electrodes of the same name and at least one control connection, one main connection between the two semiconductor elements, - in the case of a series connection, a central tap, - are led out of the housing on one side.
<& Zugrundeliegender Stand der Technik:<& Underlying state of the art:
Bei bekannten derartigen Anordnungen, die wahlweise steuer bare oder nichtsteuerbare Halbleiterbauelemente oder beide Arten gemischt in verschiedenen Schaltungsvarianten enthal ten, ist es bereits bekannt, einen elektrischen Mittelab¬ griff zwischen zwei Halbleiterelementen eines Moduls räum¬ lich am Ende der in einer Reihe aus dem Gehäuse herausge¬ führten Anschlüsse anzuordnen ( "Power Semiconductors" v. März 1974 von der Firma AEI Semiconductors (Publication 111 S. 48/49). Diese Anordnung hat den Vorteil, daß, z.B. bei. Verwendung von zwei Modulen mit jeweils zwei Halbleiter¬ elementen in Reihenschaltung zum Aufbau einer Vollweg-Gleic richterbrücke, die Mittelabgriffe für den Anschluß der Wechselstromanschlüsse leicht zugänglich sind. Über den inneren Aufbau eines Moduls ist der vorgenannten Literatur¬ stelle nichst zu entnehmen; jedoch kann davon ausgegangen werden, daß die einzelnen Halbleiterlemente isoliert neben¬ einander auf einer Grundplatte angeordnet sind.In known arrangements of this type, which contain controllable or non-controllable semiconductor components or both types mixed in different circuit variants, it is already known to have an electrical center tap between two semiconductor elements of a module spatially at the end of the row in a row out of the housing ¬ to arrange connections ("Power Semiconductors" from March 1974 by AEI Semiconductors (Publication 111 pp. 48/49). This arrangement has the advantage that, for example, when using two modules with two semiconductor elements each Series connection for the construction of a full-way rectifier bridge, the center taps for the connection of the alternating current connections are easily accessible.The internal structure of a module does not refer to the abovementioned literature, but it can be assumed that the individual semiconductor elements are insulated from one another are arranged on a base plate .
Bei einer solchen bekannten Anordnung von zwei Halbleiter¬ elementen nebeneinander in einem gemeinsamen Gehäuse, wobei jedes Halbleiterelement auf einer gemeinsamen, über eine elektrisch isolierende Keramikscheibe auf einer Kupfer- Grundplatte fest aufgebrachten Kontaktschicht befestigt und leitend verbuden ist, werden für den Aufbau eines Modul aus zwei Halbleiterlementen zwei Keramikscheiben als isolie rende Zwischenscheiben und vier Metallscheiben für den An- schluß'der Hauptelektroden benötigt (DE-Gm 75 12 573). Die bekannte Halbleiteranordnung mit zwei HAlbleiterlementen nebeneinander auf einer Kupfer-Grundplatte ist allerdings insofern vorteilhaft, als sie bis zu Stromstärken von schätzungsweise 200 A eine weitgehend problemlose Abfüh¬ rung der Verlustwärme leistet.In such a known arrangement of two semiconductor elements next to one another in a common housing, each semiconductor element being fastened and connected in a conductive manner to a common contact layer which is firmly attached to an electrical insulating ceramic disk on a copper base plate, a module comprising two is used for the construction Semiconductor elements require two ceramic disks as insulating intermediate disks and four metal disks for the connection of the main electrodes (DE-Gm 75 12 573). However, the known semiconductor arrangement with two semiconductor elements next to one another on a copper base plate is advantageous in that it provides largely problem-free dissipation of the heat loss up to currents of approximately 200 A.
*^_KtA(y OMPI * ^ _KtA (y OMPI
_ - °4 Dieser Vorteil ist jedoch nicht sehr bedeutend, weil die wie erwähnt großvolumig bauende bekannte Anordnung zu hohen Ge¬ häusekosten führt. Bei modernen Halbleiterbauelementen be¬ tragen die Kosten einer "nackten" Tablette nur etwa ein Drittel derGehäusekosten._ - ° 4 However, this advantage is not very significant because, as mentioned, the known, large-volume arrangement leads to high housing costs. In modern semiconductor components, the cost of a "bare" tablet is only about a third of the cost of the housing.
Offenbarung der Erfindung:Disclosure of the Invention:
Der Erfindung liegt, ausgehend von der eingangs genannten Halbleiteranordnung die Aufgabe zugrunde, eine kleinvolumige Anordnung für Stromstärken bis zu etwa 150 Ampere zu schaf¬ fen.Based on the semiconductor arrangement mentioned at the outset, the invention is based on the object of creating a small-volume arrangement for current intensities up to approximately 150 amperes.
Diese Aufgabe wird dadurch gelöst, daß die Tabletten auf einem für die mechanische Montage der Halbleiteranordnung eingerichteten, thermisch ieitfähigen Bodenteil turmartig übereinander gestapelt sind, und daß auf, zwischen und unter beiden Tabletten elektrisch und thermisch leitfähige Metall¬ ronden für die Ankupplung des Mittelabgriffs und der Haupt¬ anschlüsse vorgesehen sind.This object is achieved in that the tablets are stacked on top of one another in a tower-like manner on a thermally conductive base part that is set up for the mechanical assembly of the semiconductor arrangement, and in that, between and under both tablets, electrically and thermally conductive metal discs for coupling the center tap and the Main connections are provided.
Mit dem' turmartigen Aufbau der Halbleiterelemente und der zugehörigen Teile werden gegenüber den bekannten Anordnungen von zwei Halbleiterbauelementen nebeneinander auf einer ge¬ meinsamen Grundplatte nur eine isolierende Scheibe, vorzugs- weise eine Keramikscheibe, und nur drei Metallronden, vor¬ zugsweise Molybdän-Ronden, benötigt. Weiterhin erlaubt keine der eingangs beschriebenen Anordnungen die vorteilhafte Mög¬ lichkeit, die Halbleiteranordnung ohne isolierende Scheibe herzustellen und damit den Bodenteil als einen Hauptanschluß zu benutzen.With the tower-like structure of the semiconductor elements and the associated parts, only one insulating disk, preferably a ceramic disk, and only three metal blanks, preferably molybdenum blanks, are required compared to the known arrangements of two semiconductor components next to one another on a common base plate . Furthermore, none of the arrangements described at the beginning allows the advantageous possibility of producing the semiconductor arrangement without an insulating pane and thus using the base part as a main connection.
Die Einsparung einer KEramikscheibe und einer Molybdänronde bei der erfindungsgemäßen Lösung egegenüber den bekannten Anordnungen vereinfacht bei stoffschlüssigen Übergängen zwischen der Keramikplatte und dem Bodenteil und den Molyb- dänronden und den Halbleiterkörpern bzw. der Keramikscheibe die entsprechende Lötung. Wenn jedoch der Bedarf besteht, den Bodenteil gegenüber den Hableitern elektrisch zu isolie ren, so wird vorzugsweise eine einzige elektrisch isolieren thermisch leitende Scheibe zwis.chenBodenteil und unterer Metallronde eingesetzt.The saving of a Kramik disc and a molybdenum disk in the solution according to the invention compared to the known arrangements simplifies in the case of integral transitions between the ceramic plate and the base part and the molybdenum the corresponding soldering and the semiconductor bodies or the ceramic disk. However, if there is a need to electrically insulate the base part from the semiconductor conductors, then a single electrically insulated, thermally conductive washer is preferably used between the base part and the lower metal disc.
Es ist auch eine Druckkontaktierung möglich. Das Stapeln un Druckkontaktieren von Halbleiterbauelementen ist als solch bekannt (DE-Gm 77 11 450 sowie BBC-Druckschrift "Thyristor CS 550" von 1973 (Best. Nr. D GHS 30382 D) ) . In den bekann¬ ten Fällen werden jedoch fertige Scheibenzellen, d.h. mit . einem Gehäuse versehene Halbleiterbauelemente, gestapelt un druckkontaktiert.Pressure contacting is also possible. The stacking and pressure contacting of semiconductor components is known as such (DE-Gm 77 11 450 and BBC publication "Thyristor CS 550" from 1973 (order no. D GHS 30382 D)). In the known cases, however, finished disc cells, i.e. With . a semiconductor device provided, stacked un pressure-contacted.
Vorzugsweise ist die untere Tablette in ihren Erstreckungen in der Scheibenebene größer als die obere Tablette bemessen. Ohne diese Maßnahme würde sich bei gleicher Last eine höher Erwärmung der oberen Tablette ergeben. Macht man die untere Tablette etwas größer, so ist der durch sie zum Bodenteil h gegebene Wärmewiderstand für die obere Tablette kleiner. Da mit ist einmal ein größerer Stoßstrom möglich, zum anderen verschiebt sich die obere Temperaturgrenze für die höchst¬ zulässige, periodische Spitzensperrspannung in Vorwärtsrich tung (Blockierspannung) nach oben. Die damit etwas erhöhten Kosten für die untere Tablette können wegen der durch den turmartigen Aufbau erreichten Einsparungen an Gehäusekosten in Kauf genommen werden. Insgesamt ergibt sich eine Kosten¬ ersparnis von etwa 33 % für den Turmaufbau.The dimensions of the lower tablet are preferably larger in the slice plane than the upper tablet. Without this measure, a higher heating of the upper tablet would result with the same load. If the lower tablet is made somewhat larger, the thermal resistance for the upper tablet given by the bottom part h is smaller. This means that a higher surge current is possible on the one hand, and on the other hand the upper temperature limit for the highest permissible, periodic peak reverse voltage shifts upward in the forward direction (blocking voltage). The somewhat increased costs for the lower tablet can be accepted because of the savings in housing costs achieved by the tower-like structure. Overall, this results in a cost saving of approximately 33% for the tower structure.
Die elektrisch isolierende Scheibe bzw. die Keramikscheibe ist in ihren Erstreckungen in der Scheibenebene zweckmäßig größer als die untere Tablette bemessen. Mit dieser Maßnahm ergibt sich vorteilhaft ein großer Kriechweg und eine ent- sprechende Isolierung gegen Spannungsüberschläge. Vorzugsweise dienen «Kreisflächen als Grundflächen für die isolierende Scheibe, die Metallronden und die Tabletten, und es wird ein konischer Gesamtaufbau von isolierender Scheibe, Metallronden und Tabletten angestrebt. Hieraus ergeben sich zwei Vorteile:The dimensions of the electrically insulating pane or the ceramic pane are expediently larger than the lower tablet in the plane of the pane. With this measure, there is advantageously a large creepage distance and a corresponding insulation against voltage flashovers. Preferably "circular areas serve as bases for the insulating glazing, the metal discs and the tablets, and it is aimed at a conical overall structure of insulating glazing, metal blanks and tablets. This has two advantages:
Einmal wird wegen der Kreisflächen ein kleineres Gesamtvo¬ lumen erreicht, zum anderen vereinfacht sich die bereits an¬ gesprochende Lötung im Lötofen, d.h., die konisch Gesamtan- orndung kann einfach kopfüber in eine entsprechende konische Lötform im Lötofen eingebracht werden.On the one hand, a smaller overall volume is achieved because of the circular areas, on the other hand, the already mentioned soldering in the soldering furnace is simplified, i.e. the overall conical arrangement can simply be introduced upside down into a corresponding conical soldering shape in the soldering furnace.
Die Tabletten sind wie bei den eingangs erwähnten bekannten Anordnungen zweckmäßig in Gießharz eingebettet. Dabei dient erfindungsgemäß ein Kunststoffrohr als verlorene Form für das Gießharz, d.h. das Kunststoffrohr von vorzugsweise ebenfalls kreisförmigem Querschnitt umgibt den Turmaufbau von Scheibe, Metallronden und Tabletten und das Gießharz als Gehäusemantel. Zweckmäßig besitzt der Bodenteil eine Ausnehmung bzw. eine Vertiefung für die Aufnahme des unteren Randes des Kunststoff- rohres bzw. Gehäusemantels. Hierdurch ergibt sich einerseits vorteilhaft eine gute mechanische Fixierung, . andererseits vorteilhaft eine Verbesserung der Isolierung, weil auch der Raum in der Ausnehmung unterhalb der Keramikscheibe mit Gie߬ harz ausgefüllt ist.As in the known arrangements mentioned at the outset, the tablets are expediently embedded in casting resin. According to the invention, a plastic pipe serves as a lost mold for the casting resin, i.e. the plastic tube, which is preferably also circular in cross-section, surrounds the tower structure of the disk, metal blanks and tablets and the cast resin as the casing shell. The bottom part expediently has a recess or a depression for receiving the lower edge of the plastic tube or casing shell. On the one hand, this advantageously results in good mechanical fixation. on the other hand, it is advantageous to improve the insulation because the space in the recess below the ceramic disc is also filled with casting resin.
Zweckmäßig ist der Bodenteil in an sich bekannter Weise als Schraubsockel ausgebildet (BBC-Druckschrift "Thyristor CS 16" von 1972 (Best. Nr. G HS 1474 a D) ) . Diese Ausbildung zeich¬ net sich durch eine vorteilhafte mechanische Anshlußmöglich- keit aus.The base part is expediently designed in a manner known per se as a screw base (BBC publication "Thyristor CS 16" from 1972 (order no. G HS 1474 a D)). This design is characterized by an advantageous mechanical connection option.
Alternativ dazu kann der Bodenteil als Anschlußteller mit Befestigungsbohrungen ausgebildet sein. Bei dieser Ausgestal¬ tung ist die Lage der Halbleiteranordnung bei Montage mittels durch die Anschlußbohrungen geführter Schrauben und somit auchAlternatively, the bottom part can be designed as a connecting plate with mounting holes. In this embodiment, the position of the semiconductor arrangement during assembly by means of screws guided through the connection bores and thus also
Figure imgf000007_0001
die Lage der elektrischen Anschlösse auf der anderen Seite genau fixiert, wogegen bei Verwendung eines einfachen < Schraubsockels die endgültige Lage der Anschlüsse beim Ein¬ drehen des Gewindes nicht fixiert ist. Man kann jedoch auch den Schraubsockel mit Markierungen oder einem Anschlag für die Begrenzung der Drehbewegung versehen.
Figure imgf000007_0001
the position of the electrical Anschlösse on the other side precisely fixed, while using a simple <• screw base the final position of ports in Ein¬ turn of the thread is not fixed. However, the screw base can also be provided with markings or a stop for limiting the rotary movement.
Bei Einsatz von steuerbaren HAlbleiterlementen weisen die jeweils oberhalb der Tabletten befindlichen Metallronden Durchbrechungen für die mit den Steuerelektroden kontaktier ten, isoliert durchgeführten Steueranschlüsse auf.When using controllable semiconductor elements, the metal round blanks located above the tablets each have openings for the control connections which are made in isolation and come into contact with the control electrodes.
Alternativ zu dieser Lösung für steuerbare Halbleiterbauele mente kann auch die obere Tablette exentrisch zur bezüglich der Scheibenebene senkrechten geometrischen Mittelachse der unteren Tablette aufgesetzt sein. In diesem Fall befindet sich in dem Bereich der unteren Tablettte, der nicht durch die obere Tablette abgedeckt ist, die Steuerzone mit Steuer elektrode und -anschluß des unteren Halbleiterelementes. Außerdem kann vorteilhafterweise die jeweils auf einer Tabl te liegende Metallronde als Kreisabschnitt ausgebildet sein Auc"h so bleiben die Steuerzonen beider Tabletten frei zu¬ gänglich.As an alternative to this solution for controllable semiconductor components, the upper tablet can also be placed eccentrically to the geometric central axis of the lower tablet, which is perpendicular to the wafer plane. In this case, the control zone with control electrode and connection of the lower semiconductor element is located in the area of the lower tablet, which is not covered by the upper tablet. In addition, the metal disk lying on a tray can advantageously be formed as a circular section. The control zones of both tablets remain freely accessible.
Kurze Beschreibung der Erfindung:Brief description of the invention:
Es zeigen:Show it:
Fig. 1 eine Halbleiteranordnung mit zwei Halbleiterele- menten, die gegenüber- einem Bodenteil durch eine1 shows a semiconductor arrangement with two semiconductor elements which are opposed to a base part by a
Keramikscheibe elektrisch isoliert sind;Ceramic disc are electrically insulated;
Fig. 2 das elektrische Schaltbild der Anordnung nach Fig. 1 bei Reihenschaltung der Halbleiterele- mente;FIG. 2 shows the electrical circuit diagram of the arrangement according to FIG. 1 when the semiconductor elements are connected in series;
-BUREAU-BUREAU
OMPI , τ>o Fig. 3 das elektrische Schaltbild der Anordnung nachOMPI, τ> o Fig. 3 shows the electrical diagram of the arrangement
Fig. 1 bei Parallelschaltung der Halbleiterele¬ mente;1 with parallel connection of the semiconductor elements;
Fig. 4 eine Draufsicht auf eine Anschlußtafel für die,-:4 is a plan view of a connection panel for the:
Halbleiteranordnung nach Fig. 1 mit zwei Varianten von deren Bodenteil;1 with two variants of the bottom part thereof;
Fig. 5 eine Blockierspannungs-Temperatur-Kennlinie für ein Halbleiterelement nach Fig. 1;FIG. 5 shows a blocking voltage-temperature characteristic for a semiconductor element according to FIG. 1;
Fig. 6 einen Aufbau mit zwei Halbleiteranordnungen nach Fig. 1 nebeneinander auf einer Anschlußtafel;FIG. 6 shows a structure with two semiconductor arrangements according to FIG. 1 side by side on a connection board;
Fig. 7 ein elektrisches Schaltbild zur Anordnung nachFig. 7 is an electrical circuit diagram for arrangement according to
Fig. 6;Fig. 6;
Fig. 8 ein Beispiel für eine druckkontaktierte Anordnung;8 shows an example of a pressure-contacted arrangement;
Fig. 9a Varianten für die Zuführung von Steueranschlüssen bis 11b und jeweils eine Draufsicht auf die entsprechende Metallronde.Fig. 9a variants for the supply of control connections to 11b and a plan view of the corresponding metal blank.
Bester Weg zur Ausführung der Erfindung: Gemäß Fig. -1 sind eine untere und eine obere Silizium-Tablet¬ te 10 bzw. 11 durch eine Metallronde 12, vorzugsweise aus Molybdän, elektrisch miteinander verbunden, d.h., daß ihre nicht dargestellten Metallisierungen bzw. die entsprechenden ungleichnamigen Hauptelektroden elektrisch miteinander ver- bunden sind. Die obere Hauptelektrode der oberen Tablette 11 und die untere Hauptelektrode der unteren Tablette 10 sind jeweils ebenfals mit einer Metallronde 13 bzw. 14, vorzugs¬ weise ais Molybdän, kontaktiert. Die unterste Metallronde 14 ist über eine Lotschicht 15 mit einer isolierenden Scheibe 16 vorzugsweise einer bereichsweise oberflächlich metallisierten Keramikscheibe, mechanisch und thermisch verbunden. Die Keramikscheibe 16 ist ihrerseits über eine weitere Lotschi 17, vorzugsweise auf der Basis von Blei und Silber mit ein Sch ezlpunkt bei etwa 320° C, mit einem Bodenteil 18 mecha nisch und thermisch verbunden. Der geschnitten gezeichnete Bodenteil 18 ist in diesem Ausführungsbeispiel als Schraub sockel ausgebildet und besitzt eine Ausnehmung bzw. Vertie fung 19 für die Aufnahme des unteren Randes eines Kunststo rohres 20, das als verlorene Form für die Aufnahme von Epo xidharz sowie als Gehäusemantel dient.Best way of carrying out the invention: According to FIG. -1, a lower and an upper silicon tablet 10 or 11 are electrically connected to one another by a metal blank 12, preferably made of molybdenum, that is to say that their metallizations (not shown) or the corresponding main electrodes of the same name are electrically connected to one another. The upper main electrode of the upper tablet 11 and the lower main electrode of the lower tablet 10 are each also contacted with a metal blank 13 or 14, preferably as molybdenum. The lowermost metal blank 14 is preferably a surface layer metallized in some areas via a solder layer 15 with an insulating disk 16 Ceramic disc, mechanically and thermally connected. The ceramic disk 16 is in turn connected mechanically and thermally via a further plumb bob 17, preferably on the basis of lead and silver with a peak at about 320 ° C., to a base part 18. The cut bottom part 18 is formed in this embodiment as a screw base and has a recess or recess 19 for receiving the lower edge of a plastic tube 20, which serves as a lost form for receiving epoxy resin and as a casing.
An die untere Metallronde 14 ist ein erster äußerer Haupt¬ anschluß 22 angelötet, an die obere Metallronde 13 ein zweiter Hauptanschluß 23 und an die mittlere Metallronde" 1 ein Anschluß 24, der bei Reihenschaltung der Halbleiterele te 10 und 11 als Mittelabgriff dient. Bei Parallelschaltun wird die obere Tablette 11 umgedreht. Für die obere Tablet te 11 ist weiterhin ein Steueranschluß 25 strichliniert an gedeutet. Ausführungen mit steuerbaren Halbleiterelementen werden nachfolgend noch näher beschrieben.To the lower circular metal blank 14, a first outer Haupt¬ is terminal 22 soldered to the upper circular metal blank 13, a second main terminal 23 and to the central metal blank "1, a terminal 24, the te with series connection of Halbleiterele 10 and 11 serves as a center tap. In Parallelschaltun the upper tablet 11 is turned over, a control connection 25 is also indicated in broken lines for the upper tablet te 11. Designs with controllable semiconductor elements are described in more detail below.
Aus Fig. 1 ist weiterhin ersichtlich, daß der Gesamtaufbau der Anordnung aus Tabletten 10 und 11, Metallronden 12 bis 14 und Keramikscheibe 16 im wesentlichen konisch mit Ver- jüngung zur Anschlußseite hin verläuft. Die Anschlußseite ist in der Darstellung die obere Seite. Die Halbleiteran- ordnung kann jedoch lageunabhäng eingesetzt werden.From Fig. 1 it can also be seen that the overall structure of the arrangement of tablets 10 and 11, metal blanks 12 to 14 and ceramic disk 16 is essentially conical with a taper towards the connection side. The connection side is the upper side in the illustration. However, the semiconductor arrangement can be used in any position.
Die Keramikscheibe 16 ragt etwas über, d.h., sie ist in ihren Erstreckungen in der Scheibenebene, bei kreisrunderThe ceramic disk 16 protrudes somewhat, i.e. it is circular in its extensions in the disk plane
Gestaltung in ihrem Durchmesser, größer als die darüberlie gende Metallronde 14 sowie die untere Silizium-Tablette 10. Sie ist weiterhin auch größer als ein mittlerer Sockelteil 26 des unteren Bodenteils 18. Bei dieser Gestaltung befin¬ det sich auch unter den überragenden Bereichen der Keramik scheibe 16 Epoxidharz 21. Wie bereits beschrieben, ergibt sich damit ein großer Kriechweg, und die Halbleiteranord- nung läßt sich dabei bis zu Spannungen von e__a 3000 V isolieren.Design in diameter, larger than the metal blank 14 above it and the lower silicon tablet 10. It is also larger than a central base part 26 of the lower base part 18. With this design, there is also the outstanding areas of the ceramic pane 16 epoxy resin 21. As already described, this results in a large creepage distance, and the semiconductor arrangement can be isolated up to voltages of e__a 3000 V.
Die Fig. 2 zeigt das Schaltbild der in Fig. 1 realisierten Reihenschaltung der beiden Silizium-Tabletten 10 und 11 mit ihren Anschlüssen. Bei einer Parallelschaltung gemäß Fig. 3 mit umgedrehter oberer Tablette 11 muß die untere -Metall- ronde 14 mit der oberen Metallronde 13 verbunden werden.FIG. 2 shows the circuit diagram of the series connection of the two silicon tablets 10 and 11 realized in FIG. 1 with their connections. In the case of a parallel connection according to FIG. 3 with the upper tablet 11 turned over, the lower metal blank 14 must be connected to the upper metal blank 13.
Der äußere Anschluß 23 bildet dann den Anschluß zu den einen gleichnamigen Hauptelektroden, der äußere Anschluß 24, der mit der mittleren Metalronde 14 verbunden ist, bildet dann den äußeren Hauptanschluß für die beiden anderen gleichnami- gen Hauptelektroden. Es versteht sich, daß die dargestellte Polung der Einzelelemente 10 und 11 bei beiden Anordnungen jeweils umgekehrt sein kann.The outer connection 23 then forms the connection to the main electrodes of the same name, the outer connection 24, which is connected to the central metal ring 14, then forms the outer main connection for the two other main electrodes of the same name. It is understood that the polarity of the individual elements 10 and 11 shown can be reversed in both arrangements.
In gleicher Weise ist auch eine Antiparallelschaltung zweier Thyristoren möglich, die dann als Modul zum Aufbau von Umkehr- Stromrichtern benutzt werden kann.In the same way, an anti-parallel connection of two thyristors is also possible, which can then be used as a module for the construction of reversing converters.
Fig. 4 zeigt eine Montageplatte 27, auf der ein Schraubsockel 18 montiert ist. Der schraubsockel 18 mit der nicht gezeigten Halbleiteranordnung wird entsprechend einer Markierung 28 oder einem Anschlag eingeschraubt. Alternativ zum Schraub¬ sockel 18 kann ein Anschlußblech 29 mit Bohrungen 30 als Bodenteil vorgesehen sein. Wie eingangs bereits beschrieben, ist in diesem Fall die Lage der Anschlüsse 22 bis 25 durch die den Bohrungen 30 entsprechenden Durchgangsbohrungen oder Gewindebohrungen in der Montageplatte 27 festgelegt.Fig. 4 shows a mounting plate 27 on which a screw base 18 is mounted. The screw base 18 with the semiconductor arrangement, not shown, is screwed in according to a marking 28 or a stop. As an alternative to the screw base 18, a connecting plate 29 with bores 30 can be provided as the base part. As already described at the outset, in this case the position of the connections 22 to 25 is determined by the through bores or threaded bores in the mounting plate 27 corresponding to the bores 30.
Figure imgf000011_0001
Der im wesentlichen konische Turmaufbau gemäß Fig. 1 erlau eine thermische Entlastung der oberen Silizium-Tablette 11. Die untere Silizium-Tablette 10 wird um 20 bis 50 % größer gemacht als die obere. Dadurch ergibt sich ein kleiner Wär widerstand zum Bodenteil hin. Ohne diese Maßnahme läge gem Fig. 5 die obere Temperaturgrenze für die höchstzulässige, periodische Spitzensperrspannung in Vorwärtsrichtung U-.RM bei etwa 125° C (strichliniert dargestellt), mit thermi¬ scher Entlastung liegt sie bei etwa 150° C, jeweils bezogen auf Thyristoren. Zur Erhöhung der Festigkeit gegen Sto߬ ströme kann man auch die mittlere Basiszone der Tablette 1 vergrößern, d.h. es wird ein größeres Volumen angeboten. Bei einem Thyristor für 1200 V Spitzensperrspannung, der normalerweise eine Dicke der Basiszone von 180 μm aufweist, erhöht man diese z.B. auf. 250 μm. Es entsteht somit eine größere neutrale Zone bei Beanspruchung sowohl in Sperr¬ ais auch in Blockierrichtung (= Vorwärtsrichtung). Für die Blockierrichtung kann dabei ebenfalls eine obere Tempera¬ turgrenze von 150° C, für Dioden von 180°C, erreicht werden Dabei wird ein etwas größerer Durchlaßspannungsabfall in Kauf genommen; aber dies ist wegen der möglichen wesent¬ lich größeren Stoßströme unbedeutend.
Figure imgf000011_0001
The essentially conical tower structure according to FIG. 1 allows the upper silicon tablet 11 to be thermally relieved. The lower silicon tablet 10 is made 20 to 50% larger than the upper one. This results in a small heat resistance to the bottom part. Without this measure, the upper temperature limit for the maximum permissible, periodic peak reverse voltage in the forward direction U- would be shown in FIG. RM at about 125 ° C (shown in dashed lines), with thermal relief it is about 150 ° C, in each case based on thyristors. To increase the strength against surge currents, the central base zone of the tablet 1 can also be enlarged, ie a larger volume is offered. In the case of a thyristor for 1200 V peak reverse voltage, which normally has a thickness of the base zone of 180 μm, this is increased, for example. 250 μm. A larger neutral zone is thus created when subjected to stress both in the blocking direction and in the blocking direction (= forward direction). An upper temperature limit of 150 ° C. for diodes and 180 ° C. for diodes can also be reached. A somewhat larger forward voltage drop is accepted; but this is insignificant because of the possible significantly larger surge currents.
Bei der Kombination einer Diode mit einem Thyristor wird die Tablette für die Diode vorzugsweise oben angeordnet, weil sie eine höhere Temperatur verträgt.When combining a diode with a thyristor, the tablet for the diode is preferably arranged at the top because it can tolerate a higher temperature.
Zur Verbesserung des elektrischen Verhaltens ist weiterhin eine Podestierung bzw. eine entsprechende Distanzierung des unteren pn-Übergangs der unteren Silizium-Tablette 10 in an sich bekannter Weise möglich (DE-OS 24 00 863). Die Tabletten 10 und 11 können weiterhin in an sich bekannter Weise randseitig negativ und/oder positiv abgeschrägt sein, um die Sperrfähigkeit zu erhöhen (AU-PS 244 374, DE-AS 12 81 584). Der Rand ist weiterhin vorzugsweise glaspas- siviert. J-REACTTo improve the electrical behavior, podiuming or a corresponding distancing of the lower pn junction of the lower silicon tablet 10 is also possible in a manner known per se (DE-OS 24 00 863). The tablets 10 and 11 can also be bevelled negatively and / or positively in a manner known per se in order to increase the blocking capacity (AU-PS 244 374, DE-AS 12 81 584). The edge is also preferably glass-passive. J-REACT
OMPIOMPI
«_Ä _£' Fig. 6 zeigt die Montage zweier Halbleiteranordnungen gemäß Fig. 1 mit Hilfe von Anschlußblechen 29 auf einer gemeinsamer. Montageplatte 27.gemäß Fig. 4. Keramikscheiben fehlen in diesem Fall. Die Montageplatte 27 bildet einen Hauptanschluß für beide Halbleiteranordnungen. Bei Verbindung der Haupt¬ anschlüsse 23 entsteht somit ein vollgesteuerter Vollweg- Gleichrichter mit den beiden WEchselstromanschlüssen 24 und 24* und der in Fig. 7.dargestellten äußeren Anschlußpolari¬ tät. Die Steueranschlüsse sind in der Darstellung nach Fig. 6 , weggelassen. In Fig. 7 ist strichliniert angedeutet, daß die Anordnung auch aus Dioden aufgebaut sein kann bzw. durch Dioden 31 und 32 ergänzt sein kann.«_Ä _ £ ' FIG. 6 shows the assembly of two semiconductor arrangements according to FIG. 1 with the help of connecting plates 29 on a common one. Mounting plate 27. according to Fig. 4. Ceramic disks are missing in this case. The mounting plate 27 forms a main connection for both semiconductor arrangements. When the main connections 23 are connected, a fully controlled full-wave rectifier is thus created with the two AC connections 24 and 24 * and the external connection polarity shown in FIG. The control connections are omitted in the illustration according to FIG. 6. In Fig. 7 it is indicated by dashed lines that the arrangement can also be constructed from diodes or can be supplemented by diodes 31 and 32.
Fig. 8 zeigt, daß die Halbleiteranordnung in einfacher Weise durch Druck kontaktiert werden kann. Zu diesem Zweck besitzt das Kunststoffrohr 20 oben einen nach innen weisenden Rand 33, unten einen nach außen weisenden Rand 34, der einen nach innen weisenden Ra d 35 des Bodenteils 18 hintergreift. Eine nicht dargestellte Spannvorrichtung (durch Pfeil 36 ange- deutet) übt über ein vom oberen Rand des Kύnststoffrohres 20 eingefaßtes Joch 37 den entsprechenden Kontaktdruck auf die Halbleiteranprdnung aus. Zwischen den beiden Tabletten 10 und 11 können sich in diesem Fall eine Molybdän-Ronde 12' , eine Kupfer-Scheibe 38 und eine Molybdän-Ronde 12' ' befinden. Im Joch 37 und in den Ronden 13 und 12' ' sowie in der Kupfer- Scheibe 38 sind Durchführungen für die Verbindungen zu den nicht dargestellten äußeren Anschlüssen strichliniert ange¬ deutet. Für die Steueranschlüsse wird beispielshaft auf Fig. 9 verwiesen. Der Mittelabgriff 24 kann gesondert iso- liert nach oben herausgeführt werden (Flg. 9a). Die Keramik¬ scheibe 16, die in allen beschriebenen Ausführungsbeispielen aus Aluminiumoxid (A1?0_) oder aus Beylliumoxid (Be_0_) be¬ stehen kann, kann auch bei dem Ausführ ngsbeispiel nach Fig. 8 herausgenommen werden. Bei Herausnahme der Keramik- scheibe 16 bildet der Schraubsockel 18 einen Hauptanschluß. Die Darstellung gemäß den Fig. 9a und 9b zeigt das Anbring von Steueranschlüssen 25 und 36 an den Halblei-tertabletten 11 und 10. Das Gehäuse mit Bodenteil ist bei dieser Darste lung fortgelassen.Für die bereits erläuterten Teile sind gleiche Bezugszeichen verwendet. Der obere Hauptanschluß 2 ist strichliniert dargestellt, weil auch die Möglichkeit z Druckkontaktierung besteht. Die obere Molybdän-Ronde 13 be sitzt eine Durchführung 37 (Fig. 9b). Durch diese Durchfüh rung 37 ist der an einer entsprechenden Metallisierung 38 einer Steuerzone der oberen Silizium-Tablette 11 angeschlo sene Steueranschluß 25 isoliert durchgeführt. Eine solche Durchführung eines Steueranschlusses ist bei gleichzeitige Druckkontaktierung des benachbarten Hauptanschlusses an si bekannt (DE-AS 16 39 402). Die Steueranschlüsse 26 und 36 können auch in an sich bekannter Weise über Federn mit den entsprechenden Metallisierungen 38, 39 auf den entsprechen den Steuerzonen der Tabletten 10 und 11 druckkontaktiert sein (DE-AS 24 05 930). - Im Ausführungsbeispiel gemäß Fig. ist auch der Steueranschluß 36 für die untere Silizium-Tab te 10 mit einer entsprechenden Metallisierung 39' auf einer8 shows that the semiconductor arrangement can be contacted in a simple manner by pressure. For this purpose, the plastic tube 20 has an inwardly facing edge 33, an outwardly facing edge 34 below, which engages behind an inwardly facing Ra d 35 of the bottom part 18. A clamping device (not shown) (indicated by arrow 36) exerts the corresponding contact pressure on the semiconductor device via a yoke 37 enclosed by the upper edge of the plastic tube 20. In this case, a molybdenum disc 12 ', a copper disk 38 and a molybdenum disc 12''can be located between the two tablets 10 and 11. In the yoke 37 and in the round plates 13 and 12 ″ and in the copper disk 38, bushings for the connections to the external connections (not shown) are indicated by dashed lines. For the control connections, reference is made, for example, to FIG. 9. The center tap 24 can be separately isolated and led out upwards (Flg. 9a). The Keramik¬ disc 16, which can be in all the described embodiments of alumina (A1? 0_) or Beylliumoxid (Be_0_) be¬ can ngsbeispiel of FIG even when the Execute. Be removed. 8 When the ceramic disk 16 is removed, the screw base 18 forms a main connection. 9a and 9b shows the attachment of control connections 25 and 36 to the semiconductor tablets 11 and 10. The housing with the base part is omitted in this illustration. The same reference numerals are used for the parts already explained. The upper main connection 2 is shown in dashed lines because there is also the possibility of pressure contact. The upper molybdenum blank 13 is a bushing 37 (Fig. 9b). Through this implementation 37, the control connection 25 connected to a corresponding metallization 38 of a control zone of the upper silicon tablet 11 is carried out in isolation. Such implementation of a control connection is known with simultaneous pressure contacting of the adjacent main connection to si (DE-AS 16 39 402). The control connections 26 and 36 can also be pressure-contacted in a manner known per se via springs with the corresponding metallizations 38, 39 on the corresponding control zones of the tablets 10 and 11 (DE-AS 24 05 930). - In the embodiment shown in FIG. The control connection 36 for the lower silicon tab 10 with a corresponding metallization 39 ' on one
Steuerzone in der Silizium-Tablette 10 verlötet. Er ist is liert durch zueinander senkrecht verlaufenden Bohrungen 40 und 41 der Kupferscheibe 38 geführt.Control zone in the silicon tablet 10 soldered. It is is guided by mutually perpendicular bores 40 and 41 of the copper disk 38.
Fig. 10a zeigt, daß die obere Silizium-Tablette 11 auch ex zentrisch bezüglich der Mittelachse 42 der unteren größere Silizium-Tablette 10 aufgesetzt sein kann. Die untere Sili zium-Tablette 10 besitzt eine seitliche, längliche (Fig. 1 Steuerzone 43. Die Molybdän-Ronde 12 braucht in diesem Fal keine isolierte Durchführung zu besitzen.-10a shows that the upper silicon tablet 11 can also be placed eccentrically with respect to the central axis 42 of the lower, larger silicon tablet 10. The lower silicon tablet 10 has a lateral, elongated (Fig. 1 control zone 43. The molybdenum blank 12 need not have an isolated feedthrough in this case.
Gemäß Fig. 11a sind die Silizium-Tabletten 10, 11 und die Molybdän-Ronden 13, 12, 12' zentrisch zur Mittelachse ge¬ stapelt. Die Molybdän-Ronden 12 und 13 sind als Kreisschei benabschnitte ausgebildet, was in Fi. 11b für die Ronde 13 dargestellt ist. Die Steueranschlüsse 25 und 26 sind zu en sprechenden seitlichen Steuerzongen 44 bzw. 43 mit Metalli sierungen 38 bzw. 39 geführt. Die Zuführung der Steueranschlüsse 25 und 36 kann in £>e- liebiger Weise variiert werden. Es versteht sich, daß in Abwandlung der Ausführungsbeispiele auch die Kontaktierung eines Zentralgates möglich ist.11a, the silicon tablets 10, 11 and the molybdenum discs 13, 12, 12 'are stacked centrally to the central axis. The molybdenum blanks 12 and 13 are formed as circular sections, which is shown in FIG. 11b for the round blank 13 is shown. The control connections 25 and 26 are led to speaking side control zones 44 and 43 with metallizations 38 and 39, respectively. The supply of the control connections 25 and 36 can be varied in any way. It goes without saying that, in a modification of the exemplary embodiments, the contacting of a central gate is also possible.
Gewerbliche Verwertbarkeit:Commercial usability:
Derartige Halbleiteranordnungen können als Module Anwen¬ dung finden zum Aufbau von Stromrichterschaltungen.Semiconductor arrangements of this type can be used as modules for the construction of converter circuits.
-BVJ E-UΓ-BVJ E-UΓ
OMP1 OMP1

Claims

A n s p r ü c h e Expectations
1. Halbleiteranordnung mit zwei Halbleiterelementen in Form von mit Elektroden versehenen, randseitig isolierten bzw. passivierten, für sich gehäuselosen Tabletten in einem gemeinsamen Gehäuse, von denen mindestens eines steuerbar ist und die elektrisch in Reihe oder parallel geschaltet sind, wobei zwei Hauptanschlüsse ungleichnamiger Hauptelek¬ troden und mindestens ein Steueranschluß, dabei ein Hauptan schluß zwischen beiden Halbleiterelementen, - bei Reihen- Schaltung zusätzlich als Mittelabgriff, - nach einer einzig Seite aus dem Gehäuse herausgeführt sind, dadurch gekenn¬ zeichnet, daß die Tabletten (10, 11) auf einem für die mechanische Montage der Halbleiteranordnung eingerichteten, thermisch leitfähigen Bodenteil (26) turmartig übereinander gestapelt sind, und daß auf, zwischen und unter beiden Tabl ten (10,11) elektrisch und thermisch leitfähige Metallron¬ den (12, 13, 14) für die Ankopplung des Mittelabgriffs (24, 24*) und der Hauptanschlüsse (22, 23) vorgesehen sind.1. Semiconductor arrangement with two semiconductor elements in the form of electrodes provided with edge-insulated or passivated tablets which are housingless per se in a common housing, at least one of which is controllable and which are electrically connected in series or in parallel, with two main connections of main electrodes of the same name troden and at least one control connection, a main connection between the two semiconductor elements, - in series connection additionally as a center tap, - are led out of the housing on one side, characterized in that the tablets (10, 11) on a for the mechanical assembly of the semiconductor arrangement, thermally conductive bottom part (26) are stacked like a tower, and that on, between and under both tablets (10, 11) electrically and thermally conductive metal rings (12, 13, 14) for the coupling the center tap (24, 24 *) and the main connections (22, 23) are seen.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn zeichnet, daß zwischen Bodenteil (26) und unterer Metall¬ ronde (14) sich eine thermisch leitfähige, elektrisch iso¬ lierende Scheibe (16) befindet.2. Semiconductor arrangement according to claim 1, characterized in that between the bottom part (26) and lower metal ring (14) there is a thermally conductive, electrically insulating plate (16).
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die untere Tablette (10) die obere Tab¬ lette (11) seitlich überragt. 3. Semiconductor arrangement according to claim 1 or 2, characterized in that the lower tablet (10) laterally projects above the upper tab (11).
4. Halbleiteranordnung nach Anspruch 1, 2 oder 3, da¬ durch gekennzeichnet, daß die elektrisch isolierende Schei¬ be (16) die untere Tablette (10) seitlich allseitig überragt,4. Semiconductor arrangement according to claim 1, 2 or 3, characterized in that the electrically insulating disc (16) projects beyond the lower tablet (10) on all sides,
5. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 4, dadurch gekennzeichnet, daß die Grundflä¬ chen der Tabletten (10, 11), der Metallronden (12, 13, 14) und der isolierenden Scheibe (16) kreisförmig ist und daß der turmartige Stapel von isolierender Scheibe (16), Metall- ronde (12, 13, 14) und Tabletten (10, und 11) konisch aus¬ gebildet ist.5. Semiconductor arrangement according to at least one of claims 1 to 4, characterized in that the base surfaces of the tablets (10, 11), the metal discs (12, 13, 14) and the insulating disk (16) are circular and in that the tower-like stack of insulating disk (16), metal disc (12, 13, 14) and tablets (10, and 11) is conical.
6. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 5, dadurch gekennzeichnet, daß die Tabletten in Gießharz eingebettet sind, und daß ein Kunststoffrohr (20) als verlorene Form das Gießharz umgibt.6. Semiconductor arrangement according to at least one of claims 1 to 5, characterized in that the tablets are embedded in casting resin and that a plastic tube (20) surrounds the casting resin as a lost form.
7. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 6, dadurch gekennzeichnet, daß der Bodenteil (26) eine Ausnehmung (19) für die Aufnahme des unteren Randes des .Gehäusemantels (20) besitzt.7. Semiconductor arrangement according to at least one of claims 1 to 6, characterized in that the bottom part (26) has a recess (19) for receiving the lower edge of the housing shell (20).
8. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 7, dadurch gekennzeichnet, daß der Bodenteil (26) einen Schraubsockel (18) besitzt.8. Semiconductor arrangement according to at least one of claims 1 to 7, characterized in that the bottom part (26) has a screw base (18).
- 9. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 7, dadurch gekennzeichnet, daß der Bodenteil als Anschlußteller (29) mit Befestigungsbohrungen (30) ausgebildet ist.- 9. Semiconductor arrangement according to at least one of claims 1 to 7, characterized in that the base part is designed as a connecting plate (29) with fastening bores (30).
10. Halbleiteranordnung nach wenigstens einem der Ansprüche 1 bis 9, gekennzeichnet durch Metallronden (12, 12', 12' ', 13, 14) aus Molybdän und einer isolierenden Scheibe (16) aus Keramik.10. Semiconductor arrangement according to at least one of claims 1 to 9, characterized by metal blanks (12, 12 ', 12' ', 13, 14) made of molybdenum and an insulating disk (16) made of ceramic.
Figure imgf000017_0001
Figure imgf000017_0001
12. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 3 bis 10, dadurch gekennzeichnet, daß die jeweils oberhalb einer Tablette (10,11) befindlichen Metallronden (12,- 13) als Kreisabschnitte ausgebildet sind.12. Semiconductor arrangement according to at least one of claims 3 to 10, characterized in that the metal blanks (12, - 13) located above a tablet (10, 11) are formed as circular sections.
13. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 10, dadurch gekennzeichnet, daß die obere Tablette (11) exzentrisch auf die untere, größere Tablet¬ te (10) aufgesetzt ist.13. Semiconductor arrangement according to at least one of claims 1 to 10, characterized in that the upper tablet (11) is eccentrically placed on the lower, larger tablet (10).
14. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 10, 12, 13, dadurch gekennzeichnet, daß in dem Bereich, der nicht durch die obere Tablette (11) oder durch eine der Metallronden (12, 13) abgedeckt ist, sich Steuerzone (43, 44) und Steueranschluß (25, 36) der Tab¬ letten (10, 11) befinden.14. Semiconductor arrangement according to at least one of claims 1 to 10, 12, 13, characterized in that in the area which is not covered by the upper tablet (11) or by one of the metal blanks (12, 13), control zone (43, 44) and control connection (25, 36) of the tablets (10, 11).
- REA L- REA L
_ OMPI GEÄNDERTE ANSPRUCHE_ OMPI CHANGED CLAIMS
(beim Internationalen Büro am 8 Juni 1979 (08.06.79)eingegangen)(Received at the International Office on June 8, 1979 (June 8, 1979))
1. Halbleiteranordnung mit zwei Halbleiterelementen in Form von mit Elektroden versehenen, randseitig isolierten bzw. passivierten, für sich gehäuselosen Tabletten (10,11) von denen mindestens eines (11) steuerbar ist, wobei die Tabletten (10,11) unter Zwischenlage von elektrisch und thermisch leitfähigen Metallronden (12,13,14) auf einem für •die Montage der Halbleiteranordnung eingerichteten, ther¬ misch leitfähigen Bodenteil (26) turmartig übereinander ge- stapelt sind und wobei zwei Hauptanschlüsse (22,23) un- gleichnahmiger Häuptelektröden und mindestens ein Steuer- anschluß (25) aus dem Gehäuse (20; 33) herausgeführt sind, dadurch gekennzeichnet, daß zwischen den beiden Tabletten (10,11) nur eine einzige Metallronde (12) angeordnet ist, daß direkt an dieser Metallronde (12) ein Hauptanschluß (24) als Mittelabgriff befestigt ist, der ebenfalls aus dem Gehäuse (20,33) herausgeführt ist, und daß die untere (10) der beiden Tabletten eine größere Grundfläche besitzt als die obere (11).1. Semiconductor arrangement with two semiconductor elements in the form of electrodes provided with edge-insulated or passivated tablets (10, 11) without housing, of which at least one (11) can be controlled, the tablets (10, 11) being interposed electrically and thermally conductive metal blanks (12, 13, 14) are stacked on top of one another in a tower-like manner on a thermally conductive base part (26) set up for mounting the semiconductor arrangement, and two main connections (22, 23) of non-identical main electrodes and at least one a control connection (25) is led out of the housing (20; 33), characterized in that only a single metal blank (12) is arranged between the two tablets (10, 11), that directly on this metal blank (12) Main connection (24) is attached as a center tap, which is also led out of the housing (20, 33), and that the lower (10) of the two tablets have a larger base area sits as the top (11).
2. Halbleiteranordnung nach Anspruch 1, dadurch ge¬ kennzeichnet, daß zwischen Bodenteil (26) und unterer Me¬ tallronde (14) sich eine thermisch leitfähige, elektrisch isolierende Scheibe (16) befindet.2. Semiconductor arrangement according to claim 1, characterized ge indicates that between the bottom part (26) and lower Me¬ tallronde (14) is a thermally conductive, electrically insulating disc (16).
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Bauteile (10,11,12,13,14,16) des turmartigen Stapels verlötet sind.3. Semiconductor arrangement according to claim 1 or 2, characterized in that the components (10,11,12,13,14,16) of the tower-like stack are soldered.
4. Halbleiteranordnung nach Anspruch 1, 2 oder 3, da¬ durch gekennzeichnet, daß die beiden Hauptanschlüsse (22,23) der ungleichnamigen Hauptelektroden direkt an entsprechend Metallronden (13,14) befestigt sind.4. Semiconductor arrangement according to claim 1, 2 or 3, da¬ characterized in that the two main connections (22,23) the main electrodes of the same name are attached directly to corresponding metal blanks (13, 14).
5. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 4, dadurch gekennzeichnet, daß die Grundfläc der Tabletten (10,11), der Metallronden (12,13,14) und der isolierenden Scheibe (16) kreisförmig ist und daß der türm artige Stapel von isolierender Scheibe (16), Metallronden (12,13,14) und Tabletten (10,11) konisch ausgebildet ist.5. Semiconductor arrangement according to at least one of claims 1 to 4, characterized in that the base area of the tablets (10, 11), the metal blanks (12, 13, 14) and the insulating disk (16) is circular and that the tower like stack of insulating disc (16), metal blanks (12,13,14) and tablets (10,11) is conical.
6. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 5, dadurch gekennzeichnet, daß jeder turmar¬ tige Stapel in Gießharz eingebettet ist, und daß ein Kunst stoffrohr (20) als verlorene Form das Gießharz umgibt.6. Semiconductor arrangement according to at least one of claims 1 to 5, characterized in that each stack is embedded in casting resin, and that a plastic tube (20) surrounds the casting resin as a lost mold.
7. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 6,. dadurch gekennzeichnet, daß der Bodenteil (26) eine Ausnehmung (19) für die Aufnahme des unteren Ran des des Gehäusemantels (20) besitzt.7. Semiconductor arrangement according to at least one of claims 1 to 6. characterized in that the bottom part (26) has a recess (19) for receiving the lower edge of the housing shell (20).
8. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 7, dadurch gekennzeichnet, daß der Bodenteil (26) einen Schraubsockel (18) besitzt.8. Semiconductor arrangement according to at least one of claims 1 to 7, characterized in that the bottom part (26) has a screw base (18).
9. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 7, dadurch gekennzeichnet, daß der Bodenteil als Anschlußteller (29) mit Befestigungsbohrungen (30) aus gebildet ist.9. Semiconductor arrangement according to at least one of claims 1 to 7, characterized in that the bottom part is formed as a connecting plate (29) with fastening bores (30).
10. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 9, gekennzeichnet durch Metallronden (12,12', 12'', 13,14) aus Molybdän und eine isolierende Scheibe (16) aus Keramik.10. Semiconductor arrangement according to at least one of claims 1 to 9, characterized by metal blanks (12, 12 ', 12' ', 13, 14) made of molybdenum and an insulating disk (16) made of ceramic.
11. Halbleiteranordnung nach wenigstens einem der An- Sprüche 1 bis 10, dadurch gekennzeichnet, daß die jeweils oberhalb einer Tablette (10,11) befindlichen Metallronden (12' * , 13) Durchführungen (37, 40) für die isoliert durchge¬ führten Steueranschlüsse (25, 36) aufweisen.11. Semiconductor arrangement according to at least one of claims 1 to 10, characterized in that the respective Metal trays (12 '*, 13) located above a tablet (10, 11) have bushings (37, 40) for the control connections (25, 36) which are carried out in an insulated manner.
12. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 10, dadurch gekennzeichnet, daß die jeweils oberhalb einer Tablette (-10,11) befindlichen Metallronden (12,13) als Kreisabschnitte ausgebildet sind.12. Semiconductor arrangement according to at least one of claims 1 to 10, characterized in that the metal blanks (12, 13) located above a tablet (-10, 11) are formed as circular sections.
13. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 12, dadurch gekennzeichnet, daß die obere Tablette (11) exzentrisch auf die untere, größere Tablette (10) aufgesetzt ist.13. Semiconductor arrangement according to at least one of claims 1 to 12, characterized in that the upper tablet (11) is placed eccentrically on the lower, larger tablet (10).
1-4. Halbleiteranordnung nach wenigstens einem der An¬ sprüche 1 bis 13, dadurch gekennzeichnet, daß alle Haupt- und Steueranschlüsse ( 22, 23, 24, 24 ' , 25) nach einer Seite aus dem Gehäuse (20,33) herausgeführt sind.1-4. Semiconductor arrangement according to at least one of Claims 1 to 13, characterized in that all main and control connections (22, 23, 24, 24 ', 25) are led out of the housing (20, 33) on one side.
15. Verwendung von Halbleiteranordnungen nach den An¬ sprüchen 1 bis 14, dadurch gekennzeichnet, daß aus zwei auf einer gemeinsamen Montageplatte (27) montierten turmartigen Stapeln eine Gleichrichterbrückenschaltung aufgebaut wird.15. Use of semiconductor devices according to claims 1 to 14, characterized in that a rectifier bridge circuit is constructed from two tower-like stacks mounted on a common mounting plate (27).
'BΛJREAZT'BΛJREAZT
________ INARTIKEL19GENANNTEERKLÄRUNG________ INARTICLE 19 CERTIFICATE
Die Änderungen im neuen Patentanspruch 1 sind dadurch bedingt, daß nunmehr von der US-PS 3.532.941 als dem Anmeldungsgegenstand am nächsten kommender Stand der Technik ausgegangen wird.The changes in the new patent claim 1 are due to the fact that US Pat. No. 3,532,941 is the closest prior art to the subject of the application.
Die neuen Ansprüche 2, 5, 6, 7, 8, 9, 10, 12, 13 entsprechen den ur sprünglichen Ansprüchen.The new claims 2, 5, 6, 7, 8, 9, 10, 12, 13 correspond to the original claims.
Die neuen Ansprüche 3 und 4 finden ihre Stütze in der Figurenbeschr bung.The new claims 3 and 4 are based on the figure description.
Der neue Anspruch 14 findet seine Stütze im Oberbegriff des ursprün lichen Anspruches 1.The new claim 14 is supported in the preamble of the original claim 1.
Der neue Anspruch 15 betrifft die Verwendung einer Halbleiteranord¬ nung nach den Ansprüchen 1 bis 14. Er findet seine Stütze außerdem auch in der Figurenbeschreibung.The new claim 15 relates to the use of a semiconductor arrangement according to claims 1 to 14. It is also based on the description of the figures.
Die neuen Patentansprüche umfassen nicht mehr die Ausführungsformen der Figuren 8, 9a und 9b. The new claims no longer include the embodiments of FIGS. 8, 9a and 9b.
PCT/DE1979/000011 1978-03-23 1979-01-27 Semiconductor device comprising two semiconductor elements WO1979000814A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19782812700 DE2812700A1 (en) 1978-03-23 1978-03-23 SEMICONDUCTOR ARRANGEMENT WITH TWO SEMICONDUCTOR ELEMENTS
DE2812700 1978-03-23

Publications (1)

Publication Number Publication Date
WO1979000814A1 true WO1979000814A1 (en) 1979-10-18

Family

ID=6035259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1979/000011 WO1979000814A1 (en) 1978-03-23 1979-01-27 Semiconductor device comprising two semiconductor elements

Country Status (5)

Country Link
EP (1) EP0018363A1 (en)
DE (1) DE2812700A1 (en)
GB (1) GB2037075A (en)
NL (1) NL7902281A (en)
WO (1) WO1979000814A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053988A1 (en) * 2002-12-12 2004-06-24 Robert Bosch Gmbh Single-phase power converter module
EP0927433B1 (en) * 1997-07-19 2005-11-16 Koninklijke Philips Electronics N.V. Semiconductor device assemblies and circuits

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3245762A1 (en) * 1982-03-13 1983-09-22 Brown, Boveri & Cie Ag, 6800 Mannheim Modular semiconductor device
DE3406537A1 (en) * 1984-02-23 1985-08-29 Brown, Boveri & Cie Ag, 6800 Mannheim ARRANGEMENT OF A PERFORMANCE SEMICONDUCTOR COMPONENT ON AN INSULATING AND PROVIDED SUBSTRATE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3160800A (en) * 1961-10-27 1964-12-08 Westinghouse Electric Corp High power semiconductor switch
DE1464622A1 (en) * 1961-07-07 1968-11-07 Gen Electric Co Ltd Semiconductor component
US3532941A (en) * 1967-05-23 1970-10-06 Int Rectifier Corp Pressure-assembled semiconductor device having a plurality of semiconductor wafers
FR2079196A1 (en) * 1970-02-02 1971-11-12 Gen Electric
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464622A1 (en) * 1961-07-07 1968-11-07 Gen Electric Co Ltd Semiconductor component
US3160800A (en) * 1961-10-27 1964-12-08 Westinghouse Electric Corp High power semiconductor switch
US3532941A (en) * 1967-05-23 1970-10-06 Int Rectifier Corp Pressure-assembled semiconductor device having a plurality of semiconductor wafers
FR2079196A1 (en) * 1970-02-02 1971-11-12 Gen Electric
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0927433B1 (en) * 1997-07-19 2005-11-16 Koninklijke Philips Electronics N.V. Semiconductor device assemblies and circuits
WO2004053988A1 (en) * 2002-12-12 2004-06-24 Robert Bosch Gmbh Single-phase power converter module
AU2003246534B2 (en) * 2002-12-12 2009-12-17 Robert Bosch Gmbh Single-phase power converter module

Also Published As

Publication number Publication date
GB2037075A (en) 1980-07-02
DE2812700A1 (en) 1979-12-06
NL7902281A (en) 1979-09-25
EP0018363A1 (en) 1980-11-12

Similar Documents

Publication Publication Date Title
DE10121554C2 (en) Semiconductor component for controlling electricity (power module)
DE102012218579B4 (en) Low-inductance capacitor module and power system with such
DE10310809B4 (en) Power semiconductor device
DE112007001249B4 (en) Coolable semiconductor housing
US4047197A (en) Housing and lead structure for a series connected semiconductor rectifier arrangement
DE69308691T2 (en) Semiconductor device with reduced switching inductance and method for its production
DE69216016T2 (en) Semiconductor device
EP1318547A1 (en) Power semiconductor module
DE112020006374T5 (en) Power module with improved electrical and thermal characteristics
EP0265833B1 (en) Semiconductor component having at least one power mosfet
DE10337640A1 (en) Power semiconductor module for fitting on a heat sink has a casing, power semiconductor components and an insulating substrate with metal layers on both sides
WO2020221862A1 (en) Compact power electronics module with increased cooling surface
WO1979000814A1 (en) Semiconductor device comprising two semiconductor elements
EP1825511B1 (en) Semiconductor switching module
EP0069902B1 (en) Current rectifier device
DE2638909A1 (en) SEMI-CONDUCTOR ARRANGEMENT
DE102008051466B4 (en) Component containing a semiconductor chip with a plurality of electrodes and method for producing such a device
DE3930858A1 (en) Modular electronic power circuit - with power components supported by metallised ceramics layer and enclosed by overlying insulation layer
DE10200372A1 (en) Power semiconductor module has one contact surface of semiconductor element contacting metallized structure via solder material and second contact surface contacting metallized structure via bonding wire
DE3444173C2 (en) Boiling cooling device for power semiconductor elements
DE102014116793B4 (en) Power semiconductor module and method for producing a power semiconductor module
DE102004019568B4 (en) Power semiconductor module with a substrate
DE3837920A1 (en) SEMICONDUCTOR ELEMENT
DE102014203310A1 (en) electronic module
WO1979000817A1 (en) Semiconductor device comprising at least two semiconductor elements

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): BR CH GB JP SE US

AL Designated countries for regional patents

Designated state(s): FR