UA36719A - Динамічно реконфігуруємий процесор - Google Patents

Динамічно реконфігуруємий процесор

Info

Publication number
UA36719A
UA36719A UA2000020539A UA200020539A UA36719A UA 36719 A UA36719 A UA 36719A UA 2000020539 A UA2000020539 A UA 2000020539A UA 200020539 A UA200020539 A UA 200020539A UA 36719 A UA36719 A UA 36719A
Authority
UA
Ukraine
Prior art keywords
configurable
dynamically configurable
hardware resources
configurable processor
computer
Prior art date
Application number
UA2000020539A
Other languages
English (en)
Russian (ru)
Inventor
Дмитро Олександрович Сенякін
Дмитрий Александрович Сенякин
Original Assignee
Дмитро Олександрович Сенякін
Дмитрий Александрович Сенякин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дмитро Олександрович Сенякін, Дмитрий Александрович Сенякин filed Critical Дмитро Олександрович Сенякін
Priority to UA2000020539A priority Critical patent/UA36719A/uk
Publication of UA36719A publication Critical patent/UA36719A/uk

Links

Landscapes

  • Advance Control (AREA)

Abstract

Винахід належить до високопродуктивних пристроїв обчислювальної техніки, у яких для підвищення швидкості обробки даних використовуються реконфігуруємий апаратний ресурс і реконфігуруємий набір машинних команд, що оптимізовані для кожного конкретного алгоритму. Метою винаходу є збільшення продуктивності мультизадачної обчислювальної системи, що має систему захисту пам'яті шляхом динамічного реконфігурування блока обробки команд і використання у процесорі реконфігуруємого апаратного ресурсу, що використовується для організації апаратних блоків обробки даних, індивідуальних для кожної задачі.
UA2000020539A 2000-02-01 2000-02-01 Динамічно реконфігуруємий процесор UA36719A (uk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
UA2000020539A UA36719A (uk) 2000-02-01 2000-02-01 Динамічно реконфігуруємий процесор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
UA2000020539A UA36719A (uk) 2000-02-01 2000-02-01 Динамічно реконфігуруємий процесор

Publications (1)

Publication Number Publication Date
UA36719A true UA36719A (uk) 2001-04-16

Family

ID=74182689

Family Applications (1)

Application Number Title Priority Date Filing Date
UA2000020539A UA36719A (uk) 2000-02-01 2000-02-01 Динамічно реконфігуруємий процесор

Country Status (1)

Country Link
UA (1) UA36719A (uk)

Similar Documents

Publication Publication Date Title
HK1046050A1 (en) Allocation of data to threads in multi-threaded network processor
SG155038A1 (en) A multi-threaded packet processing engine for stateful packet processing
AU7061600A (en) Execution of multiple threads in a parallel processor
US6275891B1 (en) Modular and scalable system for signal and multimedia processing
HK1049899A1 (en) Sdram controller for parallel processor architecture
TW200707331A (en) Multi-execution resource graphics processor
HK1049716B (zh) 並行處理器結構
UA66929C2 (uk) Спосіб доступу до пам'яті і запам'ятовуючий пристрій для його здійснення
TW200723111A (en) An apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction
DE69628493D1 (de) Cache-kohärentes Computersystem, das Entwertungs- und Rückschreiboperationen minimiert
WO2005073866A3 (en) Systems and methods for reconfigurable computing
NO20022904D0 (no) System, innretning og dataprogram for allokering av ressurser til brukere
WO2004114088A3 (en) System and method of enhancing efficiency and utilization of memory bandwidth in reconfigurable hardware
ATE384992T1 (de) Digitale signalprozessorvorrichtung
WO1998043176A8 (en) Shared reconfigurable memory architectures for digital signal processing
DE69020569T2 (de) Modulares ein-/ausgabesystem für superrechner.
IL153888A0 (en) System and method for establishing wireless connection
WO2004074962A3 (en) Allocation of processes to processors in a processor array
TW371732B (en) Computer system, device and operational frequency control method
MY145729A (en) Computing system capable of reducing power consumption by distributing execution of instruction across multiple processors and method therefore
TW200511035A (en) Multi-core multi-thread processor crossbar architecture
DE69113639D1 (de) Echtzeit-input/output-methode fuer ein vektor-prozessor-system.
UA36719A (uk) Динамічно реконфігуруємий процесор
MY116719A (en) Using intelligent bridges with pico-code to improve interrupt response
TW346595B (en) Single-instruction-multiple-data processing with combined scalar/vector operations