UA36719A - Динамично реконфигурируемый процессор - Google Patents

Динамично реконфигурируемый процессор

Info

Publication number
UA36719A
UA36719A UA2000020539A UA200020539A UA36719A UA 36719 A UA36719 A UA 36719A UA 2000020539 A UA2000020539 A UA 2000020539A UA 200020539 A UA200020539 A UA 200020539A UA 36719 A UA36719 A UA 36719A
Authority
UA
Ukraine
Prior art keywords
configurable
dynamically configurable
hardware resources
configurable processor
computer
Prior art date
Application number
UA2000020539A
Other languages
English (en)
Ukrainian (uk)
Inventor
Дмитро Олександрович Сенякін
Дмитрий Александрович Сенякин
Original Assignee
Дмитро Олександрович Сенякін
Дмитрий Александрович Сенякин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дмитро Олександрович Сенякін, Дмитрий Александрович Сенякин filed Critical Дмитро Олександрович Сенякін
Priority to UA2000020539A priority Critical patent/UA36719A/ru
Publication of UA36719A publication Critical patent/UA36719A/ru

Links

Landscapes

  • Advance Control (AREA)

Abstract

Изобретение относится к высокопроизводительным устройствам вычислительной техники, в которых для повышения скорости обработки данных используется реконфигурируемый аппаратный ресурс и реконфигурируемый набор машинных команд, оптимизированные для каждого конкретного алгоритма. Целью изобретения является увеличение производительности мультизадачной вычислительной системы, имеющей систему защиты памяти путем динамичного реконфигурирования блока обработки команд и использования в процессоре реконфигурируемого аппаратного ресурса, использующегося для организации аппаратных блоков обработки данных, индивидуальных для каждой задачи.
UA2000020539A 2000-02-01 2000-02-01 Динамично реконфигурируемый процессор UA36719A (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
UA2000020539A UA36719A (ru) 2000-02-01 2000-02-01 Динамично реконфигурируемый процессор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
UA2000020539A UA36719A (ru) 2000-02-01 2000-02-01 Динамично реконфигурируемый процессор

Publications (1)

Publication Number Publication Date
UA36719A true UA36719A (ru) 2001-04-16

Family

ID=74182689

Family Applications (1)

Application Number Title Priority Date Filing Date
UA2000020539A UA36719A (ru) 2000-02-01 2000-02-01 Динамично реконфигурируемый процессор

Country Status (1)

Country Link
UA (1) UA36719A (ru)

Similar Documents

Publication Publication Date Title
HK1046050A1 (en) Allocation of data to threads in multi-threaded network processor
HK1049719A1 (en) Execution of multiple threads in a parallel processor
SG155038A1 (en) A multi-threaded packet processing engine for stateful packet processing
US6275891B1 (en) Modular and scalable system for signal and multimedia processing
TW200707331A (en) Multi-execution resource graphics processor
HK1049899A1 (en) Sdram controller for parallel processor architecture
HK1049716B (zh) 並行處理器結構
TW200723111A (en) An apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction
ATE362130T1 (de) Computer-peripheriegerät, das betreibbar bleibt, wenn die operationen des zentralprozessors suspendiert werden
MY118417A (en) Pci slot control apparatus with dynamic configuration for partitioned systems
DE69628493D1 (de) Cache-kohärentes Computersystem, das Entwertungs- und Rückschreiboperationen minimiert
WO2005073866A3 (en) Systems and methods for reconfigurable computing
AU7097900A (en) Branch instructions in a multithreaded parallel processing system
NO20022904D0 (no) System, innretning og dataprogram for allokering av ressurser til brukere
WO2004114088A3 (en) System and method of enhancing efficiency and utilization of memory bandwidth in reconfigurable hardware
ATE384992T1 (de) Digitale signalprozessorvorrichtung
WO1998043176A8 (en) Shared reconfigurable memory architectures for digital signal processing
ATE124553T1 (de) Modulares ein-/ausgabesystem für superrechner.
TW371732B (en) Computer system, device and operational frequency control method
MY145729A (en) Computing system capable of reducing power consumption by distributing execution of instruction across multiple processors and method therefore
TW200511035A (en) Multi-core multi-thread processor crossbar architecture
DE69113639D1 (de) Echtzeit-input/output-methode fuer ein vektor-prozessor-system.
UA36719A (ru) Динамично реконфигурируемый процессор
MY116719A (en) Using intelligent bridges with pico-code to improve interrupt response
TW346595B (en) Single-instruction-multiple-data processing with combined scalar/vector operations