UA20835U - System for determining optimal covering - Google Patents
System for determining optimal covering Download PDFInfo
- Publication number
- UA20835U UA20835U UAU200609054U UAU200609054U UA20835U UA 20835 U UA20835 U UA 20835U UA U200609054 U UAU200609054 U UA U200609054U UA U200609054 U UAU200609054 U UA U200609054U UA 20835 U UA20835 U UA 20835U
- Authority
- UA
- Ukraine
- Prior art keywords
- inputs
- outputs
- group
- output
- input
- Prior art date
Links
- 239000013598 vector Substances 0.000 claims abstract description 18
- 239000011159 matrix material Substances 0.000 description 3
- 230000008520 organization Effects 0.000 description 2
- 244000309464 bull Species 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
Description
Опис винаходуDescription of the invention
Корисна модель відноситься до обчислювальної техніки і призначена для пошуку і вибору оптимального 2 варіанта покриття.The useful model refers to computer technology and is intended for finding and choosing the optimal 2 coverage option.
Відомий пристрій для логічної обробки інформації, що містить вхідні шини коефіцієнтів рівняння, вхідну шину правої частини рівняння, шина результату, двійковий лічильник, групи з першою по п-ную елементів І, операційний пристрій, блок порівняння, тригер, два елементи НІ, два індикатори, генератор імпульсів, два елементи І, суматори по модулю 2, виходи операційного пристрою, елементи РІВНОЗНАЧНІСТЬ (а.с. СРСР 70 Мо1262519, кл. СО6Е 15/20, 1985р.).A well-known device for logical processing of information, containing input busses of coefficients of the equation, input bus of the right side of the equation, bus of the result, binary counter, groups with the first to nth elements of AND, operating device, block of comparison, flip-flop, two elements of NO, two indicators , pulse generator, two elements I, adders modulo 2, outputs of the operating device, elements EQUALITY (a.s. USSR 70 Mo1262519, class СО6Е 15/20, 1985).
Недоліком відомого пристрою є обмежені функціональні можливості.The disadvantage of the known device is limited functionality.
Відомий пристрій для рішення логічних рівнянь (а.с. СРСР Мо1411768, кл. ЗОбЕ15/20, опубл. 23.07.88р.1), що містить двійковий лічильник, блок пам'яті, виходи результату, групу інформаційних входів, два виходи пристрою, керуючий вхід, два елемента Мо, елемент І, тригер, групу керуючих входів, схему порівняння, причому виходи двійкового лічильника з'єднані з входами блока пам'яті, виходи якого з'єднані з виходами результата, група керуючих входів з'єднана з першою групою входів схеми порівняння, вихід якої з'єднай з входом тригера, вихід тригера з'єднай з другим виходом та через другий елемент НІ з'єднай з першим входом елемента |, керуючий вхід з'єднай з другим входом елемента І, вихід елемента | з'єднай з підсумовуючим входом двійкового лічильника, вихід переносу якого з'єднай з першим виходом та через перший елемент НІ з третім входом елемента.A well-known device for solving logic equations (a.s. of the USSR Mo1411768, class ЗОбЕ15/20, publ. 07.23.88 r.1), containing a binary counter, a memory block, result outputs, a group of information inputs, two device outputs, control input, two elements Mo, element I, flip-flop, group of control inputs, comparison circuit, and the outputs of the binary counter are connected to the inputs of the memory block, the outputs of which are connected to the outputs of the result, the group of control inputs is connected to the first a group of inputs of the comparison circuit, the output of which is connected to the trigger input, the trigger output is connected to the second output and through the second NO element, connected to the first input of the element |, the control input is connected to the second input of the AND element, the output of the element | connect to the summing input of the binary counter, the transfer output of which connect to the first output and through the first NO element to the third input of the element.
Недоліком відомого пристрою є обмежені функціональні можливості.The disadvantage of the known device is limited functionality.
Найбільш близьким по технічній суті і результату, що досягається є діагностичний процесор (Патент УкраїниThe closest in terms of technical essence and the result achieved is the diagnostic processor (Patent of Ukraine
Мо49639А, (з06Е11/25. Заявл. 14.01.2002; Опубл. 16.09.2002, Бюл. Мо9), що містить двійковий лічильник, блок пам'яті, виходи результату, групу інформаційних входів, два виходи пристрою, керуючий вхід, елемент І, причому виходи двійкового лічильника з'єднані з адресними входами блока пам'яті, групу керуючих входів. шоMo49639A, (z06E11/25. Application 14.01.2002; Publ. 16.09.2002, Bull. Mo9), containing a binary counter, a memory unit, result outputs, a group of information inputs, two device outputs, a control input, element I , and the outputs of the binary counter are connected to the address inputs of the memory block, a group of control inputs. what
Недоліком відомого пристрою є обмежені функціональні можливості, бо він не дозволяє проводити пошук і вибір оптимального варіанта покриття.The disadvantage of the well-known device is its limited functionality, because it does not allow searching and choosing the optimal cover option.
В основу корисної моделі поставлено задачу вдосконалення системи шляхом введення нового складу елементів, та нової організації взаємозв'язків між ними, забезпечити ширші функціональні можливості при о використанні корисної моделі, а саме - спроможність пошуку і вибору оптимального варіанта покриття. соThe useful model is based on the task of improving the system by introducing a new composition of elements and a new organization of relationships between them, providing wider functionality when using the useful model, namely the ability to search and choose the optimal cover option. co
Поставлене завдання вирішується тим, що автоматизована система пошуку оптимального покриття, яка має двійковий лічильник, блок пам'яті, виходи результату, групу інформаційних входів, два виходи пристрою, со керуючий вхід, елемент І, причому виходи двійкового лічильника з'єднані з адресними входами блока пам'яті, Га») групу керуючих входів, має К груп керуючих входів, К блоків множення векторів, К порогових елементів, блокThe task is solved by the fact that the automated system for finding the optimal coverage, which has a binary counter, a memory block, result outputs, a group of information inputs, two device outputs, a control input, an element AND, and the outputs of the binary counter are connected to the address inputs of a memory block, Ha") group of control inputs, has K groups of control inputs, K blocks of vector multiplication, K threshold elements, block
Зо керування, виходи кількості рішень, причому шина коду варіанта рішення блока керування з'єднана з першими с групами входів блоків множення векторів, виходами результату та інформаційними входами блока пам'яті, і-та група інформаційних входів з'єднана з другою групою входів і-о блока множення векторів, виходи і-го блока множення векторів з'єднані з першими групами входів і--о порогового елемента, і--а група керуючих входів « з'єднана з другою групою входів і--о порогового елемента, виходи порогових елементів з'єднані з входами елемента І, вихід якого з'єднаний з першим входом блока керування, підсумовуючим входом двійкового лічильника - с та першим виходом системи, керуючий вхід з'єднаний з другим входом блока керування, перший вихід блокаFrom the control, the outputs of the number of solutions, and the code bus of the decision variant of the control unit is connected to the first s groups of inputs of the vector multiplication units, the result outputs and the information inputs of the memory unit, and the group of information inputs is connected to the second group of inputs and -o of the vector multiplication block, the outputs of the i-th vector multiplication block are connected to the first groups of inputs of the i--o threshold element, and the i--a group of control inputs « is connected to the second group of inputs of the i--o threshold element, the outputs threshold elements are connected to the inputs of element I, the output of which is connected to the first input of the control unit, the summing input of the binary counter - s and the first output of the system, the control input is connected to the second input of the control unit, the first output of the block
І» керування з'єднаний з другим виходом системи, другий вихід блока керування з'єднаний з керуючим входом блока пам'яті, виходи двійкового лічильника з'єднані з виходами кількості рішень (і-ї,...,К).And" control is connected to the second output of the system, the second output of the control unit is connected to the control input of the memory unit, the outputs of the binary counter are connected to the outputs of the number of solutions (i-th,...,K).
Заявлена система має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих о властивостей - розширені функціональні можливості пристрою, а саме - спроможність пошуку та вибору ав! оптимального покриття.The proposed system has a new composition of elements and a new organization of relationships between them, that is, it contains a new set of features that provide new technical properties. The technical result, as a result of these properties, is the expanded functionality of the device, namely, the ability to search and select av! optimal coverage.
На Фіг.1 представлена функціональна схема автоматизованої системи пошуку оптимального покриття. со Автоматизована система пошуку оптимального покриття має групу інформаційних входів 1, групи керуючих со 20 входів 2, керуючий вхід 3, два виходи 4 та 5 пристрою, виходи результату б, двійковий лічильник 7, блок пам'яті 8, К блоків множення векторів 9, порогові елементи 10, блок керування 11, виходи кількості рішень, сл 12, причому виходи двійкового лічильника 7 з'єднані з адресними входами блока пам'яті 8, шина коду варіанта рішення блока керування 11 з'єднана з першими групами входів блоків множення векторів 9, виходами результату 6 та інформаційними входами блока пам'яті 8, і-та група інформаційних входів 2і з'єднана з другою групою 22 входів і-го блока множення векторів 9і, виходи і-о блока множення векторів 9і з'єднані з першими групами с входів і--о порогового елемента 10і, і-т-а група керуючих входів 2і з'єднана з другою групою входів і-го порогового елемента 10і, виходи порогових елементів 10 з'єднані з входами елемента | 13, вихід якого з'єднаний з першим входом блока керування 11, підсумовуючим входом двійкового лічильника 7 та першим виходом системи 4, керуючий вхід З з'єднаний з другим входом блока керування 11, перший вихід блока керування 60 з'єднаний з другим виходом системи 5, другий вихід блока керування 11 з'єднаний з керуючим входом блока пам'яті 8, виходи двійкового лічильника 7 з'єднані з виходами кількості рішень 12 (і-1,...,К).Fig. 1 shows the functional scheme of the automated system for searching for optimal coverage. Automated optimal coverage search system has a group of information inputs 1, control groups 20 inputs 2, control input 3, two device outputs 4 and 5, output outputs b, binary counter 7, memory block 8, K vector multiplication blocks 9, threshold elements 10, control unit 11, outputs of the number of solutions, sl 12, and the outputs of the binary counter 7 are connected to the address inputs of the memory unit 8, the code bus of the solution variant of the control unit 11 is connected to the first groups of inputs of the vector multiplication units 9 , the outputs of the result 6 and the information inputs of the memory block 8, the ith group of information inputs 2i is connected to the second group of 22 inputs of the i-th vector multiplication block 9i, the ith outputs of the vector multiplication block 9i are connected to the first groups with the i-th inputs of the threshold element 10i, the i-th group of control inputs 2i is connected to the second group of inputs of the i-th threshold element 10i, the outputs of the threshold elements 10 are connected to the inputs of the element | 13, the output of which is connected to the first input of the control unit 11, the summing input of the binary counter 7 and the first output of the system 4, the control input C is connected to the second input of the control unit 11, the first output of the control unit 60 is connected to the second output of the system 5, the second output of the control unit 11 is connected to the control input of the memory unit 8, the outputs of the binary counter 7 are connected to the outputs of the number of solutions 12 (i-1,...,K).
Працює система таким чиномThe system works like this
При описі роботи введені такі позначення: п - кількість рядків матриці,When describing the work, the following notations are introduced: n - the number of rows of the matrix,
К - кількість стовпців матриці; бо діа), ай - значення і-го стовпця матриці - подається на і-ту групу інформаційних входів 1;.K - the number of matrix columns; bo dia), ay - the value of the ith column of the matrix - is applied to the ith group of information inputs 1;.
ВА... ба) - двійкове число на шині коду варіанта рішення блока керування позначимо. січ, не; - двійкове число на виходах і-го блока множення векторів. рр ор - двійкове число, що подається на і-ту групу керуючих входів (задає поріг і-го порогового о елемента 10).ВА... ба) - the binary number on the code bus of the solution variant of the control unit will be denoted. January, no; - the binary number at the outputs of the ith block of vector multiplication. пр ор - a binary number applied to the i-th group of control inputs (sets the threshold of the i-th threshold o element 10).
На інформаційні входи 1 подаються відповідні значення двійкових чисел А. Спочатку всі елементи пам'яті схеми пристрою знаходяться у стані "0".The corresponding values of binary numbers A are applied to the information inputs 1. Initially, all the memory elements of the device scheme are in the "0" state.
На керуючий вхід З подається імпульс запуску і блок керування 11 послідовно формує значення двійкових кодів В на шині коду варіанта рішення. 1-ий блок множення векторів Зі проводить множення векторів А і В. |1 70 формує на виході вектор С-АХВ. Множення відбувається побітово. Пороговий елемент 10і порівнює значення кількості одиниць у векторі Сі (Ні) з заданим порогом Рі. Якщо Ні«Рі, то на виході порогового елемента 10Ї формується сигнал Уї-0, інакше Уї-1.A start pulse is applied to the control input C and the control unit 11 sequentially forms the values of the binary codes B on the code bus of the solution variant. The 1st block of multiplication of vectors Z performs the multiplication of vectors A and B. |1 70 forms the output vector C-АХВ. Multiplication is done bit by bit. The threshold element 10i compares the value of the number of units in the vector Si (Ni) with the given threshold Ri. If Ni"Ri, then the signal Ui-0 is formed at the output of the threshold element 10І, otherwise Ui-1.
На виході елемента І 13 формується добуток У-У 1х...У,. Рішення знайдено, якщо У-1. При цьому поступає сигнал на вихід 4 і свідчить про те, що знайдено рішення, а його вид подано на виходи результату 6; двійковий 72 лічильник 7 змінює свій стан на наступний (тобто додає одиницю). Блок керування 11 приймає сигнал о наявності рішення на свій перший вхід і формує сигнал запису, що поступає на відповідний вхід блока пам'яті 8, який записує знайдене рішення. Таким чином розглядуються усі варіанти рішення і знайдені рішення записуються.At the output of element I 13, the product U-U 1x...U, is formed. The solution is found if U-1. At the same time, a signal is sent to output 4 and indicates that a solution has been found, and its type is sent to the outputs of result 6; binary 72 counter 7 changes its state to the next one (that is, adds one). The control unit 11 receives a signal about the presence of a solution at its first input and forms a recording signal that enters the corresponding input of the memory unit 8, which records the found solution. In this way, all solution options are considered and the solutions found are recorded.
Після закінчення перегляду усіх можливих варіантів вказаний процес закінчується і на другому виході блока керування 11 і відповідно на другому виході системи 5 формується сигнал "1". На виходах 12 сформоване значення кількості рішень.After reviewing all possible options, the specified process ends and the second output of the control unit 11 and, accordingly, the second output of the system 5 generates a "1" signal. At outputs 12, the value of the number of solutions is formed.
Таким чином система послідовно генерує та аналізує варіанти вирішення задачі покриття з додатковими обмеженнями і формує множину рішень, тобто має ширші функціональні можливості.In this way, the system consistently generates and analyzes options for solving the coverage problem with additional constraints and forms a set of solutions, that is, it has wider functional capabilities.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
UAU200609054U UA20835U (en) | 2006-08-15 | 2006-08-15 | System for determining optimal covering |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
UAU200609054U UA20835U (en) | 2006-08-15 | 2006-08-15 | System for determining optimal covering |
Publications (1)
Publication Number | Publication Date |
---|---|
UA20835U true UA20835U (en) | 2007-02-15 |
Family
ID=37834643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
UAU200609054U UA20835U (en) | 2006-08-15 | 2006-08-15 | System for determining optimal covering |
Country Status (1)
Country | Link |
---|---|
UA (1) | UA20835U (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10443327B2 (en) | 2013-08-16 | 2019-10-15 | M-I L.L.C. | Separator and method of separation with a pressure differential device |
-
2006
- 2006-08-15 UA UAU200609054U patent/UA20835U/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10443327B2 (en) | 2013-08-16 | 2019-10-15 | M-I L.L.C. | Separator and method of separation with a pressure differential device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4980834B2 (en) | Arithmetic processor | |
US8935539B2 (en) | System and method for revising boolean and arithmetic operations | |
JP5364840B2 (en) | Encryption device | |
SE1350203A1 (en) | Device encryption process and process for unsafe environments | |
CN104917608B (en) | A kind of method of the anti-power consumption attack of key | |
UA20835U (en) | System for determining optimal covering | |
US7742595B2 (en) | Cryptographic method protected against covert channel type attacks | |
Taşkin et al. | Speeding up curve25519 using Toeplitz matrix-vector multiplication | |
Caforio et al. | A small GIFT-COFB: lightweight bit-serial architectures | |
CN114706557B (en) | ASIC chip and implementation method and device of Montgomery modular multiplication | |
TWI785952B (en) | Cipher accelerator and differential fault analysis method for encryption and decryption operations | |
McDonald et al. | Evaluating component hiding techniques in circuit topologies | |
US6766346B2 (en) | System and method for computing a square of a number | |
US9031230B2 (en) | Encryption processing device, encryption processing method, and program | |
TW200306492A (en) | Fast multiplication circuits | |
CN107463354A (en) | A kind of variable Montgomery modular multiplication circuits of dual domain degree of parallelism towards ECC | |
US11265145B2 (en) | Method and device for performing substitution table operations | |
Flórez-Gutiérrez et al. | Improving linear key recovery attacks using Walsh spectrum puncturing | |
RU2322688C2 (en) | Accelerated multiplier unit based on neurons | |
US20240281214A1 (en) | Method for selecting a value amongst two values recorded in two different registers | |
US20240322828A1 (en) | Apparatus and method for expanding round keys during data encryption | |
EP4346158A1 (en) | Cryptographic hardware accelerator with dummy-addressing of blocks for protection against physical attacks | |
EP3869728B1 (en) | Device protected against side-channel attacks | |
US9418041B2 (en) | Sample process ordering for DFT operations | |
JP4727237B2 (en) | Arithmetic apparatus and computer program |