UA139459U

UA139459U - Формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами

Info

Publication number: UA139459U
Application number: UAU201905807U
Authority: UA
Inventors: Микола Григорович Коробков; Олена Миколаївна Коробкова; Олександр Іванович Піскачов; Ірина Вікторівна Піскачова; Марина Олександрівна Колісник
Original assignee: Національний Аерокосмічний Університет Ім. М.Є. Жуковського "Харківський Авіаційний Інститут"
Priority date: 2019-05-27
Filing date: 2019-05-27
Publication date: 2020-01-10

Abstract

Формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами містить: спільне джерело живлення (±Е); реверсивний двійковий лічильник зі входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І. Вихід першого елемента І з'єднаний зі входом асинхронної установки тригера у нульовий стан. Другий вхід другого елемента І з'єднаний з виходом першого елемента АБО, перший вхід якого з'єднаний з виходом тригера. Вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан. Вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - з його входом дозволу режиму лічби. Тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора. Додатково введено: вхід асинхронної установки першого тригера в одиничний стан; другий тригер зі входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; третій елемент І; чотиривходовий елемент АБО; другий інвертор; першу і другу кнопки, що працюють на замикання; другий, третій і четвертий резистори, перші виводи яких з'єднані з плюсом джерела живлення. Другий вивід другого резистора утворює вивід рівня логічної одиниці. Другий вивід третього резистора з'єднано зі входом асинхронної установки тригера в одиничне стан і першим контактом першої кнопки. Другий вивід четвертого резистора з'єднано з другим входом першого елемента І і першим контактом другої кнопки. Другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення. Вхід другого інвертора з'єднано з виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО. Виходи другого, третього і четвертого розрядів лічильника з'єднані з останніми входами чотиривходового елемента АБО. Вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І, зі входом установки в одиничний стан другого тригера. Другий вхід третього елемента І з'єднано зі входом установки у нульовий стан другого тригера і виходом переповнення лічильника. Перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника. Вихід А>В цифрового компаратора, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО. При налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодам тактових імпульсів, і затримки початку формування відносно стартового імпульсу на шість періодів. Перший і четвертий входи паралельного завантаження лічильника з'єднані з прямим виходом другого тригера. Другий і третій входи паралельного завантаження лічильника з'єднано з інверсним виходом другого тригера. Перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля, другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці. Перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.

Description

цифрового компаратора, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО. При налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодам тактових імпульсів, і затримки початку формування відносно стартового імпульсу на шість періодів. Перший і четвертий входи паралельного завантаження лічильника з'єднані з прямим виходом другого тригера. Другий і третій входи паралельного завантаження лічильника з'єднано з інверсним виходом другого тригера. Перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля, другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці. Перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці. (й 3 р З о й 1 ! че ж ще. я 5 і й є |В з реготт

У Геснннн |, с 7 с - І й Я Е ! ше шк гу ШК. ев юю | Птн

ІІІ ск | пк п ! ще Би по | І" и щ ши ' ор щ м и

І 417 о». 16 і щи че 7 і 2» есооннн ро | Го» ще І ап | " З !

А. 16| нон 18 "7" ! чи | й -

Ї й Е чів з д У - ! шиЛлиИ Ше:

Ї що -к Си І, ві й ! в Пввййк їі заз си : сани Б ! й Е ще Ге ! сі жів | ми шк ше шк 4 о

Фіг. 1

Формувач належить до імпульсної техніки і призначений для формування періодичної послідовності з програмованою тривалістю імпульсів, періоду проходження і затримки початку формування відносно стартового імпульсу, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на його вхід з виходу зовнішнього кварцового генератора.

Відомі формувачі, які містять задавальний кварцовий генератор, що працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. А. С. СРСР Мо 307502. - бюл. Мо 20, 1971;

Тактовий генератор. А. С. СРСР Мо 354544. - Б. В. Мо 30, 1972).

Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налаштуванням на фіксований режим часових параметрів вихідної послідовності імпульсів.

Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю (патенти МоМо України на корисну модель 62517, 62519, 62520, 62522, 62525). Недолік цих пристроїв - складність їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних лічильників.

Найбільш близьким аналогом за технічною суттю і досягнутим результатом є формувач імпульсів (патент на корисну модель України Мо 61886, бюл. Мо 14, 2011), який містить спільне джерело живлення (ЗЕ); реверсивний двійковий лічильник, налаштований на режим віднімання, з входом дозволу синхронного паралельного завантаження і входами подачі змінних, що завантажуються (забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер з входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І! з'єднаний з входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента І з'єднаний з виходом першого елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний з входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано з виходом переповнення лічильника, а вихід - з його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора.

Недолік відомого пристрою - обмежені функціональні можливості.

В основу корисної моделі поставлено задачу розширення функціональних можливостей формувача періодичної послідовності імпульсів.

Поставлена задача вирішується тим, що формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами, який містить: спільне джерело живлення (хЕ); реверсивний двійковий лічильник, налаштований на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних (що забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І! з'єднаний зі входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента з'єднаний з виходом першого елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - 3 його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора, згідно з корисною моделлю, додатково введено: вхід асинхронної установки першого тригера в одиничний стан; другий тригер зі входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; третій елемент І; чотиривходовий елемент АБО; другий інвертор; першу і другу кнопки, що працюють на замикання: другий, третій і четвертий резистори, перші виводи яких з'єднані з плюсом джерела живлення; другий вивід другого резистора утворює вивід рівня логічної одиниці; другий вивід третього резистора з'єднано зі входом асинхронної установки тригера в одиничне стан і першим контактом першої кнопки; 60 другий вивід четвертого резистора з'єднано з другим входом першого елемента І! ії першим контактом другої кнопки; другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення; вхід другого інвертора з'єднано з виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО; виходи другого, третього і четвертого розрядів лічильника з'єднані з останніми входами чотиривходового елемента АБО; вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І, зі входом установки в одиничний стан другого тригера; другий вхід третього елемента ! з'єднано зі входом установки у нульовий стан другого тригера і виходом переповнення лічильника; перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника; вихід А»В цифрового компаратора, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО; при налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодам тактових імпульсів, і затримки початку формування відносно стартового імпульсу на шість періодів, першій і четвертий входи паралельного завантаження лічильника з'єднані з прямим виходом другого тригера, другий і третій входи паралельного завантаження лічильника з'єднано з інверсним виходом другого тригера; перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля, другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці; перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.

На фіг. 1 представлена схема формувача. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець верхнє (перше) кільце - граф переходів тригера 2, друге кільце значення сигналів на виході формувача, третє кільце - граф переходів лічильника із загальною вершиною, відповідною нульовому стану лічильника і тригерів, а на фіг. З зображені епюри, що ілюструють роботу для заданого варіанту настроювання.

Формувач містить реверсивний двійковий лічильник 1, який має вхід подачі тактових імпульсів С, вхід налаштування на режим підсумовування/віднімання Ш, вхід дозволу синхронного паралельного завантаження І і входи подачі даних при завантаженні бо, О:, ЮО2, Оз, вхід дозволу режиму лічби Е, вхід асинхронної установки у нульовий стан В, вихід переповнення Ри; перший 2 і другий З тригери з входами асинхронної установки нуля НК і

Зо одиниці 5; чотирирозрядний цифровий компаратор 4, який має першу групу входів Ао, Ан, А», Аз, другу групу входів Во, Ві, В2, Вз; перший, другий, третій керуючі входи І; перший 5, другий 6 і третій 7 двовходові елементи І; двовходовий елемен АБО 8; чотиривходовий елемент АБО 9; перший 10 ї другий 11 інвертори; перший НІ 12, другий На2 13, третій ВАЗ 14 і четвертий НА 15 резистори; кнопки етап 16 и тор 17, що працюють на замикання; конденсатор С1 18.

Перші виводи резисторів з'єднані з плюсом джерела живлення («тЕ), другий вивід резистора 13 утворює вивід рівня логічної одиниці "1". Другий вивід резистора 14 з'єднано з входом асинхронної установки тригера 2 в одиничний стан і першим контактом кнопки іа. Другий вивід резистора 15 з'єднано з входом елемента 5 і першим контактом кнопки бор. Другі контакти кнопок з'єднані із загальною точкою джерела живлення (-Е). Вхід інвертора 11 з'єднано з виходом першого (Фо) розряду лічильника, а його вихід з'єднано з першим входом елемента 9.

Виходи С 002 Оз лічильника з'єднані з останніми входами елемента 9. Вихід елемента 9 з'єднано з входом елемента 7 і входом 5 тригера 3. Другий вхід елемента 7 з'єднано з входом В тригера З і виходом переповнення лічильника 1.

Входи Оо, Оз паралельного завантаження лічильника з'єднано з прямим виходом (О»г) тригера 3. Входи 0, О», з'єднано з інверсним виходом (02) тригера 3. Перша група входів компаратора (Ао Ат Аг Аз) з'єднана з виходами відповідних розрядів (Сю Сх 2 Оз) лічильника.

Вихід А»В компаратора з'єднано з другим входом елемента 8, перший Во і четвертий Вз входи другої групи входів компаратора з'єднано з рівнем логічного нуля "0" (з мінусом джерела живлення), другий Ві: і третій В»е - з рівнем логічної одиниці (з другим виводом "1" резистора 13 (Вз3В2В1Во-0110). Перший і третій керуючі входи (І) компаратора з'єднано з рівнем логічного нуля "0, другий керуючий вхід з'єднано з рівнем логічної одиниці "1".

Працює формувач в наступній послідовності.

Наявність ланцюжка, що складається із сполучених послідовно резистора 12 і конденсатора 18, підключеного до шини живлячої напруги -Е, при включенні джерела живлення протягом певного проміжку часу (визначеного сталою часу ланцюга В: Сі) формує рівень логічного нуля на входах елементів 5, 6, забезпечуючи формування рівня логічного нуля на їх виходах, приєднаних до входу асинхронної установки у нульовий стан тригера 2 і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригер 2 і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля відповідно: на виході 60 А» компаратора, на виході тригера З і на виходах переповнення лічильника 1, що веде до формування рівня логічного нуля на вході ЕВ тригера 4 (забезпечуючи його нульовий стан), на виході елемента 8, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і після закінчення перехідного процесу, пов'язаного з зарядом конденсатора 18, коли напруга на ньому перевищить рівень логічного нуля, що забезпечує рівень логічного нуля на вході А лічильника 1. Оскільки режим асинхронної установки лічильника у нульовий стан має пріоритет по відношенню до всіх інших режимів, то до тих пір, поки на входах елемента 8 (а отже і на його виході) буде зберігатися рівень логічного нуля, нульовий стан лічильника 1 і тригерів 2, З буде залишатися незмінним.

При надходженні імпульсу запуску (5іап) на вхід 5 тригера З відбувається його перехід в одиничний стан (0-1), формуючи рівень логічної одиниці на виході елемента 9, а отже на вході і виході елемента б, формуючи рівень логічної одиниці на вході ЯК лічильника 1, знімає блокування нульового стану, і тоді нульове значення на вході дозволу синхронного паралельного завантаження лічильника 1 підготовлює його до прийому інформації з його входів

Оз020100-0110-6.

При надходженні першого (після закінчення перехідного процесу, пов'язаного з запуском) тактового імпульсу С по його фронту відбувається паралельне завантаження, лічильник переходить в стан Оз30020100-0110-6. В результаті цього переходу на виході переповнення лічильника 1 і виході елемента 7 формується одиничне, а на виході інвертора 11 (на вході Е лічильника 1) - нульове значення, що веде до заборони паралельного завантаження і дозволу режиму лічби лічильника 1. Початковий (нульовий) стан тригера 2 і нульове значення сигналу на виході формувача залишається незмінним.

При надходженні наступних тактових імпульсів вміст лічильника 1 зменшується. При цьому, до тих пір, поки вміст лічильника 1 буде перевищувати одиничне значення, нульове значення на виході елемента 10 і на прямому виході тригера 2, буде залишатися незмінним, що забезпечує незмінність нульового значення на виходах формувача.

Як тільки вміст лічильника 1 стає рівним 0001, на виході елемента 10 формується рівень логічного нуля, що веде до формування рівня логічного нуля на вході елемента 7 (на вході дозволу завантаження лічильника 1 і на вході 5 тригера 3, що веде до переходу його в одиничний стан, І тоді при надходженні наступного (сьомого) тактового імпульсу лічильник 1 переходить в стан, обумовлений значенням сигналів, сформованих на його входах паралельного завантаження (Оз Ю2 Ох Оо-1001), що веде до початку формування одиничного значення на виході формувача.

При надходженні наступних тактових імпульсів вміст лічильника 1 зменшується. При цьому, до тих пір, поки його вміст буде перевищувати значення, встановлене на входах другої групи компаратора (ВзВ2В1Во-0110), значення сигналу на виході формувача буде залишатися рівним 1. Як тільки вміст лічильника 1 стане рівним 0110, значення сигналу на виході формувача стане рівним 0. При надходженні наступних тактових імпульсів вміст лічильника 1 продовжує зменшуватися, а значення сигналу на виході залишатися рівним 0 до тих пір, доки вміст лічильника не стане рівним 0001. Як тільки лічильник 1 перейде в стан 0001, на виході елементів 10, 7 ії на вході дозволу завантаження лічильника 1 формується рівень логічного нуля. При надходженні наступного тактового імпульсу лічильник 1 знову переходить в стан 1001, формуючи одиничне значення на виході. При надходженні наступних тактових імпульсів процеси повторюються.

Таким чином, після закінчення перехідного процесу, пов'язаного з запуском, під час вступу на вхід формувача періодичної послідовності імпульсів (з періодом, рівним Т) на виході формувача генерується періодична послідовність імпульсів, кратна періоду тактових імпульсів, часові параметри яких тривалість імпульсу їй - ЗТ, тривалість паузи їп - 6Т, тривалість затримки початку формування відносно стартового імпульсу із - 6Т, період проходження Те - 9Т.

Зупинка режиму формування вихідної послідовності здійснюється натисненням кнопки бор, що формує рівень логічного нуля на вході А тригера 2, що призводить до переходу його в нульовий стан (01-00). Момент натиснення асинхронний по відношенню до імпульсів тактового генератора і до стану лічильника 1 і тригерів 2, 3. Якщо в момент натиснення вміст лічильника 1 менший або дорівнює 0110, то при переході тригера в нульовий стан на входах елемента 9 і на його виході буде сформований рівень логічного нуля, обумовлюючи рівень нуля на вході і на виході елемента 6, що призведе переходу лічильника 1 в нульовий стан, а отже, до припинення режиму генерації.

Якщо в момент натиснення кнопки 5іор вміст лічильника 1 більше 0110, то при переході тригера 2 в нульовий стан одиничне значення на виході елемента 9 залишиться незмінним, оскільки на виході компаратора 4 рівень логічної одиниці. Звідси випливає, що в цьому випадку 60 в момент надходження тактових імпульсів припинення генерації не відбудеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу в сформованій вихідний послідовності. При надходженнях кожного чергового імпульсу на вхід формувача С буде відбуватися перехід лічильника 1 відповідно до алгоритму до тих пір, поки його вміст не стане рівним 0110, обумовлюючи рівень нуля на вході і виході елемента 6, що призведе до переходу лічильника 1 в нульовий стан, а отже, до припинення режиму генерації. З надходженням наступного імпульсу, що запускає еїап, всі процеси повторюються.

Оскільки момент натиснення кнопки 5іагї асинхронно по відношенні до тактових імпульсів, то тривалість затримки початку формування знаходиться у діапазоні: бТ««7Т.

Технічний результат - спрощення структури формувача, а також розширення його функціональних можливостей і області використання за рахунок забезпечення затримка початку формування відносно стартового сигналу.

Claims

ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами, який містить: спільне джерело живлення (ЖЕ); реверсивний двійковий лічильник, налаштований на режим віднімання, зі входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних (що забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; інвертор; тригер зі входом асинхронної установки у нульовий стан; перший і другий елементи І; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднаний зі входом асинхронної установки тригера у нульовий стан, другий вхід другого елемента І з'єднаний з виходом першого елемента АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний зі входом асинхронної установки лічильника у нульовий стан; вхід інвертора з'єднано зі виходом переповнення лічильника, а вихід - з його входом дозволу режиму лічби, тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу Зо зовнішнього кварцового генератора, який відрізняється тим, що введено: вхід асинхронної установки першого тригера в одиничний стан; другий тригер зі входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; третій елемент Р; чотиривходовий елемент АБО; другий інвертор; першу і другу кнопки, що працюють на замикання: другий, третій і четвертий резистори, перші виводи яких з'єднані з плюсом джерела живлення; другий вивід другого резистора утворює вивід рівня логічної одиниці; другий вивід третього резистора з'єднано зі входом асинхронної установки тригера в одиничний стан і першим контактом першої кнопки; другий вивід четвертого резистора з'єднано з другим входом першого елемента І і першим контактом другої кнопки; другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення; вхід другого інвертора з'єднано з виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО; виходи другого, третього і четвертого розрядів лічильника з'єднані з останніми входами чотиривходового елемента АБО; вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І, зі входом установки в одиничний стан другого тригера; другий вхід третього елемента І з'єднано зі входом установки у нульовий стан другого тригера і виходом переповнення лічильника; перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника; вихід АВ цифрового компаратора, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО; при налаштуванні формувача на формування періодичної послідовності, тривалість імпульсів якої дорівнює трьом періодам тактових імпульсів, період проходження дорівнює дев'яти періодів тактових імпульсів, і затримки початку формування відносно стартового імпульсу на шість періодів, перший і четвертий входи паралельного завантаження лічильника з'єднані з прямим виходом другого тригера, другий і третій входи паралельного завантаження лічильника з'єднано з інверсним виходом другого тригера; перший і четвертий входи другої групи входів компаратора з'єднано з рівнем логічного нуля, другий і третій входи другої групи входів компаратора з'єднано з рівнем логічної одиниці; перший і третій керуючі входи компаратора з'єднано з рівнем логічного нуля, другий керуючий вхід з'єднано з рівнем логічної одиниці.