UA137898U - Формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами - Google Patents

Abstract

Формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами містить реверсивний двійковий лічильник, налаштований на режим віднімання, з входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; тригер з входом асинхронної установки нуля, перший і другий двовходові елементи І, двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключений до джерела живлення. Додатково введено вхід асинхронної установки першого тригера в одиничний стан, другий тригер з входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; чотиривходовий елемент АБО; третій і четвертий елементи І; другий інвертор; перша і друга кнопки, що працюють на замикання; другий, третій і четвертий резистори.

Description

Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності з програмованою тривалістю імпульсів, періоду проходження і затримки початку формування відносно стартового імпульсу, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на його вхід з виходу зовнішнього кварцового генератора.

Відомі формувачі, які містять задаючий кварцовий генератор, що працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. А. С. СРСР Мо 307502. - Б. В. Мо 20, 1971; Тактовий генератор. А. С. СРСР Мо 354544. - Б.В. Мо 30, 1972).

Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налаштуванням на фіксований режим часових параметрів вихідної послідовності імпульсів.

Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю і фіксованою шпаруватістю (патенти України на корисну модель МоМо 62517, 62519, 62520, 62522, 62525). Недолік цих пристроїв - складність їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних лічильників.

Найбільш близьким за технічною суттю і досягнутим результатом є формувач імпульсів (патент на корисну модель України Мо 61886, бюл. Мо 14, 2011), який містить реверсивний двійковий лічильник, налаштований на режим віднімання, з входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних (що забезпечують налаштування формувача на задані часові параметри вихідних імпульсів), входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; стартостопний пристрій, що містить тригер з входом асинхронної установки нуля, перший і другий двоходові елементи І, перший і другий елементи АБО; вихід переповнення лічильника з'єднаний з входом інвертора, вихід якого з'єднаний з його входом дозволу режиму лічби; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключений до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднаний з входом асинхронної установки тригера в нульовий стан, другий вхід другого елемента І з'єднаний з виходом двовходового елемента

АБО, перший вхід якого з'єднаний з виходом тригера, вихід другого елемента І з'єднаний з входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора.

Недолік відомого пристрою - обмежені функціональні можливості.

В основу корисної моделі поставлено задачу розширення функціональних можливостей формувача періодичної послідовності імпульсів.

Поставлена задача вирішується тим, що в формувачі періодичної послідовності імпульсів з перенастроюваними часовими параметрами, який містить реверсивний двійковий лічильник, налаштований на режим віднімання, з входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; тригер з входом асинхронної установки нуля, перший і другий двовходові елементи І, двовходовий елемент АБО; вихід переповнення лічильника з'єднаний з входом інвертора, вихід якого з'єднаний з його входом дозволу режиму лічби; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключений до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднано з входом асинхронної установки тригера в нульовий стан, другий вхід другого елемента | з'єднано з виходом двовходового елемента

АБО, перший вхід якого з'єднано з виходом тригера, вихід другого елемента І з'єднано з входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора, відповідно до корисної моделі, введено вхід асинхронної установки першого тригера в одиничний стан, другий тригер з входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; чотиривходовий елемент

АБО; третій і четвертий елементи І!; другий інвертор, перша і друга кнопки, що працюють на замикання; другий, третій і четвертий резистори, перші виводи яких з'єднано з плюсом джерела живлення, формуючи рівень логічної одиниці на їх других виводах, другий вивід другого резистора утворює вивід рівня логічної одиниці; другий вивід третього резистора з'єднано з входом асинхронної установки тригера в одиничний стан і першим контактом першої кнопки; 60 другий вивід четвертого резистора з'єднано з другим входом першого елемента І і першим контактом другої кнопки; другі контакти кнопок з'єднано з загальною точкою (мінусом) джерела живлення; вхід другого інвертора з'єднано з виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО; виходи другого, третього і четвертого розрядів лічильника з'єднано з іншими входами чотиривходового елемента АБО; вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І і входом установки в одиничний стан другого тригера; другий вхід третього елемента

Ї з'єднано з входом установки у нульовий стан другого тригера і виходом переповнення лічильника, перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника; вихід АВ цифрового компаратора з'єднано з першим входом четвертого елемента

І, вихід якого утворює вихід формувача; при налаштуванні формувача на формування періодичної послідовності з періодом проходження, рівним дванадцяти періодам тактових імпульсів, тривалістю імпульсів на виході формувача, що дорівнює п'яти періодам тактових імпульсів і затримкою початку формування щодо стартового імпульсу на десять періодів, перший вхід паралельного завантаження лічильника з'єднано з загальною точкою - мінусом джерела живлення (рівнем логічного нуля), другий вхід паралельного завантаження лічильника з'єднано з інверсним виходом другого тригера, третій вхід паралельного завантаження лічильника з'єднано з прямим виходом другого тригера і другим входом четвертого елемента Ї, четвертий вхід паралельного завантаження лічильника з'єднано з другим виводом другого резистора (рівнем логічної одиниці); перший, другий і третій входи другої групи входів компаратора пов'язані з рівнем логічної одиниці, четвертий вхід другої групи входів компаратора з'єднано з рівнем логічного нуля; керуючі входи компаратора І (А», Ах) з'єднані з рівнем логічного нуля, керуючий вхід І (А-) з'єднано з рівнем логічної одиниці.

На фіг. 1 зображена схема формувача, на фіг. 2 - граф переходів формувача, на фіг. З - епюри, що ілюструють роботу для заданого варіанта настроювання.

Формувач містить реверсивний двійковий лічильник 1, який має вхід подачі тактових імпульсів С, вхід налаштування на режим підсумовування/віднімання Ш, вхід дозволу синхронного паралельного завантаження І і входи подачі даних при завантаженні бо, О:, ЮО2, Оз, вхід дозволу режиму лічби Е, вхід асинхронної установки в нульовий стан В, вихід переповнення Ра, перший тригер З з входами асинхронної установки нуля В і одиниці 5; другий

Зо тригер 4 з входами асинхронної установки нуля КВ і одиниці 5; чотирирозрядний цифровий компаратор 5; перший 6, другий 7, третій 8 і четвертий 9 двовходові елементи І; двовходовий елемент АБО 10; чотиривходовий елемент АБО 11; перший 12 їі другий 13 інвертори; перший 14, другий 15, третій 16 і четвертий 17 резистори, перші виводи яких з'єднані з плюсом джерела живлення, формуючи рівень логічної одиниці на їх других виводах, другий вивід другого резистора утворює вивід рівня логічної одиниці; другий вивід третього резистора з'єднано з входом асинхронної установки тригера в одиничний стан і першим контактом першої кнопки; другий вивід четвертого резистора з'єднано з другим входом першого елемента І! і першим контактом другої кнопки; другі контакти кнопок з'єднані з загальною точкою (мінусом) джерела живлення; перша 18 і друга 19 кнопки, що працюють на замикання, конденсатор 2.

Вихід переповнення Ра лічильника 1 з'єднано з входом інвертора 12, входом елемента 8 і входом Е тригера 4; вихід інвертора 12 з'єднано з входом Е лічильника 1.

Ланцюжок, що складається з послідовно з'єднаних резистора 14 і конденсатора 2, підключено до джерела живлення, а їх загальна точка з'єднана з першими входами елементів 6 та 7. Вихід елемента б з'єднано з входом А тригера 3. Другий вхід елемента 7 з'єднано з виходом елемента 10, перший вхід якого з'єднано з прямим виходом тригера 3, а другий - з виходом А» компаратора 5. Вихід елемента 7 з'єднано з входом КЕ лічильника 1. Тактовий вхід С лічильника 1 утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора. Перші виводи резисторів 15, 16, 17 з'єднані з плюсом джерела живлення. Другий вивід резистора 15 утворює вивід рівня логічної одиниці "1". Другий вивід резистора 16 з'єднано з входом 5 тригера З і першим контактом кнопки 18. Другий вивід резистора 17 з'єднано з другим 6 і першим контактом кнопки 19. Другі контакти кнопок з'єднані із загальною точкою (мінусом) джерела живлення. Вхід інвертора 13 з'єднано з виходом Со лічильника 1, а його вихід з'єднано з першим входом елемента 11. Виходи СО О2 Оз лічильника 1 з'єднані з іншими входами елемента 11. Вихід елемента 11 з'єднано з першим входом елемента 8 і входом 5 тригера 4. Другий вхід елемента 8 з'єднано з входом РА другого тригера 4 і виходом Ра лічильника. Перша група входів АзАгАчтАо компаратора 5 з'єднана з виходами відповідних розрядів С3020)10)ю лічильника 1; вихід А»В компаратора 5 з'єднано з першим входом елемента 9, вихід якого утворює вихід формувача РК.

Перший вхід Оо паралельного завантаження лічильника 1 з'єднано з рівнем логічного нуля "0" бо (із загальною точкою - мінусом джерела живлення), другий вхід 0: з'єднано з інверсним виходом тригера 4, третій вхід ЮО2 з'єднано з прямим виходом тригера 4 і другим входом елемента 9, четвертий вхід Оз з'єднано з рівнем логічної одиниці (з другим виводом резистора 15). Перший, другий і третій входи Во Во Во другої групи входів компаратора 5 з'єднані з рівнем логічної одиниці, четвертий вхід Вз з'єднано з рівнем логічного нуля. Керуючі входи компаратора Т (А»,

Ас) з'єднані з рівнем логічного нуля, керуючий вхід І (Ах) з'єднано з рівнем логічної одиниці.

Працює формувач в наступній послідовності.

Наявність ланцюжка, що складається із сполучених послідовно резистора 14 і конденсатора 2, підключеного до шини живлячої напруги Е, при включенні джерела живлення протягом певного проміжку часу (визначеного сталою часу ланцюга ЕВ: Сі) формує рівень логічного нуля на входах елементів б, 7, забезпечуючи формування рівня логічного нуля на їх виходах, приєднаних до входів асинхронної установки в нульовий стан тригера З і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, тригер З і лічильник 1 переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виході тригера 4 і на виході переповнення лічильника 1, що веде до формування рівня логічного нуля на виході елемента 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного з зарядом конденсатора 17, коли напруга на ньому перевищить рівень логічного нуля, що забезпечує рівень логічного нуля на входах В асинхронної установки лічильника 1 в нульовий стан. Оскільки режим асинхронної установки лічильника 1 в нульовий стан має пріоритет по відношенню до всіх інших режимів, то до тих пір, поки на вході елемента АБО 10 (а отже і на його виході) буде зберігатися рівень логічного нуля, нульовий стан лічильника 1 буде залишатися незмінним.

При натисненні кнопки 5іап формується нульове значення на вхід 5 тригера З і відбувається його перехід в одиничний стан 0-1, формуючи рівень логічної одиниці на виході елемента 10, а отже на вході і виході елемента 7, що забезпечує рівень логічної одиниці на вході А лічильника 1, знімаючи блокування, і тоді активне значення на вході дозволу синхронного паралельного завантаження лічильника 1 підготовлює до прийому інформації з входів Оз ЮО2 Ю0ї Бо-0011.

При надходженні першого (після закінчення перехідного процесу, пов'язаного з запуском) тактового імпульсу С по його фронту відбувається паралельне завантаження, лічильник 1 переходить в стан Оз302010)0-0011. В результаті цього переходу на виході переповнення

Зо лічильника 1 і виході елемента 7 формується одиничне, а на виході інвертора 12 - нульове значення, що веде до заборони паралельного завантаження та дозволу режиму лічби лічильника 1. Початковий (нульовий) стан лічильника 1 і нульове значення сигналу на виході формувача залишається незмінним.

При надходженні другого тактового імпульсу (після закінчення перехідного процесу) вміст лічильника 1 стає рівним 0001, в результаті чого на виході елемента 10 формується рівень логічного нуля, що веде до формування рівня логічного нуля на вході елемента 7 (на вході дозволу завантаження лічильника 1. І тоді при надходженні наступного (третього) тактового імпульсу лічильник 1 переходить в нульовий стан, а лічильник 1 - в стан, обумовлений значенням сигналів на його входах паралельного завантаження (Оз Ю2 01 Юо-1011), що веде до формування одиничного значення на виході формувача. При цьому до тих пір, поки вміст лічильника 1 буде перевищувати значення, встановлене на входах другої групи компаратора 5 (0111), значення сигналу на виході формувача буде залишатися рівним 1. Як тільки вміст лічильника 1 стане рівним 0111, значення сигналу на виході формувача стане рівним 0. При надходженні наступних тактових імпульсів вміст лічильника продовжує зменшуватися, а значення сигналу на виході залишатися рівним 0 до тих пір, поки вміст лічильника 1 не стане рівним 0001. Як тільки лічильник 1 перейде в стан 0001, на виході елементів 11 та 7 і на вході дозволу завантаження лічильника 1 формується рівень логічного нуля. При надходженні наступного тактового імпульсу лічильник 1 знову переходить в стан 1011, формуючи середнє арифметичне значення на виході. При надходженні наступних тактових імпульсів процеси повторюються.

Таким чином, після закінчення перехідного процесу, пов'язаного з запуском, під час вступу на вхід формувача періодичної послідовності імпульсів (з періодом, рівним Т) на виході формувача генерується періодична послідовність імпульсів, кратна періоду тактових імпульсів, часові параметри яких (тривалість імпульсу ї-4Т, тривалість паузи їп-7Т, тривалість затримки із початку формування відносно стартового імпульсу на три періоди тактових імпульсів 8-3Т, період проходження Те-11Т) визначаються значеннями настроюваних змінних, встановлених на входах паралельного завантаження лічильника 1 і компаратора 5.

Зупинка режиму формування вихідної послідовності здійснюється подачею імпульсу, що відповідає рівню логічного нуля, на вхід зупинки бор, що формує активний рівень сигналу на бо вході асинхронної установки А тригера 3, що призводить до переходу його в нульовий стан

(0-0). Імпульс 5іор асинхронний по відношенню до імпульсів тактового генератора і до стану лічильника 1.

Якщо в момент надходження імпульсу Сіор вміст лічильника 1 менше або дорівнює 0111, то при переході тригера в нульовий стан на входах елемента 9 і на його виході буде сформований рівень логічного нуля, обумовлюючи рівень нуля на вході і на виході елемента 6, що призведе до блокування нульового стану лічильника 1 і його переходу в нульовий стан, а отже, до припинення режиму генерації.

Якщо в момент надходження імпульсу 5іор вміст лічильника 1 більше 0111, то при переході тригера З в нульовий стан одиничне значення на виході елемента 9 залишиться незмінним, оскільки на виході компаратора 5 рівень логічної одиниці. Звідси випливає, що в цьому випадку в момент надходження імпульсу 5іор припинення генерації не відбудеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу в сформованій вихідній послідовності. При надходженнях кожного чергового імпульсу на вхід формувача С буде відбуватися перехід лічильника 1 відповідно до алгоритму до тих пір, поки його вміст не стане рівним 0111, обумовлюючи рівень нуля на вході і виході елемента 6, що призведе до переходу лічильника 1 в нульовий стан, а отже, до припинення режиму генерації. З надходженням наступного імпульсу, що запускає бат, всі процеси повторюються.

На відміну від відомого заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, які забезпечують нові технічні властивості. Технічний результат - спрощення структури формувача, а також розширення його функціональних можливостей та область використання формувача.

Claims (1)

1. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач періодичної послідовності імпульсів з перенастроюваними часовими параметрами, який містить реверсивний двійковий лічильник, налаштований на режим віднімання, з входом дозволу синхронного паралельного завантаження і входами подачі завантажуваних змінних, входом дозволу режиму лічби і входом асинхронної установки у нульовий стан, виходом переповнення; тригер з входом асинхронної установки нуля, перший і другий двовходові елементи І. двовходовий елемент АБО; вихід переповнення лічильника з'єднаний з входом інвертора, вихід якого з'єднаний з його входом дозволу режиму лічби; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключений до джерела живлення, загальна точка яких з'єднана з першими входами першого і другого елементів І, вихід першого елемента І з'єднано з входом асинхронної установки тригера в нульовий стан, другий вхід другого елемента І з'єднано з виходом двовходового елемента АБО, перший вхід якого з'єднано з виходом тригера, вихід другого елемента І з'єднано з входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача, на який надходить безперервна періодична послідовність імпульсів з виходу зовнішнього кварцового генератора, який відрізняється тим, що введено вхід асинхронної установки першого тригера в одиничний стан, другий тригер з входами асинхронної установки у нульовий і одиничний стан; чотирирозрядний цифровий компаратор; чотиривходовий елемент АБО; третій і четвертий елементи І; другий інвертор, перша і друга кнопки, що працюють на замикання; другий, третій і четвертий резистори, перші виводи яких з'єднано з плюсом джерела живлення, формуючи рівень логічної одиниці на їх других виводах, другий вивід другого резистора утворює вивід рівня логічної одиниці; другий вивід третього резистора з'єднано з входом асинхронної установки тригера в одиничний стан і першим контактом першої кнопки; другий вивід четвертого резистора з'єднано з другим входом першого елемента І і першим контактом другої кнопки; другі контакти кнопок з'єднано з загальною точкою (мінусом) джерела живлення; вхід другого інвертора з'єднано з виходом першого (молодшого) розряду лічильника, а його вихід з'єднано з першим входом чотиривходового елемента АБО; виходи другого, третього і четвертого розрядів лічильника з'єднано з іншими входами чотиривходового елемента АБО; вихід чотиривходового елемента АБО з'єднано з першим входом третього елемента І і входом установки в одиничний стан другого тригера; другий вхід третього елемента І з'єднано з входом установки у нульовий стан другого тригера і виходом переповнення лічильника, перша група входів компаратора з'єднана з виходами відповідних розрядів лічильника; вихід А»В цифрового компаратора з'єднано з першим входом четвертого елемента І, вихід якого утворює вихід формувача; при налаштуванні формувача на формування періодичної послідовності з періодом проходження, рівним дванадцяти періодам тактових імпульсів, тривалістю імпульсів на виході формувача, що дорівнює п'яти періодам тактових імпульсів і затримкою початку формування щодо стартового 60 імпульсу на десять періодів, перший вхід паралельного завантаження лічильника з'єднано з загальною точкою - мінусом джерела живлення (рівнем логічного нуля), другий вхід паралельного завантаження лічильника з'єднано з інверсним виходом другого тригера, третій вхід паралельного завантаження лічильника з'єднано з прямим виходом другого тригера і другим входом четвертого елемента І, четвертий вхід паралельного завантаження лічильника з'єднано з другим виводом другого резистора (рівнем логічної одиниці); перший, другий і третій входи другої групи входів компаратора пов'язані з рівнем логічної одиниці, четвертий вхід другої групи входів компаратора з'єднано з рівнем логічного нуля; керуючі входи компаратора І (А», А) з'єднані з рівнем логічного нуля, керуючий вхід І (А-) з'єднано з рівнем логічної одиниці. ож ав ПЕК св, Й щи нні КЕ ЯК нен, і ЖЕНЕ | з Ве п З ши: У 1 | Кн Е кни хх У ШЕ 15 13 зе . Я Е ! ще ше . НІМ Її Ї най "кн | кан ше КЕ ше 3 ТОБ зач 5 Ї су МК ! ШЕ КЕШ: на ни ШЕ Не вч на Еш ШЕ ! женні й ! я 1 - ше ЩЕ. тії ї шк КшШЕ ще Мило Еш нот м. ! ша ше Дн З уже с т г ! і

   Фіг. 1 ф-но і-й ооо і Зеарожотн ооо

   Фіг. 2 г ожв що «кн І ОВО ОВВОВХВВВ ОО ВВ в; М В п ВВЕ нини м а о м п п п м і і і о й Е ни НН НН І ск днниу кн нн нн нн пк нн інн ок сек кни Ї шої У ЕЕ В М І І В В А ВЕ ВЕ дерен» етери ротор вот ет Вр у риттх ВК ННЯ ЕТ ех и В Й НЕ СНЕМЕ ЕМ ВЗН ВВ В НЕННЯ НН ІЕЕ НЕ В В ЗАЯВ ИН АЕН МАННЯ С. з детские і и и в и а и и ни и и и нн ЕН НН КЕН ся ВИН В МИ МЕ КИ МЕ СО ЕЕ З ТОК МІН ЖЕ ПЕНІ ке З о М о п п п п п п п п р пр п о з п п і В р о М і и п: Пр З ВИ В о м М п п п в с ен Ге пове ооо вена осв с мир шмашшюм шана мл нн ж п п п м п о п п ЕЕ НЕ НН ЕЕ о. о чи я чи чи з чи - че чи ки се м -ї ЧК а и ОК В В В ВН ВХ ОК У Її ех НИ МИ Еш М МЕ Не ще МНН не ЕН НЕ ик в ВМС ТЛ ТОСТ ом мен ин ин шк НЕ М В в НН І ЕЕ ДИ ее КЕ пев а арт тт ав о ВВ вх ЕВ Не ово ов : : ши шин ши сн м а

   Фіг. З