UA133088U

UA133088U - Buffer cascade

Info

Publication number: UA133088U
Application number: UAU201809904U
Authority: UA
Inventors: Олексій Дмитрович Азаров; Сергій Віталійович Богомолов; Євгеній Сергійович Генеральницький
Original assignee: Вінницький Національний Технічний Університет
Priority date: 2018-10-04
Filing date: 2018-10-04
Publication date: 2019-03-25

Abstract

Буферний каскад містить десять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, колектори транзисторів, емітери транзисторів. У нього введено одинадцятий, дванадцятий, тринадцятий та чотирнадцятий транзистори.The buffer stage contains ten transistors, two current sources, positive and negative bus bars, input and output buses, transistor collectors, transistor emitters. He introduced eleventh, twelfth, thirteenth, and fourteenth transistors.

Description

Корисна модель належить до імпульсної техніки і може бути використана в аналого- цифрових перетворювачах і цифрових вимірювальних приладах.The useful model belongs to pulse technology and can be used in analog-to-digital converters and digital measuring devices.

За аналог вибрано буферний каскад (патент України Мо 15896 м. кл., НОЗК 5/22, МПК 2006,As an analogue, a buffer cascade was chosen (patent of Ukraine Mo 15896 m. kl., NOZK 5/22, IPC 2006,

СОБВ 1/00, бюл. Ме7, 2006бр), який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідна шина з'єднана з базами четвертого та п'ятого транзисторів, колектори яких з'єднані з колекторами шостого та третього транзисторів відповідно, та емітерами сьомого та другого транзисторів відповідно, база та колектор першого транзистора об'єднані і приєднані до шини додатного живлення через перше джерело струму, а також до бази другого транзистора, база сьомого транзистора з'єднана з шиною від'ємного живлення через друге джерело струму, колектори другого та сьомого транзисторів з'єднані з шинами додатного та від'ємного живлення відповідно, який відрізняється тим, що у нього введені дев'ятий, десятий, одинадцятий, дванадцятий транзистори, причому база кожного з них з'єднана з його колектором, емітер восьмого транзистора з'єднаний з базою сьомого транзистора та першим виводом другого джерела струму, емітери дев'ятого та десятого транзисторів з'єднані з емітерами четвертого та п'ятого транзисторів відповідно, бази та колектори дев'ятого та десятого транзисторів з'єднані з базами третього та шостого транзисторів відповідно, а також база та колектор дев'ятого транзистора з'єднані з емітером першого транзистора, база та колектор десятого транзистора з'єднані з базою та колектором восьмого транзистора, емітери третього та шостого транзисторів з'єднані з емітерами одинадцятого та дванадцятого транзисторів відповідно, бази і колектори одинадцятого та дванадцятого транзисторів з'єднані з вихідною шиною.SOBV 1/00, bull. Me7, 2006br), which contains eight transistors, two current sources, positive and negative power buses, input and output buses, and the input bus is connected to the bases of the fourth and fifth transistors, the collectors of which are connected to the collectors of the sixth and the third transistors, respectively, and the emitters of the seventh and second transistors, respectively, the base and collector of the first transistor are combined and connected to the positive supply bus through the first current source, and also to the base of the second transistor, the base of the seventh transistor is connected to the negative bus power through the second current source, the collectors of the second and seventh transistors are connected to the buses of the positive and negative power supply, respectively, which differs in that the ninth, tenth, eleventh, twelfth transistors are introduced into it, and the base of each of them is connected to its collector, the emitter of the eighth transistor is connected to the base of the seventh transistor and the first terminal of the second current source, the emitters of the ninth and tenth transistors are connected nani with the emitters of the fourth and fifth transistors, respectively, the bases and collectors of the ninth and tenth transistors are connected to the bases of the third and sixth transistors, respectively, and the base and collector of the ninth transistor are connected to the emitter of the first transistor, the base and the collector of the tenth transistor is connected to the base and collector of the eighth transistor, the emitters of the third and sixth transistors are connected to the emitters of the eleventh and twelfth transistors, respectively, the bases and collectors of the eleventh and twelfth transistors are connected to the output bus.

Недоліками найближчого аналогу є низька точність, що викликано значною вихідною напругою зміщення нуля через неідентичність параметрів пар п-р-п та р-п-р транзисторів у верхньому та нижньому каналах.The disadvantages of the closest analogue are low accuracy, which is caused by a significant zero offset output voltage due to the non-identity of the parameters of pairs of p-p-p and p-p-p transistors in the upper and lower channels.

За прототип вибрано буферний каскад (патент України Мо 51014 м. кл., НОЗК 5/22, МПК 2009, 5058 1/00, бюл. Ме12, 2010р), який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та сьомогоA buffer cascade (Ukrainian patent Mo 51014 m.cl., NOZK 5/22, IPC 2009, 5058 1/00, Bull. Me12, 2010) was chosen as the prototype, which contains eight transistors, two current sources, positive and negative buses supply, input and output buses, and the input bus is connected to the bases of the fourth and fifth transistors, the collectors of the second and seventh transistors are connected to the positive and negative supply buses, respectively, the emitters of the second and seventh

Зо транзисторів з'єднано з колекторами третього та шостого транзисторів відповідно, колектор першого транзистора з'єднано з шиною додатного живлення через відповідні виводи першого джерела струму, колектор восьмого транзистора з'єднано з шиною від'ємного живлення через відповідні виводи другого джерела струму, який відрізняється тим, що у нього введено дев'ятий та десятий транзистори, причому бази другого та сьомого транзисторів з'єднано з колекторами першого та восьмого транзисторів відповідно, а бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, колектори та бази дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів та з'єднано з вихідною шиною.Of the transistors are connected to the collectors of the third and sixth transistors, respectively, the collector of the first transistor is connected to the positive power bus through the corresponding terminals of the first current source, the collector of the eighth transistor is connected to the negative power bus through the corresponding terminals of the second current source, which differs in that the ninth and tenth transistors are introduced into it, and the bases of the second and seventh transistors are connected to the collectors of the first and eighth transistors, respectively, and the bases of the first and eighth transistors are connected to the bases and collectors of the third and sixth transistors, respectively, the collectors and bases of the ninth and tenth transistors are combined with each other, as well as with the collectors of the fourth and fifth transistors and connected to the output bus.

Недоліками найближчого аналога є низький вхідний опір, який обумовлений низьким вхідним опором біполярних транзисторів, що призводите до збільшення похибки коефіцієнта передачі при підключенні на вхід буферного пристрою джерела сигналу з високим вихідним опором.The disadvantages of the closest analogue are the low input resistance, which is due to the low input resistance of bipolar transistors, which leads to an increase in the error of the transmission coefficient when a signal source with a high output resistance is connected to the input of the buffer device.

В основу корисної моделі поставлено задачу створення буферного каскаду, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність, а це в свою чергу розширює галузь використання корисної моделі в різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.The basis of the useful model is the task of creating a buffer cascade, in which the accuracy increases due to the introduction of new elements and connections between them, and this, in turn, expands the field of use of the useful model in various devices of impulse and computing equipment, automation, etc.

Поставлена задача вирішується тим, що в буферний каскад, який містить десять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та сьомого транзисторів з'єднано з колекторами третього та шостого транзисторів відповідно, колектор першого транзистора з'єднано з шиною додатного живлення через відповідні виводи першого джерела струму, колектор восьмого транзистора з'єднано з шиною від'ємного живлення через відповідні виводи другого джерела струму, бази другого та сьомого транзисторів з'єднано з колекторами першого та восьмого транзисторів відповідно, а бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, емітери першого та четвертого транзисторів з'єднано, емітери п'ятого та восьмого транзисторів з'єднано, емітери третього та дев'ятого транзисторів з'єднано, а також емітери десятого та шостого транзисторів з'єднано, колектори та бази дев'ятого та десятого 60 транзисторів об'єднано між собою та з'єднано з вихідною шиною, згідно з корисною моделлю,The task is solved by the fact that in the buffer stage, which contains ten transistors, two current sources, positive and negative power buses, input and output buses, and the input bus is connected to the bases of the fourth and fifth transistors, the collectors of the second and of the seventh transistor is connected to the positive and negative supply buses, respectively, the emitters of the second and seventh transistors are connected to the collectors of the third and sixth transistors, respectively, the collector of the first transistor is connected to the positive supply bus through the corresponding terminals of the first current source, the collector of the eighth transistors are connected to the negative supply bus through the corresponding terminals of the second current source, the bases of the second and seventh transistors are connected to the collectors of the first and eighth transistors, respectively, and the bases of the first and eighth transistors are connected to the bases and collectors of the third and sixth transistors respectively, the emitters of the first and fourth transistors are connected, the emitters of the fifth and eighth transistors tori are connected, the emitters of the third and ninth transistors are connected, and the emitters of the tenth and sixth transistors are connected, the collectors and bases of the ninth and tenth 60 transistors are connected to each other and connected to the output bus, according to the utility model,

введено одинадцятий, дванадцятий, тринадцятий та чотирнадцятий транзистори, бази першого, одинадцятого та третього транзисторів з'єднані, колектори одинадцятого та другого транзисторів також з'єднані з шиною додатного живлення, бази восьмого, чотирнадцятого, шостого транзисторів об'єднано, колектори чотирнадцятого та сьомого транзисторів також з'єднані з шиною від'ємного живлення, колектор четвертого транзистора з'єднано з емітером тринадцятого транзистора, колектор п'ятого транзистора з'єднано з емітером дванадцятого транзистора, емітер одинадцятого транзистора з'єднано з базою та колектором дванадцятого транзистора, емітер чотирнадцятого транзистора з'єднано з базою та колектором тринадцятого транзистора.the eleventh, twelfth, thirteenth and fourteenth transistors are introduced, the bases of the first, eleventh and third transistors are connected, the collectors of the eleventh and second transistors are also connected to the positive power bus, the bases of the eighth, fourteenth, sixth transistors are combined, the collectors of the fourteenth and seventh transistors are also connected to the negative supply bus, the collector of the fourth transistor is connected to the emitter of the thirteenth transistor, the collector of the fifth transistor is connected to the emitter of the twelfth transistor, the emitter of the eleventh transistor is connected to the base and collector of the twelfth transistor, the emitter of the fourteenth transistor is connected to the base and collector of the thirteenth transistor.

На кресленні представлено принципову схему буферного каскаду.The drawing shows the schematic diagram of the buffer cascade.

Пристрій містить перший 3, другий 13, третій 14, четвертий 4, п'ятий 5, шостий 17, сьомий 18, восьмий 6, дев'ятий 15, десятий 16, одинадцятий 8, дванадцятий 9, тринадцятий 10, чотирнадцятий 11 транзистори, перше 2 та друге 7 джерела струму, шини додатного 12 та від'ємного 19 живлення, вхідну 1 та вихідну 20 шини, причому вхідну шину з'єднано з базами четвертого 4 та п'ятого 5 транзисторів, колектори другого 13 та сьомого 18 транзисторів з'єднано з шинами додатного 12 та від'ємного 19 живлення відповідно, емітери другого 13 та сьомого 18 транзисторів з'єднано з колекторами третього 14 та шостого 17 транзисторів відповідно, колектор першого З транзистора з'єднано з шиною додатного живлення 12 через відповідні виводи першого джерела струму 2, колектор восьмого б транзистора з'єднано з шиною від'ємного живлення 19 через відповідні виводи другого джерела струму 7, бази другого 13 та сьомого 18 транзисторів з'єднано з колекторами першого З та восьмого 6 транзисторів відповідно, а бази першого З та восьмого 6 транзисторів з'єднано з базами та колекторами третього 14 та шостого 17 транзисторів відповідно, емітери першого З та четвертого 4 транзисторів з'єднано, емітери п'ятого 5 та восьмого 6 транзисторів з'єднано, емітери третього 14 та дев'ятого 15 транзисторів з'єднано, а також емітери десятого 16 та шостого 17 транзисторів з'єднано, колектори та бази дев'ятого 15 та десятого 16 транзисторів об'єднано між собою та з'єднано з вихідною шиною 20, бази першого 3, одинадцятого 8 та третього 14 транзисторів з'єднані, колектори одинадцятого 8 та другого 13 транзисторів також з'єднані з шиною додатного живлення 12, бази восьмого 6, чотирнадцятого 11, шостого 17 транзисторівThe device includes first 3, second 13, third 14, fourth 4, fifth 5, sixth 17, seventh 18, eighth 6, ninth 15, tenth 16, eleventh 8, twelfth 9, thirteenth 10, fourteenth 11 transistors, the first 2 and the second 7 current sources, positive 12 and negative 19 supply buses, input 1 and output 20 buses, and the input bus is connected to the bases of the fourth 4 and fifth 5 transistors, the collectors of the second 13 and seventh 18 transistors with connected to the positive 12 and negative 19 supply buses, respectively, the emitters of the second 13 and seventh 18 transistors are connected to the collectors of the third 14 and sixth 17 transistors, respectively, the collector of the first C transistor is connected to the positive supply bus 12 through the corresponding terminals of the first source of current 2, the collector of the eighth b transistor is connected to the negative power bus 19 through the corresponding terminals of the second current source 7, the bases of the second 13 and seventh 18 transistors are connected to the collectors of the first Z and eighth 6 transistors, respectively, and the bases of the first 3 and eighth 6 transistors are connected to the bases and collectors of the third 14 and sixth 17 transistors, respectively, the emitters of the first 3 and fourth 4 transistors are connected, the emitters of the fifth 5 and eighth 6 transistors are connected, the emitters of the third 14 and nine the tenth 15 transistors are connected, and the emitters of the tenth 16 and sixth 17 transistors are connected, the collectors and bases of the ninth 15 and tenth 16 transistors are connected to each other and connected to the output bus 20, the bases of the first 3, the eleventh 8 and the third 14 transistors are connected, the collectors of the eleventh 8 and the second 13 transistors are also connected to the positive power bus 12, the bases of the eighth 6, the fourteenth 11, the sixth 17 transistors

Зо об'єднано, колектори чотирнадцятого 11 та сьомого 18 транзисторів також з'єднані з шиною від'ємного живлення 19, колектор четвертого 4 транзистора з'єднано з емітером тринадцятого 10 транзистора, колектор п'ятого 5 транзистора з'єднано з емітером дванадцятого 9 транзистора, емітер одинадцятого 8 транзистора з'єднано з базою та колектором дванадцятого 9 транзистора, емітер чотирнадцятого 11 транзистора з'єднано з базою та колектором тринадцятого 10 транзистора.Zo is combined, the collectors of the fourteenth 11 and seventh 18 transistors are also connected to the negative supply bus 19, the collector of the fourth 4 transistor is connected to the emitter of the thirteenth 10 transistor, the collector of the fifth 5 transistor is connected to the emitter of the twelfth 9 transistor, the emitter of the eleventh 8 transistor is connected to the base and collector of the twelfth 9 transistor, the emitter of the fourteenth 11 transistor is connected to the base and collector of the thirteenth 10 transistor.

Пристрій працює таким чином.The device works like this.

Вхідний сигнал надходить на вхідну шину 1 у вигляді напруги.The input signal comes to the input bus 1 in the form of a voltage.

Якщо вхідний сигнал має додатну полярність то п'ятий 5 транзистор трохи відкривається, а четвертий 4 транзистор трохи закривається. При цьому емітерний струм п'ятого 5 транзистора збільшується, а четвертого 4 транзистора зменшується, це у свою чергу приводить до збільшення емітерного струму восьмого б транзистора та зменшення емітерного струму першого З транзистора, у свою чергу це призводить до збільшення колекторного струму восьмого 6 транзистора та зменшення колекторного струму першого З транзистора, у свою чергу це призводить до зменшення базового струму сьомого 18 транзистора та збільшення базового струму другого 13 транзистора, які у свою чергу трохи відкриваються, що призводить до збільшення емітерного струму шостого 17 транзистора та зменшення емітерного струму третього 14 транзистора, емітерний струм шостого 17 та третього 14 транзистора через дев'ятий 15 та десятий 16 транзистори у діодному вмиканні передається на вихідну шину 20, при цьому це призводить до наближення потенціалу напруги вихідної шини 20 до шини від'ємного живлення 19, проте у схемі зменшується колекторний струм четвертого 4 і збільшується колекторний струм п'ятого 5 транзистора, які через дванадцятий 9 та тринадцятий 10 транзистори в діодному вмиканні зменшують колекторний струм чотирнадцятого 11 і збільшують колекторний струм одинадцятого 8 транзистора, які у свою чергу за рахунок зміни базових струмів чотирнадцятого 11 та одинадцятого 8 транзистора забезпечують коригування напруги в схемі та її балансування таким чином, що різниця потенціалів вихідної 20 та вхідної шини 1 наближається до нуля.If the input signal has a positive polarity, then the fifth transistor 5 opens slightly, and the fourth transistor 4 closes slightly. At the same time, the emitter current of the fifth 5 transistor increases, and the fourth 4 transistor decreases, this in turn leads to an increase in the emitter current of the eighth b transistor and a decrease in the emitter current of the first C transistor, in turn this leads to an increase in the collector current of the eighth 6 transistor and a decrease in the collector current of the first C transistor, in turn, this leads to a decrease in the base current of the seventh 18 transistor and an increase in the base current of the second 13 transistor, which in turn opens slightly, which leads to an increase in the emitter current of the sixth 17 transistor and a decrease in the emitter current of the third 14 transistor , the emitter current of the sixth 17 and third 14 transistors through the ninth 15 and tenth 16 transistors in diode switching is transmitted to the output bus 20, while this leads to the approach of the voltage potential of the output bus 20 to the negative power supply bus 19, however, in the scheme, it decreases the collector current of the fourth 4 and increases the collector current of the fifth 5 transistor, which, through the twelfth 9 and thirteenth 10 transistors in diode switching, reduce the collector current of the fourteenth 11 and increase the collector current of the eleventh 8 transistor, which in turn, due to the change in the base currents of the fourteenth 11 and eleventh 8 transistors, provide voltage correction in the scheme and its balancing in such a way that the potential difference of output 20 and input bus 1 approaches zero.

Перше 2 та друге 7 джерела струмів задають режим по постійному струмі каскадів схеми.The first 2 and the second 7 current sources set the DC mode of the circuit cascades.

Четвертий 4 та п'ятий 5 транзистори утворюють вхідний каскад, який забезпечує передачу вхідного сигналу на каскади схеми.The fourth 4 and the fifth 5 transistors form an input stage that ensures the transmission of the input signal to the stages of the circuit.

Перший 3, другий 13, третій 14 та восьмий 6, шостий 17, сьомий 18 транзистори утворюють відбивачі Вілсона, які передають сигнал з вхідних каскадів на вихідну шину через дев'ятий 15 та десятий 16 транзистори в діодному вмиканні, транзистори одинадцять 8 та чотирнадцять 11 в поєднанні з транзисторами дванадцять 9 та тринадцять 10 відповідно забезпечують коригування зміни базових струмів першого З та восьмого 6 транзисторів відповідно таким чином забезпечується балансування потенціалу вихідної шини 20, що різниця потенціалу з вхідною шиною 1 наближається до нуля.The first 3, the second 13, the third 14 and the eighth 6, the sixth 17, the seventh 18 transistors form Wilson reflectors, which transmit the signal from the input stages to the output bus through the ninth 15 and tenth 16 transistors in diode switching, transistors eleven 8 and fourteen 11 in combination with transistors twelve 9 and thirteen 10, respectively, provide correction of the change in the base currents of the first 3 and eighth 6 transistors, respectively, thus balancing the potential of the output bus 20 is ensured, so that the potential difference with the input bus 1 approaches zero.

За рахунок цього досягається підвищення точності роботи схеми буферного каскаду.Due to this, the accuracy of the operation of the buffer cascade scheme is improved.

Шини додатного живлення 12 та від'ємного живлення 19 забезпечують напругу, потрібну для живлення схеми.Bus positive power 12 and negative power 19 provide the voltage required to power the circuit.

Claims

USEFUL MODEL FORMULA A buffer stage containing ten transistors, two current sources, positive and negative supply buses, an input and an output bus, with the input bus connected to the bases of the fourth and fifth transistors, the collectors of the second and seventh transistors with connected to the positive and negative supply buses, respectively, the emitters of the second and seventh transistors are connected to the collectors of the third and sixth transistors, respectively, the collector of the first transistor is connected to the positive supply bus through the corresponding terminals of the first current source, the collector of the eighth transistor is connected with the negative supply bus through the corresponding terminals of the second current source, the bases of the second and seventh transistors are connected to the collectors of the first and eighth transistors, respectively, and the bases of the first and eighth transistors are connected to the bases and collectors of the third and sixth transistors, respectively, the emitters of the first and the fourth transistors are connected, the emitters of the fifth and eighth transistors are connected, the emitters of the third and ninth transistors are connected, and the emitters of the tenth and sixth transistors are connected, the collectors and bases of the ninth and tenth transistors are connected together and connected to the output bus, which differs in that in the eleventh, twelfth, thirteenth, and fourteenth transistors are inserted into it, the bases of the first, eleventh, and third transistors are connected, the collectors of the eleventh and second transistors are also connected to the positive power bus, the bases of the eighth, fourteenth, and sixth transistors are combined, and the collectors of the fourteenth and the seventh transistor are also connected to the negative supply bus, the collector of the fourth transistor is connected to the emitter of the thirteenth transistor, the collector of the fifth transistor is connected to the emitter of the twelfth transistor, the emitter of the eleventh transistor is connected to the base and collector of the twelfth transistor , the emitter of the fourteenth transistor is connected to the base and collector of the thirteenth transistor.