TWM655117U - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWM655117U
TWM655117U TW113200938U TW113200938U TWM655117U TW M655117 U TWM655117 U TW M655117U TW 113200938 U TW113200938 U TW 113200938U TW 113200938 U TW113200938 U TW 113200938U TW M655117 U TWM655117 U TW M655117U
Authority
TW
Taiwan
Prior art keywords
layer
chip
conductive
wafer
panel
Prior art date
Application number
TW113200938U
Other languages
English (en)
Inventor
輝星 周
Original Assignee
新加坡商Ｐｅｐ創新私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商Ｐｅｐ創新私人有限公司 filed Critical 新加坡商Ｐｅｐ創新私人有限公司
Publication of TWM655117U publication Critical patent/TWM655117U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申請提供一種半導體結構，其包括：至少一個晶片，其具有位於彼此相對的晶片主動面和晶片背面之間的晶片厚度，其中晶片主動面包括晶片焊墊；在晶片主動面上形成的一保護層，其中在所述保護層中形成預通孔，以將所述晶片焊墊從所述預通孔中露出；一模塑層，以封裝所述至少一個晶片和保護層，其中晶片背面從所述模塑層中露出，並且所述模塑層的模塑厚度大於所述晶片厚度和所述保護層的厚度之和，以形成一個空腔輪廓；以及與所述空腔輪廓共形地形成的一傳導層，用於形成所述導電層的凹形輪廓。

Description

半導體結構
本申請涉及一種半導體結構；更具體地涉及一種具有空腔結構的扇出半導體結構。本申請也涉及一種採用犧牲層來製造所述半導體結構的方法，以防止在減薄或研磨過程中晶片產生破裂，從而製造出所述具有空腔結構的扇出半導體結構。
減薄製程是指減少半導體晶圓或重組面板的厚度的半導體製造製程。減薄製程通常是透過使用砂輪從半導體晶圓或重組面板的背面去除一部分來進行的，因此也稱為背面研磨製程。
然而，目前的背面研磨製程面臨著晶片破裂的潛在風險，特別是對於碳化矽(SiC)和氮化鎵(GaN)等下一代半導體材料，因為它們比矽(Si)具有更高的硬度和脆性。
因此，本申請揭露了一種解決重組面板在背磨過程中晶片開裂問題的方法，以及採用所述方法製造的扇出半導體結構。
作為本申請的第一方面，公開了一種半導體結構，其包括：至少一個晶片，其具有位於彼此相對的晶片主動面和晶片背面之間的晶片厚度，其中晶片主動面包括晶片焊墊；在晶片主動面上形成的一保護層， 其中在所述保護層中形成預通孔，以將所述晶片焊墊從所述預通孔中露出；一模塑層，以封裝所述至少一個晶片和保護層，其中晶片背面從所述模塑層中露出，並且所述模塑層的模塑厚度大於所述晶片厚度和所述保護層的厚度之和，以形成一個空腔輪廓；以及與所述空腔輪廓共形地形成的一傳導層，用於形成所述導電層的凹形輪廓。
作為本申請的第二方面，公開了一種製造半導體結構的方法，其包括：提供至少一個晶片，其具有彼此相對的晶片主動面和晶片背面，其中所述晶片主動面包括晶片焊墊，以及形成在晶片背面上的一犧牲層；形成一模塑層，用於封裝所述至少一個晶片和犧牲層；去除所述模塑層的一部分，用於將所述犧牲層從所述模塑層中露出；從所述晶片背面去除所述犧牲層，以形成一空腔輪廓；以及與所述空腔輪廓共形地形成一傳導層，以形成所述傳導層的凹形輪廓。
作為本申請的第三方面，公開了一種製造半導體結構的方法，其包括：提供半導體晶圓，其具有彼此相對的晶圓主動面和晶圓背面，其中所述半導體晶圓包括多個未分割的晶片；在所述晶圓背面上形成一犧牲層；將所述半導體晶圓分割成多個晶片，其中所述犧牲層位於所述晶片的晶片背面；將所述多個晶片放置在一載體之上，其中所述犧牲層遠離所述載體；在所述載體上形成一模塑層，用於封裝所述晶片和犧牲層；去除所述模塑層的一部分，用於將所述犧牲層從所述模塑層中露出；從所述晶片背面去除所述犧牲層，以形成一空腔輪廓；以及共形地與所述空腔輪廓形成一傳導層，以形成所述傳導層的凹形輪廓。
10:晶圓級半導體封裝方法
20:面板級半導體封裝方法
30:面板級半導體封裝方法
S11~S17:步驟
S210~S290:步驟
S310~S390:步驟
100:晶圓
1001:晶圓主動面/晶圓活性面
1002:晶圓背面
101:主動增粘層
102:背面增粘層
103:晶片焊墊
105:絕緣層
107:保護層
1074:(保護層的)第二面
109:預通孔
110:(預通孔的)側壁
111:填充孔
1112:(填充孔的)第一面
1114:(填充孔的)第二面
114:背面研磨設備或研磨機
116:研磨輪
120:犧牲層
1202:(犧牲層的)第一面
1204:(犧牲層的)第二面
130:已處理晶圓
200:半導體晶片或晶粒
2002:晶片主動面
2004:晶片背面
202:第一晶片
2024:(第一晶片的)晶片背面
204:第二晶片
210:晶片單元
220:載具
2202:載具正面
2204:載具背面
230:粘合層
240:導電結構
240a:第一導電結構
240b:第二導電結構
2402:(導電結構的)頂面
2404:(導電結構的)底面
2406:(導電結構的)側面
242:銅柱
250~257、257-2、257-3、2572、2574、2576、258、259:模塑面板
2504:(模塑面板250的)底面
2522:(模塑面板252的)頂面
260:模塑層
2602:(模塑層的)頂面
2603:(模塑層之頂面的)邊緣
2604:(模塑層的)底面
2608:(模塑層的)內側壁
270:空腔輪廓
272:(空腔輪廓的)界面
2721:垂直輪廓
2722:傾斜輪廓
280:傳導層
282:凹形輪廓
284:種子層
290:構建層
292:面板級跡線層
292a:(面板級跡線層的)第一部分
292b:(面板級跡線層的)第二部分
294:面板級凸柱
295:(面板級凸柱的)暴露面
296:構建介電層
298:主動表面紋理
310:第一基板
320:第二基板
330:貫穿孔
340:填充貫穿孔
3402:(填充貫穿孔的)頂面
3404:(填充貫穿孔的)底面
350、352、354、356、357、358、359:模塑面板
400、410:單晶片模組
412:散熱器
414:凸形輪廓
420、430:多晶片模組(MCM)
500、510、520、530:單晶片模組
540、550:多晶片模組(MCM)
600、610、620、630、640:單晶片模組
602:鈍化層
604:背面介電層
612:導電柱層
614:導電柱
615:(導電柱的)暴露面
616:背面表面紋理
650、660、670:多晶片模組(MCM)
672:半導體封裝件
700、710、720、730:單晶片模組
800、810、820、830:多晶片模組(MCM)
圖1是根據本揭露示例性實施例提出的晶圓級半導體封裝方法的流程圖。
圖2至圖8b是根據圖1中的流程圖而產生的具有預通孔或填充通孔的晶片單元的示意圖，作為本揭露示例性實施例。
圖9是根據本揭露示例性實施例提出的根據圖1中的晶圓級半導體封裝方法之後的面板級半導體封裝方法的流程圖。
圖10a至圖20m是根據圖9中的流程圖而產生的單晶片模組和多晶片模組的示意圖，作為本揭露示例性實施例。
圖21是根據本揭露示例性實施例提出的晶圓級半導體封裝方法之後的另一種面板級半導體封裝方法的示意圖。
圖22a至圖25d是根據圖21的流程圖而產生的單晶片模組和多晶片模組的示意圖，作為本揭露示例性實施例。
圖1是根據本揭露示範性實施例提出的晶圓級半導體封裝方法10的流程圖。
步驟S11：提供半導體晶圓100。如圖2所示，半導體晶圓100具有晶圓主動面1001及晶圓背面1002。晶圓100包括並且可以分割成多個半導體晶片或晶粒200。半導體晶片200具有構成晶圓主動面1001的晶片主動面2002；並且晶圓100可以分割成多個半導體晶片200。切割前的晶圓100上的晶片主動面2002透過摻雜、沉積、蝕刻等一系列製程形成主動元件和被動元件。主動元件包括二極體、三極管等。被動元件包括電壓元 件、電容、電阻、電感等；這些主動元件和被動元件電連接而形成功能電路，以實現各種功能。晶圓主動面1001還包括用於引出功能電路的一個或多個晶片焊墊103以及用於保護晶片焊墊103的絕緣層105。晶圓100可以由未摻雜的矽(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)、碳化矽(SiC)、氮化鎵(GaN)或其他半導體材料。相應地，絕緣層105可以構成與晶圓100相同的未摻雜半導體材料。晶片200還具有與晶片主動面2002相對的晶片背面2004；並且晶片背面2004構成了晶圓背面1002。相應地，晶片200具有在晶片主動面2002和晶片背面2004之間的晶片厚度。
步驟S12：可選地，在晶圓100的晶圓主動面1001上形成主動增粘層101。如圖3所示，主動增粘層101可以在後續製程中緊密地粘附在晶圓主動面1001上。同時，主動增粘層101與保護層107之間也具有很強的結合力。因此，主動增粘層101可以將保護層107與晶圓主動面1001更緊密地結合。主動增粘層101可以透過任何適當的方法而形成，例如旋塗(spin coating)、噴塗(spray coating)、狹縫模塗(slit die coating)和網板印刷(screen printing)。
在一個實施例中，主動增粘層101可以是施加在晶圓活性面1001上的電漿處理層，從而增加了粘合面積。主動增粘層101也可以是化學促進層，例如透過引入化學促進改質劑基團來增加有機層和無機層之間的結合力，例如在晶圓100和保護層107之間添加既包含與有機物質具有親和性的基團，又包含與無機物質具有親和性的基團的表面改質劑。
步驟S13：在晶圓主動面1001及可選地主動增粘層101上形 成保護層107。如圖4所示，保護層107可在後續的面板級模塑製程中保護晶片主動面2002。在加熱條件下，模塑壓力可能導致流動的模塑材料滲透到晶片200和載具220之間的間隙中，這可能會損壞晶片主動面2002上的功能電路。保護層107透過防止模塑材料的滲透來保護晶片主動面2002，從而在後續模塑過程中保護晶片主動面2002。
在優選的實施例中，保護層107是包含嵌入有機基底內的填料顆粒的有機/無機複合材料層。例如，填料顆粒是無機氧化物顆粒，例如SiO 2顆粒。在一實施例中，保護層107中的填料顆粒包括兩種或更多種不同類型的無機氧化物顆粒，例如SiO 2顆粒和TiO 2顆粒的混合物。優選地，保護層107中的填料顆粒為球形或類橢球形。在優選的實施例中，保護層107中的填料顆粒的填充量為體積比50%以上。
在優選的實施例中，保護層107中的填料顆粒的直徑小於3μm；更優選地，保護層107中的填料顆粒的直徑在1μm至2μm之間。將填料顆粒的直徑控制在該範圍內，一方面有利於透過雷射構圖製程在保護層107中形成預通孔109，以便排除大顆粒填料從而形成相對光滑的側壁，這樣可使導電介質更有效地填充預通孔109而形成填充孔111；另一方面，在雷射構圖製程過程中，將有機基底中的填料顆粒暴露出來，可使預通孔109的側壁110具有一定的粗糙度。相應地，具有一定粗糙度的側壁110可與導電材料形成更緊密接觸，進而可使填充孔111具有較佳的導電性能。
所述導電介質可由金、銀、銅、錫、鎳、鋁等或其組合或其他適當的導電材料透過物理氣相沉積(PVD)、化學氣相沉積(CVD)、濺鍍 (sputtering)、電解電鍍(electrolytic electroplating)、無電極電鍍(electrodeless electroplating)或其他合適的金屬沉積工藝，從而將所述導電介質填充至預通孔109以形成填充孔111。
所述保護層107一方面必須足夠厚以向晶片主動面2002提供保護；另一方面，也不能太厚，以節省材料成本並減少所產生的半導體封裝的厚度。在一個實施例中，保護層107的厚度為15μm至50μm。優選地，保護層107的厚度為20μm至50μm。在更優選的實施例中，保護層107的厚度約為35μm或45μm。
所述保護層107可具有與晶片200相匹配的熱膨脹係數(CTE)，使得它們在後續的面板級模塑製程的加熱和冷卻步驟期間仍可保持相對均勻的膨脹和收縮程度，從而減輕甚至避免保護層107與晶片200之間的界面應力。因此，保護層107與晶片200不易剝離或破壞，並使所製造的半導體封裝更穩定。為此目的，保護層107的熱膨脹係數(CTE)在3ppm/K至10ppm/K範圍內。優選地，保護層107的熱膨脹係數(CTE)在5ppm/K至7ppm/K。
所述保護層107一方面應具有一定的剛性以支撐晶圓主動面1001，另一方面也應具有一定的柔軟度以提供緩衝作用，用於抵抗在後續的面板級模塑工藝中的模塑壓力。因此，保護層107應當具有同時適合這兩個目的的楊氏模量。在一個實施例中，保護層107的楊氏模量為1,000兆帕(MPa)至20,000兆帕(MPa)。優選地，保護層107的楊氏模量為1,000兆帕(MPa)至10,000兆帕(MPa)。更優選地，保護層107的楊氏模量在1,000兆帕(MPa)至7,000兆帕(MPa)的範圍內。更優選地，保 護層107的楊氏模量在4000兆帕(MPa)至7,000兆帕(MPa)的範圍內。在最優選的實施例中，保護層107的楊氏模量約為5,500兆帕(MPa)。同時，保護層107的抗拉強度可在20兆帕(MPa)至50兆帕(MPa)之間。優選地，保護層107的抗拉強度在30兆帕(MPa)至40兆帕(MPa)的範圍內。在最優選的實施例中，保護層107具有約37兆帕(MPa)的拉伸強度。
步驟S14：在保護層107中形成預通孔109。參考圖5，在保護層107中與晶片焊墊103相對應的位置處形成預通孔109，從而將晶片焊墊103露出。透過預先在保護層107中形成預通孔109，晶圓主動面1001上的晶片焊墊103上可透過預通孔109而精確定位。此外，若預通孔109的面積較小、且預通孔109之間的距離也較小，則可在後續製程中將跡線佈置得更緊密，而不用擔心晶片焊墊103的位置偏差。預通孔109可透過任何適當的方法形成，例如雷射鑽孔(laser drilling)、雷射燒蝕(laser ablation)、電漿蝕刻(plasma etching)或其任何組合。在優選的實施例中，預通孔109具有V形構造，以便更容易採用導電介質在後續的晶圓級或面板級填充製程中填充預通孔109。
步驟S15：可選地，從晶圓背面1002對晶圓100進行減薄工藝，以將晶圓100的厚度減小至期望的尺寸。在優選的實施例中，晶圓100的厚度可以為30μm或更小。參考圖6，透過具有研磨輪116的背面研磨設備或研磨機114來執行減薄製程。或者，可以透過諸如化學機械平坦化(CMP)的拋光製程來執行減薄製程。進行減薄製程可使晶圓背面1002具有基本上平坦的表面而更易於進行後續製程。如果收到的晶圓100具有 期望的厚度且晶圓背面1002具有期望的平坦度，則可以省去步驟S15。那麼在這種情況下就不需要進行減薄製程了。
步驟S16：將犧牲層120施加到晶圓背面1002上，以形成已處理晶圓130。當晶圓100被分割成晶片200時，犧牲層120可為晶圓100提供機械支撐，特別對於較薄的晶圓100(或接受既如此或在步驟S15中形成)更為重要。如圖7所示，犧牲層120可以完全覆蓋晶圓背面1002。或者，犧牲層120可以僅覆蓋晶圓背面1002的某些區域，在這些區域中晶圓100將切割成單一晶片200用於形成重構面板。犧牲層120具有相對的第一面1202和第二面1204。所述第一面1202與晶圓背面1002緊密接觸，使得犧牲層120在有意去除之前不會在後續製程中被意外移除。
在後續對具有嵌入晶片200的重構面板進行的減薄製程中，所述犧牲層120還可從晶片背面2004為晶片200提供保護。因此，犧牲層120應具有足夠厚度用於提供保護；但同時也不宜太厚而增加材料成本。犧牲層120的厚度可在5μm至30μm的範圍內，優選地在10μm至30μm的範圍內，並且更優選地在10μm至20μm的範圍內。犧牲層120的厚度還可以由多個因素決定，包括材料特性、晶片200的厚度以及後續對重構面板進行減薄的製程參數。例如，當考慮晶片200的厚度因素時，晶片200與犧牲層120的厚度比值可以在1.5至30的範圍內，優選地在3至30的範圍內，或更優選地在15至30的範圍內，或最優選地約為20。
所述犧牲層120可由任何能夠保護晶片背面2004的材料製成。所述犧牲層120可包括無機材料、有機材料、聚合物(熱固性或熱塑性)或其組合，例如Ajinomoto Build up Film(ABF)、聚醯亞胺、環 氧樹脂和在室溫環境下可延展的蠟(例如高級烯烴和脂質)。在一個優選實施例中，犧牲層120由帶有填料的聚合物基體製成，其中填料可以是有機填料(例如由聚合物基體製成的球形顆粒)和無機填料(例如二氧化矽(SiO2)和氧化鋁(α-Al2O3)))。在另一優選實施例中，犧牲層120可採用與保護層107相同的材料。所述犧牲層120可依其材料性質採用任何適當的形成方法，例如適用於顆粒或液體的壓塑成型(compression molding)；適用於片材或薄膜的真空層壓(vacuum lamination)或滾筒層壓(roller lamination)；以及適用於液體的網板印刷(screen printing)、旋塗(spin-coating)、噴塗(spray-coating)或狹縫模塗(slit die coating)。
所述犧牲層120一方面應具有一定的剛性，以支撐晶圓背面1002，另一方面應具有一定的柔軟度，以便在後續的模塑工藝中提供緩衝作用，並適合於後續的減薄工藝中的研磨或拋光。因此，所述犧牲層120應該具有適合這兩個目的的楊氏模量。在一個實施例中，犧牲層120的楊氏模量為1,000兆帕(MPa)至20,000兆帕(MPa)。優選地，犧牲層120的楊氏模量為1,000兆帕(MPa)至10,000兆帕(MPa)。更優選地，犧牲層120的楊氏模量為1,000兆帕(MPa)至7,000兆帕(MPa)。進一步優選地為4,000兆帕(MPa)至7,000兆帕(MPa)。在最優選的實施例中，犧牲層120的楊氏模量約為5,500兆帕(MPa)。同時，所述犧牲層120的抗拉強度為20兆帕(MPa)至50兆帕(MPa)。優選地為30兆帕(MPa)至40兆帕(MPa)。在最優選的實施例中，犧牲層120具有約37兆帕(MPa)的拉伸強度。同時，犧牲層120的抗拉強度為20MPa至50MPa。優選為30MPa~40MPa的範圍。在最優選的實施例中，保護層107具有約37MPa 的拉伸強度。在另一個最優選的實施例中，犧牲層120具有與保護層107大約相同的拉伸強度，從而在有意去除犧牲層120之前可保持晶片單元210的穩定性。所述晶片單元210包括切割後的晶片200以及保護層107和犧牲層120。
所述犧牲層120可具有與晶片200相匹配的熱膨脹係數(CTE)，使得它們在後續的面板級模塑製程的加熱和冷卻步驟期間仍可保持相對均勻的膨脹和收縮程度，從而減輕甚至避免犧牲層120與晶片200之間的界面應力。因此，在有意地將犧牲層120從晶片背面2004去除之前，犧牲層120就不易從晶片200剝離或被破壞。為此目的，犧牲層120的熱膨脹係數(CTE)在3ppm/K至10ppm/K範圍內。優選地，犧牲層120的熱膨脹係數(CTE)在5ppm/K至7ppm/K。在一個更優選的實施例中，晶片200、保護層107和犧牲層120具有基本相同的熱膨脹係數(CTE)，從而在後續的面板級半導體封裝方法20、30中，防止從晶片主動面2002或晶片背面2004對晶片單元210產生破壞。
可選地，將一背面增粘層102施加到晶圓100的晶圓背面1002之上。如圖7所示，背面增粘層102可緊密地粘附在晶圓背面1002之上，直到與犧牲層120一起被有意地去除。同時，背面增粘層102與犧牲層120之間具有強烈的結合力。因此，背面增粘層102可將犧牲層120更緊密地結合到晶圓背面1002之上。背面增粘層102可透過任何適當的方法來施加，例如旋塗(spin coating)、噴塗(spray coating)、狹縫模塗(slit die coating)和網板印刷(screen printing)。
在一些實施例中，所述背面增粘層102可以是施加在晶圓背 面1002上的電漿處理層，從而增加了粘合面積。背面增粘層102也可以是化學促進層，例如透過引入化學促進改質劑基團來增加有機層和無機層之間的結合力，例如在晶圓100和犧牲層120之間添加既包含與有機物質具有親和性的基團，又包含與無機物質具有親和性的基團的表面改質劑。在一個優選的實施例中，保護層107和犧牲層120的材料相同，例如ABF；因此，可以採用相同的製程分別在晶圓主動面1001和晶圓背面1002上形成所述保護層107和犧牲層120。可以理解的是，在將保護層107施加到晶圓主動面1001的步驟S13之前，也可以先進行將犧牲層120施加到晶圓背面1002的步驟S16，反之亦然。
步驟S17：將已處理晶圓130分割成多個晶片單元210，其中所述保護層107和犧牲層120分別位於晶片主動面2002和晶片背面2004之上。參見圖8a和圖8b，沿切割線切割已處理晶圓130形成多個晶片單元210，其中在晶圓主動面1001上的保護層107和晶圓背面1002上的犧牲層120分別保留在晶片200的晶片主動面2002和晶片背面2004之上。在圖8a中，晶片單元210的預通孔109未被填充；隨後將在面板級製程中對其進行填充而形成填充孔111。或者，如圖8b所示，在分割之前，對已處理晶圓130的預通孔109進行填充。前者如圖8a所示為優選的實施例，因為在面板級可對預通孔109進行更大規模的填充，因此比在晶圓級進行填充具有更高效率。
步驟S17可以在晶圓主動面1001或晶圓背面1002上進行；由於晶圓主動面1001上的保護層107的材料特性或晶圓背面1002上的犧牲層120的材料特性，在分割過程中不會形成毛邊、裂痕或碎裂。在優選的 實施例中，保護層107或犧牲層120可以是透明或半透明的，從而可以透過保護層107或犧牲層120看到晶圓主動面1001或晶圓背面1002上的切割線，並進行所述切割工藝。在更優選的實施例中，在晶圓主動面1001上進行分割工藝，因為可以透過保護層107中的預通孔109或填充孔111更精確地確定切割線。
根據圖1中的晶圓級半導體封裝方法10，圖9示出了其後的面板級半導體封裝方法20的流程圖，作為本揭露的示例性實施例。
步驟S210：將晶片單元210放置於載具220上。晶片單元210可具有未填充的預通孔109或已填充的填充孔111。隨後圖式是針對前者的面板級半導體封裝方法20，即在晶圓級半導體封裝方法10之後、具有未填充的預通孔109的晶片單元210的後續製程。但可以理解的是，所述後續製程也適用於後者，即對在晶圓級半導體封裝方法10之後、具有填充孔111的晶片單元210。如圖10a所示，載具220具有相對的載具正面2202及載具背面2204。並且，在載具正面2202上製作標記或基準，用於將晶片單元210精確地對準到其在載具220之上相應的預定位置。載具220可以具有任何尺寸(例如，較小的晶圓級尺寸，或較大的面板級尺寸)、以及任何形狀(例如，圓形、矩形或不規則形狀)。載具220可以由任何材料製成，例如金屬(例如，不銹鋼)、塑膠、樹脂、玻璃或其複合物，只要在後續製程中適合承載晶片單元210即可。
在一個實施例中，將所述晶片單元210分別放置在由形成在載具正面2202上的標記或基準所指示的預定位置處。在一個優選的實施例中，以面朝下的方式進行放置，即晶片主動面2002面向載具220；而晶片 背面2004背向載具220。可選地，在放置晶片單元210之前，將粘合層230施加於載具正面2202，以便將晶片單元210保持在載具220之上，從而在後續製程中保持其位置不變。粘合層230可以透過任何適當的方法形成，例如層壓(lamination)、印刷(printing)、噴塗(spraying)或塗覆(coating)。在一個優選的實施例中，粘合層230是熱離型膠帶(heat-and-release tape)，其可透過加熱而容易地從晶片單元210上剝離。對於視覺裝置，粘合層230可以是透明的或半透明的，用於確定載具正面2202上的標記或基準。
在傳統方法中，採用晶片轉移設備將晶片背面2004上沒有犧牲層120的晶片200轉移到載具220之上，所述晶片轉移設備具有用於將晶片200從分割的晶圓100頂起的頂針。當晶片200以面朝下的方式放置到載具220上時，頂針將晶片200從晶圓背面1002頂起，即從晶片背面2004處對晶片200施加壓力。所述壓力可能會破壞晶片200。特別是當晶片200具有較薄輪廓、且由諸如碳化矽(SiC)和氮化鎵(GaN)之類的脆性半導體材料製成。然而，在本揭露中，卻可採用晶片轉移設備將晶片單元210安全地轉移至載具220，因為當頂針將晶片單元210頂起時，在晶圓背面1002上形成的(相應地在切割之後形成在晶片背面2004上)的犧牲層120可以有效地透過吸收所述壓力來保護晶片單元210。
步驟S212：可選地，將導電結構240放置於載具220之上。所述導電結構240設置於粘合層230上且圍繞晶片單元210。所述導電結構240的底面2404與保護層107的第二面1074基本齊平或共面。所述導電結構240也具有與底面2404相對的頂面2402。導電結構240應具有比晶片200 和保護層107的總厚度更大的高度，從而使頂面2402位於晶片背面2004之上。在一些實施例中，導電結構240可具有比晶片單元210的厚度更大的高度，所述晶片單元210的厚度即為晶片200的厚度、保護層107的厚度、以及犧牲層120的厚度之總和。
在一些實施例中，如圖10b所示，銅柱242可用作所述導電結構240。在其他實施例中，所述導電結構240可以是引線框架(lead frame)、模塑互連基板(molded interconnect substrate(MIS))或任何其他導電基板、印刷電路板(PCB)或其他適合於將晶片主動面2002和晶片背面2004進行電連接的部件。如圖10b所示，作為導電結構240的銅柱242的高度與晶片單元210的厚度基本相同，所述晶片單元210的厚度即為晶片200的厚度、保護層107的厚度、以及犧牲層120的厚度之總和。因此，所述導電結構240的頂面2402與犧牲層120的第二面1204齊平或共面。
步驟S220：進行模塑製程以形成模塑面板250。模塑工藝可以根據模塑材料的特性通過任何合適的方法來進行。在一個實施例中，當模塑材料為顆粒或液體時，可透過壓縮模塑(compression molding)來進行。在另一個實施例中，當模塑材料為片材或膜時，可透過層壓模塑(lamination molding)例如真空層壓(vacuum lamination)或滾筒層壓(roller lamination)進行，並隨後進行壓塑和固化製程。在另一個實施例中，當模塑材料為液體時，可透過旋塗(spin coating)或狹縫模塗(slit die coating)來進行。模塑層260可以由任何適合於模塑工藝的材料製成，例如適用於壓縮模塑(compression molding)的有機/無機複合材料。模 塑層260可具有在3ppm/K至10ppm/K範圍內的熱膨脹係數(CTE)。優選地，模塑層260具有與保護層107基本相同或相似的熱膨脹係數(CTE)，用於減輕甚至消除在模塑過程中的膨脹和收縮循環中在保護層107和模塑層260之間產生的內應力。類似地，模塑層260具有與犧牲層120基本相同或相似的熱膨脹係數(CTE)，以減輕甚至消除在模塑過程中的膨脹和收縮循環中在犧牲層120和模塑層260之間產生的另一種內應力。
參考圖11a，形成模塑層260，用於封裝如圖10a所示的晶片單元210的所有暴露面、以及粘合層230的至少一部分，該部分圍繞晶片單元210但未被晶片單元210所覆蓋。因此，模塑層260具有位於犧牲層120的第二面1204上方的頂面2602。模塑層260還具有與粘合層230相接觸的底面2604。因此，底面2604與保護層107的第二面1074齊平或共面。相應地，模塑層260具有在頂面2602和底面2604之間的模塑厚度。
眾所周知，在模塑製程中，模塑壓力會從晶片背面2004施加於晶片200。如果沒有保護層107，則在將粘合層230從模塑面板250分離之後，模塑壓力可能導致晶片200沉入粘合層230中，並且粘合層230的殘留物會污染晶片主動面2002。此外，由於晶片200在模塑壓力下突出而超過模塑層260的底面2604，所以在晶片主動面2002和底面2604之間會形成階梯結構，這會對在模塑面板250的底面2504上的後續製程造成阻礙，最終導致半導體封裝不穩定。
在本申請中，保護層107可以起到緩衝作用，以減輕甚至消除模塑工藝中的模塑壓力，從而避免形成所述階梯結構；並且模塑面板250具有沿著底面2504的平坦結構，特別是在模塑層260的底面2604與保護層 107的第二面1074之間。類似地，犧牲層120也可以充當緩衝層，用於進一步消除了施加在晶片背面2004的模塑壓力。因此，可藉由在晶片200的晶片主動面2002和晶片背面2004分別形成保護層107和犧牲層120而產生累積效果，以避免形成所述階梯結構。
類似地，所述步驟S220也可根據圖10b接著進行，在此模塑層260包封了的晶片單元210和導電結構240的所有暴露面，以形成模塑面板251。所述模塑面板251和模塑面板250類似，區別在於模塑面板251還包括所述導電結構240。如圖11b所示，模塑層260的頂面2602位於導電結構240的頂面2402和犧牲層120的第二面1204的上方。如上所述，保護層107和犧牲層120可在模塑工藝中充當緩衝層。同時，雖然導電結構240上均未施加保護層107或犧牲層120，但可能由於其位置靠近晶片單元210，保護層107或犧牲層120對晶片單元210的緩衝作用仍有助於減輕甚至消除在模塑工藝中施加於導電結構240上的模塑壓力。此外，由於頂面2402具有比晶片背面2004更小的面積，施加到導電結構240的模塑壓力也顯著小於施加到晶片200上的模塑壓力。因此，導電結構240也不會陷入粘合層230中。相應地，模塑面板251的底面2514在從粘合層230和載具220移除時具有平坦的結構，即導電結構240的底面2404、保護層107的第二面1074和模塑層260的底面2604齊平或共面。
步驟S230：減薄模塑面板250、251，以從模塑層260的頂面2602中將犧牲層120和可能存在的導電結構240露出；從而形成模塑面板252、253。可以採用任何合適的方法來進行減薄工藝，從而從頂面2602去除模塑層260的一部分，例如研磨、拋光和化學機械平坦化(CMP)。 例如，具有研磨輪116的背面研磨設備或研磨機114。對圖11a/11b所示的不具有/具有導電結構240的模塑面板250、251進行減薄工藝，從而形成圖12a/12b所示的模塑面板252、253。相應地，如圖12a所示，模塑面板252的頂面2522具有平坦結構，即模塑層260的頂面2602和犧牲層120的第二面1204齊平或共面。如圖12b所示，模塑面板253的頂面2532具有平坦結構，即導電結構240的頂面2402也與頂面2602和第二面1204齊平或共面。
如上所述，由於晶片200被覆蓋在犧牲層120之下，因此減薄製程並沒有在晶片背面2004上直接進行。因此，本揭露透過避免背面研磨設備或研磨機114和晶片背面2004的直接接觸，解決了當前背面研磨製程中晶片破裂的風險，特別是當晶片200由下一代半導體材料，例如碳化矽(SiC)和氮化鎵(GaN)製成，其具有比矽(Si)更大的硬度和脆性。同時，也可保護背面研磨設備或研磨機114不被損壞，並能持續使用更長時間，從而得到更高的生產效率。
步驟S240：去除晶片單元210的犧牲層120，露出晶片背面2004；並形成模塑面板254、255。犧牲層120可以根據其材料性質通過任何合適的方法去除，例如化學蝕刻(chemical etching)、電漿蝕刻(plasma etching)、酸洗(acid rinsing)、UV雷射(UV laser)和機械磨損(mechanical abrasion)。在一個優選實施例中，可以採用適當方法的組合來完全去除犧牲層120。例如，如果犧牲層120由Ajinomoto Build up Film(ABF)製成，則可先透過UV雷射破壞犧牲層120，然後再透過使用四氟甲烷(CF4)和氧氣(O2)的混合氣體進行電漿蝕刻而完全去除犧牲層120。如圖13a/13b所示，晶片背面2004從模塑層260中暴露；並且空腔輪 廓270形成在模塑面板254、255的頂面2542、2552處，即沿著模塑層260的頂面2602、晶片背面2004和兩者之間的界面272。
如圖13a/13b所示，所述界面272是由於去除犧牲層120而導致模塑層260的一部分側壁暴露。在一些實施例中，由於模塑層260幾乎完全保持完整，因此界面272具有沿著與模塑層260的內側壁2608相對的垂直輪廓2721。在另一些實施例中，界面272具有傾斜輪廓2722，其中在頂面2602與內側壁2608之間的相交處的模塑層260的一部分也被去除。為了簡化說明，以下工藝僅針對前者，即界面272具有垂直輪廓2721而示出；但應理解，以下工藝也適用於後者，即界面272具有傾斜輪廓2722。
步驟S250：沿著空腔輪廓270共形地形成傳導層280，即在晶片背面2004、模塑層260的頂面2602、以及它們之間的界面272處形成模塑面板256、257。在一個優選的實施例中，傳導層280具有基本上均勻的厚度，並且共形地遵循空腔輪廓270，例如界面272的垂直輪廓2721或傾斜輪廓2722。因此，傳導層280具有了凹形輪廓282，其共形地遵循如圖14a/b所示的空腔輪廓270。在一些實施例中，傳導層280延伸至頂面2602的邊緣2603處(圖14a)；在其他實施例中，頂面2602的邊緣2603處未被傳導層280覆蓋(圖14b)，但傳導層280直接或間接連接至導電結構240。
所述傳導層280可由任何導電材料製成，包括鋁、銅、錫、鎳、金、銀、鈦、鎢等金屬、多晶矽等無機物，或其組合或複合材料。在一個優選的實施例中，傳導層280由與模塑層260化學相容的導電材料製成，使得傳導層280固定到模塑層260的頂面2602之上。在另一個優選的 實施例中，傳導層280由鈦(Ti)、銅(Cu)或金屬複合物(Ti/Cu)等透過任何適當的方法製成，例如電鍍(electrical plating)、化學電鍍(chemical plating)或濺鍍(sputtering)。
如圖14a/14b所示，在形成傳導層280之前，可選擇地，首先沿著空腔輪廓270共形地形成種子層284。所述種子層284用於增強傳導層280與模塑層260的頂面2602、晶片背面2004和界面272之間的粘著性。優選地，種子層284由與傳導層280相同的材料或相容的材料製成。例如，如果傳導層280是由銅片形成，則種子層284可以利用銅或銅和鈦的複合材料(Cu/Ti)的濺射來製成。特別地，種子層284具有比傳導層280小得多的厚度。例如，當傳導層280的厚度約為10至20μm時，優選地種子層284在1至5μm的範圍內，或更優選的在1-2μm的範圍內。為了簡化說明，在下面的附圖中未示出種子層284。優選地，種子層284具有基本均勻的厚度，以便共形地遵循空腔輪廓270；因此，傳導層280和種子層284可以一起保留凹形輪廓282。
步驟S280：將模塑面板256從載具220上分離。如圖15a所示，圖14a中的模塑面板256從載具220和可選的粘合層230之上分離。因此，模塑層260的底面2604和保護層107的第二面1074暴露；同時晶片焊墊103也透過預通孔109露出。然後，將模塑面板256倒置並安裝到另一載具上，用於隨後將預通孔109填充為填充孔111，並在模塑面板256的底面2564上形成構建層290。
步驟S290：填充預通孔109並在模塑面板256的底面2564上形成構建層290，以形成模塑面板258。如圖16a所示，首先以導電介質填 充預通孔109以形成填充孔111，所述填充孔111具有與晶片焊墊103相接觸的第一面1112、以及與第一面1112相對且暴露於保護層107的第二面1114。可選地，採用一種導電介質在單一且連續的過程中對預通孔109進行填充。或者，預通孔109的填充可透過多個步驟進行，其中每個步驟使用不同的導電介質。例如，可先填充銅鈦複合材料(Cu/Ti)與晶片焊墊103相接觸，以實現穩定的連接；然後將銅濺射到複合材料上以填充預通孔109的其餘部分；最後，在在模塑面板256的底面2564上形成構建層290，即模塑層260靠近晶片200的底面2604、保護層107的第二面1074、以及填充孔111的第二面1114，以形成模塑面板258。
如圖16a所示，所述構建層290包含面板級跡線層292、多個面板級凸柱294、以及構建介電層296組成。所述構建介電層296完全封裝所述面板級跡線層292、以及面板級凸柱294的一部分，其暴露面295從構建介電層296中露出。所述面板級跡線層292設置在保護層107的第二面1074和模塑層260的底面2604之上。然後，將面板級凸柱294設置在面板級跡線層292之上。透過暴露面295，面板級凸柱294可電連接到諸如印刷電路板(PCB)等外部裝置。因此，晶片焊墊103可依序經由填充孔111、構建層290的面板級跡線層292和面板級凸柱294而電引出。所述面板級凸柱294可位於晶片200的覆蓋區之內或之外，分別用於扇入(fan-in)設計或扇出(fan-out)設計。為了簡化說明，圖16a中的構建層290僅具有一個面板級跡線層292；但應理解的是，構建層290可具有兩個或更多個面板級跡線層292，並通過面板級通孔(未示出)將其互連；所述面板級通孔可以透過任何方法形成在多個面板級跡線層292中的每兩個面板級跡線 層292之間，例如雷射或機械鑽孔。最後，在面板級跡線層292的最後一層上形成面板級凸柱294。因此，晶片焊墊103可透過填充孔111、兩個或更多面板級跡線層292、以及面板級通孔和面板級凸柱294電引出。
所述面板級跡線層292和面板級凸柱294可由任何導電材料製成，包括諸如鋁、銅、錫、鎳、金、銀、鈦、鎢等金屬，或例如多晶矽等的無機物，或其組合或複合材料。優選地，面板級跡線層292由與模塑層260化學相容的導電材料製成，使得面板級跡線層292固定到模塑層260的底面2604之上。而構建介電層296可由任何電絕緣材料製成，以防止構建層290中發生電短路。所述構建介電層296可包含一層或多層光敏低固化溫度介電抗蝕劑(photosensitive low curing temperature dielectric resist)、光敏複合抗蝕劑(photosensitive composite resist)、層壓複合膜(laminate compound film)、帶填料的絕緣膏(insulation paste with filler)、阻焊膜(solder mask resist film)、液體模塑料(liquid molding compound)、二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、氧化鋁(Al2O3)或其他具有類似絕緣和結構特性的材料。所述構建介電層296可由印刷(printing)、旋塗(spin coating)、噴塗(spray coating)、層壓(lamination)、或其他合適的工藝而沉積得到。
如圖16a所示，可選地，在面板級凸柱294的暴露面295之上形成主動表面紋理(surface finish)298，用於為輸入/輸出(I/O)(例如焊球)提供平坦表面，以便連接到外部設備例如PCB。所述主動表面紋理298可由諸如錫的單層金屬或諸如鎳/金的單層金屬複合物製成。或者，主動表面紋理298可以由多層製成。在一些實施例中，主動表面紋理298 由無電極電鍍鎳浸金(Electroless Nickel Immersion Gold(ENIG))製成，其具有兩層金屬表面塗層，其中第一層鎳層可利用無電鍍化學反應鍍在面板級凸柱294上；然後在鎳層上再鍍上一層非常薄的金層。在其他實施例中，主動表面紋理298由無電極電鍍鎳化學鍍鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold(ENEPIG))製成，其透過將無電極鍍鎳沉積到面板級凸柱294上、隨後沉積無電極鍍鈀、最後浸金閃鍍(immersion gold flash)而形成。主動表面紋理298與諸如焊球的I/O相化學兼容，以提高與外部組件相連接的穩定性。主動表面紋理298可具有1至10μm範圍內的厚度、優選地1至5μm範圍內的厚度、或更優選1至3μm範圍內的厚度。
接下來，將所述模塑面板258分割成單獨的單晶片模組400，其中晶片200僅具有一個晶片(圖示中標記為晶片200)。所述晶片200可滿足各種電氣功能。如圖17a所示，單晶片模組400僅可透過將從構建層290中暴露的面板級凸柱294而電連接到外部裝置(例如PCB)，以在晶片焊墊103和外部裝置之間傳遞訊號而傳導層280可用於更有效地進行散熱，因為晶片200產生的熱量可直接從晶片背面2004傳遞至傳導層280，並最終傳遞至周圍環境。同時，熱量也可以從晶片200經由模塑層260傳遞至傳導層280，最終傳遞至周圍環境。
在一個優選的實施例中，傳導層280延伸至頂面2602的邊緣2603處以增強散熱。在另一個實施例中，如圖18a所示，可透過在單晶片模組410的傳導層280上設定散熱器412來增強散熱。此時，所述傳導層280可不延伸到頂面2602的邊緣2603處。優選地，散熱器412具有凸形輪廓 414，其可與傳導層280的凹形輪廓282互補。更優選地，散熱器412一方面可完全覆蓋傳導層280以更有效地散熱；另一方面，散熱器412可不與模塑層260的頂面2602接觸，以避免在單晶片模組410中產生過大的內應力。
雖然上述描述為用於製造單晶片模組400、410，但是面板級半導體封裝方法20也適用於製造多晶片模組(MCM)，即晶片200包括兩個或更多晶片。參考圖18b，多晶片模組420具有與圖17a中的單晶片模組400類似的設計，除了晶片200具有與傳導層280接觸的第一晶片202和完全封裝在模塑層260之內的第二晶片204。所述第一晶片202和第二晶片204可具有相同或不同的電路功能。多晶片模組420僅可經由填充孔111和構建層290電連接到諸如PCB等的外部裝置，用於將晶片202、204的晶片焊墊103和外部裝置之間傳遞訊號。另外，所述第一晶片202和第二晶片204還可透過面板級跡線層292在內部進行訊號傳遞。同時，產生的熱量可以兩種方式消散到周圍環境，即經由傳導層280直接從晶片200的晶片背面2004處消散；以及經由模塑層260從第一晶片202的其他表面和第二晶片204的所有表面進行消散。前者比較有效，因為傳導層280與直接接觸第一晶片202的晶片背面2024。
同樣地，面板級半導體封裝方法20也適用於製造如圖18c所示的多晶片模組430。與多晶片模組420類似，多晶片模組430的晶片200也具有第一晶片202和第二晶片204；其中第一晶片202與傳導層280相接觸，而第二晶片204被完全封裝在模塑層260之內。類似地，多晶片模組430透過填充孔111和構建層290電連接到諸如PCB等的外部裝置，用於在 晶片202、204的晶片焊墊103和外部裝置之間進行訊號傳送。另外，第一晶片202和第二晶片204還可透過面板級跡線層292在內部傳送訊號。同時，產生的熱量也以多晶片模組420所描述的兩種方式消散到周圍環境。然而，傳導層280僅形成於第一晶片202的周圍；並透過將凸形輪廓414與凹形輪廓282互補放置，將散熱器412安裝到傳導層280之上。傳導層280可不延伸到模塑層260的邊緣2603處，以避免對多晶片模組430產生過大的內應力。值得注意的是，面板級半導體封裝方法20也可生產其他的多晶片模組，其中的晶片200可以包括兩個、三個或更多個晶片；所有這些多晶片模組均落入本揭露的保護範圍。
如圖8b所示，在採用晶圓級半導體封裝方法10進行分割之前，可填充晶片單元210的預通孔109，以形成填充孔111。此時，圖16a填充預通孔109的步驟將不進行。然後，再進行步驟S260和S270也可形成如上所述的單晶片模組400、410或多晶片模組420、430。在步驟S290中，以上述相同的方式形成構建層290，其中面板級跡線層292連接至填充孔111。
如圖15a和圖16a所描述的步驟S280和S290也適用於圖14b中具有導電結構240的模塑面板257。所述導電結構240置於載具220之上。如圖15b所示，在分離載具220以及可選的粘合層230之後，導電結構240的底面2404從模塑層260的底面2604露出。然後，參考圖16b，在填充孔111上形成具有面板級跡線層292和面板級凸柱294的構建層290，所述填充孔111或如步驟S290中所述而形成，或如步驟S17中採用所述晶圓級半導體封裝方法10而預先形成。相應地，形成了模塑面板259，然後將其 分割成如圖17b所示的單晶片模組500。
所述單晶片模組500具有靈活的電連接或散熱設計。在一些實施例中，單晶片模組500可透過填充孔111和構建層290，從晶片主動面2002電連接到諸如PCB等的外部裝置，這與對單晶片模組400的描述一致。類似地，主動表面紋理298也形成在面板級凸柱294之上，以提高與外部裝置連接的穩定性。在其他實施例中，晶片焊墊103可透過填充孔111、面板級跡線層292及導電結構240引至傳導層280，用於傳遞來自晶片背面2004的訊號。在另一些實施例中，單晶片模組500可分別從晶片主動面2002和晶片背面2004電連接到兩個外部裝置。或者，單晶片模組500也可透過將構建層290中的面板級凸柱294或傳導層280暴露於周圍環境來更有效地進行散熱。
圖19a示出了具有導電結構240的單晶片模組510。與所述單晶片模組500相比，單晶片模組510的導電結構240的側面2406從模塑層260中露出。所述暴露的側面2406可增強單晶片模組510的散熱。多個導電結構240可設置於單晶片模組510的一側、二側、三側或全部四側，並暴露出側面2406，以進一步增強散熱。這就是所謂的「六面冷卻」。因此，單晶片模組510更適合電動車等電源應用。
如圖19b/19c所示，也可以將散熱器412的凸形輪廓414組裝到傳導層280的凹形輪廓282中的形式，將散熱器412安裝到所述單晶片模組500、510中的傳導層280之上，分別形成單晶片模組520、530。對於單晶片模組530，可將更多的散熱器(具有或不具有凸形輪廓414)熱連接到暴露的側面2406，以進一步增強所述的“六面冷卻”，而不會對晶片200 產生額外的應力。
類似地，多晶片模組540也可利用所述面板級半導體封裝方法20而形成，其中晶片200包括兩個或多個晶片，例如圖19d所示的第一晶片202和第二晶片204。每個晶片202、204的晶片焊墊103可透過導電結構240引至晶片背面2004上的傳導層280。圖19e示出了另一個多晶片模組550。其具有與多晶片模組540類似的配置，除了導電結構240的側面2406從模塑層260中暴露，以實現「六面冷卻」。類似地，額外的散熱器也可熱連接到暴露的側面2406以進一步增強「六面冷卻」，同時不會對晶片202、204產生額外的應力。
步驟S270：可選地，依步驟S250而形成背面介電層604以封裝傳導層280而形成模塑面板257-2。如圖20a所示，背面介電層604完全包封所述傳導層280，以保護傳導層280而免受外部破壞。然後，進行前述的步驟S280和S290，以形成圖20b中的單晶片模組600。相應地，晶片焊墊103只能從晶片主動面2002，透過填充孔111以及構建層290中的面板級跡線層292和面板級凸柱294而電引出至外部裝置，例如PCB。
所述背面介電層604可由任何電絕緣材料製成，用於保護傳導層280。所述背面介電層604可包含一層或多層感光低固化溫度介電抗蝕劑(photosensitive low curing temperature dielectric resist)、感光複合抗蝕劑(photosensitive composite resist)、層壓複合膜(laminate compound film)、具有填料的絕緣膏(insulation paste with filler)、阻焊膜(solder mask resist film)、液態模塑膠(liquid molding compound)、二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、 氧化鋁(Al2O3)或其他具有類似絕緣和結構特性的材料。使用印刷(printing)、旋塗(spin coating)、噴塗(spray coating)、層壓(lamination)或其他合適的工藝來沉積所述背面介電層604。在優選的實施例中，背面介電層604由電絕緣但導熱的材料製成，用於增強晶片背面2004的散熱。
根據步驟S250，可選地進行步驟S260：參考圖20c，在傳導層280上形成導電柱層612以形成模塑面板257-3。步驟S260可分成3個子步驟進行，以形成模塑面板257-3。子步驟S262：參考圖20e，在傳導層280上形成圖案化的導電柱614，以形成模塑面板2572；相應地，導電柱614透過傳導層280電連接至導電結構240。然後，可如上所述進行步驟S280和S290，在此過程中導電柱614會完全暴露。其次，作為一種選擇，可選地接著子步驟S262進行子步驟S264：如圖20f所示，將鈍化層602施加到導電柱614上，以完全包覆導電柱614和傳導層280，並形成模塑面板2574。最後，子步驟S266：如圖20g所示，通過去除鈍化層602頂部的一部分，例如研磨或拋光，從鈍化層602中將導電柱614露出，以形成模塑面板2576。再如上所述，根據子步驟S266，在晶片主動面2002上依序執行步驟S280和步驟S290，以形成圖20d中的單晶片模組610。
所述鈍化層602可由任何可用於防止導電柱層612中產生的電短路的電絕緣材料製成，例如感光低固化溫度介電抗蝕劑(photosensitive low curing temperature dielectric resist)、感光複合抗蝕劑(photosensitive composite resist)、層壓複合膜(laminate compound film)、具有填料的絕緣膏(insulation paste with filler)、阻焊膜(solder mask resist film)、液態模塑膠(liquid molding compound)、二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、氧化鋁(Al2O3)或其他具有類似絕緣和結構特性的材料。由於鈍化層602與模塑層260的頂面2602處的未被傳導層280所覆蓋的部分接觸，優選地，鈍化層602由與模塑層260化學相容的電絕緣材料製成。優選地，所述鈍化層602由和背面介電層604相同的電絕緣材料製成。
在所述子步驟S266中，在從鈍化層602中將導電柱614露出後，可在導電柱614上形成背面表面紋理(surface finish)616，用於為輸入/輸出(I/O)(例如焊球)提供平坦的表面，以便連接到例如PCB等外部裝置。所述背面表面紋理616可由諸如錫的單層金屬或諸如鎳/金的單層金屬複合材料製成。或者，所述背面表面紋理616可由多層製成。在一些實施例中，背面表面紋理616由無電極電鍍鎳浸金(Electroless Nickel Immersion Gold(ENIG))製成，其具有兩層金屬表面塗層，其中第一層鎳層可利用無電鍍化學反應鍍在導電柱614上；然後在鎳層上再鍍上一層非常薄的金層。在其他實施例中，背面表面紋理616由無電極電鍍鎳化學鍍鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold(ENEPIG))製成，其透過將無電極鍍鎳沉積到導電柱614上、隨後沉積無電極鍍鈀、最後浸金閃鍍(immersion gold flash)而形成。背面表面紋理616與諸如焊球等的I/O相化學相容，以提高與外部裝置相連的穩定性。所述背面表面紋理616的厚度可以在1μm至10μm的範圍內，優選地在1μm至5μm的範圍內，或更優選地在1μm至3μm的範圍內。
除了鈍化層602之外，導電柱層612還包括多個導電柱614，其具有從鈍化層602中露出的暴露面615。所述導電柱614的暴露面615可 用於散熱或電連接。在優選的實施例中，導電柱層612在暴露面615處具有平坦的表面。在導電柱層612的暴露面615處還可安裝散熱器，以進一步增強散熱。晶片焊墊103可由構建層290透過面板級凸柱294電引出至外部裝置，例如PCB；或者，可透過面板級跡線層292、導電結構240和傳導層280，從導電柱614處電引出至外部裝置。在其他實施例中，單晶片模組610可透過導電柱614和面板級凸柱294分別電氣連接到兩個外部裝置。如上所述，背面表面紋理616可形成在導電柱614的暴露面615之上。
如圖20h所示，也可透過面板級半導體封裝方法20形成單晶片模組620。構建層290不包括面板級凸柱294；且面板級跡線層292被完全封裝在構建介電層296之內。因此，單晶片模組620的晶片焊墊103只能透過導電結構240和傳導層280從晶片背面2004電引出。此外，還可將背面介電層604部分施加到傳導層280之上，其一部分被暴露而用於電引出。
圖20i顯示另一單晶片模組630，其中導電柱614形成於傳導層280之上，用於電連接至外部裝置(例如PCB)，或用於散熱到周圍環境中。如圖20i所示，與子步驟S264不同，鈍化層602僅施加於傳導層280，使得導電柱614不被封裝而用於外部電氣連接。或者，導電柱614的形成方式可與子步驟S262相同，但可不執行子步驟S264和S266而形成鈍化層602；因此，傳導層280與導電柱614被完全暴露，以供外部電性連接。可選地，進行所有3個子步驟S262、S264、S266，其中傳導層280和導電柱614被封裝在鈍化層602，並將導電柱614的暴露面615露出，用於外部電連接。
圖20j示出另一單晶片模組640，其中鈍化層602形成在導電 柱614之上，以形成導電柱層612，如子步驟S264所述。然後，如子步驟S266所述，將導電柱614的暴露面615從鈍化層602中露出，以提供與諸如PCB等外部裝置相電連接或用於向周圍環境散熱。另一半導體封裝件672也可安裝在構建層290的面板級凸柱294之上。所述單晶片模組640和半導體封裝件672可經由構建層290傳送訊號，以形成封裝重疊(package-on-package(PoP))的配置；同時半導體封裝件672也可以透過構建層290、導電結構240、傳導層280以及導電柱614而電連接至外部裝置，例如PCB。或者，也可將半導體封裝件672經由導電柱614、傳導層280以及導電結構240安裝在導電柱層612上，以形成所述封裝重疊(PoP)的配置。在一些實施例中，單晶片模組640可夾在兩個半導體封裝272之間，這樣經由面板級凸柱294、面板級跡線層292、導電結構240、傳導層280和導電柱614進行訊號通訊。反之亦然。
多種多晶片模組(MCM)也可包括導電結構240。在圖20k中，多晶片模組(MCM)650僅從晶片背面2004，經由導電結構240和傳導層280連接到諸如PCB等外部裝置，因為面板級跡線層292被完全封裝在構建層290的構建介電層296之內。如圖20l所示，在多晶片模組660中，面板級凸柱294從構建介電層296中露出，而傳導層280被完全封裝在背面介電層604之內，使得多晶片模組660僅可經由構建層290的面板級凸柱294，從晶片主動面2002處電連接到諸如PCB等外部裝置。在圖20m中，多晶片模組670可經由面板級凸柱294從晶片主動面2002連接到諸如PCB等外部裝置，或者也可經由傳導層280和導電柱614從晶片背面2004連接到外部裝置，從而在晶片202、204的晶片焊墊103和諸如PCB等外部裝置 之間傳送訊號。所述封裝重疊(PoP)的配置可透過將另一半導體封裝件(諸如半導體封裝件672)安裝到面板級凸柱294或導電柱614之上而形成。
另外，對於多晶片模組(MCM)，例如多晶片模組650、660、670，可透過兩種方式實現第一晶片202和第二晶片204之間的內部訊號通訊。首先，面板級跡線層292可透過第一晶片202和第二晶片204各自的填充孔111直接連接第一晶片202和第二晶片204的晶片焊墊103。如果第一種直接連接方式不可行，則第一晶片202和第二晶片204可透過面板級跡線層292、傳導層280和導電結構240間接連接。例如，如圖20k中的多晶片模組650，第一晶片202的晶片焊墊103a依序透過填充孔111a、面板級跡線層292的第一部分292a、第一導電結構240a、傳導層280、第二導電結構240b、面板級跡線層292的第二部分292b、以及填充孔111b而和第二晶片204的晶片焊墊103b進行內部訊號通訊。相同的描述也適用於多晶片模組660、670進行直接電連接和間接電連接。直接電連接可使內部訊號的傳輸路徑更短，從而更快速地在晶片202、204之間進行通訊；而間接電連接則可使多晶片模組的設計更加靈活和複雜。
圖21示出了根據圖1中的晶圓級半導體封裝方法10之後的另一種面板級半導體封裝方法30的流程圖，作為本揭露的示例性實施例。相對於所述面板級半導體封裝方法20，銅柱242被填充貫穿孔340替代而作為導電結構240。
步驟S310：將晶圓級半導體封裝方法10所形成的晶片單元210以正面朝下的方式設定於載具220之上。步驟S310的執行方式可與步 驟S210相同；對圖10a的所有描述也適用於圖22a所示的步驟S310。類似地，為了簡化說明，這裡僅示出了具有未填充的預通孔109的晶片單元210；值得注意的是，所述面板級半導體封裝方法30也同樣適用於具有填充孔111的晶片單元210。
步驟S320：進行模塑製程施加模塑層260以形成模塑面板350。步驟S320的實施方式可與步驟S220相同；對圖11a的所有描述也適用於圖22b所示的步驟S320。在優選的實施例中，模塑層260可完全包封犧牲層120；並且模塑層260的頂面2602具有平坦的表面，以更容易且可靠地執行下面的步驟S322。
步驟S322：將模塑面板350從載具220分離，然後將模塑面板350以翻轉的方式轉移至第一基板310。如圖22c所示，模塑面板350被翻轉；此時模塑層260的頂面2602與第一基板310接觸。先前面向載具220的預通孔109現在背向了第一基板310。晶片主動面2002上的晶片焊墊103從預通孔109中露出。隨後，填滿預通孔109以形成填充孔111。或者，如圖8b所示，在晶圓級半導體封裝方法10中形成填充孔111。
步驟S324：在晶片主動面2002的填充孔111之上形成構建層290，以形成模塑面板352。如圖22d所示，構建層290具有依序電連接至填充孔111的面板級凸柱294和面板級跡線層292。在優選的實施例中，構建層290的構建介電層296在面板級凸柱294的暴露面295處具有平坦的表面。
步驟S326：將模塑面板352從第一基板310上分離，然後將模塑面板352以翻轉的方式轉移到第二基板320之上。如圖22e所示，模塑 面板352被翻轉；因此模塑層260的頂面2602之前面向第一基板310，而現在背向第二基板320。
步驟S330：減薄模塑面板352以露出犧牲層120，從而形成模塑面板354。步驟S330可與步驟S230以相同的方式進行。圖12a中的所有描述也適用於圖22f所示的步驟S330。例如，其示出了研磨輪116的背面研磨設備或研磨機114。因此，犧牲層120從模塑層260的頂面2602處暴露。如上所述，由於犧牲層120的存在，減薄製程不是在晶片200的晶片背面2004上直接進行地。本揭露透過避免與晶片背面2004的直接接觸，解決了目前在晶片背面2004上進行背面研磨製程時存在的晶片破裂的風險，特別是如果晶片200由諸如碳化矽(SiC)和氮化鎵(GaN)等下一代半導體材料製成，因為其硬度和脆性比矽(Si)更高。
步驟S340：從晶片背面2004去除犧牲層120以形成模塑面板356。步驟S340可與步驟S240以相同的方式進行；圖13a中的所有描述也適用於圖22g-1。在優選的實施例中，從晶片背面2004完全去除犧牲層120而沒有殘留，使得晶片背面2004完全暴露，從而與傳導層280形成電/熱接觸。類似地，界面272可具有如上所述的垂直輪廓2721或傾斜輪廓2722。為了簡化說明，在此僅示出了具有垂直輪廓2721的實施例；但應當理解的時，步驟S340和所有後續步驟均可以相同或相似的方式應用於具有傾斜輪廓2722的實施例。
步驟S350：在模塑層260中形成貫穿孔330以形成模塑面板358。參考圖22h，在某些位置處貫穿模塑層260以形成貫穿孔330；面板級跡線層292的一部分從貫穿孔330中露出。貫穿孔330可透過任何適當的 方法形成，例如雷射鑽孔(laser drilling)、雷射燒蝕(laser ablation)、電漿蝕刻(plasma etching)或其任何組合。貫穿孔330可具有V形結構和光滑的側壁，以利於後續的填充製程以形成填充貫穿孔340。圖22h中仍保留著界面272處的所述空腔輪廓270。
可在步驟S330之後進行步驟S342，以取代步驟S340。步驟S342：在模塑層260中形成貫穿孔330以形成模塑面板357。如圖22g-2所示，在不從模塑面板354去除犧牲層120的情況下先形成貫穿孔330。在優選的實施例中，犧牲層120的第二面1204與模塑層260的頂面2602齊平或共面。形成貫穿孔330之後，再去除犧牲層120以形成如圖22h所示的模塑面板358。或者，步驟S340與步驟S342可合併以單一步驟，即同時移除犧牲層120以及形成貫穿孔330，以提高生產效率。
步驟S360：以導電介質填充所述貫穿孔330，以形成填充貫穿孔340來作為導電結構240，並在晶片背面2004上形成傳導層280，從而形成模塑面板359。所述導電介質可以是金、銀、銅、錫、鋁等或其組合，或其他適當的金屬或金屬複合物，透過物理氣相沉積(PVD)、化學氣相沉積(CVD)、濺鍍(sputtering)、電解電鍍(electrolytic electroplating)、無電極電鍍(electrodeless electroplating)，或其他適當的金屬沉積製程。在優選的實施例中，填充貫穿孔330和傳導層280可透過單一且連續的填充製程形成。如圖22i所示，所述填充貫穿孔340具有與傳導層280接觸的頂面3402和與面板級跡線層292接觸的底面3404，用於透過填充孔111將晶片焊墊103電引出。和貫穿孔330的V形配置相同，填充貫穿孔340的頂面3402具有比底面3404更大的面積。
步驟S390：可選地，根據步驟S360，如圖22j所示，沿切割線把模塑面板359切割成單獨的單晶片模組，例如圖23所示的單晶片模組700。單晶片模組700具有與圖17b中單晶片模組500類似的結構，但不同之處在於其使用填充貫穿孔340，而非銅柱242，來作為導電結構240，從而電連接至面板級跡線層292和傳導層280。由於步驟S360採用了填充工藝，填充貫穿孔340的側壁被封裝在模塑層260內而不能暴露於周圍環境。
與圖19b所示的單晶片模組520類似，可透過將散熱器412的凸形輪廓414互補地組裝到傳導層280的凹形輪廓282中，將散熱器412安裝到傳導層280上，以形成如圖24a所示的單晶片模組710。
可選地，根據步驟S360，可與步驟S270以相同的方式執行步驟S380，來形成背面介電層604以完全封裝傳導層280，而形成如圖24b所示的單晶片模組720。優選地，背面介電層604由電絕緣但導熱的材料製成，用於從晶片背面2004處進行散熱。
可選地，根據步驟S360，可與步驟S260以相同的方式進行步驟S370，用於在傳導層280和模塑層260上形成導電柱層612。步驟S370也可透過類似於子步驟S262、S264和S266的子步驟S372、S374和S376進行，用於在傳導層280上形成圖案化的導電柱614(子步驟S372，如圖24d所示)，然後即可進行步驟S390。作為一種選擇，可選地，繼續將鈍化層602施加到傳導層280和導電柱614上(子步驟S374，如圖24e所示)；以及透過研磨、拋光或其他合適的方法，例如具有研磨輪116的背面研磨設備或研磨機114，使導電柱614的暴露面615從鈍化層602中露出(子步驟S376，如圖24f所示)。再進行步驟S290，即可形成如圖24c所示的單 晶片模組730。單晶片模組730可具有從晶片主動面2002處的構建層290中的面板級凸柱294進行熱/電連接，或從晶片背面2004處的傳導層280進行熱/電連接，或兩者兼有的熱/電連接。另外要理解的是，單晶片模組700、710、720、730在此僅作為實施例進行描述，其他單晶片模組也可透過面板級半導體封裝方法30而形成。
所述面板級半導體封裝方法30也可用於製造多種多晶片模組(MCM)，例如多晶片模組800、810。如圖25a和圖25b所示，在多晶片模組(MCM)800、810中，晶片200具有第一晶片202和第二晶片204。多晶片模組800可透過從晶片主動面2002處的構建層290中的面板級凸柱294，或從晶片背面2004處的傳導層280，或兼有兩者，電連接至諸如PCB等外部裝置。多晶片模組810也具有類似的結構，除了導電柱層612形成於傳導層280，其中導電柱614的暴露面615從鈍化層602中露出。還要理解的是，多晶片模組800、810在此僅作為實施例進行描述，同時也可透過所述面板級半導體封裝方法30來製造其他的多晶片模組，可從晶片主動面2002處和晶片背面2004處的任一個或兩者兼有，來實現外部的電氣連接。
所述面板級半導體封裝方法30也可用於製造多晶片模組(MCM)820、830，作為本揭露的實施例。如圖25c所示，多晶片模組(MCM)820僅可經由從晶片背面2004的傳導層280進行外部電氣連接，因為面板級跡線層292被完全封裝在構建介電層296之內。或者，如圖25d所示，多晶片模組(MCM)830僅可經由從構建介電層296中露出的面板級凸柱294進行外部電連接，因為傳導層280被完全封裝在背面介電層604 之內。也可以理解的是，多晶片模組820、830在此僅作為實施例進行描述，其他的多晶片模組也可透過所述面板級半導體封裝方法30來製造，其中外部電連接可僅從晶片主動面2002或晶片背面2004實現。
對於所有多晶片模組800、810、820、830，第一晶片202和第二晶片204之間的內部訊號通訊均可透過直接方式或間接方式進行，正如上述對多晶片模組650、660、670的描述。不同之處在於銅柱242被填充貫穿孔340所代替，作為用於間接方式的導電結構240。可以理解的是，導電結構240可以是其他形式，例如引線框架(lead frame)、模製互連基板(molded interconnect substrate(MIS))或任何其他導電基板、以及印刷電路板(PCB)，所有這些都落入本揭露的保護範圍內。
在不脫離本揭露的精神或本質特徵的情況下，本揭露可以其他具體形式實施。因此，前述實施例在所有方面都被認為是說明性的，而不是用於限制本揭露。因此，本揭露的範圍由所附申請專利範圍而非前述說明所定義，並且在申請專利範圍的含義和範圍內的所有變更都包含在本揭露之中。
103:晶片焊墊
111:填充孔
200:半導體晶片或晶粒
260:模塑層
2603:邊緣
280:傳導層
290:構建層
294:面板級凸柱
296:構建介電層
298:主動表面紋理
400:單晶片模組

Claims (8)

  1. 一種半導體結構，包括：至少一晶片，具有位於彼此相對的一晶片主動面和一晶片背面之間的一晶片厚度，其中所述晶片主動面包括一晶片焊墊；在所述晶片主動面上形成的一保護層，其中在所述保護層中形成一預通孔，以將所述晶片焊墊從所述預通孔中露出；一模塑層，用於封裝所述至少一晶片和所述保護層，其中所述晶片背面從所述模塑層中露出，並且所述模塑層的模塑厚度大於所述晶片厚度和所述保護層的厚度總和，以形成一空腔輪廓；以及與所述空腔輪廓共形地形成的一傳導層，用於形成所述導電層的一凹形輪廓。
  2. 根據請求項1所述的半導體結構，包括：透過將一導電介質填充所述預通孔而在所述保護層中形成一填充通孔，其中所述填充通孔電耦合至所述晶片焊墊；以及在所述填充通孔上形成的一構建層，電耦合所述晶片焊墊。
  3. 根據請求項2所述的半導體結構，其中所述至少一晶片包括兩個或多個晶片，被封裝在所述模塑層內，用於形成一多晶片模組(MCM)，其中所述兩個或多個晶片電耦合至所述構建層。
  4. 根據請求項2所述的半導體結構，也包括：一導電結構，分別從所述晶片主動面和所述晶片背面而耦合至所述構建層和所述傳導層。
  5. 根據請求項4所述的半導體結構，包括： 一背面介電層，用以包覆所述傳導層。
  6. 根據請求項3所述的半導體結構，其中所述多晶片模組(MCM)的兩個或多個晶片中的至少一個晶片被完全封裝在所述模塑層內。
  7. 根據請求項1所述的半導體結構，包括：設置在所述傳導層上的一散熱件，其中所述散熱件具有與所述傳導層的凹形輪廓互補的一凸形輪廓。
  8. 根據請求項1所述的半導體結構，包括：形成在所述晶片背面上的一犧牲層，其具有與所述晶片背面相接觸的一第一面，以及與所述模塑層的頂面平齊的一第二面。
TW113200938U 2023-01-26 2024-01-25 半導體結構 TWM655117U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG10202300200R 2023-01-26
SG10202300200R 2023-01-26

Publications (1)

Publication Number Publication Date
TWM655117U true TWM655117U (zh) 2024-05-01

Family

ID=91963942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113200938U TWM655117U (zh) 2023-01-26 2024-01-25 半導體結構

Country Status (3)

Country Link
US (1) US20240258260A1 (zh)
CN (1) CN118398586A (zh)
TW (1) TWM655117U (zh)

Also Published As

Publication number Publication date
CN118398586A (zh) 2024-07-26
US20240258260A1 (en) 2024-08-01

Similar Documents

Publication Publication Date Title
TWI783166B (zh) 晶片封裝方法及晶片結構
TWI841586B (zh) 晶片封裝方法
TWI733049B (zh) 半導體封裝及其製造方法
US11233028B2 (en) Chip packaging method and chip structure
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
US12080565B2 (en) Chip packaging method and package structure
TW201903992A (zh) 封裝結構及其製造方法
US11232957B2 (en) Chip packaging method and package structure
TWM625448U (zh) 晶片封裝及晶片結構
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
TWI689056B (zh) 封裝結構及其製造方法
TW201903985A (zh) 封裝結構及其製造方法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
US20220102254A1 (en) Chip packaging method and chip structure
US11610855B2 (en) Chip packaging method and package structure
TWM655117U (zh) 半導體結構
TW202431553A (zh) 半導體封裝方法及半導體封裝結構
US20240030174A1 (en) Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same
JP3685724B2 (ja) 回路装置
JP2005005730A (ja) 回路装置の製造方法