TWM648428U - Ic載板上細微間距之電路構造 - Google Patents
Ic載板上細微間距之電路構造 Download PDFInfo
- Publication number
- TWM648428U TWM648428U TW112202332U TW112202332U TWM648428U TW M648428 U TWM648428 U TW M648428U TW 112202332 U TW112202332 U TW 112202332U TW 112202332 U TW112202332 U TW 112202332U TW M648428 U TWM648428 U TW M648428U
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- seed layer
- layer
- pitch
- fine
- Prior art date
Links
- 229910000990 Ni alloy Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 10
- 229910000599 Cr alloy Inorganic materials 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一種IC載板上細微間距之電路構造,可應用於晶圓級封裝(Wafer Level Packaging,WLP)作業,包括一IC載板;一晶種層(seed layer),以濺射方式沉積在該IC載板上,其材料為Ni/Cr合金或Ni/Cu合金;一電路層,其材料為Cu,係濺鍍在該晶種層之上,並在該電路層上塗覆一光阻劑,再以微影(photo.)與蝕刻(etching)製程並去除該光阻劑,使該電路層形成個別凸塊的電路,以及該凸塊之間形成溝槽開口;其特徵在於:應用一低波長雷射光反覆照射,使該溝槽開口底部的晶種層完全去除,進而使該電路達到細微間距(fine pitch)的狀態;且該細微間距係指電路線寬W/電路線距S可達10/10μm以內的範圍。
Description
本新型係有關一種IC載板上細微間距之電路構造,尤指在一預計進行晶圓級封裝作業的IC載板上,應用一低波長雷射光照射以形成細微間距電路的構造。
按,IC需要封裝及測試,是因為裸晶的材質極為脆弱,因此需要陶瓷或塑膠材質的基板進行封裝來提高機械強度,以抵抗濕度、震動等外力對晶片產生破壞。在傳統晶圓封裝中,是將晶圓切割成單個晶片,然後再進行封裝。而晶圓級封裝(WLP)是一種先進的IC封裝作業,其做法先將晶圓進行封裝,然後連接電路後再將晶圓切成單個晶片。
再者,隨著半導體技術的快速演進,電子產品在輕薄短小與多功能趨勢的推動下,IC半導體的I/O數目不但越來越多,其密度也越來越高,使得封裝元件的引腳數亦隨之增加,也導致封裝所使用的IC載板其電路必須達到細微間距的需求。按,細微間距(fine pitch)係指兩電路的中心間距(pitch)須達0.50mm以內。
圖1A~圖1D所示,為在IC載板上製作細微間距電路的一種習知方法;首先在一IC載板10上以濺射方式沉積一晶種層(seed layer)20,該晶種層20包括第一晶種層21其材料為Ni/Cu合金,與一第二晶種層22其材料為Ni/Cr合金,其次在該晶種層20上濺鍍一Cu材質的電路層30,並在該電路層30上塗覆一光阻劑50,其狀態如圖1A所示;接續,微影(photo)製程,係應用光罩進行曝光與顯影,使在光阻劑50上刻畫電路之圖形,再進行蝕刻(etching)製程,使光罩上的圖形轉移到電路層30上,並去除光阻劑50後,該電路
層30將形成個別凸起的凸塊31/32電路,以及該凸塊31/32之間形成溝槽開口33,此時溝槽開口33內之晶種層20將裸露而出,狀態如圖1B所示;之後再應用蝕刻液以侵蝕該裸露的晶種層20,此項作業中必須使用兩種不同的蝕刻液分別對第二晶種層22(Ni/Cr層)與第一晶種層21(Ni/Cu層)進行蝕刻,其狀態如圖1C與圖1D所示;由於蝕刻屬於一種化學作業,故而每道蝕刻後都還需進行清洗與烘乾,且因化學藥劑咬蝕材料,表面無法平直;因此,應用蝕刻液以去除晶種層以形成細微間距電路的構造,會有耗費成本、浪費工時以及作業品質不佳的問題。
緣是,本新型之主要目的,係在提供一種應用低波長雷射光照射形成細微間距電路的構造,以提升製程效率與作業品質。
為達上述目的,本新型在提供一種IC載板上細微間距之電路構造,以應用於晶圓級封裝(Wafer Level Packaging,WLP)作業,包括一IC載板;一晶種層(seed layer),以濺射方式沉積在該IC載板上,且該晶種層包括一第一晶種層與一第二晶種層,其材料為Ni/Cr合金或Ni/Cu合金;一電路層,其材料為Cu,係濺鍍在該晶種層之上,並在該電路層上塗覆一光阻劑,再以微影(photo.)與蝕刻(etching)製程並去除該光阻劑,使該電路層形成個別凸塊的電路,以及該凸塊之間形成溝槽開口;其特徵在於:應用一低波長雷射光反覆照射,使該溝槽開口底部的晶種層完全去除,進而使該電路達到細微間距(fine pitch)的狀態。
依據前揭特徵,本新型中該低波長雷射光包括DUV雷射光及EUV雷射光。
依據前揭特徵,本新型中該第一晶種層與該第二晶種層俱為Ni/Cu合金層或任一層Ni/Cu合金與另一層Ni/Cr合金貼合而成。
依據前揭特徵,本新型中該IC載板包括基板PI、玻璃板、印刷電路
板PCB之其中任一種。
依據前揭特徵,本新型中該電路線寬為W,個別兩電路之間的電路線距為S,而電路線寬W與電路線距S的和為電路間距P,則該細微間距係指電路線寬W/電路線距S可達10/10μm以內的範圍。
本新型係在IC載板之電路層上形成個別凸塊的電路,以及該凸塊之間形成溝槽開口後,應用一低波長雷射光自上方反覆照射該IC載板,使溝槽開口底部的晶種層完全去除,並使電路達到細微間距(fine pitch)的狀態,且該細微間距係指電路線寬W/電路線距S可達10/10μm以內的範圍;由於低波長雷射光照射可取代習知應用蝕刻液去除晶種層的做法,因此本新型所形成細微間距電路的構造具有品質與製程效益。
10:IC載板
20:晶種層
21:第一晶種層
22:第二晶種層
30:電路層
31:凸塊
32:凸塊
33:溝槽開口
40:低波長雷射光
P:電路間距
S:電路線距
W:電路線寬
h:所欲電路高度
t1:晶種層高度
t2:凸塊耗損高度
圖1A係習用基板上製作細微間距電路方法示意圖之一。
圖1B係習用基板上製作細微間距電路方法示意圖之二。
圖1C係習用基板上製作細微間距電路方法示意圖之三。
圖1D係習用基板上製作細微間距電路方法示意圖之四。
圖2係本新型在IC載板上製作細微間距電路方法的示意圖。
圖3係本新型形成細微間距電路構造的示意圖。
本新型「IC載板上細微間距之電路構造」,其製作方法及構造示意圖如圖2~3所示;包括:在一預計進行晶圓級封裝(Wafer Level Packaging,WLP)作業的IC載板10上,進行細微間距電路的製作;本新型中該IC載板10包括基板PI、玻璃板、
印刷電路板PCB之其中任一種。有關細微間距電路的製作方法,首先係在IC載板10上以濺射方式沉積一晶種層(seed layer)20,該晶種層20的材料為Ni/Cr合金或Ni/Cu合金,本新型中該晶種層20包括一第一晶種層21其材料為Ni/Cu合金,與一第二晶種層22其材料為Ni/Cr合金,且該第一/第二晶種層21/22係相互貼合而成;其次在該晶種層20上濺鍍一Cu材質之電路層30,並在該電路層30上塗覆一光阻劑(圖未示);接續,進行微影(photo.)與蝕刻(etching)製程並去除該光阻劑,使該電路層30形成個別凸起的凸塊31/32電路,以及凸塊31/32之間形成溝槽開口33,此時溝槽開口33內之晶種層20將裸露而出。
承上,應用一低波長雷射光40自該IC載板10上方左右反覆照射,使該溝槽開口33底部的晶種層20完全去除,並使該電路層30形成的電路達到細微間距(fine pitch)的狀態。其中,該低波長雷射光40包括波長為193~248nm的DUV雷射光,及波長為10~121nm的EUV雷射光。再者,本新型中該IC載板10經低波長雷射光40左右反覆照射後,將產生具有細微間距的電路,按,細微間距(fine pitch)係指兩電路的中心間距(pitch)須達0.50mm以內;且如圖3所示,當電路線寬為W,個別兩電路之間的電路線距為S,且電路線寬W與電路線距S的和為電路間距P,則該細微間距係指電路線寬W/電路線距S可達10/10μm以內的範圍。
請進一步參閱圖2所示,由於本新型係應用一低波長雷射光40自該IC載板10上方左右反覆照射,其目的在完全去除該溝槽開口33底部的晶種層20,但照射過程中該電路層30所形成個別凸起的凸塊31/32也會有耗損,而銅凸塊耗損高度t2則大約等於晶種層20高度t1;因此,本新型在進行濺鍍電路層30達到所欲電路高度h的前製程作業中,即須考量後製程其銅凸塊耗損高度t2的預留量,以確保該電路層30所形成的電路可進一步達到細微間
距的狀態。
本新型係在IC載板之電路層30上形成個別凸塊31/32的電路,以及該凸塊31/32之間形成溝槽開口33後,應用一低波長雷射光40自上方反覆照射該IC載板10,使溝槽開口33底部的晶種層20完全去除,並使電路達到細微間距(fine pitch)的狀態,且該細微間距係指電路線寬W/電路線距S可達10/10μm以內的範圍;由於低波長雷射光40照射可取代習知應用蝕刻液去除晶種層的做法,因此本新型所形成細微間距電路的構造具有品質與製程效益。
綜上所述,本新型所揭示之技術手段,確具「新穎性」、「進步性」及「可供產業利用」等新型專利要件,祈請 鈞局惠賜專利,以勵新型,無任德感。
惟,上述所揭露之圖式、說明,僅為本新型之較佳實施例,大凡熟悉此項技藝人士,依本案精神範疇所作之修飾或等效變化,仍應包括在本案申請專利範圍內。
10:IC載板
20:晶種層
21:第一晶種層
22:第二晶種層
30:電路層
31:凸塊
32:凸塊
33:溝槽開口
h:所欲電路高度
P:電路間距
S:電路線距
t1:晶種層高度
W:電路線寬
Claims (4)
- 一種IC載板上細微間距之電路構造,可應用於晶圓級封裝(Wafer Level Packaging,WLP)作業,包含:一IC載板;一晶種層(seed layer),以濺射方式沉積在該IC載板上,且該晶種層包括一第一晶種層與一第二晶種層,其材料為Ni/Cr合金或Ni/Cu合金;一電路層,其材料為Cu,係濺鍍在該晶種層之上,並在該電路層上塗覆一光阻劑,再以微影製程(photo.)與蝕刻製程(etching)並去除該光阻劑,使該電路層形成個別凸塊的電路,以及個別二凸塊之間形成溝槽開口;其特徵在於:應用一低波長雷射光反覆照射,使該溝槽開口底部的晶種層完全去除,並使該電路達到細微間距(fine pitch)的狀態;其中,該電路線寬為W,個別兩電路之間的電路線距為S,而電路線寬W與電路線距S的和為電路間距P,則該細微間距係指電路線寬W/電路線距S可達10/10μm以內的範圍。
- 如申請專利範圍第1項所述之IC載板上細微間距之電路構造,其中,該低波長雷射光包括DUV雷射光及EUV雷射光。
- 如申請專利範圍第1項所述之IC載板上細微間距之電路構造,其中,該第一晶種層與該第二晶種層俱為Ni/Cu合金或任一層Ni/Cu合金與另一層Ni/Cr合金貼合而成。
- 如申請專利範圍第1項所述之IC載板上細微間距之電路構造,其中,該IC載板包括基板PI、玻璃板、印刷電路板PCB之其中任一種。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112202332U TWM648428U (zh) | 2023-03-16 | 2023-03-16 | Ic載板上細微間距之電路構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112202332U TWM648428U (zh) | 2023-03-16 | 2023-03-16 | Ic載板上細微間距之電路構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM648428U true TWM648428U (zh) | 2023-11-21 |
Family
ID=89721399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112202332U TWM648428U (zh) | 2023-03-16 | 2023-03-16 | Ic載板上細微間距之電路構造 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM648428U (zh) |
-
2023
- 2023-03-16 TW TW112202332U patent/TWM648428U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI788707B (zh) | 配線構造體及其製造方法、半導體裝置、多層配線構造體及其製造方法、半導體元件搭載用基板、圖案構造體的形成方法、壓印用的模具及其製造方法、壓印模具組、以及多層配線基板的製造方法 | |
US8759964B2 (en) | Wafer level package structure and fabrication methods | |
CN110010544A (zh) | 具有与凹槽相对准的焊料区的封装件 | |
CN115295713B (zh) | 图形化组件、结构和柱状阵列及其制作方法、应用 | |
WO2010002736A2 (en) | Methods for fabricating line/space routing between c4 pads | |
JP2014096483A (ja) | 反射型マスクおよびその製造方法 | |
TWM648428U (zh) | Ic載板上細微間距之電路構造 | |
US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
TW201720247A (zh) | 線路板結構及其製作方法 | |
JP2002299500A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ | |
TWI645483B (zh) | 適於形成包括通孔的基板結構的製作方法 | |
TWI221667B (en) | Substrate and process for fabricating the same | |
TWI461123B (zh) | 薄膜基板及其製作方法 | |
KR20130060999A (ko) | 패턴 형성 방법 | |
WO2021258736A1 (zh) | Cof 驱动模块、 cof 显示模组及前两者的制造方法 | |
TWM522542U (zh) | 線路板結構 | |
KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
KR101777772B1 (ko) | 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드 | |
JP2024065552A (ja) | Fc‐bga基板の製造方法 | |
JP2005236188A (ja) | 導体パターンの製造方法 | |
TWI683415B (zh) | 晶片封裝體的製造方法 | |
KR100727371B1 (ko) | 다층 감광막을 이용한 금속마스크 제작방법 및 금속마스크 | |
TWI581685B (zh) | 線路結構及其製作方法 | |
KR100403537B1 (ko) | 히트 싱크 제조 방법 | |
JP2001350269A (ja) | 半田印刷用マスクの製造方法 |