TWM556332U - 晶片測試板及晶片測試系統 - Google Patents

Abstract

一種晶片測試板，包含一測試板本體、一設於測試板本體的控制模組，以及複數設於測試板本體的連接模組，控制模組根據一控制指令發出一測試訊號，該等連接模組連接控制模組，且各連接模組供一設有一待測晶片的待測電路板連接，控制模組將測試訊號同步傳送至該等連接模組，以針對其對應連接之待測晶片進行測試。

Description

晶片測試板及晶片測試系統

本新型是有關於一種晶片測試板及晶片測試系統，特別是指一種可同步測試多個晶片且不需重複更換測試板之晶片測試板及晶片測試系統。

近年來，隨著電子技術的演進，電子產品成為現今人們生活中重要的工具。而透過積體電路的建構，電子產品的體積可以大幅度的被縮小，更有利於人們生活上的應用。

為確保晶片的生命週期，針對晶片所進行的可靠度測試，在晶片的設計生產過程中，是一個重要且不可獲缺的步驟。然而，在現有技術中，通常是將大約50個待測晶片焊接於一個測試板以進行測試，但是每個待測晶片都需要單獨控制，不僅操作複雜且耗費測試時間，另外在進行高溫測試後，整個測試板就需要廢棄，導致測試板重複利用率相當低，同時也耗費過多的測試成本。

因此，本新型之目的，即在提供一種可同步測試多個晶片且不需重複更換測試板之晶片測試板。

於是，本新型晶片測試板，包含一測試板本體、一設於測試板本體的控制模組，以及複數設於測試板本體的連接模組，控制模組根據一控制指令發出一測試訊號，該等連接模組連接控制模組，且各該連接模組供一設有一待測晶片的待測電路板連接，控制模組將該測試訊號同步傳送至該等連接模組，以針對其對應連接之待測晶片進行測試。

在一實施例中，控制模組為一複雜可編程邏輯裝置(CPLD)。

在一實施例中，各該連接模組為一連接器。

因此，本新型之另一目的，即在提供一種可同步測試多個晶片且不需重複更換測試板之晶片測試系統。

本新型晶片測試系統，包含一除錯電路板及一晶片測試板，除錯電路板發出一控制指令，晶片測試板包括一測試板本體、一設於測試板本體的控制模組及複數連接模組，控制模組連接除錯電路板，並根據該控制指令發出一測試訊號，該等連接模組設於測試板本體且連接控制模組，各該連接模組供一設有一待測晶片的待測電路板連接，控制模組將該測試訊號同步傳送至該等連接模組，以針對其對應連接之待測晶片進行測試。

在一實施例中，控制模組為一複雜可編程邏輯裝置(CPLD)。

在一實施例中，各該連接模組為一連接器。

在一實施例中，除錯電路板與控制模組可整合成單一電路或晶片中，或是除錯電路板設於測試板本體上。

本新型之功效在於：本晶片測試板可同時針對所有待測晶片進行測試，以降低測試時間，每次測試後僅需要更換待測電路板即可，不需要更換晶片測試板，如此可增加晶片測試板的重複利用率。

在本新型被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1，為本新型晶片測試系統100之一實施例，其中包含一除錯電路板10及一連接除錯電路板10的晶片測試板20。

除錯電路板10可透過如通用序列匯流排(USB)等通訊介面與一電子裝置200連接，該電子裝置200可為個人電腦(PC)或主機裝置(Host)等，除錯電路板10接收電子裝置200的命令，並將該命令轉換為一控制指令，該控制指令包括時脈訊號(CLK)、控制待測晶片301之介面(例如：串列周邊介面(SPI)、I2C)的控制訊號等。

晶片測試板20包括一測試板本體21、一設於測試板本體21的控制模組22，以及複數個設於測試板本體21的連接模組23。測試板本體21為一印刷電路板(Printed Circuit Board，PCB)或任何可佈設電路的測試板。控制模組22可為複雜可編程邏輯裝置(Complex Programmable Logic Device，CPLD)，或是可編程邏輯陣列(Programmable Logic Array，PLA)、現場可編程閘陣列(Field-Programmable Gate Array，FPGA)等邏輯電路，控制模組22連接除錯電路板10，並根據除錯電路板10所發出的控制指令發出一測試訊號。

連接模組23可為一連接器(connector)且每個連接模組23皆連接控制模組22，該等連接模組23分別供一設有一待測晶片301的待測電路板300連接，因此當待測電路板300連接於連接模組23，會使得控制模組22電連接待測晶片301，以進行待測晶片301的測試作業。

詳細來說，當各待測電路板300分別連接於各個連接模組23，控制模組22所發出的測試訊號可同步傳送至各待測晶片301，以控制待測晶片301執行相對應之動作，在本實施例中，該些動作包括上電啟動(例如：閒置(Idle)模式)、工作狀態(例如：指紋晶片的影像擷取)、靜默狀態(例如：休眠模式)等，且當所有待測晶片301處於工作狀態時，可將整個晶片測試板20放置於高溫箱中，以進行高溫運作壽命(High Temperature Operating Life，HTOL)、老化等測試。如此一來，控制模組22可同時針對複數個(例如：50個)待測晶片301進行測試，以大幅降低測試時間，且加上待測電路板300是可分離地連接該等連接模組23，使得在每次高溫測試後，測試人員僅需要將已測試過的待測電路板300取下，並更換下一批的待測電路板300即可繼續進行測試，如此將有效增加晶片測試板20的重複利用率。

特別說明的是，該等連接模組23可分別為不同型態或種類之連接器，例如：有些連接模組23是高速連接器，有些連接模組23則可為低頻連接器等。此外，除錯電路板10可與控制模組22整合成同一電路或晶片，亦或是將除錯電路板10設於測試板本體21上，同樣都能達到本創作降低測試時間及增加晶片測試板20的重複利用率之功效，故不以本實施例為限。

綜上所述，本新型晶片測試系統100藉由控制模組20做為主控晶片可同時針對所有待測晶片301進行測試，不僅操作簡單也降低測試時間，再加上待測電路板300可分離地連接該等連接模組23之設計，可使得晶片測試板20不會因為每次經過高溫測試後而需要更換，可大幅增加重複利用率，故確實能達成本新型之目的。

惟以上所述者，僅為本新型之實施例而已，當不能以此限定本新型實施之範圍，凡是依本新型申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本新型專利涵蓋之範圍內。

100‧‧‧晶片測試系統
10‧‧‧除錯電路板
20‧‧‧晶片測試板
21‧‧‧測試板本體
22‧‧‧控制模組
23‧‧‧連接模組
200‧‧‧電子裝置
300‧‧‧待測電路板
301‧‧‧待測晶片

本新型之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是本新型晶片測試系統的一實施例的電路方塊示意圖。

100‧‧‧晶片測試系統

10‧‧‧除錯電路板

20‧‧‧晶片測試板

21‧‧‧測試板本體

22‧‧‧控制模組

23‧‧‧連接模組

200‧‧‧電子裝置

300‧‧‧待測電路板

301‧‧‧待測晶片

Claims (8)

1. 一種晶片測試板，包含： 一測試板本體； 一控制模組，設於該測試板本體，該控制模組根據一控制指令發出一測試訊號；及 複數連接模組，設於該測試板本體且連接該控制模組，各該連接模組供一設有一待測晶片的待測電路板連接，該控制模組將該測試訊號同步傳送至該等連接模組，以針對其對應連接之待測晶片進行測試。
2. 如請求項1所述的晶片測試板，其中，該控制模組為一複雜可編程邏輯裝置(CPLD)。
3. 如請求項1所述的晶片測試板，其中，各該連接模組為一連接器。
4. 一種晶片測試系統，包含： 一除錯電路板，發出一控制指令；及 一晶片測試板，包括一測試板本體、一設於該測試板本體的控制模組及複數連接模組，該控制模組連接該除錯電路板，並根據該控制指令發出一測試訊號，該等連接模組設於該測試板本體且連接該控制模組，各該連接模組供一設有一待測晶片的待測電路板連接，該控制模組將該測試訊號同步傳送至該等連接模組，以針對其對應連接之待測晶片進行測試。
5. 如請求項4所述的晶片測試系統，其中，該控制模組為一複雜可編程邏輯裝置(CPLD)。
6. 如請求項4所述的晶片測試系統，其中，各該連接模組為一連接器。
7. 如請求項4所述的晶片測試系統，其中，該除錯電路板與該控制模組可整合成單一電路或晶片中。
8. 如請求項4所述的晶片測試系統，其中，該除錯電路板設於該測試板本體上。